JP2005019926A - Resin-sealing apparatus and semiconductor device manufacturing method - Google Patents

Resin-sealing apparatus and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2005019926A
JP2005019926A JP2003186483A JP2003186483A JP2005019926A JP 2005019926 A JP2005019926 A JP 2005019926A JP 2003186483 A JP2003186483 A JP 2003186483A JP 2003186483 A JP2003186483 A JP 2003186483A JP 2005019926 A JP2005019926 A JP 2005019926A
Authority
JP
Japan
Prior art keywords
sealing
resin
semiconductor
mold
sealing mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003186483A
Other languages
Japanese (ja)
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003186483A priority Critical patent/JP2005019926A/en
Publication of JP2005019926A publication Critical patent/JP2005019926A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resin-sealing apparatus which can sufficiently seal a comparatively large area with resin without increasing the manufacture cost considerably and to provide its semiconductor device manufacturing method. <P>SOLUTION: The resin-sealing apparatus includes a lower mold 103 facing on a circuit forming surface of a semiconductor wafer 109. A plated layer with amorphous organic fluorine is formed on the surface of the lower mold 103. The releasability between the semiconductor wafer 109 and the lower mold 103 after resin-sealing is improved by the existence of the plated layer. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、複数の半導体素子が形成された半導体ウエハを、ウエハ状態のまま樹脂で封止する技術に関するものである。
【0002】
【従来の技術】
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ(Chip Size Package)と称される半導体装置が出現している。チップサイズパッケージの一形態としては、ウエハレベルチップサイズパッケージ(Wafer Level Chip Size Package)もしくはウエハレベルチップスケールパッケージ(Wafer Level Chip Scale Package)と称される半導体装置が存在する。
【0003】
このようなウエハレベルチップサイズパッケージ(以下、WCSPと称す。)における樹脂封止は、各半導体素子が個片化される前のウエハ状態で実行される。
WCSPの樹脂封止工程が開示された関連技術としては、例えば下記の文献が存在する。(例えば、特許文献1及び非特許文献1参照。)
【0004】
【特許文献1】
特開2003−45906号公報
【非特許文献1】
山口龍善著 「ウエハCSPのモールディング技術」 電子材料 2001年3月号 P.114−P.117
【0005】
【発明が解決しようとする課題】
しかしながら、硬化した封止樹脂と金型材料との間の接着強度は比較的強いため、封止樹脂が形成された半導体ウエハは金型から離型し難かった。そのため、半導体ウエハを金型から離す際に、封止樹脂がウエハ表面から剥離したり、封止樹脂にひび割れが生じたりする可能性があった。以上の課題は、樹脂封止される対象である、半導体ウエハ表面の面積が比較的大きいWCSP特有の課題である。
この課題を解決するため、すなわち、半導体ウエハが金型から離型し易くするため、上記非特許文献1に記載されているような離型フィルムを採用することが提案されている。
【0006】
しかしながら、離型フィルムを採用すると、製造コストの大幅な上昇を余儀なくされるため、コスト面を考慮すると好ましくない。さらに、現状の離型フィルムとしては、難燃性の材料が使用されているため、環境の影響度を考慮するとやはり好ましくない。
従って、製造コストを大幅に上昇させることなく、比較的大きな面積を良好に樹脂封止するこことが可能な半導体装置の製造方法が望まれていた。
【0007】
【課題を解決するための手段】
本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の製造方法の概要は以下の通りである。
すなわち、回路素子が形成された主表面を有する半導体素子を準備する工程と、アモルファス系の有機フッ素を含むメッキ層が形成された表面を有する封止型を準備する工程と、この半導体素子の主表面と、封止型の表面とを対面させる工程と、半導体素子の主表面と封止型とで構成された空間に封止樹脂を導入する工程と、封止型と半導体素子とを引き離す工程とを有することを特徴とする半導体装置の製造方法である。
【0008】
また、本願において開示される発明のうち、代表的な樹脂封止装置の概要は以下の通りである。
すなわち、回路素子が形成された主表面を有する半導体素子が配置される封止型を有する樹脂封止装置において、半導体素子の主表面に対面する封止型の表面には、アモルファス系の有機フッ素を含むメッキ層が形成されていることを特徴とする樹脂封止装置である。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
(実施の形態)
図1乃至図4には、本発明の実施の形態に係る半導体ウエハの樹脂封止工程が示されている。
図1において、半導体装置を製造するための樹脂封止装置は、上金型101と、下金型とにより構成されている。下金型は、下金型103、下金型105、プランジャ107とを有している。
【0010】
金型の母材としては、主として鋼材が使用されている。本実施の形態における下金型103の鋼材の表面、すなわち、溶融樹脂(封止樹脂)と接触する下金型103の鋼材の表面は、面粗度Rz=8〜14マイクロメータになるように凹凸処理が施されている。さらに、凹凸処理が施された下金型103の鋼材の表面上には、アモルファス系(非晶質状態)の有機フッ素が添加されたクロムがメッキされている。
【0011】
下金型103、105と半導体ウエハ109の表面とで囲まれた空間はキャビティとして定義される。プランジャ107は、樹脂封止が開始される前は下金型103の表面よりも下がった位置にあるため、プランジャ107の表面と下金型103の表面との間には空間が形成されている。この空間に樹脂タブレット113が投入される。
樹脂封止工程を実行するに際しては、まず、この空間内に固形の樹脂タブレット113が投入される。
【0012】
次に、キャビティに対応する箇所に、半導体ウエハ109が回路形成面を下に向けて配置される。すなわち、半導体ウエハ109の回路形成面は、下金型103の上部表面と対面される。半導体ウエハ109の表面には導電ポスト111が形成されている。この導電ポスト111は、半導体ウエハ109の回路形成面に形成されている図示されていない回路素子と電気的に接続されている。
【0013】
次に、図2に示されるように、下金型103、105が上昇し、半導体ウエハ109が上金型101と下金型105とで把持される。これにより、半導体ウエハ109の裏面、すなわち、回路素子が形成された面と反対側の面は実質的に全面が上金型101と密着する。半導体ウエハ109の表面の周囲、すなわち、回路素子が形成された回路形成面の周囲は、下金型105と密着する。
この状態で、上金型101及び下金型103、105は樹脂タブレット113が溶融する温度に加熱され、樹脂タブレット113が溶融される。
続いて、プランジャ107が上昇し、溶融した樹脂のキャビティ内への充填が開始される。
【0014】
その後、図3に示されているように、溶融した樹脂がキャビティ内に充填され、樹脂はプランジャ107により所定の圧力に保持される。樹脂は溶融後、所定の時間が経過すると硬化する。硬化するまでの間、樹脂にはプランジャ107により所定の圧力が加えられる。
【0015】
次に、図4に示されているように、下金型103、105が下降する。このとき、表面が樹脂封止された半導体ウエハ109は、上金型101から離れて下金型103、105と共に下降する。その後、図示されていないイジェクタビンによって、樹脂封止された半導体ウエハ109が下金型103から引き離される。この時、溶融樹脂(封止樹脂)と接触する下金型103の表面は、撥水作用のあるフッ素が含有されたメッキ処理が施されているので、半導体ウエハ109は下金型103から容易に離型される。なお、メッキ処理で添加されるフッ素は、アモルファス系の有機フッ素であるため、下金型103からの半導体ウエハ109の離型性は、単なるフッ素が添加されているものよりも良好である。
【0016】
さらに、溶融樹脂(封止樹脂)と接触する下金型103の表面は、面粗度Rz=8〜14マイクロメータになるように凹凸処理が施されている。そのため、キャビティ−内に樹脂が充填されている過程において、凹部に空気層が少し残存する。プランジャ107による圧力が樹脂に印加された際にも、極薄い空気層が凹部に残存する。そのため、樹脂と下金型103との接触面積が実質的に減少するので、下金型103からの半導体ウエハ109の離型性はより改善される。
【0017】
続いて、樹脂封止された半導体ウエハ109を金型から取り出し、樹脂を所定の厚さだけ研磨して各半導体素子上の導電ポストの頂部を露出させる。その後、露出した導電ポスト上に外部端子を形成する。続いて、半導体ウエハ109に形成された複数の半導体素子を個片化することによって、複数のパッケージ(WCSP)が得られる。
【0018】
【発明の効果】
本願において開示される発明のうち、代表的な発明の効果を簡単に説明すると以下の通りである。
すなわち、本発明の半導体装置の製造方法によれば、封止樹脂と接触する封止型(金型)の表面は、撥水作用のあるフッ素が含有されたメッキ処理が施されているので、半導体素子は封止型(金型)から容易に離型される。なお、メッキ処理で添加されるフッ素は、アモルファス系の有機フッ素であるため、封止型(金型)からの半導体素子の離型性は、単なるフッ素が添加されているものよりも良好である。
【0019】
さらに、封止樹脂と接触する封止型(金型)の表面は、面粗度Rz=8〜14マイクロメータになるように凹凸処理が施されているため、極薄い空気層が凹部に残存する。そのため、樹脂と封止型(金型)との接触面積が実質的に減少するので、封止型(金型)からの半導体素子の離型性はより改善される。
結果として、本発明によれば、製造コストを大幅に上昇させることなく、比較的大きな面積を良好に樹脂封止するこことが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明する製造工程図である。
【図2】本発明の実施の形態を説明する製造工程図である。
【図3】本発明の実施の形態を説明する製造工程図である。
【図4】本発明の実施の形態を説明する製造工程図である。
【符号の説明】
101・・・上金型
103・・・下金型
105・・・下金型
109・・・半導体ウエハ
111・・・導電ポスト
113・・・樹脂タブレット
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for sealing a semiconductor wafer on which a plurality of semiconductor elements are formed with a resin in the wafer state.
[0002]
[Prior art]
With the miniaturization of portable devices, miniaturization of semiconductor devices mounted on portable devices is required. In order to meet this demand, a semiconductor device called a chip size package has appeared that has substantially the same external dimensions as semiconductor chips. As one form of the chip size package, there is a semiconductor device called a wafer level chip size package or a wafer level chip scale package.
[0003]
Resin sealing in such a wafer level chip size package (hereinafter referred to as WCSP) is performed in a wafer state before each semiconductor element is separated.
For example, the following documents exist as related technologies that disclose the resin sealing process of WCSP. (For example, see Patent Document 1 and Non-Patent Document 1.)
[0004]
[Patent Document 1]
JP 2003-45906 A [Non-Patent Document 1]
Tatsuyoshi Yamaguchi “Molding Technology for Wafer CSP” Electronic Materials March 2001 114-P. 117
[0005]
[Problems to be solved by the invention]
However, since the adhesive strength between the cured sealing resin and the mold material is relatively strong, it is difficult to release the semiconductor wafer on which the sealing resin is formed from the mold. Therefore, when separating the semiconductor wafer from the mold, the sealing resin may be peeled off from the wafer surface or the sealing resin may be cracked. The above problem is a problem specific to WCSP, which is a target to be resin-sealed, and has a relatively large surface area of the semiconductor wafer.
In order to solve this problem, that is, in order to facilitate the release of the semiconductor wafer from the mold, it has been proposed to employ a release film as described in Non-Patent Document 1 above.
[0006]
However, if a release film is employed, the manufacturing cost is inevitably increased, and this is not preferable in view of cost. Furthermore, since a flame retardant material is used as the current release film, it is still not preferable in consideration of the environmental impact.
Therefore, there has been a demand for a method of manufacturing a semiconductor device that can satisfactorily encapsulate a relatively large area without significantly increasing the manufacturing cost.
[0007]
[Means for Solving the Problems]
The present invention has been devised to overcome the above problems. Among the inventions disclosed in the present application, an outline of a typical method for manufacturing a semiconductor device is as follows.
That is, a step of preparing a semiconductor element having a main surface on which a circuit element is formed, a step of preparing a sealing mold having a surface on which a plating layer containing amorphous organic fluorine is formed, A step of facing the surface and the surface of the sealing mold, a step of introducing a sealing resin into a space formed by the main surface of the semiconductor element and the sealing mold, and a step of separating the sealing mold and the semiconductor element A method for manufacturing a semiconductor device, comprising:
[0008]
Moreover, the outline | summary of a typical resin sealing apparatus among the invention disclosed in this application is as follows.
That is, in a resin sealing device having a sealing type in which a semiconductor element having a main surface on which a circuit element is formed is disposed, an amorphous organic fluorine is provided on the sealing type surface facing the main surface of the semiconductor element. The resin sealing device is characterized in that a plating layer containing is formed.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment)
1 to 4 show a resin sealing process for a semiconductor wafer according to an embodiment of the present invention.
In FIG. 1, a resin sealing device for manufacturing a semiconductor device includes an upper mold 101 and a lower mold. The lower mold has a lower mold 103, a lower mold 105, and a plunger 107.
[0010]
Steel materials are mainly used as the mold base material. The surface of the steel material of the lower mold 103 in the present embodiment, that is, the surface of the steel material of the lower mold 103 in contact with the molten resin (sealing resin) is such that the surface roughness Rz = 8 to 14 micrometers. Uneven processing is applied. Further, the surface of the steel material of the lower mold 103 subjected to the uneven treatment is plated with chromium to which amorphous (amorphous) organic fluorine is added.
[0011]
A space surrounded by the lower molds 103 and 105 and the surface of the semiconductor wafer 109 is defined as a cavity. Since the plunger 107 is at a position lower than the surface of the lower mold 103 before resin sealing is started, a space is formed between the surface of the plunger 107 and the surface of the lower mold 103. . The resin tablet 113 is put into this space.
In executing the resin sealing step, first, the solid resin tablet 113 is put into this space.
[0012]
Next, the semiconductor wafer 109 is disposed at a position corresponding to the cavity with the circuit formation surface facing downward. That is, the circuit formation surface of the semiconductor wafer 109 faces the upper surface of the lower mold 103. Conductive posts 111 are formed on the surface of the semiconductor wafer 109. The conductive post 111 is electrically connected to a circuit element (not shown) formed on the circuit formation surface of the semiconductor wafer 109.
[0013]
Next, as shown in FIG. 2, the lower molds 103 and 105 are raised, and the semiconductor wafer 109 is held by the upper mold 101 and the lower mold 105. As a result, the entire back surface of the semiconductor wafer 109, that is, the surface opposite to the surface on which the circuit elements are formed, is substantially in close contact with the upper mold 101. The periphery of the surface of the semiconductor wafer 109, that is, the periphery of the circuit formation surface on which the circuit elements are formed is in close contact with the lower mold 105.
In this state, the upper mold 101 and the lower molds 103 and 105 are heated to a temperature at which the resin tablet 113 is melted, and the resin tablet 113 is melted.
Subsequently, the plunger 107 is raised and filling of the molten resin into the cavity is started.
[0014]
Thereafter, as shown in FIG. 3, the molten resin is filled into the cavity, and the resin is held at a predetermined pressure by the plunger 107. The resin is cured when a predetermined time elapses after melting. A predetermined pressure is applied to the resin by the plunger 107 until it is cured.
[0015]
Next, as shown in FIG. 4, the lower molds 103 and 105 are lowered. At this time, the semiconductor wafer 109 whose surface is sealed with resin moves away from the upper mold 101 and moves down together with the lower molds 103 and 105. Thereafter, the resin-sealed semiconductor wafer 109 is separated from the lower mold 103 by an ejector bin (not shown). At this time, since the surface of the lower mold 103 that comes into contact with the molten resin (sealing resin) is subjected to a plating treatment containing fluorine having water repellent action, the semiconductor wafer 109 can be easily removed from the lower mold 103. Is released. Since the fluorine added in the plating process is amorphous organic fluorine, the releasability of the semiconductor wafer 109 from the lower mold 103 is better than that in which simple fluorine is added.
[0016]
Further, the surface of the lower mold 103 that comes into contact with the molten resin (sealing resin) is subjected to unevenness treatment so that the surface roughness Rz = 8 to 14 micrometers. For this reason, in the process in which the resin is filled in the cavity, a little air layer remains in the recess. Even when the pressure by the plunger 107 is applied to the resin, an extremely thin air layer remains in the recess. Therefore, since the contact area between the resin and the lower mold 103 is substantially reduced, the releasability of the semiconductor wafer 109 from the lower mold 103 is further improved.
[0017]
Subsequently, the resin-sealed semiconductor wafer 109 is taken out of the mold, and the resin is polished by a predetermined thickness to expose the tops of the conductive posts on each semiconductor element. Thereafter, external terminals are formed on the exposed conductive posts. Subsequently, a plurality of packages (WCSP) are obtained by separating a plurality of semiconductor elements formed on the semiconductor wafer 109 into individual pieces.
[0018]
【The invention's effect】
Among the inventions disclosed in the present application, the effects of typical inventions will be briefly described as follows.
That is, according to the method for manufacturing a semiconductor device of the present invention, the surface of the sealing mold (mold) in contact with the sealing resin is subjected to a plating treatment containing fluorine having a water repellent effect. The semiconductor element is easily released from the sealing mold (mold). In addition, since the fluorine added in the plating process is amorphous organic fluorine, the releasability of the semiconductor element from the sealing mold (mold) is better than that with mere fluorine added. .
[0019]
Furthermore, the surface of the sealing mold (mold) that comes into contact with the sealing resin has been subjected to uneven processing so that the surface roughness Rz = 8 to 14 micrometers, so that an extremely thin air layer remains in the recess. To do. Therefore, since the contact area between the resin and the sealing mold (mold) is substantially reduced, the releasability of the semiconductor element from the sealing mold (mold) is further improved.
As a result, according to the present invention, it is possible to provide a method of manufacturing a semiconductor device that can satisfactorily encapsulate a relatively large area without significantly increasing the manufacturing cost.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram for explaining an embodiment of the present invention;
FIG. 2 is a manufacturing process diagram illustrating an embodiment of the present invention.
FIG. 3 is a manufacturing process diagram illustrating an embodiment of the present invention.
FIG. 4 is a manufacturing process diagram illustrating an embodiment of the present invention.
[Explanation of symbols]
101 ... Upper mold 103 ... Lower mold 105 ... Lower mold 109 ... Semiconductor wafer 111 ... Conductive post 113 ... Resin tablet

Claims (10)

回路素子が形成された主表面を有する半導体素子を準備する工程と、
アモルファス系の有機フッ素を含むメッキ層が形成された表面を有する封止型を準備する工程と、
前記半導体素子の前記主表面と、前記封止型の前記表面とを対面させる工程と、
前記半導体素子の主表面と前記封止型とで構成された空間に封止樹脂を導入する工程と、
前記封止型と前記半導体素子とを引き離す工程とを有することを特徴とする半導体装置の製造方法。
Preparing a semiconductor element having a main surface on which circuit elements are formed;
Preparing a sealing mold having a surface on which a plating layer containing amorphous organic fluorine is formed;
A step of facing the main surface of the semiconductor element and the surface of the sealing mold;
Introducing a sealing resin into a space constituted by the main surface of the semiconductor element and the sealing mold;
A method for manufacturing a semiconductor device, comprising: a step of separating the sealing mold and the semiconductor element.
前記封止型の表面の面粗度Rzが、8マイクロメータ乃至14マイクロメータの範囲内であることを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a surface roughness Rz of the surface of the sealing mold is in a range of 8 micrometers to 14 micrometers. 回路素子が形成された主表面を有する半導体素子を準備する工程と、
面粗度Rzが8マイクロメータ乃至14マイクロメータの範囲内の表面を有する封止型を準備する工程と、
前記半導体素子の前記主表面と、前記封止型の前記表面とを対面させる工程と、
前記半導体素子の主表面と前記封止型とで構成された空間に封止樹脂を導入する工程と、
前記封止型と前記半導体素子とを引き離す工程とを有することを特徴とする半導体装置の製造方法。
Preparing a semiconductor element having a main surface on which circuit elements are formed;
Preparing a sealing mold having a surface with a surface roughness Rz in the range of 8 micrometers to 14 micrometers;
A step of facing the main surface of the semiconductor element and the surface of the sealing mold;
Introducing a sealing resin into a space constituted by the main surface of the semiconductor element and the sealing mold;
A method for manufacturing a semiconductor device, comprising: a step of separating the sealing mold and the semiconductor element.
前記封止型の表面には、アモルファス系の有機フッ素を含むメッキ層が形成されていることを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a plating layer containing amorphous organic fluorine is formed on the surface of the sealing mold. 回路素子が形成された主表面を有する半導体素子が配置される封止型を有する樹脂封止装置において
前記半導体素子の主表面に対面する前記封止型の表面には、アモルファス系の有機フッ素を含むメッキ層が形成されていることを特徴とする樹脂封止装置。
In a resin sealing apparatus having a sealing type in which a semiconductor element having a main surface on which a circuit element is formed is disposed, amorphous organic fluorine is applied to the surface of the sealing type facing the main surface of the semiconductor element. A resin sealing device comprising a plating layer including the resin sealing device.
前記半導体素子の前記主表面に対面する前記封止型の表面の面粗度Rzが、8マイクロメータ乃至14マイクロメータの範囲内であることを特徴とする請求項5記載の樹脂封止装置。6. The resin sealing device according to claim 5, wherein a surface roughness Rz of the surface of the sealing mold facing the main surface of the semiconductor element is in a range of 8 micrometers to 14 micrometers. 複数の半導体素子を有する半導体ウエハを準備する工程と、
アモルファス系の有機フッ素を含むメッキ層が形成された表面を有する封止型を準備する工程と、
前記半導体ウエハの主表面と、前記封止型の前記表面とを対面させる工程と、
前記半導体ウエハの主表面と前記封止型とで構成された空間に封止樹脂を導入する工程と、
前記封止型と前記半導体ウエハとを引き離す工程と、
前記樹脂で封止された前記半導体ウエハを、複数の前記半導体素子に個片化する工程とを有することを特徴とする半導体装置の製造方法。
Preparing a semiconductor wafer having a plurality of semiconductor elements;
Preparing a sealing mold having a surface on which a plating layer containing amorphous organic fluorine is formed;
A step of facing the main surface of the semiconductor wafer and the surface of the sealing mold;
Introducing a sealing resin into a space constituted by the main surface of the semiconductor wafer and the sealing mold;
Separating the sealing mold and the semiconductor wafer;
And a step of dividing the semiconductor wafer sealed with the resin into a plurality of the semiconductor elements.
前記封止型の表面の面粗度Rzが、8マイクロメータ乃至14マイクロメータの範囲内であることを特徴とする請求項7記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein a surface roughness Rz of the surface of the sealing mold is in a range of 8 micrometers to 14 micrometers. 複数の半導体素子を有する半導体ウエハを準備する工程と、
面粗度Rzが8マイクロメータ乃至14マイクロメータの範囲内の表面を有する封止型を準備する工程と、
前記半導体ウエハの主表面と、前記封止型の前記表面とを対面させる工程と、
前記半導体ウエハの主表面と前記封止型とで構成された空間に封止樹脂を導入する工程と、
前記封止型と前記半導体ウエハとを引き離す工程と、
前記樹脂で封止された前記半導体ウエハを、複数の前記半導体素子に個片化する工程とを有することを特徴とする半導体装置の製造方法。
Preparing a semiconductor wafer having a plurality of semiconductor elements;
Preparing a sealing mold having a surface with a surface roughness Rz in the range of 8 micrometers to 14 micrometers;
A step of facing the main surface of the semiconductor wafer and the surface of the sealing mold;
Introducing a sealing resin into a space constituted by the main surface of the semiconductor wafer and the sealing mold;
Separating the sealing mold and the semiconductor wafer;
And a step of dividing the semiconductor wafer sealed with the resin into a plurality of the semiconductor elements.
前記封止型の表面には、アモルファス系の有機フッ素を含むメッキ層が形成されていることを特徴とする請求項9記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9, wherein a plating layer containing amorphous organic fluorine is formed on the surface of the sealing mold.
JP2003186483A 2003-06-30 2003-06-30 Resin-sealing apparatus and semiconductor device manufacturing method Pending JP2005019926A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003186483A JP2005019926A (en) 2003-06-30 2003-06-30 Resin-sealing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003186483A JP2005019926A (en) 2003-06-30 2003-06-30 Resin-sealing apparatus and semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2005019926A true JP2005019926A (en) 2005-01-20

Family

ID=34185594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003186483A Pending JP2005019926A (en) 2003-06-30 2003-06-30 Resin-sealing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2005019926A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463129C (en) * 2006-02-09 2009-02-18 夏普株式会社 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2010153525A (en) * 2008-12-25 2010-07-08 Apic Yamada Corp Manufacturing apparatus of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463129C (en) * 2006-02-09 2009-02-18 夏普株式会社 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2010153525A (en) * 2008-12-25 2010-07-08 Apic Yamada Corp Manufacturing apparatus of semiconductor device

Similar Documents

Publication Publication Date Title
JP4443334B2 (en) Resin sealing molding method of semiconductor element
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2003174124A (en) Method of forming external electrode of semiconductor device
JP2004179284A (en) Method of sealing with resin, method of manufacturing semiconductor device, and resin material
JP2011035360A (en) Method for manufacturing image pickup element package and structure thereof
TWI264782B (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
TW200623365A (en) Heat dissipating semiconductor package and fabrication method thereof
KR20090092292A (en) High thermal performance packaging for circuit dies
JP2004174801A (en) Resin sealing device
TWI713849B (en) Semiconductor manufacturing process and semiconductor structure
TW200527689A (en) Fabrication method of semiconductor package with photosensitive chip
US9076802B1 (en) Dual-sided film-assist molding process
JP2004119410A (en) Plastic molding die
TW559960B (en) Fabrication method for ball grid array semiconductor package
JP2005019926A (en) Resin-sealing apparatus and semiconductor device manufacturing method
JP2016092021A (en) Manufacturing method of semiconductor device
JP2000133666A (en) Molding die for semiconductor package
JP6027569B2 (en) Hollow package manufacturing method and hollow package
JP3711333B2 (en) Semiconductor device manufacturing method and resin sealing device
TWM610828U (en) Semiconductor device package structure
JP5308107B2 (en) Circuit device manufacturing method
JP3731805B2 (en) Circuit board manufacturing method
JP2011040625A (en) Method of manufacturing semiconductor device
US20090029537A1 (en) Method for forming semiconductor package and mold cast used for the same
JP2010274495A (en) Mold for resin sealing of electronic component and resin sealing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060228

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Effective date: 20060929

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Effective date: 20071113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080108

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20080304

Free format text: JAPANESE INTERMEDIATE CODE: A02