JP2005006104A - 画像読取装置及び画像読取方法 - Google Patents

Abstract

【課題】各光電変換素子毎にアナログ回路およびＡ／Ｄ変換器を設けることなく各光電変換素子の感度のバラツキを補償することができるとともに、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができる小型で安価な画像読取装置および画像読取方法の提供を目的としている。
【解決手段】本発明の画像読取装置は、原稿の画像を複数の領域に分割して個別に読み取る複数のＣＣＤ１０ａ，１０ｂと、ＣＣＤ１０ａ，１０ｂの駆動を制御する制御手段２０とを備え、制御手段２０は、ＣＣＤ１０ａ，１０ｂの電荷蓄積時間を個別に制御することにより、各ＣＣＤ１０ａ，１０ｂから出力される電気信号のレベルを略均一にする。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、原稿画像を複数の光電変換素子によって読み取る画像読取装置および画像読取方法に係り、特に、原稿の画像を複数の領域に分割して複数の光電変換素子により個別に読み取る画像読取装置および画像読取方法に関する。
【０００２】
【従来の技術】
一般に、原稿画像を光電変換素子としての複数のＣＣＤによって読み取る場合、特に、広い範囲の画像を高解像度で読み取るために、原稿画像を複数の領域に分割して複数の光電変換素子により個別に読み取る場合には、ＣＣＤの駆動を制御する制御部から、ＣＣＤから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換器までの回路を、各ＣＣＤ毎に設ける必要がある。
【０００３】
そして、各ＣＣＤ毎に設けられた前記回路からのデジタル信号データを全てメモリに一旦保存してデジタル処理することにより、前記原稿に対応する１つの画像データを形成する。
【０００４】
また、各ＣＣＤの出力側に設けられたアンプのゲイン（増幅率）を個々に調整することにより、ＣＣＤからの出力信号を最適のレベルでＡ／Ｄ変換器に入力する。
【０００５】
このように、各ＣＣＤ毎にアナログ回路やＡ／Ｄ変換器を設ける理由は、各ＣＣＤの感度にバラツキがあり、ＣＣＤ毎に出力レベルが異なるためである。
【０００６】
【発明が解決しようとする課題】
ところで、広い範囲を高解像度で読み取るために、ＣＣＤの個数が増えることは避けられないが、ＣＣＤ毎にアナログ回路やＡ／Ｄ変換器を設けると、ＣＣＤの個数に比例して回路の規模も大きくなるため、装置が大型化し、製造コストも増大することになる。
【０００７】
また、１つの原稿画像を複数のＣＣＤによって分割して読み取る場合、各ＣＣＤからの出力データには、互いに画像の位置が重複する部分が存在するため、各ＣＣＤからの出力データをそのまま全てメモリに保存すると、多くのメモリ容量が必要となってしまう。
【０００８】
また、各ＣＣＤの出力側に設けられたアンプのゲイン（増幅率）を個々に調整すると、制御が複雑化する。これを避けるために、全てのＣＣＤの出力を１つのアンプで増幅して１つのＡ／Ｄ変換器でデジタル化する場合、一番感度の高いＣＣＤの出力に合わせてゲインを調整すると、感度の低いＣＣＤの出力を十分に増幅できず、良好な解像度の画像を得ることができない。一方、低い感度のＣＣＤに合わせてゲインを調整すると、感度が高いＣＣＤの信号が飽和してしまう。
【０００９】
本発明は、前記事情に着目してなされたものであり、その目的とするところは、各光電変換素子毎にアナログ回路およびＡ／Ｄ変換器を設けることなく各光電変換素子の感度のバラツキを補償することができるとともに、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができる小型で安価な画像読取装置および画像読取方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記課題を解決するため、本発明の画像読取装置は、原稿を照明する光源と、前記原稿からの反射光の光量に対応する電荷を蓄積してこれを電気信号として出力する複数の光電変換手段と、前記光電変換手段の駆動を制御する制御手段とを備え、前記複数の光電変換手段は、前記原稿の画像を複数の領域に分割して個別に読み取り、前記制御手段は、前記各光電変換手段の電荷蓄積時間を個別に制御することにより、各光電変換手段から出力される電気信号のレベルを略均一にすることを特徴とする。
したがって、上記構成によれば、各光電変換手段毎にアナログ回路およびＡ／Ｄ変換手段を設ける必要がなく、その分、従来よりも装置を小型化して、製造コストを低減することができる。
【００１１】
上記構成において、前記制御手段は、前記各光電変換手段からの電気信号の出力を個別に制御することが好ましい。特に、前記制御手段は、前記各光電変換手段から順次に電気信号を出力させることが好ましい。
【００１２】
一般に、複数の光電変換手段が同時に画像出力信号を出力すると、１つの回路で処理することが困難になるが、上記構成のように、各光電変換手段からの電気信号を順次に出力させる（光電変換手段毎に画像出力のタイミングをずらす）ようにすれば、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができる。
【００１３】
また、本発明の画像読取装置は、前記光電変換手段から出力されるアナログ形式の電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記各光電変換手段から出力される電気信号を選択的に前記Ａ／Ｄ変換手段に出力させる出力選択手段とを更に備えていることが好ましい。この場合、前記制御手段は、前記出力選択手段を制御することにより、前記各光電変換手段から出力される電気信号を前記Ａ／Ｄ変換手段に順次に出力させることが好ましい。
【００１４】
１つの原稿画像を複数の光電変換手段によって分割して読み取る場合、各光電変換手段からの出力データには、互いに画像の位置が重複する部分が存在するが、上記構成のように、各光電変換手段からの出力信号を選択してＡ／Ｄ変換手段に出力させるようにすれば、各光電変換手段からの出力信号を、重複画像が無いあたかも１つの光電変換手段からの連続画素信号として、Ａ／Ｄ変換手段に出力することができる。そのため、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができるとともに、各光電変換手段毎に増幅率を個別に調整する必要がなくなり、制御が簡略化される。
【００１５】
なお、本発明では、上記特徴を有する画像読取方法も提供される。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００１７】
図１および図２は、本発明の一実施形態に係る画像読取装置１の主要部を概略的に示している。この画像読取装置１は、いわゆる２キャリッジ方式のものであり、光源２および第１のミラー４を有する第１のキャリッジ６と、第１のキャリッジ６からの反射光を固定の集光レンズ８を介してＣＣＤイメージセンサ等の光電変換素子（光電変換手段）１０に送るための第２のキャリッジ１２とによって構成される光学読取部を備えている。
【００１８】
このように、光学読取部が２つのキャリッジ６，１２によって構成されていると、光学読取部がプラテンガラス９の下側を移動しつつプラテンガラス９上に載置された原稿を走査して読み取る際、変化する原稿の読取位置と光電変換素子１０との間の光路を一定の距離に維持して焦点深度を一定値に維持することができ、より精緻な画像データを得ることができる。なお、図中、参照符号２０はプラテンガラス９を支持するフレームである。
【００１９】
また、このような２つのキャリッジ６，１２を動作させる駆動機構は、第１のキャリッジ６および第２のキャリッジ１２を移動可能に支持して案内する図示しないスライドレールと、このスライドレールに沿ってキャリッジ６，１２を移動させる図示しないキャリッジ移動用モータと、キャリッジ６，１２に連結され且つ前記キャリッジ移動用モータの駆動力をキャリッジ６，１２に伝えるワイヤ（図示せず）とによって主に構成されている。そして、図示しない制御手段によって前記キャリッジ移動用モータが正回転または逆回転されると、前記ワイヤを介して第１および第２のキャリッジ６，１２が往復動される。
【００２０】
光電変換素子１０は複数のＣＣＤイメージセンサ（以下、単にＣＣＤという）から成る。特に、本実施形態において、光電変換素子１０は、原稿の上下もしくは左右といった、原稿の略半分の画像がそれぞれ結像される２つのＣＣＤ１０ａ，１０ｂから成る。ＣＣＤ１０ａ，１０ｂは、入射された光の光量に対応する電荷を所定時間だけ感光部で蓄積し、その蓄積した信号電荷をＣＣＤアナログシフトレジスタで転送部に転送してアナログ電圧に置き換え、それを出力部で出力するものである。
【００２１】
図３には、ＣＣＤ１０ａ，１０ｂを介して原稿の画像情報を読み取って処理する処理回路が示されている。一般に、ＣＣＤ１０ａ，１０ｂは、その感度が異なり、したがって、その出力レベルが異なる。そのため、図示のように、ＣＣＤ１０ａ，１０ｂは、互いに略同一の出力レベルを得るため、ＣＣＤ１０ａ，１０ｂに後述する各種の駆動制御信号を送信することを主機能とする制御信号発生回路２０に電気的に接続されている。また、ＣＣＤ１０ａ，１０ｂの出力部は、出力選択回路（出力選択手段）２５を介して、増幅器およびＡ／Ｄ変換器（Ａ／Ｄ変換手段）を有するアナログ処理回路３０に電気的に接続されており、アナログ処理回路３０は、ＣＣＤ１０ａ，１０ｂからのアナログ形式の出力信号を増幅してデジタル信号に変換するとともに、そのデジタル信号を画像処理回路４０へと送信するようになっている。
【００２２】
図４には、図３に示された処理回路の電気的な接続形態が示されている。図示のように、制御信号発生回路２０は、ＣＣＤ１０ａ，１０ｂの感光部に蓄積された信号電荷（光電子）の転送を制御するシフトパルス信号ＳＨが出力される出力端子ＳＨと、ＣＣＤ１０ａ，１０ｂの転送電極φ１，φ２に対する電圧印加を制御する転送パルス信号が出力される出力端子φ１，φ２と、リセットパルス信号が出力される出力端子ＲＳと、補償出力信号が出力される出力端子ＤＯＳとを有している。また、制御信号発生回路２０は、一方の第１のＣＣＤ１０ａの感光部での電荷蓄積時間（以下、単に積分時間という）を制御する後述する積分時間信号ＴＩＮＴ１が出力される出力端子ＴＩＮＴ１と、他方の第２のＣＣＤ１０ｂの感光部での積分時間を制御する後述する積分時間信号ＴＩＮＴ２が出力される出力端子ＴＩＮＴ２と、第１のＣＣＤ１０ａからの出力信号ＯＳ１の出力開始タイミングを制御する後述する出力タイミング信号ＳＳが出力される出力端子ＳＳ１と、第２のＣＣＤ１０ｂからの出力信号ＯＳ２の出力開始タイミングを制御する後述する出力タイミング信号ＳＳ２が出力される出力端子ＳＳ２と、ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２の有効性を制御する後述する有効制御信号ＯＳＳ１，ＯＳＳ２が出力される出力端子ＯＳＳとを有している。
【００２３】
一方、各ＣＣＤ１０ａ，１０ｂは、前記シフトパルス信号ＳＨ、前記各転送パルス信号、前記リセットパルス信号、前記補償出力信号、前記積分時間信号ＴＩＮＴ１，ＴＩＮＴ２、出力タイミング信号ＳＳ１，ＳＳ２がそれぞれ入力される各入力端子ＳＨ，φ１，φ２，ＲＳ，ＤＯＳ，ＴＩＮＴ，ＳＳを有するととともに、出力信号ＯＳ１，ＯＳ２が出力される出力端子ＯＳを有している。なお、各ＣＣＤ１０ａ，１０ｂの出力端子ＯＳは、アナログ処理回路３０の入力端子に接続され、また、制御信号発生回路２０の出力端子ＯＳＳは、出力選択回路２５のプローブ端子に接続されている。この場合、出力選択回路２５は、例えば第２のＣＣＤ１０ｂにインバータを挿入することによって形成されており、制御信号発生回路２０の出力端子ＯＳＳから出力される有効制御信号ＯＳＳ１，ＯＳＳ２により、各ＣＣＤ１０ａ，１０ｂの出力端子ＯＳから出力される出力信号ＯＳ１，ＯＳ２のいずれか一方を選択的にアナログ処理回路３０へ出力するようになっている。
【００２４】
図５には、制御信号発生回路２０の要部の構成例が示されている。図示のように、制御信号発生回路２０は、出力レベルが最も低いＣＣＤを検出する検知手段としての検出部２１と、検出部２１で得られた検出結果に基づいて各ＣＣＤ１０ａ，１０ｂの積分時間を演算する演算手段としての積分時間演算部２２と、各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に対して所定のタイミングで前述した各種の駆動制御信号を出力して各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５を駆動するドライバ２５と、積分時間演算部２２によって演算された積分時間に基づいて、ドライバ２５からの信号出力を制御するとともに、アナログ処理回路３０の増幅器のゲイン（増幅率）を演算して設定する制御手段としての制御部２３とを有している。なお、制御部２３には、カウンタ２４が電気的に接続されている。
【００２５】
次に、上記構成の画像読取装置２の動作について説明する。
【００２６】
まず、図６および図７を参照しながら、各ＣＣＤ１０ａ，１０ｂの積分時間を演算して設定する場合について説明する。ＣＣＤ１０ａ，１０ｂの出力レベルはその積分時間によって変化する（積分時間が長くなれば、それだけ、出力レベルも大きくなる）ため、ＣＣＤ１０ａ，１０ｂ間で出力レベルを均一にするには、出力レベルの低いＣＣＤの積分時間を長くし、出力レベルの高いＣＣＤの積分時間を短くすれば良い。そのため、積分時間を設定する場合には、まず、いずれのＣＣＤの出力レベルが低いかを判断する必要がある。具体的には、まず、例えば通常の原稿読取手順にしたがって、同一の白画像を各ＣＣＤ１０ａ，１０ｂによって読み取り（図６のステップＳ１）、出力レベルが低いＣＣＤを検出部２１により検出する（図６のステップＳ２）。なお、以下では、第１のＣＣＤ１０ａの出力レベルが第２のＣＣＤ１０ｂの出力レベルよりも低かったものとして説明する。
【００２７】
検出部２１により第１のＣＣＤ１０ａの出力レベルが低いことが検知されると、積分時間演算部２２（図５参照）は、第１のＣＣＤ１０ａの出力レベルに合わせて各ＣＣＤ１０ａ，１０ｂの積分時間を演算する（図６のステップＳ３）。具体的には、例えば、システムの１ライン分の読取時間であるシフトパルス信号ＳＨの周期を第１のＣＣＤ１０ａの積分時間Ｔ１に設定するとともに、第２のＣＣＤ１０ｂの出力レベルに対する第１のＣＣＤ１０ａの出力レベルの割合にシフトパルス信号ＳＨの周期を乗じた時間を第２のＣＣＤ１０ｂの積分時間Ｔ２に設定する（Ｔ２＝（ＳＨの周期）×（第１のＣＣＤの出力レベル）／（第２のＣＣＤの出力レベル））。
【００２８】
このようにして、各ＣＣＤ１０ａ，１０ｂの積分時間が設定される（図６のステップＳ４）と、制御部２３は、これらの積分時間Ｔ１，Ｔ２に基づいてドライバ２５からの信号出力を制御するとともに、増幅器のゲインを演算・設定（図６のステップＳ５）してアナログ処理回路３０に出力する。これにより、ドライバ２５は、各ＣＣＤ１０ａ，１０ｂに対し、対応する積分時間Ｔ１，Ｔ２を指示する積分時間信号ＴＩＮＴ１，ＴＩＮＴ２を出力するとともに、後述するように各種の駆動制御信号をＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に出力して、ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５を駆動させる。また、アナログ処理回路３０は、制御部２３によって設定された増幅率に基づいて、ＣＣＤ１０ａ，１０ｂから出力されたアナログ形式の出力信号ＯＳ１、ＯＳ２を増幅してデジタル信号に変換するとともに、画像処理回路４０に出力する。
【００２９】
図７は、ドライバ２５から各ＣＣＤ１０ａ，１０ｂへ出力される積分時間信号ＴＩＮＴ１，ＴＩＮＴ２の出力波形を示している。図示のように、出力レベルが低い第１のＣＣＤ１０ａの積分時間Ｔ１は、システムの１ライン分の読取時間であるシフトパルス信号ＳＨの周期と一致され、また、第１のＣＣＤ１０ａよりも出力レベルが高い第２のＣＣＤ１０ｂの積分時間Ｔ２は、その出力レベルが第１のＣＣＤ１０ａのそれと略同じになるように、積分時間Ｔ１よりも短く設定されている。なお、本実施形態では、積分時間信号ＴＩＮＴ１，ＴＩＮＴ２がＨｉの時に信号電荷がＣＣＤ１０ａ，１０ｂの感光部に蓄積される。また、シフトパルス信号ＳＨがＬｏｗに切り替わった時点で、蓄積された信号電荷が転送され始める。
【００３０】
なお、以上のような積分時間の設定は、画像読取装置１の製造段階で行なわれても良い。その場合、検出部２１および積分時間演算部２２は、例えば製造段階で使用される別個の検出装置（図示せず）に設けられ、その検出情報が例えば制御部２３に記憶される。
【００３１】
次に、図８および図９を参照しながら、以上の積分時間設定に基づいてＣＣＤ１０ａ，１０ｂにより原稿画像を読み取る場合について説明する。
【００３２】
まず、画像読取装置１のスタートボタンが押される（ＯＮされる）と、プラテンガラス９上の原稿に対して光源２から光が照射される。そして、第１および第２のキャリッジ６，１２を介して反射された原稿からの反射光のうち、原稿の略半分の画像情報に関する反射光が、集光レンズ８を介して第１のＣＣＤ１０ａに入射され、一方、原稿の残る略半分の画像情報に関する反射光が、集光レンズ８を介して第２のＣＣＤ１０ｂに入射される。この時、各ＣＣＤ１０ａ，１０ｂは、これらの入射光から、図８および図９に示される駆動制御信号に基づいて駆動されることにより、原稿画像を正確に読み取って良好に再現する。なお、図８には、制御信号発生回路２０のドライバ２５から各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に出力される各種の駆動制御信号の１ライン分の出力波形が、信号タイミングチャートとして示されている。また、図９には、図８の信号タイミングチャートに沿った信号データ読み取りの流れがフローチャートとして示されている。
【００３３】
前記スタートボタンのＯＮ作動に伴って例えば所定のデータ読取開始信号が制御信号発生回路２０に入力される（図９のステップＳ１０）と、制御信号発生回路２０の制御部２３は、ドライバ２５を介して、前述した各種の駆動制御信号ＳＨ，ＴＩＮＴ１，ＴＩＮＴ２，ＳＳ１，ＳＳ２，ＯＳＳ１，ＯＳＳ２を図８に示される所定のタイミングでＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に与える。ここで、シフトパルス信号ＳＨは各ＣＣＤ１０ａ，１０ｂに共通のものであり、積分時間信号ＴＩＮＴ１，ＴＩＮＴ２、出力タイミング信号ＳＳ１，ＳＳ２、有効制御信号ＯＳＳ１，ＯＳＳ２は各ＣＣＤ１０ａ，１０ｂに固有のものである。また、図８には示されていないが、転送パルス信号φ１，φ２、リセットパルス信号ＲＳ、補償出力信号ＤＯＳは、各ＣＣＤ１０ａ，１０ｂに共通の信号として、ドライバ２５から出力される。
【００３４】
ここで、図８および図９に基づいて、１ライン分の読取動作を説明すると、まず、所定の時間ｔ１でシフトパルス信号ＳＨがＬｏｗに切り替わった時点で、出力レベルが低い第１のＣＣＤ１０ａ側では、積分時間信号ＴＩＮＴ１、出力タイミング信号ＳＳ１、有効制御信号ＯＳＳ１もＬｏｗに切り替わる。そのため、第１のＣＣＤ１０ａの感光部に蓄積されていた信号電荷の転送が開始されるとともに、第１のＣＣＤ１０ａの出力部（出力端子ＯＳ）から出力信号ＯＳ１が出力され、この出力信号ＯＳ１が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力される（図９のステップＳ１１）。そして、出力信号ＯＳ１は、有効制御信号ＯＳＳ１が時間ｔ６でＨｉに切り替わるまでの間、有効な信号として、アナログ処理回路３０へと出力され続ける。
【００３５】
一方、出力レベルが高い第２のＣＣＤ１０ｂ側では、シフトパルス信号ＳＨがＬｏｗに切り替わった時点で、積分時間信号ＴＩＮＴ２のみがＬｏｗに切り替わり、出力タイミング信号ＳＳ２および有効制御信号ＯＳＳ２はＨｉのままである。したがって、第２のＣＣＤ１０ｂの感光部に蓄積されていた信号電荷は、感光部から出力部へと転送が開始されるが、第２のＣＣＤ１０ｂの出力部からは出力信号ＯＳ２が出力されない。また、出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力されることもない。
【００３６】
このように、出力タイミング信号ＳＳ１，ＳＳ２は、Ｌｏｗに切り替わることで、ＣＣＤ１０ａ，１０ｂの出力部から出力信号ＯＳ１，ＯＳ２を出力させる（出力を開始させる）駆動制御信号として機能する。また、有効制御信号ＯＳＳ１，ＯＳＳ２は、互いにＨｉ／Ｌｏｗが正反対の波形として制御信号発生回路２０（ドライバ２５）から出力され、Ｌｏｗの時にＣＣＤ１０ａ，１０ｂの出力信号ＯＳ１，ＯＳ２を有効なものとしてアナログ処理回路３０へと出力し、Ｈｉの時にＣＣＤ１０ａ，１０ｂの出力信号ＯＳ１，ＯＳ２を有効でないとしてアナログ処理回路３０へと出力させない駆動制御信号として機能する。特に、第２のＣＣＤ１０ｂにインバータを挿入することによって出力選択回路２５が形成されている本実施形態の場合には、制御信号発生回路２０から出力される共通のＯＳＳ信号がＬｏｗの時に、第１のＣＣＤ１０ａの出力信号ＯＳ１がアナログ処理回路３０に送られ、Ｈｉの時に第２のＣＣＤ１０ｂの出力信号ＯＳ２がアナログ処理回路３０へ送られる。すなわち、ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２は、有効制御信号ＯＳＳ（ＯＳＳ１，ＯＳＳ２）により、有効なアクティブ状態と無効なハイインピーダンス状態とに切り替えられ、アクティブ状態でアナログ処理回路３０へと送られ、ハイインピーダンス状態でアナログ処理回路３０へと送られないようになっている。なお、図８の出力信号ＯＳ１，ＯＳ２の波形には、ハイインピーダンス状態が斜線で示されている。
【００３７】
続いて、所定の時間ｔ２でシフトパルス信号ＳＨおよび積分時間信号ＴＩＮＴ１，ＴＩＮＴ２がＬｏｗからＨｉに切り替わると、各ＣＣＤ１０ａ，１０ｂは、前述した信号電荷の転送を行ないつつ、次のライン分として、その対応する積分時間Ｔ１，Ｔ２だけ、入射された光の光量に対応する電荷を感光部で新たに蓄積し始める。また、この時（時間ｔ２）、カウンタ２４がクリアされ（図９のステップＳ１２）、出力タイミング信号ＳＳ１もＨｉに切り替わる。
【００３８】
時間ｔ２でカウンタ２４がクリアされると、その時点から、出力信号ＯＳ１が１画素分だけ読み取られる度に、カウンタ２４の数値が１だけインクリメントされる（図９のステップＳ１３およびステップＳ１４）。そして、出力信号ＯＳ１がダミー信号ｘから有効画素信号ｙに切り替わる時間ｔ３で、カウンタ２４が再びクリアされる（図９のステップＳ１５）。すなわち、本実施形態では、カウンタ２４の数値によって、第１のＣＣＤ１０ａからの出力信号ＯＳ１が１画素目の有効画素信号に達したか否かが検出される。なお、図８および図９のステップＳ１３に示される符号Ａは、時間ｔ２から時間ｔ３までにインクリメントされるカウンタ２４の設定値である。
【００３９】
続いて、第１のＣＣＤ１０ａからの出力信号ＯＳ１が１画素目の有効画素信号に達した時間ｔ３から、原稿画像データの読み込みが開始される（図９のステップＳ１６）。そして、この時点から再び、出力信号ＯＳ１が１画素分だけ読み取られる度に、カウンタ２４の数値が１だけインクリメントされる（図９のステップＳ１７〜ステップＳ２０）。そして、カウンタ２４の数値が所定の設定値Ｂに達する時間ｔ４で、第２のＣＣＤ１０ｂ側の出力タイミング信号ＳＳ２がＬｏｗに切り替わる（図９のステップＳ２１）。そのため、第２のＣＣＤ１０ｂの出力部から出力信号ＯＳ２が出力される。しかしながら、有効制御信号ＯＳＳ２はＨｉのままであるため、出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力されることはない。なお、出力タイミング信号ＳＳ２は時間ｔ５でＨｉに切り替わる。
【００４０】
その後、カウンタ２４の数値が所定の設定値Ｃに達する時間ｔ６では、第１のＣＣＤ１０ａ側の有効制御信号ＯＳＳ１がＨｉに切り替わるとともに、第２のＣＣＤ１０ｂ側の有効制御信号ＯＳＳ２がＬｏｗに切り替わる。すなわち、有効制御信号ＯＳＳが互いに反転される（図９のステップＳ２２）。そのため、第２のＣＣＤ１０ｂの出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力され始め、第１のＣＣＤ１０ａの出力信号ＯＳ１が出力選択回路２５からアナログ処理回路３０へと出力されなくなる（アナログ処理回路３０に出力される出力信号がＯＳ１からＯＳ２へと切り替わる）。そして、カウンタ２４の数値が所定の設定値Ｄに達する時間ｔ７で、出力信号ＯＳ２が有効画素信号の最終画素目に達し、１ライン分の読取動作が終了する（図９のステップＳ２３）。
【００４１】
なお、以上のタイミングチャートにおいて、時間ｔ６は、各ＣＣＤ１０ａ，１０ｂによって読み取られるべき原稿の略半分の画像同士が切り替わる時間であり、時間ｔ５から時間ｔ６までの間における第２のＣＣＤ１０ｂの出力信号ＯＳ２には、ダミー信号ｘと、切り替わり画素までの有効画素信号ｙとが含まれている。
【００４２】
また、１ライン分の読取動作が終了しても、カウンタ２４の数値のインクリメントは続行されており（図９のステップＳ２４およびステップＳ２５）、カウンタ２４の数値が所定の設定値Ｅに達した時間ｔ９で、１ライン分の全動作が終了する（図９のステップＳ２６）とともに、各駆動制御信号の波形が時間ｔ１と同じ状態に切り替わる。
【００４３】
なお、第１のＣＣＤ１０ａよりも出力レベルが高い第２のＣＣＤ１０ｂ側の積分時間信号ＴＩＮＴ２は、出力レベルを第１のＣＣＤ１０ａと略同一にするため、第１のＣＣＤ１０ａ側の積分時間信号ＴＩＮＴ１がＬｏｗに切り替えられる前、すなわち、時間７と時間ｔ９との間の時間ｔ８で、Ｌｏｗに切り替えられ、時間ｔ２と同じ波形状態となる時間１０までＬｏｗのまま維持される。すなわち、この間、第２のＣＣＤ１０ｂの感光部には信号電荷が蓄積されない。
【００４４】
以上説明したように、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂの積分時間Ｔ１，Ｔ２を個別に制御（設定）することにより、各ＣＣＤ１０ａ，１０ｂから出力される出力信号（電気信号）ＯＳ１，ＯＳ２のレベルを略均一にしている。そのため、各ＣＣＤ１０ａ，１０ｂ毎にアナログ回路およびＡ／Ｄ変換器を設ける必要がなく（実際に、本実施形態では、２つのＣＣＤ１０ａ，１０ｂに対して１つのアナログ処理回路（Ａ／Ｄ変換器）３０で済む）、その分、従来よりも装置を小型化して、製造コストを低減することができる。
【００４５】
また、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂからの電気信号の出力を個別に制御している。具体的には、各ＣＣＤ１０ａ，１０ｂから順次に電気信号を出力させるようにしている。一般に、複数のＣＣＤが同時に画像出力信号を出力すると、１つの回路で処理することが困難になるが、本実施形態のように、各ＣＣＤ１０ａ，１０ｂからの電気信号を順次に出力させる（ＣＣＤ毎に画像出力のタイミングをずらす）ようにすれば、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができる。なお、別の解決方法として、シフトパルス信号ＳＨのタイミングをＣＣＤ毎に遅らせていく方法もあるが、ＣＣＤ毎にシフトパルス信号ＳＨをずらすと、積分のタイミングがＣＣＤ毎にずれ、副走査方向の画像積分位置が同一位置にならないという不具合が生じる。
【００４６】
また、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂから出力される電気信号を選択的にアナログ処理回路（Ａ／Ｄ変換器）３０に出力させる出力選択回路２５を備え、各ＣＣＤ１０ａ，１０ｂから出力された電気信号を出力選択回路２５によって順次にアナログ処理回路（Ａ／Ｄ変換器）３０に出力させるようになっている。１つの原稿画像を複数のＣＣＤによって分割して読み取る場合、各ＣＣＤからの出力データには、互いに画像の位置が重複する部分が存在するが、本実施形態のように、各ＣＣＤ１０ａ，１０ｂからの出力信号を選択してアナログ処理回路（Ａ／Ｄ変換器）３０に出力させるようにすれば、各ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２を、重複画像が無いあたかも１つのＣＣＤからの連続画素信号として、アナログ処理回路（Ａ／Ｄ変換器）３０に出力することができる。そのため、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができるとともに、各ＣＣＤ毎に増幅率を個別に調整する必要がなくなり（設定された積分時間に基づいて１つの増幅率を１つのアナログ処理回路（Ａ／Ｄ変換器）３０で設定すれば良い）、制御が簡略化される。
【００４７】
また、本実施形態の画像読取装置１は、２つのＣＣＤ１０ａ，１０ｂによって原稿画像を分割して読み取るため、１つのＣＣＤで読み取る従来の場合に比べて、各ＣＣＤ１０ａ，１０ｂは、略半分の読取範囲で原稿からの反射光を受ければ良い。そのため、キャリッジ６，１２の移動距離を従来よりも短くして画像読取装置１の小型化を図ることもできる。
【００４８】
なお、本発明は、前述した実施形態に限定されることなく、その要旨を逸脱しない範囲で、種々変形して実施することできる。例えば、前述した実施形態では、２つのＣＣＤ１０ａ，１０ｂによって原稿画像を分割して読み取っているが、３つ以上のＣＣＤを用いて読み取る場合にも本発明を適用できることは言うまでもない。また、前述した実施形態では、２キャリッジ方式の画像読み取り装置に本発明が適用されているが、１キャリッジ方式の画像読取装置にも本発明を適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る２キャリッジ方式の画像読取装置の概略平面図である。
【図２】図１の画像読取装置の概略断面図である。
【図３】本発明の一実施形態に係る画像読取装置の読取処理回路の構成を概略的に示すブロック図である。
【図４】図３の処理回路の電気的な接続形態を示す結線図である。
【図５】図３の制御信号発生回路の概略構成図である。
【図６】積分時間を設定する処理工程の流れを示すフローチャートである。
【図７】各ＣＣＤにおける積分時間信号およびシフトパルス信号の出力波形図である
【図８】各ＣＣＤに出力される駆動制御信号のタイミングチャートである。
【図９】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【図１０】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【図１１】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【符号の説明】
２ 光源
１０ 光電変換素子（光電変換手段）
２１ 検出部（検知手段）
２２ 積分時間演算部（演算手段）
２３ 制御部（制御手段）
２５ 出力選択回路（出力選択手段）
３０ アナログ処理回路（Ａ／Ｄ変換手段）

Claims (14)

1. 原稿を照明する光源と、
   前記原稿からの反射光の光量に対応する電荷を蓄積してこれを電気信号として出力する複数の光電変換手段と、
   前記光電変換手段の駆動を制御する制御手段と、
   を備え、
   前記複数の光電変換手段は、前記原稿の画像を複数の領域に分割して個別に読み取り、
   前記制御手段は、前記各光電変換手段の電荷蓄積時間を個別に制御することにより、各光電変換手段から出力される電気信号のレベルを略均一にすることを特徴とする画像読取装置。
2. 前記制御手段は、前記各光電変換手段からの電気信号の出力を個別に制御することを特徴とする請求項１に記載の画像読取装置。
3. 前記制御手段は、前記各光電変換手段から順次に電気信号を出力させることを特徴とする請求項２に記載の画像読取装置。
4. 前記光電変換手段から出力されるアナログ形式の電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、
   前記各光電変換手段から出力される電気信号を選択的に前記Ａ／Ｄ変換手段に出力させる出力選択手段と
   を更に備えていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の画像読取装置。
5. 前記制御手段は、前記出力選択手段を制御することにより、前記各光電変換手段から出力される電気信号を前記Ａ／Ｄ変換手段に順次に出力させることを特徴とする請求項４に記載の画像読取装置。
6. 前記制御手段は、設定される前記電荷蓄積時間に基づいて、前記各光電変換手段から出力される電気信号の増幅率を制御することを特徴とする請求項１ないし請求項５のいずれか１項に記載の画像読取装置。
7. 前記各光電変換手段のうち出力レベルが最も低い光電変換手段を検知する検知手段と、
   前記検知手段によって検知された最低出力レベルの光電変換手段の電荷蓄積時間を１ライン分の読取時間に設定することにより、残る光電変換手段の電荷蓄積時間を演算する演算手段と、
   を備え、
   前記制御手段は、前記演算手段によって演算された電荷蓄積時間に基づいて各光電変換手段に所定のタイミングで駆動制御信号を与えることにより、各光電変換手段から１ライン分の出力信号を得ることを特徴とする請求項１ないし請求項６のいずれか１項に記載の画像読取装置。
8. 光源によって原稿を照明し、
   前記原稿の画像を複数の領域に分割し、各領域からの反射光を対応する光電変換手段にそれぞれ入射させることにより、各領域の画像を複数の光電変換手段により個別に読み取り、
   前記各光電変換手段の電荷蓄積時間を個別に設定することにより、各光電変換手段から出力される電気信号のレベルを略均一にすることを特徴とする画像読取方法。
9. 前記各光電変換手段からの電気信号の出力を個別に制御することを特徴とする請求項８に記載の画像読取方法。
10. 前記各光電変換手段から順次に電気信号を出力させることを特徴とする請求項９に記載の画像読取方法。
11. 前記光電変換手段から出力されるアナログ形式の電気信号を、選択的にＡ／Ｄ変換手段に入力して、Ａ／Ｄ変換手段によりデジタル信号に変換することを特徴とする請求項８ないし請求項１０のいずれか１項に記載の画像読取方法。
12. 前記各光電変換手段から出力される電気信号を前記Ａ／Ｄ変換手段に順次に入力することを特徴とする請求項１１に記載の画像読取方法。
13. 設定される前記電荷蓄積時間に基づいて、前記各光電変換手段から出力される電気信号の増幅率を制御することを特徴とする請求項８ないし請求項１２のいずれか１項に記載の画像読取方法。
14. 前記各光電変換手段のうち出力レベルが最も低い光電変換手段を検知し、
    検知された最低出力レベルの光電変換手段の電荷蓄積時間を１ライン分の読取時間に設定することにより、残る光電変換手段の電荷蓄積時間を設定し、
    設定された電荷蓄積時間に基づいて各光電変換手段に所定のタイミングで駆動制御信号を与えることにより、各光電変換手段から１ライン分の出力信号を得ることを特徴とする請求項８ないし請求項１３のいずれか１項に記載の画像読取方法。

Images