【０００１】
【発明の属する技術分野】
本発明は、データを処理するデータ処理装置、及び画像データを処理する画像処理装置に関するものである。
【０００２】
【従来の技術】
従来画像データに対する画像処理は画像データに対して、ページ単位でパイプライン的に行うものであった（例えば特許文献１）。
【０００３】
【特許文献１】
特開２０００−２５５１１７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、次のような問題があった。
【０００５】
画像データをページ単位で、パイプライン的に画像処理を行うことにより、画像処理を行っているページに必要のない画像処理機能ブロックは、そのページの処理期間中は、動作しなくなる。複数画像データを高速に処理する必要のある画像処理システムでは、このような画像処理機能ブロックが効率的に使用されなくなり、システム全体の効率を低下させることとなる。
【０００６】
本発明は上記従来の問題点に鑑み、複数の画像処理機能ブロックを同時動作させて、異なるページに対して同時に画像処理を施すことが可能とすることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、１ページの画像データを複数のブロックに分割する手段と、分割されたブロック毎に画像データを転送する手段と、指定された画像処理機能ブロックに分配する手段と、それぞれの画像処理機能ブロックから出力される画像データを集めて、同一バスに転送する手段を備え、異なる画像処理機能部に画像データブロックごとに画像処理動作を行わせて、異なるページの画像処理動作を同時に動作させることを可能としたことを特徴とする。
【０００８】
【発明の実施の形態】
（実施例）
以下で本発明の装置及びその動作について詳細に説明する。
【０００９】
［システム全体］
本発明のネットワークシステム全体の構成図を図７に示す。
【００１０】
１００１は本発明の装置で、スキャナとプリンタから構成され、スキャナから読み込んだ画像をローカルエリアネットワーク（１０１０）（以下ＬＡＮ）に流したり、ＬＡＮから受信した画像をプリンタによりプリントアウトできる。また、スキャナから読んだ画像を図示しないＦＡＸ送信手段により、ＰＳＴＮまたはＩＳＤＮ（１０３０）に送信したり、ＰＳＴＮまたはＩＳＤＮから受信した画像をプリンタによりプリントアウトできる。１００２は、データベースサーバで、本発明の装置（１００１）により読み込んだ２値画像及び多値画像をデータベースとして管理する。
【００１１】
１００３は、データベースサーバ（１００２）のデータベースクライアントで、データベース（１００２）に保存されている画像データを閲覧／検索等できる。
【００１２】
１００４は、電子メールサーバで、本発明の装置（１００１）により読み取った画像を電子メールの添付として受け取ることができる。１００５は、電子メールのクライアントで、電子メールサーバ（１００４）の受け取ったメールを受信し閲覧したり、電子メールを送信したり、可能である。
【００１３】
１００６がＨＴＭＬ文書をＬＡＮに提供するＷＷＷサーバで、本発明の装置（１００１）によりＷＷＷサーバで提供されるＨＴＭＬ文書をプリントアウトできる。
【００１４】
１００７は、ルータでＬＡＮ（１０１０）をインターネット／イントラネット（１０１２）と連結する。インターネット／イントラネットに、前述したデータベースサーバ（１００２）、ＷＷＷサーバ（１００６）、電子メールサーバ（１００４）、本発明の装置（１００１）と同様の装置が、それぞれ１０２０、１０２１、１０２２、１０２３として連結している。一方、本発明の装置（１００１）は、ＰＳＴＮまたはＩＳＤＮ（１０３０）を介して、ＦＡＸ装置（１０３１）と送受信可能になっている。
【００１５】
また、ＬＡＮ上にプリンタ（１０４０）も連結されており、本発明の装置（１００１）により読み取った画像をプリントアウト可能なように構成されている。
【００１６】
［ハードウェア］
全体構成
全体構成図を図８に示す。
【００１７】
Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ （２０００）は画像入力デバイスであるＳｃａｎｎｅｒ（２０７０）や画像出力デバイスであるＰｒｉｎｔｅｒ（２０９５）と接続し、一方ではＬＡＮ（２０１１）や公衆回線（ＷＡＮ）（２０５１）接続することで、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行う為のコントローラである。
【００１８】
ＣＰＵ（２００１）はシステム全体を制御するプロセッサである。本実施例では２つのＣＰＵを用いた例を示す。これら二つのＣＰＵは、共通のＣＰＵバス（２１２６）に接続され、さらに、システムバスブリッジ（２００７）に接続される。
【００１９】
システムバスブリッジ（２００７）は、バススイッチであり、ＣＰＵバス（２１２６）、ＲＡＭコントローラ（２１２４）、ＲＯＭコントローラ（２１２５）、ＩＯバス１（２１２７）、サブバススイッチ（２１２８）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が接続される。
【００２０】
サブバススイッチ（２１２８）は、第二のバススイッチであり、画像ＤＭＡ１（２１３０）、画像ＤＭＡ２（２１３２）、フォント伸張部（３１３４）、ソート回路（２１３５）、ビットマップトレース部（２１３６）が接続され、これらのＤＭＡから出力されるメモリアクセス要求を調停し、システムバスブリッジへの接続を行う。
【００２１】
ＲＡＭ（２００２）はＣＰＵ（２００１）が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＡＭコントローラ（２１２４）により制御される、本実施例では、ダイレクトＲＤＲＡＭを採用する例を示す。
【００２２】
ＲＯＭ（２００３）はブートＲＯＭであり、システムのブートプログラムが格納されている。ＲＯＭコントローラ（２１２５）により制御される。
【００２３】
画像ＤＭＡ１（２１３０）は、画像圧縮部（３１３１）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像圧縮部（２１３１）を制御し、ＲＡＭ（２００２）上にある非圧縮データの読み出し、圧縮、圧縮後データの書き戻しを行う、本実施例では、ＪＰＥＧを圧縮アルゴリズムに採用した例を示す。
【００２４】
画像ＤＭＡ２（２１３２）は、画像伸張部（２１３３）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像伸張部（２１３３）を制御し、ＲＡＭ（２００２）上にある圧縮データの読み出し、伸張、伸張後データの書き戻しを行う、本実施例では、ＪＰＥＧを伸張アルゴリズムに採用した例を示す。
【００２５】
フォント伸張部（２１３４）は、ＬＡＮインターフェース（２０１０）等を介し外部より転送されるＰＤＬデータに含まれるフォントコードに基づき、ＲＯＭ（２００３）もしくは、ＲＡＭ（２００２）内に格納された、圧縮フォントデータの伸張を行う。本実施例では、ＦＢＥアルゴリズムを採用した例を示した。
【００２６】
ソート回路（２１３５）は、ＰＤＬデータを展開する段階で生成されるディスプレイリストのオブジェクトの順番を並び替える回路である。
【００２７】
ビットマップトレース回路（２１３６）は、ビットマップデータより、エッジ情報を抽出する回路である。
【００２８】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース（２１３８）、汎用シリアルポート（２１３９）、インタラプトコントローラ（２１４０）、ＧＰＩＯインターフェース（２１４１）が接続される。ＩＯバス１には、バスアービタ（図示せず）が含まれる。
【００２９】
操作部Ｉ／Ｆ（２００６）は操作部（ＵＩ）（２０１２）とインターフェース部で、操作部（２０１２）に表示する画像データを操作部（２０１２）に対して出力する。また、操作部（２０１２）から本システム使用者が入力した情報を、ＣＰＵ（２００１）に伝える役割をする。
【００３０】
ＩＯバス２（２１２９）は内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ（２０１０）が接続される。ＩＯバス２にはバスアービタ（図示せず）が含まれる。
【００３１】
汎用バスインターフェース（２１４２）は、２つの同一のバスインターフェースから成り、標準ＩＯバスをサポートするバスブリッジである。本実施例では、ＰＣＩバス（２１４３）を採用した例を示した。
【００３２】
ＨＤＤ（２００４）はハードディスクドライブで、システムソフトウェア、画像データを格納する。ディスクコントローラ（２１４４）を介して一方のＰＣＩバス（２１４３）に接続される。
【００３３】
ＬＡＮコントローラ（２０１０）は、ＭＡＣ回路（２１４５）、ＰＨＹ／ＰＭＤ回路（２１４６）を介しＬＡＮ（２０１１）に接続し、情報の入出力を行う。
【００３４】
Ｍｏｄｅｍ（２０５０）は公衆回線（２０５１）に接続し、情報の入出力を行う。
【００３５】
画像リングインターフェース１（２１４７）及び画像リングインターフェース２（２１４８）は、システムバスブリッジ（２００７）と画像データを高速で転送する画像リング（２００８）を接続し、タイル化後に圧縮されたデータをＲＡＭ（２００２）とタイル画像処理部（２１４９）間で転送するＤＭＡコントローラである。
【００３６】
画像リング（２００８）は、一対の単方向接続経路の組み合わせにより構成される（画像リング１及び画像リング２）。画像リング（２００８）は、タイル画像処理部（２１４９）内で、画像リングインターフェース３（２１０１）及びタイル画像インターフェース４（２１０２）を介し、タイル伸張部（２１０３）、コマンド処理部（２１０４）、ステータス処理部（２１０５）、タイル圧縮部（２１０６）に接続される。本実施例では、タイル伸張部（２１０３）を２組、タイル圧縮部を３組実装する例を示した。
【００３７】
タイル伸張部（２１０３）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、画像リングより入力された圧縮後の画像データを伸張し、タイルバス（２１０７）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを伸張アルゴリズムとして採用した例を示す。
【００３８】
タイル圧縮部（２１０６）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、タイルバスより入力された圧縮前の画像データを圧縮し、画像リング（２００８）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを圧縮アルゴリズムとして採用した例を示す。
【００３９】
コマンド処理部（２１０４）は、画像リングインターフェースへの接続に加え、レジスタ設定バス（２１０９）に接続され、画像リングを介して入力したＣＰＵ（２００１）より発行されたレジスタ設定要求を、レジスタ設定バス（２１０９）に接続される該当ブロックへ書き込む。また、ＣＰＵ（２００１）より発行されたレジスタ読み出し要求に基づき、レジスタ設定バスを介して該当レジスタより情報を読み出し。画像リングインターフェース４（２１０２）に転送する。
【００４０】
ステータス処理部（２１０５）は各画像処理部の情報を監視し、ＣＰＵ（２００１）に対してインタラプトを発行するためのインタラプトバケットを生成し、画像リングインターフェース４に出力する。
【００４１】
タイルバス（２１０７）には上記ブロックに加え、以下の機能ブロックが接続される。
【００４２】
レンダリング部インターフェース（２１１０）、画像入力インターフェース（２１１２）、画像出力インターフェース（２１１３）、多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、解像度変換部（２１１６）。
【００４３】
レンダリング部インターフェース（２１１０）は、後述するレンダリング部により生成されたビットマップイメージを入力するインターフェースである。レンダリング部とレンダリング部インターフェースは、一般的なビデオ信号（２１１１）にて接続される。レンダリング部インターフェースは、タイルバス（２１０７）に加え、メモリバス（２１０８）、レジスタ設定バス（２１０９）への接続を有し、入力された、ラスタ画像をレジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換をすると同時にクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００４４】
画像入力インターフェースは（２１１２）は、後述するスキャナー用画像処理部（２１１４）により補正画像処理されたラスタイメージデータを入力とし、レジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換とクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００４５】
画像出力インターフェースは、タイルバスからのタイル画像データを入力とし、ラスター画像への構造変換及び、クロックレートの変更を行い、ラスター画像をプリンタ用画像処理部（２１１５）へ出力する。
【００４６】
画像回転部（２０３０）は画像データの回転を行う。
【００４７】
解像度変換部（２１１６）は画像の解像度の変更を行う。
【００４８】
色空間変換部（２１１７）はカラー及びグレースケール画像の色空間の変換を行う。
【００４９】
２値化部（２１１８）は、多値（カラー、グレースケール）画像を２値化する。
【００５０】
多値化部（２１１９）は２値画像を多値データへ変換する。
【００５１】
外部バスインターフェース部（２１２０）は、画像リングインターフェース１、２，３，４、コマンド処理部、レジスタ設定バスを介し、ＣＰＵ（２００１）により発行された、書き込み、読み出し要求を外部バス３（２１２１）に変換出力するバスブリッジである。外部バス３（２１２１）は本実施例では、プリンター用画像処理部（２１１５）、スキャナー用画像処理部（２１１４）に接続されている。
【００５２】
メモリ制御部（２１２２）は、メモリバス（２１０８）に接続され、各画像処理部の要求に従い、あらかじめ設定されたアドレス分割により、画像メモリ１及び画像メモリ２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施例では、画像メモリにＳＤＲＡＭを用いた例を示した。
【００５３】
スキャナー用画像処理部（２１１４）では、画像入力デバイスであるスキャナ（２０７０）によりスキャンされた画像データを補正画像処理する。
【００５４】
プリンタ用画像処理部では、プリンタ出力のための補正画像処理を行い、結果をＰｒｉｎｔｅｒ（２０９５）へ出力する。
【００５５】
レンダリング部（２０６０）はＰＤＬコードもしくは、中間ディスプレイリストをビットマップイメージに展開する。
【００５６】
［タイル画像（パケット）フォーマット］
本発明によるＳｙｓｔｅｍＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）内では、画像データ、ＣＰＵ（２００１）によるコマンド、各ブロックより発行される割り込み情報を、パケット化された形式で転送する。
【００５７】
本実施例では、図９に示すデータパケット、図４に示すコマンドパケット、図５に示すインタラプトパケットの３種の異なる種類のパケットが使用される。
【００５８】
データパケット（図９）
本実施例では画像 Ｄａｔａを３２ｐｉｘｅｌ ｘ ３２ｐｉｘｅｌのＴｉｌｅ単位の画像データ（３００２）に分割して取り扱う例を示した。
【００５９】
このＴｉｌｅ単位の画像に、必要なヘッダ情報（３００１）及び画像付加情報等（３００３）を付加してデータＰａｃｋｅｔとする。
【００６０】
以下にヘッダ情報（３００１）に含まれる情報について説明を行なう。
【００６１】
ＰａｃｋｅｔのＴｙｐｅはヘッダ情報（３００１）内のＰｃｋｔＴｙｐｅ（３００４）で区別される。ＰｃｋｔＴｙｐｅ（３００４）にはリピートフラグが含まれており、Ｄａｔａ Ｐａｃｋｅｔの画像Ｄａｔａが１つ前に送信したＤａｔａ Ｐａｃｋｅｔの画像Ｄａｔａと同一の場合、リピートフラグをセットする。
【００６２】
ＣｈｉｐＩＤ（３００５）はパケットを送信するターゲットとなるチップのＩＤを示す。
ＤａｔａＴｙｐｅ（３００６）ではデータのタイプを示す。
【００６３】
ＰａｇｅＩＤ（３００７）はページを示しており、ＪｏｂＩＤはソフトウェアで管理するためのＪｏｂ ＩＤ（３００８）を格納する。
【００６４】
Ｔｉｌｅの番号はＹ方向のＴｉｌｅ座標（３００９）とＸ方向のＴｉｌｅ座標（３０１０）の組み合わせで、ＹｎＸｎで表される。
【００６５】
データパケットは画像データが圧縮されている場合と非圧縮の場合がある。本実施例では、圧縮アルゴリズムとして、多値カラー（多値グレースケールを含む）の場合はＪＰＥＧを２値の場合はパックビッツを採用した例を示した。
【００６６】
圧縮されている場合と非圧縮の場合との区別はＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）で示される。
【００６７】
Ｐｒｏｃｅｓｓ Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）は左詰で処理順に設定し、各処理Ｕｎｉｔは、処理後Ｐｒｏｃｅｓｓ Ｉｎｓｔｒｕｃｔｉｏｎを左に８ＢｉｔＳｈｉｆｔする。Ｐｒｏｃｅｓｓ Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）はＵｎｉｔＩＤ（３０１９）とＭｏｄｅ（３０２０）の組が８組格納されている。ＵｎｉｔＩＤ（３０１９）は各処理Ｕｎｉｔを指定し、Ｍｏｄｅ（３０２０）は各処理Ｕｎｉｔでの動作Ｍｏｄｅを指定する。これにより、１つのパケットは８つのＵｎｉｔで連続して処理することができる。
【００６８】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）はパケットのトータルバイト数を示す。
【００６９】
ＩｍａｇｅＤａｔａＢｙｔｅＬｅｎｇｈ（３０１５）は画像データのバイト数、ＺＤａｔａＢｙｔｅＬｅｎｇｔｈ（３０１６）は画像付加情報のバイト数を表し、ＩｍａｇｅＤａｔａＯｆｆｓｅｔ（３０１３）、ＺＤａｔａＯｆｆｓｅｔ（３０１４）はそれぞれのデータのパケットの先頭からのＯｆｆｓｅｔを表している。
【００７０】
Ｐａｃｋｅｔ Ｔａｂｌｅ（図６）
各ＰａｃｋｅｔはＰａｃｋｅｔ Ｔａｂｌｅ（６００１）によって管理する。
【００７１】
Ｐａｃｋｅｔ Ｔａｂｌｅ（６００１）の構成要素は次の通りで、それぞれＴａｂｌｅの値に０を５ｂｉｔ付加すると、Ｐａｃｋｅｔの先頭Ａｄｄｒｅｓｓ（６００２）、ＰａｃｋｅｔのＢｙｔｅ Ｌｅｎｇｔｈ（６００５）となる。
【００７２】
Ｐａｃｋｅｔ Ａｄｄｒｅｓｓ Ｐｏｉｎｔｅｒ （２７ｂｉｔ） ＋ ５ｂ０００００ ＝ Ｐａｃｋｅｔ先頭Ａｄｄｒｅｓｓ
Ｐａｃｋｅｔ Ｌｅｎｇｔｈ （１１ｂｉｔ） ＋ ５ｂ０００００ ＝ ＰａｃｋｅｔのＢｙｔｅ Ｌｅｎｇｔｈ
Ｐａｃｋｅｔ Ｔａｂｌｅ（６００１）とＣｈａｉｎ Ｔａｂｌｅ（６０１０）は分割されないものとする。
【００７３】
Ｐａｃｋｅｔ Ｔａｂｌｅ（６００１）は常に走査方向に並んでおり、Ｙｎ／Ｘｎ＝０００／０００， ０００／００１，０００／００２，．．．．という順で並んでいる。このＰａｃｋｅｔ Ｔａｂｌｅ（６００１）のＥｎｔｒｙは一意にひとつのＴｉｌｅを示す。また、Ｙｎ／Ｘｍａｘの次のＥｎｔｒｙはＹｎ＋１／Ｘ０となる。
Ｐａｃｋｅｔがひとつ前のＰａｃｋｅｔとまったく同じ Ｄａｔａである場合は、そのＰａｃｋｅｔはＭｅｍｏｒｙ上には書かず、Ｐａｃｋｅｔ ＴａｂｌｅのＥｎｔｒｙに１つめのＥｎｔｒｙと同じＰａｃｋｅｔ Ａｄｄｒｅｓｓ Ｐｏｉｎｔｅｒ、Ｐａｃｋｅｔ Ｌｅｎｇｔｈを格納する。１つのＰａｃｋｅｔ Ｄａｔａを２つのＴａｂｌｅ Ｅｎｔｒｙが指すようなかたちになる。この場合、２つめのＴａｂｌｅ ＥｎｔｒｙのＲｅｐｅａｔ Ｆｌａｇ（６００３）がＳｅｔされる。
【００７４】
ＰａｃｋｅｔがＣｈａｉｎ ＤＭＡにより複数に分断された場合は、Ｄｉｖｉｄｅ Ｆｌａｇ（６００４）をＳｅｔし、そのＰａｃｋｅｔの先頭部分が入っているＣｈａｉｎ ＢｌｏｃｋのＣｈａｉｎ Ｔａｂｌｅ番号（６００６）をＳｅｔする。
【００７５】
Ｃｈａｉｎ Ｔａｂｌｅ（６０１０）のＥｎｔｒｙはＣｈａｉｎ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ（６０１１）とＣｈａｉｎ Ｂｌｏｃｋ Ｌｅｎｇｔｈ（６０１２）からなっており、Ｔａｂｌｅの最後のＥｎｔｒｙにはＡｄｄｒｅｓｓ、Ｌｅｎｇｔｈ共に０を格納しておく。
【００７６】
Ｃｏｍｍａｎｄ Ｐａｃｋｅｔ Ｆｏｒｍａｔ（図４）
本Ｐａｃｋｅｔ Ｆｏｒｍａｔはレジスタ設定バス（２１０９）へのアクセスを行うためのものである。本パケットを用いることにより、ＣＯＵ（２００１）より画像メモリ（２１２３）へのアクセスも可能である。
【００７７】
ＣｈｉｐＩＤ（４００４）にはコマンドパケットの送信先となる画像処理部（２１４９）を表すＩＤが格納される。
【００７８】
ＰａｇｅＩＤ（４００７）、ＪｏｂＩＤ（４００８）はソフトウェアで管理するためのＰａｇｅ ＩＤとＪｏｂ ＩＤを格納する。
【００７９】
Ｐａｃｋｅｔ ＩＤ（４００９）は１次元で表される。Ｄａｔａ ＰａｃｋｅｔのＸ−ｃｏｏｒｄｉｎａｔｅのみを使用する。
【００８０】
パケットバイトレングス（４０１０）は１２８Ｂｙｔｅ固定である。
【００８１】
パケットデータ部（４００２）には、アドレス（４０１１）とデータ（４０１２）の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプはＣｍｄＴｙｐｅ（４００５）で示され、コマンドの数はＣｍｄｎｕｍ（４００６）で示される。
【００８２】
Ｉｎｔｅｒｒｕｐｔ Ｐａｃｋｅｔ Ｆｏｒｍａｔ（図５）
本ＰａｃｋｅｔＦｏｒｍａｔは画像処理部（２１４９）からＣＰＵ（２００１）への割り込みを通知するためのものである。ステータス処理部（２１０５）はＩｎｔｅｒｒｕｐｔ Ｐａｃｋｅｔを送信すると、次に送信の許可がされるまではＩｎｔｅｒｒｕｐｔ Ｐａｃｋｅｔを送信してはならない。
【００８３】
パケットバイトレングス（５００６）は１２８Ｂｙｔｅ固定である。
【００８４】
パケットデータ部（５００２）には、画像処理部（２１４９）の各内部モジュールのステータス情報（５００７）が格納されている。ステータス処理部（２１０５）は画像処理部（２１４９）内の各モジュールのステータス情報を集め、一括してシステム制御部（２１５０）に送ることができる。
【００８５】
ＣｈｉｐＩＤ（５００４）にはＩｎｔｅｒｒｕｐｔ Ｐａｃｋｅｔの送信先となるシステム制御部（２１５０）を表すＩＤが、また、ＩｎｔＣｈｉｐＩＤ（５００５）にはＩｎｔｅｒｒｕｐｔ Ｐａｃｋｅｔの送信元となる画像処理部（２１４９）を表すＩＤが格納される。
【００８６】
［画像処理動作］
次に本発明による画像処理動作について説明する。
【００８７】
図７は３２ｐｉｘｅｌ×３２ｐｉｘｅｌの画像データブロックを画像回転するときに、画像処理部２１４９の中のデータが流れる経路を説明したものである。システム制御部２１５０から出力された画像データブロックは画像リンク２００８を介して、画像リングインターフェース３に入力する。画像リングインターフェース３（２１０１）はタイル伸長部１（２１０３）を選択して、画像データブロックを転送する。このタイル伸長部１（２１０３）の選択は前記したパケットフォーマットのＰｒｏｃｅｓｓ Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）に従って行われる。タイル伸長部１（２１０３）は画像データブロックをＪＰＥＧ伸長して、非圧縮の画像データに変換する。次にタイル伸長部１（２１０３）はタイルバス（２１０７）に対して、画像回転部２０３０への接続要求を行う。タイルバス（２１０７）で、画像回転部２０３０と接続されると、タイル伸長部１（２１０３）は画像データブロックを画像回転部２０３０に転送する。画像データブロックを受けとった画像回転部２０３０は画像データに対して回転処理を行う。次に画像回転部２０３０はタイルバス２１０７に対してタイル圧縮部１（２１０６）への接続を要求する。タイルバス２１０７によってタイル圧縮部１（２１０６）に接続されると、画像回転部２０３０は画像データブロックをタイル圧縮部１に転送する。タイル圧縮部１（２１０６）は画像データブロックをＪＰＥＧ圧縮する。ＪＰＥＧ圧縮された画像データブロックは画像リングインターフェース４（２１０２）に転送される。画像リングインターフェース４（２１０２）は画像リング２００８を介して、システム制御部２１５０に転送する。このようにして、システム制御部２１５０から出力された画像データブロックに回転処理を施し、システム制御部に戻す動作が行われる。
【００８８】
図８は３２ｐｉｘｅｌ×３２ｐｉｘｅｌの画像データブロックを色空間変換するときに、画像処理部２１４９の中のデータが流れる経路を説明したものである。システム制御部２１５０から出力された画像データブロックは画像リンク２００８を介して、画像リングインターフェース３に入力する。画像リングインターフェース３（２１０１）はタイル伸長部２（２１０３）を選択して、画像データブロックを転送する。このタイル伸長部２（２１０３）の選択は前記したパケットフォーマットのＰｒｏｃｅｓｓ Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）に従って行われる。タイル伸長部２（２１０３）は画像データブロックをＪＰＥＧ伸長して、非圧縮の画像データに変換する。次にタイル伸長部２（２１０３）はタイルバス（２１０７）に対して、色空間変換部２１１７への接続要求を行う。タイルバス（２１０７）で、色空間変換部２１１７と接続されると、タイル伸長部２（２１０３）は画像データブロックを色空間変換部２１１７に転送する。画像データブロックを受けとった色空間変換部２１１７は画像データに対して所望の色空間変換を行う。次に色空間変換部２１１７はタイルバス２１０７に対してタイル圧縮部２（２１０６）への接続を要求する。タイルバス２１０７によってタイル圧縮部２（２１０６）に接続されると、色空間変換部２１１７は画像データブロックをタイル圧縮部２に転送する。タイル圧縮部２（２１０６）は画像データブロックをＪＰＥＧ圧縮する。ＪＰＥＧ圧縮された画像データブロックは画像リングインターフェース４（２１０２）に転送される。画像リングインターフェース４（２１０２）は画像リング２００８を介して、システム制御部２１５０に転送する。このようにして、システム制御部２１５０から出力された画像データブロックに色空間変換処理を施し、システム制御部に戻す動作が行われる。
【００８９】
次に上記、画像回転処理と色空間変換処理が同時動作する場合の説明を行う。図９は画像データ１に対して画像回転処理を施し、画像データ２には色空間変換処理を施す動作を同時動作させるときの、システム制御部２１５０の動作を示すフローチャートである。以下、図９によって動作の説明を行う。ステップＳ１０１では、画像データ１に対するＤＭＡに起動をかける。このＤＭＡはＲＡＭ２００２に格納されている画像データ１を画像データブロック（３２ｐｉｘｅｌ×３２ｐｉｘｅｌ）単位で画像リング２００８介して、画像処理部２１４９へ転送される。Ｓ１０２では画像データ２に対するＤＭＡに起動をかける。このＤＭＡはＲＡＭ２００２に格納されている画像データ２を画像データブロック（３２ｐｉｘｅｌ×３２ｐｉｘｅｌ）単位で画像リング２００８介して、画像処理部２１４９へ転送される。画像データ１と画像データ２を転送するＤＭＡはアービトレーションがなされ、時系列的に画像リング２００８を介して転送される。画像リングインタフェース３（２１０１）は、画像データ１の画像データブロックはタイル伸長部１へ、画像データ２の画像データブロックはタイル伸長部２へ選択的に振り分ける。画像リングインターフェース３（２１０１）は転送されてくる画像データブロックを順次、タイル伸長部１とタイル伸長部２へ振り分けていく。画像伸長部１へ転送された画像データブロックは図７のタイル伸長部１（２１０３）からタイル圧縮部１（２１０６）の経路で転送されていく。また、画像伸長部２へ転送された画像データブロックは図８のタイル伸長部２からタイル圧縮部２の経路で転送されていく。上記２つの経路は同時に動作が可能となる。タイル圧縮部１の出力と、タイル圧縮部２の出力要求はアービトレーションされて、画像リングインターフェース４に順次、転送される。画像リングインターフェース４は転送されてきたデータを順次、画像リングバス２００８を介して、システム制御部２１５０へ転送する。図９のステップＳ１０３では画像データ１のＤＭＡが終了したかどうかの判断を行う。終了していければＤＭＡの終了を待つ。ＤＭＡが終了したならば、ステップＳ１０４に進む。ステップＳ１０４では画像データ２のＤＭＡが終了したかどうかの判断を行う。終了していなければ、終了を待つ。画像データ２のＤＭＡが終了したならば、動作全体の終了となる。このようにして、画像データ１と画像データ２に対してそれぞれ異なる画像処理を同時に施す動作が可能となる。
【００９０】
【発明の効果】
以上説明したように、本発明は複数の画像処理手段を備え、それらの画像処理手段を同時動作させることにより、画像データの処理及び制御を効率的に行うことを可能とした画像処理システムを提供するものである。
【図面の簡単な説明】
【図１】本システムの実使用環境を表す図。
【図２】本システムコントローラの全体ブロック図。
【図３】イメージパケットを表す図。
【図４】コマンドパケットを表す図。
【図５】インタラプトパケットを表す図。
【図６】パケットテーブルを表す図。
【図７】画像データブロックを回転処理するときの経路を示す図。
【図８】画像データブロックを色空間処理するときの経路を示す図。
【図９】２つ画像処理動作を同時動作させる動作のフローチャート。
【符号の説明】
２１５０ システム制御部
２１４９ 画像処理部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data processing device that processes data and an image processing device that processes image data.
[0002]
[Prior art]
Conventionally, image processing for image data is performed in a pipeline manner for each image data (for example, Patent Document 1).
[0003]
[Patent Document 1]
JP 2000-255117 A
[0004]
[Problems to be solved by the invention]
However, the conventional example has the following problems.
[0005]
By performing image processing on a page-by-page basis for image data, an image processing function block that is not necessary for a page on which image processing is performed does not operate during the processing period of that page. In an image processing system that needs to process a plurality of image data at high speed, such an image processing function block is not used efficiently, and the efficiency of the entire system is reduced.
[0006]
In view of the above-described conventional problems, an object of the present invention is to simultaneously perform image processing on different pages by simultaneously operating a plurality of image processing function blocks.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, means for dividing image data of one page into a plurality of blocks, means for transferring image data for each divided block, means for distributing to designated image processing function blocks, Collecting image data output from each image processing function block and providing means for transferring it to the same bus, allowing different image processing functions to perform image processing operations for each image data block, and image processing operations for different pages It is possible to operate simultaneously.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
(Example)
The apparatus of the present invention and its operation will be described in detail below.
[0009]
[Whole system]
FIG. 7 shows a configuration diagram of the entire network system of the present invention.
[0010]
An apparatus 1001 according to the present invention includes a scanner and a printer. An image read from the scanner can be sent to a local area network (1010) (hereinafter referred to as LAN), and an image received from the LAN can be printed out by a printer. Further, the image read from the scanner can be transmitted to the PSTN or ISDN (1030) by a FAX transmission means (not shown), and the image received from the PSTN or ISDN can be printed out by the printer. Reference numeral 1002 denotes a database server which manages binary images and multi-valued images read by the apparatus (1001) of the present invention as a database.
[0011]
Reference numeral 1003 denotes a database client of the database server (1002), which can browse / search image data stored in the database (1002).
[0012]
An e-mail server 1004 can receive an image read by the apparatus (1001) of the present invention as an e-mail attachment. Reference numeral 1005 denotes an e-mail client that can receive and browse e-mail received by the e-mail server (1004) and send e-mail.
[0013]
Reference numeral 1006 denotes a WWW server that provides an HTML document to a LAN, and an HTML document provided by the WWW server can be printed out by the apparatus (1001) of the present invention.
[0014]
Reference numeral 1007 denotes a router that connects the LAN (1010) to the Internet / intranet (1012). The database server (1002), WWW server (1006), e-mail server (1004), and apparatus similar to the apparatus (1001) of the present invention are connected to the Internet / intranet as 1020, 1021, 1022, and 1023, respectively. ing. On the other hand, the apparatus (1001) of the present invention can transmit and receive with the FAX apparatus (1031) via the PSTN or ISDN (1030).
[0015]
A printer (1040) is also connected to the LAN, and is configured to print out an image read by the apparatus (1001) of the present invention.
[0016]
[hardware]
overall structure
An overall configuration diagram is shown in FIG.
[0017]
The Controller Unit (2000) is connected to a scanner (2070) that is an image input device and a printer (2095) that is an image output device, and on the other hand, is connected to a LAN (2011) or a public line (WAN) (2051). This is a controller for inputting / outputting information and device information and developing images of PDL data.
[0018]
A CPU (2001) is a processor that controls the entire system. In this embodiment, an example using two CPUs is shown. These two CPUs are connected to a common CPU bus (2126) and further connected to a system bus bridge (2007).
[0019]
The system bus bridge (2007) is a bus switch, and includes a CPU bus (2126), a RAM controller (2124), a ROM controller (2125), an IO bus 1 (2127), a sub bus switch (2128), and an IO bus 2 (2129). ), The image ring interface 1 (2147) and the image ring interface 2 (2148) are connected.
[0020]
The sub bus switch (2128) is a second bus switch to which the image DMA1 (2130), the image DMA2 (2132), the font expansion unit (3134), the sort circuit (2135), and the bitmap trace unit (2136) are connected. Then, the memory access request output from these DMAs is arbitrated to connect to the system bus bridge.
[0021]
A RAM (2002) is a system work memory for operating the CPU (2001), and is also an image memory for temporarily storing image data. In this embodiment, which is controlled by the RAM controller (2124), an example in which a direct RDRAM is employed is shown.
[0022]
A ROM (2003) is a boot ROM, which stores a system boot program. It is controlled by the ROM controller (2125).
[0023]
The image DMA1 (2130) is connected to the image compression unit (3131), controls the image compression unit (2131) based on information set through the register access ring (2137), and is on the RAM (2002). In this embodiment, in which uncompressed data is read, compressed, and compressed data is written back, an example in which JPEG is adopted as a compression algorithm is shown.
[0024]
The image DMA2 (2132) is connected to the image expansion unit (2133), controls the image expansion unit (2133) based on the information set through the register access ring (2137), and is on the RAM (2002). In this embodiment, in which compressed data is read, decompressed, and data is written back after decompression, JPEG is used as the decompression algorithm.
[0025]
The font decompression unit (2134) is a compressed font data stored in the ROM (2003) or RAM (2002) based on the font code included in the PDL data transferred from the outside via the LAN interface (2010) or the like. Stretching. In this embodiment, an example in which the FBE algorithm is adopted has been shown.
[0026]
The sort circuit (2135) is a circuit that rearranges the order of the objects in the display list generated at the stage of developing the PDL data.
[0027]
The bitmap trace circuit (2136) is a circuit that extracts edge information from bitmap data.
[0028]
The IO bus 1 (2127) is a kind of internal IO bus, and includes a standard USB bus controller, a USB interface (2138), a general-purpose serial port (2139), an interrupt controller (2140), and a GPIO interface (2141). Connected. The IO bus 1 includes a bus arbiter (not shown).
[0029]
An operation unit I / F (2006) is an operation unit (UI) (2012) and an interface unit, and outputs image data to be displayed on the operation unit (2012) to the operation unit (2012). Also, it plays a role of transmitting information input by the system user from the operation unit (2012) to the CPU (2001).
[0030]
The IO bus 2 (2129) is a kind of internal IO bus, and is connected to the general-purpose bus interfaces 1 and 2 (2142) and the LAN controller (2010). The IO bus 2 includes a bus arbiter (not shown).
[0031]
The general-purpose bus interface (2142) is a bus bridge that includes two identical bus interfaces and supports a standard IO bus. In this embodiment, an example in which the PCI bus (2143) is employed has been shown.
[0032]
An HDD (2004) is a hard disk drive that stores system software and image data. It is connected to one PCI bus (2143) via the disk controller (2144).
[0033]
The LAN controller (2010) is connected to the LAN (2011) via the MAC circuit (2145) and the PHY / PMD circuit (2146), and inputs and outputs information.
[0034]
The Modem (2050) is connected to the public line (2051) and inputs / outputs information.
[0035]
The image ring interface 1 (2147) and the image ring interface 2 (2148) connect the system bus bridge (2007) and the image ring (2008) for transferring image data at high speed, and the compressed data after tiling is stored in RAM ( 2002) and a tile controller (2149).
[0036]
The image ring (2008) is configured by a combination of a pair of unidirectional connection paths (image ring 1 and image ring 2). The image ring (2008) includes a tile expansion unit (2103), a command processing unit (2104), a status via the image ring interface 3 (2101) and the tile image interface 4 (2102) in the tile image processing unit (2149). The processing unit (2105) and the tile compression unit (2106) are connected. In the present embodiment, an example is shown in which two sets of tile expansion units (2103) and three sets of tile compression units are mounted.
[0037]
The tile expansion unit (2103) is connected to the tile bus (2107) in addition to the connection to the image ring interface, and expands the compressed image data input from the image ring and transfers the compressed image data to the tile bus (2107). It is a bridge. In the present embodiment, an example is shown in which JPEG is used as multi-value data and Pacbits are used as decompression algorithms for binary data.
[0038]
The tile compression unit (2106) is connected to the tile bus (2107) in addition to the connection to the image ring interface, compresses the uncompressed image data input from the tile bus, and transfers the compressed image data to the image ring (2008). It is a bridge. In the present embodiment, an example is shown in which JPEG is used for multi-value data, and Packbits is used as a compression algorithm for binary data.
[0039]
The command processing unit (2104) is connected to the register setting bus (2109) in addition to the connection to the image ring interface, and receives a register setting request issued from the CPU (2001) input via the image ring. Write to the corresponding block connected to (2109). Further, based on a register read request issued by the CPU (2001), information is read from the corresponding register via the register setting bus. The image is transferred to the image ring interface 4 (2102).
[0040]
The status processing unit (2105) monitors information of each image processing unit, generates an interrupt bucket for issuing an interrupt to the CPU (2001), and outputs it to the image ring interface 4.
[0041]
In addition to the above blocks, the following functional blocks are connected to the tile bus (2107).
[0042]
Rendering unit interface (2110), image input interface (2112), image output interface (2113), multi-value conversion unit (2119), binarization unit (2118), color space conversion unit (2117), image rotation unit (2030) ), A resolution conversion unit (2116).
[0043]
The rendering unit interface (2110) is an interface for inputting a bitmap image generated by a rendering unit described later. The rendering unit and the rendering unit interface are connected by a general video signal (2111). The rendering unit interface has a connection to the memory bus (2108) and the register setting bus (2109) in addition to the tile bus (2107), and the input raster image is set via the register setting bus, and is a predetermined one. The structure is converted into a tile image by the above method, and at the same time, the clock is synchronized and output to the tile bus (2107).
[0044]
The image input interface (2112) receives raster image data subjected to correction image processing by a scanner image processing unit (2114), which will be described later, and inputs the raster image data to the tile image by a predetermined method set via the register setting bus. The structure conversion and clock synchronization are performed and output to the tile bus (2107).
[0045]
The image output interface receives tile image data from the tile bus, converts the structure into a raster image, changes the clock rate, and outputs the raster image to the printer image processing unit (2115).
[0046]
An image rotation unit (2030) rotates image data.
[0047]
A resolution converter (2116) changes the resolution of the image.
[0048]
A color space conversion unit (2117) converts the color space of the color and gray scale image.
[0049]
A binarization unit (2118) binarizes a multi-value (color, gray scale) image.
[0050]
A multi-value conversion unit (2119) converts a binary image into multi-value data.
[0051]
The external bus interface unit (2120) sends write / read requests issued by the CPU (2001) via the image ring interfaces 1, 2, 3, 4, command processing unit, and register setting bus to the external bus 3 (2121). This is a bus bridge that converts and outputs to In this embodiment, the external bus 3 (2121) is connected to the printer image processing unit (2115) and the scanner image processing unit (2114).
[0052]
The memory control unit (2122) is connected to the memory bus (2108), and in accordance with the request of each image processing unit, the image data is transferred to the image memory 1 and the image memory 2 (2123) by preset address division. Write, read, and refresh operations are performed as necessary. In this embodiment, an example in which an SDRAM is used as the image memory is shown.
[0053]
The scanner image processing unit (2114) performs correction image processing on the image data scanned by the scanner (2070) which is an image input device.
[0054]
The printer image processing unit performs corrected image processing for printer output, and outputs the result to the Printer (2095).
[0055]
The rendering unit (2060) develops the PDL code or the intermediate display list into a bitmap image.
[0056]
[Tile image (packet) format]
In the System Controller Unit (2000) according to the present invention, image data, commands from the CPU (2001), and interrupt information issued from each block are transferred in a packetized form.
[0057]
In this embodiment, three different types of packets are used: a data packet shown in FIG. 9, a command packet shown in FIG. 4, and an interrupt packet shown in FIG.
[0058]
Data packet (Figure 9)
In this embodiment, an example is shown in which the image data is divided into 32 pixel x 32 pixel tile unit image data (3002).
[0059]
Necessary header information (3001), image additional information, etc. (3003) are added to this Tile unit image to form a data packet.
[0060]
Information included in the header information (3001) will be described below.
[0061]
The packet type is distinguished by the PcktType (3004) in the header information (3001). PcktType (3004) includes a repeat flag. If the Data Packet image Data is the same as the previous Data Packet image Data, the Repeat flag is set.
[0062]
ChipID (3005) indicates the ID of a target chip that transmits a packet.
DataType (3006) indicates the type of data.
[0063]
PageID (3007) indicates a page, and JobID stores Job ID (3008) for management by software.
[0064]
The Tile number is a combination of the Y-direction Tile coordinate (3009) and the X-direction Tile coordinate (3010), and is represented by YnXn.
[0065]
Data packets may be compressed or uncompressed. In the present embodiment, as an example of compression algorithm, JPEG is used for multi-valued colors (including multi-value grayscale), and Pacbits are used for binary values.
[0066]
A distinction between compressed and uncompressed is indicated by CompressFlag (3017).
[0067]
Process Instruction (3011) is left-justified and set in the processing order, and each process unit performs 8-bit shift to the left after the process instruction. In Process Instruction (3011), eight sets of UnitID (3019) and Mode (3020) are stored. UnitID (3019) designates each process unit, and Mode (3020) designates an operation mode in each process unit. As a result, one packet can be processed continuously in eight units.
[0068]
PacketByteLength (3012) indicates the total number of bytes of the packet.
[0069]
ImageDataByteLength (3015) represents the number of bytes of image data, ZDataByteLength (3016) represents the number of bytes of image additional information, and ImageDataOffset (3013) and ZDataOffset (3014) represent the Offset from the head of each data packet.
[0070]
Packet Table (Figure 6)
Each packet is managed by a packet table (6001).
[0071]
The components of the packet table (6001) are as follows. When 0 is added to the value of the table, 5 bits are added to the top address of the packet (6002) and the packet byte length (6005).
[0072]
Packet Address Pointer (27 bits) + 5b00000 = Packet head address
Packet Length (11 bits) + 5b00000 = Packet Byte Length
The packet table (6001) and the chain table (6010) are not divided.
[0073]
The packet table (6001) is always arranged in the scanning direction, and Yn / Xn = 000/000, 000 / 001,000 / 002,. . . . It is lined up in this order. The entry of the packet table (6001) uniquely indicates one tile. The entry next to Yn / Xmax is Yn + 1 / X 0 It becomes.
When the packet is exactly the same data as the previous packet, the packet is not written on the memory, and the same packet address pointer and packet length as the first entry are stored in the entry of the packet table. A single packet data is pointed to by two table entries. In this case, Repeat Flag (6003) of the second Table Entry is set.
[0074]
When the packet is divided into a plurality by Chain DMA, the Divide Flag (6004) is set, and the Chain Table number (6006) of the Chain Block containing the head part of the Packet is set.
[0075]
The entry of the chain table (6010) is composed of a chain block address (6011) and a chain block length (6012), and 0 is stored in both the address and length of the last entry of the table.
[0076]
Command Packet Format (Figure 4)
This Packet Format is used to access the register setting bus (2109). By using this packet, the COU (2001) can also access the image memory (2123).
[0077]
The ChipID (4004) stores an ID representing the image processing unit (2149) that is the transmission destination of the command packet.
[0078]
Page ID (4007) and Job ID (4008) store Page ID and Job ID for management by software.
[0079]
Packet ID (4009) is expressed in one dimension. Only X-coordinate of Data Packet is used.
[0080]
The packet byte length (4010) is fixed to 128 bytes.
[0081]
The packet data part (4002) can store a maximum of 12 commands, with a set of address (4011) and data (4012) as one command. The type of command for writing or reading is indicated by CmdType (4005), and the number of commands is indicated by Cmdnum (4006).
[0082]
Interrupt Packet Format (Figure 5)
This PacketFormat is for notifying an interruption from the image processing unit (2149) to the CPU (2001). When the status processing unit (2105) transmits the interrupt packet, the status processing unit (2105) must not transmit the interrupt packet until the next transmission is permitted.
[0083]
The packet byte length (5006) is fixed to 128 bytes.
[0084]
The packet data part (5002) stores status information (5007) of each internal module of the image processing part (2149). The status processing unit (2105) can collect the status information of each module in the image processing unit (2149) and collectively send it to the system control unit (2150).
[0085]
In ChipID (5004), an ID representing the system control unit (2150) serving as the destination of the Interrupt Packet is stored. In IntChipID (5005), an ID representing the image processing unit (2149) serving as the source of the Interrupt Packet is stored. Is done.
[0086]
[Image processing operation]
Next, an image processing operation according to the present invention will be described.
[0087]
FIG. 7 illustrates a path through which data in the image processing unit 2149 flows when an image data block of 32 pixels × 32 pixels is rotated. The image data block output from the system control unit 2150 is input to the image ring interface 3 via the image link 2008. The image ring interface 3 (2101) selects the tile expansion unit 1 (2103) and transfers the image data block. The selection of the tile expansion unit 1 (2103) is performed according to the process instruction (3011) of the packet format described above. The tile decompression unit 1 (2103) decompresses the image data block by JPEG and converts it into uncompressed image data. Next, the tile expansion unit 1 (2103) makes a connection request to the image rotation unit 2030 to the tile bus (2107). When the tile bus (2107) is connected to the image rotation unit 2030, the tile expansion unit 1 (2103) transfers the image data block to the image rotation unit 2030. The image rotation unit 2030 that has received the image data block performs rotation processing on the image data. Next, the image rotation unit 2030 requests the tile bus 2107 to connect to the tile compression unit 1 (2106). When connected to the tile compression unit 1 (2106) by the tile bus 2107, the image rotation unit 2030 transfers the image data block to the tile compression unit 1. The tile compression unit 1 (2106) performs JPEG compression on the image data block. The JPEG compressed image data block is transferred to the image ring interface 4 (2102). The image ring interface 4 (2102) transfers to the system control unit 2150 via the image ring 2008. In this way, the image data block output from the system control unit 2150 is rotated and returned to the system control unit.
[0088]
FIG. 8 illustrates a path through which data in the image processing unit 2149 flows when color space conversion is performed on a 32-pixel × 32-pixel image data block. The image data block output from the system control unit 2150 is input to the image ring interface 3 via the image link 2008. The image ring interface 3 (2101) selects the tile expansion unit 2 (2103) and transfers the image data block. The selection of the tile expansion unit 2 (2103) is performed in accordance with the process instruction (3011) of the packet format described above. The tile decompression unit 2 (2103) decompresses the image data block by JPEG and converts it into uncompressed image data. Next, the tile extension unit 2 (2103) makes a connection request to the color space conversion unit 2117 to the tile bus (2107). When connected to the color space conversion unit 2117 via the tile bus (2107), the tile expansion unit 2 (2103) transfers the image data block to the color space conversion unit 2117. The color space conversion unit 2117 that has received the image data block performs desired color space conversion on the image data. Next, the color space conversion unit 2117 requests the tile bus 2107 to connect to the tile compression unit 2 (2106). When connected to the tile compression unit 2 (2106) by the tile bus 2107, the color space conversion unit 2117 transfers the image data block to the tile compression unit 2. The tile compression unit 2 (2106) compresses the image data block by JPEG. The JPEG compressed image data block is transferred to the image ring interface 4 (2102). The image ring interface 4 (2102) transfers the image to the system control unit 2150 via the image ring 2008. In this manner, an operation of performing color space conversion processing on the image data block output from the system control unit 2150 and returning to the system control unit is performed.
[0089]
Next, the case where the image rotation process and the color space conversion process operate simultaneously will be described. FIG. 9 is a flowchart showing the operation of the system control unit 2150 when the image data 1 is subjected to image rotation processing and the image data 2 is subjected to color space conversion processing simultaneously. Hereinafter, the operation will be described with reference to FIG. In step S101, the DMA for the image data 1 is activated. In this DMA, the image data 1 stored in the RAM 2002 is transferred to the image processing unit 2149 via the image ring 2008 in units of image data blocks (32 pixels × 32 pixels). In S102, the DMA for the image data 2 is activated. In this DMA, the image data 2 stored in the RAM 2002 is transferred to the image processing unit 2149 via the image ring 2008 in units of image data blocks (32 pixels × 32 pixels). The DMA for transferring the image data 1 and the image data 2 is arbitrated and transferred via the image ring 2008 in time series. The image ring interface 3 (2101) selectively distributes the image data block of the image data 1 to the tile expansion unit 1 and the image data block of the image data 2 to the tile expansion unit 2. The image ring interface 3 (2101) sequentially distributes the transferred image data blocks to the tile expansion unit 1 and the tile expansion unit 2. The image data block transferred to the image expansion unit 1 is transferred along the path from the tile expansion unit 1 (2103) to the tile compression unit 1 (2106) in FIG. Further, the image data block transferred to the image expansion unit 2 is transferred through the path from the tile expansion unit 2 to the tile compression unit 2 in FIG. The above two paths can operate simultaneously. The output of the tile compression unit 1 and the output request of the tile compression unit 2 are arbitrated and sequentially transferred to the image ring interface 4. The image ring interface 4 sequentially transfers the transferred data to the system control unit 2150 via the image ring bus 2008. In step S103 of FIG. 9, it is determined whether or not the DMA of the image data 1 has been completed. If completed, wait for DMA to end. If the DMA is completed, the process proceeds to step S104. In step S104, it is determined whether or not the DMA of the image data 2 has been completed. If not finished, wait for it to finish. When the DMA of the image data 2 is finished, the whole operation is finished. In this way, it is possible to simultaneously perform different image processing on the image data 1 and the image data 2.
[0090]
【The invention's effect】
As described above, the present invention provides an image processing system that includes a plurality of image processing means and that can efficiently process and control image data by operating these image processing means simultaneously. To do.
[Brief description of the drawings]
FIG. 1 is a diagram showing an actual use environment of this system.
FIG. 2 is an overall block diagram of the system controller.
FIG. 3 is a diagram illustrating an image packet.
FIG. 4 is a diagram showing a command packet.
FIG. 5 is a diagram showing an interrupt packet.
FIG. 6 is a diagram illustrating a packet table.
FIG. 7 is a diagram illustrating a path when rotating an image data block.
FIG. 8 is a diagram illustrating a path when color space processing is performed on an image data block.
FIG. 9 is a flowchart of an operation for simultaneously operating two image processing operations.
[Explanation of symbols]
2150 System control unit
2149 Image processing unit
