JP2004533200A - Electronic ballast - Google Patents

Abstract

An electronic ballast for driving a gas discharge lamp includes a rectifier, a valley-fill circuit, an inverter having first and second series-connected controllably conductive device having complementary duty cycles, a control circuit for controlling the controllably conductive device, and an independent cat ear power supply to provide power to the ballast control circuits. The result is a ballast having substantially improved THD, and current crest factor. In a preferred embodiment, the valley-fill circuit includes an energy storage device that stores energy in response to a controllably conductive device. In an especially preferred embodiment, the controllably conductive device of the valley-fill circuit is also one of the controllably conductive devices of the inverter.

Description

【０００７】
蛍光灯などの気体放電灯の灯電流品質の重要な指標は、灯電流の電流波高率(CCF)である。低いCCFが好ましいが、その理由は、高いCCFは、灯のフィラメントを劣化させることがあり、その後、灯の寿命を大きく短縮することになるからである。日本工業規格(JIS)JIS C8117‐1992によって、2.1以下のCCFが推奨されており、国際電気標準会議(IEC)規格921‐1988‐07によって、1.7以下のCCFが推奨されている。
【０００８】
しかし、DCバス電圧に対するリプルを最小限に抑えるために比較的大きいバスキャパシタを使用することには、欠点を伴う。バスキャパシタが大きくなるほど、より高価になり、印刷回路板などの上でより多くの面積を占め、安定器の内部でより多くの体積を使用する。また、バスキャパシタは、バス電圧レベルがACライン電圧の瞬間絶対値より大きいときはいつでも放電しており、したがって、バスキャパシタは、ACライン電圧の絶対値ピーク電圧の付近である各線半周期内の比較的短い時間中にのみ再充電される。したがって、通常の従来の技術の安定器は、図1に示すように、バスキャパシタが充電されている短い時間中に比較的大量の電流を取り出す。その結果、安定器入力電流波形はひずみ、望ましくない高調波および望ましくないレベルの全高調波ひずみ(THD)を生じさせる。
【０００９】
AC電力システムでは、電圧または電流の波形は、基本振動および一連の高調波として表すことが可能である。これらの高調波は、ライン電圧またはライン電流の基本周波数のある倍数周波数を有する。具体的には、AC波形のひずみは、基本周波数の整数倍である成分を有する。第3高調波の整数倍である高調波が特に重要である。これらの高調波は、3段階電力システムの中性線を数値的に追加する。通常、全高調波ひずみは、基本周波数の初めの30の高調波を使用して計算される。安定器入力電流の全高調波ひずみ(THD)は、3段階電力システムにおいて中性ワイヤの過熱を防止するために、33.3%より小さいことが好ましい。さらに、照明システムの多くの使用者は、安定器が20%未満の安定器入力電流全高調波ひずみを有することを必要とする。
【００１０】
安定器入力電流全高調波ひずみを低減し、かつ安定器力率を改善する1つの手法は、周知の能動力率修正(APFC)回路を使用することであった。この手法は、安定器の複雑さの追加、より多くの構成要素、より高いコスト、信頼性の潜在的な低下、およびおそらくは電力消費の増大を含めて、ある兼合いを有する。さらに、APFCを有する安定器は、通常、比較的大きなバスキャパシタを使用し、上記で留意した欠点を伴う。
【００１１】
安定器入力電流全高調波ひずみを低減する他の手法は、整流器とインバータとの間で谷埋め回路を使用することであった。通常の従来の技術の谷埋め回路の1つの欠点は、より大きなバスリプルを有することがあることであり、これにより、灯電流波高率はさらにより高くなり、灯の寿命を短縮することがある。
【００１２】
改善された力率およびTHDを有する電子安定器を提供する従来の手法は、T.-F.Wu、Y.-J.Wu、C.-H.Chang、およびZ.R.Liuの「Ripple-Free,Single-Stage Electronic Ballasts with Dither-Booster Power Factor Corrector」、IEEE Industry Applications Society Annual Meeting、2372〜77ページ、1977と、Y.-S.Youn、G.Chae、およびG.-H.Choの「A Unity Power Factor Electronic Ballast for Fluorescent Lamp having Improved Valley Fill and Valley Boost Converter」、IEEE PESC97 Record、53〜59ページ、1997と、G.Chae、Y.-S.Youn、およびG.-H.Choの「High Power Factor Correction Circuit using Valley Charge-Pumping for Low Cost Electronic Ballasts」、IEEE 0-7803-4489-8/98、2003〜8ページ、1998とにおいて議論されている。
【００１３】
改善された力率および全高調波ひずみを有する電子安定器を提供する試行を示す従来の特許には、米国特許第5,387,847号、「Passive Power Factor Ballast Circuit for the Gas Discharge Lamps」、1995年2月7日にWoodに発行と、米国特許第5,399,944号、「Ballast Circuit for Driving Gas Discharge」、1995年3月21日にKonopkaらに発行と、米国特許第5,517,086号、「Modified Valley Fill High Power Factor Correction Ballast」、1996年5月14日にEl-Hamamsyらに発行と、米国特許第5,994,847号、「Electronic Ballast with Lamp Current Valley-fill Power Factor Correction」、1999年11月30日発行とが含まれる。
【００１４】
他に参考文献は、Peter M.Wood、1998による「Fluorescent Ballast Design Using Passive P.F.C.and Crest Factor Control」である。この参考文献は、ライン周波数においておよびライン周波数の最初の30の高調波について大きなインピーダンスを有するライン周波数フィルタを使用するタイプの安定器を示している。
【特許文献１】
同時継続出願第09/887,848号
【特許文献２】
同時継続出願第10/006,036号
【特許文献３】
米国特許第5,387,847号
【特許文献４】
米国特許第5,399,944号
【特許文献５】
米国特許第5,517,086号
【特許文献６】
米国特許第5,994,847号
【特許文献７】
米国特許第5,041,763号
【特許文献８】
米国特許第5,387,847号
【非特許文献１】
T.-F.Wu、Y.-J.Wu、C.-H.Chang、およびZ.R.Liuの「Ripple-Free,Single-Stage Electronic Ballasts with Dither-Booster Power Factor Corrector」、IEEE Industry Applications Society Annual Meeting、2372〜77ページ、1977
【非特許文献２】
Y.-S.Youn、G.Chae、およびG.-H.Choの「A Unity Power Factor Electronic Ballast for Fluorescent Lamp having Improved Valley Fill and Valley Boost Converter」、IEEE PESC97 Record、53〜59ページ、1997
【非特許文献３】
G.Chae、Y.-S.Youn、およびG.-H.Choの「High Power Factor Correction Circuit using Valley Charge-Pumping for Low Cost Electronic Ballasts」、IEEE 0-7803-4489-8/98、2003〜8ページ、1998
【非特許文献４】
Peter M.Wood、1998による「Fluorescent Ballast Design Using Passive P.F.C.and Crest Factor Control」
【発明の開示】
【課題を解決するための手段】
【００１５】
本発明の第1の特徴によれば、気体放電灯を駆動する新規な電子安定器には、AC線入力電圧を整流電圧に変換する整流回路と、切替えインピーダンスを経て充電されるエネルギー貯蔵装置を含む谷埋め回路であって、この装置のエネルギーが、谷埋め電圧を生成するために連続する整流電圧ピークの間の谷を埋めるため使用される谷埋め回路と、谷埋め電圧を高周波AC電圧に変換するために直接に接続された制御可能導電装置を有するインバータ回路とが含まれる。エネルギー貯蔵装置は、キャパシタまたはあらゆる他のエネルギー貯蔵構成要素または構成要素の組合せとすることができる。エネルギー貯蔵装置を充電することは、エネルギー貯蔵装置に貯蔵されるエネルギーが増大することを意味する。制御可能導電装置は、導電を外部信号によって制御することができる装置である。これらの制御可能導電装置には、金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)、バイポーラ接合トランジスタ(BJT)、トライアック、SCR、中継器、スイッチ、真空管、および他の切替え装置などの装置が含まれる。高周波AC電圧は、気体充電灯に電流を流れさせるために共振タンク回路に印加される。所望の灯電流を気体充電灯に送達し、かつ安定器入力電流の全高調波ひずみを低減するために、制御可能導電装置における導電を新規な方式で制御する制御回路が提供される。記述する本発明の電子安定器は、2つ以上の気体充電灯を駆動することができる。
【００１６】
安定器の好ましい実施形態では、谷埋め回路のエネルギー貯蔵装置は、谷埋めキャパシタと通常呼ばれるキャパシタを含む。このキャパシタは、ACライン電圧の各半周期の第1充電部分中にエネルギーを貯蔵して、エネルギーをインバータ回路に送達し、このインバータ回路は、ACライン電圧の各半周期の第2放電部分中に、気体放電灯に灯電流を流れさせる。谷埋め回路の切替えインピーダンスは、制御可能導電装置と直列の抵抗を含み、これを経て、谷埋めキャパシタは充電される。
【００１７】
代替実施形態では、谷埋め回路のエネルギー貯蔵装置は、谷埋めキャパシタを含み、切替えインピーダンスは、バック変換器回路構成において共に接続された制御可能導電装置と直列のインダクタを含む。谷埋めキャパシタは、ACライン電圧の各半周期の第1充電部分中にエネルギーを貯蔵して、ACライン電圧の各半周期の第2放電部分中に、エネルギーをインバータ回路に送達する。バック回路インダクタは、谷埋めキャパシタの充電期間中に制御可能導電回路の導電に応答してエネルギーを貯蔵し、谷埋めキャパシタの充電期間中に制御可能導電装置の非導電に応答して貯蔵エネルギーを谷埋めキャパシタに移送する。
【００１８】
代替実施形態では、バック回路インダクタは、様々な放電時間および充電時間を谷埋めキャパシタに提供するために、整流ダイオードを経てバス電圧に接続されたタップを備える。
【００１９】
本発明の第2の特徴によれば、気体放電灯を駆動する新規な電子安定器には、AC線入力電圧を全波整流電圧に変換する整流回路と、谷埋め電圧を生成するために、連続する整流電圧ピークの間の谷を埋める谷埋め回路と、谷埋め電圧を高周波AC電圧に変換するための直列接続切替え装置(制御可能導電装置)を有するインバータ回路と、高周波AC電圧を気体放電灯に結合するための共振タンクと、所望の電流を気体放電灯に送達するために制御可能導電装置の導電を制御する制御回路と、安定器入力電流全高調波ひずみが低減されるように、AC線入力電圧のゼロ交差付近において入力電流を取り出す手段とが含まれる。
【００２０】
安定器の好ましい実施形態では、ゼロ交差付近において電流を取り出す手段は、キャットイヤー回路である。キャットイヤー回路は、制御回路または他のハウスキーピングおよび補助回路を動作するのに必要な電力を供給することも可能であるキャットイヤー電源であることが好ましい。キャットイヤー回路は、各半周期の前縁または各半周期の後縁において、ACライン電圧のゼロ交差付近でAC線から電流を取り出す。キャットイヤー回路の名称は、入力電流波形の特徴的な波形に由来する。この電流は、ゼロ電圧交差付近においてAC線から安定器によって取り出された電流波形を「埋める」または補足する。キャットイヤー回路は、固定入力電圧レベルに応答してキャットイヤー回路を「カットイン」または「カットアウト」する回路を備えることが可能である。代替として、キャットイヤー回路は、安定器バックエンドによって取り出された電流を監視して、バックエンドが大きな電流を取り出していないときのみキャットイヤー回路に入力電流を取り出させる回路を備えることが可能である。
【発明を実施するための最良の形態】
【００２１】
以上の概要と、ならびに好ましい実施形態の以下の詳細な記述とは、添付の図面と関連して読むときより良く理解される。本発明を示すために、現在のところ好ましい図面および実施形態が示されている。同じ参照符合は、図面のいくつかにわたって同じ部分を表す。しかし、本発明は、開示する特有の方法および手段に限定されないことを理解されたい。
【００２２】
安定器の概要
まず図2を参照すると、本発明により構築された電子安定器810の簡略化したブロック図が示されている。安定器810は、整流回路820を含み、この整流回路は、所与のライン周波数を有するAC電源に接続することができる。通常、AC電源の所与のライン周波数は、50Hzまたは60Hzである。しかし、本発明は、これらの特定の周波数に限定されない。装置が、接続される、結合される、電流関係において接続される、または他の装置に接続可能であるときはいつでも、装置をワイヤによって直接接続することが可能である、または代替として、抵抗、ダイオード、制御可能導電装置(これに限定されない)などの他の装置を経て接続することが可能であることを意味し、この接続は、直列構成または並列構成とすることが可能である。整流回路820は、AC入力電圧を全波整流電圧に変換する。本発明の一実施形態では、整流回路820は、ダイオード840を経て、記述する新規な谷埋め回路830に接続される。高周波バイパスフィルタキャパシタ850が、谷埋め回路830の入力端子の両端に接続される。谷埋め回路830は、谷埋め電圧を創出するように、記述するエネルギー貯蔵装置を選択的に充電し、放電させる。谷埋め回路830の出力端子は、インバータ回路860の入力端子に接続される。インバータ回路860は、整流DC電圧を高周波AC電圧に変換する。インバータ回路860の出力端子は、出力回路870に接続され、この出力回路は、通常、共振タンクを含み、結合変圧器を含むことも可能である。出力回路870は、インバータ回路860の出力をろ過して、本質的に正弦波の高周波電圧を供給し、ならびに電圧利得および増大した出力インピーダンスを提供する。出力回路870は、たとえば蛍光灯である気体放電灯などの負荷880を駆動するために接続することが可能である。負荷880に結合された出力電流感知回路890は、負荷電流フィードバックを制御回路882に提供する。制御回路882は、所望の負荷電流を負荷880に提供するように、谷埋め回路830およびインバータ回路860の動作を制御する制御信号を生成する。キャットイヤー回路884が、整流回路820の出力端子の両端に接続され、制御回路882の適切な動作に必要な電力を提供する。
【００２３】
谷埋め回路
ここで図3を参照すると、図2の谷埋め回路830の第1実施形態910の概略的な回路図がバック変換器回路の形態で示されている。第1入力端子912と第2入力端子914の両端には、エネルギー貯蔵装置916が、キャパシタの形態で第1ダイオード918と直列に接続されている。バック変換器回路910の機能は、制御された充電電流をキャパシタ916に提供することである。このキャパシタ916は、谷埋めキャパシタとも呼ばれる。キャパシタ916と第1ダイオード918のカソードとの接合部には、インダクタ920が接続され、このインダクタは、第2(任意選択)ダイオード922および制御可能導電装置であるスイッチ924と直列で、共通回路に接続される。制御可能導電装置924は、金属酸化物半導体電界効果トランジスタ(MOSFET)として示されているが、バイポーラ接合トランジスタ(BJT)、絶縁ゲートバイポーラトランジスタ(IGBT)、または他の制御可能導電装置とすることが可能である。バック変換器回路910は、第3整流ダイオード926をも含み、このダイオードは、適切に制御された同期整流器またはMOSFETとすることも可能であり、バックインダクタ920と第2ダイオード922との接合部と、入力912に接続されたキャパシタ916の一端子との間に接続される。第1出力端子928が、入力端子912と、キャパシタ916と、整流ダイオード926のカソードとに接続される。第2出力端子930が、第2入力端子914と、共通回路と、ダイオード918のアノードと、スイッチ924とに接続される。
【００２４】
バック変換器回路910の動作について、図3、4、5、および6に関して記述する。バック変換器回路910は、2つの異なる条件下で動作する。条件I(図4の間隔I)では、バック変換器回路910の入力端子912、914に印加された瞬間整流ライン電圧1010は、キャパシタ916の両端の電圧1012に等しいかまたはそれより小さく、したがって、キャパシタ916は、その貯蔵エネルギーのいくらかをインバータ回路に放電する。この条件では、ダイオード840(図2)には、逆バイアスがかけられ、ダイオード918には、導電するように順バイアスがかけられる。これにより、共通回路端子930からダイオード918およびキャパシタ916を経てバック変換器出力端子928まで、キャパシタ916の放電経路が確立される。スイッチ924は、整流ライン電圧の周波数より十分に大きい通常約30kHzまたはそれを超える周波数において、交互に開放および閉鎖される。スイッチ924が導電しているとき、以前の充電周期からバックインダクタ920に依然としてある残りのエネルギーが、ダイオード922およびスイッチ924を経て共通回路に放電される。その後、電流がさらにはバックインダクタ920を流れないように、ダイオード922および926に逆バイアスがかけられる。
【００２５】
条件II(図4の間隔II)では、瞬間整流ライン電圧は、キャパシタ916の両端の電圧より大きく、キャパシタ916は、貯蔵エネルギーを増大させている。間隔II中、バック変換器の動作は、スイッチ924の導電状態に依拠する。
【００２６】
スイッチ924が導電しているとき、バック変換器回路910は、図5の簡略化した形態とされ、バックインダクタ920の両端の電圧は、瞬間整流ライン電圧からキャパシタ916の両端の電圧を引いたものに等しい。したがって、キャパシタ916は、入力912からキャパシタ916とバックインダクタ920とスイッチ924とを経て共通回路まで流れる電流によって充電される。さらに、エネルギーは、スイッチ924が導電しているとき、バックインダクタ920に印加される電圧によって、バックインダクタ920において貯蔵される。スイッチ924が導電していないとき(図6に示すように)、バックインダクタ920を流れる電流1210は、ダイオード926を経て整流されて、キャパシタ916に流れ込み、したがって、バックインダクタ920に貯蔵されているエネルギーのいくらかまたはすべてをキャパシタ916に移送する。条件IIでは、キャパシタ916は、スイッチ924が導電しているときと、スイッチ924が導電していないときの両方において、充電されることに留意されたい。
【００２７】
バック変換器回路910の動作の結果、キャパシタ916は、図7に示すように安定器が完全光出力において動作している時間期間1310にわたって充電される。谷埋めキャパシタ916の充電は、各線半周期の90度を超えて行われることが好ましい。
【００２８】
谷埋めキャパシタの充電が、各180度ライン周波数半周期の90度を超えて行われるとき、結果的な安定器入力電流全高調波ひずみは、低減されることが判明した。
【００２９】
バック変換器回路910の他の利点は、各充電周期の開始時におけるキャパシタ916への突入電流が、バックインダクタ920によって限定されることである。これも、図7において見ることができ、ピークライン電流1312が、能動力率修正(APFC)回路または谷埋め回路のない通常の従来の技術の安定器のピークライン電流1314と比較して大きく低減されている。突入電流の限定は、初めに安定器をターンオンする際にさらにより著しい。したがって、電力が、通常の能動力率修正安定器にまず加えられたとき、エネルギー貯蔵キャパシタは、キャパシタの電圧がACライン電圧のピーク電圧に上昇するまで充電される。この充電期間中、入力電流は、本質的に、ワイヤ抵抗と安定器に供給するAC電力源のインピーダンスとによってのみ限定される。本発明の安定器のバック変換器回路910は、本質的に電流が限定されており、それにより、APFCタイプの安定器の他の重大な欠点が克服される。
【００３０】
バック変換器回路910の他の利点は、キャパシタ916の過電圧保護を提供することである。すなわち、灯が接続されていないなど、負荷のない条件において、キャパシタ916は、ピーク整流ライン電圧を超えて充電されることはない。これは、負荷のない条件においてエネルギー貯蔵キャパシタを潜在的に途方もなく高い電圧まで充電するのを防止するために余分な回路を追加しなければならない従来のブースト変換器およびバックブースト変換器とは対照的である。
【００３１】
図8に示すように、灯が約10パーセントの光出力に減光される際に、キャパシタ916の充電時間は減少する。同時に、バスリプル電圧も低減され、灯電流の電流波高率はより低くなる。
【００３２】
ここで図9を参照すると、インバータ回路860を有するバック変換器回路1410の第2実施形態が示されている。以下でより詳細に記述するインバータ回路860は、高側スイッチ2112および低側スイッチ924を有する。高側スイッチ2112および低側スイッチ924は、両方とも、MOSFETまたはIGBTなどの制御可能導電装置である。この実施形態では、バック変換器回路1410とインバータ回路860とは、制御可能導電装置924を共有する。バック変換器回路1410の第2実施形態は、それ以外については、バック変換器回路910の第1実施形態と本質的に同じ方式で動作する。
【００３３】
ここで図10を参照すると、バックインダクタ920がタップ付きインダクタ1520と置き換えられているバック変換器回路1510の第3実施形態が示されている。整流ダイオード926のアノードは、タップ付きインダクタ1520とダイオード922との接合部ではなく、タップにおいてタップ付きインダクタ1520の内部コイルに結合される。インダクタタップの配置により、インダクタ1520の放電時間を変更する能力が提供される。バック変換器の連続モード動作は、低減または完全に排除することが可能である。しかし、この余分な適応性には、スイッチ924に対する余分な電圧応力の兼合いが付随する。したがって、タップ付きインダクタ1520がエネルギーをキャパシタ916に移送しているとき、タップ付きインダクタ1520は、スイッチ924の両端に印加された電圧が、タップ付きインダクタ1520の巻数比を乗算したキャパシタ916の両端の電圧に等しくなるように作用する。スナバ抵抗1554とスナバキャパシタ1556との並列組合せと直列のスナバダイオード1552を含むスナバ回路が、タップ付きバックインダクタにおいて非結合残留エネルギーを散逸させるために、タップ付きバックインダクタ1520とダイオード922との接合部と共通回路との間に結合される。
【００３４】
図10のタップ付きバックインダクタ回路の一実施形態では、キャパシタ916は、2つの47マイクロファラドで250ボルトのキャパシタの並列組合せであり、ダイオード918および926は、MUR160ダイオードであり、ダイオード922および1552は、1000ボルト1アンペアのダイオードであり、抵抗1554は、2つの91キロオームで1ワットの抵抗の直列組合せであり、キャパシタ1556は、.0047でマイクロファラド630ボルトにキャパシタであり、スイッチ924は、250ボルトのIRFI634G MOSFETである。タップ付きバックインダクタ1520は、ダイオード918のカソードからダイオード922のアノードまで約180の全巻数を有し、かつ約1.427ミリヘンリーのインダクタンスを有し、ダイオード918のカソードからタップまでの巻数は約75で、約244マイクロヘンリーのインダクタンスを有し、タップからダイオード922のアノードまでの巻数は約105で、約492マイクロヘンリーのインダクタンスを有する。
【００３５】
谷埋め回路830(図2)の以前に記述した実施形態のそれぞれでは、キャパシタ916の充電電流は、制御可能導電スイッチ924の導電時間が長くなるにつれて増大する。灯が低光レベルまで減光されるとき、スイッチ924はより長い時間導電し、キャパシタ916の電荷の蓄積が増大し、これにより、バス電圧が上昇する。低い光レベルにおいてより高い電圧を有することが有利であるが、その理由は、灯電圧が、低い光レベルにおいて増大し、より高いバス電圧が、より高いインピーダンスを経て灯を駆動することが可能になるからである。より高い出力インピーダンスにより、灯の安定性が改善される。これは、1991年8月20日にSullivanらに発行され、かつLutron Electronics Co.,Inc.に譲渡された米国特許第5,041,763号において議論されている。
【００３６】
充電電流は、整流ライン電圧とキャパシタ916の両端の電圧との電位差が増大する際にも増大する。この結果、タップ付きバックインダクタの瞬間充電電流は、線半周期の中間において最高になり、線半周期の周辺に向かって小さくなり、これにより、安定器入力電流の全高調波ひずみは低減される。
【００３７】
ここで図11を参照すると、谷埋め回路の他の実施形態1570が示されている。この実施形態では、谷埋め回路1570には、キャパシタ916と、ダイオード922と、スイッチ924との他に、キャパシタ916と端子912との間に結合されたダイオード1572と、ダイオード1574と、「フライバック」変圧器1576とが含まれる。変圧器1576の「1次」巻線は、ダイオード922のアノードと谷埋め回路1570の端子928との間に接続される。変圧器1576の「2次」巻線は、共通回路とダイオード1574のアノードとの間に接続され、ダイオード1574のカソードは、キャパシタ916とダイオード1572のアノードとの接合部に接続される。
【００３８】
図11の端子912、914に印加された整流ライン電圧が、キャパシタ916の両端の電圧を超えるとき、フライバック変圧器1576の「2次」巻線の両端に印加された電圧は、ダイオード1574を経てキャパシタ916を再充電する。整流ライン電圧がキャパシタの両端の電圧より低くなるとき、キャパシタ916は、出力端子928および930を経て放電する。
【００３９】
ここで図12を参照すると、容量エネルギー貯蔵装置のみを使用する谷埋め回路の第4実施形態1610が示されている。この実施形態では、谷埋め回路1610は、回路1610への第1入力端子912および第2入力端子914にわたって第1ダイオード1634と直列に接続された第1エネルギー貯蔵装置1632を含む。第2エネルギー貯蔵キャパシタ1616が、第2ダイオード1636と直列に接続され、このダイオードのカソードは、入力912に結合される。第3ダイオード1638が、キャパシタ1632とダイオード1634との接合部とキャパシタ1616とダイオード1636の接合部との間に接続される。エネルギー貯蔵キャパシタ1616の他の端子は、抵抗1620と並列の第4ダイオード1618によって第2入力端子1914に接続される。
【００４０】
端子912、914に印加される整流ライン電圧が、ダイオード1638の両端の順電圧の降下によって、キャパシタ1632の両端の電圧と1616の両端の電圧との和を超えるとき、ダイオード1634、1636、および1618には逆バイアスがかけられ、ダイオード1638には順バイアスがかけられ、エネルギー貯蔵キャパシタ1632、1616は、キャパシタ1632と、ダイオード1638と、キャパシタ1616と、抵抗1620との直列経路を経て充電される。抵抗1620が、エネルギー貯蔵キャパシタ1632、1616への充電電流を限定して、線から安定器によって取り出される電流の電流スパイクを低減し、それにより、安定器入力電流全高調波ひずみが低減される。キャパシタ1632、1616は、通常、それぞれ同じ値を有し、約2分の1ピーク入力電圧まで充電される。
【００４１】
端子912、914に印加される整流ライン電圧が、キャパシタ1632の両端の電圧と1616の両端の電圧との和より下がるとき、ダイオード1638には逆バイアスがかけられる。入力端子912、914にわたる電圧が、キャパシタ1632の両端の電圧よりダイオード1634のターンオン電圧よりも多く下がった後、キャパシタ1632は、ダイオード1634ならびに出力端子928および930を経て放電する。入力端子912、914の両端の電圧が、キャパシタ1616の両端の電圧よりダイオード1636のターンオン電圧よりも多く下がった後、キャパシタ1616は、ダイオード1636、抵抗1620、および出力端子928、930を経て放電する。抵抗1620の両端の電圧降下が、ダイオード1618のターンオン電圧を超えるとき、キャパシタ1616は、ダイオード1636、1618および出力端子928、930を経て放電する。
【００４２】
まとめると、キャパシタ1632、1616は、直列で充電され、並列で放電して、気体放電灯を駆動するインバータ回路に貯蔵エネルギーを送達する。バス電圧におけるリプルの量は、それにより低減され、安定器によって送達される灯電流の電流波高率は改善される。
【００４３】
図12の谷埋め回路は、米国特許第5,387,847号のWoodの谷埋め回路とは大きく異なる。Woodは、自分の特許の図2において、2つのキャパシタの間に接続されたダイオードと直列の抵抗を示していることに最も注目されたい。対照的に、図12の谷埋め回路は、キャパシタ1616と共通回路との間に対で接続される、ダイオード1618と並列の抵抗1620を提供する。この新規な構成は、安定器入力電流全高調波ひずみについて所望の改善を提供するが、追加の改善により容易に役立つ方式で行われる。
【００４４】
安定器入力電流全高調波ひずみをさらに改善するために、図12の谷埋め回路1610は、図13に示すように、制御可能導電装置924を抵抗1620と直列に配置することによって修正することが可能である。これにより、切替え抵抗回路が創出される。制御可能導電装置924は、通常、高周波において、すなわちACライン電圧の基本周波数より数倍大きい周波数において動作する。安定器入力電流全高調波ひずみは、スイッチ924の導電時間が各線半周期の中間またはピークの付近において増大されるように、スイッチ924の導電を制御することによって改善することが可能である。これにより、ACライン電圧波形とより密接に整合する安定器入力電流波形が得られる。
【００４５】
図13の谷埋め回路は、図14に示す安定器インバータ回路と統合することが可能であり、この場合、制御可能導電装置924は、谷埋め回路1810とインバータ回路2110とによって共有される。代替として、図13の谷埋め回路1710のスイッチ924は、インバータ回路860のスイッチのそれぞれとは別の独立して制御される制御可能導電装置とすることが可能である。
【００４６】
図13の谷埋め回路1710における抵抗損は、図15に示すように、抵抗1620をスイッチ924と直列のインダクタ1920によって置き換えることによって低減することが可能である。代替構成では、インダクタ1920とスイッチ924との組合せは、単一のインダクタによって置き換えることが可能である。しかし、スイッチ924の高周波切替え行為により、比較的小さく安価なインダクタ1920を使用することが可能になる。
【００４７】
スイッチ924の代替として、図16に示すように、高周波変圧器からの2次巻線2024を代用することが可能である。高周波変圧器は、通常、安定器に存在する。適切な巻数の2次巻線を(好ましくはすでに存在する変圧器に)追加することによって、極性が交代する電圧をインダクタ1920と直列に導入して、インダクタ1920を流れる電流の流れの妨害と補助を交互に行うことが可能である。それにより、巻線2024は、スイッチとして効果的に機能する。
【００４８】
インバータ回路
図17および18からわかるように、キャパシタ916およびバック変換器1510の出力には、気体放電灯に灯電流を流れさせるために、高周波電圧を図18の共振タンク回路2220に提供する高周波インバータ回路2110が接続される。インバータ回路2110は、直列に接続された第1制御可能導電装置2112および第2制御可能導電装置924を含む。バス電圧は、整流ライン電圧またはキャパシタ916の両端の電圧より大きい。整流ライン電圧がキャパシタ916に対する電圧より大きいとき、インバータ回路2110は、AC線から直接電流を取り出す。整流ライン電圧がキャパシタ916に対する電圧より小さいとき、インバータ回路2110は、キャパシタ916から電流を取り出す。
【００４９】
インバータ回路が、AC線のピークの時間の付近において各180°ライン周波数半周期の90°を超えてAC線から直接電流を取り出すとき、安定器入力電流の結果的なTHDは、33.3%未満であることが判明した。
【００５０】
インバータ回路2110の動作について、ここで図19と関連して記述する。インバータ回路2110は、固定周波数D(1-D)相補デューティサイクル切替え動作モードを使用する。これは、切替え装置2112、924の一方および一方のみが、常に導電していることを意味する。この議論では、デューティサイクルDは、第1スイッチ2112の導電時間を指し、相補デューティサイクル(1-D)は、第2スイッチ924の導電時間を指す。装置2112、924の一方が常に導電していることを考慮すると、各それぞれの装置のDおよび(1-D)と示された導電時間の和は、切替え周波数の周期である。実際の電子回路では、装置2112、924が両方とも導電していないむだ時間と一般的に呼ばれる時間が通常存在する。このむだ時間は、通常、装置2112、924の導電時間と比較して非常に短い。このむだ時間の目的は、装置2112、924の両方が同時に導電しないことを保証することである。しかし、このむだ時間を長くして、インバータ回路の追加の制御パラメータとして使用することが可能である。スイッチ2112(図19ではSW1と示す)が導電しているとき、インバータ回路2110の出力は、谷埋め電圧であるバック変換器回路出力端子928に接続される。切替え装置924(図19ではSW2と示す)が導電しているとき、インバータ回路2110の出力は、共通回路であるバック変換器回路出力端子930に接続される。所与の瞬間谷埋め電圧では、その瞬間谷埋め電圧について気体放電灯に送達することができる最大灯電流は、2つの切替え装置2112、924の導電時間が等しいとき達成される。この電子安定器では、灯電流は、瞬間谷埋め電圧と切替え装置2112、924の導電時間との両方に依拠する。切替え装置2112、924の導電時間は、図18に示す気体放電灯2210、2212を流れる電流に応答して、図17に示す制御回路882によって制御される。制御回路の動作について、以下で詳細に記述する。
【００５１】
電子安定器インバータを制御するために使用される従来の制御アルゴリズムは、通常、rms灯電流を一定値に維持するように、制御可能導電装置の導電時間を調節する。従来の制御ループは、制御可能導電装置の導電時間をライン周波数半周期の過程にわたってほぼ一定に維持するように、対応して緩慢である。このアルゴリズムは、谷埋めタイプの安定器に適用されたとき、谷埋め電圧の変調のために、灯電流の高い電流波高率をもたらす。
【００５２】
現在の好ましい実施形態の制御回路は、制御可能導電装置の導電時間を調節する。スイッチ2112の導電時間は、比較的狭いパルスを提供するように低減され、スイッチ924の導電時間は、比較的広いパルスを提供するように増大される。これにより、ライン周波数半周期のピーク付近において高周波灯電流の包絡線のピークが低減される。これ以後、これを灯電流の「ハンプダウン」と呼ぶ(図19)。
【００５３】
ライン周波数半周期のピーク付近において灯電流を低減することにより、インバータ回路によって取り出される電流が低減される。この効果は、それ自体で安定器入力電流を低減し、安定器入力電流全高調波ひずみを上昇させる。しかし、本発明の安定器では、灯電流の減少は、スイッチ924の導電時間の増大と関連する。導電電流のこの増大により、谷埋めキャパシタの充電電流が増大する。谷埋め電流のこの増大により、ライン周波数半周期のピークの付近において安定器によって取り出される全電流が増大する。ライン周波数半周期のピーク付近において安定器電流が増大することは、安定器入力電流全高調波ひずみを低減させる有利な効果を有する。この改善は、ピーク灯電流を低減することによって生じるTHDの増大の影響を相殺する。谷埋め回路によって取り出される電流が増大するために、ライン周波数半周期のピーク付近において安定器入力電流が増大することを、これ以後、安定器入力電流の「ハンプアップ」と呼ぶ。図19を参照されたい。
【００５４】
比較的狭いパルスを生成するようにスイッチ2112の導電時間を低減し、比較的広いパルスを生成するようにスイッチ924の導電時間を増大することについて記述してきたが、当業者なら、安定器入力電流の同じハンプアップと灯電流のハンプダウンとを達成するように、スイッチ2112の導電時間と谷埋め回路の適切な回路構成を有するスイッチ924とを逆にすることができる。
【００５５】
共振タンク回路
再び図17、18を参照すると、インバータ回路2110の出力は、インダクタ2222およびキャパシタ2224を備える共振タンク回路2220に接続される(図18)。共振タンク回路2220は、本質的に正弦波の電流を気体放電灯2210、2212に供給するように、インバータ回路2110の出力電圧をろ過する。さらに、共振タンク回路2220は、電圧利得および増大した出力インピーダンスを提供する。共振タンク回路2220の出力は、変圧器2230によって気体放電灯2210、2212の電極に結合される。DC阻止キャパシタ2232は、DC電流が変圧器2230の1次巻線に流れるのを防止する。
【００５６】
電流感知回路
図18を参照すると、安定器は、また、第1ダイオード2242および第2ダイオード2244を備える電流感知回路2240と、灯2210、2212と直列に結合された抵抗2246とを含む。電流感知回路2240は、抵抗2246の両端の半波整流電圧を生成し、この電圧は、灯電流に比例し、気体放電灯の実際の光出力の尺度を表す。半波整流電圧は、入力として図17の制御回路882に印加される。代替実施形態では、電流感知は、電流変圧器または代替として全波接続ダイオードを使用することによって、周知の方式で実施することが可能である。非減光安定器と、中程度の性能のみが必要とされる安定器とでは、電流感知回路は省略することが可能である。
【００５７】
制御回路
図17の制御回路882について、図20、21、および22を参照してより詳細に記述する。制御回路882の第1実施形態は、切替え装置2112および924(図20および22)の導電を制御する信号を生成する。制御回路882は、入力として、電流感知回路2240から半波整流電圧を受け取り、灯からの実際の光出力を表すDC電圧を生成する。光出力を表すこのDC電圧は、光出力電圧を表す電圧と基準電圧との差を最小限に抑えるように、切替え装置2112、924のデューティサイクルを調節するために、所望の光レベルと比較される。減光電子安定器では、基準電圧は、0から10ボルトの制御信号などの外部入力によって提供することが可能である。代替として、基準電圧は、安定器が2ワイヤ減光制御により供給されるとき、ACライン電圧によって安定器に加えられた位相角度制御信号を検出することによって生成することが可能である。安定器の好ましい実施形態では、基準電圧は、「減光ホット」入力によって図17、20、22に示すように、安定器への追加の入力を介して安定器に加えられた位相角度制御信号から生成される。
【００５８】
制御回路は、電流感知回路2240および制御入力回路2460からの入力を受信するために接続されたフィードバック回路2440(図20)を含み、導電信号を制御可能導電装置2112、924の制御端子に供給する。制御回路は、以下で詳細に記述するように、追加の入力をフィードバック回路2440に提供するために、波成形回路2480を任意選択として含むことが可能である。
【００５９】
図22からわかるように、フィードバック回路2440は、電流感知回路2240からの灯光出力を表す入力信号を反転端子2444において受信し、かつ所望の光レベル基準信号を非反転端子2446において受信するために接続された差動増幅器2442を含む。差動増幅器2442は、実際の光出力と所望の光出力との差を表すエラー信号を生成する。エラー信号は、パルス幅変調(PWM)回路2448に提供され、このパルス幅変調回路は、駆動信号を生成し、この駆動信号は、インバータ回路スイッチ2112、924のゲートに加えられる。PWM回路2448は、当技術分野では周知であり、したがってここでは詳細に記述しない。
【００６０】
波成形回路2480は、制御入力回路2460からの本質的にDCの基準電圧信号と合計されたAC基準電圧信号を提供する。AC基準電圧信号の形状は、様々な波形を取るようにすることができるが、安定器にすでに存在する波形を利用する特に効果的であるが簡単な回路を設計することができる。図22に詳細に示す波成形回路2480は、抵抗2482を含む分圧器を含む。この抵抗は、バック変換器回路1510から谷埋め電圧の縮尺調整バージョンを提供する自動利得制御(AGC)回路2690と直列に接続される。AGC2690の詳細を図23に示し、以下で議論する。非減光安定器においてなど、波成形回路2480の利得を調節する必要がない場合、AGC2690は、任意選択として、抵抗などの受動インピーダンスによって置き換えることが可能である。
【００６１】
分圧器からの縮尺調整電圧信号は、分圧器の出力に接続されたアノードと、DC基準電圧VREFに接続されたカソードとを有するダイオード2486によってクリッピングされる。次いで、クリッピングされた信号は、DC阻止キャパシタ2488を通過して、制御入力回路2460からのDC基準電圧と合計される。
【００６２】
制御回路は、制御入力、波成形、およびフィードバック回路の共通結合点と共通回路との間に接続された下端クランプ2680をも含む。下端クランプ2680は、灯を流れる電流を維持することができないほど基準電圧が低くなるのを防止する。
【００６３】
AC基準信号の追加は、入力ライン電圧のゼロ交差の付近などにおいて谷埋め電圧がより低いとき、組み合わされた基準電圧を低減し、入力ライン電圧が瞬間ピーク値に近付いているときなど、谷埋め電圧が増大する際に、組み合わされた基準電圧を増大する効果を有する。同様に、インバータ回路2110によって灯に供給される灯電流は、谷埋め電圧がより低いとき減少し、谷埋め電圧が増大するとき増大する。したがって、谷埋め電圧を追跡するまたは谷埋め電圧に追従するAC基準信号の追加は、灯によって取り出される電流が、谷埋め電圧の波形と同様の波形となるように成形する効果を有する。その結果、安定器入力電流は、バレー付近においてより低く、かつACライン電圧のピーク付近においてより高い形状を有し、それにより、安定器入力電流全高調波ひずみが改善される。しかし、安定器入力電流全高調波ひずみのこの改善は、灯電流のクレスタファクタがより大きいということを代償とする。
【００６４】
波成形回路2480の追加の特徴は、AC基準信号のピークをクリッピングするためのダイオード2486である。AC基準電圧信号がクリッピングされている時間中、組合せ基準電圧は、谷埋め電圧がピークに達している最中は一定である。制御回路の全応答は、「迅速」であるように設計され、したがって、制御回路は、スイッチ2112の導電時間を低減し、かつスイッチ924の導電時間を増大させて、より多くの一定高周波電圧を共振タンクに送達し、したがって一定灯電流を灯に送達するように、バス電圧がピークにある最中に迅速に応答する。正味の効果は、灯電流包絡線のピークを低減し、したがって、灯電流の電流波高率を低減することである。これを灯電流のハンプダウンとして図19に示す。同時に、スイッチ924の導電時間の増大により、図19に示すように、キャパシタ916によって取り出される充電電流が増大する。これにより、安定器入力電流は、キャパシタ916の充電電流が増大していない場合よりも増大し、したがって安定器入力電流はハンプアップする。この効果により、安定器入力電流全高調波ひずみは低減される。記述した波成形回路で構築された電子減光安定器は、安定器入力電流全高調波ひずみが20%より小さく、かつ灯電流の電流波高率が1.7より小さい状態で、安定な動作を達成した。
【００６５】
図22に示すAGC回路2690は、安定器が、灯電流を低減し、それにより灯を減光することを要求されるとき、波成形回路2480の出力を変更する。図23のAGC回路2690には、第1トランジスタ2691および第2トランジスタ2692と、抵抗2693、2494、および2695と、ダイオード2696とが含まれる。第1トランジスタ2691の導電は、制御入力2460(図22)の出力によって制御される。入力電圧が低くなるとき、これは減光条件を表し、第1トランジスタ2691の導電は増大し、第2トランジスタ2692のベースの電圧は下がり、それにより、第2トランジスタ2692の導電性は低下し、波成形回路2480に提示されるAGC回路2690のインピーダンスは効果的に増大される。AGC回路2690のインピーダンスの増大により、AGC回路2690と抵抗2482との接合部の電圧が増大し、より多くの信号が、ダイオード2480によってクリッピングされることになる。このように電圧が上昇して、ますますクリッピングされるようになるにつれ、この電圧のAC部分は減少し、それにより、波成形回路の効果が低減される。
【００６６】
図20のフィードバック回路2440の第2実施形態が、図24に示されており、これは、マイクロプロセッサ26102を含む。このマイクロプロセッサは、所望の光レベルおよび灯電流を表す入力を受信して、インバータ回路の制御可能導電装置の制御端子を駆動するための出力信号を生成する。この使用に適した1つのそのようなマイクロプロセッサは、MC68HC08のモデル番号でMotorola Coporationによって製造されている。簡略化のために、マイクロプロセッサ26102を安定器のアナログ回路とインタフェースするために必要なアナログデジタル回路およびデジタルアナログ回路は、当技術分野の通常の技術の範囲内において考慮し、ここでは示さない。
【００６７】
図20のフィードバック回路2440第3の実施形態が、図25に示されており、これは、ゲートドライバ回路26104を含む。このゲートドライバ回路26104は、マイクロプロセッサ26102の他に、マイクロプロセッサ26102から単一ゲート駆動信号を受信して、インバータ回路スイッチの動作を制御することができる信号を生成するゲートドライバ回路26104を含む。この使用に適した1つのそのようなゲートドライバ回路は、部品番号IR2111でInternational Rectifierによって製造されている。当然、他の適切なマイクロプロセッサ(Microchip Technology Inc.、アリゾナ州チャンドラーのPIC 16C54A)およびゲートドライバを、本明細書において記述する特定の実施形態について代用することが可能である。さらに、特定用途向け集積回路(ASIC)(図示せず)またはデジタル信号プロセッサ(DSP)(図示せず)を代用して、本明細書において開示するマイクロプロセッサと同じ機能を提供することが可能である。
【００６８】
図26に示す図24および25のフィードバック制御回路実施形態の動作を示す高レベルフローチャートには、灯電流ILを測定するステップ(ステップ26110)と、所望の光レベルを表す減光信号VDIMを測定するステップ(ステップ26120)とが含まれる。測定した灯電流ILを測定した減光信号VDIMと比較し(ステップ26130)、ILがVDIMより小さい場合、インバータ回路の制御可能導電装置の導電時間は、より等しくされる(ステップ26140)。ILがステップ26150において決定されたVDIMより大きい場合、インバータ回路の制御可能導電時間の導電時間は、より等しくないようにされる(ステップ26160)。ILがVDIMに等しい場合、インバータ回路の制御可能導電装置の導電時間は変更されず、プロセスが反復される。
【００６９】
キャットイヤー回路
2ワイヤの制御回路、白熱灯のトライアックベースの減光装置、およびファンモータに電力を提供するために、キャットイヤー回路が長年使用されてきた。通常の従来の技術のキャットイヤー回路を図27に示す。照明負荷の標準的な電子減光装置は周知であり、イヤーキャット電源回路を使用する回路も周知である。そのような応用例では、減光装置は、AC線と負荷との間に配置され、入力としてAC線から正弦波電圧を受け取り、出力として正弦波入力電圧の「切頭」形態を提供する。切頭形態では、トライアックが導電しているとき、入力電圧波形の前縁は、非導電トライアックによって阻止され、入力電圧波形の尾部部分のみが、トライアックによって負荷に渡される。トライアックは、所定の時間にターンオンされ、入力電圧波形の次のゼロ交差まで導電する。ACライン電圧のゼロ交差に関して、トライアックの導電までの時間を変更することによって、負荷に送達される電力の量を制御することが可能である。
【００７０】
2ワイヤ減光装置の従来の技術のキャットイヤー回路は、トライアックが導電していないとき、入力電圧波形の一部中にAC線から電力を取り出す。すなわち、従来の技術のキャットイヤー回路は、膨大な負荷電流が通常は流れていない時間中に、線から負荷を経て電流を取り出す。しかし、これまで、キャットイヤー回路は、電子装置内の制御回路を動作する補助的な電源を導出するためにのみ使用されてきた。電子装置によって線から取り出された入力電流を意図的に成形するためには使用されていなかった。具体的には、キャットイヤー回路は、これまで、入力電流の成形を補助するためには電子安定器において使用されず、また電子安定器において補助的な電源としても使用されていなかった。本発明の安定器では、キャットイヤー回路の入力電流成形の利点は、安定器電流全高調波ひずみの低減に寄与する。
【００７１】
本発明の安定器は、整流回路820の出力の両端に接続されたキャットイヤー回路884(図2)を含む。キャットイヤー回路は、一般には、線周期の選択部分中に線から電流を取り出すように設計される回路として定義することが可能である。したがって、キャットイヤー回路は、安定器入力電流全高調波ひずみを改善するように、安定器入力電流波形を成形するための新規かつ独自な方式で使用することが可能である。実際、キャットイヤー回路は、スイッチモード電源およびAC線DC変換器など、様々な電子装置の入力電流波形を生成して、入力電流全高調波ひずみを低減するために使用することが可能である。
【００７２】
キャットイヤー回路884(図20)は、図28に示すように、入力線周期の「尾部」、すなわちライン電圧ゼロ交差付近の入力線周期の領域においてのみ、整流器820から電流を取り出す。キャットイヤー回路884は、ライン電圧ゼロ交差付近において電流を取り出し、それにより、安定器のバックエンドがAC線から電流を取り出していないとき(図19)、AC線から取り出された入力ライン電流の尾部を「埋める」。尾部を埋めることによって、安定器によって取り出されたライン電流は、より連続的になり、それにより、図31に関して記述するように、安定器入力電流全高調波ひずみが低減される。
【００７３】
キャットイヤー回路は、図31に示すように、各180度ライン周波数半周期の尾部において、比較的短時間の間に安定器入力電流を取り出す。一実施形態では、キャットイヤー回路は、ゼロ交差に続く各180度ライン周波数半周期の約45度において安定器入力電流を取り出す(図31の間隔I)。次いで、インバータ回路は、各180度ライン周波数半周期の約90度において安定器入力電流を取り出す(図31の間隔II)。最後に、キャットイヤー回路は、その次のゼロ交差の前の各180度ライン周波数半周期の約45度において安定器入力電流を取り出す(図31の間隔III)。
【００７４】
この実施形態は、ゼロ交差の後の約45度およびその次のゼロ交差の前の約45度において安定器入力電流を取り出すキャットイヤー回路を示す。しかし、当業者なら、キャットイヤー回路が安定器入力電流を取り出す時間を変更することが可能であることを理解することができる。たとえば、所望の最大THDを超えず、かつ本発明の範囲または精神から逸脱せずに、キャットイヤー回路が、ゼロ交差に続く各180度ライン周波数半周期の約35度において安定器入力電流を取り出し、インバータ回路が、各180度ライン周波数半周期の約90度において安定器入力電流を取り出し、最後に、キャットイヤー回路が、その次のゼロ交差の前の各180度ライン周波数半周期の約55度において安定器入力電流を取り出す。また、当業者なら、所望の最大THDを超えず、かつ本発明の範囲または精神から逸脱せずに、安定器入力電流がキャットイヤー回路またはインバータ回路によって取り出されないあるむだ時間が生じる可能性があることを理解することができる。
【００７５】
図29に示すキャットイヤー回路884の第1実施形態2810では、キャットイヤー回路2810は、固定電圧カットイン点およびカットアウト点を有して設計される。すなわち、キャットイヤー回路の第1実施形態2810は、整流ライン電圧が固定値より小さいときのみ、AC線から電流を取り出す。この条件は、ライン電圧ゼロ交差付近の時間期間に生じる。カットアウト電圧点およびカットイン電圧点は、キャットイヤー回路2810がライン電圧ゼロ交差の直後の時間から図22のインバータ回路2110がAC線から電流を取り出している時間までの第1間隔中と、インバータ回路2110がAC線からの電流の取り出しを停止した時間から次の電圧ゼロ交差までの第2間隔中とに電流を取り出すように調節される。
【００７６】
整流ライン電圧が選択された電圧より低いとき、充電トランジスタ2812(図29)が、エネルギー貯蔵キャパシタ2814の充電を可能にするように動作し、これにより電圧VCCに向かって充電される。キャパシタ2814の充電率は、MOSFETトランジスタ2812のドレインと直列の抵抗2816によって決定される。キャットイヤー回路によって取り出されたこの電流は、安定器のバックエンド回路によって取り出された電流と組み合わされたとき、事実上区分的に連続の安定器入力電流を形成するように組み合わされる。トランジスタ2812はMOSFETとして示されているが、限定的ではなくBJTまたはIGBTなどのあらゆる適切な制御可能導電装置とすることが可能である。
【００７７】
整流ライン電圧が、所定の電圧と等しいかまたはそれより大きいとき、カットアウトトランジスタ2818は、導電を開始する。カットアウトトランジスタ2818のコレクタは、ツェナーダイオード2820のカソードをVCCに向けて引き、これにより、充電トランジスタ2818が効果的にターンオフされる。所定のカットイン電圧およびカットアウト電圧は、カットアウトトランジスタ2818のベースが接続される抵抗2822および2824を含む抵抗分圧器ネットワークによって決定される。
【００７８】
本発明のキャットイヤー回路は、安定器の制御回路の電源をも提供することに留意されたい。これにより、安定器が、AC線の各半周期の所定の部分中に電流を取り出すことが可能になる。この部分は、ライン電圧ゼロ交差の前および後の期間、またはそのような期間の一方のみ、または半周期中のあらゆる他の有用な期間を含むことができる。
【００７９】
図30に示すキャットイヤー回路884の第2実施形態2910では、キャットイヤー回路2910は、安定器のバックエンドから取り出される電流を能動的に監視して、バックエンドが所定の値より大きい電流を取り出していないときのみ、キャットイヤー回路に線からの電流を取り出させる回路を含む。電流監視回路には、トランジスタ2930と、キャパシタ2932と、抵抗2934、2936と、ダイオード2938、2940とが含まれる。安定器バックエンド電流は、入力整流回路820に戻る際に、ダイオード2938、2940および抵抗2936を流れる。安定器バックエンドが、所定の値より大きい電流を取り出しているとき、トランジスタ2930のエミッタにおける電圧は、ダイオード2938、2940の組み合わされた順電圧降下に等しい電圧だけ負になる。抵抗2934を経て、トランジスタ2930ベースエミッタ接合部に順バイアスがかけられ、それによりトランジスタ2930がターンオンされる。トランジスタ2930をターンオンすることにより、トランジスタ2812のゲートが下に引かれ、それにより、トランジスタ2812がターンオフされる。バックエンド電流が、抵抗2936、2934の分圧器によって設定された所定の値より小さくなるとき、トランジスタ2930はターンオフされて、トランジスタ2812をターンオンするのを可能にし、かつキャパシタ2814の充電経路を提供する。この第2実施形態は、第1実施形態と比較して、安定器入力電流全高調波ひずみをわずかに改善する。
【００８０】
記述したキャットイヤー回路の特定の実施形態は、整流回路を経てAC電力源に接続されたキャットイヤー回路を示す。当然、整流回路を経るのではなく、直接AC電力源に接続されるキャットイヤー回路を構築することが可能である。たとえば、記述したキャットイヤー回路の特定の実施形態は、代替として、AC電力源に接続するための別の整流器を含むことができる。
【００８１】
安定器入力電流全高調波ひずみを改善するように安定器によって取り出される入力電流を成形する手段を提供するに加えて、キャットイヤー回路は、以下の追加の特徴を提供する。キャットイヤー回路は、安定器のより迅速な開始をも提供し、かつ通常の従来の技術の細流充電およびブートストラップシステムが影響を受けるのと同じようには、安定器の動作モードによって影響されないことが有利である。事実上、キャットイヤー回路およびインバータ回路は、他に影響を与えずにそれぞれの微調整を可能にするように、互いから分離される。
【００８２】
本発明の改良された谷埋め回路、制御回路、およびキャットイヤー回路を組み合わせる結果を図31に見ることが可能である。キャットイヤー回路は、入力ACライン電圧波形のゼロ交差付近において入力電流を取り出す手段を備え、それにより、安定器入力電流全高調波ひずみは、大きく低減される。すなわち、キャットイヤー回路は、ゼロ交差付近において電流波形を埋める。
【００８３】
本発明の改良された谷埋め回路は、AC入力電圧の各半周期の大部分にわたってエネルギー貯蔵装置を充電する手段を備え、それにより、安定器入力電流全高調波ひずみが低減される。これを、図31に理想的な波形で示す。各線半周期の中間部分において、理想的な波形は、ほぼ正弦波の電流波形に一致することを認めることが可能である。
【００８４】
キャットイヤー回路と改良された谷埋め回路との組合せは、AC電源から電流を選択的に取り出す手段を備える。
【００８５】
安定器の動作は、本明細書において開示した制御回路によってさらに改善される。この制御回路は、バス電圧に応答してインバータ回路スイッチの導電時間を選択的に変更する手段を備える。これにより、エネルギー貯蔵装置は、図19に示すように、ACライン電圧の各線半周期のピークの時間付近においてAC電源からより多くの電流を取り出し、ACライン電圧の各線半周期の谷付近においてより少ない電流を取り出す。
【００８６】
独立した電源、すなわち、安定器のバックエンドまたはAPFCに関連付けられた変圧器の電源の二次側ではなく、安定器自体の整流器ステージを経て、または安定器自体の専用整流器を経て、安定器の前端において線から直接電力を導出する電源を提供することにより、開始時、停止時、および異常状態または障害状態中に過渡条件に対処することが簡単になる。この場合、そのような独立電源の好ましい形態は、電源として構成された以前に記述したキャットイヤー回路である。したがって、好ましい実施形態の独立した電源は、バックエンドから電源を分離して、それにより安定器の制御を簡略化し、一方、安定器入力電流全高調波ひずみを低減するように線から電流を取り出す方式をより精確に制御する手段を同時に提供することに備える。
【００８７】
本発明の特定の実施形態に関して本発明を記述してきたが、多くの他の変更および修正ならびに他の使用法が、当業者には明らかであろう。したがって、本発明は、本明細書における特有の開示によって限定されず、添付の請求項によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００８８】
【図１】いくつかの理想的な波形が破線で示されている、APFCまたは谷埋め回路のない従来の技術の電子安定器における電圧波形および電流波形を示す図である。
【図２】本発明の電子安定器の実施形態の1つの簡略的なブロック図である。
【図３】本発明の電子安定器において使用することができるバック変換器回路を使用する谷埋め回路の第1実施形態の簡略化した概略的回路図である。
【図４】動作の方法を示す、図3のバック変換器回路における谷埋め電圧を簡略的に示す図である。
【図５】動作の第1モードを示す、図3のバック変換器回路の簡略化した概略的回路図である。
【図６】動作の第2モードを示す、図3のバック変換器回路の簡略化した概略的回路図である。
【図７】完全光出力における図3のバック変換器回路を含む電子安定器における様々な電圧波形および電流波形を簡略的に示す図である。
【図８】10パーセント光出力のおける図3のバック変換器回路を含む電子安定器における様々な電圧波形および電流波形を簡略的に示す図である。
【図９】本発明によるインバータ回路と統合されたバック変換器回路を有する谷埋め回路の第2実施形態の簡略化した概略的回路図である。
【図１０】本発明によるバック変換器回路においてタップ付きインダクタを有する統合バック変換器回路を有する谷埋め回路の第3実施形態の簡略化した概略的回路図である。
【図１１】谷埋めキャパシタを再充填するためのフライバック変圧器を有する谷埋め回路の他の代替実施形態の簡略化した概略的回路図である。
【図１２】本発明による谷埋め回路の第4実施形態の簡略化した概略的回路図である。
【図１３】本発明による谷埋め回路の第5実施形態の簡略化した概略的回路図である。
【図１４】本発明によるインバータ回路と統合された谷埋め回路の第6実施形態の簡略化した概略的回路図である。
【図１５】本発明による谷埋め回路の第7実施形態の簡略化した概略的回路図である。
【図１６】本発明による谷埋め回路の第8実施形態の簡略化した概略的回路図である。
【図１７】本発明により構築された安定器の簡略した概略的回路図である。
【図１８】本発明により構築された安定器の簡略した概略的回路図である。
【図１９】ライン電圧の半周期にわたって変化する図17のインバータ回路スイッチ導電時間と、安定器によって取り出された結果的なライン電流とを示す共通の時間に基づく1組の図である。
【図２０】本発明により構築された電子安定器の第2実施形態の簡略化した概略的回路図である。
【図２１】本発明により構築された電子安定器の第2実施形態の簡略化した概略的回路図である。
【図２２】制御回路と、波成形回路と、フィードバック回路との詳細を含む図20および21の安定器の簡略化した部分的な概略回路図である。
【図２３】図22の波成形回路の自動利得制御回路の簡略化した概略的回路図である。
【図２４】図20のフィードバック回路の第2実施形態の簡略化したブロック図である。
【図２５】図20のフィードバック回路の第3実施形態の簡略化したブロック図である。
【図２６】図24および25のフィードバック回路の動作を示す簡略化したフローチャートである。
【図２７】従来の技術のイヤーキャット電源の簡略化した概略的回路図である。
【図２８】図20および22のキャットイヤー電源によって取り出されたライン電流の簡略化した波形を示す図である。
【図２９】本発明による固定カットイン点および固定カットアウト点を有するキャットイヤー回路の第1実施形態の簡略化した概略的回路図である。
【図３０】バックエンド電流の能動監視を含むキャットイヤー回路の第2実施形態の簡略化した概略的回路図である。
【図３１】図20および21の電子安定器によって取り出されたライン電流の簡略化した波形を示す図である。
【符号の説明】
【００８９】
810 電子安定器
820 整流回路
830 谷埋め回路
840 ダイオード
860 インバータ回路
870 出力回路
880 負荷
882 制御回路
884 キャットイヤー回路
910 バックインバータ回路
912 第1入力端子
914 第2入力端子
916 エネルギー貯蔵装置
918 第1ダイオード
920 インダクタ
922 第2ダイオード
924 制御可能導電装置
926 第3整流ダイオード
928 第1出力端子
930 第2出力端子
992 第2ダイオード
1010 瞬間整流ライン電圧
1210 電流
1310 時間期間
1312 ピークライン電流
1314 ピークライン電流
1410 バック変換器回路
1510 バック変換器回路
1520 タップ付きインダクタ
1552 スナバダイオード
1554 スナバ抵抗
1556 スナバキャパシタ
1570 谷埋め回路
1572 ダイオード
1574 ダイオード
1576 フライバック変圧器
1610 谷埋め回路
1616 第2エネルギー貯蔵キャパシタ
1618 第4ダイオード
1620 抵抗
1632 第1エネルギー貯蔵装置
1634 ダイオード
1636 第2ダイオード
1638 ダイオード
1710 谷埋め回路
1810 谷埋め回路
1920 インダクタ
2024 巻線
2110 高周波インバータ回路
2112 第1制御可能導電装置
2210 気体放電灯
2212 気体放電灯
2220 共振タンク回路
2230 変圧器
2232 DC阻止キャパシタ
2240 電流感知回路
2242 第1ダイオード
2244 第2ダイオード
2246 抵抗
2440 フィードバック回路
2442 差動増幅器
2444 反転端子
2446 非反転端子
2448 PWM回路
2460 制御入力回路
2480 波成形回路
2482 抵抗
2486 ダイオード
2488 DC阻止キャパシタ
2680 下端クランプ
2690 自動利得制御(AGC)回路
2691 第1トランジスタ
2692 第2トランジスタ
2693 抵抗
2694 抵抗
2695 抵抗
2696 ダイオード
26102 マイクロプロセッサ
2810 キャットイヤー回路
2812 充電トランジスタ
2814 エネルギー貯蔵キャパシタ
2816 抵抗
2818 カットアウトトランジスタ
2820 ツェナーダイオード
2822 抵抗
2824 抵抗
2910 キャットイヤー回路
2930 トランジスタ
2932 キャパシタ
2934 抵抗
2936 抵抗
2938 ダイオード
2940 ダイオード【Technical field】
[0001]
The present invention relates to an electronic ballast for a gas discharge lamp such as a fluorescent lamp.
[Background Art]
[0002]
This application is related to and is a continuation-in-part of co-pending application Ser. No. 09 / 887,848, filed Jun. 22, 2001, entitled Electronic Ballast, and also entitled Single Switch Electonic Dimming Ballast, Nov. 2001. No. 10 / 006,036 filed on Jan. 5th. The entire disclosures of these are incorporated herein by reference.
[0003]
Fluorescent electronic ballasts can usually be analyzed as having a "front end" and a "back end". The front end typically includes a rectifier that changes the alternating current (AC) line voltage to a direct current (DC) bus voltage, and a filter circuit that filters the DC bus voltage. Filter circuits typically include an energy storage capacitor. Electronic ballasts often also use a boost circuit to boost the magnitude of the DC bus voltage. In addition, electronic ballasts using passive power factor correction means to reduce ballast input current total harmonic distortion are known. These means include a line frequency filter circuit with high impedance at the line frequency and for the first 30 harmonics of the line frequency. The high impedance of the line frequency filter circuit has a significant reduction in ballast input current pre-harmonic distortion. These filters have low impedance at line frequencies, and associated harmonics, and thus are in contrast to EMI filters, which have no significant effect on ballast input current total harmonic distortion.
[0004]
The ballast back end typically includes a switching inverter that converts the DC bus voltage to a high frequency AC voltage, and a resonant tank circuit having a relatively high impedance to couple the high frequency AC voltage to the lamp electrode. The ballast back end also typically includes a feedback circuit that monitors the lamp current and generates a control signal that controls the switching of the inverter to maintain the desired lamp current magnitude.
[0005]
In order to maintain stable lamp operation, typical prior art electronic ballasts filter the DC bus voltage to minimize bus voltage ripple. This is usually achieved by providing a bus capacitor having a relatively large capacitance and thus a relatively large energy storage capacity. By providing a relatively large bus capacitor, the amount of collapse from the rectified peak voltage is minimized from one half cycle to the next half cycle. Minimizing the amount of ripple on the DC bus will also minimize the current crest factor (CCF) of the lamp current. The lamp current CCF is defined as the ratio of the peak lamp current magnitude to the root mean square (RMS) magnitude of the lamp current.
[0006]
(Equation 1)

[0007]
An important indicator of lamp current quality for gas discharge lamps such as fluorescent lamps is the current crest factor (CCF) of the lamp current. A low CCF is preferred, because a high CCF can degrade the lamp filament and subsequently significantly reduce lamp life. A CCF of 2.1 or less is recommended by Japanese Industrial Standards (JIS) JIS C8117-1992, and a CCF of 1.7 or less is recommended by International Electrotechnical Commission (IEC) Standard 921-1988-07.
[0008]
However, using relatively large bus capacitors to minimize ripple on the DC bus voltage has drawbacks. Larger bus capacitors are more expensive, occupy more area on printed circuit boards and the like, and use more volume inside the ballast. Also, the bus capacitor is discharging whenever the bus voltage level is greater than the instantaneous absolute value of the AC line voltage, and therefore, the bus capacitor is in a state where each bus half cycle is near the absolute peak voltage of the AC line voltage. Recharged only during a relatively short time. Thus, typical prior art ballasts draw a relatively large amount of current during the short time that the bus capacitor is being charged, as shown in FIG. As a result, the ballast input current waveform causes distortion, undesirable harmonics, and undesirable levels of total harmonic distortion (THD).
[0009]
In an AC power system, the voltage or current waveform can be represented as a fundamental oscillation and a series of harmonics. These harmonics have some multiple of the fundamental frequency of the line voltage or line current. Specifically, the distortion of the AC waveform has a component that is an integral multiple of the fundamental frequency. Of particular importance are harmonics that are integer multiples of the third harmonic. These harmonics numerically add neutrals to the three-stage power system. Typically, total harmonic distortion is calculated using the first 30 harmonics of the fundamental frequency. The total harmonic distortion (THD) of the ballast input current is preferably less than 33.3% to prevent overheating of the neutral wire in a three-stage power system. Further, many users of lighting systems require that ballasts have less than 20% ballast input current total harmonic distortion.
[0010]
One approach to reducing ballast input current total harmonic distortion and improving ballast power factor has been to use well-known active power factor correction (APFC) circuits. This approach has some tradeoffs, including adding ballast complexity, more components, higher cost, potentially reducing reliability, and possibly increasing power consumption. In addition, ballasts with APFCs typically use relatively large bus capacitors, with the disadvantages noted above.
[0011]
Another approach to reducing ballast input current total harmonic distortion has been to use a valley fill circuit between the rectifier and the inverter. One drawback of typical prior art valley fill circuits is that they may have greater bus ripple, which may result in even higher lamp current crest factors and shorter lamp life.
[0012]
Conventional approaches to providing electronic ballasts with improved power factor and THD are described by T.-F.Wu, Y.-J.Wu, C.-H.Chang, and ZRLiu in "Ripple-Free, Single -Stage Electronic Ballasts with Dither-Booster Power Factor Corrector, IEEE Industry Applications Society Annual Meeting, pp. 2372-77, 1977, and Y.-S.Youn, G.Chae, and G.-H.Cho's `` A Unity Power Factor Electronic Ballast for Fluorescent Lamp having Improved Valley Fill and Valley Boost Converter, IEEE PESC97 Record, pp. 53-59, 1997, and G. Chae, Y.-S.Youn, and G.-H. Power Factor Correction Circuit using Valley Charge-Pumping for Low Cost Electronic Ballasts, IEEE 0-7803-4489-8 / 98, pages 2003-8, 1998.
[0013]
Prior patents showing attempts to provide electronic ballasts with improved power factor and total harmonic distortion include U.S. Pat.No. 5,387,847, `` Passive Power Factor Ballast Circuit for the Gas Discharge Lamps, '' February 1995. Issued to Wood on the 7th, U.S. Patent No. 5,399,944, `` Ballast Circuit for Driving Gas Discharge, '' issued to Konopka et al. On March 21, 1995, and issued to U.S. Patent No. 5,517,086, Ballast, issued May 14, 1996 to El-Hamamsy et al., And U.S. Pat. No. 5,994,847, "Electronic Ballast with Lamp Current Valley-fill Power Factor Correction," issued November 30, 1999.
[0014]
Another reference is "Fluorescent Ballast Design Using Passive PFC and Crest Factor Control" by Peter M. Wood, 1998. This reference shows a ballast of the type that uses a line frequency filter that has a large impedance at the line frequency and for the first 30 harmonics of the line frequency.
[Patent Document 1]
Concurrent continuation application No. 09 / 887,848
[Patent Document 2]
Simultaneous continuation application No. 10 / 006,036
[Patent Document 3]
U.S. Patent No.5,387,847
[Patent Document 4]
U.S. Patent No. 5,399,944
[Patent Document 5]
U.S. Pat.No. 5,517,086
[Patent Document 6]
U.S. Pat.No. 5,994,847
[Patent Document 7]
U.S. Patent No. 5,041,763
[Patent Document 8]
U.S. Patent No.5,387,847
[Non-patent document 1]
`` Ripple-Free, Single-Stage Electronic Ballasts with Dither-Booster Power Factor Corrector '' by T.-F.Wu, Y.-J.Wu, C.-H.Chang, and ZRLiu, IEEE Industry Applications Society Annual Meeting, 2372-77, 1977
[Non-patent document 2]
`` A Unity Power Factor Electronic Ballast for Fluorescent Lamp having Improved Valley Fill and Valley Boost Converter '' by Y.-S.Youn, G.Chae, and G.-H.Cho, IEEE PESC97 Record, pp. 53-59, 1997
[Non-Patent Document 3]
G. Chae, Y.-S. Youn, and G.-H. Cho, `` High Power Factor Correction Circuit using Valley Charge-Pumping for Low Cost Electronic Ballasts '', IEEE 0-7803-4489-8 / 98, 2003- 8 pages, 1998
[Non-patent document 4]
`` Fluorescent Ballast Design Using Passive PFC and Crest Factor Control '' by Peter M. Wood, 1998
DISCLOSURE OF THE INVENTION
[Means for Solving the Problems]
[0015]
According to a first aspect of the present invention, a novel electronic ballast for driving a gas discharge lamp includes a rectifier circuit that converts an AC line input voltage into a rectified voltage, and an energy storage device that is charged through a switching impedance. A valley fill circuit, wherein the energy of the device is used to fill a valley between successive rectified voltage peaks to generate a valley fill voltage, and the valley fill voltage to a high frequency AC voltage. An inverter circuit having a controllable conductive device directly connected for conversion. The energy storage device can be a capacitor or any other energy storage component or combination of components. Charging the energy storage device means that the energy stored in the energy storage device increases. A controllable conductive device is a device whose conductivity can be controlled by an external signal. These controllable conductive devices include metal oxide semiconductor field effect transistors (MOSFETs), insulated gate bipolar transistors (IGBTs), bipolar junction transistors (BJTs), triacs, SCRs, repeaters, switches, vacuum tubes, and other switching Devices such as devices are included. The high frequency AC voltage is applied to a resonant tank circuit to cause a current to flow through the gas charging lamp. In order to deliver the desired lamp current to the gas charging lamp and to reduce the total harmonic distortion of the ballast input current, a control circuit is provided for controlling the conduction in the controllable conductive device in a novel manner. The electronic ballast of the invention described can drive more than one gas charging lamp.
[0016]
In a preferred embodiment of the ballast, the energy storage device of the valley fill circuit includes a capacitor commonly referred to as a valley fill capacitor. The capacitor stores energy during a first charging portion of each half cycle of the AC line voltage and delivers energy to an inverter circuit, which converts the energy during a second discharging portion of each half cycle of the AC line voltage. Then, a lamp current is caused to flow through the gas discharge lamp. The switching impedance of the valley fill circuit includes a resistor in series with the controllable conductive device, through which the valley fill capacitor is charged.
[0017]
In an alternative embodiment, the energy storage device of the valley fill circuit includes a valley fill capacitor, and the switching impedance includes an inductor in series with the controllable conductive device connected together in the buck converter circuit configuration. The valley fill capacitor stores energy during a first charging portion of each half cycle of the AC line voltage and delivers energy to the inverter circuit during a second discharging portion of each half cycle of the AC line voltage. The buck circuit inductor stores energy in response to the conduction of the controllable conductive circuit during the charging of the valley fill capacitor and stores the stored energy in response to the non-conductivity of the controllable conductive device during the charging of the valley fill capacitor. Transfer to the valley filling capacitor.
[0018]
In an alternative embodiment, the buck circuit inductor comprises a tap connected to the bus voltage via a rectifier diode to provide various discharge and charge times to the valley fill capacitor.
[0019]
According to a second aspect of the present invention, a novel electronic ballast for driving a gas discharge lamp includes a rectifier circuit for converting an AC line input voltage into a full-wave rectified voltage, and A valley filling circuit that fills a valley between successive rectified voltage peaks, an inverter circuit having a series connection switching device (controllable conductive device) for converting the valley filling voltage to a high-frequency AC voltage, and a high-frequency AC voltage A resonant tank for coupling to the lamp, a control circuit for controlling the conduction of the controllable conducting device to deliver the desired current to the gas discharge lamp, and a ballast input current so that total harmonic distortion is reduced. Means for extracting an input current near the zero crossing of the AC line input voltage.
[0020]
In a preferred embodiment of the ballast, the means for drawing current near the zero crossing is a cat ear circuit. The cat ear circuit is preferably a cat ear power supply that can also provide the power required to operate control circuits or other housekeeping and auxiliary circuits. The cat ear circuit draws current from the AC line near the zero crossing of the AC line voltage at the leading edge of each half cycle or at the trailing edge of each half cycle. The name of the cat ear circuit is derived from the characteristic waveform of the input current waveform. This current "fills in" or supplements the current waveform drawn by the ballast from the AC line near the zero voltage crossing. Cat ear circuits may include circuitry that “cuts in” or “cuts out” the cat ear circuit in response to a fixed input voltage level. Alternatively, the cat ear circuit can include a circuit that monitors the current drawn by the ballast back end and causes the cat ear circuit to draw input current only when the back end is not drawing large current. .
BEST MODE FOR CARRYING OUT THE INVENTION
[0021]
The foregoing summary, as well as the following detailed description of the preferred embodiments, is better understood when read in conjunction with the appended drawings. Presently preferred drawings and embodiments are shown to illustrate the invention. The same reference numbers represent the same parts throughout the drawings. It should be understood, however, that the intention is not to limit the invention to the particular methods and means disclosed.
[0022]
Ballast overview
Referring first to FIG. 2, a simplified block diagram of an electronic ballast 810 constructed in accordance with the present invention is shown. The ballast 810 includes a rectifier circuit 820, which can be connected to an AC power source having a given line frequency. Typically, the given line frequency of the AC power supply is 50 Hz or 60 Hz. However, the invention is not limited to these particular frequencies. Whenever a device is connected, coupled, connected in a current relationship, or connectable to another device, the device can be directly connected by wires, or alternatively, a resistor, This means that it is possible to connect via other devices, such as, but not limited to, diodes, controllable conductive devices, which can be in a series or parallel configuration. The rectifier circuit 820 converts the AC input voltage into a full-wave rectified voltage. In one embodiment of the invention, the rectifier circuit 820 is connected via a diode 840 to the novel valley fill circuit 830 described. High-frequency bypass filter capacitors 850 are connected to both ends of the input terminal of the valley filling circuit 830. The valley fill circuit 830 selectively charges and discharges the described energy storage device to create a valley fill voltage. The output terminal of the valley filling circuit 830 is connected to the input terminal of the inverter circuit 860. Inverter circuit 860 converts the rectified DC voltage to a high-frequency AC voltage. The output terminal of the inverter circuit 860 is connected to an output circuit 870, which typically includes a resonant tank and can also include a coupling transformer. Output circuit 870 filters the output of inverter circuit 860 to provide an essentially sinusoidal high frequency voltage, as well as providing voltage gain and increased output impedance. The output circuit 870 can be connected to drive a load 880 such as a gas discharge lamp, for example, a fluorescent lamp. Output current sensing circuit 890 coupled to load 880 provides load current feedback to control circuit 882. The control circuit 882 generates a control signal for controlling the operation of the valley filling circuit 830 and the inverter circuit 860 so as to provide a desired load current to the load 880. A cat ear circuit 884 is connected across the output terminals of the rectifier circuit 820 and provides the power required for proper operation of the control circuit 882.
[0023]
Valley filling circuit
Referring now to FIG. 3, a schematic circuit diagram of a first embodiment 910 of the valley fill circuit 830 of FIG. 2 is shown in the form of a buck converter circuit. At both ends of the first input terminal 912 and the second input terminal 914, an energy storage device 916 is connected in series with the first diode 918 in the form of a capacitor. The function of the buck converter circuit 910 is to provide a controlled charging current to the capacitor 916. This capacitor 916 is also called a valley filling capacitor. At the junction of the capacitor 916 and the cathode of the first diode 918, an inductor 920 is connected, which is in series with a second (optional) diode 922 and a switch 924, which is a controllable conductive device, in a common circuit. Connected. Controllable conductive device 924 is shown as a metal oxide semiconductor field effect transistor (MOSFET), but can be a bipolar junction transistor (BJT), an insulated gate bipolar transistor (IGBT), or other controllable conductive device. It is possible. Buck converter circuit 910 also includes a third rectifier diode 926, which may be a suitably controlled synchronous rectifier or MOSFET, and includes a junction between buck inductor 920 and second diode 922. , And one terminal of a capacitor 916 connected to the input 912. A first output terminal 928 is connected to the input terminal 912, the capacitor 916, and the cathode of the rectifier diode 926. A second output terminal 930 is connected to the second input terminal 914, the common circuit, the anode of the diode 918, and the switch 924.
[0024]
The operation of the buck converter circuit 910 will be described with respect to FIGS. 3, 4, 5, and 6. Buck converter circuit 910 operates under two different conditions. In condition I (interval I in FIG. 4), the instantaneous rectification line voltage 1010 applied to the input terminals 912, 914 of the buck converter circuit 910 is equal to or less than the voltage 1012 across the capacitor 916, and therefore Capacitor 916 discharges some of its stored energy into the inverter circuit. In this condition, diode 840 (FIG. 2) is reverse biased and diode 918 is forward biased to conduct. This establishes a discharge path for capacitor 916 from common circuit terminal 930 through diode 918 and capacitor 916 to buck converter output terminal 928. Switch 924 alternately opens and closes at a frequency well above the frequency of the rectified line voltage, typically about 30 kHz or more. When switch 924 is conducting, the remaining energy still in buck inductor 920 from the previous charging cycle is discharged through diode 922 and switch 924 to the common circuit. Thereafter, diodes 922 and 926 are reverse biased so that no further current flows through buck inductor 920.
[0025]
In condition II (interval II in FIG. 4), the instantaneous rectified line voltage is greater than the voltage across capacitor 916, which increases stored energy. During interval II, the operation of the buck converter depends on the conduction state of switch 924.
[0026]
When switch 924 is conducting, buck converter circuit 910 is in the simplified form of FIG. 5 and the voltage across buck inductor 920 is the instantaneous rectified line voltage minus the voltage across capacitor 916. be equivalent to. Therefore, the capacitor 916 is charged by the current flowing from the input 912 to the common circuit via the capacitor 916, the back inductor 920, and the switch 924. In addition, energy is stored in buck inductor 920 by the voltage applied to buck inductor 920 when switch 924 is conducting. When switch 924 is not conducting (as shown in FIG. 6), current 1210 flowing through buck inductor 920 is rectified through diode 926 and flows into capacitor 916, thus storing the energy stored in buck inductor 920. To some or all of Note that in condition II, capacitor 916 is charged both when switch 924 is conducting and when switch 924 is not conducting.
[0027]
As a result of the operation of the buck converter circuit 910, the capacitor 916 is charged over a time period 1310 during which the ballast is operating at full light output, as shown in FIG. The charging of the valley filling capacitor 916 is preferably performed over 90 degrees of each line half cycle.
[0028]
It has been found that when charging of the valley fill capacitors is performed over 90 degrees of each 180 degree line frequency half cycle, the resulting ballast input current total harmonic distortion is reduced.
[0029]
Another advantage of the buck converter circuit 910 is that the inrush current to the capacitor 916 at the beginning of each charging cycle is limited by the buck inductor 920. This can also be seen in FIG. 7, where the peak line current 1312 is significantly reduced compared to the peak line current 1314 of a conventional prior art ballast without an active power factor correction (APFC) circuit or valley fill circuit. Have been. The inrush current limitation is even more pronounced when initially turning on the ballast. Thus, when power is first applied to a conventional active power factor correcting ballast, the energy storage capacitor is charged until the voltage on the capacitor rises to the peak voltage of the AC line voltage. During this charging period, the input current is essentially limited only by the wire resistance and the impedance of the AC power source supplying the ballast. The ballast buck converter circuit 910 of the present invention is essentially current limited, thereby overcoming another significant drawback of APFC type ballasts.
[0030]
Another advantage of the buck converter circuit 910 is that it provides overvoltage protection of the capacitor 916. That is, under no load conditions, such as when the lamp is not connected, the capacitor 916 will not be charged beyond the peak rectified line voltage. This is different from conventional boost and buck-boost converters, where extra circuitry must be added to prevent the energy storage capacitor from charging to potentially tremendously high voltages in unloaded conditions. In contrast.
[0031]
As shown in FIG. 8, when the lamp is dimmed to about 10% light output, the charging time of the capacitor 916 decreases. At the same time, the bass ripple voltage is also reduced, and the current crest factor of the lamp current is lower.
[0032]
Referring now to FIG. 9, a second embodiment of a buck converter circuit 1410 having an inverter circuit 860 is shown. The inverter circuit 860, described in more detail below, has a high side switch 2112 and a low side switch 924. High side switch 2112 and low side switch 924 are both controllable conductive devices such as MOSFETs or IGBTs. In this embodiment, the buck converter circuit 1410 and the inverter circuit 860 share a controllable conductive device 924. The second embodiment of the buck converter circuit 1410 otherwise operates in essentially the same manner as the first embodiment of the buck converter circuit 910.
[0033]
Referring now to FIG. 10, there is shown a third embodiment of a buck converter circuit 1510 in which the buck inductor 920 has been replaced by a tapped inductor 1520. The anode of rectifier diode 926 is coupled to the internal coil of tapped inductor 1520 at the tap, rather than at the junction of tapped inductor 1520 and diode 922. The arrangement of the inductor taps provides the ability to change the discharge time of inductor 1520. Continuous mode operation of the buck converter can be reduced or completely eliminated. However, this extra flexibility comes with a trade-off of extra voltage stress on the switch 924. Thus, when the tapped inductor 1520 is transferring energy to the capacitor 916, the tapped inductor 1520 will have a voltage across the switch 924 that is equal to the voltage across the capacitor 916 multiplied by the turns ratio of the tapped inductor 1520. Acts to be equal to the voltage. A snubber circuit including a snubber diode 1552 in series with a parallel combination of snubber resistor 1554 and snubber capacitor 1556 forms a junction between tapped buck inductor 1520 and diode 922 to dissipate uncoupled residual energy in the tapped buck inductor. And a common circuit.
[0034]
In one embodiment of the tapped buck inductor circuit of FIG. 10, capacitor 916 is a parallel combination of two 47 microfarad, 250 volt capacitors, diodes 918 and 926 are MUR160 diodes, and diodes 922 and 1552 are The resistor 1554 is a series combination of two 91 kohm and 1 watt resistors, the capacitor 1556 is a capacitor at .0047 microfarads at 630 volts, and the switch 924 is a 250 Volt IRFI634G MOSFET. The tapped buck inductor 1520 has about 180 total turns from the cathode of diode 918 to the anode of diode 922, and has an inductance of about 1.427 millihenries, with about 75 turns from the cathode of diode 918 to the tap. , Having an inductance of about 244 microhenries, the number of turns from the tap to the anode of the diode 922 is about 105, and has an inductance of about 492 microhenries.
[0035]
In each of the previously described embodiments of the valley fill circuit 830 (FIG. 2), the charging current of the capacitor 916 increases as the conduction time of the controllable conduction switch 924 increases. When the lamp is dimmed to a low light level, switch 924 conducts for a longer period of time, increasing the charge accumulation on capacitor 916, thereby increasing the bus voltage. It is advantageous to have a higher voltage at lower light levels, because the lamp voltage increases at lower light levels, and a higher bus voltage can drive the lamp through higher impedance Because it becomes. The higher output impedance improves lamp stability. This is discussed in US Pat. No. 5,041,763, issued Aug. 20, 1991 to Sullivan et al. And assigned to Lutron Electronics Co., Inc.
[0036]
The charging current also increases when the potential difference between the rectified line voltage and the voltage across capacitor 916 increases. As a result, the instantaneous charging current of the tapped buck inductor is highest in the middle of the line half-period and decreases towards the periphery of the line half-period, thereby reducing the total harmonic distortion of the ballast input current. .
[0037]
Referring now to FIG. 11, another embodiment 1570 of a valley fill circuit is shown. In this embodiment, in addition to the capacitor 916, the diode 922, and the switch 924, the valley filling circuit 1570 includes a diode 1572 coupled between the capacitor 916 and the terminal 912, a diode 1574, and a flyback. And a transformer 1576. The “primary” winding of transformer 1576 is connected between the anode of diode 922 and terminal 928 of valley fill circuit 1570. The “secondary” winding of transformer 1576 is connected between the common circuit and the anode of diode 1574, and the cathode of diode 1574 is connected to the junction of capacitor 916 and the anode of diode 1572.
[0038]
When the rectified line voltage applied to terminals 912, 914 of FIG. 11 exceeds the voltage across capacitor 916, the voltage applied across the `` secondary '' winding of flyback transformer 1576 causes diode 1574 to After that, the capacitor 916 is recharged. When the rectified line voltage falls below the voltage across the capacitor, the capacitor 916 discharges via the output terminals 928 and 930.
[0039]
Referring now to FIG. 12, there is shown a fourth embodiment 1610 of a valley fill circuit that uses only a capacitive energy storage device. In this embodiment, the valley fill circuit 1610 includes a first energy storage device 1632 connected in series with a first diode 1634 across a first input terminal 912 and a second input terminal 914 to the circuit 1610. A second energy storage capacitor 1616 is connected in series with a second diode 1636, the cathode of which is coupled to input 912. Third diode 1638 is connected between the junction of capacitor 1632 and diode 1634 and the junction of capacitor 1616 and diode 1636. The other terminal of the energy storage capacitor 1616 is connected to the second input terminal 1914 by a fourth diode 1618 in parallel with the resistor 1620.
[0040]
When the rectified line voltage applied to terminals 912, 914 exceeds the sum of the voltage across capacitor 1632 and the voltage across 1616 due to a drop in forward voltage across diode 1638, diodes 1634, 1636, and 1618 Is reverse-biased, diode 1638 is forward-biased, and energy storage capacitors 1632, 1616 are charged through a series path of capacitor 1632, diode 1638, capacitor 1616, and resistor 1620. Resistor 1620 limits the charging current to energy storage capacitors 1632, 1616 to reduce the current spike of the current drawn by the ballast from the line, thereby reducing ballast input current total harmonic distortion. Capacitors 1632, 1616 typically each have the same value and are charged to approximately one-half peak input voltage.
[0041]
When the rectified line voltage applied to terminals 912 and 914 falls below the sum of the voltage across capacitor 1632 and the voltage across 1616, diode 1638 is reverse biased. After the voltage across input terminals 912, 914 drops below the voltage across capacitor 1632 by more than the turn-on voltage of diode 1634, capacitor 1632 discharges through diode 1634 and output terminals 928 and 930. After the voltage across input terminals 912, 914 drops more than the voltage across capacitor 1616 by more than the turn-on voltage of diode 1636, capacitor 1616 discharges through diode 1636, resistor 1620, and output terminals 928, 930. . When the voltage drop across resistor 1620 exceeds the turn-on voltage of diode 1618, capacitor 1616 discharges through diodes 1636, 1618 and output terminals 928, 930.
[0042]
In summary, the capacitors 1632, 1616 are charged in series and discharged in parallel to deliver stored energy to the inverter circuit driving the gas discharge lamp. The amount of ripple in the bus voltage is thereby reduced and the current crest factor of the lamp current delivered by the ballast is improved.
[0043]
The valley fill circuit of FIG. 12 is significantly different from the Wood valley fill circuit of US Pat. No. 5,387,847. Most notably, Wood shows in FIG. 2 of his patent a resistor in series with a diode connected between two capacitors. In contrast, the valley fill circuit of FIG. 12 provides a resistor 1620 in parallel with a diode 1618 connected in pairs between the capacitor 1616 and the common circuit. This new configuration provides the desired improvement in ballast input current total harmonic distortion, but is done in a manner that facilitates additional improvements.
[0044]
To further improve ballast input current total harmonic distortion, the valley fill circuit 1610 of FIG. 12 can be modified by placing a controllable conductive device 924 in series with a resistor 1620, as shown in FIG. It is possible. This creates a switching resistor circuit. Controllable conductive device 924 typically operates at high frequencies, that is, at frequencies several times greater than the fundamental frequency of the AC line voltage. Ballast input current total harmonic distortion can be improved by controlling the conduction of switch 924 such that the conduction time of switch 924 is increased near the middle or peak of each line half-period. This results in a ballast input current waveform that more closely matches the AC line voltage waveform.
[0045]
The valley fill circuit of FIG. 13 can be integrated with the ballast inverter circuit shown in FIG. 14, where the controllable conductive device 924 is shared by the valley fill circuit 1810 and the inverter circuit 2110. Alternatively, the switches 924 of the valley fill circuit 1710 of FIG. 13 can be separate independently controlled controllable conductive devices from each of the switches of the inverter circuit 860.
[0046]
The resistance loss in the valley fill circuit 1710 of FIG. 13 can be reduced by replacing the resistor 1620 with an inductor 1920 in series with the switch 924, as shown in FIG. In an alternative configuration, the combination of inductor 1920 and switch 924 can be replaced by a single inductor. However, the high frequency switching action of switch 924 allows the use of relatively small and inexpensive inductor 1920.
[0047]
As an alternative to switch 924, a secondary winding 2024 from a high frequency transformer can be substituted, as shown in FIG. High frequency transformers are usually present in ballasts. By adding a secondary winding of the appropriate number of turns (preferably to an existing transformer), an alternating polarity voltage is introduced in series with the inductor 1920 to disrupt and assist the flow of current through the inductor 1920. Can be performed alternately. Thereby, the winding 2024 effectively functions as a switch.
[0048]
Inverter circuit
As can be seen from FIGS. 17 and 18, at the output of the capacitor 916 and the buck converter 1510, a high frequency inverter circuit 2110 that provides a high frequency voltage to the resonant tank circuit 2220 of FIG. Is connected. Inverter circuit 2110 includes a first controllable conductive device 2112 and a second controllable conductive device 924 connected in series. The bus voltage is greater than the rectified line voltage or the voltage across capacitor 916. When the rectified line voltage is greater than the voltage on capacitor 916, inverter circuit 2110 draws current directly from the AC line. When the rectified line voltage is less than the voltage on capacitor 916, inverter circuit 2110 draws current from capacitor 916.
[0049]
When the inverter circuit draws current directly from the AC line over 90 ° of each 180 ° line frequency half cycle near the peak time of the AC line, the resulting THD of the ballast input current is less than 33.3%. It turned out to be.
[0050]
The operation of inverter circuit 2110 will now be described in connection with FIG. Inverter circuit 2110 uses a fixed frequency D (1-D) complementary duty cycle switching operation mode. This means that one and only one of the switching devices 2112, 924 is always conductive. In this discussion, duty cycle D refers to the conduction time of first switch 2112, and complementary duty cycle (1-D) refers to the conduction time of second switch 924. Considering that one of the devices 2112, 924 is always conducting, the sum of the conduction times denoted D and (1-D) of each respective device is the period of the switching frequency. In real electronic circuits, there is usually a period commonly called dead time when both devices 2112, 924 are not conducting. This dead time is typically very short compared to the conduction time of the devices 2112,924. The purpose of this dead time is to ensure that both devices 2112, 924 do not conduct at the same time. However, it is possible to extend this dead time and use it as an additional control parameter of the inverter circuit. When the switch 2112 (shown as SW1 in FIG. 19) is conducting, the output of the inverter circuit 2110 is connected to the buck converter circuit output terminal 928 which is the valley fill voltage. When the switching device 924 (shown as SW2 in FIG. 19) is conducting, the output of the inverter circuit 2110 is connected to the buck converter circuit output terminal 930 which is a common circuit. At a given instantaneous valley fill voltage, the maximum lamp current that can be delivered to the gas discharge lamp for that instantaneous valley fill voltage is achieved when the conduction times of the two switching devices 2112, 924 are equal. In this electronic ballast, the lamp current depends on both the instantaneous valley fill voltage and the conduction time of the switching devices 2112,924. The conduction time of the switching devices 2112, 924 is controlled by the control circuit 882 shown in FIG. 17 in response to the current flowing through the gas discharge lamps 2210, 2212 shown in FIG. The operation of the control circuit is described in detail below.
[0051]
Conventional control algorithms used to control electronic ballast inverters typically adjust the conduction time of the controllable conduction device to maintain a constant rms lamp current. Conventional control loops are correspondingly slow so as to keep the conduction time of the controllable conduction device approximately constant over the course of the line frequency half cycle. This algorithm, when applied to a ballast fill type ballast, results in a high current crest factor of the lamp current due to the modulation of the ballast fill voltage.
[0052]
The control circuit of the presently preferred embodiment adjusts the conduction time of the controllable conductive device. The conduction time of switch 2112 is reduced to provide a relatively narrow pulse, and the conduction time of switch 924 is increased to provide a relatively wide pulse. Thereby, the peak of the envelope of the high-frequency lamp current is reduced near the peak of the line frequency half cycle. Hereinafter, this is referred to as “hump down” of the lamp current (FIG. 19).
[0053]
By reducing the lamp current near the peak of the line frequency half cycle, the current drawn by the inverter circuit is reduced. This effect itself reduces ballast input current and increases ballast input current total harmonic distortion. However, in the ballast of the present invention, a decrease in lamp current is associated with an increase in switch 924 conduction time. This increase in conduction current increases the charging current of the valley fill capacitor. This increase in valley fill current increases the total current drawn by the ballast near the peak of the line frequency half cycle. Increasing the ballast current near the peak of the line frequency half cycle has the beneficial effect of reducing ballast input current total harmonic distortion. This improvement counteracts the effects of increased THD caused by reducing peak lamp current. An increase in the ballast input current near the peak of the line frequency half cycle due to an increase in the current drawn by the valley fill circuit is hereinafter referred to as "hump up" of the ballast input current. See FIG.
[0054]
Although reducing the conduction time of switch 2112 to produce a relatively narrow pulse and increasing the conduction time of switch 924 to produce a relatively wide pulse have been described, those skilled in the art will appreciate that ballast input current The switch 2112 conduction time and switch 924 with the appropriate circuit configuration of the valley fill circuit can be reversed to achieve the same hump up and lamp current hump down.
[0055]
Resonant tank circuit
Referring again to FIGS. 17 and 18, the output of the inverter circuit 2110 is connected to a resonant tank circuit 2220 comprising an inductor 2222 and a capacitor 2224 (FIG. 18). Resonant tank circuit 2220 filters the output voltage of inverter circuit 2110 to supply an essentially sinusoidal current to gas discharge lamps 2210, 2212. Further, the resonant tank circuit 2220 provides voltage gain and increased output impedance. The output of the resonant tank circuit 2220 is coupled to the electrodes of the gas discharge lamps 2210, 2212 by a transformer 2230. The DC blocking capacitor 2232 prevents DC current from flowing through the primary winding of the transformer 2230.
[0056]
Current sensing circuit
Referring to FIG. 18, the ballast also includes a current sensing circuit 2240 comprising a first diode 2242 and a second diode 2244, and a resistor 2246 coupled in series with the lamps 2210, 2212. Current sensing circuit 2240 generates a half-wave rectified voltage across resistor 2246, which is proportional to lamp current and represents a measure of the actual light output of the gas discharge lamp. The half-wave rectified voltage is applied as an input to the control circuit 882 in FIG. In an alternative embodiment, current sensing can be implemented in a well-known manner by using a current transformer or, alternatively, a full-wave connected diode. For non-dimming ballasts and ballasts requiring only moderate performance, the current sensing circuit can be omitted.
[0057]
Control circuit
The control circuit 882 of FIG. 17 will be described in more detail with reference to FIGS. 20, 21, and 22. The first embodiment of the control circuit 882 generates a signal that controls the conduction of the switching devices 2112 and 924 (FIGS. 20 and 22). The control circuit 882 receives as input a half-wave rectified voltage from the current sensing circuit 2240 and generates a DC voltage representing the actual light output from the lamp. This DC voltage representing the light output is compared to the desired light level to adjust the duty cycle of the switching devices 2112, 924 so as to minimize the difference between the voltage representing the light output voltage and the reference voltage. You. In dimming electronic ballasts, the reference voltage can be provided by an external input, such as a control signal from 0 to 10 volts. Alternatively, the reference voltage can be generated by detecting a phase angle control signal applied to the ballast by the AC line voltage when the ballast is provided with two wire dimming control. In a preferred embodiment of the ballast, the reference voltage is a phase angle control signal applied to the ballast via an additional input to the ballast, as shown in FIGS. 17, 20, 22 by a "dimming hot" input. Generated from
[0058]
The control circuit includes a feedback circuit 2440 (FIG. 20) connected to receive inputs from the current sensing circuit 2240 and the control input circuit 2460 to provide a conductive signal to the control terminals of the controllable conductive devices 2112, 924. . The control circuit can optionally include a wave shaping circuit 2480 to provide additional input to the feedback circuit 2440, as described in detail below.
[0059]
As can be seen from FIG. 22, the feedback circuit 2440 is connected to receive an input signal representing the lamp output from the current sensing circuit 2240 at an inverting terminal 2444, and to receive a desired light level reference signal at a non-inverting terminal 2446. Including the differential amplifier 2442 that is provided. Differential amplifier 2442 generates an error signal representing the difference between the actual optical output and the desired optical output. The error signal is provided to a pulse width modulation (PWM) circuit 2448, which generates a drive signal, which is applied to the gates of inverter circuit switches 2112,924. The PWM circuit 2448 is well known in the art and therefore will not be described in detail here.
[0060]
Wave shaping circuit 2480 provides an AC reference voltage signal that is summed with the essentially DC reference voltage signal from control input circuit 2460. The shape of the AC reference voltage signal can take a variety of waveforms, but a particularly effective but simple circuit can be designed that utilizes waveforms already present in the ballast. The wave shaping circuit 2480, shown in detail in FIG. 22, includes a voltage divider that includes a resistor 2482. This resistor is connected in series with an automatic gain control (AGC) circuit 2690 that provides a scaled version of the valley fill voltage from the buck converter circuit 1510. Details of the AGC 2690 are shown in FIG. 23 and are discussed below. If it is not necessary to adjust the gain of the wave shaping circuit 2480, such as in a non-dimming ballast, the AGC 2690 can optionally be replaced by a passive impedance, such as a resistor.
[0061]
The scaled voltage signal from the voltage divider is clipped by a diode 2486 having an anode connected to the output of the voltage divider and a cathode connected to a DC reference voltage VREF. The clipped signal then passes through DC blocking capacitor 2488 and is summed with the DC reference voltage from control input circuit 2460.
[0062]
The control circuit also includes a bottom clamp 2680 connected between the common connection of the control input, wave shaping, and feedback circuits and the common circuit. The bottom clamp 2680 prevents the reference voltage from becoming too low to maintain the current flowing through the lamp.
[0063]
The addition of an AC reference signal reduces the combined reference voltage when the valley fill voltage is lower, such as near the zero crossing of the input line voltage, and reduces the valley fill, such as when the input line voltage approaches the instantaneous peak value. When the voltage increases, it has the effect of increasing the combined reference voltage. Similarly, the lamp current supplied to the lamp by inverter circuit 2110 decreases when the valley fill voltage is lower and increases when the valley fill voltage increases. Thus, the addition of an AC reference signal that tracks or tracks the valley fill voltage has the effect of shaping the current drawn by the lamp to have a waveform similar to the waveform of the valley fill voltage. As a result, the ballast input current is lower near the valley and has a higher shape near the peak of the AC line voltage, thereby improving ballast input current total harmonic distortion. However, this improvement in ballast input current total harmonic distortion comes at the cost of a higher lamp current Crester factor.
[0064]
An additional feature of the wave shaping circuit 2480 is a diode 2486 for clipping the peak of the AC reference signal. During the time the AC reference voltage signal is clipping, the combined reference voltage is constant while the valley fill voltage is at its peak. The overall response of the control circuit is designed to be "quick", so the control circuit reduces the conduction time of switch 2112 and increases the conduction time of switch 924 to produce more constant high frequency voltage. Responds quickly during bus voltage peaks to deliver to the resonant tank and thus deliver a constant lamp current to the lamp. The net effect is to reduce the peak of the lamp current envelope and thus reduce the current crest factor of the lamp current. This is shown in FIG. 19 as a lamp current hump down. At the same time, the increased conduction time of switch 924 increases the charging current drawn by capacitor 916, as shown in FIG. This causes the ballast input current to increase more than if the charging current of capacitor 916 had not increased, and thus the ballast input current would hump up. This effect reduces ballast input current total harmonic distortion. The electronic ballast built with the described wave shaping circuit achieved stable operation with ballast input current total harmonic distortion less than 20% and lamp current crest factor less than 1.7. .
[0065]
The AGC circuit 2690 shown in FIG. 22 alters the output of the wave shaping circuit 2480 when the ballast is required to reduce the lamp current, thereby dimming the lamp. The AGC circuit 2690 of FIG. 23 includes a first transistor 2691 and a second transistor 2692, resistors 2693, 2494, and 2695, and a diode 2696. The conduction of the first transistor 2691 is controlled by the output of the control input 2460 (FIG. 22). When the input voltage decreases, this represents a dimming condition, where the conductivity of the first transistor 2691 increases and the voltage at the base of the second transistor 2692 decreases, thereby reducing the conductivity of the second transistor 2692, The impedance of the AGC circuit 2690 presented to the wave shaping circuit 2480 is effectively increased. The increased impedance of the AGC circuit 2690 increases the voltage at the junction of the AGC circuit 2690 and the resistor 2482, causing more signal to be clipped by the diode 2480. As the voltage rises and becomes more and more clipped, the AC portion of this voltage decreases, thereby reducing the effectiveness of the wave shaping circuit.
[0066]
A second embodiment of the feedback circuit 2440 of FIG. 20 is shown in FIG. 24, which includes a microprocessor 26102. The microprocessor receives inputs representing a desired light level and lamp current and generates an output signal for driving a control terminal of a controllable conductive device of the inverter circuit. One such microprocessor suitable for this use is manufactured by Motorola Corporation under the model number MC68HC08. For simplicity, the analog-to-digital and digital-to-analog circuits required to interface microprocessor 26102 with the ballast analog circuits are considered within the ordinary skill in the art and are not shown here.
[0067]
A third embodiment of the feedback circuit 2440 of FIG. 20 is shown in FIG. 25, which includes a gate driver circuit 26104. The gate driver circuit 26104 includes, in addition to the microprocessor 26102, a gate driver circuit 26104 that receives a single gate drive signal from the microprocessor 26102 and generates a signal that can control the operation of the inverter circuit switch. One such gate driver circuit suitable for this use is manufactured by the International Rectifier under part number IR2111. Of course, other suitable microprocessors (Microchip Technology Inc., PIC 16C54A, Chandler, AZ) and gate drivers can be substituted for the particular embodiments described herein. Further, an application specific integrated circuit (ASIC) (not shown) or digital signal processor (DSP) (not shown) can be substituted to provide the same functionality as the microprocessor disclosed herein. is there.
[0068]
The high level flow chart illustrating the operation of the feedback control circuit embodiment of FIGS. 24 and 25 shown in FIG. 26 includes steps of measuring the lamp current IL (step 26110) and measuring the dimming signal VDIM representing the desired light level. Step (Step 26120) is included. The measured lamp current IL is compared with the measured dimming signal VDIM (step 26130), and if IL is less than VDIM, the conduction time of the controllable conductive device of the inverter circuit is made more equal (step 26140). If the IL is greater than the VDIM determined in step 26150, then the conduction time of the controllable conduction time of the inverter circuit is made less equal (step 26160). If IL is equal to VDIM, the conduction time of the controllable conductive device of the inverter circuit is not changed and the process is repeated.
[0069]
Cat ear circuit
Cat ear circuits have been used for many years to provide power to two-wire control circuits, incandescent triac-based dimmers, and fan motors. FIG. 27 shows a conventional conventional cat ear circuit. Standard electronic dimmers for lighting loads are well known, and circuits using earcat power circuits are also well known. In such an application, the dimmer is located between the AC line and the load, receives a sinusoidal voltage from the AC line as input, and provides a "truncated" form of the sinusoidal input voltage as output. In the truncated configuration, when the triac is conducting, the leading edge of the input voltage waveform is blocked by the non-conductive triac, and only the tail portion of the input voltage waveform is passed to the load by the triac. The triac is turned on at a predetermined time and conducts until the next zero crossing of the input voltage waveform. By varying the time until the triac conducts with respect to the AC line voltage zero crossing, it is possible to control the amount of power delivered to the load.
[0070]
Prior art cat ear circuits for two wire dimmers draw power from the AC line during a portion of the input voltage waveform when the triac is not conducting. That is, the prior art cat ear circuit draws current through the load from the wire during times when enormous load current is not normally flowing. However, heretofore, cat ear circuits have only been used to derive an auxiliary power source that operates control circuits in the electronic device. It has not been used to intentionally shape the input current drawn from the wire by the electronics. Specifically, cat ear circuits have not heretofore been used in electronic ballasts to assist in shaping the input current, nor have they been used as auxiliary power sources in electronic ballasts. In the ballast of the present invention, the advantages of cat ear circuit input current shaping contribute to reducing ballast current total harmonic distortion.
[0071]
The ballast of the present invention includes a cat ear circuit 884 (FIG. 2) connected across the output of the rectifier circuit 820. Cat ear circuits can generally be defined as circuits designed to draw current from a line during a selected portion of the line period. Thus, the cat ear circuit can be used in a new and unique way to shape the ballast input current waveform to improve ballast input current total harmonic distortion. In fact, cat ear circuits can be used to generate input current waveforms for various electronic devices, such as switch mode power supplies and AC line DC converters, to reduce input current total harmonic distortion.
[0072]
The cat ear circuit 884 (FIG. 20) draws current from the rectifier 820 only in the “tail” of the input line period, ie, in the region of the input line period near the line voltage zero crossing, as shown in FIG. The cat ear circuit 884 draws current near the line voltage zero crossing, so that when the ballast backend is not drawing current from the AC line (FIG. 19), the tail of the input line current drawn from the AC line "Fill". By filling the tail, the line current drawn by the ballast becomes more continuous, thereby reducing ballast input current total harmonic distortion, as described with respect to FIG.
[0073]
The cat ear circuit extracts the ballast input current in a relatively short time at the tail of each 180 degree line frequency half cycle, as shown in FIG. In one embodiment, the cat ear circuit taps the ballast input current at approximately 45 degrees of each 180 degree line frequency half cycle following the zero crossing (interval I in FIG. 31). Next, the inverter circuit extracts the ballast input current at about 90 degrees of each 180-degree line frequency half cycle (interval II in FIG. 31). Finally, the cat ear circuit draws the ballast input current at approximately 45 degrees of each 180 degree line frequency half cycle before the next zero crossing (interval III in FIG. 31).
[0074]
This embodiment shows a cat ear circuit that taps the ballast input current at about 45 degrees after the zero crossing and at about 45 degrees before the next zero crossing. However, those skilled in the art can appreciate that the time the cat ear circuit draws the ballast input current can be varied. For example, without exceeding the desired maximum THD and without departing from the scope or spirit of the present invention, the cat ear circuit will extract the ballast input current at about 35 degrees of each 180 degree line frequency half cycle following the zero crossing. Inverter circuit taps the ballast input current at approximately 90 degrees of each 180 degree line frequency half cycle, and finally, the cat ear circuit determines that each 180 degree line frequency half cycle before the next zero crossing is approximately 55 degrees. Take the ballast input current in degrees. Also, those skilled in the art may experience some dead time when ballast input current is not drawn by cat ear or inverter circuits without exceeding the desired maximum THD and without departing from the scope or spirit of the invention. I can understand that there is.
[0075]
In the first embodiment 2810 of the cat ear circuit 884 shown in FIG. 29, the cat ear circuit 2810 is designed with fixed voltage cut-in and cut-out points. That is, the first embodiment 2810 of the cat ear circuit extracts current from the AC line only when the rectified line voltage is smaller than the fixed value. This condition occurs during a time period near the line voltage zero crossing. The cut-out voltage point and the cut-in voltage point are determined during the first interval between the time when the cat ear circuit 2810 is immediately after the line voltage zero crossing and the time when the inverter circuit 2110 in FIG. 22 is drawing current from the AC line, and It is adjusted to draw current during the second interval from the time circuit 2110 stops drawing current from the AC line to the next voltage zero crossing.
[0076]
When the rectified line voltage is lower than the selected voltage, charging transistor 2812 (FIG. 29) operates to enable charging of energy storage capacitor 2814, thereby charging toward voltage VCC. The charge rate of capacitor 2814 is determined by resistor 2816 in series with the drain of MOSFET transistor 2812. This current drawn by the cat ear circuit, when combined with the current drawn by the ballast back-end circuit, is combined to form a virtually piecewise continuous ballast input current. Although transistor 2812 is shown as a MOSFET, it can be any suitable controllable conductive device such as, but not limited to, a BJT or IGBT.
[0077]
When the rectified line voltage is equal to or greater than the predetermined voltage, cutout transistor 2818 starts conducting. The collector of cutout transistor 2818 pulls the cathode of zener diode 2820 toward VCC, which effectively turns off charging transistor 2818. The predetermined cut-in and cut-out voltages are determined by a resistor divider network including resistors 2822 and 2824 to which the base of cut-out transistor 2818 is connected.
[0078]
It should be noted that the cat ear circuit of the present invention also provides power for the ballast control circuit. This allows the ballast to draw current during a predetermined portion of each half cycle of the AC line. This portion may include periods before and after the line voltage zero crossing, or only one such period, or any other useful period during a half cycle.
[0079]
In the second embodiment 2910 of the cat ear circuit 884 shown in FIG. 30, the cat ear circuit 2910 actively monitors the current drawn from the back end of the ballast, and the back end picks up a current larger than a predetermined value. Includes circuitry that allows the cat ear circuit to draw current from the line only when not in use. The current monitoring circuit includes a transistor 2930, a capacitor 2932, resistors 2934 and 2936, and diodes 2938 and 2940. Ballast back-end current flows through diodes 2938, 2940 and resistor 2936 as it returns to input rectifier circuit 820. When the ballast back end is drawing current greater than a predetermined value, the voltage at the emitter of transistor 2930 will be negative by a voltage equal to the combined forward voltage drop of diodes 2938, 2940. Via resistor 2934, the transistor 2930 base-emitter junction is forward biased, thereby turning on transistor 2930. Turning on transistor 2930 pulls the gate of transistor 2812 down, thereby turning off transistor 2812. When the back-end current falls below a predetermined value set by the voltage divider of resistors 2936, 2934, transistor 2930 is turned off, allowing transistor 2812 to be turned on and providing a charging path for capacitor 2814. . This second embodiment slightly improves ballast input current total harmonic distortion as compared to the first embodiment.
[0080]
The particular embodiment of the cat ear circuit described describes a cat ear circuit connected to an AC power source via a rectifier circuit. Of course, it is possible to build a cat ear circuit that is connected directly to an AC power source, rather than through a rectifier circuit. For example, certain embodiments of the described cat ear circuit may alternatively include another rectifier for connection to an AC power source.
[0081]
In addition to providing a means of shaping the input current drawn by the ballast to improve ballast input current total harmonic distortion, the cat ear circuit provides the following additional features. The cat ear circuit also provides for quicker ballast initiation and is not affected by the ballast's operating mode, just as normal prior art trickle charging and bootstrap systems are affected. Is advantageous. In effect, the cat ear circuit and the inverter circuit are separated from each other to allow fine tuning of each without affecting the others.
[0082]
The result of combining the improved valley fill circuit, control circuit, and cat ear circuit of the present invention can be seen in FIG. The cat ear circuit includes means for tapping the input current near the zero crossing of the input AC line voltage waveform, thereby greatly reducing ballast input current total harmonic distortion. That is, the cat ear circuit fills the current waveform near the zero crossing.
[0083]
The improved valley fill circuit of the present invention includes means for charging the energy storage device for a majority of each half cycle of the AC input voltage, thereby reducing ballast input current total harmonic distortion. This is shown by ideal waveforms in FIG. In the middle part of each line half-cycle, it can be seen that the ideal waveform substantially matches the sinusoidal current waveform.
[0084]
The combination of the cat ear circuit and the improved valley fill circuit comprises means for selectively extracting current from an AC power source.
[0085]
Ballast operation is further improved by the control circuit disclosed herein. The control circuit includes means for selectively changing the conduction time of the inverter circuit switch in response to the bus voltage. This allows the energy storage device to extract more current from the AC power source around the peak time of each line half cycle of the AC line voltage, as shown in FIG. Take out less current.
[0086]
Instead of an independent power supply, i.e., through the ballast's own rectifier stage or through its own dedicated rectifier, rather than through the ballast's back end or the secondary side of the transformer's power supply associated with the APFC. Providing a power source that derives power directly from the line at the front end simplifies handling transient conditions during start-up, shutdown, and during abnormal or fault conditions. In this case, the preferred form of such an independent power supply is the previously described cat ear circuit configured as a power supply. Thus, the independent power supply of the preferred embodiment separates the power supply from the back end, thereby simplifying control of the ballast, while drawing current from the line to reduce ballast input current total harmonic distortion. Be prepared to provide a means for more precise control of the scheme at the same time.
[0087]
While the invention has been described with respect to particular embodiments thereof, many other changes and modifications and other uses will become apparent to those skilled in the art. It is preferred, therefore, that the present invention be limited not by the specific disclosure herein, but only by the appended claims.
[Brief description of the drawings]
[0088]
FIG. 1 illustrates voltage and current waveforms in a prior art electronic ballast without an APFC or valley fill circuit, with some ideal waveforms shown in dashed lines.
FIG. 2 is a simplified block diagram of one embodiment of the electronic ballast of the present invention.
FIG. 3 is a simplified schematic circuit diagram of a first embodiment of a valley fill circuit using a buck converter circuit that can be used in the electronic ballast of the present invention.
FIG. 4 is a diagram schematically showing a valley filling voltage in the buck converter circuit of FIG. 3, showing a method of operation.
FIG. 5 is a simplified schematic circuit diagram of the buck converter circuit of FIG. 3, showing a first mode of operation.
6 is a simplified schematic circuit diagram of the buck converter circuit of FIG. 3, showing a second mode of operation.
FIG. 7 schematically illustrates various voltage and current waveforms in an electronic ballast including the buck converter circuit of FIG. 3 at full light output.
8 is a simplified diagram illustrating various voltage and current waveforms in an electronic ballast including the buck converter circuit of FIG. 3 at 10% light output.
FIG. 9 is a simplified schematic circuit diagram of a second embodiment of a valley fill circuit having a buck converter circuit integrated with an inverter circuit according to the present invention.
FIG. 10 is a simplified schematic circuit diagram of a third embodiment of a valley fill circuit having an integrated buck converter circuit having a tapped inductor in a buck converter circuit according to the present invention.
FIG. 11 is a simplified schematic circuit diagram of another alternative embodiment of a valley fill circuit having a flyback transformer for refilling a valley fill capacitor.
FIG. 12 is a simplified schematic circuit diagram of a fourth embodiment of a valley filling circuit according to the present invention.
FIG. 13 is a simplified schematic circuit diagram of a fifth embodiment of a valley filling circuit according to the present invention.
FIG. 14 is a simplified schematic circuit diagram of a sixth embodiment of a valley fill circuit integrated with an inverter circuit according to the present invention.
FIG. 15 is a simplified schematic circuit diagram of a seventh embodiment of a valley filling circuit according to the present invention.
FIG. 16 is a simplified schematic circuit diagram of an eighth embodiment of a valley filling circuit according to the present invention.
FIG. 17 is a simplified schematic circuit diagram of a ballast constructed in accordance with the present invention.
FIG. 18 is a simplified schematic circuit diagram of a ballast constructed in accordance with the present invention.
FIG. 19 is a set of common time based diagrams showing the inverter circuit switch conduction time of FIG. 17 varying over a half cycle of the line voltage and the resulting line current drawn by the ballast.
FIG. 20 is a simplified schematic circuit diagram of a second embodiment of an electronic ballast constructed according to the present invention.
FIG. 21 is a simplified schematic circuit diagram of a second embodiment of an electronic ballast constructed according to the present invention.
FIG. 22 is a simplified partial schematic circuit diagram of the ballast of FIGS. 20 and 21 including details of a control circuit, a wave shaping circuit, and a feedback circuit.
23 is a simplified schematic circuit diagram of the automatic gain control circuit of the wave shaping circuit of FIG. 22.
FIG. 24 is a simplified block diagram of a second embodiment of the feedback circuit of FIG. 20.
FIG. 25 is a simplified block diagram of a third embodiment of the feedback circuit of FIG. 20.
FIG. 26 is a simplified flowchart illustrating the operation of the feedback circuit of FIGS. 24 and 25.
FIG. 27 is a simplified schematic circuit diagram of a prior art earcat power supply.
FIG. 28 shows a simplified waveform of a line current drawn by the cat ear power supply of FIGS. 20 and 22.
FIG. 29 is a simplified schematic circuit diagram of a first embodiment of a cat ear circuit having a fixed cut-in point and a fixed cut-out point according to the present invention.
FIG. 30 is a simplified schematic circuit diagram of a second embodiment of a cat ear circuit including active monitoring of the back-end current.
FIG. 31 shows a simplified waveform of the line current drawn by the electronic ballast of FIGS. 20 and 21.
[Explanation of symbols]
[0089]
810 Electronic ballast
820 rectifier circuit
830 Valley filling circuit
840 diode
860 Inverter circuit
870 output circuit
880 load
882 control circuit
884 Cat ear circuit
910 Buck inverter circuit
912 1st input terminal
914 2nd input terminal
916 Energy storage device
918 1st diode
920 inductor
922 Second diode
924 controllable conductive device
926 3rd rectifier diode
928 Output 1 terminal
930 Output 2 terminal
992 2nd diode
1010 Instantaneous rectification line voltage
1210 current
1310 hour period
1312 Peak line current
1314 Peak line current
1410 Buck converter circuit
1510 Buck converter circuit
1520 Tapped Inductor
1552 snubber diode
1554 snubber resistance
1556 snubber capacitor
1570 Valley filling circuit
1572 diode
1574 diode
1576 flyback transformer
1610 Valley filling circuit
1616 Second energy storage capacitor
1618 4th diode
1620 resistance
1632 1st energy storage device
1634 diode
1636 2nd diode
1638 Diode
1710 Valley filling circuit
1810 Valley filling circuit
1920 inductor
2024 winding
2110 High frequency inverter circuit
2112 First controllable conductive device
2210 Gas discharge lamp
2212 Gas discharge lamp
2220 Resonant tank circuit
2230 Transformer
2232 DC blocking capacitor
2240 Current sensing circuit
2242 First diode
2244 2nd diode
2246 Resistance
2440 Feedback circuit
2442 Differential amplifier
2444 Inverting terminal
2446 Non-inverting terminal
2448 PWM circuit
2460 Control input circuit
2480 Wave forming circuit
2482 Resistance
2486 diode
2488 DC blocking capacitor
2680 Bottom clamp
2690 Automatic gain control (AGC) circuit
2691 1st transistor
2692 Second transistor
2693 Resistance
2694 Resistance
2695 Resistance
2696 Diode
26102 Microprocessor
2810 Cat ear circuit
2812 charge transistor
2814 Energy Storage Capacitor
2816 Resistance
2818 cutout transistor
2820 Zener diode
2822 Resistance
2824 Resistance
2910 Cat ear circuit
2930 transistor
2932 Capacitor
2934 Resistance
2936 Resistance
2938 diode
2940 diode

Claims (69)

In an electronic ballast driving at least one gas discharge lamp from an AC power source having a substantially sinusoidal line voltage at a given line frequency,
A rectifier circuit having an AC input terminal and a DC output terminal, wherein the AC input terminal is connectable to the AC power source, and the rectifier circuit is configured such that when the AC input terminal is powered by the AC power source, A rectifier circuit that generates a rectified output voltage at the DC output terminal;
A valley-filling circuit having an input terminal and an output terminal, wherein the input terminal of the valley-filling circuit is connected to the DC output terminal of the rectifier circuit, and the valley-filling circuit passes through an impedance and a first controllable conductive device. A valley filling circuit including an energy storage device that can be charged directly from the DC output terminal, wherein the impedance carries only the charging current of the energy storage device;
A high frequency drive for having an input terminal connected to the output terminal of the valley fill circuit and for causing the at least one gas discharge lamp to flow a lamp current when the AC input terminal is powered by the AC power source; An inverter circuit for generating a voltage,
The inverter circuit is adapted to draw current from the AC power source substantially through the rectifier circuit at a time greater than 90 ° of each 180 ° line frequency half cycle, thereby removing the current from the AC power source. An electronic ballast, wherein said current has a total harmonic distortion of less than 33.3%, whereby said lamp current has a lamp current crest factor of less than 2.1. The electronic ballast of claim 1, wherein the lamp current crest factor is less than about 1.7. A cat ear circuit connected to the AC power source, wherein the cat ear circuit has a first relatively short time following the first zero crossing of the line voltage and before a next zero crossing of the line voltage. Adapted to conduct current at a second relatively short time, thereby reducing the total harmonic distortion of the current drawn from the AC power source than without the cat ear circuit. The electronic ballast according to claim 1. 4. The electronic ballast of claim 3, wherein the current drawn from the AC power source has a total harmonic distortion of less than about 20%. 4. The electronic ballast according to claim 3, wherein the cat ear circuit draws current from the AC power supply when the instantaneous value of the line voltage is smaller than a predetermined absolute value. 4. The electronic ballast of claim 3, wherein the cat ear circuit draws current from the AC power source only when the current drawn by the inverter circuit is substantially zero. 4. The electronic ballast of claim 3, wherein the cat ear circuit draws current from the AC power source at least when the current drawn by the inverter circuit is substantially zero. An electronic ballast for driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency,
A rectifier circuit having an AC input terminal and a DC output terminal, wherein the AC input terminal is connectable to the AC power supply, and the rectifier circuit, when the AC input terminal is powered by the AC power supply, A rectifier circuit for generating a rectified output voltage at a DC output terminal;
A high-frequency drive voltage having an input terminal connected to the output terminal of the rectifier circuit and for causing the at least one gas discharge lamp to flow a lamp current when the AC input terminal is powered by the AC power source. An inverter circuit that generates
A cat ear circuit connected to the AC power source, the first relatively short time following a first zero crossing of the line voltage, and the second relatively short time before a next zero crossing of the line voltage. A cat ear circuit that conducts current at a time and thereby reduces total harmonic distortion of the current drawn from the AC power source than without the cat ear circuit. 9. The electronic ballast according to claim 8, wherein said cat ear circuit further comprises a cat ear power supply. 9. The electronic ballast according to claim 8, wherein the cat ear circuit draws current from the AC power supply only when an instantaneous value of the line voltage is smaller than a predetermined absolute value. 9. The electronic ballast according to claim 8, wherein the cat ear circuit draws current from the AC power supply only when a current drawn by the inverter circuit from the AC power supply is substantially zero. 9. The electronic ballast of claim 8, wherein the cat ear circuit draws current from the AC power source at least when the current drawn by the inverter circuit from the AC power source is substantially zero. The electronic ballast has an auxiliary circuit coupled to the electronic ballast and having an auxiliary circuit power input terminal, wherein the cat ear circuit is coupled to and drives the auxiliary circuit power input terminal; The electronic ballast according to claim 9. In an electronic ballast driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency,
A rectifier circuit having an AC input terminal and a DC output terminal, wherein the AC input terminal is connectable to the AC power supply, and the rectifier circuit, when the AC input terminal is powered by the AC power supply, A rectifier circuit for generating a rectified output voltage at a DC output terminal;
A valley fill circuit having an input terminal and an output terminal, wherein the input terminal of the valley fill circuit is connected to the DC output terminal of the rectifier circuit,
A high-frequency drive voltage having an input terminal connected to the output terminal of the valley fill circuit, and for causing a lamp current of the at least one gas discharge lamp to flow when the AC input terminal is powered by the AC power supply. An inverter circuit for generating
An inverter circuit that extracts current through the rectifier circuit substantially only from the AC power source and at times greater than 90 ° of each 180 ° line frequency half cycle;
A cat ear circuit connected to the AC power source, the first relatively short time following a first zero crossing of the line voltage, and the second relatively short time before a next zero crossing of the line voltage. A cat ear circuit adapted to conduct the current at a time and thereby reduce the total harmonic distortion of the current drawn from the AC power source to less than 33.3%. 15. The electronic ballast of claim 14, wherein a total harmonic distortion of the current drawn from the AC power source is less than about 20%. 15. The electronic ballast of claim 14, wherein the cat ear circuit comprises a cat ear power supply. 15. The electronic ballast of claim 14, wherein the cat ear circuit draws current from the AC power supply only when the line voltage is less than a predetermined absolute value. 15. The electronic ballast of claim 14, wherein the cat ear circuit draws current from the AC power source only when the current drawn by the inverter circuit from the AC power source is substantially zero. 15. The electronic ballast of claim 14, wherein the cat ear circuit draws current from the AC power source at least when the current drawn by the inverter circuit is substantially zero. In an electronic ballast driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency,
A rectifier circuit having an AC input terminal and a DC output terminal, wherein the AC input terminal is connectable to the AC power supply, and the rectifier circuit, when the AC input terminal is powered by the AC power supply, A rectifier circuit for generating a rectified output voltage at an AC output terminal;
A valley-filling circuit having an input terminal and an output terminal, wherein the input terminal of the valley-filling circuit is connected to the DC output terminal of the rectifier circuit, and the valley-filling circuit passes through an impedance and a first controllable conductive device. A valley filling circuit including an energy storage device that can be charged directly from the DC output terminal, wherein the impedance carries only the charging current of the energy storage device;
A high-frequency drive voltage having an input terminal connected to the output terminal of the valley fill circuit, and for causing the at least one gas discharge lamp to flow a lamp current when the AC input terminal is powered by the AC power source. An inverter circuit that generates
A valley fill control coupled to the energy storage device and operable to enable the energy storage device to draw a charging current from the rectifier circuit at a time greater than 90 ° of each 180 ° line frequency half cycle. A ballast control circuit, wherein the current drawn from the AC power source has a total harmonic distortion of less than 33.3%. 21. The electronic ballast according to claim 20, wherein the valley fill control circuit includes an inductor. 21. The electronic ballast according to claim 20, wherein the valley fill control circuit includes a tapped inductor. 21. The electronic ballast of claim 20, wherein the first controllable conductive device is a MOSFET. 21. The electronic ballast of claim 20, wherein the inverter circuit includes the controllable conductive device, whereby the first controllable conductive device serves a dual purpose. The inverter circuit includes a second control conductive device and a third control conductive device connected in series connected to both ends of the input terminal of the inverter circuit, so that each of the three controllable conductive devices is independent. 21. The electronic ballast according to claim 20, wherein the electronic ballast is a modified device. An electronic ballast driving at least one gas discharge lamp that draws ballast input current from an AC power supply having a substantially sinusoidal line voltage at a given line frequency,
A rectifier circuit having an AC input terminal and a DC output terminal, wherein the AC input terminal is connectable to the AC power supply, and the rectifier circuit is configured to be connected to the DC power supply when the AC input terminal is supplied with the AC power. A rectifier circuit that generates a rectified output voltage at an output terminal;
A valley fill circuit having an input terminal and an output terminal, wherein the input terminal of the valley fill circuit is connected to the DC output terminal of the rectifier circuit,
An inverter circuit coupled between the output terminal of the valley filling circuit and the at least one gas discharge lamp and including a first controllable conductive device and a second controllable conductive device connected in series, wherein the at least An inverter circuit for generating a high-frequency drive voltage for causing a lamp current to flow through one gas discharge lamp;
An inverter coupled to the serially connected first controllable conductive device and the second controllable conductive device for independently controlling the conductive time of the serially connected first controllable conductive device and the second controllable conductive device; And a control circuit,
The inverter control circuit reduces the conduction time of the first controllable conductive device to generate a relatively narrow pulse, while at the same time relatively wide during a period near the instantaneous peak absolute voltage of each line frequency half cycle. Operable to increase the conduction time of the second controllable conductive device to generate a pulse, whereby the magnitude of the lamp current envelope is increased without the change in conduction time. Less, thereby reducing the current crest factor of the lamp current, so that the increase in the conduction time of the second controllable conductive device causes the ballast input current to be less than the increase in the conduction time. An electronic ballast that humps up more than the magnitude of the ballast, thereby reducing the total harmonic distortion of the ballast input current. 27. The electronic ballast of claim 26, wherein the lamp current has a current crest factor less than 2.1. 27. The electronic ballast of claim 26, wherein the lamp current has a current crest factor of less than about 1.7. 27. The electronic ballast of claim 26, wherein when current does not flow through the second controllable conductive device, current flows only through the first controllable conductive device and vice versa. 27. The electronic ballast of claim 26, wherein a current alternates between the first controllable conductive device and the second controllable conductive device. 27. The electronic ballast according to claim 26, wherein the sum of the conduction times of the series-connected first controllable conductive device and second controllable conductive device is the period of the high-frequency drive voltage. 27. The electronic ballast of claim 26, wherein the valley fill circuit is a buck converter circuit. 27. The electronic ballast of claim 26, wherein the valley fill circuit comprises a switching resistor circuit. The electronic ballast according to claim 26, wherein the inverter control circuit includes a microcontroller. The electronic ballast according to claim 26, wherein the inverter circuit includes a digital signal processing circuit. The electronic ballast according to claim 26, wherein the inverter control circuit includes an ASIC. An electronic ballast that drives at least one lamp,
A rectifier circuit that can be operatively connected to the AC line;
A current extraction circuit connected to both ends of the rectifier circuit,
An inverter circuit connected to the rectifier circuit, for supplying a lamp current to the at least one lamp,
An electronic ballast, wherein the current draw circuit draws current from the AC line when an instantaneous voltage on the AC line is substantially zero to reduce total harmonic distortion of the input current drawn by the ballast. 38. The electronic ballast of claim 37, wherein the current draw circuit is a cat ear circuit. 39. The electronic ballast of claim 38, wherein the cat ear circuit draws current from the AC line between a predetermined cut-in point and a cut-out point. 39.The cat ear circuit of claim 38, wherein the cat ear circuit actively monitors the current drawn by the inverter circuit and draws current only when the inverter circuit is not drawing current greater than a predetermined value. Electronic ballast. An electronic ballast that drives at least one lamp,
A rectifier circuit that can be operatively connected to the AC line;
A valley filling circuit including a capacitor,
A valley fill circuit operable to selectively charge the capacitor from the rectifier circuit via impedance and a first electronic switching device;
An inverter circuit including at least one electronic switching device for supplying lamp current to the at least one lamp,
An electronic ballast wherein the capacitor is charged during at least 90 ° of each half cycle of the AC line. 42. The electronic ballast of claim 41, wherein the valley fill circuit includes a buck converter circuit. 42. The electronic ballast of claim 41, wherein the valley fill circuit includes an inductor. 42. The electronic ballast according to claim 41, wherein the first electronic switching device is a MOSFET. 42. The electronic ballast of claim 41, wherein the valley fill circuit includes at least one of the at least one switching device of the inverter circuit. 42. The electronic ballast of claim 41, further comprising a flyback transformer coupled to the capacitor to control delivery of energy to the capacitor. 47. The electronic ballast of claim 46, wherein the flyback transformer is connected to the capacitor by a controllable conductive device. An electronic ballast that drives at least one lamp,
A rectifier circuit that can be operatively connected to the AC line;
A valley fill circuit including an energy storage device,
A valley fill circuit operable to selectively charge the energy storage device;
An inverter that provides lamp current to the at least one lamp and includes a first electronic switch connected in series with a second electronic switch;
A control circuit for controlling the conduction time of the first electronic switch and the second electronic switch,
During a time near the time of the absolute peak value of the AC line, the first electronic switch is controlled to conduct for a relatively shorter time, and the second electronic switch is controlled to conduct for a relatively longer time. An electronic ballast that is controlled, thereby reducing the total harmonic distortion of the ballast input current and the current crest factor of the lamp current. 49. The electronic ballast of claim 48, wherein the valley fill circuit comprises a buck converter circuit. 49. The electronic ballast of claim 48, wherein the valley fill circuit comprises a switching resistor circuit. 49. The electronic ballast according to claim 48, wherein said control circuit comprises a microprocessor. 49. The electronic ballast of claim 48, wherein said control circuit comprises a digital signal processor. 49. The electronic ballast according to claim 48, wherein said control circuit comprises an ASIC. 50. The electronic ballast of claim 49, wherein the buck converter circuit includes a tapped inductor. 49. The electronic ballast of claim 48, further comprising a flyback transformer, wherein the energy storage device is charged via the flyback transformer. An electronic ballast that drives at least one lamp,
A rectifier circuit that can be operatively connected to the AC line;
A valley fill circuit including an energy storage device,
A valley fill circuit operable to selectively charge the energy storage device;
A back end including an inverter circuit that supplies lamp current to the lamp;
A control circuit for controlling the operation of the inverter circuit;
A cat ear circuit for supplying power to the control circuit, wherein the inverter circuit supplies a first current from the AC line during a predetermined portion of each half cycle of the AC line that is greater than 90 °. Electronic ballast taken out. The inverter circuit draws the first current during a first portion of each half-period, and the cat-ear circuit removes a first current from the AC line during a second non-overlapping portion of each half-period. 57. The electronic ballast of claim 56, wherein said electronic ballast draws two currents. 58. The electronic ballast of claim 57, wherein the cat ear circuit begins extracting the second current at a predetermined fixed cut-in point in each half cycle. 58. The electronic ballast of claim 57, wherein the cat ear circuit stops extracting the second current at a predetermined fixed cut-out point in each half cycle. 58. The electronic ballast of claim 57, wherein the cat ear circuit includes an active back-end current monitoring circuit to monitor the current drawn by the back end. An electronic ballast that drives at least one lamp,
A rectifier circuit that can be operatively connected to the AC line;
A valley fill circuit including an energy storage device,
A valley fill circuit operable to selectively charge the energy storage device from the rectifier circuit via impedance and a first electronic switch. 62. The electronic ballast according to claim 61, wherein said energy storage device is a capacitor. 62. The electronic ballast of claim 61, wherein said impedance is an inductor. 62. The electronic ballast of claim 61, wherein the impedance is a resistance. 62. The electronic ballast according to claim 61, wherein said first electronic switch is a MOSFET. The ballast input current total harmonic distortion of the lamp current provided by an electronic ballast driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency is greater than 33.3%. A method of reducing the current crest factor to less than 2.1,
a) receiving the substantially sinusoidal line voltage from the AC power source;
b) rectifying the substantially sinusoidal line voltage from the AC power supply to provide a full-wave rectified voltage;
c) charging an energy storage device from the full-wave rectified voltage via an impedance and a controllable conductive device to provide a DC voltage;
d) modifying the full-wave rectified voltage by providing the DC voltage between peaks of the full-wave rectified voltage to provide a valley fill voltage;
e) applying the valley fill voltage to an inverter to provide a high frequency AC voltage;
f) using the high frequency AC voltage to cause a lamp current to flow through the at least one gas discharge lamp;
g) causing the inverter to draw current from the AC power source at a time that is greater than 90 ° for each 180 ° line frequency half cycle. An electronic ballast for driving at least one gas discharge lamp connectable to an AC power supply having a substantially sinusoidal line voltage at a given line frequency, wherein said ballast input current total harmonic distortion is less than 33.3%. A method of reducing
a) rectifying the sine wave line voltage from the AC power supply to provide a full wave rectified voltage;
b) modifying the full-wave rectified voltage by providing a DC voltage between peaks of the full-wave rectified voltage to provide a valley fill voltage;
c) applying the valley fill voltage to an inverter to provide a high frequency AC voltage;
d) using the high frequency AC voltage to cause a current to flow through the at least one gas discharge lamp;
e) causing the inverter to draw current from the AC power source via impedance and controllable conductive devices at a time greater than 90 ° for each 180 ° line frequency half cycle;
f) extracting additional current from the AC power source via the cat ear circuit during a first time period following the line voltage zero crossing and during a second time interval before the next line voltage zero crossing. Method. An electronic ballast for driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency, wherein the ballast input current total harmonic distortion is reduced to less than 33.3%. hand,
a) rectifying the substantially sinusoidal line voltage from the AC power supply to provide a full-wave rectified voltage;
b) providing an energy storage device to modify the full-wave rectified voltage by providing a DC voltage between peaks of the full-wave rectified voltage to provide a valley fill voltage;
c) applying a valley fill voltage to the inverter to provide a high frequency AC voltage;
d) using the high frequency AC voltage to cause a lamp current to flow through the at least one gas discharge lamp;
e) causing the energy storage device to draw current from the AC power source via impedance and controllable conductive devices at a time greater than 90 ° of each 180 ° line frequency half cycle. An electronic ballast for driving at least one gas discharge lamp from an AC power supply having a substantially sinusoidal line voltage at a given line frequency, wherein the ballast input current total harmonic distortion is reduced and the current crest factor is reduced. A method of reducing
a) rectifying the substantially sinusoidal line voltage from the AC power supply to provide a full-wave rectified voltage;
b) modifying the full-wave rectified voltage by providing a DC voltage between peaks of the full-wave rectified voltage to provide a valley fill voltage;
c) applying the valley fill voltage to an inverter having at least a first controllable conductive device and a second controllable conductive device to provide a high frequency AC voltage;
d) using the high frequency AC voltage to cause a lamp current to flow through the at least one gas discharge lamp;
e) the first controllable conductive device and the second control to hump the ballast input current and hump the lamp current during a time near the time of the absolute peak voltage of the AC power supply. Controlling the conduction time of the possible conductive device.

Images