JP2004533079A5 - - Google Patents

Claims (19)

1. マルチプロセッサシステムにおける推測的格納動作を容易にする方法であって、
   該マルチプロセッサシステムにおけるＬ２キャッシュにおいて、処理中の推測的格納動作のレコードを維持することであって、
   推測的格納動作は、前の格納動作が復帰する前に推測的に実行される格納動作である、ことと、
   該マルチプロセッサシステムにおけるプロセッサに接続されるＬ１キャッシュからＬ２キャシュにおいてロード動作を受信することと、
   該ロード動作に関するのと同一の位置に関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の該レコードを検査することと、
   整合する推測的格納動作が存在する場合、該整合する推測的格納動作が完了した後に該ロード動作が起こることを保証することと
   を包含する、方法。
2. 前記整合する推測的格納動作が完了した後に前記ロード動作が起こることを保証することは、リトライ動作を前記プロセッサに送信して、後で該プロセッサに該ロード動作をリトライさせるか、または、Ｌ２キャッシュにおいて該ロード動作が完了する前に完了するように、該整合する推測的格納動作を待つことを包含する、請求項１に記載の方法。
3. 前記Ｌ２キャッシュにおいて前記整合する推測的格納動作が完了すると、該Ｌ２キャッシュは、前記格納動作が起こることを可能にし、かつ、該整合する推測的格納動作により無効化されるラインを含む他のＬ１キャッシュに無効化信号を送信する、請求項２に記載の方法。
4. 前記Ｌ２キャッシュにおいて所与の格納動作が完了すると、
   該所与の格納動作を開始させたソースプロセッサにアクノリッジを送信することと、
   該アクノリッジに応答して該ソースプロセッサから移動信号を受信すると、該所与の格納動作がもはや推測的ではないことを示すようにレコードを更新することと
   をさらに包含する、請求項１に記載の方法。
5. 前記ソースプロセッサにおいて前記アクノリッジを受信すると、該ソースプロセッサは、前記Ｌ２キャッシュに前記移動信号を送信する前に、全ての前の格納動作が完了するまで待ち、前記方法は、該Ｌ２キャッシュにおいて前記所与の格納動作が完了すると、該所与の格納動作により上書きされるキャッシュラインを含むＬ１キャッシュに無効化信号を送信することをさらに包含する、請求項４に記載の方法。
6. 前記Ｌ２キャッシュは複数のバンクを含み、かつ、各Ｌ２キャッシュに対して、推測的格納動作の前記レコードは、該Ｌ２キャッシュに接続される各プロセッサに対する格納キューを含み、所与の格納キューは、推測的格納動作を含む、請求項１に記載の方法。
7. 前記マルチプロセッサシステムにおけるプロセッサに接続されるＬ１キャッシュからＬ２キャシュにおいて格納動作を受信することと、
   該格納動作に関するのと同一の位置に関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の前記レコードを検査することと、
   整合する推測的格納動作が存在する場合、該格納動作をドロップすることと
   をさらに包含する、請求項１に記載の方法。
8. ターゲットキャッシュラインに対する自分への読み出し（ｒｅａｄ−ｔｏ−ｏｗｎ）要求を受信して、前記ターゲットキャシュラインに対する所与の格納動作を実行することと、
   該ターゲットキャッシュラインに関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の前記レコードを検査することと、
   整合する推測的格納動作が存在する場合、該ターゲットキャッシュラインを要求するプロセッサにライトオンリー状態で送ることにより、該要求するプロセッサは、該ターゲットキャッシュラインに対して書き込み動作を実行することができ、それにより、デッドロック条件を回避することと
   をさらに包含する、請求項１に記載の方法。
9. マイクロプロセッサシステムにおいて推測的格納動作を容易にする装置であって、
   Ｌ２キャッシュと、
   該Ｌ２キャッシュにおいて処理中の推測的格納動作を識別する情報を含む、Ｌ２キャッシュにおけるレコードであって、
   推測的格納動作は、前の格納動作が復帰する前に推測的に実行される格納動作であるレコードと、
   Ｌ２キャッシュにおけるロード処理メカニズムであって、プロセッサと接続されるＬ１キャッシュからロード動作を受信する、ロード処理メカニズムと
   を備え、
   該ロード処理メカニズムは、
   該ロード動作に関するのと同一の位置に関する整合する推測的格納動作が存在するかどうかを判断するために、推測的格納動作の該レコードを検査し、
   整合する推測的格納動作が存在するとき、該整合する推測的格納動作が完了した後に該ロード動作が起こることを保証するように構成される、装置。
10. 前記ロード処理メカニズムは、前記プロセッサにリトライ動作を送信して、後で前記プロセッサに該ロード動作をリトライさせるかことにより、または、前記Ｌ２キャシュにおいて該ロード動作を完了させる前に完了するように、前記整合する推測的格納動作を待つことにより、該整合する推測的格納動作が完了した後に、該ロード動作が起こることを保証するように構成される、請求項９に記載の装置。
11. 前記Ｌ２キャッシュにおける前記整合する推測的格納動作が完了すると、該Ｌ２キャッシュは、前記ロード動作が起こることを可能にし、かつ、該整合する推測的格納動作により無効化されるラインを含む他のＬ１キャッシュに無効化信号を送信するように構成される、請求項１０に記載の装置。
12. 前記Ｌ２キャッシュにおいて所与のプロセッサから所与の推測的格納動作を受信し、ここで、該所与の推測的格納動作は、それが推測的であることを示すようにマークされ、かつ、
    前記レコードに該所与の推測的格納動作を格納する
    ように構成される格納処理メカニズムをさらに備える、請求項９に記載の装置。
13. 前記Ｌ２キャッシュにおいて所与の格納動作が完了すると、該所与の格納動作を開始させたソースプロセッサにアクノリッジを送信するように構成され、
    該アクノリッジに応答して該ソースプロセッサから移動信号を受信すると、該所与の格納動作がもはや推測的ではないことを示すようにレコードを更新するように構成される、
    格納処理メカニズムをさらに備える、請求項９に記載の装置。
14. 前記ソースプロセッサにおいて前記アクノリッジを受信すると、該ソースプロセッサは、前記Ｌ２キャッシュに前記移動信号を送信する前に、全ての前の格納動作が完了するまで待つように構成される、かつ、該Ｌ２キャッシュにおいて前記所与の格納動作が完了すると、前記格納処理メカニズムは、該所与の格納動作により上書きされるＬ１キャッシュラインを含むＬ１キャッシュに無効化信号を送信するように構成される、請求項１３に記載の装置。
15. 前記Ｌ２キャシュは、複数のバンクを含み、
    各Ｌ２バンクに対して、推測的格納動作の前記レコードは、該Ｌ２キャッシュに接続される各プロセッサに対する格納キューを含み、所与の格納キューは、推測的格納動作を含む、請求項９に記載の装置。
16. 前記ロード処理メカニズムは、
    ターゲットキャッシュラインに対する自分への読み出し（ｒｅａｄ−ｔｏ−ｏｗｎ）要求を受信して、該ターゲットキャシュラインに対する所与の格納動作を実行し、かつ、
    該ターゲットキャッシュラインに関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の前記レコードを検査するように構成され、
    整合する推測的格納動作が存在する場合、該ロード処理メカニズムは、該ターゲットキャッシュラインを要求するプロセッサにライトオンリー状態で送ることにより、該要求するプロセッサは、該ターゲットキャッシュラインに対して書き込み動作を実行することができ、それにより、デッドロック条件を回避するように構成される、請求項９に記載の装置。
17. 前記Ｌ２キャッシュにおける格納処理メカニズムをさらに含み、プロセッサに接続されるＬ１キャッシュから格納動作を受信すると、該格納処理メカニズムは、
    前記格納動作に関するのと同一の位置に関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の前記レコードを検査し、
    整合する推測的動作が存在する場合、該格納動作をドロップするように構成される、請求項９に記載の装置。
18. 推測的格納動作を容易にするマルチプロセッサシステムであって、
    Ｌ２キャッシュと、
    該Ｌ２キャッシュに接続される複数のＬ１キャッシュと、
    該複数のＬ１キャッシュに接続される複数のプロセッサと、
    該Ｌ２キャッシュにおいて処理中の推測的格納動作を識別する情報を含む該Ｌ２キャッシュにおけるレコードであって、推測的格納動作は、前の格納動作が復帰する前に推測的に実行される格納動作であるレコードと、
    該Ｌ２キャッシュにおけるロード処理メカニズムと
    を備え、
    該複数のＬ１キャッシュにおいてＬ１キャッシュからロード動作を受信すると、該ロード処理メカニズムは、
    該ロード動作に関するのと同一の位置に関する整合する推測的格納動作が存在するかどうかを判定するために、推測的格納動作の該レコードを検査し、
    整合する推測的格納動作が存在する場合、該整合する推測的格納動作が完了した後に、該ロード動作が起こることを保証するように構成される、マルチプロセッサシステム。
19. 前記ロード処理メカニズムは、前記Ｌ１キャッシュにリトライ動作を送信し、後で該Ｌ１キャッシュに前記ロード動作をリトライさせることにより、または、前記Ｌ２キャッシュにおける該ロード動作を完了させる前に完了するように、前記整合する格納動作を待つことにより、該整合する推測的格納動作が完了した後に該ロード動作が起こることを保証するように構成される、請求項１８に記載のマルチプロセッサシステム。