JP2004531899A - ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置 - Google Patents

ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置 Download PDF

Info

Publication number
JP2004531899A
JP2004531899A JP2003507879A JP2003507879A JP2004531899A JP 2004531899 A JP2004531899 A JP 2004531899A JP 2003507879 A JP2003507879 A JP 2003507879A JP 2003507879 A JP2003507879 A JP 2003507879A JP 2004531899 A JP2004531899 A JP 2004531899A
Authority
JP
Japan
Prior art keywords
conductive material
corner
microelectronic substrate
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003507879A
Other languages
English (en)
Other versions
JP2004531899A5 (ja
Inventor
ウォンチー リー
スコット ジー マイクル
スコット イー ムーア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/887,767 external-priority patent/US7094131B2/en
Priority claimed from US09/888,084 external-priority patent/US7112121B2/en
Priority claimed from US09/888,002 external-priority patent/US7160176B2/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2004531899A publication Critical patent/JP2004531899A/ja
Publication of JP2004531899A5 publication Critical patent/JP2004531899A5/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/046Lapping machines or devices; Accessories designed for working plane surfaces using electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/16Polishing
    • C25F3/30Polishing of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F5/00Electrolytic stripping of metallic layers or coatings
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

【課題】ミクロ電子基板から導電物質を除去する方法および装置を提供する。
【解決手段】一実施例では、この方法はミクロ電子基板を磨きパッドの磨き表面と係合させ、ミクロ電子基板の導電物質を電位源に結合し、電流を電位源から導電物質に通すことにより導電物質の少なくとも一部を酸化することを含むことができる。例えば、この方法は第1および第2電極をミクロ電子基板の表面から間隔を隔てて位置決めし、電極が電解流体と流体連通した状態でこの表面と電極との間に電解流体を配置し、ミクロ電子基板および磨きパッドの少なくとも一方を他方に対して移動させることを含むことができる。

Description

【技術分野】
【0001】
本願は2000年8月30日に出願された「ミクロ電子基板から導電物質を除去する方法および装置」と称する米国特許出願第09/651779号(代理人整理番号108298515US)、2001年6月21日に出願された「鈍くされた角部付きの孔を持つ導電物質を有するミクロ電子基板および導電物質を除去する関連方法」と称する米国特許出願第09/887767号(代理人整理番号108298515US2)、および2001年6月21日に出願された「ミクロ電子基板から導電物質を電気的および/または化学―機械的に除去する方法および装置」と称する米国特許出願第09/888002号(代理人整理番号108298515US3)(これらのすべてはそれらの全体が参照によりここに組込まれる)の一部継続である。
本発明はミクロ電子基板から導電物質および/または半導体物質を除去する方法および装置に関する。
【背景技術】
【0002】
ミクロ電子基板および基板組立体は代表的には導電線と接続されるトランジスタおよびトランジスタゲートのような特徴を有する半導体物質を含む。トランジスタゲートを形成する1つの在来の方法は中空溝隔離(STI)である。まず図1Aを参照して説明すると、代表的なSTI方法は半導体基板10にドープして少なくとも部分的に導電性の物質11を形成することを含む。酸化物層14を導電物質11に配置し、窒化物層15を酸化物層14に配置する。次いで、マスク開口部17を有するマスク16を酸化物層14にわたって位置決めし、半導体基板10をエッチングして図1Bに示す孔60を形成する。図1Cに示すように、孔60をゲート酸化物層61で被覆し、ゲート酸化物61に隣接してゲート物質62を配置する。従って、ゲート酸化物61は隣接ゲートを電気的に隔離することができる。すると、窒化物層15および酸化物層14を除去することができる。
【0003】
図1Aないし図1Cを参照して以上で説明したSTI構造の場合の1つの欠点は導電物質11が孔60の縁部のところに(図1Bおよび図1Cに示す)鋭い角部63を有すると言う点である。鋭い角部63は隣接半導体特徴の作動に干渉してしまう電磁光線(一般にアンテナのように)を放出してしまう。この欠点を処理する1つの在来の解決法は半導体基板10を高温環境(例えば、約1050℃)にさらすことにより鋭い角部63のところの物質を酸化することである。次いで、酸化された物質を(例えば、エッチング剤で)除去して角部を鈍くする。この解決法の場合の1つの欠点は高温方法で達成することができる湾曲が制限されると言う点である。他の欠点は高温が半導体基板の諸部分または諸構成要素を損傷してしまうと言う点である。更に他の欠点は高温方法が高価であり、半導体基板から形成された製品のコストを高めてしまうと言う点である。
【0004】
半導体基板からかさばった導電物質を除去する1つの在来の技術は交流電流を中間電解質を介して導電層に加えて層の諸部分を除去する。図2Aに示す1つの構成では、在来の装置60は電流源21に結合された第1電極20aおよび第2電極20bを有している。第1電極20aは半導体基板10の金属層11aに直接取付けられており、第2電極20bはこれを液状電解質31に接触するまで下方に移動することによって金属層11aの表面に配置された液状電解質31に少なくとも部分的に浸漬される。バリア22が第1電極20aを電解質31との直接接触から保護する。電流源21は交流電流を電極20a、20bおよび電解質31を経て基板に出力して導電層11aから導電物質を除去する。交流電流信号は非特許文献1(その全体が参照によりここに組み入れられる)にフランケンタル等により開示されているもののような様々な波形を有することができる。
【0005】
図2に示す構成の場合の1つの欠点は、第1電極20aが取付けられる領域において導電層11aから物質を除去することが可能でないと言うてんである。何故なら、バリア22が電解質31をこの領域で基板10に接触するのを防ぐからである。変更例として、第1電極20aがこの領域において電解質に接触するなら、電解方法は第1電極20aを悪化してしまう。更に他の欠点は電解方法が基板10から物質を一様には除去しないと言う点である。例えば、第1電極20aへの直接電気接続部を有していない残留導電物質の「島部」が導電層11aに生じることがある。残留導電物質は導電線の形成および/または作用に干渉してしまい、第1電極20aがかかる「島部」に結合されるように再位置決めされないかぎり、この電解方法で除去し難い或いは除去不可能である。
【0006】
上記欠点のうちの幾つかを処理する1つの解決法は導電物質が除去される一様性を増すために基板10の周囲に複数の第1電極20aを取付けことである。しかしながら、導電物質の島部は追加の第1電極20aにもかかわらずまだ残留することがある。他の解決法はカーボンのような不活性物質から電極を形成し、バリア22を除去して電解質31と接触している導電層11aの領域を増大することである。しかしながら、かかる不活性電極は導電物質の除去時により反応性電極ほど効果的でないことがあり、また不活性電極はまだ基板10に残留導電物質を残すことがある。
【0007】
図2Bは上記欠点のうちの幾つかを処理する更に他の解決法を示しており、この解決法では、2つの基板10が電解質31を収容している容器30に部分的に浸漬されている。第1電極20aは一方の基板10に取付けられており、第2電極20bは他方の基板10に取付けられている。この解決法の利点は電極20a、20bが電解質に接触しないと言う点である。しかしながら、電解方法が完了した後、導電物質の島部がまだ残留することがあり、電極20a、20bが基板10に取付けられている箇所から導電物質を除去することが困難である。
【0008】
【非特許文献1】
「シリコン集積回路へのチタンー白金―金の金属被覆における白金の電気エッチング」と称する公報(ベル研究所)
【発明の開示】
【課題を解決するための手段】
【0009】
本発明は丸い角部を持つ凹部を有する導電物質を備えたミクロ電子基板、およびこのようなミクロ電子基板を形成する方法に向けられている。本発明に一面による方法はミクロ電子基板の導電物質に隣接して電解流体を配置することを含む。導電物質は第1平面に第1表面、およびこの第1表面に凹部を有しており、凹部は第2平面における第2表面により境界決めされている。更に、導電物質は第1表面と第2表面との間に角部を有している。更に、この方法は第1および第2電極を電解流体と連通して位置決めし、電極のうちの少なくとも一方を電位源に結合することによって角部から導電物質の少なくとも一部を除去することを含むことができる。角部からの導電物質の除去は自己制限性であることができ、導電物質を除去する速度は角部が丸くなるにつれて減少する。
【0010】
本発明の他の面では、ミクロ電子基板を形成する方法は概ね非導電性の物質をミクロ電子基板の導電物質に隣接して配置することを含むことができる。更に、この方法は概ね非導電性の物質を通って導電物質の中へ延びる凹部を形成することを含むことができ、凹部は導電物質と概ね非導電性の物質との間の界面に少なくとも近接して角部を構成する。更に、この方法は角部を電位にさらすことにより角部から導電物質の少なくとも一部を除去して角部を少なくとも部分的に鈍くすることを含むことができる。
【0011】
また、本発明は概ね非導電性の物質を導電物質に隣接して配置し、概ね非導電性の物質を通って導電物質の中へ延びる凹部を形成することを含むことができる方法により形成されるミクロ電子基板に向けられている。凹部は導電物質と概ね非導電性の物質との間の界面に少なくとも近接して角部を構成している。更に、この方法は角部から導電物質の少なくとも一部を除去して角部を少なくとも部分的に鈍くすることを含むことができる。
【0012】
本発明の他の面では、ミクロ電子基板の導電物質に隣接して電解流体を配置することを含む方法によりミクロ電子基板を形成することができ、導電物質は第1平面に第1表面、およびこの第1表面に凹部を有している。凹部を第2平面における第2表面により境界決めすることができ、導電物質は第1表面と第2表面との間に角部を有している。更に、この方法は第1および第2電極を電解流体と連通して位置決めし、電極のうちの少なくとも一方を電位源に結合することによって角部から導電物質の少なくとも一部を除去することを含むことができる。
【発明を実施するための最良の形態】
【0013】
本開示はミクロ電子装置の作成に使用されるミクロ電子基板および/または基板組立体から導電材を除去するための方法および装置を述べる。本発明の或る実施例の多くの特定詳細はこれらの実施例を十分に理解するために下記説明および図3ないし図11に示してある。しかしながら、当業者は本発明が追加の実施例を有し得、或いは本発明が以下に述べる詳細の幾つかなしに実施され得ることをわかるであろう。
図3ないし図9Bおよび関連した論述は全体的に本発明の実施例によるミクロ電子基板から導電材を除去するための装置に関する。図10Aないし図11および関連した論述は全体的に、例えば図3ないし図9Bを参照して説明する種類の装置を使用して導電材の角部を丸くするか或いは鈍くするための技術に関する。ここで使用する場合、語「導電材」は限定されないが、胴、白金およびアルミニウムのような金属、ドープされたシリコンおよびポリシリコンのような半導体材料を含む。語「ミクロ電子基板」は全体的に半導体装置のようなミクロ電子特徴を支持するように構成された基板および基板組立体を指している。
【0014】
図3は本発明の実施例によるミクロ電子基板または基板組立体110から導電材を除去するための装置160の部分概略的側面立面図である。この実施例の一面では、装置160は液体状態またはゲル状態にあることができる電解質131を収容している容器130を有している。ここで使用する場合、語「電解質」および「電解流体」は全体的に電解液およびゲルを指している。従って、電解流体と流体連通している構造は電解液およびゲルと流体連通している。
【0015】
ミクロ電子基板110は縁面112および2つの表面113を有している。基板110の表面113のうちの少なくとも1つが電解質131に接触するように、支持部材140がミクロ電子基板110を容器130に対して支持する。導電層111は白金、タングステン、タンタル、金、銅のような金属または他の導電材を含むことができる。この実施例の他の面では、支持体140はこれと基板110とを容器に対して移動させる基板駆動ユニット141に結合されている。例えば、基板駆動ユニット141は支持部材140を(矢印Aで示すように)並進させ、および/または支持部材140を(矢印Bで示すように)回転させることができる。
【0016】
更に、装置160は支持部材124によりミクロ電子基板110に対して支持された第1電極120aおよび第2電極120b(集合的に電極120と称する)を有するのがよい。この実施例の一面では、支持アーム124は電極120をミクロ電子基板110に対して移動させる電極駆動ユニット123に結合されている。例えば、電極駆動ユニット123は電極を導電層111と概ね平行な平面において(矢印Cで示すように)および(矢印Dで示すように)横方向にミクロ電子基板110の導電層111に対して近づけたり遠ざけたりすることができる。変更例として、電極駆動ユニット123は電極を他の方法で移動させることができ、或いは基板駆動ユニット141が基板110と電極120との十分な相対運動を行う場合、電極駆動ユニット123を削除することができる。
【0017】
図3を参照して以上で説明したどの実施例でも、電極120は電解質131および導電層111に電流を供給するためにリード線で電流源121に結合されている。作動中、電流源121は交流電流(単一相または多相)を電極120に供給する。電流は電解質131を通り、導電層111と電気化学的に反応して導電層111から物質(例えば、原子または原子郡を除去する。導電層111の選定部分から或いは導電層111全体から物質を除去するために電極120および/基板110を互いに移動させることができる。
【0018】
図3に示す装置160の実施例の一面では、電極120と導電層111との間の距離D1は第1電極120aと第2電極120bとの間の距離D2より短く設定される。更に、電解質131は一般に導電層111より高い抵抗を有している。従って、交流電流は、第1電極120aから直接、電解質131を通って第2電極120bまでではなく、第1電極120aから電解質131を通って導電層111まで、および電解質131を通って第2電極まで戻る最も小さい抵抗の経路を辿る。変更例として、導電層111を最初に通らない電極120間の直接電気的連通を解除するために、第1電極120aと第2電極120bとの間に低誘電性材料(図示せず)を位置決めするのがよい。
【0019】
図3に示す装置160の実施例の1つの特徴は電極120が基板110の導電層111に接触しないと言う点である。この構成の利点は図1および図2を参照して以上で説明した電極120と導電層111との直接電気接続から生じる残留導電材を除去することができると言う点である。例えば、装置160は、電極120が導電層111に接触しないので、電極と導電層との接触領域に隣接した残留導電材を除去することができる。
【0020】
図3を参照して以上で説明した装置160の実施例の他の特徴は基板110および電極120が電極120を導電層111に隣接した任意の箇所に位置決めするために互いに対して移動することができると言う点である。この構成の利点は導電層111全体から材料を除去するために電極120を次々に導電層のすべての部分に隣接して位置決めすることができると言う点である。変更例として、導電層111の選定部分のみを除去したい場合、導電層111の残りの部分をそのままにして、これらの選定部分まで電極120を移動させることができる。
【0021】
図4は本発明の他の実施例による基板110を支持するために位置決めされた支持部材240を有する装置260の部分概略的側面立面図である。この実施例の一面では、支持部材240は導電層111を上方に向けて基板110を支持する。図3を参照して以上で説明したように、基板駆動ユニット241が支持部材240および基板110を移動させることができる。第1および第2電極220a、220bが導電層111の上方に位置決めされ、電流源21に結合されている。支持部材224が電極220を基板110に対して支持しており、この支持部材224は図3を参照して以上で説明したものと概ね同様な方法で支持導電層111の表面の上方で電極220を移動させるために電極駆動ユニット223に結合されている。
【0022】
図4に示す実施例の一面では、装置260は更に電極220に近接して位置決めされた孔を持つ供給導管237を有する電解質容器230を備えている。従って、導電層111全体を必ずしも覆うことなしに導伝送電解質231を電極220と導電層111との間の界面領域239に局部的に配置することができる。導電層111から除去された電解質231および導電材は基板110の上方を流れ、電解質容器232に集まる。電解質231と導電材との混合物は再生器233に流れることができ、再生器233は電解質231から導電材を除去する。再生器233の下流に位置決めされたフィルタ234が電解質231の追加のろ過を行い、ポンプ235が再調整済み電解質231を戻り管路236を経て電解質容器230に戻す。
【0023】
図4に示す実施例の他の面では、装置260は導電層111に近接して位置決めされたセンサ251を有するセンサ組立体250と、センサ251に連結され、センサ251により発生された信号を処理するためのセンサ制御ユニット252とを有するのがよい。また、制御ユニット252はセンサ251を基板110に対して移動させることができる。この実施例のなお一層の面では、センサ組立体250をフィードバック経路253を経て電極駆動ユニット223および/または基板駆動ユニット241に結合することができる。従って、センサ51は導電層111のどの領域が追加の材料除去を必要とするかを定めることができ、且つ電極220をこれらの領域の上方に位置決めするために電極220および/または基板110を互いに対して移動させることができる。変更例として、(例えば、除去方法が非常に繰り返し可能である場合)、電極220および/または基板110は予め定められた運動スケジュールに従って互いに対して移動することができる。
【0024】
センサ251およびセンサ制御ユニット252は多数の適当な構成のうちのいずれかを有することができる。例えば、一実施例では、センサ251は導電材を除去する場合、基板110から反射された光の強さの、波長または位相ずれの変化を検出することによって導電層111の除去を検出する光センサであることができる。変更例として、センサ251は発光し、且つ他の波長を有する光線、例えば、X線の反射を検出することができる。更に他の実施例では、センサ251は2つの選定箇所間の導電層111の抵抗またはキャパシタンスの変化を測定することができる。この実施例のなお一層の面では、電極220の一方または両方はセンサ251の機能(ならびに上記の材料除去機能)を果たし、別のセンサ251の必要性を除去することができる。更に他の実施例では、センサ251は導電層111を除去するとき、電流源21から引出される電圧および/電流の変化を検出することができる。
【0025】
図4を参照して以上で説明した実施例のいずれにおいても、電解質231が電極220と導電相111との間の界面領域に集中されているので、センサ251を電解質231から離して位置決めすることができる。従って、電解質231がセンサ251の作動をあまり妨げそうでないので、センサ51が電解方法の進行を定める精度を向上させることができる。例えば、センサ251が光センサである場合、センサ251が界面領域239から離れた位置決めされているので、電解質231は基板110の表面から反射された光線をあまり歪ませそうでない。
【0026】
図4を参照して以上で説明した装置260の実施例の更に他の特徴は、再調整された電解質でも、新しい電解質でも、界面領域239に供給された電解質231が連続して補給されると言う点である。この特徴の利点は電極220と導電層111との電気化学反応を高く一定な程度に維持することができると言う点である。
【0027】
図5は交流電流を第1電解質331aおよび第2電解質331bを通して基板110に差し向ける装置360の部分概略的側面立面図である。この実施例の一面では、第1電解質331aは2つの第1電解質容器330aに配置されており、第2電解質331bは第2電解質容器330bに配置されている。第1電解質容器330aは第2電解質331bに部分的に沈められている。更に、装置360は第1電極320aおよび第2電極320bとして示される電極320を有しており、各電極は電流源321に結合され、且つ第1電解質容器330aのうちの一方に収容されている。変更例として、電極320のうちの一方は接地導体に結合することができる。電極320は銀、白金、銅および/または他の材料のような材料を含むことができ、第1電解質331aは塩化ナトリウム、塩化カリウム、硫酸銅および/または電極320を構成する材料と適合性である他の電解質を含むことができる。
【0028】
この実施例の一面では、第1電解質容器330aはテフロンTMや、焼結ガラス、石英またはサファイヤのような焼結材料、またはイオンを第1電解質容器330aと第2電解質容器330bとの間を前後に通せるが、(例えば、塩ブリッジと概ね同様な方法で)第2電解質容器330bを電極320に向けて内方に通せない他の適当な多孔性材料から形成された浸透性隔離膜のような流れ抵抗322を有する。変更例として、第1電解質331aまたは第2電解質331bを流れ抵抗322を通して戻すことなしに第1電解質331aを流れ抵抗322を通して外方に差し向けるのに十分な圧力または流量で第1電解質331aを第1電解質減339から電解質容器330aに供給することができる。いずれの実施例でも、第2電解質331bは抵抗322を通る第1電解質331aの流れにより電極320に電気的に結合されたままである。
【0029】
この実施例の一面では、装置360はまた導電層111を電極の方に向けて基板110を支持する支持部材340を有するのがよい。例えば、支持部材340を第2電解質容器330bに位置決めすることができる。この実施例の更に他の面では、支持部材340および/または電極320は1つまたはそれ以上の駆動ユニット(図示せず)により互いに対して移動可能であることができる。
【0030】
図5を参照して以上で説明した装置360の実施例の1つの特徴は第1電解質331aを電極320と適合可能であるように選択することができると言う点である。この特徴の利点は第1電解質331aが在来の電解質ほどは電極320を悪化させそうではない。逆に、第2電解質331bは流れ抵抗22により電極320から化学的に隔離されているので、が電極に及ぼす作用を無視して第2電解質331bを選択することができる。従って、第2電解質331bは塩酸または基板110の導電層111と積極的に反応する他の剤を含むことができる。
【0031】
図6は本発明の幾つかの実施例による形状および構成を有する複数の電極の下に位置決めされたミクロ電子基板110の頂面平面図である。例示の目的で、幾つかの異なる種類の電極が同じミクロ電子基板110に近接して位置決めされて示されているが、実際には、同じ種類の電極を単一のミクロ電子基板110に対して位置決めすることができる。
【0032】
一実施例では、電極720a、720bをグループ化して電極対770aを構成することができ、各電極720a、720bは電流源121(図3)の対向端子に結合されている。電極720a、720bは細長いストリップ状形状を有しており、基板110の直径にわたって互いに平行に延びるように配列することができる。電極対770aの隣接電極間の間隔は図3を参照して以上で説明したように電流を基板110に差し向けるように選択することができる。
【0033】
別の実施例では、電極720c、720dをグループ化して電極対770bを構成することができ、各電極720c、720dはミクロ電子基板110の中心に向けて内方にテーパである楔または「パイ」形状を有することができる。更に他の実施例では、幅狭いストリップ状電極720e、720fをグループ化して電極対770cを構成することができ、各電極720e、720fはミクロ電子基板110の中心から半径方向外方に延びている。
【0034】
更に他の実施例では、単一の電極720gがミクロ電子基板110の領域のほぼ半分にわたって延びることができ、また半円形のプラットホーム形状を有することができる。電極720gはその鏡面像に対応する形状を有する他の電極(図示せず)とグループ化することができ、両電極を電流源121に結合して図3ないし図5を参照して以上で説明した方法のうちのいずれの方法でも交流電流をミクロ電子基板に供給することができる。
【0035】
図7は図6を参照して以上で説明した電極720cの下に位置決めされた基板110の一部の部分概略的横断面側面立面図である。この実施例の一面では、電極720cは上面771と、この上面771と反対側にあって基板110の導電層111に面している下面772とを有している。下面772は電極720cに楔状輪郭を与えるようにこの実施例の一面では基板110の中心113から基板110の周辺112に向けて下方にテーパであることができる。変更例として、電極720cは下面772が図7に示すように位置決めされ且つ上面771が下面772と平行である板状形状を有することができる。各実施例の1つの特徴は電極720cと基板110との電気的結合が基板110の中心113に向ってより基板110の周囲112に向って強くなることができると言う点である。この特徴は基板110の周囲112が基板110の中心よりも速い速度で電極720cに対して移動する場合、例えば、基板110がその中心113のまわりに回転する場合に有利である。従って、電極720cはこれと基板110との間の相対運動を引起すように成形することができる。
【0036】
他の実施例では、電極720cは他の形状を有することができる。例えば、下面772は平らな輪郭ではなく湾曲輪郭を有することができる。変更例として、図6を参照して以上で説明した電極のいずれも(または図6に示したもの以外の形状を有する他の電極)は傾斜した或いは湾曲した下面を有することができる。更に他の実施例では、電極はこれらと基板110との相対運動を引起す他の形状を有することができる。
【0037】
図8Aは本発明の他の実施例による複数の電極を支持するための電極支持体473の部分概略図である。この実施例の一面では、電極支持体473は各々が第1電極420aまたは第2電極420bを収容する複数の電極孔474を有することができる。第1電極420aは孔474を介して第1リード線428aに結合されており、第2電極420bは第2リード線428bに結合されている。第1リード線428a、428bの両方は電流源421に結合されている。従って、第1および第2電極420a、420bの各対470は図3ないし図5を参照して以上で説明した基板110および電解質により完成される回路の一部を構成する。
【0038】
この実施例の一面では、第1リード線428aは短絡および/またはリード線間の容量性結合の可能性を減じるために第2リード線428bから片寄ることができる。この実施例のなお一層の面では、電極支持体473は図1ないし図7を参照して以上で説明した形状のうちのいずれかに概ね同様な形状を有することができる。例えば、図6をして以上で説明した個々の電極のうちの任意の電極(例えば、320a、320c、320eまたは320g)を、同じ全体形状を有し且つ各々が第1電極420aまたは第2電極420bのうちの1つを収容する複数の孔474を有する電極支持体473を交換することができる。
【0039】
この実施例の更に他の面では、図8Aに示す電極対470は電極420a、420bとミクロ電子基板110(図7)との間の近接に対応する方法で配列することができ、および/または電極対470は電極420a、420bとミクロ電子基板110との相対運動の速度に対応するように配列することができる。例えば、電極対470は基板110の周囲112に、或いは電極対470と基板110との相対速度が比較的高いような他の領域(図7参照)により密に集中することができる。従って、電極対470のこの高い集中度により、高い相対速度を補償する高い電解電流を供給することができる。しかも、各電極対470の第1電極420aおよび第2電極420bはこれらの電極が導電層111(図7参照)に近接する(基板110の周囲112のような)領域において互いに比較的近接することができる。何故なら、導電層111への密な近接により第1電極420aと第2電極420bとの直接電気結合の可能性を減じるからである。この実施例の更に他の面では、異なる電極対470の供給される振幅、周波数および/または波形の形状は電極対470とミクロ電子基板110との間隔および電極対470とミクロ電子基板110との相対速度のようなファクタに応じて変化することができる。
【0040】
図8Bおよび図8Cは本発明の更に他の実施例による同心に配列された(第1電極820aおよび第2電極820bとして示される)電極820を示している。図8Bに示す一実施例では、第1電極820aを第2電極820bのまわりに同心に位置決めすることができ、誘電体829を第1電極820aと第2電極820bとの間に配置することができる。第1電極820aは図8Bに示すように第2電極820bのまわりに完全な360°の弧を構成することができ、或いは変更例として、第1電極820aは360°より小さい弧を構成することができる。
【0041】
図8Cに示す他の実施例では、隣接電極820間に誘電体829を配置して第1電極820aを2つの第2電極820b間に同心に配置することができる。この実施例の一面では、電流を位相ずれなしに第2電極820bの各々に供給することができる。変更例として、一方の第2電極820bに供給された電流を他方の第2電極820bに供給された電流に対して位相ずれさせることができる。この実施例のなお一層の面では、各第2電極820bに供給された電流は位相以外の特性、例えば、振幅が異なることができる。
【0042】
図8Bおよび図8Cについて以上で説明した電極820の一特徴は、第1電極820aが第2電極820bを他の電流源から干渉から遮蔽することができると言う点である。例えば、第2電極820bを遮蔽するように第1電極820aを接地導体に結合することができる。この構成の利点は電極820を経て基板110(図7)に供給された電流をより正確に制御することができると言う点である。
【0043】
図9Aは図3ないし図8Cを参照して以上で説明した構成要素のうちの幾つかの概略回路図である。図9Aに概略的に示すように、電流源521がリード線528a、528bでそれぞれ第1電極520aおよび第2電極520bに結合されている。電極520a、520bは2組の平行キャパシタおよび抵抗により概略的に表すことができる構成で電解質531によりミクロ電子基板110に結合されている。第3キャパシタおよび抵抗はミクロ電子基板110が接地導体または他の電位に対して「浮動する」ことを概略的に示している。
【0044】
図9Aに示す実施例の一面では、図9Bに示すように電流源521により生じる信号を変調する振幅変調器522に電流源521を結合することができる。従って、電流源521は高周波904を発生させることができ、振幅変調器522は低周波902を高周波904に重畳することができる。例えば、高周波904は低周波902により定められる正方形波包絡線内に含まれる一連の正または負の電圧スパイクを有することができる。高周波904の各スパイクは電荷を誘電体から電解質へ移送すべく比較的急な上昇時傾きおよびより徐々の下降時傾きを有することができる。下降時傾きは高周波904で示すように直線、または高周波904aで示すように曲線を形成することができる。他の実施例では、高周波904および低周波902は、例えば電極420に隣接した誘電体および電解質の特定の特性、基板110の特性および/または基板110から材料を除去する目標速度に依存する他の形状を有することができる。
【0045】
この実施例の利点は高周波信号が所望の電気エネルギを電極520a、520bからミクロ電子基板110へ伝達することができ、その一方、低周波信号が電解質531とミクロ電子基板110の導電層111との電気化学反応を効果的に促進することができると言う点である。従って、図3ないし図8Cを参照して以上で説明した実施例のいずれも電流源に加えて駿府区変調器を有することができる。
【0046】
図10Aないし図10Fは図3ないし図8Cを参照して以上で説明した装置のうちの任意の装置を使用して本発明の他の実施例によるミクロ電子基板に特徴を形成する方法を概略的に示している。この実施例の一面では、この方法は浅溝隔離(STI)特徴を形成することを含み、他の実施例では、この方法は他の種類の特徴を形成することを含むことができる。これらの実施例のいずれにおいても、この方法は以下により詳細に説明するように導電材の角部を丸くしたり或いは鈍くしたりすることを含むことができる。
【0047】
図10Aは導電性、部分導電性および/または半導電性の材料1011(一括して導電材1011と称する)を持つ表面1013を有するミクロ電子基板1010の一部を示している。例えば、一実施例では、導電材1011はホウ素またはリンがドープされたシリコンを含むことができる。他の実施例では、導電材1011は他の導電性または半導電性材料を含むことができる。これらの実施例のいずれにおいても、この方法は更に、例えば誘電体または他のミクロ電子特徴を支持するために導電材1011に孔を形成することを含むことができる。この実施例の一面では、この方法は導電材1011に酸化物層1014を配置し、次いで酸化物層1014に窒化物層1015を配置することを含みことができる。ミクロ電子特徴の所望の位置に対応する開口部1017を有するマスク1016を窒化物層1015に隣接して位置決めし、ミクロ電子基板1010をエッチング剤に晒す。
【0048】
図10Bに示すように、エッチング剤は窒化物層1015を通って、酸化物層1014を通っておよび導電材1011の上面1065を通って延びる孔1060または他の凹部を形成するために開口部1017の下に位置決めされる材料を除去することができる。従って、孔1060は上面1065に対して概ね横方向の側壁部1064と、側壁部1064と上面1065との交差点における角部1063とを有することができる。
【0049】
図10Cを参照して説明すると、角部1063を丸くするか或いは鈍くする前に、窒化物層1015および酸化物層1014を角部1063からエッチング除去することができる。例えば、この実施例の一面では、約500部の水、約1部の弗化水素酸および約1部の塩酸を有する液状エッチング剤が窒化物層1015および酸化物層1014をエッチングして角部1063の近くの導電材1011の上面1065を露出することができる。この実施例のなお一層の面では、エッチング方法は約60℃の温度で完了することができる。別の実施例では、図11を参照して以下でより詳細に説明するように、角部1063から窒化物層1015および酸化物層1014をエッチングする工程を省くこともできる。
【0050】
図10Dに示すように、露出された角部1063は丸くするか或いは鈍くして丸い角部1063a(図10Dに破線で示す)を形成することができる。例えば、この実施例の一面では、電解流体1031を角部1063に隣接して配置し、第1電極1020aおよび第2電極1020b(一括して電極1020と称する)と流体連通させることができる。この実施例のなお一層の面では、電極1020を約1ミリメートルないし約2ミリメートルの間隔だけミクロ電子基板1010から隔てることができる。他の実施例では、この間隔は他の値を有することもできる。電極1020のうちの少なくとも1つを図3ないし図9Bを参照して以上で説明したものと概ね同様な方法で交流電流源のような電位源に結合することができる。従って、電流は電極1020のうちの1つから電解流体1031を通って角部1063まで流れて角部1063のところの導電材1011を酸化することができる。電流は導電材1011を通り、且つ電解流体1031を通って他の電極1020に戻って電気回路を完成することができる。角部1063における酸化された材料を電解流体との化学相互作用により除去して丸い角部1063aを形成することができる。
【0051】
この実施例の一面では、電流を約1ないし約500mA/cm2(特定の実施例では、約50mA/cm2)の速度、約60Hzの周波数および約15Vrmsで電解流体に導入することができる。変更例として、電流は他の特性を有することができる。これらの実施例のいずれにおいても、電解流体1031の組成は酸化物層1014および窒化物層1015をエッチングするのに使用されるエッチング剤の組成と同じであることができる。この実施例のなお一層の面では、孔1060の側壁部1064におけるエッチングを減じるか或いは省くように電解流体1031の成分を選択することができる。例えば、導電材1011がシリコンを含む場合、電解流体1031中の塩酸が側壁部1064におけるエッチングを少なくとも減じるように流体のpHを低減することができる。従って、電解流体1031は(a)角部1063における導電材を酸化するために電流を角部1063に導くのに十分に導電性であり、且つ(b)角部1063から酸化された材料を除去するのに十分に反応性であることができるが、(c)孔1060の側壁部1064から未酸化の材料を除去するほどは反応性ではない。変更例として、シリコン側壁部1064のエッチング率を低減するためにエタングリコールを電解流体1031に添加することができる。他の実施例では、上記のように角部1063から材料を除去するのを可能にしながら、側壁部1064における材料除去率を制御するために他の化学薬剤を電解流体1031に入れることができる。
【0052】
図10Eは角部1063(図10D)を丸くして鈍い角部1063aを形成した後の図10Dに示すミクロ電子基板1010の一部を示している。この実施例の一面では、角部1063aの横断面形状はほぼ円形の弧を描くことができる。他の実施例では、鈍い角部1063aは他の形状を有することができる。これらの実施例のいずれにおいても、鈍い角部1063aは図10Dに示す鋭い角部より丸く、すなわち、鋭くない。
【0053】
図10Fは側壁部1064を被覆するために孔1060に配置されたゲート酸化物材1066を示している。孔1060内のゲート酸化物1066に在来のゲート材1067を配置することによりゲートを形成することができる。
【0054】
図10Aないし図10Fを参照して以上で説明した方法の実施例の一特徴は、ミクロ電子基板1110の温度を室温より著しく高く上昇させることなしに、導電材1011の側壁部1064と上面1065との交差点に形成された初めは鋭い角部1063を鈍くするか或いは丸くすることができると言う点である。従って、鈍い角部1063aはミクロ電子基板1010の作動中、ミクロ電子基板1010の他の特徴との干渉を生じてしまう電磁信号を発信しそうではない。更に、ミクロ電子基板は高温環境においてあまり時間を費やさない結果、製造があまり高価ではなく、且つより信頼性がある。
【0055】
図10Aないし図10Fを参照して以上で説明した方法の実施例の他の特徴はこの方法が自己制限性であることができると言う点である。例えば、角部1063における導電材1011が酸化してエッチング除去されるにつれて、角部1063が鈍くなり、電極1020と流体連通している他の導電表面ほどは急速に電流を引き付けそうにない。従って、この方法は他の材料除去方法のように密に監視する必要がない。
【0056】
図11は本発明の他の実施例によるミクロ電子基板1110の導電性角部を丸くしたり或いは鈍くしたりする方法の部分概略図である。この実施例の一面では、ミクロ電子基板1110は図10Bを参照して説明したものと概ね同じ方法で配列されて導電材1111、酸化物層1114および窒化物層1115を有する。図10Bを参照して説明したものと概ね同様な方法で窒化物層1115および酸化物層1114を通って導電材1111の中まで孔1160をエッチングする。孔1160はこれらが導電材1111の上面1165に交差するところで鋭い角部1163を形成する側壁部1164を有することができる。
【0057】
この実施例のなお一層の面では、酸化物層1114および窒化物層1115を角部1163から最初にエッチング除去することなしに初めは鋭い角部1163を丸くするために第1電極1120aおよび第2電極1120bをミクロ電子基板1110に配置された電解質1131と流体連通状態で位置決めすることができる。従って、酸化物層1114および窒化物層1115は、少なくともこれらがミクロ電子基板1110から除去されるまで、初めは丸い角部1163aの上に張り出している。この方法の利点は図10Cを参照して以上で説明した工程を省くことができる。
【0058】
以上のことから、本発明の特定の実施例を例示の目的で説明したが、本発明の精神および範囲を逸脱することなしに種々の変更例を行うことができることはわかるであろう。例えば、STI特徴以外の特徴を形成するのに上記方法を使用することができる。従って、本発明は添付した請求項による場合以外の点で限定されない。
【図面の簡単な説明】
【0059】
【図1A】先行技術による半導体基板に半導体特徴を形成する浅溝隔離方法の概略図である。
【図1B】先行技術による半導体基板に半導体特徴を形成する浅溝隔離方法の概略図である。
【図1C】先行技術による半導体基板に半導体特徴を形成する浅溝隔離方法の概略図である。
【図2A】先行技術による半導体基板から導電物質を除去する装置の部分概略側面立面図である。
【図2B】先行技術による半導体基板から導電物質を除去する装置の部分概略側面立面図である。
【図3】支持部材および一対の電極を有し、ミクロ電子基板から導電物質を除去する本発明による装置の部分概略側面立面図である。
【図4】導電物質を除去し、物質を除去する対象のミクロ電子基板の特性を感知するための本発明による装置の部分概略側面立面図である。
【図5】本発明の更に他の実施例による2つの電極を有する装置の部分概略側面立面図である。
【図6】本発明の更に他の実施例による複数の電極に隣接した基板の部分概略平面図である。
【図7】本発明の更に他の実施例による電極および基板の横断面側面立面図である。
【図8A】本発明の更に他の実施例による電極対を収容する支持体の一部の部分概略等角投影図である。
【図8B】本発明の更に他の実施例による電極の等角投影図である。
【図8C】本発明の更に他の実施例による電極の等角投影図である。
【図9A】本発明の更に他の実施例によるミクロ電子基板を電解で処理するための回路および波形を概略的に示す図である。
【図9B】本発明の更に他の実施例によるミクロ電子基板を電解で処理するための回路および波形を概略的に示す図である。
【図10A】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図10B】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図10C】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図10D】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図10E】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図10F】本発明の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法を概略的に示す図である。
【図11】本発明の他の実施例によるミクロ電子基板の導電物質における孔の角部を丸くしたり或いは鈍くしたりする方法の部分概略図である。

Claims (71)

  1. ミクロ電子基板を処理する方法において、
    ミクロ電子基板の導電物質に隣接して電解流体を配置し、導電物質は第1平面に第1表面、およびこの第1表面に凹部を有しており、凹部は第2平面における第2表面により境界決めされており、導電物質は更に第1表面と第2表面との間に角部を有しており、
    第1および第2電極を電解流体に流体連通して位置決めし、電極のうちの少なくとも一方を電位源に結合することによって角部から導電物質の少なくとも一部を除去することを特徴とするミクロ電子基板を処理する方法。
  2. ミクロ電子基板は表面を有しており、凹部は表面に対して概ね横方向に延びており、更に導電物質の少なくとも一部の除去は2つの電極を表面の方に向くように位置決めし、電極のうちの少なくとも一方を電位源に結合し、表面と電極との間に電解質を配置することを含むことを特徴とする請求項1に記載の方法。
  3. ミクロ電子基板から間隔を隔てた電極から電気信号を発信し、
    導電物質の角部のところで電気信号を受信し、
    電気信号を導電物質に通すことにより角部のところの導電物質の少なくとも一部を酸化し、
    導電物質の酸化部分を化学エッチング剤にさらすことを更に含むことを特徴とする請求項1に方法。
  4. 導電物質の第1表面は概ね非導電性の物質に近接して位置決めされ、概ね非導電性の物質は第1表面と電極のうちの少なくとも一方との間に位置決めされ、角部からの導電物質の少なくとも一部の除去は概ね非導電性の物質と係合された導電物質を除去することを含むことを特徴とする請求項1に記載の方法。
  5. 導電物質に概ね非導電性の層を配置し、
    角部から導電物質の少なくとも一部を除去する前に概ね非導電性の層の少なくとも一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項1に記載の方法。
  6. 導電物質に酸化物層を配置し、
    酸化物層に窒化物層を配置し、
    角部から導電物質を除去する前に窒化物層の少なくとも一部および酸化物層の一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項1に記載の方法。
  7. 導電物質の除去は導電物質の少なくとも一部をこれに電流を通すことによって酸化し、この部分をエッチング剤にさらすことを含むことを特徴とする請求項1に記載の方法。
  8. 水と塩酸および弗化水素酸のうちの少なくとも一方とを含むように電解質を選択することを更に含むことを特徴とする請求項1に記載の方法。
  9. 導電物質の少なくとも一部の除去は約1ミリアンペア/cm2から約500ミリアンペア/cm2までの割合で電流を導電物質に通すことを含むことを特徴とする請求項1に記載の方法。
  10. 導電物質の少なくとも一部の除去は約15ボルトrmsを導電物質に供給するように電位源を選択することを含むことを特徴とする請求項1に記載の方法。
  11. 導電物質の少なくとも一部の除去はほぼ60Hzで変化するように導電物質を通る電流を選択することを含むことを特徴とする請求項1に記載の方法。
  12. 導電物質の少なくとも一部の除去は導電物質を通る電流を交流電流であるように選択することを含むことを特徴とする請求項1に記載の方法。
  13. 水と、塩酸と塩化水素酸とを約500:1:1の比で含むように電解流体を選択することを更に含むことを特徴とする請求項1に記載の方法。
  14. ドープされたシリコンを含むように導電物質を選択することを更に含むことを特徴とする請求項1に記載の方法。
  15. 白金、タンタルおよびグラファイトのうちの少なくとも1つを含むように第1および第2電極の少なくとも一方を選択することを更に含むことを特徴とする請求項1に記載の方法。
  16. 第1および第2電極の少なくとも一方をミクロ電子基板から約1ミリメートルから約2ミリメートルまでの距離を隔てて位置決めすることを更に含むことを特徴とする請求項1に記載の方法。
  17. 角部から物質を除去した後、絶縁層を凹部の壁部に配置することを更に含むことを特徴とする請求項1に記載の方法。
  18. 誘電体を凹部に配置することを更に含むことを特徴とする請求項1に記載の方法。
  19. 導電物質の少なくとも一部の除去は角部を丸くすることによって導電物質を角部から除去する速度を減じることを含むことを特徴とする請求項1に記載の方法。
  20. ミクロ電子基板を処理する方法において、
    ミクロ電子基板の導電物質に隣接して概ね非導電性の物質を配置し、
    概ね非導電性の物質を通って導電物質の中へ延びる凹部を形成し、この凹部は導電物質と概ね非導電性の物質との間の界面に少なくとも隣接して角部を構成しおり、
    角部を電位に露出させることによって角部から導電物質の少なくとも一部を除去して角部を少なくとも部分的に鈍くすることを含むことを特徴とするミクロ電子基板を処理する方法。
  21. 導電物質の少なくとも一部の除去はミクロ電子基板に近接し且つそこから間隔を隔てて第1電極および第2電極を位置決めし、これらの電極のうちの少なくとも一方を電位源に結合し、電流を電極のうちの少なくとも一方から角部へ通して角部のところの導電物質を酸化し、角部のところの酸化された導電物質をエッチング剤にさらすことを含むことを特徴とする請求項20に記載の方法。
  22. ミクロ電子基板から間隔を隔てた電極から電気信号を発信し、
    導電物質の角部のところで電気信号を受信し、
    電気信号を導電物質に通すことにより角部のところの導電物質の少なくとも一部を酸化し、
    導電物質の酸化された部分を化学エッチング剤にさらすことを更に含むことを特徴とする請求項20に記載の方法。
  23. 角部からの導電物質の少なくとも一部の除去は概ね非導電性の物質と係合された導電物質を除去することを含むことを特徴とする請求項20に記載の方法。
  24. 角部から導電物質の少なくとも一部を除去する前に概ね非導電性の物質の少なくとも一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項20に記載の方法。
  25. 酸化物層を導電物質に配置し、
    窒化物層を酸化物層に配置し、
    角部から導電物質の少なくとも一部を除去する前に窒化物層の少なくとも一部および酸化物層の一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項20に記載の方法。
  26. 導電物質の除去は導電物質の少なくとも一部をこれに電流を通すことによって酸化し、この部分をエッチング剤にさらすことを含むことを特徴とする請求項20に記載の方法。
  27. 導電物質の少なくとも一部の除去は約100ミリアンペアの割合で電流を導電物質に通すことを含むことを特徴とする請求項20に記載の方法。
  28. 導電物質の少なくとも一部の除去は約15ボルトrmsの電位で電流を導電物質の中へ通すことを含むことを特徴とする請求項20に記載の方法。
  29. 導電物質の少なくとも一部の除去はほぼ60Hzの周波数で電流を導電物質の中へ通すことを含むことを特徴とする請求項20に記載の方法。
  30. 導電物質を通る電流を交流電流であるように選択することを含むことを特徴とする請求項20に記載の方法。
  31. ドープされたシリコンを含むように導電物質を選択することを更に含むことを特徴とする請求項20に記載の方法。
  32. 導電物質の少なくとも一部の除去は第1および第2電極を角部と流体連通して位置決めし、電極のうちの少なくとも一方を電位源に結合し、白金、タンタルおよびグラファイトのうちの少なくとも1つを含むように第1および第2電極の少なくとも一方を選択することを更に含むことを特徴とする請求項20に記載の方法。
  33. 角部から物質を除去した後、絶縁層を凹部の壁部に配置することを更に含むことを特徴とする請求項20に記載の方法。
  34. トランジスタゲートを凹部に配置することを更に含むことを特徴とする請求項20に記載の方法。
  35. ミクロ電子基板は表面を有しており、凹部は表面に対して概ね横方向に延びており、更に導電物質の少なくとも一部の除去は2つの電極を表面の方に向くように位置決めし、電極のうちの少なくとも一方を電位源に結合し、表面と電極との間に電解質を配置することを含むことを特徴とする請求項20に記載の方法。
  36. 角部を丸くすることによって角部から物質を除去する速度を減じることを更に含むことを特徴とする請求項20に記載の方法。
  37. ミクロ電子基板を処理する方法において、
    ミクロ電子基板のドープされたシリコン物質に酸化物層を形成し、
    窒化物層を酸化物層に配置し、
    窒化物層および酸化物層を通って導電物質の中へ延びる凹部をエッチングし、
    凹部に近接した窒化物層および酸化物層の一部を除去して導電物質の角部を露出させ、
    導電物質の角部に隣接して電解流体を配置し、
    ミクロ電子基板に近接し且つそこから間隔を隔てて第1電極および第2電極を位置決めし、これらの電極のうちの少なくとも一方を電位源に結合することによって角部のところの導電物質の少なくとも一部を酸化し、
    酸化された物質をエッチング剤にさらすことによって酸化された物質の少なくとも一部を除去し、
    角部を丸くすることによって物質を角部から除去する速度を減じて少なくとも一方の電極から角部までの電流の流れを減少させることを含むことを特徴とするミクロ電子基板を処理する方法。
  38. 凹部に近接した窒化物層および酸化物層の一部の除去は第1速度で窒化物層から物質を除去し、第2速度で酸化物層から物質を除去することを含み、第1速度は第2速度にほぼ等しいことを特徴とする請求項37に記載の方法。
  39. 酸化された物質の少なくとも一部を除去した後、エッチング剤で酸化物層および窒化物層を除去することを更に含むことを特徴とする請求項37に記載の方法。
  40. 凹部に近接した窒化物層および酸化物層の一部の除去は窒化物層および酸化物層に隣接してエッチング剤を配置することを含み、エッチング剤は電解流体の化学組成とほぼ同じ化学組成を有していることを特徴とする請求項37に記載の方法。
  41. ミクロ電子基板を処理する方法において、
    ミクロ電子基板の導電物質に凹部を形成し、この凹部は孔と導電物質の平面との交差点に角部を構成しており、
    凹部に導電性ミクロ電子特徴を形成し、
    凹部により構成される角部を丸くすることによって導電性ミクロ電子特徴からの電磁放射を制御し、角部を丸くすることは電位源を角部に電気的に結合して導電物質を酸化し、酸化された物質をエッチング剤にさらすことによって角部から酸化された物質を除去することを含むことを特徴とするミクロ電子基板を処理する方法。
  42. 導電物質における凹部の形成は半導体物質に凹部を形成することを含むことを特徴とする請求項41に記載の方法。
  43. 角部を丸くすることは第1電極および第2電極をミクロ電子基板に近接して且つそこから間隔を隔てて位置決めし、第1および第2電極のうちの少なくとも一方を電位源に結合し、電流を第1および第2電極のうちの少なくとも一方から電解流体を通して角部まで通して角部のところの導電物質を酸化し、角部のところの酸化された導電物質をエッチング剤にさらすことを含むことを特徴とする請求項41に記載の方法。
  44. ミクロ電子基板から間隔を隔てた電極から電気信号を発信し、
    導電物質の角部のところで電気信号を受信し、
    電気信号を導電物質に通すことによって角部のところの導電物質の少なくとも一部を酸化し、
    導電物質の酸化された部分を化学エッチング剤にさらすことを更に含むことを特徴とする請求項41に記載の方法。
  45. 導電物質は概ね非導電性の物質に近接して位置決めされ、概ね非導電性の物質は導電物質の平面と少なくとも一方の電極との間に位置決めされ、角部からの導電物質の少なくとも一部の除去は概ね非導電性の物質と係合された導電物質を除去することを含むことを特徴とする請求項41に記載の方法。
  46. 導電物質に非導電層を配置し、
    角部から導電物質の少なくとも一部を除去する前に、非導電層の少なくとも一部を除去して導電物質の角部を露出されることを更に含むことを特徴とする請求項41に記載の方法。
  47. 酸化物層を導電物質に配置し、
    窒化物層を酸化物層に配置し、
    角部から導電物質の少なくとも一部を除去する前に、窒化物層の少なくとも一部および酸化物層の一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項41に記載の方法。
  48. ドープされたシリコンを含むように導電物質を選択することを更に含むことを特徴とする請求項41に記載の方法。
  49. 角部を丸くした後に絶縁層を凹部の壁部に配置することを更に含むことを特徴とする請求項41に記載の方法。
  50. トランジスタゲートを凹部に形成することを更に含むことを特徴とする請求項41に記載の方法。
  51. ミクロ電子基板は表面を有しており、凹部は表面に対して概ね横方向に延びており、更に角部を丸くすることは2つの電極を表面の方に向くように位置決めし、電極のうちの少なくとも一方を電位源に結合し、表面と電極との間に電解質を配置することを含むことを特徴とする請求項41に記載の方法。
  52. 概ね非導電性の物質をミクロ電子基板の導電物質に隣接して配置し、
    概ね非導電性の物質を通って導電物質の中へ延びる凹部を形成し、この凹部は導電物質と概ね非導電性の物質との間の界面に少なくとも近接して角部を構成しており、
    角部を電位にさらすことによって導電物質の少なくとも一部を角部から除去して角部を少なくとも部分的に鈍くすることよりなる方法によって形成されたミクロ電子基板。
  53. 導電物質の少なくとも一部の除去は第1電極および第2電極をミクロ電子基板に近接し且つそこから間隔を隔てて位置決めし、電極のうちの少なくとも一方を電位源に結合し、電流を電極のうちの少なくとも一方から角部に通して角部のところの導電物質を酸化し、角部のところの酸化された導電物質をエッチング剤にさらすことを含むことを特徴とする請求項52に記載のミクロ電子基板。
  54. 方法が
    ミクロ電子基板から間隔を隔てた電極から電気信号を発信し、
    導電物質の角部で電気信号を受信し、
    電気信号を導電物質に通すことによって角部のところの導電物質の少なくとも一部を酸化し、
    導電物質の酸化された部分を化学エッチング剤にさらすことを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  55. 角部からの導電物質の少なくとも一部の除去は概ね導電性の物質と係合された導電物質を除去することを含むことを特徴とする請求項52に記載のミクロ電子基板。
  56. 方法が角部から導電物質の少なくとも一部を除去する前に概ね導電性の物質の少なくとも一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  57. 方法が
    酸化物層を導電物質に配置し、
    窒化物層を酸化物層に配置し、
    角部から導電物質の少なくとも一部を除去する前に窒化物層の少なくとも一部および酸化物層の一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  58. 導電物質の除去は導電物質の少なくとも一部をそれに電流を通すことにより酸化し、この部分をエッチング剤にさらすことを含むことを特徴とする請求項52に記載のミクロ電子基板。
  59. 方法が導電物質をドープされたシリコンを含むように選択することを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  60. 導電物質の少なくとも一部の除去は導電物質を通る電流を交流電流であるように選択することを含むことを特徴とする請求項52に記載のミクロ電子基板。
  61. 方法が部から物質を除去した後、絶縁層を凹部の壁部に配置することを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  62. 方法が凹部にトランジスタゲートを形成することを更に含むことを特徴とする請求項52に記載のミクロ電子基板。
  63. 導電物質の少なくとも一部の除去は2つの電極をミクロ電子基板の表面の方に向くように位置決めし、これらの電極のうちの少なくとも一方を電位源に結合し、表面と電極との間に電解流体を配置することを含むことを特徴とする請求項52に記載のミクロ電子基板。
  64. 導電物質に隣接して電解流体を配置し、導電物質は第1平面に第1表面および第1表面に凹部を有しており、凹部は第2平面における第2表面により境界決めされており、導電物質は更に第1表面と第2表面との間に角部を有しており、
    第1および第2電極を電解流体と流体連通して配置し、電極のうちの少なくとも一方を電位源に結合することによって角部から導電物質の少なくとも一部を除去することよりなる方法により形成されたミクロ電子基板。
  65. 凹部はミクロ電子基板の表面に対して概ね横方向に延びており、導電物質の少なくとも一部の除去は2つの電極をミクロ電子基板の表面の方に向くように位置決めし、これらの電極のうちの少なくとも一方を電位源に結合し、表面と電極との間に電解流体を配置することを含むことを特徴とする請求項64に記載のミクロ電子基板。
  66. 方法が
    電極のうちの少なくとも一方から電気信号を発信し、この電極はミクロ電子基板から間隔を隔てており、
    導電物質の角部で電気信号を受信し、
    電気信号を導電物質に通すことによって角部のところの導電物質の少なくとも一部を酸化し、
    導電物質の酸化された部分を化学エッチング剤にさらすことを更に含むことを特徴とする請求項64に記載のミクロ電子基板。
  67. 導電物質の第1表面は概ね非導電性の物質に近接して位置決めされており、概ね非導電性の物質は第1表面と電極のうちの少なくとも一方との間に位置決めされており、角部からの導電物質の少なくとも一部の除去は概ね非導電性の物質と係合された導電物質を除去することを含むことを特徴とする請求項64に記載のミクロ電子基板。
  68. 酸化物層を導電物質に配置し、
    窒化物層を酸化物層に配置し、
    窒化物層の少なくとも一部および酸化物層の一部を除去して導電物質の角部を露出させることを更に含むことを特徴とする請求項64に記載のミクロ電子基板。
  69. 導電物質の除去は導電物質の少なくとも一部をそれに電流を通すことにより酸化し、この部分をエッチング剤にさらすことを含むことを特徴とする請求項64に記載のミクロ電子基板。
  70. 導電物質の少なくとも一部の除去は導電物質を通る電流を交流電流であるように選択することを含むことを特徴とする請求項64に記載のミクロ電子基板。
  71. トランジスタゲートを孔に形成することを更に含むことを特徴とする請求項64に記載のミクロ電子基板。
JP2003507879A 2001-06-21 2002-06-20 ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置 Pending JP2004531899A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/887,767 US7094131B2 (en) 2000-08-30 2001-06-21 Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US09/888,084 US7112121B2 (en) 2000-08-30 2001-06-21 Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US09/888,002 US7160176B2 (en) 2000-08-30 2001-06-21 Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
PCT/US2002/019496 WO2003001582A2 (en) 2001-06-21 2002-06-20 Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material

Publications (2)

Publication Number Publication Date
JP2004531899A true JP2004531899A (ja) 2004-10-14
JP2004531899A5 JP2004531899A5 (ja) 2008-08-07

Family

ID=27420529

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003507878A Expired - Fee Related JP4446271B2 (ja) 2001-06-21 2002-06-20 ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置
JP2003507879A Pending JP2004531899A (ja) 2001-06-21 2002-06-20 ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003507878A Expired - Fee Related JP4446271B2 (ja) 2001-06-21 2002-06-20 ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置

Country Status (6)

Country Link
EP (2) EP1399957A2 (ja)
JP (2) JP4446271B2 (ja)
KR (2) KR100663662B1 (ja)
CN (1) CN100356523C (ja)
AU (1) AU2002316303A1 (ja)
WO (2) WO2003001582A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848970B2 (en) 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6837983B2 (en) * 2002-01-22 2005-01-04 Applied Materials, Inc. Endpoint detection for electro chemical mechanical polishing and electropolishing processes
US7842169B2 (en) 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
US7998335B2 (en) 2005-06-13 2011-08-16 Cabot Microelectronics Corporation Controlled electrochemical polishing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241129A (ja) * 1988-03-23 1989-09-26 Toshiba Corp 半導体装置の製造方法
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
JPH10189909A (ja) * 1996-12-27 1998-07-21 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
WO1999026758A1 (en) * 1997-11-25 1999-06-03 John Hopkins University Electrochemical-control of abrasive polishing and machining rates
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6143155A (en) * 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6121152A (en) * 1998-06-11 2000-09-19 Integrated Process Equipment Corporation Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly
JP4513145B2 (ja) * 1999-09-07 2010-07-28 ソニー株式会社 半導体装置の製造方法および研磨方法
US6797623B2 (en) * 2000-03-09 2004-09-28 Sony Corporation Methods of producing and polishing semiconductor device and polishing apparatus
US6867448B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
JP2002093761A (ja) * 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
US6736952B2 (en) * 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece

Also Published As

Publication number Publication date
KR100663662B1 (ko) 2007-01-03
KR100598477B1 (ko) 2006-07-11
AU2002316303A1 (en) 2003-01-08
WO2003001581A3 (en) 2003-10-30
KR20040021616A (ko) 2004-03-10
WO2003001581A2 (en) 2003-01-03
JP2004531649A (ja) 2004-10-14
WO2003001582A2 (en) 2003-01-03
KR20040010773A (ko) 2004-01-31
JP4446271B2 (ja) 2010-04-07
EP1399957A2 (en) 2004-03-24
CN100356523C (zh) 2007-12-19
EP1399956A2 (en) 2004-03-24
WO2003001582A3 (en) 2003-10-30
CN1516894A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
US7588677B2 (en) Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7094131B2 (en) Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US8048287B2 (en) Method for selectively removing conductive material from a microelectronic substrate
EP1536919B1 (en) Method and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7160176B2 (en) Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US20060217040A1 (en) Methods and apparatus for removing conductive material from a microelectronic substrate
US7578923B2 (en) Electropolishing system and process
US20140377953A1 (en) Method and apparatus for simultaneously removing multiple conductive materials from microelectronic substrates
JPS631745B2 (ja)
US7524410B2 (en) Methods and apparatus for removing conductive material from a microelectronic substrate
US3161576A (en) Electroetch process for semiconductors
JP2004531899A (ja) ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置
US7250104B2 (en) Method and system for optically enhanced metal planarization
US7201829B2 (en) Mask plate design
CN100413037C (zh) 从微电子基底中电、机械和/或化学除去导电材料的方法和装置
JP2004531899A5 (ja)
JP2004531649A5 (ja)
JPS62158330A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080325

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20080617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091109