JP2004527140A - 第２の集積回路の信号利得に基づく第１の集積回路におけるバイアス電流の調整 - Google Patents

Abstract

アクティブ回路の前段に配置された可変利得素子の信号利得に基づいて信号経路におけるアクティブ回路のバイアス電流を調整する技術。この技術は特に、利得素子が１つのＩＣ（例えばＩＦ部を実装するＩＣ）に配置され、アクティブ回路が他のＩＣ（例えばＲＦ部を実装するＩＣ）上で実装されるときに有利である。アクティブ回路のバイアス電流は部分的には、前段の可変利得素子を制御するのに使用される利得制御信号から引き出される入力電力レベルに基づいて設定される。まず、少なくとも１つの利得制御信号。アクティブ回路のためのバイアス電流は次に部分的には推定された入力信号レベルに基づいて決定される。アクティブ回路は所定のバイアス電流でバイアスされる。バイアスされた電流は上部バイアス電流及び下部バイアス電流により規定されるレンジに制限される。

Description

【０００１】
発明の背景
１．発明の分野
本発明は、通信回線に関するものである。より詳細には、本発明は、第２のＩＣの信号利得に基づいて第１の集積回路（ＩＣ）における回路のバイアス電流を調整するための新規で改善された技術に関連する。
【０００２】
２．関連技術の説明
高いパフォーマンスの送信器の設計は、種々の設計事項に対する配慮のために難題が多い。第１に、多くのアプリケーションに対して高いパフォーマンスが必要とされる。高いパフォーマンスはアクティブデバイス（例えば増幅器、ミキサなど）の線形性とノイズパフォーマンスによって定義される。第２に、セルラ通信システムなどのある種のアプリケーションにおいては、セル電話あるいは遠隔局の携帯性のために低い電力消費が重要な設計目標である。概して、高いパフォーマンス及び低い電力消費は相反する設計上の制約を課することになる。
【０００３】
上記の設計上の目標に加えて、送信出力電力の調整において広いレンジを提供するためにいくつかの送信器が必要となる。この広い電力調整が必要となる１つのアプリケーションは、符号分割多元接続（ＣＤＭＡ）通信システムである。ＣＤＭＡシステムにおいて、各ユーザからの信号は全システム帯域（例えば１．２２８８ＭＨｚ）に渡ってスペクトル拡散される。すなわち、各送信ユーザからの送信信号はシステム内の他のユーザの信号に対する干渉として作用する。システム容量を増大するために、各送信遠隔局の出力電力は、他のユーザに対する干渉を最小限に抑えながら要求されたレベルのパフォーマンス（例えば、特定のビットエラーレート）が維持されるように調整される。
【０００４】
遠隔局からの送信信号は経路損失やフェージングを含む、種々の送信現象によって影響を受ける。これらの現象は送信電力を制御することの必要性とともに、要求された送信電力制御レンジに容易でない仕様を課する。実際、ＣＤＭＡシステムにおいては、約８５ｄＢのレンジにわたってその出力電力を調整可能にするのに各遠隔局送信器が必要である。
【０００５】
遠隔局送信器の線形性は、（すなわち、隣接チャネル電力リジェクションＡＣＰＲ仕様によって間接的に）ＣＤＭＡシステムに対して規定される。大抵のアクティブ回路においては、線形性は部分的には当該回路をバイアスするのに使用される電流の量によって決定される。概してより大きな量の電流を使用することによってより大きな線形性が獲得できる。また、より大きな信号レベルに対してより大きなレンジの線形性が必要であり、このことはより大きな量のバイアス電流を使用することによって達成される。
【０００６】
（高いレベルを含む）全ての出力パワーレベルで要求された線形性を達成するために、送信信号経路におけるアクティブ回路は大きな量の電流によってバイアスされる。例えば、アクティブ回路は、最大仕様電力レベルで要求されたレベルの線形性を提供する量のバイアス電流によってバイアスされる。これは、要求されたレベルの線形性が全ての送信電力レベルで提供されることを確実にする。しかしながら、この方法は、低い出力電力レベルでの送信の間であってもつねに大きな量のバイアス電流を消費し、無駄な電力消費をもたらす。
【０００７】
事態をさらに複雑にすることは、送信信号経路は２つまたはそれ以上の集積回路（ＩＣ）を使用して実行される。例えば、送信信号経路のＩＦ部は１つのＩＣ上で実装され、ＲＦ部は他のＩＣ上で実装される。電力を保存しながら要求されたパフォーマンスを提供するために両方の部分の利得及びバイアス制御を一体化するのに効率的かつ効果的なバイアス制御機構が必要となる。
【０００８】
発明の要約
本発明は他のＩＣ上で実装される可変利得素子の信号利得に基づいて１つの集積回路（ＩＣ）上で実装されるアクティブ回路のバイアス電流を調整するための技術を提供する。概して、特定のアクティブ回路のためのバイアス電流は線形性、ノイズ指数、周波数応答、その他を含む種々のパフォーマンスに影響を与える。要求されたレベルのパフォーマンスを提供するバイアス電流の量は、入力信号またはアクティブ回路に供給される電力レベルに依存する。電力レベルは、送信信号経路におけるアクティブ回路の前段に配置された可変利得素子を制御するのに使用される利得制御信号から引き出される。
【０００９】
本発明の実施形態は、送信信号経路におけるアクティブ回路のバイアス電流を制御するための方法を提供する。本方法にしたがって、少なくとも１つの利得制御信号が受信され、各利得制御信号は送信信号経路におけるアクティブ回路の前段に配置された可変利得素子の信号利得を示す。次にアクティブ回路に供給される入力信号の信号（または電力）レベルが推定される。推定された入力信号レベルは部分的には受信された少なくとも１つの利得制御信号に基づくものである。アクティブ回路のためのバイアス電流は部分的には推定された入力信号レベルに依存する。アクティブ回路は決定されたバイアス電流によりバイアスされる。
【００１０】
本方法は特に、入力信号が１つのＩＣから供給され、アクティブ回路が他のＩＣ上で実装されるときに有効である。入力信号は送信信号経路のＩＦ部から供給され、アクティブ回路はＲＦ部の一部である。バイアスされた電流は上部バイアス電流及び下部バイアス電流によって定義されるレンジ（例えば上部バイアス電流の１０から５０パーセントに設定される）に制限される。アクティブ回路は例えばミキサ、バッファ、増幅器、あるいは他のタイプのアクティブ回路である。
【００１１】
本発明の他の実施形態は、少なくとも１つの可変利得素子と、少なくとも１つのアクティブ素子と、利得制御回路と、バイアス制御回路とを含む送信器を提供する。可変利得素子は第１のＩＣ上で実装され、アクティブ回路は第２のＩＣ上で実装される。第１のＩＣの出力は動作可能に第２のＩＣの入力に結合される。利得制御回路は可変利得素子とアクティブ回路の選択された１つまたはそれ以上に結合され、各選択されたアクティブ回路に対してバイアス信号を提供する。バイアス信号は利得制御回路からの利得制御信号にしたがって生成される。各可変利得要素は可変利得増幅器（ＶＧＡ）、減衰器、マルチプライヤあるいは他の回路として実装される。バイアス制御回路は一対の“カレントステアリング差動対”と一対の（プログラマブル）電流源とにより実装される。１つのカレント源はカレントステアリング差動対に対応する。バンドギャップリファレンス回路は、温度及び電力供給の変化に渡って安定した基準電流を供給するのに使用される。
【００１２】
特定の実施形態の詳細な説明
図１は、送信器１００の実施形態の簡略化されたブロック図を示す。デジタルプロセッサ１１０はデータを生成して当該データを符号化及び変調し、デジタル的に処理されたデータをアナログ信号に変換する。アナログ信号は信号を一時記憶するベースバンド（ＢＢ）バッファ１２２に供給され、一時記憶された信号はミキサ１２４に供給される。ミキサ１２４は中間周波数（ＩＦ ＬＯ）のキャリア信号（例えばシヌソイド）を受信し、一時記憶されたベースバンド信号をＩＦ ＬＯによりアップコンバートまたは変調してＩＦ信号を生成する。ＩＦ信号は利得制御回路１３０からの利得制御信号１２８によって決定される利得により当該信号を増幅するＩＦ可変利得増幅器（ＩＦ ＶＧＡ）１２６に供給される。増幅されたＩＦ信号はフィルタ１３２に供給される。当該ＩＦ信号はフィルタリングされ、帯域外ノイズ及び不要な信号が除去される。フィルタ１３２は概して帯域通過フィルタである。
【００１３】
フィルタリングされたＩＦ信号は当該信号を一時記憶するＩＦバッファ１４２に供給される。一時記憶されたＩＦ信号はミキサ１４４に供給される。ミキサ１４４は無線周波数（ＲＦ ＬＯ）の他のキャリア信号（例えばシヌソイド）を受信し、一時記憶されたＩＦ信号をＲＦ ＬＯによりアップコンバートしてＲＦ信号を生成する。ミキサ１２４及び１４４はそれぞれ単側波帯ミキサまたは両側波帯ミキサである。単側波帯ミキサにおいては、適正な位相をもつキャリア信号を生成するのに１つまたはそれ以上の位相シフタが使用される。ＲＦ信号はＲＦ ＶＧＡ１４６に供給され、当該信号は、利得制御回路１３０からの利得制御信号１４８の利得によって決定される利得で増幅される。増幅されたＲＦ信号は、（イメージ及びスプリアス信号のフィルタリングのための）外部フィルタ及び電力増幅器（両方の要素は図１に示されない）などの後段の回路とのインタフェースとなる電力増幅器（ＰＡ）ドライバ１５０に供給される。ＰＡは要求された信号ドライブを提供し、その出力はアイソレータ及びデュプレクサ（図１には図示せず）を介してアンテナに結合される。
【００１４】
図１に示される送信信号経路は、ＩＦ信号経路及びＲＦ信号経路（またはＩＦ及びＲＦ部）を含む。ＩＦ信号経路はＢＢバッファ１２２、ミキサ１２４、ＩＦ ＶＧＡ１２６、そしてフィルタ１３２を含む。ＲＦ信号経路はＩＦバッファ１４２、ミキサ１４４、ＲＦ ＶＧＡ１４６そしてＰＡドライバ１５０を含む。概して、ＩＦ信号経路は、（例えばデジタルプロセッサからの）アナログ（ベースバンド）信号を受信して、処理された（例えばアップコンバートされた及び／または変調された）ＩＦ信号を生成する。ＲＦ信号経路は、処理されたＩＦ信号を受信する回路素子を含み、出力ＲＦ信号を生成する。
【００１５】
種々の変更が図１に示す送信器の実施形態に対して可能である。例えば、より少ない数のあるいは付加的なフィルタ、バッファ、増幅器段を送信信号経路内に設けることが可能である。加えて、信号経路内の素子は異なる構成により配置することも可能である。さらに、送信信号経路における可変利得は、（図１に示すような）ＶＧＡ、可変減衰器、マルチプライヤ、他の可変利得素子、あるいはそれらの組み合わせによって提供することができる。特定の実装において、ＢＢバッファ１２２からＩＦ ＶＧＡ１２６へのＩＦ信号経路は、１つの集積回路内で実装され、ＩＦバッファ１４２からＰＡドライバ１５０へのＲＦ信号経路は、第２の集積回路内で実装可能である。しかしながら、異なる数の集積回路を使用することもできる。
【００１６】
特定の送信器の実施形態において、直交変調がデジタルプロセッサからの同相（Ｉ）ベースバンド信号及び直交（Ｑ）ベースバンド信号に関して実行される。この設計において、一対のＢＢバッファはＩ及びＱベースバンド信号を一時記憶し、一対のミキサはそれぞれ、同相及び直交ＩＦ ＬＯにより一時記憶されたＩ及びＱベースバンド信号を変調する。次にＩ及びＱ変調信号は合成されてＩＦ信号が生成される。他の特定の送信器の実施形態において、直交変調はデジタルプロセッサ内でデジタル的に実行され、変調された信号は次に１つまたはそれ以上の周波数アップコンバージョン段を使用してＩＦまたはＲＦにアップコンバートされる。
【００１７】
送信器１００は、セルラ通信システムなどの多くの通信アプリケーションにおいて使用可能である。セルラ通信システムの一例は、符号分割多元接続（ＣＤＭＡ）通信システム、時分割多元接続（ＴＤＭＡ）通信システム、そしてアナログＦＭ通信システムを含む。ＣＤＭＡシステムは概して、デュアルモードワイドバンドスペクトル拡散セルラシステムのための“ＴＩＡ／ＥＩＡ／ＩＳ−９５−Ａ移動体−基地局両立性標準”（以下では、ＩＳ−９５−Ａ標準と略称する）に適合するように設計される。ＣＤＭＡシステムは、デュアルモードスペクトル拡散セルラ及びＰＣＳ移動体局のための推奨された最小パフォーマンス基準”（以下ではＩＳ−９８標準と略称される）と題されたＴＩＡ／ＥＩＡ／ＩＳ−９８−Ａ，−Ｂ及び−Ｃ標準に適合するように設計される。
【００１８】
ＩＳ−９５−Ａ標準は、遠隔局からの出力電力が特定された（例えば０．５ｄＢ）増加において８５ｄＢのレンジに渡って調整可能であることを必要とする。一般的な遠隔局は、約−５０ｄＢｍから＋２３ｄＢｍの間で送信するように設計される。概して、送信信号経路における回路は、当該信号を増幅あるいは減衰させ、これによって、適正な信号レベルがアンテナとのインタフェースとなるＰＡに供給される。いくつかの送信器の実施形態において、出力ＰＡは、固定利得であるが可変の駆動能力により設計される。可変駆動は、要求されないときに選択的にオフされる多元（すなわち並列の）ドライバをもつＰＡ設計によって提供可能である。
【００１９】
いくつかの送信器の実施形態、特に固定利得ＰＡをもつ送信器の実施形態において、要求された電力制御調整は送信信号経路におけるＶＧＡによって提供される。１つのＶＧＡは概して全体（例えば８５ｄＢ）の利得調整を提供できないので、多元カスケードＶＧＡがしばしば使用される。要求された全体の利得制御レンジは、１）ＩＦ ＶＧＡ及びＲＦ ＶＧＡ間で分割されるか、２）ＩＦ ＶＧＡにより完全に提供されるか、あるいは３）ＲＦ ＶＧＡにより完全に提供される。
【００２０】
いくつかの送信器の実施形態において、１つのＶＧＡは、微小な利得調整（例えば０．５ｄＢの増加）で設計され、残りのＶＧＡは疎（ｃｏａｒｓｅ）の利得調整（例えば数ｄＢあるいはそれ以上の増加）により設計される。疎の利得調整ＶＧＡは２つまたはそれ以上の利得設定（例えば、低い、中間そして高い利得）をもつことができる。各利得設定は送信器出力電力レベルの特定のレンジに対応する。いくつかの他の送信器の実施形態において、ＶＧＡは、可変（すなわち連続的な）利得調整をもつように設計される。ＶＧＡの利得は概して、高いパフォーマンス（すなわち改善された線形性及び低減されたノイズ）を提供するように制御される。各ＶＧＡは概して自身の利得制御信号によって制御される。しかしながら、共通の利得制御信号により多元ＶＧＡを制御することが可能である。
【００２１】
ＶＧＡは要求された利得調整を提供するように設計される。ＶＧＡ及び送信信号経路内の他のアクティブ回路は、要求されたレベルの線形性を提供するように設計される。たいていのアクティブ回路の線形性は部分的には当該回路をバイアスするように使用される電流の量によって決定される。より大きな線形性は概してバイアス電流のより大きな量を使用して達成される。さらに、より大きな信号レベルに対してより大きなレンジの線形性が必要であるが、これは、より大きな量のバイアス電流を使用することにより達成される。
【００２２】
送信信号経路は概して最悪の場合（すなわち最大）の出力電力レベルで要求されたレベルのパフォーマンス（すなわち線形性）を提供するように設計される。要求されたレベルのパフォーマンスは送信信号経路における回路を高いバイアス電流によりバイアスすることにより達成可能である。しかしながら、ＣＤＭＡ遠隔局における送信器においては、最大送信状態は、当該時間の一部でのみ発生する。すなわち、本発明によれば、送信信号経路における回路のバイアス電流は、要求されないとき（すなわち、最大出力電力レベル未満で送信しているとき）は低減される。
【００２３】
図１に示すように、バイアス制御回路１６０ａは利得制御信号１２８を受信し、受信した利得制御信号に基づいて、ＩＦバッファ１４２、ミキサ１４４、ＲＦ ＶＧＡ１４６のバイアス電流を調整することが可能である。同様にして、バイアス制御回路１６０ｂは、利得制御信号１２８及び１４８を受信し、受信した利得制御信号に基づいてＰＡドライバ１５０のバイアス電流を調整可能である。利得制御信号に基づくバイアス電流の調整について以下に説明する。
【００２４】
図２は、送信器２００の特定の実装の簡略化されたブロック図である。図２に示す素子は概して図１において同様の符号を付された素子に対応する。より詳細には、図２に示すデジタルプロセッサ２２０、ＶＧＡ２２６、フィルタ２３２、バッファ２４２、ミキサ２４４、ＰＡドライバ２５０、そしてバイアス制御回路２６０ａ及び２６０ｂはそれぞれ、図１に示すデジタルプロセッサ２２０、ＶＧＡ２２６、フィルタ２３２、バッファ２４２、ミキサ２４４、ＶＧＡ２４６、ＰＡドライバ２５０そしてバイアス制御回路２６０ａおよび２６０ｂに対応する。図２に示すように、ＩＦ信号経路は第１の集積回路（ＩＣ）２０２内で実装され、ＲＦ信号経路は第２のＩＣ２０４内で実装され、フィルタ２３２は離散フィルタ（例えば表面音響波ＳＡＷフィルタ）として実装される。
【００２５】
図２に示すように、ＩＣ２０２はＩＦ ＶＧＡ２２６の利得を調整するのに使用される利得制御信号Ｖ_{ＩＦ＿ＧＡＩＮ}を受信する入力ピン（Ｖ_ＣＴＲＬと呼ぶ）を含む。ＩＣ２０４は、ＲＦ ＶＧＡ２４６の利得を調整するのに使用される利得制御信号Ｖ_{ＲＦ＿ＧＡＩＮ}を受信する入力ピン（Ｇ_ＣＴＲＬと呼ぶ）を含む。ＩＣ２０４はさらにバイアス制御回路２６０ａ及び２６０ｂを制御するのに使用される利得制御信号を受信する入力ピン（ＩＦＴＶＣと呼ばれる）を含む。本発明に従って、ＩＦ信号経路に対する利得制御信号Ｖ_{ＩＦ＿ＧＡＩＮ}は、ＲＦ信号経路に対するバイアス制御信号（すなわちＩＣ２０４に関するＩＦＴＶＣピンに供給される）として提供される。
【００２６】
多元ＩＣを使用する送信信号経路の実装は、例えば、パフォーマンス（例えばノイズに対する考慮）を改善するためにＲＦ回路を分離する必要性、既存の送信器設計との両立性、コストの低さ、その他の多数の設計事項により決定される。送信信号経路のために多元ＩＣを使用することは以下に述べるように効率かつ効果的なバイアス制御機構の設計を複雑にしてしまう。
【００２７】
図３は、ＣＤＭＡスペクトル拡散信号及び送信信号経路における非線形性によって生成されるひずみ成分の図である。ＣＤＭＡ信号は特定の（例えば１．２２８８ＭＨｚ）帯域と、動作モード（例えばセルラまたはＰＣＳ）に依存する中央周波数を有する。ひずみ成分は送信信号経路における回路の第三次及びそれよりも高次の非線形性によりＣＤＭＡ信号から生成される。スペクトル再生（ｒｅｇｒｏｗｔｈ）と呼ばれるひずみ成分はＣＤＭＡ信号の周波数帯域と隣接周波数帯域を包囲する。ひずみ成分はＣＤＭＡ信号及び隣接帯域の信号についての干渉として作用する。
【００２８】
第三次非線形性に関してｗａ及びｗｂの周波数の信号成分は、（２ｗ_ａ−ｗ_ｂ）及び（２ｗ_ｂ−ｗ_ａ）の周波数で混変調積（ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｐｒｏｄｕｃｔ）を生成する。すなわち、帯域内信号成分は帯域内あるいは帯域近くに入る混変調積を生成する。これらの積はＣＤＭＡ信号それ自身及び隣接帯域の信号に劣化を引き起こす。この問題を問題を悪化させることには、第三次混変調積の振幅は、ｇ_ａ・ｇ_ｂ ^２ 及び ｇ_ａ ^２・ｇ_ｂ だけスケーリングされる。ここで、ｇ_ａ及びｇ_ｂはそれぞれ、ｗ_ａ及びｗ_ｂでの信号成分の利得である。すなわち、ＣＤＭＡ信号の振幅のそれぞれの倍加は第三次積の振幅において８倍の増加を生成する。
【００２９】
ＣＤＭＡシステムにおいて、遠隔局送信器の線形性は、ＩＳ−９５−Ａ及びＩＳ−９８標準における隣接チャネル電力リジェクション（ＡＣＰＲ）仕様によって規定される。ＡＣＰＲ仕様は概してＰＡを含む全体の送信信号経路に適用される。ＡＣＰＲ仕様は送信信号経路の異なる部分に概して“割り当てられ”、それぞれが割り当てられた信号経路を満たすように設計される。例えば、図１に示す送信信号経路の一部（ＰＡドライバ１５０まで及びそれを含む）は、ＣＤＭＡ中央周波数からの８８５ＫＨｚオフセットで３０ＫＨｚあたり−５２ｄＢｃで、かつ、１．９８ＭＨｚオフセットで３０ＫＨｚ帯域あたり−６４ｄＢｃのひずみ成分を維持する。
【００３０】
図４は、特定のバイアス電流設定に対する送信信号経路における回路の信号揺動のプロットを示す。図からわかるように、要求されたバイアス電流は、信号揺動に依存し、クラスＡ増幅器に対してピークツーピーク信号揺動の少なくとも半分に設定される。回路の線形性は概して信号がバイアス点からさらに逸脱するときに劣化する。この場合、非線形性の実際の量は特定の回路設計に依存する。すなわち、出力信号の線形性（例えばスペクトル再生の量）はバイアス電流と信号揺動に依存する。
【００３１】
概して、特定のアクティブ回路に対して要求されるバイアス電流の量は回路に入力される信号の電力（または信号）レベルに依存する。特定の入力電力レベルＰ_ｉｎについては、ＡＣＰＲ仕様及び他のパフォーマンス基準（例えばノイズ指数及び帯域）を満足する回路に対する最小のバイアス電流を決定するためにシミュレーションあるいは経験的な測定が行なわれる。例えば、図１に示す送信器の実施形態において、ＩＳ−９５−Ａ ＡＣＰＲ仕様に準拠する最小のバイアス電流は、送信器が最大出力電力レベルで送信しているときにバッファ、ミキサ、ＶＧＡ、ＰＡドライバ、そしてＰＡに対して個々に決定される。他の電力レベルでこれらの回路に対してシミュレーションあるいは測定が反復される。
【００３２】
図５は、回路に入力される電力レベルＰ_ｉｎに対する、ＲＦ信号経路における特定のアクティブ回路（例えば図２に示す、バッファ２４２、ミキサ２４４、ＶＧＡ２４６、あるいはＰＡドライバ２５０）のためのバイアス電流Ｉ_ｂｉａｓ及び信号電流Ｉ_{ｓｉｇｎａｌ}のプロットを示す。これらのプロットはシミュレーションあるいは経験的な測定により上記の方法で獲得されたデータから生成される。概して、信号電流Ｉ_{ｓｉｇｎａｌ}は入力電力レベルＰ_ｉｎが増大するときに増大し、入力電力レベルが減少するときに減少する（０の入力電力レベルで０の信号電流に近づく）。信号電流及び入力電力レベルの間の関係は線形ではなく、概して特定の回路設計と、使用される技術と、供給電力と、温度、その他の要因に依存する。
【００３３】
図５に示すように、アクティブ回路のためのバイアス電流Ｉ_ｂｉａｓは概して信号電流Ｉ_{ｓｉｇｎａｌ}よりも高く設定される。その差はより高い入力電力レベルで減少し、低い電力レベルで増大する。より高い入力電力レベルで、大きな量のバイアス電流はすでに回路に対して使用され、供給電流を保存するために“オーババイアス”の量は低減される。より低い入力電力レベルでは、小さい量のバイアス電流のみが回路により必要とされ、オーババイアスの量は、余分な量の供給電流を消費することなしに、適正なＲＦパフォーマンス（例えば帯域、ノイズパフォーマンス）を確実にするために増加される。
【００３４】
図５は、ＲＦ信号経路における１つのアクティブ回路に対するプロットである。ＲＦ信号経路における各アクティブ回路に対して類似の組のプロットが生成される。これらのプロットからのデータは以下に説明するようにアクティブ回路のバイアス電流を調整するのに使用される。
【００３５】
上記したように、ＲＦ信号経路における各アクティブ回路のためのバイアス電流はその入力電力レベルＰ_ｉｎ、より詳細には回路の入力での電力レベルに基づいて調整可能である。入力電力レベルは種々の方法を使用して決定される。そのうちのいくつかについて以下に述べる。
【００３６】
特定の送信器の設計において、電力検出器は、好ましくはＩＦ信号経路における可変利得素子の後段で送信信号経路に結合される。例えば、電力検出器は図２におけるＶＧＡ２２６の後段（すなわちＩＣ２０２の出力に）あるいはフィルタ２３２の後段に配置可能である。電力検出器はＩＦ出力電力レベルを検出してこの情報をバイアス制御回路に供給する。バイアス制御回路は次に、検出された電力レベルに基づいてＲＦ信号経路における後段の回路のバイアス電流を調整する。電力検出器及び付加的な制御回路の使用はシステムの複雑さとコストを増大させる。電力検出器は、入力電力が入力電力を瞬時に決定することを困難にする短期間変位をもつ（ＣＤＭＡなどの）可変エンベロープ変調方法において使用することが困難である。
【００３７】
本発明の一側面に従って、ＩＦ出力電力レベルは、ＩＦ信号経路における可変利得素子（例えば図２におけるＶＧＡ２２６）を制御するのに使用される利得制御信号から推定される。多くの送信器設計において、ＶＧＡの利得は改善された線形性及びノイズパフォーマンスを提供するように制御される。各送信器出力電力レベルは概してこれらのパフォーマンス目標を達成する（ＩＦ及びＲＦ）ＶＧＡに対する特定組の利得設定に対応する。
【００３８】
図６は、特定の送信器設計のためのＩＦ利得制御に対する、（すなわち図２におけるＩＣ２０２からの）ＩＦ出力電力レベルのグラフを示す。このグラフにおいて、ＩＦ信号経路における他の回路の利得は通常の利得設定で維持される。図６におけるグラフは回路シミュレーションを介して獲得されるかあるいは多くのＩＣの経験的測定（すなわち特性）によって決定される。プロットされた値のおのおのは、所定のＩＦ利得制御値に対する種々の特定の動作条件の下で最大ＩＦ出力電力レベルを表わす。良いエンジニアリングプラクティスに従いかつ保守的な回路設計においては、（パフォーマンス劣化をもたらす）出力電力レベルを過小評価するよりも、（最適よりもより多い電流の消費をもたらす）ＩＦ出力電力レベルを過大評価することが望ましい。図６に示すように、ＩＦ出力電力レベルは約０．１から２．４ボルトのＩＦ利得制御電圧レンジにわたって約９０ｄＢｍだけ変化する。測定されたＩＦ出力電力レベルは後でＲＦ信号経路における回路のバイアス電流を調整するのに使用される。
【００３９】
図６に示される特定の実装において、送信器に対する全利得レンジはＩＦ ＶＧＡによって提供される。他の送信器の実装において、利得レンジはＩＦ及びＲＦＶＧＡ間で分割される。
【００４０】
ＩＳ−９５−Ａにより義務付けられた厳しい電力制御設定のために、送信器出力電力はしばしば工場にてキャリブレートされる。このキャリブレーションは利得制御信号を既知の（すなわちデジタル）制御値でプログラミングし、送信器からの出力電力を測定することによって達成される。次に、出力電力レベルを一組の（デジタル）制御値にマッピングしたテーブルが生成される。その後、送信電力を特定の電力レベルに設定するために、テーブルがアクセスされ、当該特定の電力レベルに対応する一組の制御値が取り出され、取り出された制御値は利得制御回路に供給され、前記制御値に基づいて利得制御信号が生成され、ＶＧＡの利得が利得制御信号により調整される。この送信器の実装において、送信信号経路に沿った送信器出力電力レベル及び入力電力レベルが利得制御信号から正確に推論される。しかしながら、通常、工場でのキャリブレーションなしでも入力電力レベルは利得制御信号から十分な精度にまで推定可能である。
【００４１】
ＩＣ２０４の入力での電力レベルは、ＩＣ２０２からのＩＦ出力電力レベルから、これらのＩＣ間に結合された回路素子による付加的な損失を減算したものに関連する。この付加的な損失は主としてフィルタ２３２の挿入損失によるものであるが、送信線損失及び他の損失を含む。これらの回路素子の損失は概して高い精度では知られていない。
【００４２】
図２に関連して、フィルタ２３２は概して離散フィルタを使用して実装される。フィルタの挿入損失はユニットごと、さらには送信器の設計ごとに変化する。したがって、フィルタからの信号の実際の振幅についてはある種の不確実さが存在する。上記したように、いつかの送信器の実装において、送信信号経路は工場で行なわれた経験的な測定値により特徴付けられ、フィルタの挿入損失が考慮される。しかしながら、キャリブレーションが実行されなかった場合であっても、フィルタ挿入損失の変化は概して小さいので無視することができる。さらなる安全マージンを提供するために、フィルタに続いて送信信号経路における回路のバイアス電流は、挿入損失における不確実さを補償するためにわずかに高く設定される。
【００４３】
最悪の場合の（すなわち保守的な）設計においては、ＩＣ２０２及び２０４間の回路素子による付加的な損失は０ｄＢ（すなわち損失なし）であると仮定され、ＲＦ信号経路の入力において、大きな推定された入力電力レベルをもたらす。付加的な損失（例えば概して数ｄＢ）はＲＦ信号経路に対する入力電力レベル（例えば９０ｄＢ）のより大きなレンジと比較して小さいものなので、この０ｄＢの損失の仮定は、小さな影響しかもたない。
【００４４】
図７は、特定の送信器設計のためのＩＦ利得制御に対する、ＲＦ信号経路における特定のアクティブ回路（例えばバッファ２４２、ミキサ２４４）のための最小バイアス電流Ｉ_{ｂｉａｓ，ｍｉｎ}のプロットを示す。このプロットは、ＲＦ信号経路（図５を参照）の入力電力レベルＰ_ｉｎに対する、バイアス電流Ｉ_ｂｉａｓのプロットと、ＩＦ利得制御（図６を参照）に対する、ＩＦ出力電力レベル（ＩＦ Ｐ_ｏｕｔ）のプロットとから生成される。ここでも、ＲＦ信号経路のＰ_ｉｎは、ＩＦ信号経路のＰ_ｏｕｔに等しいものと推定される（すなわちＰ_ｏｕｔ＝Ｐ_ｉｎ）。図７において、最小バイアス電流Ｉ_{ｂｉａｓ，ｍｉｎ}は、最大バイアス量がフルスケール値と呼ばれる１．０に設定されるように正規化される。低いＰ_ｉｎ電力レベルでは要求されたバイアス電流は０に近づく。
【００４５】
多くの送信器の設計において、最小バイアス電流Ｉ_{ｂｉａｓ，ｍｉｎ}で回路を動作させることは現実的ではない。これは動作条件（例えば時間、温度、及び供給電圧）での回路パフォーマンス（例えば帯域及び利得）の変化などの多数の要因によるものである。さらに、回路パフォーマンスは概して成分許容値（ｃｏｍｐｏｎｅｎｔ ｔｏｌｅｒａｎｃｅ）によりＩＣごとに変化する。すなわち、これらの要因を補償するために、回路に対する実際のあるいは公称のバイアス電流は、最小バイアス電流よりも高く設定される。
【００４６】
図７は、ＩＦ利得制御に対する、回路のための公称バイアス電流Ｉ_{ｂｉａｓ，ｎｏｍ}のプロットを示す。図７に示すように、公称バイアス電流Ｉ_{ｂｉａｓ，ｎｏｍ}は最小バイアス電流Ｉ_{ｂｉａｓ，ｍｉｎ}よりも高く設定される。オーババイアス電流と呼ばれる付加的なバイアス電流は、回路に入力される実際の電力レベルの推定の誤差などの種々の要因を補償する。付加的なバイアス電流は、回路が正しい動作に対して十分にバイアスされ、動作条件および成分の変化に対して要求されたレベルの線形性を提供することを確実にする。オーババイアスの量は、パフォーマンスが潜在的な電流節約を過剰に犠牲にすることなしに維持されるように選択される。一実施形態において、オーババイアスの量は（ＩＦ利得制御に関連した）入力電力レベルに依存する。特に、オーババイアスの量はより大きなバイアス電流レベルでより小さい（すなわちｐｅｒｃｅｎｔａｇｅ ｗｉｓｅ）。
【００４７】
図７に示す実施形態において、公称バイアス電流_{Ｌ ｂｉａｓ，ｎｏｍ}は、点７０２上方の漸近的上限値Ｉ_ｍａｘと、点７０４下方の漸近的下限値に到達する。特定の実施形態において、Ｉ_ｍａｘはフルスケール値または約１．０５の正規化された値よりも約５パーセント高く設定される。高いバイアス電流はすでに回路に供給されているので、オーババイアスの量は高い入力電力レベルにおいて小さくなるように設定される。特定の実施形態において、Ｉ_ｍｉｎは、フルスケールまたはＩ_ｍａｘ値の特定のパーセンテージ（例えば１０から５０パーセント）に設定される。バイアス電流は概して周波数応答及び帯域さらには回路の線形性に影響を与える。すなわち、バイアス電流をＩ_ｍｉｎまたはそれよりも大きな値に制限することにより、回路が要求されたパフォーマンス（例えば要求された信号帯域）をつねに備えていることを確実にする。
【００４８】
図７における公称バイアス電流のプロットは、最大値Ｉ_ｍａｘ及び最小値Ｉ_ｍｉｎ間の双曲線関数に類似する。一実施形態において、Ｉ_ｍａｘ及びＩ_ｍｉｎはプログラマブル電流値である。
【００４９】
図２に戻って、本発明の一側面によれば、ＲＦ信号経路における回路素子（例えばバッファ２４２、ミキサ２４４、そしてＶＧＡ２４６）の一部のバイアス電流は、上記したような、ＲＦ信号経路に入力される電力レベルを示すＩＦ利得制御信号に基づいて決定される。
【００５０】
ＲＦ信号経路における他の一部の回路素子（例えばＰＡドライバ２５０）のバイアス電流は、ＩＦ及びＲＦ利得制御信号に基づいて決定される。ＲＦ利得制御信号は、ＲＦ ＶＧＡ内の電力レベルと後段の回路の入力電力レベルに影響を与えるＲＦ ＶＧＡ２４６の利得を決定する。ＲＦ利得制御に対するＲＦ ＶＧＡ２４６の利得は、シミュレートされるかあるいはＩＦ ＶＧＡと同様の方法により経験的に決定される。前段の回路素子（例えばバッファ２４２及びミキサ２４４）の利得もまた決定される。したがって、特定組のＩＦ及びＲＦ利得制御値において、ＲＦ ＶＧＡからの電力レベルは、１）ＩＦ利得制御から推定される、ＩＣ２０４に入力される電力レベルＰ_ｉｎ、２）概して固定の値であるバッファ２４２及びミキサ２４４の利得、３）ＲＦ利得制御値から決定されるＲＦ ＶＧＡの利得から推定される。
【００５１】
図８は、図７に示される双曲線関数に類似の伝達関数をもつバイアス電流Ｉ_ｂｉａｓを生成するのに使用されるバイアス制御回路８００の実施形態の概略図を示す。バイアス制御回路８００によって生成されるバイアス電流は、図２に示される、ＩＦバッファ２４２、ミキサ２４４、ＲＦ ＶＧＡ２４６あるいはＰＡドライバ２５０などのＲＦ信号における１つの回路に対して使用される。
【００５２】
バイアス回路８００内で、トランジスタ８１２ａ及び８１２ｂを具備する第１の差動対はそれぞれ、差動利得制御信号Ｖ_ｃ＋及びＶ_ｃ−を受信する。差動利得制御信号Ｖ_ｃ−及びＶ_ｃ＋はＩＦまたはＲＦ利得制御信号に対応する。第１の差動対のエミッタは最大バイアス電流Ｉ_ｍａｘを設定する電流源８１４に結合される。トランジスタ８２２ａ及び８２２ｂを具備する第２の差動対はそれぞれ、差動利得制御信号Ｖ_ｃ−及びＶ_ｃ＋を受信する。第２の差動対のエミッタは最小バイアス電流Ｉ_ｍｉｎを設定する電流源８２２ａに結合される。トランジスタ８１２ａ及び８２２ａのコレクタは、バイアス電流Ｉ_ｂｉａｓに対する信号経路を形成するために共に結合される。同様にして、トランジスタ８１２ａ及び８２２ｂのコレクタは相補型バイアス電流に対する信号経路を形成するためにともに結合される。
【００５３】
図８に示すように、電流源８１４及び８２４はそれぞれＩ_ｍａｘ及びＩ_ｍｉｎの調整を可能にするために調整可能あるいはプログラマブルである。特定の実施形態において、各プログラマブル電流源は、一組のデジタル制御値に基づいて選択的に駆動されるトランジスタバンクにより実装される。電流源により供給される電流の量は、バンク内のより多くのトランジスタが駆動されるときに増加する。電源源における電流はカレントミラーを使用して正確に設定される。カレントミラー内の基準電流はバンドギャップリファレンス回路と正確な（すなわち離散、外部の）抵抗器によって設定される。このような方法でバンドギャップリファレンス回路及びカレントミラーを使用することは当業界で知られているのでここでの詳細な説明を省略する。
【００５４】
特定の実施形態において、各プログラマブル電流源はデジタルアナログ回路（ＤＡＣ）によって制御される。ＤＡＣは一組のデジタル制御値に基づいて制御信号を供給する。制御信号は次に電源によって供給される電流の量を決定する。
【００５５】
２つまたはそれよりも多くの利得制御信号に依存するであろうバイアス電流をもつ送信信号経路における特定のアクティブ回路（例えば図２におけるＰＡドライバ２５０）においては、図８に示すようなバイアス制御回路は各制御信号ごとに折り返される。すべてのバイアス制御回路に対するＩ_ｂｉａｓ信号経路はともに結合され、すべてのバイアス制御回路の相補型Ｉ_ｂｉａｓ信号経路もまたともに結合される。各利得制御信号に対応するＩｍａｘ及びＩ_ｍｉｎ電流は、例えば、利得制御信号に対して上記の方法で決定される利得制御伝達関数に対する入力電力に基づいて設定される。
【００５６】
図８は、バイアス電流が利得制御信号にしたがって連続的に調整されることを示している。１つまたはそれ以上のＶＧＡが疎の増加で調整されるいくつかの送信器実施形態において、（ＰＡドライバを含む）送信信号経路における回路のバイアス電流は、疎の利得設定に基づいて調整される。概して高いＶＧＡ利得に対応する高い入力電力レベルでは、より大きな信号揺動に対してより多くのバイアス電流が必要となる。ＶＧＡ利得が高い利得設定に設定されるとき、送信器はより多くのバイアス電流に対する必要性を認識し、この情報を回路のバイアス電流を増大するために使用する。この設計は入力電力レベルが低いときに回路内のバイアス電流を低減することによって電力（バッテリ）を節約する。
【００５７】
図２に戻って、ＲＦ ＶＧＡ２４６の利得は、ＩＦバッファ２４２、ミキサ２４４、ＲＦ ＶＧＡ１４６、そしてＰＡドライバ２５０を含む送信信号経路における後段の回路（ＶＧＡ２２６の後）の入力における電力レベルに影響を与える。すなわち、これらの回路のバイアス電流はＩＦ ＶＧＡ２２６の利得を設定するＩＦ利得制御信号にしたがって調整される。同様にして、ＶＧＡ２２６及び２４６の利得は、ＶＧＡ２４６及びＰＡドライバ２５０を含む送信信号経路における後段の回路（ＶＧＡ２４６の後）の入力における電力レベルに影響を与える。すなわち、これらの回路のバイアス電流はＩＦ及びＲＦ利得制御信号にしたがって調整される。一般的に、送信信号経路内の任意の特定のアクティブ回路のバイアス電流は、当該回路の前段の可変利得素子の利得制御信号に基づいて調整される。このことは、バイアス制御及び利得制御の変化は所定のコースを追従しやすいので達成可能である。バイアス電流を設定するにあたって１つまたはそれ以上の可変利得素子が不要となる。例えば、ＰＡドライバ２５０のバイアス電流はＶＧＡ２４６の利得のみ、あるいはＶＧＡ２２６の利得のみ、あるいはＶＧＡ２２６及び２４６の組み合わされた利得、に基づいて調整される。
【００５８】
本発明のバイアス制御機構は、局部発振器のためのバッファ（例えば図１においてＩＦ ＬＯ及ぶＲＦ ＬＯを提供するのに使用されるバッファ）などの送信器における周辺回路のバイアス電流を調整するのに使用される。特定の周辺回路のバイアス電流は、当該回路が（間接的ではあるが）動作するように設計される信号の振幅に基づいて調整される。電力レベルの振幅は、信号経路における“上流”に配置された可変利得素子に供給される利得制御信号から推定される。例えば、ＲＦ ＬＯに対するバッファのバイアス電流はＩＦ利得制御信号に依存させることができる。
【００５９】
表１は、特定の送信器の実施形態に対するＲＦ信号経路における回路の全バイアス電流を示している。他の送信器の実施形態もまた可能であり、本発明の権利範囲内にある。この特定の実施形態において、スリープモードにおいて、送信器は、送信信号経路におけるほとんどの回路へのバイアス電流を切断することによってオフされる。アイドルモードにおいて、回路は動作準備時にバイアスされるが、送信動作は起こらない。セルラ及びＰＣＳモードは２つの周波数帯域に関して動作し、異なるＬＯ周波数と異なるＰＡの使用によって特徴付けられる。
【００６０】
【表１】

図１及び図２において、ＶＧＡに供給される（アナログ）利得制御信号はさらにバイアス制御回路に供給される。いつかの送信器の実施形態において、各利得制御信号は入力デジタル制御値に基づいてＤＡＣによって生成される。送信器は、バイアス制御回路が（アナログ）利得制御信号ではなく、デジタル制御値を利得制御回路から受信するように設計される。
【００６１】
図２に示すように、バイアス制御回路２６０ａ及び２６０ｂは、ＲＦ信号経路を実装するＩＣ２０４内で実装される。しかしながら、これらの回路は個々のＩＣ内で実装されるかあるいはデジタルプロセッサ２１０などの他の回路内で一体化される。
【００６２】
好ましい実施形態の上記の説明は、当業者が本発明を製造あるいは使用することを可能にするために提供された。当業者ならばこれらの実施形態に対する種々の変形例を考えることが可能であり。ここに定義された一般的な原理は発明能力を使用することなしに他の実施形態に適用される。すなわち、本発明はここに開示された実施形態に限定されることはなく、ここに開示された原理と新規な特徴に適合した最も広い権利範囲が与えられるべきである。
【図面の簡単な説明】
本発明の特徴、性質及び利点は、添付の図面を参照して以下の詳細な説明により明らかになる。同じ参照符号は明細書全体に渡って同じものを示すものとする。
【図１】
図１は、送信器の実施形態の簡略化されたブロック図である。
【図２】
図２は、送信器の特別な実装の簡略化されたブロック図である。
【図３】
図３は、ＣＤＭＡスペクトル拡散信号及び送信信号経路における非線形性によって生成されたひずみ成分の図である。
【図４】
図４は、特定のバイアス電流設定に対する送信信号経路における回路の信号揺動のプロットを示す。
【図５】
図５は、回路に入力される電力レベルＰ_ｉｎに対する、送信信号経路における特定のアクティブ回路のためのバイアス電流Ｉ_ｂｉａｓ及び信号電流Ｉ_{ｓｉｇｎａｌ}のプロットを示す。
【図６】
図６は、ＩＦ利得制御に対するＩＦ出力電力レベルのプロットを示す。
【図７】
図７は、利得制御値に対する、送信信号経路における回路に対する最小バイアス電流Ｉ_{ｂｉａｓ，ｍｉｎ}及び公称バイアス電流_{ｂｉａｓ，ｎｏｍ}のプロットを示す。
【図８】
図８は、図７に示す双曲線関数に類似する伝達関数をもつバイアス電流Ｉ_ｂｉａｓを生成するのに使用されるバイアス制御回路の実施形態の図を示す。
【符号の説明】
１００…送信器、１１０…デジタルプロセッサ、１２２…ベースバンドバッファ、１２４…ミキサ、１２６…ＩＦ可変利得増幅器、１２８…利得制御信号、１３０…利得制御回路、１３２…フィルタ、１４２…ＩＦバッファ、１４４…ミキサ、１４６…ＲＦ ＶＧＡ。

Claims (25)

1. 送信信号経路におけるアクティブ回路のバイアス電流を制御する方法であって、
   それぞれが前記送信信号経路におけるアクティブ回路の前段に配置された可変利得素子の信号利得を表わす、少なくとも１つの利得制御信号を受信し、
   前記アクティブ回路に供給される入力信号の信号レベルを推定し、前記推定された入力信号レベルは部分的には前記受信された少なくとも１つの利得制御信号に基づき、
   部分的には前記推定された入力信号レベルに基づいて前記アクティブ回路のためのバイアス電流を決定し、
   前記アクティブ回路を前記決定されたバイアス電流によってバイアスすること を具備する方法。
2. 前記入力信号は第１の集積回路から供給され、前記アクティブ回路は第２の集積回路上で実装される請求項１に記載の方法。
3. 前記送信信号経路は、ＩＦ利得制御信号によって決定される可変利得をもつ１つの可変利得素子を含む請求項１に記載の方法。
4. 前記送信信号経路は、ＲＦ部に結合されたＩＦ部を含み、前記信号利得は前記ＩＦ部に関連し、前記アクティブ回路は前記ＲＦ部内に実装される請求項１に記載の方法。
5. 前記少なくとも１つの利得制御信号に対して前記ＩＦ部の出力信号レベルを特徴付けることをさらに具備する請求項４に記載の方法。
6. 前記入力信号レベルは前記ＩＦ部からの前記特徴付けられた出力信号レベルに等しくなるように推定される請求項５に記載の方法。
7. 前記決定されたバイアス電流を上部バイアス電流と下部バイアス電流により規定されるレンジ内に制限することをさらに具備する請求項１に記載の方法。
8. 前記下部バイアス電流は前記上部バイアス電流の１０から５０パーセント間に設定される請求項７に記載の方法。
9. 前記決定されたバイアス電流は、前記受信された少なくとも１つの利得制御信号に対する前記入力信号レベルの変化をほぼ追跡する請求項１に記載の方法。
10. 前記受信された少なくとも１つの利得制御信号に対する前記決定されたバイアス電流は双曲線関数にほぼ適合する請求項１に記載の方法。
11. 前記決定されたバイアス電流は、ＩＳ−９５−Ａ標準によって規定された隣接チャネル電力リジェクションＡＣＰＲ仕様に適合するレベルの線形性を達成するように選択される請求項１に記載の方法。
12. 前記決定されたバイアス電流は温度及び供給電力の変化に対して補償される請求項１に記載の方法。
13. 前記バイアス電流は、前記送信信号経路内で前記アクティブ回路の前段に配置されたすべての可変利得素子に対する利得制御信号に基づいて決定される請求項１に記載の方法。
14. 前記アクティブ回路はミキサである請求項１に記載の方法。
15. 前記アクティブ回路はバッファまたは増幅器である請求項１に記載の方法。
16. セルラ送信器の送信信号経路におけるアクティブ回路のバイアス電流を制御する方法であって、
    それぞれが前記送信信号経路内でアクティブ回路の前段に配置された可変利得素子の信号利得を表わす、少なくとも１つの利得制御信号を受信し、
    前記アクティブ回路に供給される入力信号の信号レベルを推定し、前記推定された入力信号レベルは部分的には前記受信された少なくとも１つの利得制御信号に基づき、前記入力信号は第１の集積回路から供給され、前記アクティブ回路は第２の集積回路上で実装され、
    部分的には前記推定された入力信号レベルに基づいて前記アクティブ回路のためのバイアス電流を決定し、
    前記決定されたバイアス電流を上部バイアス電流と下部バイアス電流により規定されるレンジ内に制限し、前記下部バイアス電流は前記上部バイアス電流のパーセンテージに設定され、
    前記アクティブ回路を前記制限されたバイアス電流によってバイアスする方法。
17. 送信器であって、
    第１の集積回路上に実装される少なくとも１つの可変利得素子と、
    第２の集積回路上に実装される少なくとも１つのアクティブ回路であって、前記第１の集積回路の出力は前記第２の集積回路の入力に動作可能に結合された少なくとも１つのアクティブ回路と、
    前記少なくとも１つの可変利得素子に結合され、各可変利得素子に対する利得制御信号を提供するように構成された利得制御回路と、
    前記利得制御回路に結合されかつ、前記少なくとも１つのアクティブ回路の選択された１つに結合されるバイアス制御回路であって、少なくとも１つの利得制御信号を受信して各選択されたアクティブ回路のためのバイアス信号を供給するように構成され、特定のアクティブ回路のための前記バイアス信号は、前記送信信号経路における前記特定のアクティブ回路の前段に配置された１つまたはそれ以上の可変利得素子に対する１つまたはそれ以上の利得制御信号にしたがって生成されるバイアス制御回路と、
    を具備する送信器。
18. 各可変利得素子は、可変利得増幅器（ＶＧＡ）、減衰器あるいはマルチプライヤにより実装される請求項１７に記載の方法。
19. 前記少なくとも１つのアクティブ回路はミキサを含む請求項１７に記載の送信器。
20. 前記少なくとも１つのアクティブ回路はバッファまたは増幅器を含む請求項１７に記載の送信器。
21. 各バイアス制御回路は、
    一方の電流源が第１のバイアス電流を提供するように構成されかつ、他方の電流源が第２の電流源を提供するように構成された一対の電流源を具備し、前記バイアス制御回路によって提供される前記バイアス信号は前記第１及び第２のバイアス電流間の値に制限される請求項１７に記載の送信器。
22. 各バイアス制御回路はさらに、
    それぞれが各電流源に結合されたカレントステアリング差動対をさらに具備する請求項２１に記載の送信器。
23. 前記電流源はプログラマブルである請求項２１に記載の送信器。
24. 前記少なくとも１つのバイアス制御回路に結合されたバンドギャップリファレンス源をさらに具備する請求項１７に記載の送信器。
25. セルラ電話における送信器であって、
    第１の集積回路上に実装される少なくとも１つの可変利得素子と、
    第２の集積回路上に実装される少なくとも１つのアクティブ回路であって、前記第１の集積回路の出力は前記第２の集積回路の入力に動作可能に結合されている少なくとも１つのアクティブ回路と、
    少なくとも１つの可変利得素子に結合された利得制御回路であって、各可変利得素子に対する利得制御信号を提供するように構成された利得制御回路と、
    前記利得制御回路と、前記少なくとも１つのアクティブ回路の選択された１つに結合された少なくとも１つのバイアス制御回路であって、少なくとも１つの利得制御信号を受信して各選択されたアクティブ回路のためのバイアス信号を提供するように構成され、特定のアクティブ回路のための前記バイアス信号は、前記送信信号経路における前記特定のアクティブ回路の前段に配置された１つまたはそれ以上の可変利得素子に対する１つまたはそれ以上の利得制御信号にしたがって生成される少なくとも１つのバイアス制御回路と、
    を具備し、各バイアス制御回路は、
    一方の電流源が第１のバイアス電流を提供するように構成され、他方の電流源が第２のバイアス電流を供給するように構成された一対の電流源であって、前記バイアス制御回路によって供給された前記バイアス信号は前記第１及び第２のバイアス電流間の値に制限される一対の電流源と、
    それぞれが各電流源に結合された一対の差動対と、
    を具備する送信器。

Images