JP2004512776A

JP2004512776A - イメージセンサ

Info

Publication number: JP2004512776A
Application number: JP2002538667A
Authority: JP
Inventors: ニール　シー　バード
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2000-10-26
Filing date: 2001-10-12
Publication date: 2004-04-22
Anticipated expiration: 2021-10-12
Also published as: JP3890297B2; KR20020073482A; WO2002035827A1; US20020134916A1; GB0026205D0; US6646249B2; CN1223177C; EP1332610A1; CN1404681A

Abstract

行及び列から構成されるイメージセンサであり、各画素がイメージセンシング素子（２６）及びスイッチングデバイス（３２，３４）を具えている。スイッチングデバイス（３２，３４）は、イメージセンシング素子（２６）の信号を関連する列導体（３０）に供給することを可能にする。これらのスイッチングデバイスは２つの入力を有し、即ち列導体（２２）によって規定される第１入力、及び第２入力である。隣接する２つの画素列が各列導体（３０）に関連し、隣接する列導体の間の２つの画素列（Ｐ１，Ｐ２；Ｐ３，Ｐ４；Ｐ５，Ｐ６）が、前記第２入力を供給する共用の制御線（ＣＳ０；ＣＳ１；ＣＳ２；ＣＳ３）のそれぞれに関連する。２つの入力を有するスイッチが、個々の画素の絶縁を可能にする。一対の画素列が制御線を共用することは、各画素が、単一のスイッチ制御入力のみを有する慣例のアレイと同数の接続を必要とすることを意味する。

Description

【０００１】
（技術分野）
本発明はイメージセンサに関するものであり、特にこうしたイメージセンサ用の画素設計に関するものである。本発明は特に、薄膜フィルムトランジスタ（ＴＦＴ）のフォトダイオード技術にもとづくイメージセンサアレイに関するものであるが、これに限定されない。
【０００２】
（従来技術）
光学的イメージセンサは通常、行及び列に配列した画素アレイから構成され、行駆動回路及び列読取り回路を用いて画素のアレイをアドレス指定する。通常、行及び列回路は、画素アレイとは別の基板上に設け、このため各行と行駆動回路との間、及び各列と列駆動回路との間に相互接続を設けなければならない。マルチプレクサ（多重器）回路を画素基板上にもって来て、相互接続の数を減らすことが知られている。
【０００３】
ＴＦＴフォトダイオード画素回路を採用したセンサが一時期知られ、そしてこれらのセンサの開発の背後にある開発推進力も知られ、医用画像診断応用におけるこれらの使用は今まで知られ続けている。最近では、光学ベースの指紋センサへの関心が増加している。開発作業は、初期にはダイオード−ダイオードのセンサアレイにもとづいていたが、現在では、ＴＦＴ／フォトダイオードが達成可能な低消費電力、より高速の読取り、及びマルチプレクサ比のために、ＴＦＴ／フォトダイオードに関心が向けられている。
【０００４】
図１に、ＴＦＴ／フォトダイオードイメージセンサアレイ２０に接続した列マルチプレクサ回路１０の通常の構造を示す。簡単のため、アレイ２０中の行導体２２に関連する単一行のみを示す。行内の各画素は、共通電位２８と各共通導体３０との間に直列接続したＴＦＴ２４及びフォトダイオード２６を具えている。行導体２２の信号が、行内の各画素のＴＦＴ２４をオン状態にして、これにより、フォトダイオードに生成される光電流がそれぞれの列導体３０に流れて、電荷感度増幅器４０によって読み取られる。
【０００５】
ＴＦＴの形態のマルチプレクサスイッチ３１を、各列導体３０と増幅器４０との間に接続する。これらのスイッチ３１は群として構成し、群内の各スイッチ３１は制御線Ａ、Ｂ、Ｃ、Ｄによって独立して制御する。これらの制御線Ａ〜Ｄが４つのマルチプレクサチャンネルＡ〜Ｄを規定する。各群に、関連する電荷測定デバイス４０を設ける。しかし、異なる群が制御線を共用する。図に示す構成は４：１の多重機能を提供し、４本の追加的な制御線Ａ〜Ｄを必要とする。
【０００６】
前記アレイを露光した後に、信号電荷がフォトダイオードの容量（キャパシタンス）に蓄積される。この時点でアレイを読み出すことができ、このことは、正パルスを適切な行導体に印加することにより各行を順にアドレス指定することによって行う。列マルチプレクサのないアレイでは、各列をこの列自身の増幅器に接続して画素ＴＦＴ２４をオン状態にすると、各画素からの信号電荷が列３０を通ってそれぞれの電荷感度増幅器に流れる。
【０００７】
しかし、列マルチプレクサのあるアレイでは、状況がより複雑になる。マルチプレクサチャンネルＡに接続した列を読み出す際の状況を考える。このことは、制御線Ａに接続したマルチプレクサＴＦＴをオン状態にして、他のすべてのマルチプレクサＴＦＴを確実にオフ状態にすることによって行われる。行パルスを印加すると、マルチプレクサチャンネルＡに関連する列内の画素からの信号電荷が、マルチプレクサスイッチ３１経由で列を通って電荷感度増幅器４０に流れる。しかし、他の画素ＴＦＴ２４も同時にオン状態にされて、これらの画素内のフォトダイオードからの信号電荷が列容量に転送される。従って、マルチプレクサチャンネルＡを読み取る動作によって、他の画素からの信号電荷がこの列容量に行って失われる。
【０００８】
例えば指紋のような静止画像を記録している場合には、多重露光を用いることによって、前記の失われた電荷を再生成することができる。こうした方式では、マルチプレクサスイッチＡをオン状態にして、アレイ中のすべての行を順にアドレス指定して、これにより、マルチプレクサチャンネルＡに関連する列に接続したすべての画素からの電荷を読み出す。このことを完了すると、前記アレイを再露光して、チャンネルＢ用の列マルチプレクサスイッチ３１をオン状態にする。行を再び順にアドレス指定して、これにより、チャンネルＢに関連する画素からの画素電荷を読み出すことができる。マルチプレクサチャンネルＣ及びＤについてもこのことを反復する。このことは電荷損失に対する解決法をもたらすが、２つの欠点がある。第１には、多重露光及び読み出しが長い画像取得プロセスをもたらし、これは特に指紋センサにとっては不所望である。多重露光の使用は、例えば医用画像診断の分野における非静止画像にとっても不適切である。第２には、前記アレイからのデータが、列ベースの順序で出現する。このことは原則的には問題にはならないが、実際には、特注の、画像取得及び処理のソフトウエアの開発を必要とし得る。
【０００９】
多重画像化の必要性を回避するために、列容量からの電荷を転送することによって「損失」画素電荷を回復することが可能である。それぞれのマルチプレクサスイッチ３１をオン状態にすることによってマルチプレクサチャンネルＢ、Ｃ、及びＤを読み出す際に、前記列容量を前記電荷感度増幅器に接続することができる。こうした読み出し方式用に多数のタイミング方式を装置化することができるが、これらの方式のすべてが、列容量に電荷がある期間蓄積されるという欠点を有する。さらに、この期間はすべてのマルチプレクサチャンネルについて同一ではない。この種の読み出し方式についての主な関心事は、各列内のすべての画素からの漏洩電流の影響である。
【００１０】
さらなる代案は、完結したアナログライン記憶装置（サンプル−ホールド回路のアレイ）を列マルチプレクサの一部として使用することである。こうした代替回路で所定行をアドレス指定した際に、この行内の画素からの信号電荷を前記ライン記憶装置に転送することができる。このことを一旦完了すると、前記電荷を、応用（アプリケーション）に最も適したタイミング方式で、列マルチプレクサスイッチ経由で前記電荷感度増幅器に転送することができる。ここでも可能な実現法がいくつか存在し、これらは基本的に２種類に分類される。第１の種類は、単純なスイッチ／キャパシタをサンプル−ホールド（Ｓ／Ｈ）として使用し、第２の種類は、高利得のバッファ増幅器をＳ／Ｈ回路の一部として採用する。両変形法とも次の欠点を有する：第１の種類では、フォトダイオードキャパシタと列の寄生容量との間で電荷の共有が行われ、第２の種類では、複雑性が加わることとは別に、例えばｎ−チャンネルアモルファスシリコン技術のように、画素のＴＦＴと同じデバイス技術を用いて高利得バッファを実現することの困難性が問題である。
【００１１】
単一露光のイメージセンサで列多重の使用を可能にし、かつ簡単に実現可能な代替方法の必要性が存在する。またこの多重回路は、例えばｎ−チャンネルアモルファスシリコンデバイスのように、イメージセンサの画素のデバイスと同じ技術を用いて容易に実現可能である必要がある。
【００１２】
米国特許５１３４４８９は、イメージセンシング（画像検出）画素の行及び列を具えて、各行の画素がそれぞれの行導体に関連し、各列の画素がそれぞれの列導体に関連し、各画素がイメージセンシング素子及びスイッチングデバイスを具えて、このスイッチングデバイスは、前記イメージセンシング素子の信号を前記それぞれの列導体に供給することを可能にし、前記スイッチングデバイスを２つの入力、即ち行導体によって規定される第１入力及び第２入力によって制御するイメージセンサを開示している。
【００１３】
スイッチングデバイスへの２つの入力の使用により、行内の個別の画素、あるいは行内の画素群をアドレス指定することが可能になる。換言すれば、行アドレスパルスは、行内の全画素のイメージセンシング素子から、電荷の転送を生じさせない。前記第２入力が実際に画素の列に関連して、これにより前記２つのスイッチ入力が、アレイ中の画素を一意的に規定することができる。より複雑なスイッチングデバイスが必要とされ、米国特許５１３４４８９にある、直列接続した２つのＴＦＴとして実現されている。この方法も画素毎の制御線の数を増加させて、イメージセンシング素子用に利用可能な画素の面積を減少させる。このことは、イメージセンサデバイスの感度を低下させる。
【００１４】
（発明の開示）
本発明によれば、隣接する２つの画素列が各列導体に関連して、これらの隣接する２つの画素列が前記列導体の互いに逆の側に位置して、これにより、前記列導体が前記画素列の間隔（ピッチ）の２倍の間隔を有して、隣接する前記列導体間の２つの画素列が、前記第２入力を規定するそれぞれの制御線に関連する。
【００１５】
このようにして、１つの列導体を２つの画素列で共用して、前記スイッチへの第２入力を供給する追加的な制御線も２つの画素列で共用する。このことは、行導体が単一のスイッチ制御線を規定する慣例のアレイと同数の接続を、各画素が必要とすることを意味する。しかし、前記共用の列導体及び前記共用の制御線とを千鳥配置すれば、制御線が２つの画素列をアドレス指定するが、これらの画素列が異なる列導体に関連して、これにより、前記信号を別個に読み取ることができる。
【００１６】
従って、前記各列導体にルーティング（経路設定）デバイスを設けて、このルーティングデバイスが、前記列導体から第１または第２信号測定デバイスへの信号を経路設定すべく選択的に動作可能であることが好ましい。これら２つの測定デバイスは、各制御線に関連する前記２つの列導体からの信号を同時に読み取ることを可能にする。
【００１７】
前記共用の制御線は、この共用制御線に関連する２列の２個のルーティングデバイス用の制御信号を供給することができ、この制御信号は、前記ルーティングデバイスの一方が前記第１信号測定デバイスへの経路設定を行って、前記ルーティングデバイスの他方が前記第２信号測定デバイスへの経路設定を行うことを可能にする。従って、画素用の制御入力は、前記２つの測定デバイスへの信号の供給を制御するためにも使用する。
【００１８】
各ルーティングデバイスが第１及び第２トランジスタを具えて、この第１トランジスタを前記列導体と前記第１号測定デバイスとの間に接続して、前記第２トランジスタを前記列導体と前記第２信号測定デバイスとの間に接続することができる。これらのトランジスタをアモルファスシリコン薄膜フィルムトランジスタで構成して、各画素の前記スイッチングデバイスも１個以上のこうしたトランジスタで構成して、これにより前記ルーティングデバイスが前記画素アレイと共に容易に集積可能であることが好ましい。
【００１９】
各画素が、直列接続した２個のトランジスタ（前記スイッチングデバイスを規定する）、及び前記列導体と共通電極との間に結合したイメージセンシング素子を具えることができる。
【００２０】
１つの画素の前記直列接続した２個のトランジスタの一方が、同じ列内の隣接画素の前記直列接続した２個のトランジスタの一方も形成することができる。従って、必要な追加的画素回路の量を減少させることができる。
【００２１】
（発明を実施するための最良の形態）
以下、本発明の実施例について図面を参照して説明する。
上述したように、前記画素スイッチが２つの入力を有して、各画素を一意的にアドレス指定することを可能にする画素構成を用いることが提案されている。本発明はこうした画素設計を必要とし、ここではこれについて、図２を参照して詳細に説明する。
【００２２】
図１の単一のＴＦＴ２４を、２個の直列のＴＦＴ３２、３４で置き換える（２つのゲートを有するＴＦＴを代わりに使用することもできる）。１番目のゲートを、標準的なＴＦＴ／フォトダイオード画素のように行電極２２に接続する。列選択（ＣＳ）入力と称する２番目のゲートは、画素へのさらなる制御入力であり、これは画素を読み出すべきか否かを決定する。この制御入力ＣＳは画素の列に関連するので、２つのゲート信号が協働して、各画素を独立して選択することができる。２個のＴＦＴ３２、３４を直列接続しているので、両方のＴＦＴをオン状態にした際にのみ、即ち行及び列の選択入力が共に正である際にのみ、画素を読み出すことができる。図２には、画素の配置（レイアウト）Ｐも図式的に表現して示し、この図は以下で用いる。
【００２３】
図３に、改良した画素回路を簡単な列マルチプレクサ回路と共に使用して、フレーム当たり１回のみの露光に必要な多重機能を提供することができる様子を示す。簡単のため、図３にはアレイの２つの行２２ａ、２２ｂを示し、各行が、４：１の列マルチプレクサブロックに接続した４つの画素群を具えている。完成したアレイではこうした群が多数存在し、各々に関連する電荷感度増幅器４０を設けてある。ここでは多重機能を画素レベルで実行するので、各列の底部にあるＴＦＴ３１はオプション（随意）的なものである。ここでも、制御線Ａ〜Ｄが４つのマルチプレクサチャンネルＡ〜Ｄを規定するが、これらの制御線は列選択信号ＣＳ０〜ＣＳ３も規定する。
【００２４】
露光の直後に、画素電荷が前記フォトダイオードの容量に蓄積されて、アレイが読み出し可能状態になる。このアレイは、列マルチプレクサがない場合のように行毎にアドレス指定する。所定行からの信号電荷のアドレス指定及び読み出しは、（４：１の列マルチプレクサについては）４段階で行う。１番目に、Ａ列に接続した画素を読み出して、次にＢ列に接続した画素の読み出し、等々である。Ａ列に接続した画素の読み出しは、入力Ａを正にして、正のパルスを適切な行電極に印加することによって達成する。入力Ａを正にすることは、（オプション的な）マルチプレクサＴＦＴ３１をオン状態にして、同時に、当該列の画素内の第２トランジスタ３４をオン状態にする正の列選択信号ＣＳ０を供給する。このようにして、選択した行内のＡの画素からの画素電荷を、それぞれの電荷感度増幅器４０に転送する。選択行の他の画素については、列選択入力ＣＳ１〜ＣＳ３が正ではないので、これ以外の電荷の移動は行われず、これにより、電荷が前記フォトダイオードから転送されることを防止する。Ｂ列、Ｃ列、及びＤ列についても、このプロセスを繰り返す。従って、行内のすべての画素を読み取るためには、４つの正のパルスを前記行電極に印加する必要がある（各マルチプレクサチャンネル毎に１つ）。
【００２５】
上述したように、スイッチ３１は回路から省略することができる。しかし、電荷感度増幅器４０の入力における容量性の負荷は、全４列の寄生容量の合計から成る。一部の応用、特に低雑音が重要な応用では、（この入力点における容量が、電荷感度増幅器４０の入力トランジスタの雑音を効率的に増幅してしまうので、）前記容量性の負荷を最小に保つべきである。ＴＦＴ３１を回路に含めれば、アクセスしていない列の容量が増幅器の入力から絶縁される。４：１のマルチプレクサの場合には、前記入力容量が４分の１に低減される。
【００２６】
図３の回路の主な欠点は、アレイ中の各画素への接続の数である。各画素が４つの接続：即ち行電極２２、列電極３０、共通電極２８、及び列選択電極ＣＳを必要とする。この電極数の増加が、各画素内でフォトダイオードに充当される面積を減少させて、この面積は理想的には、可能な最大信号を供給すべく最大化すべきものである。
【００２７】
図４に、本発明による実施例を示す。図４では、図２の符号を用いて各画素Ｐを図式的なブロックで示す。８つの画素Ｐ０〜Ｐ７から成るアレイの部分を示し、これらを多重して電荷感度増幅器４０ａ、４０ｂに入力する。前述のように多重比は４：１である。
【００２８】
この構成では、画素の隣接する２列が各列導体に関連する。従って、画素Ｐ０及びＰ１が列導体３０ａに関連し、画素Ｐ２及びＰ３が列導体３０ｂに関連する、等である。各場合において、隣接する２列を列導体３０の互いに逆の側に配置する。このことは、列導体３０の間隔（ピッチ）が画素列の間隔の２倍になり、一対の列が列導体３０を共用することを意味する。
【００２９】
同様に、列選択制御線ＣＳも列の隣接対で共用する。特に、隣接する列導体間の２列の画素が、それぞれの共用の列制御線ＣＳに関連する。従って、画素Ｐ１及びＰ２を含む列が制御線ＣＳ０を共用し、これらの画素列が列導体３０ａと３０ｂの間に位置する。画素Ｐ３及びＰ４を有する列が制御線ＣＳ１を共用して、これらの画素列が列導体３０ｂと３０ｃの間に位置する。
【００３０】
列選択制御線ＣＳはもはや、個々の画素をアドレス指定することができないが、各制御線ＣＳがアドレス指定する２列の画素は、異なる列導体３０に関連する。このことは、２つの画素を同時にアドレス指定して、異なる列導体３０に供給する信号を、２個の増幅器４０ａ、４０ｂを用いて同時に読み取ることができることを意味する。
【００３１】
このことを可能にするために、各列導体にルーティング（経路設定）デバイス５０を設けて、ルーティングデバイス５０は、それぞれの列導体３０の信号を２個の増幅器４０ａ、４０ｂの一方または他方に経路設定する。ルーティングデバイス５０ａを例に挙げれば、これは２個のトランジスタ５２、５４から構成される。第１トランジスタ５２を、列導体３０ａと一方の増幅器４０ｂとの間に接続し、第２トランジスタ５４を、列導体３０ａと他方の増幅器４０ａとの間に接続する。
【００３２】
列選択制御線ＣＳがルーティングデバイス５０用のスイッチング信号も供給するように回路を構成する。従って、１つの列選択信号がハイ（高値）である際に、関連する列の２つのルーティングデバイス５０が異なる増幅器への経路設定を行うことが保証される。例えば、列選択制御信号ＣＳ０がハイであると仮定すれば、これにより、列導体３０ａの信号が電荷感度増幅器４０ａに供給されて、列導体３０ｂの信号が増幅器４０ｂに供給される。この時に列選択信号ＣＳ３及びＣＳ１は共にロー（低値）であり、これによりルーティングデバイス５０ａのトランジスタ５２がオフ状態になり、ルーティングデバイス５０ｂのトランジスタ５４もオフ状態になる。
【００３３】
図４の最下部の表に示すように、行パルスを行導体２２に印加している間に、列選択制御線に順次パルスを加えて、各列制御線が、当該行の２つの画素が２個の増幅器４０ａ、４０ｂに信号を供給するようにする。
【００３４】
ルーティングデバイス５０のトランジスタは、画素のトランジスタと同じデバイス技術を用いて実現することができる。特に、アレイのすべてのトランジスタをアモルファスシリコン薄膜フィルムトランジスタとして実現することができる。
【００３５】
列導体及び列選択制御線の共用は、各画素が実際に、多重のないアレイにおけるのと同じ電極数を有することを意味する。従って、概ね、各画素行の画素が行導体２２に関連し、各画素列が１つの列導体３０またはＣＳに関連し、各画素が共通電極（図４には図示せず）への接続を有する。
【００３６】
図５に、図４の回路の構成要素の配置をより詳細に示す。
本発明は、列マルチプレクサ回路を単一の露光センサアレイと共に使用することを可能にするが、画素の複雑性あるいは各画素に必要な接続数を増加させない。
【００３７】
しかし、上述した画素構成は画素毎に追加的なトランジスタを必要とする。図６に、本発明の第２実施例を示し、ここでは、制御線及び列導体を共用することに加えて、第２トランジスタ３４も同一列の隣接画素間で共用する。図６には、２行の画素２２ａ、２２ｂを示し、各画素の第２トランジスタ３４を２行で共用する。この配置の実際上の実現を可能にするために、各行の配置は、隣接行の配置の鏡像にする。行２２ａ、２２ｂの対毎に、行導体２２がこれら一対の行の上部及び下部の境界にある。
【００３８】
図６に示す配置は、図４及び図５に示す配置のアドレス指定と同一の方法でアドレス指定する。一方のトランジスタ３２のみが任意の時点で、行アドレスパルスによってオン状態になるので、共用のトランジスタ３４にかかわらず、１個の画像感知素子のみからの信号が任意の一時点で、それぞれの列導体３０に転送される。
【００３９】
上述したように、本発明は医用画像診断に応用することができる。この場合には、Ｘ線画像検出器を形成するためにイメージセンサを使用する。この目的のためには、入射Ｘ線信号をフォトダイオードアレイによる検出用の可視光に変換するために、画素のアレイ上に放射変換層を設ける。
【００４０】
アレイについての「列」及び「行」とは幾分任意の使い方であり、行及び列という用語は単に、イメージセンシング素子の２次元アレイを表現するものである。
【００４１】
イメージセンサの製造に含まれるプロセスは当業者にとって既知である。特に本発明は、図１の慣例のデバイスを製造するために用いる技術のような、標準的なフォトリソグラフィー技術を用いて実現することができる。
種々の変形例が当業者にとって明らかである。
【図面の簡単な説明】
【図１】列マルチプレクサ回路を有する既知の画素構成を示す図である。
【図２】画素が多重化機能を実現することを可能にすべく変更した画素設計を示す図である。
【図３】図２の画素設計を用いた画素構成及びマルチプレクサの設計を示す図である。
【図４】図２の画素設計を用いた、本発明による画素構成及びマルチプレクサの設計を示す図である。
【図５】図４の設計をより詳細に示す図である。
【図６】本発明による画素構成及びマルチプレクサの設計の第２実施例を示す図である。

Claims

イメージセンシング画素の行及び列から構成されるイメージセンサであって、前記各画素行がそれぞれの行導体に関連し、前記各画素列が列導体に関連し、各画素がイメージセンシング素子及びスイッチングデバイスを具えて、前記スイッチングデバイスが、前記イメージセンシング素子の信号を関連する前記列導体に供給することを可能にし、前記スイッチングデバイスを２つの入力、即ち前記行導体によって規定される第１入力、及び第２入力によって制御するイメージセンサにおいて、
隣接する２つの前記画素列が前記各列導体に関連し、隣接する２つの前記画素列が前記列導体の互いに逆側に位置して、これにより前記列導体が、前記画素列の間隔の２倍の間隔を有し、隣接する前記列導体間の２列の画素が、前記第２入力を供給するそれぞれの共用制御線に関連することを特徴とするイメージセンサ。
前記各列導体にルーティングデバイスを設けて、該ルーティングデバイスが、前記列導体からの信号を、第１または第２信号測定デバイスに経路設定すべく選択的に動作可能であることを特徴とする請求項１に記載のイメージセンサ。
前記共用の制御線が、この共用の制御線に関連する２列の２個の前記ルーティングデバイスに制御信号を供給して、前記制御信号が、前記ルーティングデバイスの一方が前記第１信号測定デバイスへの経路設定を行うことを可能にし、かつ前記ルーティングデバイスの他方が前記第２信号測定デバイスへの経路設定を行うことを可能にすることを特徴とする請求項２に記載のイメージセンサ。
前記各ルーティングデバイスが第１及び第２トランジスタを具えて、前記第１トランジスタを、前記列導体と前記第１信号測定デバイスとの間に接続して、前記第２トランジスタを、前記列導体と前記第２信号測定デバイスとの間に接続したことを特徴とする請求項３に記載のイメージセンサ。
前記第１及び第２トランジスタをアモルファスシリコン薄膜フィルムトランジスタで構成して、各画素の前記スイッチングデバイスも、１個以上のアモルファスシリコン薄膜フィルムトランジスタで構成したことを特徴とする請求項４に記載のイメージセンサ。
前記各信号測定デバイスが電荷感度増幅器を具えていることを特徴とする請求項２〜５のいずれか１項に記載のイメージセンサ。
各画素が、直列接続した２個のトランジスタと、前記列導体と共通電極との間に接続した前記イメージセンジング素子とを具えて、前記直列接続した２個のトランジスタが前記スイッチングデバイスを規定することを特徴とする請求項１〜６のいずれか１項に記載のイメージセンサ。
前記スイッチングデバイスへの２つの入力を、前記２個のトランジスタのゲートに結合したことを特徴とする請求項７に記載のイメージセンサ。
１つの画素の前記直列接続したトランジスタの一方が、同じ列内の隣接画素の前記直列接続したトランジスタの一方も形成することを特徴とする請求項７または８に記載のイメージセンサ。
前記イメージセンシング素子をフォトダイオードで構成したことを特徴とする請求項１〜９のいずれか１項に記載のイメージセンサ。