JP2004508268A - Method of forming a defect-free, crack-free epitaxial film on a mismatched substrate - Google Patents

Method of forming a defect-free, crack-free epitaxial film on a mismatched substrate Download PDF

Info

Publication number
JP2004508268A
JP2004508268A JP2002525283A JP2002525283A JP2004508268A JP 2004508268 A JP2004508268 A JP 2004508268A JP 2002525283 A JP2002525283 A JP 2002525283A JP 2002525283 A JP2002525283 A JP 2002525283A JP 2004508268 A JP2004508268 A JP 2004508268A
Authority
JP
Japan
Prior art keywords
layer
substrate
growth
gan
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002525283A
Other languages
Japanese (ja)
Inventor
グレン ソロモン
デヴィッド ミラー
上田 哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2004508268A publication Critical patent/JP2004508268A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate

Abstract

連続的なエピタキシャル結晶成長により実現可能な膜よりも大きな厚みを有する、亀裂のないエピタキシャル膜を形成する方法。このエピタキシャル膜は、デバイスに使用可能であるとともに、さらなるエピタキシーのための基板として使用可能であるか、あるいは初期の基板材料(401)から分離させて独立した基板として使用可能である(407)。この方法では、エピタキシーにより生じる応力を吸収する欠陥の多い初期層(403)と、必要に応じて、結晶成長領域を平坦化する欠陥の少ない別の層とを用い、表面近傍に良質のエピタキシャル領域を設ける。A method for forming a crack-free epitaxial film having a thickness greater than that achievable by continuous epitaxial crystal growth. This epitaxial film can be used for devices and as a substrate for further epitaxy or can be used as a separate substrate separate from the initial substrate material (401) (407). In this method, an initial layer (403) having many defects for absorbing stress generated by epitaxy and another layer having few defects for flattening a crystal growth region are used as necessary, and a high-quality epitaxial region is provided near the surface. Is provided.

Description

【0001】
(技術分野)
本発明は、熱的な及び/又は格子的な不整合基板上への、良質で、エピタキシャルな、亀裂のない、低欠陥密度の膜のヘテロエピタキシャル堆積に関する。具体的には、本発明は、さらなる堆積のための基板として後に使用する、化合物半導体材料からなる厚い層のヘテロエピタキシャル成長に関する。より具体的には、本発明は、デバイスの構造をさらに形成するための基板材料として使用する、窒化ガリウム(GaN)、その他のIII族窒化物(AlN、InN)及びこれらの合金からなる厚膜の堆積に関する。
【0002】
(発明の背景)
窒化ガリウム(GaN)は、大きな可能性を有する工業材料として認識されている。例えば、GaNは、青色発光ダイオード、半導体レーザー、及びその他のオプトエレクトロニクスデバイスの製造、並びに高温電子デバイスの製作に用いられている。
【0003】
GaNをベースとしたデバイスを大量生産する上での大きな難問の1つは、適切な天然のGaNの基板あるいは平坦で厚いGaNの層がないことである。GaNは自然界では発見できないし、適度な圧力でその理論上の融解温度が解離温度を超えるため、シリコン、ヒ化ガリウム、サファイア等のように融解させてボウルから引き上げることができない。しかしながら、電子デバイスに用いる、GaNやそれに関連する合金からなる極めて高い結晶性の薄層を形成するには、これらの層を現存するGaNの表面上にホモエピタキシャル堆積させる必要がある。このような良質のデバイス層は、本発明の範囲外の理由によりそのままヘテロエピタキシャル成長させることができない。
【0004】
良質のGaN層及びそれに関連する層を形成するために現在用いられている技術には、適切だが理想的ではない基板上へのGaNデバイス層のヘテロエピタキシャル堆積が含まれる。今日、このような基板の材料としては、サファイア、シリコン、炭化珪素、及びヒ化ガリウム等が挙げられる(ただし、これらの材料に限られない)。全ての現存するヘテロエピタキシャル基板では、格子的な及び熱的な不整合のため、良質なGaNの堆積が困難である。格子不整合は、異種の結晶内での原子間の間隔が異なることにより生じる。熱的不整合は、温度の上昇及び下降に伴ない、結合された異種物質の間で熱膨張率(CTE)が異なることにより生じる。
【0005】
GaNの堆積に最も一般的に用いられているヘテロエピタキシャル基板は、GaNとの熱的不整合と格子不整合とが共に大きいサファイア(Al)である。本発明の範囲とは無関係な理由により、サファイアは、他の点においてはヘテロ基板として優れた特性を有する。しかしながら、格子不整合が大きいと、デバイス製造の観点から特に望ましくなく、とりわけ転位の形であらわれる欠陥の密度の極めて高い膜が形成される。他のエピタキシャル結晶成長プロセスと同様に、デバイス用の良質な層の形成に先立ち、サファイアの表面上にGaNのバッファ層を成長させることが必要となる。バッファ層は、転位に対するデバイスの許容範囲、特別な成長技術(例えば、マスクパターンを用いる成長、低温バッファ層の使用等)を用いるか否か、並びにその他の要因に応じて変更される。通常、このGaNバッファの厚みは数ミクロンである。しかし、主に転位の形であらわれる欠陥の密度が高いと(〜1010cm−2)、デバイスの質を落とす結果となる。また、サファイア基板は導電性ではなく、熱伝導率が低いため、その放熱性が制限され、さらにデバイスの性能を低下させるとともにデバイスのプロセスを複雑化させる。
【0006】
この問題に対する容易な解決策は、基板との界面からの距離が増すに従って転位密度が低下することを見込んでGaNのバッファ層の厚みを大きくすることである。また、厚みのあるGaNバッファ層は、電気的及び熱的特性を向上させるため、デバイスの設計及びプロセスの点でも有用である。これらの厚みが非常に大きいGaNバッファ層は、「仮基板」と呼ばれている。十分な厚みのGaNバッファ層をサファイア上に成長させ、その後のデバイス用の良質な層の成長のための仮基板として機能させることが困難なのは、熱的不整合の影響が原因となっている。通常、GaNは、1000ないし1100℃の温度でサファイア上に堆積するが、サンプルが室温まで冷却される際に熱膨張(収縮)率の差異が2つの材料間の界面において高レベルの応力を発生させる。サファイアはGaNよりも高い熱膨張率(CTE)を有するため、冷却に伴ない、界面での不整合によりGaNは圧縮される状態に、サファイアは張力を受ける状態に置かれる。ある程度まで、応力量は堆積されたGaNの厚みと直接的に関係するため、膜厚が大きいほど応力は大きくなる。膜厚が約10ミクロンを上回ると、応力のレベルはGaNの破損の限界点を超え、膜の亀裂及び剥離が生じる。この層の亀裂は、高い転位密度よりもさらに望ましくないものであり、後工程の間にデバイス層に壊滅的に伝播する危険があるため、回避しなければならない。
【0007】
図面を参照すると、図1(a)及び1(b)は、サファイア上へのGaNからなる厚い層の堆積が要求される場合の従来技術を概略的に示している。図1(a)において、サファイア基板101上には、厚い(10ミクロンを超える)GaNの膜102が1000ないし1100℃の範囲内の成長温度で堆積されている。実際の堆積方法については、本発明とは無関係である。上記温度において、基板上でGaNの膜の核生成が起こるため、熱応力は存在しない。図1(b)は、サンプルを室温まで冷却する際の大きな温度変化による影響を示している。同図において、サファイア基板101は、目下引張り応力を受ける状態にあり、堆積された膜に対して凹状に湾曲している。応力が十分に大きくなると、基板に亀裂103が生じる場合がある。エピタキシャルGaN層102は、圧縮応力を受ける状態にあり、亀裂が生じることに加え、基板101から剥離するか、さもなければ基板101との界面を劣化させる可能性もある。
【0008】
図2は、従来の熱的及び/又は格子的不整合基板上に厚い層を形成する方法に含まれる一連の工程を概略的に示している。ステップ201では、準備済みの基板を用意する。この準備済み基板は、例えば、使用前に化学的に洗浄された平坦なサファイアであってもよい。ステップ202では、厚く、平坦で、良質の層を成長させるためのプロセスパラメータ及び成長条件を設定する。ステップ203では、準備済み基板上に厚い層を堆積する。この層の厚みは、10ないし400ミクロンの範囲内であることが好ましい。ステップ204では、サンプルを室温まで冷却し、そのまま反応器から取り出す。ウェーハは、エピタキシャル層と基板との熱的不整合により生じる残留応力に起因して湾曲する。この応力は、厚い層及び基板に多数の亀裂を発生させる原因にもなる。
【0009】
従って、熱的及び/又は格子的不整合基板上に堆積させた、任意の厚みの、良質で、エピタキシャルな、亀裂のない、低欠陥密度の膜、及びこれらの膜を堆積する方法に関する技術が求められている。
【0010】
(発明の要約)
本発明は、GaN、又は関連するIII−V族化合物あるいは合金からなる、任意の厚さの、亀裂のない層をヘテロエピタキシャル基板上に成長させる方法を提供する。さらに、本発明の別の目的は、GaN膜とヘテロエピタキシャル基板との界面よりも欠陥の存在が著しく少ない上面を有する膜を成長させる方法を提供することである。また、本発明の別の目的は、GaN、AlN、InN又はこれらの合金からなる独立した基板を形成する方法を提供することである。
【0011】
本発明の別の目的は、基本的に応力のない、欠陥の多い、第1のヘテロエピタキシャル層を形成し、その後第1の層上に結晶性が非常に高い第2のホモエピタキシャル層を形成する方法を提供することである。
【0012】
本発明の別の目的は、基本的に応力のない、欠陥の多い、第1のヘテロエピタキシャル層を形成し、その後第1の層上に結晶性が非常に高い第2のホモエピタキシャル層をインサイチューで作製する方法を提供することである。
【0013】
本発明の別の目的は、極めて欠陥の多い、応力が緩和された第1の層1)を形成し、その後第1の層上に第2の層2)を堆積し、層2)が層1)の欠陥を覆い、隔離してその影響を排除するようにする方法を示すことである。
【0014】
これらの及びその他の本発明の目的、利点、そして特徴はその一部が以下の説明において記載されており、当業者には、下記の検討によりある程度明らかであるか、又は付記した特許請求の範囲で特に示したように実現及び達成可能である。
【0015】
(好ましい実施例の詳細な説明)
例証を目的として、本発明では主に、ハイドライド気相エピタキシー(HVPE)等の適切な成長技術を用いた、サファイア基板上への厚いGaN層の形成に関して説明する。尚、本発明は、他の堆積技術(金属有機化学気相成長(MOCVD)、分子線エピタキシー(MBE)、スパッタリング、蒸着等)を用いてサファイア以外の基板上にGaN、AlN、InN及び/又はこれらの合金を含む材料を堆積する場合、さらにこれらを任意に組み合わせた場合にも適用可能である。例示を目的として、以下の実施形態ではGaN基板に関して説明しているが、本発明はGaN基板のみに限定されない。当業者であれば、本方法がその他のIII族窒化物及びその他のIII−V族化合物の基板の形成にも同様に適用可能あることを理解できる。
【0016】
第1の実施形態
図3(a)ないし3(c)は、本発明の第1の実施形態に係る、サファイア上への厚く、亀裂のないGaN等のIII族窒化物からなる層の成長を概略的に示している。図3(a)では、VPEあるいは他の関連する技術(例えば、HVPE、MOCVD等)を用いて基板301上に厚く、欠陥の多い又は起伏(凹凸)の多い第1のGaN層304を成長させている。基板301は、サファイア、III−V族基板、ヒ化ガリウム、リン化インジウム、リン化ガリウム、酸化亜鉛、酸化マグネシウム、シリコン、珪素酸化物、炭化珪素、アルミン酸リチウム、没食子酸リチウム、及び/又は没食子酸リチウムアルミニウムで構成されてもよい。GaN層304は、結晶小面302を形成するために、例えば、成長時に成長パラメータ又は材料組成を調整して成長させてもよい。その後、図3(b)に示すように、HVPEにより第1のGaN層304上に良質な又は極めて平坦な第2のGaN層305を成長させる。この第2の成長後、ウェーハを室温まで冷却する。第1のGaN層304が第2のエピタキシャルGaN層305と基板301との間の残留応力を緩和するため、冷却時に熱的不整合に起因する亀裂は生じない。第1の層304と第2の層305とは、ヘテロエピタキシャル層320を形成する。層320は、通常、約35μmよりも大きな厚みを有する。基板301は、図3(c)に示すように、研磨あるいはその他の技術を用いて取り除いてもよい。
【0017】
図4は、本発明の第1の実施形態に係る、熱的及び/又は格子的不整合基板上に厚い層を形成する方法に含まれる一連の工程を概略的に示している。ステップ401では、準備済みの基板を用意する。ステップ402では、第1の層を成長させるためのプロセスパラメータを設定する。参照を簡単にするため、全てのプロセスパラメータ及び成長条件を一組にまとめて、〔C〕で示す。プロセスパラメータ〔C〕は、第1の層、即ち層302を堆積するための成長条件に関する全ての関連パラメータを含む。〔C〕は、この厚い層の堆積に用いられる反応器の圧力、反応器の構造、反応器の温度、反応器の温度勾配、基板温度、ガス流速等のプロセス条件を含む。これらのばらつきには、例えば、基板又は反応器の温度、圧力、ガス流速あるいはガス流量、そして反応器の構造における変化が含まれる場合があるが、これらの変化に限定されない。ステップ403では、準備済み基板上に欠陥の多い又は起伏のある第1の層を成長させる。この層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。条件〔C〕は、堆積材料が高い欠陥密度又は表面粗さを有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。典型的なパラメータ〔C〕は、通常、以下の通りである。層302の成長速度は、通常約50ないし200ミクロン/hr、好ましくは約100ミクロン/hrである。基板301の温度は、通常約1000℃ないし約1070℃、好ましくは約1030℃である。III族材料に対するV族材料の流量の比は、ここではV/III比として示し、通常約50ないし約250、好ましくは約125である。反応器の圧力は、通常約0.9気圧ないし1.5気圧、好ましくは1気圧を僅かに上回る気圧である(1気圧は海面においてほぼ14.7lbs/inに相当)。
【0018】
ステップ404では、成長条件を〔C〕に変更し、温度、圧力、反応器の構造、流速等に関する点で〔C〕と異ならせてもよい。使用する材料及び成長用の装置の種類に応じて、層304等の欠陥の多い又は起伏のある層の堆積用の反応器と同様の反応器において使用するパラメータの組〔C〕と、低欠陥密度の又は平坦な第2の層の堆積に用いるパラメータ〔C〕とは異なる。ステップ405では、成長条件〔C〕に基づいて、第1の層302上に層305等の良質で、欠陥の少ない又は平坦な第2の層を堆積する。典型的なパラメータ〔C〕は、通常、以下の通りである。層305の成長速度は、通常約5ないし50ミクロン/hr、好ましくは約25ミクロン/hrである。基板温度は、通常約1000℃ないし約1070℃、好ましくは約1030℃である。反応器の圧力は、通常約0.9気圧ないし1.5気圧、好ましくは1気圧を僅かに上回る気圧である。V/III比は、通常約50ないし約250、好ましくは約125である。
【0019】
この第2の層が第1の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第2の層を成長させてもよく、その場合、第1の層の表面の凹凸を平坦にして埋める成長となる。この第2の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。ステップ406では、厚いエピタキシャル層又は基板に亀裂を発生させることなくサンプルを室温まで冷却するが、第1の層の効果により残留応力は最小限度に抑制される。良質で且つ高応力に対応した成長条件に基づいて成長されているため、膜上面のエピタキシャル性は非常に高い。堆積した膜は熱応力を十分に低下させているが、熱応力は下方の第1の層の欠陥及び/又は粗さによって軽減されている。その結果、例えばサファイア上にGaNを堆積するという具合に、熱的及び/又は格子的不整合基板上に低応力の、亀裂のない材料の厚い層を堆積することができる。場合によっては、図4のステップ407に示すように、冷却後にサファイア基板を取り除いて、例えばヘテロエピタキシャル層320を独立したGaN基板として残す。
【0020】
上記実施形態で説明した工程は、本発明の範囲を逸脱することなく変更することが可能である。選択的な工程においては、成長速度を一定に保ち、基板301の温度を起伏のある膜を成長させる状態から平坦な膜を成長させる状態へ上昇させることもできる。別の選択肢は、2つの「極端な手段」を組み合わせたもので、成長速度を低下させ、基板温度を僅かに上昇させる。
【0021】
以下の本発明の実施形態において、欠陥の多い又は起伏のある厚い層を成長させ、その後に良質な又は平坦な層を成長させることが、亀裂のない、良質の厚いエピタキシャル層を形成するための共通の工程である。以下の実施形態では、この共通の目標の達成のために用いる方法に対して新たに加える工程又は変更に重点を置いている。
【0022】
第2の実施形態
図5(a)ないし図5(d)は、本発明の第2の実施形態に係る、サファイア上への厚く、亀裂のないGaNの層の成長を概略的に示している。図5(a)において、金属有機化学気相成長(MOCVD)又はハイドライド気相エピタキシー(HVPE)等の気相エピタキシー技術を用い、基板501上に例えばGaNからなる極めて薄いバッファ層506を成長させることができる。この基板は、図3の基板301と共通の特徴を有してもよく、同様の種類の材料で構成されてもよい。通常、バッファの厚みは50nm程度であり、その後のHVPEによる成長時よりも低い温度で成長させる。バッファは、AlN、InN、又はAlN、GaN及び/又はInNの合金、ZnO、若しくはMgOで構成されてもよい。単一のバッファ層に代えて、異なる組成の複数の層を使用することもできる。その場合、バッファ層は、50nmを超える厚みを有してもよいし、MOCVDによりそれぞれ異なる温度で成長させた複数の層で構成されてもよい。例えば、1つ以上の層からなるバッファを低温で成長させた後に、それよりも高い温度で1つ以上の層を新たに成長させ、場合によっては低温でさらに層を成長させることも本発明の範囲内に含まれる。バッファは、格子的及び/又は熱的不整合により生じる界面応力の低減の促進に利用することも可能であるが、その後のGaN層の核生成及び成長の促進に利用することもできる。バッファの成長後、図5(b)に示すように、厚く、欠陥の多い又は起伏の多い、HVPEによる第2の層507を堆積する。その後、図5(c)に示すように、HVPEによる第2のGaN層507上に、良質な又は極めて平坦な、HVPEによる第3のGaN層508を成長させる。この第3の成長後、ウェーハを室温まで冷却する。第2のGaN層507が第3のエピタキシャルGaN層508とサファイア基板501との間の残留応力を緩和するため、冷却時に熱的不整合に起因する亀裂は生じない。サファイア基板1は、図5(d)に示すように、研磨あるいはその他の技術を用いて取り除いてもよい。そして、層506、507、及び508は独立的な基板520を形成する。
【0023】
図6は、本発明の第2の実施形態に係る、熱的及び/又は格子的不整合基板上に厚い層を形成する方法に含まれる一連の工程を概略的に示している。ステップ601では、準備済みの基板を用意する。ステップ602においては、バッファ層(又は層)を成長させるためのプロセスパラメータを設定し、ここでは〔C’〕で示す。上述したように、〔C’〕には、バッファ層(又は層)を堆積するための成長条件に関する全ての関連パラメータが含まれる。複数の層からなるバッファの場合、プロセス条件の組〔C’〕を複数の独自の下位の組で構成してもよく、各下位の組はバッファ構造の各層に対してそれぞれ設けられる。典型的なパラメータ〔C’〕は、通常、以下の通りである。バッファ層506の厚みは、通常約5ないし100nm、好ましくは約30nmである。バッファ層506の成長速度は、通常約0.1ないし1.0ミクロン/hr、好ましくは約0.4ミクロン/hrである。基板温度は、通常約400℃ないし約700℃、好ましくは約500℃である。反応器の圧力は、通常約0.9気圧ないし1.5気圧、好ましくは1気圧を僅かに上回る気圧である。V/III比は、通常約4000ないし約7000、好ましくは約5500である。
【0024】
ステップ603では、準備済み基板上にバッファ層(又は層)を成長させ、全体の厚みを50nm程度にする。ステップ604では、成長条件を〔C’〕に変更する。この変更は、ステップ603で用いられたものとは異なる成長技術の使用を伴なってもよく、場合によっては、サンプルの搬出及び搬入のために新たに一連の工程が必要となるかもしれない別の成長用の装置の使用を伴なうことになってもよい。ステップ605では、バッファ層上に欠陥の多い又は起伏のある第2の層を成長させる。この層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。条件〔C’〕は、堆積材料が高い欠陥密度又は表面粗さを有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。プロセス条件〔C’〕は、通常、図4に関して説明した条件の組〔C〕において設定されたものと同様の範囲内に設定される。ステップ606では、成長条件を〔C〕に設定し、温度、圧力、反応器の構造、流速等に関する点で〔C’〕と異ならせてもよい。ステップ607では、成長条件〔C〕に基づき、第2の層506上に層508のような良質の、欠陥の少ない又は平坦な第3の層を堆積する。プロセス条件〔C〕は、通常、図4に関して説明した条件の組〔C〕において設定されたものと同様の範囲内に設定される。この第3の層が第2の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第3の層を成長させてもよく、その場合、第2の層の表面の凹凸を平坦にして埋める成長となる。この第3の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。
【0025】
ステップ608では、厚いエピタキシャル層又は基板に亀裂を発生させることなくサンプルを室温まで冷却するが、第2の層の効果により残留応力は最小限度に抑制される。良質で且つ高応力に対応した成長条件に基づいて成長されているため、膜上面のエピタキシャル性は非常に高い。堆積した膜は熱応力を十分に低下させているが、熱応力は下方の第2の層の欠陥及び/又は粗さによって軽減されている。その結果、例えばサファイア上にGaNを堆積するという具合に、熱的及び/又は格子的不整合基板上に低応力の、亀裂のない材料の厚い層を堆積することができる。場合によっては、図6のステップ609に示すように、冷却後にサファイア基板501を取り除いて、例えば基板520のような独立したGaN基板を得る。
【0026】
第3の実施形態
図7(a)ないし7(d)は、本発明の第3の実施形態に係る、サファイア上への厚く、亀裂のないGaN層の成長を概略的に示している。図7(a)では、図3に関して説明したタイプの基板701上にバッファ層構造702が形成されている。バッファ層構造702は、通例、下層のGaN層709と、二酸化珪素(SiO)等からなる、パターニングされたマスク層710と、エピタキシャル横方向成長(ELOG)による層711とを備えている。マスク材料は、GaNの成長を抑制するため、成長はマスクされていない領域においてのみ起こる。これにより、ELOG層711の横方向の成長が促進されるとともに、この層及びその後のエピタキシャル層から基板が部分的に分離される。このような分離は、エピタキシャル層に残留する熱的及び/又は格子的不整合による応力を低減するものであり、基板とエピタキシャル層との間の有効な接触面積を削減することで実現する。
【0027】
通常、これら2つのGaN層はMOCVD又はHVPE等の気相エピタキシー技術を用いて成長させ、バッファ構造全体の厚みを1ミクロン程度にするが、その他の成長プロセス及びバッファ構造の厚みも本発明の範囲内に含まれる。この構造の各層は異なる組成を有してもよく、例えば層709及び711はGaN、AlN、InN、又はこれらの構成要素からなる合金でそれぞれ構成することが可能である。パターニングされたマスク層710は、SiO、窒化珪素(Si)、ポリシリコン、高融点金属、又はこれらの構成要素を任意に組み合わせたもので構成することが可能である。これらは単に例として挙げただけであり、本発明の実施形態の範囲を限定することを意図していないので、同様の効果を得るためにその他の適切な材料も使用できる。また、各層は1組の副層で構成されてもよい。残留応力のレベルをさらに低減するため、あるいは横方向の成長を促進するために、層709、710、及び/又は711を組成の異なる2つ以上の層でそれぞれ構成してもよい。通常、下層の層709の厚みは1ミクロン程度、パターニングされたマスク層710の厚みは500nm程度、ELOG層711の厚みは1ないし4ミクロン程度である。残留応力の低減、あるいは層711の核生成又は横方向成長の向上に有用な、これら以外の層の厚みも本発明の実施形態の範囲内に含まれる。
【0028】
バッファ層構造702の成長後、図7(b)に示すように、厚く、欠陥の多い又は起伏の多い、HVPEによる層712を堆積する。その後、図7(c)に示すように、HVPEによる第3のGaN層712上に、良質な又は極めて平坦なHVPEによるGaN層713を成長させる。層713の成長後、ウェーハを室温まで冷却する。以下の2つの補完的な効果により、冷却時に熱的不整合に起因する亀裂は生じない。本発明の第1の実施形態において説明したように、第3のGaN層712は第4のエピタキシャルGaN層713とサファイア基板701との間の残留応力を低減する。また、パターニングされたマスク層710及び横方向成長層711は、厚いHVPE層712及び713をサファイア基板701から機械的に分離する役割を果たす。図7(d)に示すように、基板701とバッファ層構造702の一部とは、研磨あるいはその他の技術を用いて除去することもできる。通常、パターニングされた層と横方向成長層711の一部とは取り除かれる。ELOG層711の残留部分と層712及び713とは、独立したIII族窒化物基板720を形成する。
【0029】
図8は、本発明の第3の実施形態に係る、熱的及び/又は格子的不整合基板上に厚い層を形成する方法に含まれる一連の工程を概略的に示している。ステップ801では、準備済みの基板を用意する。ステップ802では、第1のバッファ層(又は層)を成長させるためのプロセスパラメータを設定し、ここでは〔C’’〕で示す。プロセスパラメータの組〔C’’〕には、層709等の第1のバッファ層(又は層)を堆積するための成長条件に関する全ての関連パラメータが含まれる。プロセスパラメータ〔C’’〕は、通常、図6に関して説明した〔C’〕において設定されたものと同様の範囲内に設定される。ステップ803では、準備済み基板上に第1のバッファ層(又は層)を成長させ、全体の厚みを1ミクロン程度にする。ステップ804では、サンプルを冷却して反応器から取り出す。ステップ805では、サンプル上に適切なマスク材料を堆積し、その後リソグラフィやエッチング等の適切な方法を用いてパターニングを施す。ステップ806では、成長条件をELOG層711等のELOG層(又は層)を成長させるための〔C’’〕に変更する。パラメータの組〔C’’〕には、サンプルを成長用の反応器内へ再搬入する工程も含めることができる。ステップ807では、ELOG層(又は層)を通常の1ないし10ミクロンの厚みに成長させる。パラメータ〔C’’〕は、通常、以下の通りである。ELOG層711をHVPEにより高い成長速度で成長させる場合、〔C’’〕には図4に関して説明したパラメータ〔C〕等の起伏のある層のためのパラメータを含めてもよい。ELOG層711をMOCVD法により成長させる場合、パラメータの組〔C’’〕を以下のようにすることも可能である。基板温度は、約970℃ないし約1070℃としてもよい。反応器の圧力は、通常1気圧よりも低い気圧、好ましくは約0.1気圧とする。ELOG層711の成長速度は、約0.5ミクロン/hrないし約5ミクロン/hrとしてもよいが、好ましくは約2ミクロン/hrとする。V/III比は、通常約500ないし約5000、好ましくは約1500とする。ELOG層をその下のマスク層を通してマスク層上に成長させるため、エピタキシャル成長層とサファイア基板との間の有効な接触面積が削減される。ELOG層711は、パターニングされた層710の上面に到達すると、次に横方向へ拡大する。横方向の成長は、通常、サファイアとGaNとの界面からの垂直方向の欠陥の伝播を阻止する。本発明において、第2のバッファ層は、基板701とバッファ層構造702との界面における亀裂も促進する。
【0030】
ステップ808では、成長条件を〔C’〕に変更するが、ステップ806で用いたものとは異なる成長技術の使用や、場合によっては、サンプルの搬出及び搬入のために新たに一連の工程が必要となるかもしれない別の成長用の装置の使用を伴なうことになってもよい。ステップ809では、バッファ層上に、層712等の欠陥の多い又は起伏のある第3の層を成長させる。この層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。〔C’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。条件〔C’〕は、堆積材料が高い欠陥密度又は表面粗さを有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。
【0031】
ステップ810では、成長条件を〔C〕に設定し、温度、圧力、反応器の構造、流速等に関する点で〔C’〕と異ならせてもよい。ステップ811では、成長条件〔C〕に基づいて、第3の層上に、層713等の良質で、欠陥の少ない又は平坦な第4の層を堆積する。〔C〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。この第4の層が第3の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第4の層を成長させてもよく、その場合、第3の層の表面の凹凸を平坦にして埋める成長となる。この第4の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。ステップ812では、厚いエピタキシャル層又は基板に亀裂を発生させることなくサンプルを室温まで冷却する。本発明の第1の実施形態において説明したような第3の層の効果、並びに基板と厚いエピタキシャル層との接触部分を削減する、マスク層及びそれを通して成長させる層の効果の両方により残留応力は最小限度に抑制される。良質で且つ高応力に対応した成長条件に基づいて成長されているため、膜の上面のエピタキシャル性は非常に高く、サファイア基板の影響から無事に隔離されている。その結果、例えばサファイア上にGaNを堆積するという具合に、低応力の、亀裂のない材料による厚い層を熱的及び/又は格子的不整合基板上に堆積することができる。場合によっては、図8のステップ813に示すように、冷却後にサファイア基板を取り除いて、独立した基板720等の独立したGaN基板を得る。
【0032】
第4の実施形態
図9(a)ないし9(c)は、本発明の第4の実施形態に係る、厚く、亀裂のない独立したGaN基板の成長を概略的に示している。図9(a)では、HVPEによりサファイア基板901上に厚く、欠陥の多い又は起伏の多い第1のGaN層904を成長させる。この層の成長後、サンプルを室温まで冷却して反応器から取り出すが、サファイア基板901は図9(b)に示すように研磨あるいはその他の技術を用いて取り除く。欠陥の多い又は起伏の多いGaN層904は亀裂を発生させることなく応力に対処できるため、冷却時に熱的不整合に起因する亀裂が生じない。その後、目下独立しているGaN層を反応器内に再搬入し、図9(c)に示すように、HVPEにより第1のGaN層904上に良質な又は極めて平坦な第2のGaN層905を成長させる。この第2の層905はホモエピタキシャル成長させるので、サファイア基板901により課せられる熱的及び格子的不整合の制約から開放されており、冷却時に亀裂を生じないか又は熱応力を受けない。その結果、良質の独立したGaN基板920が得られる。
【0033】
図10は、本発明の第4の実施形態に係る、厚く、亀裂のない独立したGaN基板を形成する方法に含まれる一連の工程を概略的に示している。ステップ1001では、準備済みの基板を用意する。ステップ1002においては、層904等の第1のIII−V族層を成長させるためのプロセスパラメータを設定し、ここでは〔C’’’〕で示す。既に述べたように、〔C’’’〕には、第1の層を堆積するための成長条件に関する全ての関連パラメータが含まれる。ステップ1003では、準備済み基板上に、欠陥の多い又は起伏のある第1の層を成長させる。この層の厚みは、20ないし300ミクロンの範囲内であることが好ましい。条件〔C’’’〕は、堆積材料が高い欠陥密度又は起伏の多い表面を有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。〔C’’’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。ステップ1004では、亀裂を発生させることなくサンプルを室温まで冷却するが、欠陥の多い又は起伏のある第1の層の効果により残留応力は最小限度に抑制される。ステップ1005では、サファイア基板を取り除いて、起伏のある又は欠陥の多い、独立したGaN層を得る。この独立した層は単結晶であるが、その欠陥密度及び/又は起伏によりデバイスに適用するGaN基板としては不適当である。ステップ1006では、サンプルを反応器内へ再搬入するための一連の工程を含む〔C’’’〕に成長条件を変更する。ステップ1007では、成長条件〔C’’’〕に基づいて、第1の層上に層905等の良質で、欠陥の少ない又は平坦な第2の層を堆積する。〔C’’’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。この第2の層が第1の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第2の層を成長させてもよく、その場合、第1の層の表面の凹凸を平坦にして埋める成長となる。この第2の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。ステップ1008では、亀裂を発生させることなくサンプルを室温まで冷却するが、独立した基板920の形成のためにステップ1005でサファイア基板が除去されて存在しないため、熱的不整合はない。
【0034】
第5の実施形態
図11(a)ないし11(d)は、本発明の第5の実施形態に係る、厚く、亀裂のない独立したGaN基板の成長を概略的に示している。図11(a)において、MOCVD又はHVPE等の気相エピタキシー技術を用いて、基板1101上にGaNの薄いバッファ層1106を成長させることができる。通常、バッファの厚みは50nm程度であり、その後のHVPEによる成長時よりも低い温度で成長させる。バッファは、AlN、InN、又はAlN、GaN及び/又はInNの合金、ZnO、若しくはMgOで構成することもできる。単一のバッファ層に代えて、組成の異なる複数の層を使用することもできる。その場合、バッファ層は、50nmを上回る厚みを有してもよいし、MOCVDにより異なる温度で成長させた複数の層で構成されてもよい。例えば、1つ以上の層からなるバッファを低温で成長させた後に、それよりも高い温度で新たに1つ以上の層を成長させ、低温でさらに最後の層を成長させることも本発明の範囲内に含まれる。バッファは、格子的及び/又は熱的不整合に起因する界面応力を低減するために利用することも可能であるが、その後のGaN層の核生成及び成長の促進に利用してもよい。バッファの成長後、図11(b)に示すように、厚く、欠陥の多い又は起伏の多い、HVPEによる第2の層1107を堆積する。この層の成長後、図11(c)に示すように、サンプルを室温まで冷却して反応器から取り出し、サファイア基板1101を研磨あるいはその他の技術により除去する。欠陥の多い又は起伏の多い第2のGaN層1107は、亀裂を発生させることなく応力に対処できるため、冷却時に熱的不整合に起因する亀裂が生じない。その後、目下独立しているGaN層を反応器内に再搬入し、図11(d)に示すように、HVPEにより第2のGaN層1107上に、良質な又は極めて平坦な第3のGaN層1108を成長させる。この第3の層1108はホモエピタキシャル成長させるので、サファイア基板1101により課せられる熱的及び格子的不整合の制約から開放されており、冷却時に亀裂を生じることがないか又は熱応力を受けることがない。その結果、良質の独立したGaN基板1120が得られる。
【0035】
図12は、本発明の第4の実施形態に係る、厚く、亀裂のない独立したGaN基板を形成する方法に含まれる一連の工程を概略的に示している。ステップ1201では、準備済みの基板を用意する。ステップ1202においては、バッファ層(又は層)を成長させるためのプロセスパラメータを設定し、ここでは〔C’’’’〕で示す。パラメータの組〔C’’’’〕には、バッファ層(又は層)を堆積するための成長条件に関する全ての関連パラメータが含まれる。複数の層からなるバッファの場合、プロセス条件の組〔C’’’’〕を複数の独自の下位の組で構成してもよく、各下位の組はバッファ構造の各層に対してそれぞれ設けられる。ステップ1203では、準備済み基板上に層1106等のバッファ層(又は層)を成長させ、全体の厚みを50nm程度にする。〔C’’’’〕のパラメータは、通常、図6の〔C’〕に関して説明したものと同様の範囲内に設定される。ステップ1204では、成長条件を〔C’’’’〕に変更する。この変更は、ステップ1203で用いられたものとは異なる成長技術の使用を伴なってもよく、場合によっては、サンプルの搬出及び搬入のために新たに一連の工程が必要となるかもしれない別の成長用の装置の使用を伴なうことになってもよい。ステップ1205では、バッファ層上に、層1107等の欠陥の多い又は起伏のある第2の層を成長させる。この層の厚みは、20ないし300ミクロンの範囲内であることが好ましい。〔C’’’’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。条件〔C’’’’〕は、堆積材料が高い欠陥密度又は起伏の多い表面を有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。ステップ1206では、亀裂を発生させることなくサンプルを室温まで冷却するが、欠陥の多い又は起伏のある第2の層の効果により残留応力は最小限度に抑制される。ステップ1207では、サファイア基板を取り除いて、起伏のある又は欠陥の多い独立したGaN層を得る。この独立した層は単結晶であるが、その欠陥密度及び/又は起伏によりデバイスに適用するGaN基板としては不適当である。ステップ1208では、サンプルを反応器内へ再搬入するための一連の工程を含む〔C’’〕に成長条件を変更する。ステップ1209では、成長条件〔C’’〕に基づいて、第2の層上に層1108等の良質で、欠陥の少ない又は平坦な第3の層を堆積する。〔C’’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。この第3の層が第1の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第3の層を成長させてもよく、その場合、第2の層の表面の凹凸を平坦にして埋める成長となる。この第3の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。ステップ1210では、亀裂を発生させることなくサンプルを室温まで冷却するが、独立した基板1120の形成のためにステップ1207でサファイア基板が除去されて存在しないため、熱的不整合はない。
【0036】
第6の実施形態
図13(a)ないし13(d)は、本発明の第6の実施形態に係る、厚く、亀裂のない独立したGaN基板の成長を概略的に示している。図13(a)において、バッファ層構造は、下層のGaN層1309と、二酸化珪素(SiO)からなる、パターニングされたマスク層1310と、上層のGaN層1311とを備えて構成されている。マスク材料はGaNの成長を抑制するため、成長はマスクされていない領域においてのみ起こる。これにより、上層のGaN層1311の横方向の成長が促進されるとともに、この層及びその後のエピタキシャル層から基板が部分的に分離される。このような分離は、エピタキシャル層に残留する熱的及び/又は格子的不整合による応力を低減するものであり、基板とエピタキシャル層との間の有効な接触面積を削減することで実現する。
【0037】
通常、これら2つのGaN層は、MOCVD又はHVPE等の気相エピタキシー技術を用いて成長させ、バッファ構造全体の厚みを1ミクロン程度にするが、その他の成長プロセス及びバッファ構造の厚みも本発明の範囲内に含まれる。この構造の各層は異なる組成を有してもよい。例えば、層1309及び1311はGaN、AlN、InN、又はこれらの構成要素からなる合金でそれぞれ構成することが可能であり、層1310はSiO、窒化珪素(Si)、ポリシリコン、高融点金属、又はこれらの構成要素を任意に組み合わせたもので構成することが可能である。これらは単に例として挙げただけで、本発明の実施形態の範囲を限定することを意図しないため、同様の効果を得るためにその他の適切な材料も使用可能である。また、各層は1組の副層で構成されてもよく、残留応力のレベルをさらに低減するため又は横方向の成長を促進するために、層1309、1310、及び/又は1311を異なる組成を有する2つ以上の層でそれぞれ構成することもできる。通常、下層のGaN層1309の厚みは1ミクロン程度、パターニングされたマスク層1310の厚みは500nm程度、上層のGaN層1311の厚みは1ないし10ミクロン程度である。残留応力の低減、あるいは層1311の核生成又は横方向成長の向上に有用な、これら以外の層の厚みも本発明の実施形態の範囲内に含まれる。
【0038】
バッファ層構造の成長後、図13(b)に示すように、厚く、欠陥の多い又は起伏の多い、HVPEによる第3の層1312を堆積する。この層の成長後、サンプルを室温まで冷却して反応器から取り出し、図13(c)に示すように、サファイア基板1を研磨あるいはその他の技術を用いて取り除く。以下の2つの補完的な効果により、冷却時に熱的不整合に起因する亀裂は生じない。本発明の第4の実施形態において説明したように、第3のGaN層1312はサファイア基板1により生じる残留応力に対処する。また、パターニングされたマスク層1310及び横方向成長層1311は、厚いHVPE層1312を基板1301から分離する役割を果たす。その後、目下独立しているGaN層を反応器内に再搬入し、図13(d)に示すように、HVPEにより第3のGaN層1312上に良質な又は極めて平坦な第4のGaN層1313を成長させる。この第4の層1313はホモエピタキシャル成長させるので、サファイア基板1301により課せられる熱的及び格子的不整合の制約から開放されており、冷却時に亀裂を生じないか又は熱応力を受けない。その結果、良質の独立したGaN基板1320が得られる。
【0039】
図14は、本発明の第6の実施形態に係る、厚く、亀裂のない独立したGaN基板を形成する方法に含まれる一連の工程を概略的に示している。ステップ1401では、準備済みの基板を用意する。ステップ1402においては、第1のバッファ層(又は層)を成長させるためのプロセスパラメータを設定し、ここでは〔C’’’’’〕で示す。パラメータの組〔C’’’’’〕には、バッファ層(又は層)を堆積するための成長条件に関する全ての関連パラメータが含まれる。〔C’’’’’〕のパラメータは、通常、図6の〔C’〕に関して説明したものと同様の範囲内に設定される。ステップ1403では、準備済み基板上に層1309等のバッファ層(又は層)を成長させ、全体の厚みを1ミクロン程度にする。ステップ1404では、サンプルを冷却して反応器から取り出す。ステップ1405では、サンプル上に適切なマスク材料を堆積し、その後、リソグラフィやエッチング等の適切な方法を用いてパターニングを施すことにより層1310等のパターニングされた層を形成する。ステップ1406では、層1311等のELOGによる層(又は層)を成長させるための〔C’’’’’〕に成長条件を変更する。パラメータの組〔C’’’’’〕には、サンプルを成長用の反応器内へ再搬入する工程も含めることができる。ステップ1407では、ELOGによる層(又は層)を通常の1ないし10ミクロンの厚みに成長させる。〔C’’’’’〕のパラメータは、通常、図8の〔C’’〕に関して説明したものと同様の範囲内に設定される。ELOG層をその下のマスク層を通してマスク層上に成長させるため、エピタキシャル成長層とサファイア基板との間の有効な接触面積が削減される。ステップ1408では、成長条件を〔C’’’〕に変更するが、ステップ1406で用いたものとは異なる成長技術の使用や、場合によっては、サンプルの搬出及び搬入のために新たに一連の工程が必要となるかもしれない別の成長用の装置の使用を伴なうことになってもよい。ステップ1409では、バッファ層上に、層1312等の欠陥の多い又は起伏のある第3の層を成長させる。この層の厚みは、20ないし300ミクロンの範囲内であることが好ましい。〔C’’’〕のパラメータは、通常、図4の〔C〕に関して説明したものと同様の範囲内に設定される。条件〔C’’’〕は、堆積材料が高い欠陥密度又は起伏の多い表面を有しながらも、性質上、基本的にエピタキシャルなままであるように設定される。ステップ1410では、亀裂を発生させることなくサンプルを室温まで冷却する。欠陥の多い又は起伏のある第2の層の効果、並びにバッファ構造にマスク及び第2の層を成長させることによるエピタキシャル層と基板との分離の効果に起因して、残留応力は最小限度に抑制される。ステップ1411では、サファイア基板を取り除いて、起伏のある又は欠陥の多い独立したGaN層を得る。この独立した層は単結晶であるが、その欠陥密度及び/又は起伏によりデバイスに適用するGaN基板としては不適当である。ステップ1412では、サンプルを反応器内へ再搬入するための一連の工程を含む〔C〕に成長条件を変更する。ステップ1413では、成長条件〔C〕に基づいて、第3の層上に、良質で、欠陥の少ない又は平坦な第4の層を堆積する。この第4の層が第3の層を覆うことにより、欠陥は埋め隠されて隔離されるので成長時に上方へ伝播しない。また、横方向のエピタキシャル成長を促進する条件下で第4の層を成長させてもよく、その場合、第3の層の表面の凹凸を平坦にして埋める成長となる。この第4の層の厚みは、10ないし300ミクロンの範囲内であることが好ましい。ステップ1414では、亀裂を発生させることなくサンプルを室温まで冷却するが、独立した基板1320の形成のためにステップ1411でサファイア基板が除去されて存在しないため、熱的不整合はない。
【0040】
上述の実施形態は例であり、本発明を限定するものとして解釈されるべきではない。本発明による教示は、別の種類の装置及び方法にも適用可能である。本発明の説明は、例示的であることを意図しており、付記した特許請求の範囲を限定することを意図しない。また、本方法に対する変更及び改変は当業者には明らかである。
【図面の簡単な説明】
【図1】
1(a)及び1(b)は、従来の(従来技術による)サファイア上への厚いGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図2】
従来の厚いGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図3】
3(a)ないし3(c)は、本発明の第1の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図4】
本発明の第1の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図5】
5(a)ないし5(d)は、本発明の第2の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図6】
本発明の第2の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図7】
7(a)ないし7(d)は、本発明の第3の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図8】
本発明の第3の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図9】
9(a)ないし9(c)は、本発明の第4の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図10】
本発明の第4の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図11】
11(a)ないし11(d)は、本発明の第5の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図12】
本発明の第5の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
【図13】
13(a)ないし13(d)は、本発明の第6の実施形態に係る、厚い及び/又は独立したGaNのヘテロエピタキシャル成長を概略的に示す断面図である。
【図14】
本発明の第6の実施形態の厚い及び/又は独立したGaNをヘテロエピタキシャル成長させるための工程を概略的に示す。
[0001]
(Technical field)
The present invention relates to heteroepitaxial deposition of good quality, epitaxial, crack-free, low defect density films on thermal and / or lattice mismatched substrates. In particular, the invention relates to the heteroepitaxial growth of thick layers of compound semiconductor material for later use as a substrate for further deposition. More specifically, the present invention relates to a thick film made of gallium nitride (GaN), other group III nitrides (AlN, InN) and alloys thereof for use as a substrate material for further forming a device structure. About the deposition of.
[0002]
(Background of the Invention)
Gallium nitride (GaN) is recognized as an industrial material with great potential. For example, GaN has been used in the manufacture of blue light emitting diodes, semiconductor lasers, and other optoelectronic devices, and in the fabrication of high temperature electronic devices.
[0003]
One of the major challenges in mass-producing GaN-based devices is the lack of a suitable natural GaN substrate or a flat, thick GaN layer. Since GaN cannot be found in nature and its theoretical melting temperature exceeds the dissociation temperature at a moderate pressure, it cannot be melted like silicon, gallium arsenide, sapphire and pulled out of the bowl. However, forming extremely crystalline thin layers of GaN and related alloys for use in electronic devices requires homoepitaxial deposition of these layers on the surface of existing GaN. Such high quality device layers cannot be directly heteroepitaxially grown for reasons outside the scope of the present invention.
[0004]
Techniques currently used to form good quality GaN layers and related layers include heteroepitaxial deposition of GaN device layers on suitable but non-ideal substrates. Today, materials for such substrates include (but are not limited to) sapphire, silicon, silicon carbide, gallium arsenide, and the like. In all existing heteroepitaxial substrates, good quality GaN deposition is difficult due to lattice and thermal mismatch. Lattice mismatch is caused by different spacing between atoms in different types of crystals. Thermal mismatch is caused by differences in the coefficient of thermal expansion (CTE) between the joined dissimilar materials as the temperature rises and falls.
[0005]
The most commonly used heteroepitaxial substrate for GaN deposition is sapphire (Al), which has both large thermal and lattice mismatches with GaN. 2 O 3 ). For reasons unrelated to the scope of the present invention, sapphire has otherwise excellent properties as a heterosubstrate. However, large lattice mismatches result in films that are particularly undesirable from a device fabrication standpoint, particularly with a very high density of defects that appear in the form of dislocations. As with other epitaxial crystal growth processes, it is necessary to grow a GaN buffer layer on the surface of sapphire prior to forming a good quality layer for the device. The buffer layer will vary depending on the device's tolerance for dislocations, the use of special growth techniques (eg, growth using a mask pattern, use of a low temperature buffer layer, etc.), and other factors. Typically, the thickness of this GaN buffer is several microns. However, when the density of defects mainly in the form of dislocations is high (−10 to 10 cm -2 ), Resulting in poor device quality. In addition, since the sapphire substrate is not conductive and has a low thermal conductivity, its heat dissipation is limited, further reducing the performance of the device and complicating the device process.
[0006]
An easy solution to this problem is to increase the thickness of the GaN buffer layer in anticipation that the dislocation density will decrease as the distance from the interface with the substrate increases. Thick GaN buffer layers are also useful in device design and process, as they improve electrical and thermal properties. These very thick GaN buffer layers are called “temporary substrates”. The difficulty in growing a sufficiently thick GaN buffer layer on sapphire and then serving as a temporary substrate for the growth of a good quality layer for the device is due to the effects of thermal mismatch. Normally, GaN is deposited on sapphire at temperatures between 1000 and 1100 ° C., but when the sample is cooled to room temperature, the difference in the rate of thermal expansion (shrinkage) creates a high level of stress at the interface between the two materials. Let it. Since sapphire has a higher coefficient of thermal expansion (CTE) than GaN, with cooling, GaN is placed in a compressed state and sapphire is placed in tension due to interface mismatch. To some extent, the amount of stress is directly related to the thickness of the deposited GaN, so the larger the film thickness, the greater the stress. Above about 10 microns, the level of stress exceeds the breaking point of GaN, causing cracking and spalling of the film. Cracking in this layer is even less desirable than high dislocation densities and must be avoided because of the risk of catastrophic propagation to the device layer during subsequent processing.
[0007]
Referring to the drawings, FIGS. 1 (a) and 1 (b) schematically show the prior art where the deposition of a thick layer of GaN on sapphire is required. In FIG. 1A, a thick (greater than 10 microns) GaN film 102 is deposited on a sapphire substrate 101 at a growth temperature in the range of 1000 to 1100 ° C. The actual deposition method is irrelevant to the present invention. At the above temperature, there is no thermal stress because nucleation of the GaN film occurs on the substrate. FIG. 1 (b) shows the effect of a large temperature change when cooling the sample to room temperature. In the figure, the sapphire substrate 101 is in a state of being subjected to a tensile stress at present, and is curved concavely with respect to the deposited film. If the stress is sufficiently large, cracks 103 may be generated in the substrate. The epitaxial GaN layer 102 is in a state of being subjected to a compressive stress, and in addition to cracking, may be peeled off from the substrate 101 or may deteriorate the interface with the substrate 101.
[0008]
FIG. 2 schematically illustrates a series of steps involved in a method of forming a thick layer on a conventional thermal and / or lattice mismatched substrate. In step 201, a prepared substrate is prepared. The prepared substrate may be, for example, flat sapphire that has been chemically cleaned before use. In step 202, process parameters and growth conditions for growing a thick, flat and high quality layer are set. Step 203 deposits a thick layer on the prepared substrate. Preferably, the thickness of this layer is in the range of 10 to 400 microns. In step 204, the sample is cooled to room temperature and taken out of the reactor as it is. The wafer bows due to residual stresses caused by thermal mismatch between the epitaxial layer and the substrate. This stress can also cause numerous cracks in the thick layer and substrate.
[0009]
Accordingly, techniques for high quality, epitaxial, crack-free, low defect density films of arbitrary thickness, deposited on thermal and / or lattice mismatched substrates, and methods of depositing these films, are provided. It has been demanded.
[0010]
(Summary of the Invention)
The present invention provides a method for growing a crack-free layer of any thickness, consisting of GaN, or related III-V compounds or alloys, on a heteroepitaxial substrate. Still another object of the present invention is to provide a method for growing a film having an upper surface having fewer defects than an interface between a GaN film and a heteroepitaxial substrate. Another object of the present invention is to provide a method for forming an independent substrate made of GaN, AlN, InN or an alloy thereof.
[0011]
Another object of the present invention is to form a first stress-free, defect-rich, first heteroepitaxial layer, followed by forming a second, highly crystalline, homoepitaxial layer on the first layer. Is to provide a way to
[0012]
It is another object of the present invention to form a first stress-free, defect-rich first heteroepitaxial layer, and then to deposit a second, highly crystalline, homoepitaxial layer on the first layer. An object of the present invention is to provide a method for making a chew.
[0013]
Another object of the present invention is to form a first layer 1) which is highly defective and relaxed, followed by depositing a second layer 2) on the first layer, wherein the layer 2) is The purpose of the present invention is to show a method for covering and isolating the defect of 1) so as to eliminate its influence.
[0014]
These and other objects, advantages, and features of the invention are set forth in part in the description which follows, and will be apparent to one of ordinary skill in the art, upon review of the following, or appended claims. And can be realized and achievable as specifically indicated in FIG.
[0015]
(Detailed description of preferred embodiments)
For purposes of illustration, the present invention will primarily describe the formation of a thick GaN layer on a sapphire substrate using a suitable growth technique such as hydride vapor phase epitaxy (HVPE). It should be noted that the present invention uses other deposition techniques (Metal-Organic Chemical Vapor Deposition (MOCVD), Molecular Beam Epitaxy (MBE), Sputtering, Vapor Deposition, etc.) to deposit GaN, AlN, InN and / or on substrates other than sapphire. The present invention can be applied to a case where materials containing these alloys are deposited and a case where these materials are arbitrarily combined. For illustrative purposes, the following embodiments are described with reference to a GaN substrate, but the invention is not limited to GaN substrates only. One skilled in the art will appreciate that the method is equally applicable to forming substrates of other III-nitrides and other III-V compounds.
[0016]
First embodiment
3 (a) to 3 (c) schematically show the growth of a thick, crack-free layer of a group III nitride such as GaN on sapphire according to a first embodiment of the present invention. I have. In FIG. 3 (a), a thick, defect-rich or rugged (uneven) first GaN layer 304 is grown on a substrate 301 using VPE or other related techniques (eg, HVPE, MOCVD, etc.). ing. The substrate 301 may be sapphire, a group III-V substrate, gallium arsenide, indium phosphide, gallium phosphide, zinc oxide, magnesium oxide, silicon, silicon oxide, silicon carbide, lithium aluminate, lithium gallate, and / or It may be composed of lithium aluminum gallate. In order to form the crystal facets 302, the GaN layer 304 may be grown, for example, by adjusting growth parameters or material composition during growth. Thereafter, as shown in FIG. 3B, a high-quality or extremely flat second GaN layer 305 is grown on the first GaN layer 304 by HVPE. After this second growth, the wafer is cooled to room temperature. Since the first GaN layer 304 relieves the residual stress between the second epitaxial GaN layer 305 and the substrate 301, cracks due to thermal mismatch do not occur during cooling. The first layer 304 and the second layer 305 form a heteroepitaxial layer 320. Layer 320 typically has a thickness greater than about 35 μm. The substrate 301 may be removed using polishing or other techniques, as shown in FIG.
[0017]
FIG. 4 schematically illustrates a series of steps included in a method for forming a thick layer on a thermally and / or lattice mismatched substrate according to the first embodiment of the present invention. In step 401, a prepared substrate is prepared. In step 402, process parameters for growing the first layer are set. For ease of reference, all process parameters and growth conditions are grouped together and [C 1 ]. Process parameter [C 1 ] Includes all relevant parameters relating to growth conditions for depositing the first layer, layer 302. [C 1 ] Includes process conditions such as reactor pressure, reactor structure, reactor temperature, reactor temperature gradient, substrate temperature, gas flow rate, etc. used to deposit this thick layer. These variations may include, but are not limited to, for example, changes in substrate or reactor temperature, pressure, gas flow rates or gas flow rates, and reactor configurations. In step 403, a defect-rich or undulating first layer is grown on the prepared substrate. The thickness of this layer is preferably in the range from 10 to 300 microns. Condition [C 1 ] Is set such that the deposited material has a high defect density or surface roughness, but remains essentially epitaxial in nature. Typical parameters [C 1 Is usually as follows. The growth rate of layer 302 is typically about 50-200 microns / hr, preferably about 100 microns / hr. The temperature of the substrate 301 is usually about 1000 ° C. to about 1070 ° C., preferably about 1030 ° C. The ratio of the flow rate of the Group V material to the Group V material is designated herein as the V / III ratio and is usually from about 50 to about 250, preferably about 125. The pressure in the reactor is usually from about 0.9 to 1.5 atmospheres, preferably slightly above 1 atmosphere (1 atmosphere is approximately 14.7 lbs / in at sea level). 2 Equivalent).
[0018]
In step 404, the growth condition is set to [C 2 ] In terms of temperature, pressure, reactor structure, flow rate, etc. 1 ]. Depending on the material used and the type of growth equipment, the set of parameters used in a reactor similar to that for depositing a defective or undulating layer such as layer 304 [C 1 And a parameter [C used for depositing a low defect density or flat second layer. 2 ]. In step 405, the growth condition [C 2 ], A high-quality, low-defect or flat second layer such as the layer 305 is deposited on the first layer 302. Typical parameters [C 2 Is usually as follows. The growth rate of layer 305 is typically about 5 to 50 microns / hr, preferably about 25 microns / hr. The substrate temperature is usually about 1000 ° C. to about 1070 ° C., preferably about 1030 ° C. The pressure in the reactor is usually from about 0.9 to 1.5 atm, preferably slightly above 1 atm. The V / III ratio is usually about 50 to about 250, preferably about 125.
[0019]
Since the second layer covers the first layer, the defects are buried and isolated, and do not propagate upward during growth. Alternatively, the second layer may be grown under conditions that promote lateral epitaxial growth. In this case, the growth is such that unevenness on the surface of the first layer is flattened and filled. Preferably, the thickness of this second layer is in the range of 10 to 300 microns. In step 406, the sample is cooled to room temperature without cracking the thick epitaxial layer or substrate, but the effect of the first layer minimizes residual stress. Since the film is grown under high-quality and high-stress growth conditions, the upper surface of the film has very high epitaxial properties. The deposited film has reduced the thermal stress sufficiently, but the thermal stress has been mitigated by defects and / or roughness of the underlying first layer. As a result, a thick layer of low-stress, crack-free material can be deposited on the thermally and / or lattice mismatched substrate, for example, depositing GaN on sapphire. In some cases, as shown in step 407 of FIG. 4, the sapphire substrate is removed after cooling, leaving, for example, the heteroepitaxial layer 320 as a separate GaN substrate.
[0020]
The steps described in the above embodiments can be modified without departing from the scope of the present invention. In an optional step, the growth rate can be kept constant, and the temperature of the substrate 301 can be raised from a state of growing an uneven film to a state of growing a flat film. Another option is a combination of two "extreme means", which slows down the growth rate and slightly raises the substrate temperature.
[0021]
In the following embodiments of the present invention, growing a defect-rich or undulating thick layer followed by a good or flat layer can be used to form a crack-free, high-quality thick epitaxial layer. This is a common process. The following embodiments focus on new steps or changes to the method used to achieve this common goal.
[0022]
Second embodiment
5 (a) to 5 (d) schematically show the growth of a thick, crack-free GaN layer on sapphire according to a second embodiment of the present invention. In FIG. 5A, a very thin buffer layer 506 made of, for example, GaN is grown on a substrate 501 by using a vapor phase epitaxy technique such as metal organic chemical vapor deposition (MOCVD) or hydride vapor phase epitaxy (HVPE). Can be. This substrate may have features in common with substrate 301 of FIG. 3 and may be constructed of similar types of materials. Usually, the thickness of the buffer is about 50 nm, and the buffer is grown at a lower temperature than during subsequent growth by HVPE. The buffer may be composed of AlN, InN, or an alloy of AlN, GaN and / or InN, ZnO, or MgO. Instead of a single buffer layer, multiple layers of different compositions can be used. In that case, the buffer layer may have a thickness exceeding 50 nm, or may include a plurality of layers grown at different temperatures by MOCVD. For example, after growing a buffer of one or more layers at a low temperature, one or more layers may be newly grown at a higher temperature, and in some cases further layers may be grown at a lower temperature. Included in the range. Buffers can be used to help reduce interfacial stresses caused by lattice and / or thermal mismatches, but also to help nucleate and grow the subsequent GaN layer. After the growth of the buffer, a second layer 507 of HVPE is deposited, which is thick, defective or rugged, as shown in FIG. Thereafter, as shown in FIG. 5C, a high-quality or extremely flat third GaN layer 508 made of HVPE is grown on the second GaN layer 507 made of HVPE. After this third growth, the wafer is cooled to room temperature. Since the second GaN layer 507 relieves the residual stress between the third epitaxial GaN layer 508 and the sapphire substrate 501, cracks due to thermal mismatch do not occur during cooling. As shown in FIG. 5D, the sapphire substrate 1 may be removed by polishing or other techniques. Then, layers 506, 507, and 508 form independent substrate 520.
[0023]
FIG. 6 schematically illustrates the sequence of steps involved in a method for forming a thick layer on a thermally and / or lattice mismatched substrate according to a second embodiment of the present invention. In step 601, a prepared substrate is prepared. In step 602, process parameters for growing the buffer layer (or layer) are set, and here [C 1 ']. As described above, [C 1 '] Includes all relevant parameters relating to the growth conditions for depositing the buffer layer (or layer). In the case of a buffer having a plurality of layers, a set of process conditions [C 1 '] May be composed of a plurality of unique sub-sets, each sub-set being provided for each layer of the buffer structure. Typical parameters [C 1 '] Is usually as follows. The thickness of the buffer layer 506 is generally about 5 to 100 nm, preferably about 30 nm. The growth rate of buffer layer 506 is typically about 0.1 to 1.0 microns / hr, preferably about 0.4 microns / hr. The substrate temperature is usually about 400 ° C. to about 700 ° C., preferably about 500 ° C. The pressure in the reactor is usually from about 0.9 to 1.5 atm, preferably slightly above 1 atm. The V / III ratio is usually about 4000 to about 7,000, preferably about 5500.
[0024]
In step 603, a buffer layer (or layer) is grown on the prepared substrate, and the total thickness is reduced to about 50 nm. In step 604, the growth condition is changed to [C 2 ']. This change may involve the use of a different growth technique than that used in step 603, and in some cases, may require a new series of steps for unloading and loading the sample. May involve the use of equipment for the growth of Step 605 grows a defective or undulating second layer on the buffer layer. The thickness of this layer is preferably in the range from 10 to 300 microns. Condition [C 2 '] Is set such that the deposited material has a high defect density or surface roughness, but remains essentially epitaxial in nature. Process conditions [C 2 '] Is usually the set of conditions [C 1 ] Is set within the same range as that set in [1]. In step 606, the growth condition is set to [C 3 ] In terms of temperature, pressure, reactor structure, flow rate, etc. 2 ']. In step 607, the growth condition [C 3 , A good quality, low defect or flat third layer like the layer 508 is deposited on the second layer 506. Process conditions [C 3 ] Is usually the set of conditions [C 2 ] Is set within the same range as that set in [1]. Since the third layer covers the second layer, the defects are buried and isolated, and do not propagate upward during growth. In addition, the third layer may be grown under conditions that promote lateral epitaxial growth. In this case, the growth is such that unevenness on the surface of the second layer is flattened and filled. Preferably, the thickness of this third layer is in the range of 10 to 300 microns.
[0025]
In step 608, the sample is cooled to room temperature without cracking the thick epitaxial layer or substrate, but the effect of the second layer minimizes residual stress. Since the film is grown under high-quality and high-stress growth conditions, the upper surface of the film has very high epitaxial properties. The deposited film has reduced the thermal stress sufficiently, but the thermal stress has been mitigated by defects and / or roughness of the underlying second layer. As a result, a thick layer of low-stress, crack-free material can be deposited on the thermally and / or lattice mismatched substrate, for example, depositing GaN on sapphire. In some cases, as shown in step 609 of FIG. 6, after cooling, the sapphire substrate 501 is removed to obtain an independent GaN substrate, such as the substrate 520.
[0026]
Third embodiment
FIGS. 7 (a) to 7 (d) schematically show the growth of a thick, crack-free GaN layer on sapphire according to a third embodiment of the present invention. 7A, a buffer layer structure 702 is formed on a substrate 701 of the type described with reference to FIG. The buffer layer structure 702 typically includes a lower GaN layer 709 and a silicon dioxide (SiO 2) layer. 2 ) And a layer 711 formed by epitaxial lateral growth (ELOG). Since the mask material suppresses the growth of GaN, the growth occurs only in the unmasked regions. This promotes lateral growth of the ELOG layer 711 and partially isolates the substrate from this layer and subsequent epitaxial layers. Such separation reduces stresses due to thermal and / or lattice mismatches remaining in the epitaxial layer and is achieved by reducing the effective contact area between the substrate and the epitaxial layer.
[0027]
Typically, these two GaN layers are grown using vapor phase epitaxy techniques such as MOCVD or HVPE to reduce the overall buffer structure thickness to about 1 micron, although other growth processes and buffer structure thicknesses are within the scope of the present invention. Contained within. Each layer of this structure may have a different composition, for example, layers 709 and 711 can each be composed of GaN, AlN, InN, or an alloy of these components. The patterned mask layer 710 is made of SiO 2 , Silicon nitride (Si 3 N 4 ), Polysilicon, high melting point metal, or any combination of these components. These are given by way of example only and are not intended to limit the scope of embodiments of the present invention, so other suitable materials may be used to achieve a similar effect. Also, each layer may be composed of one set of sub-layers. To further reduce the level of residual stress or to promote lateral growth, layers 709, 710, and / or 711 may each comprise two or more layers of different compositions. Usually, the thickness of the lower layer 709 is about 1 micron, the thickness of the patterned mask layer 710 is about 500 nm, and the thickness of the ELOG layer 711 is about 1 to 4 microns. Other layer thicknesses useful for reducing residual stress or improving nucleation or lateral growth of layer 711 are also within the scope of embodiments of the present invention.
[0028]
After the growth of the buffer layer structure 702, a thick, defective or undulating HVPE layer 712 is deposited, as shown in FIG. 7 (b). Thereafter, as shown in FIG. 7C, a high-quality or extremely flat GaN layer 713 made of HVPE is grown on the third GaN layer 712 made of HVPE. After the growth of layer 713, the wafer is cooled to room temperature. Due to the following two complementary effects, there is no crack due to thermal mismatch during cooling. As described in the first embodiment of the present invention, the third GaN layer 712 reduces the residual stress between the fourth epitaxial GaN layer 713 and the sapphire substrate 701. In addition, the patterned mask layer 710 and the lateral growth layer 711 serve to mechanically separate the thick HVPE layers 712 and 713 from the sapphire substrate 701. As shown in FIG. 7D, the substrate 701 and a part of the buffer layer structure 702 can be removed by polishing or other techniques. Typically, the patterned layer and a portion of the lateral growth layer 711 are removed. The remaining portion of ELOG layer 711 and layers 712 and 713 form a separate III-nitride substrate 720.
[0029]
FIG. 8 schematically illustrates a series of steps included in a method for forming a thick layer on a thermally and / or lattice mismatched substrate according to a third embodiment of the present invention. In step 801, a prepared substrate is prepared. In step 802, process parameters for growing the first buffer layer (or layer) are set, here [C 1 '']. A set of process parameters [C 1 ''] Includes all relevant parameters relating to growth conditions for depositing a first buffer layer (or layer) such as layer 709. Process parameter [C 1 ''] Is usually the same as that described with reference to FIG. 6 [C 1 '] Is set within the same range as set in []. In step 803, a first buffer layer (or layer) is grown on the prepared substrate to a total thickness of about 1 micron. In step 804, the sample is cooled and removed from the reactor. In step 805, an appropriate mask material is deposited on the sample, and then patterned using an appropriate method such as lithography or etching. In step 806, the growth condition is set to [C for growing the ELOG layer (or layer) such as the ELOG layer 711. 2 '']. Parameter set [C 2 ''] Can include the step of reloading the sample into the reactor for growth. In step 807, an ELOG layer (or layer) is grown to a typical thickness of 1 to 10 microns. Parameter [C 2 ''] Is usually as follows. When the ELOG layer 711 is grown at a high growth rate by HVPE, [C 2 ″] Is the parameter [C 1 ] May be included for undulating layers. When the ELOG layer 711 is grown by MOCVD, a set of parameters [C 2 ''] Can be made as follows. The substrate temperature may be between about 970C and about 1070C. The pressure in the reactor is usually less than 1 atmosphere, preferably about 0.1 atmosphere. The growth rate of the ELOG layer 711 may be about 0.5 microns / hr to about 5 microns / hr, but is preferably about 2 microns / hr. The V / III ratio is usually about 500 to about 5000, preferably about 1500. Since the ELOG layer is grown on the mask layer through the underlying mask layer, the effective contact area between the epitaxial growth layer and the sapphire substrate is reduced. When the ELOG layer 711 reaches the upper surface of the patterned layer 710, it then expands laterally. Lateral growth typically prevents propagation of vertical defects from the sapphire-GaN interface. In the present invention, the second buffer layer also promotes cracking at the interface between the substrate 701 and the buffer layer structure 702.
[0030]
In step 808, the growth condition is set to [C 3 '], But using a different growth technique than that used in step 806, and possibly another growth step which may require a new series of steps for loading and unloading the sample. May be used. Step 809 grows a highly defective or undulating third layer, such as layer 712, on the buffer layer. The thickness of this layer is preferably in the range from 10 to 300 microns. [C 3 '] Is usually the parameter [C 1 ] Is set within the same range as described above. Condition [C 3 '] Is set such that the deposited material has a high defect density or surface roughness, but remains essentially epitaxial in nature.
[0031]
In step 810, the growth condition is changed to [C 4 ] In terms of temperature, pressure, reactor structure, flow rate, etc. 3 ']. In step 811, the growth condition [C 4 ], A high-quality, low-defect or flat fourth layer such as the layer 713 is deposited on the third layer. [C 4 ] Is usually the same as [C] in FIG. 2 ] Is set within the same range as described above. Since the fourth layer covers the third layer, the defects are buried and isolated, and do not propagate upward during growth. In addition, the fourth layer may be grown under conditions that promote lateral epitaxial growth, and in this case, the growth is such that unevenness on the surface of the third layer is flattened and filled. Preferably, the thickness of this fourth layer is in the range of 10 to 300 microns. In step 812, the sample is cooled to room temperature without cracking the thick epitaxial layer or substrate. Residual stress is due to both the effect of the third layer as described in the first embodiment of the invention and the effect of the mask layer and the layer grown therethrough, which reduce the contact between the substrate and the thick epitaxial layer. Minimized. Since the film is grown under high-quality and high-stress growth conditions, the upper surface of the film has a very high epitaxial property and is safely isolated from the influence of the sapphire substrate. As a result, a thick layer of low stress, crack free material can be deposited on the thermal and / or lattice mismatched substrate, for example, depositing GaN on sapphire. In some cases, as shown in step 813 of FIG. 8, the sapphire substrate is removed after cooling to obtain an independent GaN substrate such as an independent substrate 720.
[0032]
Fourth embodiment
9 (a) to 9 (c) schematically show the growth of a thick, crack-free independent GaN substrate according to a fourth embodiment of the present invention. In FIG. 9A, a first GaN layer 904 having a large number of defects or many undulations is grown on a sapphire substrate 901 by HVPE. After the growth of this layer, the sample is cooled to room temperature and taken out of the reactor, and the sapphire substrate 901 is removed by polishing or other techniques as shown in FIG. The defect-rich or undulating GaN layer 904 can handle stress without cracking, so that cracks due to thermal mismatch do not occur during cooling. Thereafter, the now independent GaN layer is re-transported into the reactor, and as shown in FIG. 9C, a high-quality or extremely flat second GaN layer 905 is formed on the first GaN layer 904 by HVPE. Grow. Since this second layer 905 is homoepitaxially grown, it is free from the thermal and lattice mismatch constraints imposed by the sapphire substrate 901 and does not crack or undergo thermal stress upon cooling. As a result, a high-quality independent GaN substrate 920 is obtained.
[0033]
FIG. 10 schematically illustrates a series of steps included in a method for forming a thick, crack-free independent GaN substrate according to a fourth embodiment of the present invention. In step 1001, a prepared substrate is prepared. In step 1002, process parameters for growing a first III-V layer, such as layer 904, are set, here [C 1 ''']. As already mentioned, [C 1 '''] Includes all relevant parameters relating to the growth conditions for depositing the first layer. Step 1003 grows a defect-rich or undulating first layer on the prepared substrate. Preferably, the thickness of this layer is in the range of 20 to 300 microns. Condition [C 1 '''] Is set so that the deposited material has a high defect density or rough surface, but remains essentially epitaxial in nature. [C 1 '''] Is usually the parameter of [C 1 ] Is set within the same range as described above. In step 1004, the sample is cooled to room temperature without cracking, but residual stress is minimized due to the effect of the defective or undulating first layer. In step 1005, the sapphire substrate is removed to obtain a rugged or defective, independent GaN layer. Although this independent layer is a single crystal, it is not suitable as a GaN substrate applied to a device due to its defect density and / or undulation. Step 1006 includes a series of steps for reloading the sample into the reactor [C 2 ''']. In step 1007, the growth condition [C 2 Based on “″], a second layer of good quality with few defects or flatness such as the layer 905 is deposited on the first layer. [C 2 '''] Is usually the parameter of [C 2 ] Is set within the same range as described above. Since the second layer covers the first layer, the defects are buried and isolated, and do not propagate upward during growth. Alternatively, the second layer may be grown under conditions that promote lateral epitaxial growth. In this case, the growth is such that unevenness on the surface of the first layer is flattened and filled. Preferably, the thickness of this second layer is in the range of 10 to 300 microns. In step 1008, the sample is cooled to room temperature without cracking, but there is no thermal mismatch since the sapphire substrate has been removed and not present in step 1005 to form a separate substrate 920.
[0034]
Fifth embodiment
FIGS. 11 (a) to 11 (d) schematically show the growth of a thick, crack-free independent GaN substrate according to a fifth embodiment of the present invention. In FIG. 11A, a thin GaN buffer layer 1106 can be grown on a substrate 1101 using a vapor phase epitaxy technique such as MOCVD or HVPE. Usually, the thickness of the buffer is about 50 nm, and the buffer is grown at a lower temperature than during subsequent growth by HVPE. The buffer may be made of AlN, InN, or an alloy of AlN, GaN and / or InN, ZnO, or MgO. Instead of a single buffer layer, a plurality of layers having different compositions can be used. In that case, the buffer layer may have a thickness of more than 50 nm or may be composed of a plurality of layers grown at different temperatures by MOCVD. For example, after growing a buffer composed of one or more layers at a low temperature, growing one or more new layers at a higher temperature and further growing the last layer at a low temperature are also within the scope of the present invention. Contained within. Buffers can be used to reduce interfacial stresses due to lattice and / or thermal mismatch, but may also be used to promote nucleation and growth of the subsequent GaN layer. After the growth of the buffer, a second layer 1107 of HVPE is deposited, which is thick, defective and rugged, as shown in FIG. 11 (b). After the growth of this layer, as shown in FIG. 11C, the sample is cooled to room temperature, taken out of the reactor, and the sapphire substrate 1101 is removed by polishing or other techniques. The second GaN layer 1107 having many defects or undulations can cope with stress without generating cracks, so that cracks due to thermal mismatch do not occur during cooling. Thereafter, the now independent GaN layer is re-loaded into the reactor, and a high-quality or extremely flat third GaN layer is formed on the second GaN layer 1107 by HVPE as shown in FIG. Grow 1108. Since this third layer 1108 is homoepitaxially grown, it is free from the thermal and lattice mismatch constraints imposed by the sapphire substrate 1101 and does not crack or undergo thermal stress upon cooling. . As a result, a high-quality independent GaN substrate 1120 is obtained.
[0035]
FIG. 12 schematically illustrates a series of steps included in a method for forming a thick, crack-free independent GaN substrate according to a fourth embodiment of the present invention. In step 1201, a prepared substrate is prepared. In step 1202, process parameters for growing the buffer layer (or layer) are set, and here [C 1 '''']. Parameter set [C 1 """] Includes all relevant parameters relating to the growth conditions for depositing the buffer layer (or layer). In the case of a buffer having a plurality of layers, a set of process conditions [C 1 """] May be composed of a plurality of unique sub-sets, each sub-set being provided for each layer of the buffer structure. In step 1203, a buffer layer (or layer) such as the layer 1106 is grown on the prepared substrate, and the total thickness is reduced to about 50 nm. [C 1 """] Is usually the parameter of [C 1 '] Is set within the same range as described in regard to []. In step 1204, the growth condition is set to [C 2 ''''). This change may involve the use of a different growth technique than that used in step 1203, and in some cases, may require a new set of steps for unloading and loading the sample. May involve the use of equipment for the growth of In step 1205, a second layer having a defect or undulation, such as the layer 1107, is grown on the buffer layer. Preferably, the thickness of this layer is in the range of 20 to 300 microns. [C 2 """] Is usually the parameter [C 1 ] Is set within the same range as described above. Condition [C 2 """] Is set such that the deposited material has a high defect density or rough surface, but remains essentially epitaxial in nature. In step 1206, the sample is cooled to room temperature without cracking, but residual stress is minimized due to the effect of the defective or undulating second layer. In step 1207, the sapphire substrate is removed to obtain a rugged or defect-rich independent GaN layer. Although this independent layer is a single crystal, it is not suitable as a GaN substrate applied to a device due to its defect density and / or undulation. Step 1208 includes a series of steps to reload the sample into the reactor [C 3 '']. In step 1209, the growth condition [C 3 ''], Deposit a high quality, low defect or flat third layer, such as layer 1108, over the second layer. [C 3 ″] Is usually the parameter of FIG. 2 ] Is set within the same range as described above. Since the third layer covers the first layer, the defects are buried and isolated, and do not propagate upward during growth. In addition, the third layer may be grown under conditions that promote lateral epitaxial growth. In this case, the growth is such that unevenness on the surface of the second layer is flattened and filled. Preferably, the thickness of this third layer is in the range of 10 to 300 microns. In step 1210, the sample is cooled to room temperature without cracking, but there is no thermal mismatch because the sapphire substrate was removed and not present in step 1207 to form a separate substrate 1120.
[0036]
Sixth embodiment
FIGS. 13 (a) to 13 (d) schematically show the growth of a thick, crack-free, independent GaN substrate according to a sixth embodiment of the present invention. In FIG. 13A, the buffer layer structure has a lower GaN layer 1309 and silicon dioxide (SiO 2). 2 ), And a patterned mask layer 1310 and an upper GaN layer 1311. Since the mask material suppresses the growth of GaN, growth occurs only in unmasked regions. Thereby, the lateral growth of the upper GaN layer 1311 is promoted, and the substrate is partially separated from this layer and the subsequent epitaxial layer. Such separation reduces stresses due to thermal and / or lattice mismatches remaining in the epitaxial layer and is achieved by reducing the effective contact area between the substrate and the epitaxial layer.
[0037]
Typically, these two GaN layers are grown using a vapor phase epitaxy technique such as MOCVD or HVPE to reduce the overall thickness of the buffer structure to about 1 micron, but other growth processes and buffer structure thicknesses of the invention are also contemplated. Included in the range. Each layer of the structure may have a different composition. For example, the layers 1309 and 1311 can be made of GaN, AlN, InN, or an alloy of these components, respectively, and the layer 1310 is made of SiO 2 , Silicon nitride (Si 3 N 4 ), Polysilicon, high melting point metal, or any combination of these components. These are merely examples and are not intended to limit the scope of embodiments of the present invention, and other suitable materials may be used to achieve a similar effect. Also, each layer may be comprised of a set of sub-layers, with layers 1309, 1310, and / or 1311 having different compositions to further reduce the level of residual stress or to promote lateral growth. Each of them can be composed of two or more layers. Usually, the thickness of the lower GaN layer 1309 is about 1 μm, the thickness of the patterned mask layer 1310 is about 500 nm, and the thickness of the upper GaN layer 1311 is about 1 to 10 μm. Other layer thicknesses useful for reducing residual stress or improving nucleation or lateral growth of layer 1311 are also within the scope of embodiments of the present invention.
[0038]
After the growth of the buffer layer structure, as shown in FIG. 13B, a third layer 1312 of HVPE, which is thick, has many defects, or has many undulations, is deposited. After the growth of this layer, the sample is cooled to room temperature and taken out of the reactor, and the sapphire substrate 1 is removed by polishing or other techniques as shown in FIG. The following two complementary effects do not cause cracks due to thermal mismatch during cooling. As described in the fourth embodiment of the present invention, the third GaN layer 1312 handles the residual stress generated by the sapphire substrate 1. In addition, the patterned mask layer 1310 and the lateral growth layer 1311 serve to separate the thick HVPE layer 1312 from the substrate 1301. Thereafter, the now independent GaN layer is re-transported into the reactor, and as shown in FIG. 13D, a high-quality or extremely flat fourth GaN layer 1313 Grow. Since this fourth layer 1313 is homoepitaxially grown, it is free from the thermal and lattice mismatch constraints imposed by the sapphire substrate 1301 and does not crack or undergo thermal stress upon cooling. As a result, a high-quality independent GaN substrate 1320 is obtained.
[0039]
FIG. 14 schematically illustrates a series of steps included in a method for forming a thick, crack-free independent GaN substrate according to a sixth embodiment of the present invention. In step 1401, a prepared substrate is prepared. In step 1402, process parameters for growing the first buffer layer (or layer) are set, here [C 1 ''''']. Parameter set [C 1 '''''] Includes all relevant parameters relating to the growth conditions for depositing the buffer layer (or layer). [C 1 ["""] Is usually the parameter [C 1 '] Is set within the same range as described in regard to []. In step 1403, a buffer layer (or layer), such as layer 1309, is grown on the prepared substrate and the total thickness is reduced to about 1 micron. In step 1404, the sample is cooled and removed from the reactor. In step 1405, a suitable mask material is deposited on the sample and then patterned using a suitable method such as lithography or etching to form a patterned layer, such as layer 1310. In step 1406, [C] for growing a layer (or layer) by ELOG such as the layer 1311 is used. 2 ''''']. Parameter set [C 2 '''''] Can include re-loading the sample into the growth reactor. In step 1407, a layer (or layer) of ELOG is grown to a typical thickness of 1 to 10 microns. [C 2 ["""] Is usually the parameter [C 2 ''] Is set within the same range as that described in regard to ''). Since the ELOG layer is grown on the mask layer through the underlying mask layer, the effective contact area between the epitaxial growth layer and the sapphire substrate is reduced. In step 1408, the growth condition is changed to [C 3 '''], But using a different growth technique than that used in step 1406, and possibly another set of steps for unloading and loading the sample. It may involve the use of growth equipment. Step 1409 grows a highly defective or undulating third layer, such as layer 1312, on the buffer layer. Preferably, the thickness of this layer is in the range of 20 to 300 microns. [C 3 '''] Is usually the parameter of [C 1 ] Is set within the same range as described above. Condition [C 3 '''] Is set so that the deposited material has a high defect density or rough surface, but remains essentially epitaxial in nature. In step 1410, the sample is cooled to room temperature without cracking. Residual stress is minimized due to the effect of the defective or undulating second layer and the effect of separating the epitaxial layer from the substrate by growing the mask and the second layer on the buffer structure. Is done. In step 1411, the sapphire substrate is removed to obtain a rugged or defect-rich independent GaN layer. Although this independent layer is a single crystal, it is not suitable as a GaN substrate applied to a device due to its defect density and / or undulation. Step 1412 includes a series of steps to reload the sample into the reactor [C 4 ] To the growth conditions. In step 1413, the growth condition [C 4 ], A high-quality, low-defect or flat fourth layer is deposited on the third layer. Since the fourth layer covers the third layer, the defects are buried and isolated, and do not propagate upward during growth. In addition, the fourth layer may be grown under conditions that promote lateral epitaxial growth, and in this case, the growth is such that unevenness on the surface of the third layer is flattened and filled. Preferably, the thickness of this fourth layer is in the range of 10 to 300 microns. In step 1414, the sample is cooled to room temperature without cracking, but there is no thermal mismatch since the sapphire substrate was removed and not present in step 1411 to form a separate substrate 1320.
[0040]
The embodiments described above are examples and should not be construed as limiting the invention. The teachings of the present invention are applicable to other types of devices and methods. The description of the present invention is intended to be illustrative, and not to limit the scope of the appended claims. Also, changes and modifications to the method will be apparent to those skilled in the art.
[Brief description of the drawings]
FIG.
FIGS. 1 (a) and 1 (b) are cross-sectional views schematically illustrating the heteroepitaxial growth of thick GaN on conventional (prior art) sapphire.
FIG. 2
1 schematically illustrates a conventional process for heteroepitaxially growing thick GaN.
FIG. 3
3 (a) to 3 (c) are cross-sectional views schematically illustrating thick and / or independent heteroepitaxial growth of GaN according to the first embodiment of the present invention.
FIG. 4
1 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a first embodiment of the present invention.
FIG. 5
5 (a) to 5 (d) are cross-sectional views schematically illustrating heteroepitaxial growth of thick and / or independent GaN according to the second embodiment of the present invention.
FIG. 6
4 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a second embodiment of the present invention.
FIG. 7
7 (a) to 7 (d) are cross-sectional views schematically illustrating heteroepitaxial growth of thick and / or independent GaN according to the third embodiment of the present invention.
FIG. 8
4 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a third embodiment of the present invention.
FIG. 9
9 (a) to 9 (c) are cross-sectional views schematically illustrating heteroepitaxial growth of thick and / or independent GaN according to the fourth embodiment of the present invention.
FIG. 10
4 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a fourth embodiment of the present invention.
FIG. 11
11 (a) to 11 (d) are cross-sectional views schematically illustrating thick and / or independent heteroepitaxial growth of GaN according to the fifth embodiment of the present invention.
FIG.
5 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a fifth embodiment of the present invention.
FIG. 13
13 (a) to 13 (d) are cross-sectional views schematically illustrating heteroepitaxial growth of thick and / or independent GaN according to the sixth embodiment of the present invention.
FIG. 14
9 schematically illustrates a process for heteroepitaxially growing thick and / or independent GaN according to a sixth embodiment of the present invention.

Claims (28)

a)基板を用意する工程と、
b)層内の欠陥密度に起因して残留応力の低減された、欠陥の多い第1のエピタキシャル層を成長させる工程と、
c)上記第1の層上に、良質で低欠陥密度の第2の層を成長させる工程と、
を備えた亀裂のないヘテロエピタキシャル層を形成する方法。
a) a step of preparing a substrate;
b) growing a defect-rich first epitaxial layer with reduced residual stress due to the defect density in the layer;
c) growing a second layer of good quality and low defect density on the first layer;
Forming a crack-free heteroepitaxial layer comprising:
上記第1の層及び上記第2の層の成長をインサイチュー(in‐situ)でおこない、上記第1の層の成長と上記第2の層の成長との間で1つ以上のプロセス条件を調整することにより上記欠陥の多い第1の層及び上記良質の第2の層の成長を最適化する請求項1記載の方法。The first and second layers are grown in-situ, and one or more process conditions may be defined between the growth of the first layer and the growth of the second layer. 2. The method of claim 1, wherein the tuning optimizes the growth of the defect-rich first layer and the good quality second layer. 上記基板と上記第1の層とは、異なる格子定数及び/又は異なる熱膨張率を有する請求項1記載の方法。The method of claim 1, wherein the substrate and the first layer have different lattice constants and / or different coefficients of thermal expansion. 上記基板の材料は、サファイア、III−V族基板、ヒ化ガリウム、リン化インジウム、リン化ガリウム、酸化亜鉛、酸化マグネシウム、シリコン、珪素酸化物、炭化珪素、アルミン酸リチウム、没食子酸リチウム、及び/又は没食子酸リチウムアルミニウムのうち1つ以上からなる群から選択される請求項1記載の方法。The material of the substrate is sapphire, III-V substrate, gallium arsenide, indium phosphide, gallium phosphide, zinc oxide, magnesium oxide, silicon, silicon oxide, silicon carbide, lithium aluminate, lithium gallate, and 2. The method of claim 1, wherein the method is selected from the group consisting of one or more of lithium aluminum gallate. 上記第1の層は、気相エピタキシー(VPE)、化学気相成長(CVD)、金属有機化学気相成長(MOCVD)、分子線エピタキシー(MBE)、又はハイドライド気相エピタキシー(HVPE)により成長させる請求項1記載の方法。The first layer is grown by vapor phase epitaxy (VPE), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE). The method of claim 1. 上記第2の層は、気相エピタキシー(VPE)、化学気相成長(CVD)、金属有機化学気相成長(MOCVD)、分子線エピタキシー(MBE)、又はハイドライド気相エピタキシー(HVPE)により成長させる請求項1記載の方法。The second layer is grown by vapor phase epitaxy (VPE), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE). The method of claim 1. 上記欠陥の多いエピタキシャル層は、その成長パラメータ及び/又は材料組成を調整して結晶小面(crystalline facets)を形成することにより作製される請求項1記載の方法。The method of claim 1, wherein the defect-rich epitaxial layer is fabricated by adjusting its growth parameters and / or material composition to form crystalline facets. 上記欠陥の多いエピタキシャル層の欠陥密度は、その材料組成及び/又は成長パラメータを選択することにより決まる請求項1記載の方法。The method of claim 1, wherein the defect density of the defect-rich epitaxial layer is determined by selecting its material composition and / or growth parameters. 上記欠陥の多い第1のエピタキシャル層は、上記良質の第2の層とは組成が異なる請求項1記載の方法。The method of claim 1, wherein the first epitaxial layer having a large number of defects has a different composition from the second layer having a good quality. 上記第1及び/又は上記第2の層は、GaN、AlN、InN、又はこれらの合金を含有する請求項1記載の方法。The method according to claim 1, wherein the first and / or the second layer contains GaN, AlN, InN, or an alloy thereof. 上記亀裂のないヘテロエピタキシャル層の厚みは、35μmを超える請求項1記載の方法。The method of claim 1, wherein the thickness of the crack-free heteroepitaxial layer exceeds 35 μm. 上記第1のエピタキシャル層の成長後に、上記基板を取り除く請求項1記載の方法。The method of claim 1, wherein the substrate is removed after growing the first epitaxial layer. d)上記第1の層を成長させる前に、上記基板上に第3の層を成長させる工程
をさらに備えた請求項1記載の方法。
2. The method of claim 1, further comprising: d) growing a third layer on the substrate before growing the first layer.
上記第3の層の厚みは、上記第2又は上記第1の層の厚みよりも小さい請求項13記載の方法。14. The method of claim 13, wherein the thickness of the third layer is less than the thickness of the second or first layer. 上記第3の層の全体又は一部は、上記第2及び上記第1のエピタキシャル層よりも低い温度で成長させる請求項13記載の方法。14. The method of claim 13, wherein all or part of the third layer is grown at a lower temperature than the second and first epitaxial layers. 上記第1、第2及び第3の層のうち2つ以上の成長は、インサイチューでおこなう請求項13記載の方法。14. The method of claim 13, wherein growing at least two of said first, second and third layers is performed in situ. 上記第1、第2及び第3の層のうち1つ以上の成長を最適化するために1つ以上の成長パラメータを調整する請求項16記載の方法。17. The method of claim 16, wherein adjusting one or more growth parameters to optimize growth of one or more of the first, second, and third layers. 上記基板とエピタキシャル層とは、異なる格子定数及び/又は熱膨張率を有する請求項13記載の方法。14. The method of claim 13, wherein the substrate and the epitaxial layer have different lattice constants and / or coefficients of thermal expansion. 上記基板は、サファイア、III−V族基板、ヒ化ガリウム、リン化インジウム、リン化ガリウム、酸化亜鉛、酸化マグネシウム、シリコン、珪素酸化物、炭化珪素、アルミン酸リチウム、没食子酸リチウム、及び/又は没食子酸リチウムアルミニウムからなる群から選択される1つ以上の材料を含有する請求項13記載の方法。The substrate is sapphire, a group III-V substrate, gallium arsenide, indium phosphide, gallium phosphide, zinc oxide, magnesium oxide, silicon, silicon oxide, silicon carbide, lithium aluminate, lithium gallate, and / or 14. The method according to claim 13, comprising one or more materials selected from the group consisting of lithium aluminum gallate. 上記第1の層は、気相エピタキシー(VPE)、化学気相成長(CVD)、金属有機化学気相成長(MOCVD)、又は分子線エピタキシー(MBE)により成長させる請求項13記載の方法。14. The method of claim 13, wherein the first layer is grown by vapor phase epitaxy (VPE), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), or molecular beam epitaxy (MBE). 上記第3の層の全体又は一部の材料は、GaN、AlN、InN、これらの合金、酸化亜鉛、又は炭化珪素である請求項13記載の方法。14. The method according to claim 13, wherein the material of all or part of the third layer is GaN, AlN, InN, an alloy thereof, zinc oxide, or silicon carbide. 上記第3の層は2つ以上の副層を包含し、それらの層はそれぞれGaN、AlN、InN、これらの合金、酸化亜鉛、又は炭化珪素を含有し、隣接する該副層は異なる格子定数を有する請求項13記載の方法。The third layer includes two or more sub-layers, each of which contains GaN, AlN, InN, an alloy thereof, zinc oxide, or silicon carbide, and wherein the adjacent sub-layers have different lattice constants. 14. The method of claim 13, comprising: 上記第3の層は2つ以上の層を包含し、該層のうち1つ以上はパターニングされた層である請求項13記載の方法。14. The method of claim 13, wherein said third layer comprises two or more layers, one or more of said layers being patterned layers. 上記パターニングされた層は、酸化珪素、窒化珪素、これらの混合物、シリコン、高融点金属、高融点金属の酸化物、高融点金属の窒化物、又はその他の適切な高融点材料を含有する請求項23記載の方法。The patterned layer comprises silicon oxide, silicon nitride, mixtures thereof, silicon, refractory metals, refractory metal oxides, refractory metal nitrides, or other suitable refractory materials. 23. The method according to 23. 上記パターニングされた層は2つ以上の副層を包含し、該副層のうち少なくとも1つは、酸化珪素、窒化珪素、これらの混合物、シリコン、高融点金属、高融点金属の酸化物、高融点金属の窒化物、又はその他の適切な高融点材料を含有する請求項23記載の方法。The patterned layer includes two or more sub-layers, at least one of which is silicon oxide, silicon nitride, mixtures thereof, silicon, refractory metals, oxides of refractory metals, 24. The method of claim 23, comprising a melting point metal nitride or other suitable high melting point material. 上記第1又は第2の層の成長後に、上記基板を取り除く請求項13記載の方法。14. The method according to claim 13, wherein said substrate is removed after growing said first or second layer. 上記第1の層は、起伏のある表面を有する請求項1記載の方法。The method of claim 1, wherein the first layer has an undulating surface. 上記第2の層は、平坦な表面を有する請求項1記載の方法。The method of claim 1, wherein the second layer has a flat surface.
JP2002525283A 2000-09-06 2001-09-04 Method of forming a defect-free, crack-free epitaxial film on a mismatched substrate Pending JP2004508268A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/656,305 US6673149B1 (en) 2000-09-06 2000-09-06 Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
PCT/US2001/027390 WO2002020880A1 (en) 2000-09-06 2001-09-04 Production of low defect epitaxial films

Publications (1)

Publication Number Publication Date
JP2004508268A true JP2004508268A (en) 2004-03-18

Family

ID=24632494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002525283A Pending JP2004508268A (en) 2000-09-06 2001-09-04 Method of forming a defect-free, crack-free epitaxial film on a mismatched substrate

Country Status (4)

Country Link
US (1) US6673149B1 (en)
JP (1) JP2004508268A (en)
TW (1) TW550312B (en)
WO (1) WO2002020880A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006008416A (en) * 2003-05-29 2006-01-12 Matsushita Electric Ind Co Ltd Group iii nitride crystal usable as group iii nitride substrate, method of manufacturing the same, and semiconductor device using the same
JP2009509341A (en) * 2005-09-14 2009-03-05 インターナショナル レクティファイアー コーポレイション Superlattice fabrication method using alternating hot and cold layers to occlude parasitic current paths
JP2010056298A (en) * 2008-08-28 2010-03-11 Ngk Insulators Ltd Epitaxial substrate for formation of semiconductor element for high frequency, and manufacturing method of epitaxial substrate for formation of semiconductor element for high frequency
JP2013065883A (en) * 2012-12-10 2013-04-11 Ngk Insulators Ltd Epitaxial substrate for formation of semiconductor device for high frequency, and method for manufacturing epitaxial substrate for formation of semiconductor device for high frequency
KR20130081956A (en) * 2012-01-10 2013-07-18 삼성전자주식회사 Method for growing nitride semiconductor
US8614129B2 (en) 2005-09-30 2013-12-24 International Rectifier Corporation Method for fabricating a semiconductor device
KR20190038785A (en) * 2019-04-01 2019-04-09 삼성전자주식회사 Method for growing nitride semiconductor

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222771A (en) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Method for manufacturing group iii nitride film, ground film for manufacturing group iii nitride film and method for manufacturing the same
JP3679720B2 (en) * 2001-02-27 2005-08-03 三洋電機株式会社 Nitride semiconductor device and method for forming nitride semiconductor
JP2002343717A (en) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd Method for producing semiconductor crystal
US8236103B2 (en) * 2002-02-15 2012-08-07 Showa Denko K.K. Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
JP4150527B2 (en) * 2002-02-27 2008-09-17 日鉱金属株式会社 Crystal production method
JP2004006568A (en) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd Manufacture of 3-5 group compound semiconductor
JP4932121B2 (en) * 2002-03-26 2012-05-16 日本電気株式会社 Method for manufacturing group III-V nitride semiconductor substrate
JP4457609B2 (en) * 2003-08-26 2010-04-28 豊田合成株式会社 Method for producing gallium nitride (GaN)
US7307701B2 (en) 2003-10-30 2007-12-11 Raytheon Company Method and apparatus for detecting a moving projectile
CN101271949B (en) * 2004-11-11 2010-09-29 晶元光电股份有限公司 Production method of LED
JP4563230B2 (en) * 2005-03-28 2010-10-13 昭和電工株式会社 Method for manufacturing AlGaN substrate
TWI519686B (en) 2005-12-15 2016-02-01 聖戈班晶體探測器公司 New process for growth of low dislocation density gan
CN100373548C (en) * 2006-06-13 2008-03-05 中国科学院上海光学精密机械研究所 Method for generating nopolar GaN thick film on lithium aluminate chip
JP4816277B2 (en) * 2006-06-14 2011-11-16 日立電線株式会社 Nitride semiconductor free-standing substrate and nitride semiconductor light emitting device
TW200806829A (en) * 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
CN100565804C (en) * 2008-07-04 2009-12-02 中国科学院上海微系统与信息技术研究所 SiO in the HVPE method growing gallium nitride film 2Nanometer mask and method
CN101560692A (en) * 2009-05-13 2009-10-21 南京大学 Growth method of non-polar plane InN material
KR101118268B1 (en) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 High Quality Non-polar/Semi-polar Semiconductor Device on Prominence and Depression Patterned Substrate and Manufacturing Method thereof
US8143647B2 (en) * 2009-12-18 2012-03-27 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN templates
TWI440074B (en) * 2010-04-02 2014-06-01 Univ Nat Chiao Tung A method for reducing defects in epitaxially grown on group iii-nitride materials process
KR101420265B1 (en) * 2011-10-21 2014-07-21 주식회사루미지엔테크 Method of manufacturing a substrate
JP2014009156A (en) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd Method for producing gallium nitride substrate and gallium nitride substrate produced thereby
CN104641453B (en) * 2012-10-12 2018-03-30 住友电气工业株式会社 Group III nitride composite substrate and its manufacture method and the method for manufacturing Group III nitride semiconductor device
JP6322890B2 (en) 2013-02-18 2018-05-16 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
WO2014125688A1 (en) 2013-02-18 2014-08-21 住友電気工業株式会社 Group iii-nitride composite substrate and method of producing same, layered group iii-nitride composite substrate, as well as group iii-nitride semiconductor device and method of producing same
US9970126B2 (en) * 2013-02-26 2018-05-15 Massachusetts Institute Of Technology Production of free-standing crystalline material layers
TW201438270A (en) * 2013-03-25 2014-10-01 Tekcore Co Ltd Growth method for reducing defect density of gallium nitride
US11299820B2 (en) * 2016-07-28 2022-04-12 United States Of America As Represented By The Administrator Of Nasa Electron beam heating and atomic surface restructuring of sapphire surface
CN112670160B (en) * 2020-12-22 2022-12-09 中国科学院半导体研究所 Preparation method of two-dimensional material substrate compatible with molecular beam epitaxy
CN114855280A (en) * 2022-05-05 2022-08-05 北京中博芯半导体科技有限公司 Method for preparing high-quality crack-free aluminum nitride film on silicon and application thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223600A (en) * 1975-08-19 1977-02-22 Matsushita Electric Ind Co Ltd Method for making growth single crystal of gallium nitride
JPH09255496A (en) * 1996-03-22 1997-09-30 Nec Corp Method for growing gallium nitride crystal
JPH10287496A (en) * 1997-04-09 1998-10-27 Matsushita Electron Corp Production of gallium nitride crystal
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JPH10326751A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Gallium nitride substrate and manufacture thereof
JPH11130597A (en) * 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd Control of dislocation line in transmission direction and its use
JPH11238687A (en) * 1998-02-20 1999-08-31 Ricoh Co Ltd Semiconductor substrate and semiconductor light-emitting device
JP2000068559A (en) * 1998-08-24 2000-03-03 Mitsubishi Cable Ind Ltd GaN GROUP CRYSTAL MATERIAL AND MANUFACTURE THEREOF
JP2001168045A (en) * 1999-12-08 2001-06-22 Sony Corp Method of manufacturing nitride-based iii-v compound layer and method of manufacturing substrate using it
JP2001257166A (en) * 2000-03-13 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor substrate and its manufacturing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573742A (en) 1987-10-29 1996-11-12 Martin Marietta Corporation Method for the preparation of high purity aluminum nitride
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JPH10163114A (en) * 1996-11-29 1998-06-19 Matsushita Electron Corp Semiconductor device and manufacturing method thereof
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
KR20010021494A (en) * 1997-07-03 2001-03-15 추후제출 Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
CA2328774A1 (en) * 1998-04-17 1999-10-28 John Warren Method of treating interstitial cystitis with recombinant heparin-binding epidermal growth factor-like growth factor (hb-egf)
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6566256B1 (en) * 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223600A (en) * 1975-08-19 1977-02-22 Matsushita Electric Ind Co Ltd Method for making growth single crystal of gallium nitride
JPH09255496A (en) * 1996-03-22 1997-09-30 Nec Corp Method for growing gallium nitride crystal
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JPH10326751A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Gallium nitride substrate and manufacture thereof
JPH10287496A (en) * 1997-04-09 1998-10-27 Matsushita Electron Corp Production of gallium nitride crystal
JPH11130597A (en) * 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd Control of dislocation line in transmission direction and its use
JPH11238687A (en) * 1998-02-20 1999-08-31 Ricoh Co Ltd Semiconductor substrate and semiconductor light-emitting device
JP2000068559A (en) * 1998-08-24 2000-03-03 Mitsubishi Cable Ind Ltd GaN GROUP CRYSTAL MATERIAL AND MANUFACTURE THEREOF
JP2001168045A (en) * 1999-12-08 2001-06-22 Sony Corp Method of manufacturing nitride-based iii-v compound layer and method of manufacturing substrate using it
JP2001257166A (en) * 2000-03-13 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor substrate and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006008416A (en) * 2003-05-29 2006-01-12 Matsushita Electric Ind Co Ltd Group iii nitride crystal usable as group iii nitride substrate, method of manufacturing the same, and semiconductor device using the same
JP2009509341A (en) * 2005-09-14 2009-03-05 インターナショナル レクティファイアー コーポレイション Superlattice fabrication method using alternating hot and cold layers to occlude parasitic current paths
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US8614129B2 (en) 2005-09-30 2013-12-24 International Rectifier Corporation Method for fabricating a semiconductor device
JP2010056298A (en) * 2008-08-28 2010-03-11 Ngk Insulators Ltd Epitaxial substrate for formation of semiconductor element for high frequency, and manufacturing method of epitaxial substrate for formation of semiconductor element for high frequency
KR20130081956A (en) * 2012-01-10 2013-07-18 삼성전자주식회사 Method for growing nitride semiconductor
JP2013065883A (en) * 2012-12-10 2013-04-11 Ngk Insulators Ltd Epitaxial substrate for formation of semiconductor device for high frequency, and method for manufacturing epitaxial substrate for formation of semiconductor device for high frequency
KR20190038785A (en) * 2019-04-01 2019-04-09 삼성전자주식회사 Method for growing nitride semiconductor
KR102094990B1 (en) 2019-04-01 2020-03-30 삼성전자주식회사 Method for growing nitride semiconductor

Also Published As

Publication number Publication date
US6673149B1 (en) 2004-01-06
WO2002020880A1 (en) 2002-03-14
TW550312B (en) 2003-09-01

Similar Documents

Publication Publication Date Title
JP2004508268A (en) Method of forming a defect-free, crack-free epitaxial film on a mismatched substrate
JP3886341B2 (en) Method for manufacturing gallium nitride crystal substrate and gallium nitride crystal substrate
JP4735949B2 (en) Method for producing group III-V nitride semiconductor crystal and method for producing group III-V nitride semiconductor substrate
US7319064B2 (en) Nitride based semiconductor device and process for preparing the same
JP5371430B2 (en) Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US6924159B2 (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
JP4783288B2 (en) Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer
JP4493646B2 (en) Buffer structure for modifying a silicon substrate for subsequent target material deposition and method of forming the buffer structure
JP3821232B2 (en) Porous substrate for epitaxial growth, method for producing the same, and method for producing group III nitride semiconductor substrate
US20010037760A1 (en) Epitaxial film produced by sequential hydride vapor phase epitaxy
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
KR101892610B1 (en) III-V semiconductor structures and methods for forming the same
US20160380045A1 (en) Crystalline semiconductor growth on amorphous and poly-crystalline substrates
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US6306675B1 (en) Method for forming a low-defect epitaxial layer in the fabrication of semiconductor devices
JP2007246289A (en) Method for manufacturing gallium nitride semiconductor substrate
US20040266157A1 (en) Process for producing semiconductor layers based on III-V nitride semiconductors
JP2001200366A (en) Method for producing crack-free gallium nitride thick film by hydride vapor phase epitaxial growth method
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer
JP5430467B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor free-standing substrate, group III nitride semiconductor device, and methods of manufacturing the same
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
US6844574B1 (en) III-V compound semiconductor
JP2002231640A (en) Gallium nitride substrate and manufacturing method therefor
JP2003037066A (en) Nitride semiconductor substrate and its growing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214