JP2004501565A - ファイバーチャンネルスイッチファブリック用のハードウェア拡張型ループレベルハードゾーニング - Google Patents

Abstract

ソフトウェアベースのゾーニング技術を用いると生じ得る、スイッチネットワークにおいて割り当てられたゾーンに侵入されることを防ぐように、ハードウェアにより強化されたゾーニングがファイバーチャンネルにおいて提供される。本発明は、ハードウェアベースの、フレームのソースＩＤ　Ｓ＿ＩＤ有効化を実行するためのロジックを、フレームがファイバーチャンネルファブリックに入る地点、およびフレームがファブリックから出る地点の両方で提供する。Ｓ＿ＩＤは、包含リストまたは許容Ｓ＿ＩＤと比較して照合が行われる。Ｓ＿ＩＤは、各ファブリックポートに一意に定まり得る。本発明は、含有テーブルがエントリーバイエントリーベースで、ワイルドカードをインプリメントすることにより表現し得る、ソースの範囲を拡大する方法を提供する。
【選択図】図１

Description

【０００１】
（発明の分野）
本発明は、一般に、高性能スイッチングの分野に関し、特に、接続されたデバイスに許可されたアクセスをするためのゾーン（ｚｏｎｅ）の確立を提供するためのファイバチャンネルスイッチングの改良に関する。
【０００２】
（従来技術の背景）
ファイバチャンネル規格は確立されており、コンピューティングおよびデータハンドリングシステムのための高性能スイッチングの解決策を提供する。ファイバチャンネルスイッチの高速および広帯域幅が有利に使用され得るアプリケーションの例は、相互接続コンピュータおよび高性能格納デバイスを含み、複数のコンピュータオペレーティング環境のコンピュータを相互接続し、複数の高速データ内部接続の至る所にも、データハンドリングネットワークにおける所望のノードまたはノードのグループ間に確立される必要がある。
【０００３】
ファイバチャンネル規格（ＡＮＳＩ Ｘ３．Ｔ１１）は、機能および性能の等級および規格を広く定義するが、この機能を提供するのに使用される実行技術に影響しない。ファイバチャンネル機能を実行するためのスイッチの特定の設計は、スイッチの「ファブリック（ｆａｂｒｉｃ）」として言及される。本発明がファイバチャンネルスイッチの改良に向けられるように、本明細書中の記載は、ファイバチャンネル（以下に注釈「ＦＣ」によって言及される）スイッチの分野からの専門用語および他の定義された用語を使用し、ＦＣ規格は定義のために調べられ得る。
【０００４】
データの統合性およびセキュリティのため、いくつかのネットワークにおいて、特定のホストまたはデバイスが制御されたアクセスを有することを確実にさせる必要がある。例えば、特定のホストは、特定の格納デバイスのみに、および特定の格納デバイス以外にアクセスが可能になり得る。この必要性は、影響されたホストまたはデバイスが取り付けられた特定のチャンネルまたはチャンネルのグループが、他のチャンネルまたはチャンネルのグループへの通信から、または他のチャンネルまたはチャンネルのグループからの通信から分離される必要があることを意味する。従来技術のシステムにゾーニング（ｚｏｎｉｎｇ）技術を用いて、スイッチに接続される様々なソースまたはデスティネーションの有効性を考慮するアドレスのゾーンを定義する。
【０００５】
（ソフトゾーニング：問題）
現在存在するようなファイバチャンネルゾーニングの有する問題は、ソフトウェアの強制ゾーニングであり、たいていソフトゾーニングとして言及される。ソフトゾーニングにおいて、ＦＣファブリックのＮ＿ポートおよびＮＬ＿ポートに接続されたデバイスは、ファブリックにログインし、ネームサーバの照会をして、デバイスのＦＣアドレス（Ｄ＿ＩＤ）と共に、遠隔デバイスのうちどのデバイスが通信できるかを判定する。ネームサーバは、ログイン要求者のゾーン（単数または複数）にあるデバイスのセット（Ｄ＿ＩＤによる）をログイン応答においてリストアップすることによってゾーンを定義し、実施する。この様態において、デバイスオーナーは、ネームサーバによって配布されたこれらのＤ＿ＩＤのみを用いてゾーンする。
【０００６】
しかし、このことは、全てのデバイスが法則に従い、ハードウェアの失敗がない場合のみ動作する。ソフトゾーニングは、次の方法において破られ得る。
・ゾーンは、誤ったＤ＿ＩＤを生成するＨＢＡソフトウェアのエラーによって不注意に破られ得る。
・ゾーンは、Ｄ＿ＩＤがソースデバイスとデスティネーションデバイスとの間のどこかで壊された場合、ハードウェアの失敗によって破られ得る。
・ゾーンは、故意のＨＢＡではない（例えば、他のＨＢＡが取り付けられる場所を発見するために全てのＤ＿ＩＤを経て通るＨＢＡなど）が、無作法によって故意に破られ得る。
・ゾーンは、意思によってシステムを崩壊する場合、ＨＢＡによって故意に破られ得る。
【０００７】
（発明の要旨）
本発明は、ハードウェア強制ゾーニングを提供することによってソフトゾーニングシステムで特有であると論じられる問題を解決し、さらに本明細書中でハードゾーニングとして言及される。ハードゾーニングは、上述された予想外のまたは意図的なソフトゾーニング問題によって割り当てられたゾーニングを破ることを防止し、それによって、システムデータの統合性またはセキュリティを改良する。
【０００８】
ハードゾーニングは、フレームがファブリックに入る点およびフレームがファブリックを去る点の両方におけるフレームのソースＩＤ（Ｓ＿ＩＤ）のハードウェアチェックを用いてソフトゾーニング問題を解決する。
【０００９】
図１に示されるように本発明によると、フレームＳ＿ＩＤは、フレームがファブリックに入る点（Ｅ＿ポートではなくＦ＿ポートまたはＦＬ＿ポートで）で有効にされ、誤ったＳ＿ＩＤが、フレームがファブリックを終了する点でテーブルドリブンゾーニングを破ることを防ぐ。Ｓ＿ＩＤが有効にされると、ファブリックに入って、普通にルーティングする。無効の場合、フレームは、ルーティングされずにＦＣ法則（ＦＣ　ｒｕｌｅ）によるファブリックによって処理される。
【００１０】
フレームＳ＿ＩＤは、フレームがファブリック（Ｅ＿ポートではなく、Ｆ＿ポートまたはＦＬ＿ポートにて）を終了する点で有効にされ、Ｓ＿ＩＤに基づくフレームは、取り付けられたＮ＿ポートまたはＮＬ＿ポートが属するゾーン（単数または複数）の部分になる。フレームＳ＿ＩＤは、Ｓ＿ＩＤのリストに対して比較される。Ｓ＿ＩＤのリストは、リストのサイズが実施の依存である場合、および各エントリがこのデスティネーションにフレームを伝送することができるソースを定義する場合、そのポートに対して有効である。Ｓ＿ＩＤがリストのエントリに一致する場合、Ｓ＿ＩＤは、デスティネーションに対してファブリックの外部へルーティングされる。Ｓ＿ＩＤがリストのエントリに一致しない場合、フレームは、デスティネーションに通過せず、ＦＣ法則によるファブリックによって処理される。
【００１１】
上記方法は、Ｅ＿ポートによって共に接続された同種のスイッチデバイスを含むファブリッククラウド（ｆａｂｒｉｃ　ｃｌｏｕｄ）およびＥ＿ポートによって共に接続された異種のスイッチデバイスを含むクラウドの両方に役に立ち、上記の様態においてＳ＿ＩＤベースのハードゾーニングを用いる全てのスイッチデバイスを提供する。
【００１２】
いくつかの異種のデバイスがＳ＿ＩＤハードゾーニングを備えるとき、およびそれ以外のデバイスがＳ＿ＩＤハードゾーニングを備えてないとき、上記方法はさらに部分的に役に立つ。この場合、そのように備わったデバイスはそのように備わっていないデバイスからファブリックを入力するフレームから除いたフルハードゾーニング保護を提示され、そのＳ＿ＩＤは誤っている。
【００１３】
上記方法はさらに、そのように備わったデバイスにおいて、いくつかのファブリックポートが故意にハードゾーニング保護から除外されるときに役に立ち、意図的な半二重ハードゾーニングの場合を作成する。このことは、ハードゾーニングＳ＿ＩＤ包含リスト（Ｈａｒｄ　Ｚｏｎｉｎｇ　Ｓ＿ＩＤ　Ｉｎｃｌｕｓｉｏｎ　Ｌｉｓｔ）の制限を避けて役に立つようになされ、有限の範囲を有する。
【００１４】
本発明のハードゾーニング法およびスイッチは、多くの有利な特徴を提供する。それは以下を含む。
【００１５】
本発明の方法および技術は、フレームがファブリックを出ることを許可される前に、許可可能なＳ　ＩＤの包含リストに対するフレームＳ　ＩＤのハードウェア確認によって実行されるスイッチファブリック中にハードゾーニングの形態を提供する。
【００１６】
本発明は、最大のＦＣファブリックを越える任意の宛先（Ｎ　ポートまたはＮＬ　ポート）について複数のオーバーラッピングハードゾーンを可能にする。Ｓ　ＩＤ包含リストは２４ビットアドレスに基づき、これはゾーンが全体のファイバチャンネル１６，７７７，２１６アドレス空間内で任意のノードから構成されることを可能にする。
【００１７】
本発明は、複数のオーバーラッピングハードゾーンが、最良のＦＣアドレッシング粒度（これは、ループデバイスにまで下げられる）で、フレームソースおよびフレーム宛先の両方において、インプリメントされることを可能にする。ここで、ループ上の１２６の可能なノードのそれぞれは、独自のゾーン特性を示し得る。
【００１８】
本発明は、正当Ｓ　ＩＤ値の（各ファブリックポートに独自の）介在テーブルによるファブリック宛先ポート（Ｆ　ポートまたはＦＬ　ポート）でハードゾーニングを達成する。介在テーブルはハードウェアにより使用されて正当フレームおよびバー不当フレームを通過する。この機構は、意図的な、および意図的でないゾーン境界妨害に対してガードする。
【００１９】
本発明は、複数のエントリ（各エントリは、種々の比較コントロールとともに２４ビットＳ　ＩＤ値を含む）を含む（ＣＡＭとしてインプリメントされた）プログラマブルハードウェアテーブルとして介在テーブルをインプリメントする。単一のエントリは、典型的には単一のソース（例えば、Ｆ　ポートに取付けられたＮ　ポート、またはＦＬ　ポートに取付けられたＮＬ　ポート）を表す。
【００２０】
本発明は、Ｓ　ＩＤのポート値またはポートおよびエリア値の比較をディセーブルし得るワイルドカードをエントリ毎に基づいてインプリメントすることにより、介在テーブルが表し得るソースの範囲を増加する方法を提供する。次いで、単一のエントリは、エリア内のすべてのポート、またはドメイン内のすべてのポートおよびエリアを表し得る。
【００２１】
本発明は、範囲の例外をインプリメントすることにより、範囲のフレキシビリティが増加することが可能になる。単一のエントリは範囲を規定し、１つ以上のエントリは範囲の例外を規定する。
【００２２】
本発明は、フレームがファブリックに入る場合にポートネイティブＩＤに対してＳ　ＩＤ確認をインプリメントすることにより、偽Ｓ　ＩＤによるゾーンブリーチングを防止する。正当Ｓ　ＩＤは正常にルーティングされ、不当Ｓ　ＩＤはルーティングされない。
【００２３】
本発明は、Ｆ　ポートおよびそれに取付けられたＮ　ポートがＳ　ＩＤ包含リストが可能となる程の数のゾーンに属することを可能にする。
【００２４】
本発明は、ループあたりの複数のゾーンおよびループ上のオーバーラッピングゾーンを可能にする。ループ上にサポートされるゾーンの数は可変（ｎ）であり、少なくとも２であり、要求が可能となるくらいに多くてもよい。（ポートまたはＡＬ　ＰＡに基づいた）任意のループデバイスは、１〜ｎゾーンに属し得る。
【００２５】
Ｆ　ポート上のゾーンのすべての数、またはループ上のゾーンのすべての数に関する本発明の限定は、ファブリック中のゾーンのすべての数に関する限定ではない。
【００２６】
本発明は、単一のスイッチエレメント（ドメイン）を含むファブリック、Ｅ　ポートによりともに接続された複数の同種のスイッチを含むファブリックにわたって働き、かつＥ　ポートによりともに接続された複数の異種のスイッチを含むファブリックにわたって働く。
【００２７】
本発明は、あるフレームタイプがゾーンによる影響を受けないことを可能にする。ＦＣ周知Ｓ　ＩＤを有するフレーム、およびファブリック自身により供給される任意のフレームは、ゾーニングから除外される（すなわち、それらは常にルーティングする）。
【００２８】
本発明は、公知の「まずいやり方の（ｉｌｌ−ｍａｎｎｅｒｅｄ）」Ｓ　ＩＤがハードウェア中で認識されることを可能にし、これはこれらのフレームについての異なる性質（例えば、ファブリックマネージャにより例外として処理されるのではなく即時に動かすこと）を可能にする。
【００２９】
本発明は、二重ゾーニング（ここでは、双方向トラフィックハードゾーニングが両端で実施される）と半二重ゾーニング（ここでは、ハードゾーニングが一方端で実施され、他方端では実施されない）との両方に適用する。半二重ゾーニングは、いくつかのトポロジーについてＳ　ＩＤ介在テーブルの制限を解消し得る。そして、半二重ゾーニングは、ファブリッククラウドが複数のスイッチタイプ（ここで、あるものはハードゾーニングを用いるが、あるものはハードゾーニングを用いない）を含む場合の要件である。
【００３０】
（好適な実施形態の詳細な説明）
Ｓ　ＩＤ確認の全体の動作は、図１を参照して記載される。詳細な動作は、図面および表を参照して以下に記載される。
【００３１】
（ソースファブリックポートＳ　ＩＤ確認）
図１は、ソースファブリックポートＳ　ＩＤ確認に関する技術を示す。これは、ハードゾーニング機構が有効となるために、入来のフレームＳ　ＩＤ値が正当であることを保証する。この特徴は、イネーブル／ディセーブルコントロールを必要とする。なぜなら、これはＥ　ポートではなく、Ｆ　ポートおよびＦＬ　ポートでのみイネーブルされるべきだからである。
【００３２】
ネイティブＩＤレジスタ（１）はファブリックポートロジックに対して常駐であり、そして典型的には、ポートについて選択されたどんなＩＤに対してもファブリックマネージャ（１５）により書き込まれるが、より大きな動作制限とともにより簡単な設計で、ロジックへハードワイヤードされてもよい。ネイティブＩＤは、Ｆ　ポートまたはＦＬ　ポートのドメインおよびエリアである。イネーブルハードゾーニングＦＦ（２）もまた、ファブリックポートロジックに対して常駐であり、そしてファブリックマネージャ（１５）により書き込まれる。このファブリックマネージャ（１５）はＦ　ポートおよびＦＬ　ポート上で特徴をイネーブルするが、Ｅ　ポート上では特徴をディセーブルする。
【００３３】
入来のフレーム（３）が解析され、フレームワード２のＳ　ＩＤコンテンツ（ビット２３：０）がこの回路に提示される。フレームＳ　ＩＤドメインおよびエリア（５）（フレームワード２のビット２３−８）は、比較器（１１）において、ネイティブＩＤレジスタ（１）ドメインおよびエリア（６）に対して比較される。適合／不適合がゲート（１４）に供給される。
【００３４】
不一致が存在すると、イネーブルハードゾーニング（２）はアクティブになり、ゲート（１０）は無効フレームＳ　ＩＤを特定する。この場合、フレームは正常にルーティングされない（意図した宛先に到達することはない）が、典型的にはスイッチのためのファイバチャンネルルールに従って処理するためにファブリックマネージャに送られる。これは典型的には、Ｓ　ＩＤテストを欠いたクラス２フレームがリーズンコードを有する送信者に戻す応答を生成し、Ｓ　ＩＤテストを欠いたクラス３フレームが動かされることを意味する。
【００３５】
フレームＳ　ＩＤに不一致が存在しない場合、あるいはイネーブルハードゾーニングがアクティブでない場合、ゲート（１０）はフレームが正常にルーティングすることを特定し、これはフレームがフレームＤ　ＩＤによって特定されたファブリック宛先ポートへルーティングすることを意味する。
【００３６】
この特徴は、Ｓ　ＩＤがどのようであっても不当である場合にファブリックに入るフレームが進められないことを保証する。
【００３７】
（宛先ファブリックポートＳ　ＩＤ確認）
図３を参照して説明される宛先ファブリックポートＳ　ＩＤ確認は、出て行くフレームが取り付けられたデバイス（単数または複数）に送られるために正当であることを保証する。この特徴は、イネーブル／ディセーブルコントロールを必要とする。なぜなら、これはＥ　ポートではなく、Ｆ　ポートおよびＦＬ　ポートでのみイネーブルされるべきだからである。
【００３８】
（リニアテーブルを伴う発行）
理想的には、Ｓ　ＩＤハードゾーニングは、ファブリックに取り付けられた各ホストバスアダプタ（ＨＢＡ）で実施される。各ＨＢＡは、その自身の独自のゾーニングテーブルを有する。しかし、ＦＣスタンダードはゾーニング機能（ハードおよびソフト）がファブリックに含まれることを要求する。
【００３９】
リニア介在テーブルは、最も簡単であるようである。しかし、ＦＣアドレッシング範囲中の任意のアドレスについて働くためには、非常に大きなテーブルが必要である。Ｆ　ポートに関して、それはすべての可能なＦＣソースアドレスのためのエントリを有し、これは２５６ドメイン×２５６エリア×２５６ポート＝１６，７７７，２１６テーブルエントリ／ポートの深さ（ｄｅｐｔｈ）となる。ＦＬ　ポート、テーブルもまた１２６までのループデバイスを示す必要がある場合、ループデバイスのそれぞれは異なるゾーンに属することができる。この異なるゾーンは、各ループデバイスについて独自のリニア介在を必要とする。そして、ＦＬ　ポートの介在テーブルエントリの全数は、２５６×２５６×２５６×１２６＝２，１１３，９２９，２１６テーブルエントリ／ポートとなる。
【００４０】
より短い線形ゾーンテーブルが使用され得る。ここで、典型的には、値ドメイン１／エリア０、ポート０において開始し、実現された最大テーブルサイズまで連続的に増加するアドレスの制限されたセットが経済的であり得る。しかし、これらのテーブルは、任意のＦＣアドレスを表現できず、処理され得るファブリックを大幅に制限する。例えば、テーブルが５１２エントリを有する場合、ドメイン０×０１および０×０２内の全アドレスを表現できるが、ドメイン０×０３〜ドメイン０×ＥＦ内の全アドレスを表現できない。
【００４１】
本明細書中で説明された方法は、ＣＡＭ（コンテンツにアクセス可能なメモリ）として設計された２４−ビット（ｂｕｔ）　Ｓ＿ＩＤのランダムテーブルを利用する。ここで、ｆｒａｍｅ　Ｓ＿ＩＤは、比較または包含を同時に検索する全てのＣＡＭエントリに対して比較され得る。エントリが２４−ビットであるため、ＣＡＭは、任意のＦＣアドレスを表現し得るが、ＦＣアドレスの最大値よりもはるかに少ないＦＣアドレスのサブセットを表現することに限定されない。例えば、経済的にはＣＡＭが１６〜２５６アドレスを保持することが期待されるが、アプリケーションおよびリソースの有用性に応じてこのアドレスよりも多くてもよいし、少なくてもよい。
【００４２】
本方法は、宛先がＦＬ＿Ｐｏｒｔであっても、ファブリックポートトランスミッタ当たり単一のＣＡＭを有し、よって１２６個のループ宛先と同数のループ宛先で駆動する必要がある。この理由のために、ＣＡＭは、各Ｓ＿ＩＤエントリについてソースゾーンマスクを提供し、各Ｓ＿ＩＤエントリは、個々のルックアップテーブルに含まれる宛先ゾーンマスクに対して比較される。
【００４３】
ファブリックポートトランスミッタ当たりの単一の宛先ゾーンマスクテーブルが存在するが、各エントリは、ループ宛先またはＡＬ＿ＰＤを表現し、典型的には、このテーブルは、１２６個の有効なＡＬ＿ＰＤのそれぞれに対して１つのエントリを有する。
【００４４】
（ＣＡＭベースの包含テーブル）
これは、どのソースがこのポートへの送信を可能にするか、そして宛先がループである場合、各ソースがどのゾーンに属するかを説明するＳ＿ＩＤ包含リスト（ＳＩＬ）を使用する。
【００４５】
また、宛先がループである場合に限り、宛先ＡＬ＿ＰＡがどのゾーンに属するかを説明するＡＬ＿ＰＤゾーンリスト（ＡＺＬ）を使用する。
【００４６】
（Ｓ＿ＩＤ包含リスト（ＳＩＬ））
ＳＩＬ（３１）は、ファブリックマネージャによって、当該ポートとして同じゾーンに属するものとしてみなされる２４−ビットＳ＿ＩＤのプログラム可能なリストである。ここで、各エントリはまた、２−ビット比較マスクまたはおよびソースゾーンマスクを有する。ＳＩＬは、ゾーン情報に基づくファブリックマネージャ（３２）によって書き込まれる。ＳＩＬ（３１）は、任意のサイズであり得るが、典型的には、経済的に実現可能な数のエントリを含み、できるだけ多くの数のソースを可能にし、できるだけ多くの数のトポロジーを含む。ＳＩＬ（３１）は、Ｓ＿ＩＤ比較情報（３３）をＳ＿ＩＤ比較情報（３４）に提供し、ソースゾーンマスク（４１）をソースゾーンＭｕｘ（４２）に提供する。
【００４７】
Ｓｉｌ（３１）エントリフォーマットは図４に示される。
【００４８】
「比較マスク」値が００でない場合、「Ｓｏｕｒｃｅ　Ｓ＿ＩＤ」は２４ビットであり、有効なソースＳ＿ＩＤを規定する。０×０−ＦＦＦＦＦＦのＦＣアドレス範囲内の任意のＳ＿ＩＤが表現される。
【００４９】
「ソースゾーンマスク」は、変動可能なサイズのビットマスクであり、どのゾーンにソースが属するかを規定する。以下のゾーンマスクの説明を参照のこと。
【００５０】
「比較マスク」は、フレームＳ＿ＩＤに対する比較がどうのようにして行われるかを規定する。
００＝スロットが有効ではない。このエントリに対して比較が不可能である。
０１＝マスクがない。ドメイン／エリア／ポートが比較される［以下の注記１を参照］
１０＝マスクポート。ドメイン／エリア／が比較される［以下の注記２を参照］
１１＝マスクエリアおよびポート。ドメインが比較される［以下の注記３を参照］
［注記１］エントリは、正確な１つのソースを表す。
［注記２］エントリは、正確な１２６のソースを表し得る。
［注記３］エントリは、２５６＊１２６＝３２，２５６ソースを表し得る。
【００５１】
（Ｓ＿ＩＤ比較）
Ｓ＿ＩＤ比較（３４）（図５を参照）を使用して、フレームのＳ＿ＩＤとＳＩＬ（３１）内の全エントリとを同時に比較し、この結果をハードゾーニングステートマシン（４７）に示す。ＳＩＬ（３１）のエントリ（３３）のＳ＿ＩＤ値および比較マスクを用いて、各ＳＩＬ（３１）エントリは、フレームＳ＿ＩＤ（２３：０）（３７）に対して比較される。整合がなされた場合、Ｓ＿ＩＤ比較（３４）は、選択されたエントリ数を、ソースゾーンマスクＭｕｘ（４２）を制御する値（４３）に符号化する。ヒット（４５）および複数のヒット（４６）ステータスは、処理のためにハードゾーニングステートマシン（４７）に転送される。
【００５２】
Ｓ＿ＩＤ比較（３４）は、上述のように各ＳＩＬエントリ比較からＨｉｔ／ｎｏｔステータスを抽出して、処理されるフレームについてＮｏ　Ｈｉｔ、Ｈｉｔまたは複数のＨｉｔステータスにする。またソースゾーンマスクＭｕｘにおける使用のために、ヒットのエントリ数をバイナリ値に符号化する。
【００５３】
図６に示されるように、各ＳＩＬエントリに対して自立比較回路が存在する。Ｈｉｔ／Ｎｏｔ　Ｈｉｔ出力が抽出器（Ｄｉｓｔｉｌｌｅｒ）（図５）に供給される。
【００５４】
（抽出器）
抽出器はＳＩＬエントリ比較の結果を処理する。
【００５５】
Ｈｉｔも複数のＨｉｔも発生しない場合、Ｍｉｓｓが発生する。これはフレームに拒絶させる。
【００５６】
単一のエントリが比較する場合、Ｈｉｔが発生する。これはフレームに受け入れさせる場合の第一のステップであり、第２のステップはＳＩＬ／ＡＺＬゾーンマスク比較である。
【００５７】
２つ以上のエントリが比較する場合、複数のＨｉｔが発生する。これはフレームに拒絶させる。これは、範囲の例外が実現される方法であり、プログラミングエラーも含む。
【００５８】
エントリ数がソースゾーンマスクＭｕｘに対してｍｕｘ選択するようにＨｉｔ上で使用される。
【００５９】
（ソースゾーンマスクＭｕｘ）
ソースゾーンマスクＭｕｘ（４２）は、フレームＳ＿ＩＤに整合したソースＳ＿ＩＤに関連付けられるゾーンマスクを生成する。ｍｕｘ選択（４３）は、フレームＳ＿ＩＤに整合するＳＩＬ（３１）エントリの符号化された値であるＳ＿ＩＤ比較（３４）によって生成される。ソースゾーンマスクＭｕｘ出力（４４）は、宛先ゾーンマスク（４０）に対してこれを比較するハードゾーニングステートマシン（４０）に与えられる。
【００６０】
ソースゾーンマスクは、どのようにしていくつのゾーンをループが処理するように設計されるかに応じて任意の数のビットを含み得る。例えば、４−ビットゾーンマスクは、ループが４つのゾーンマスクまで有し得ることを意味し、８−ビットマスクは８つのゾーンを可能にする。ＡＺＬ（３８）における宛先ゾーンマスクのサイズは、ＳＩＬ（３１）内のソースゾーンマスクのサイズと同一である必要がある。
【００６１】
（ＡＬ＿ＰＤソーンリスト（ＡＺＬ））
ＡＺＬ（３８）（図３）は、１２６−エントリのプログラム可能なテーブルであり、各有効なＡＬ＿ＰＡについて１つのエントリは、それぞれ宛先ループポートについてのゾーンマスクを含む。フレームＡＬ＿ＰＤ（３６）は、ＡＺＬ（３８）にアドレスを提供し、宛先ゾーンマスク（４０）を生成し、宛先ゾーンマスク（４０）は、ソースゾーンマスク（４４）に対して宛先ゾーンマスク（４０）を比較する宛先ゾーニングマシン（４７）に与えられる。ＡＺＬは、ゾーン情報に基づいてファブリックマネージャ（３９）によって書き込まれる。ループが割り当て可能なＡＬ＿ＰＡの選択において制限されないために、ＡＺＬが各有効なＡＬ＿ＰＡについて１２６のエントリを有することが望ましい。ＡＬ＿ＰＡの範囲の制限が受容可能である場合、より少ないエントリが可能である。
【００６２】
ループがどれくらいの数のゾーンを処理するように設計されたかに応じて、宛先ゾーンマスクが任意の数のビットを含み得る。例えば、４−ビットゾーンマスクは、ループが４つのゾーンまで有し得ること、および８−ビットマスクが８つのゾーンを可能にすることを意味する。ＡＺＬ（３８）中の宛先ゾーンマスクのサイズがＳＩＬ（３１）中のソースゾーンマスクのサイズと同一である必要がある。
【００６３】
（ハードゾーニングイネーブル）
ハードゾーニングイネーブル（５３）（図３）は、ポート上のハードゾーニングをイネーブルまたはディセーブルするようにプログラムされた格納素子であり、ゾーニング情報およびトポロジー情報に基づいてファブリックマネージャ（５４）によって書き込まれる。ハードゾーニングがファブリッククラウドにおいて使用された場合、Ｆ＿ＰｏｒｔおよびＦＬ＿Ｐｏｒｔ上でアクティブに設定され、Ｅ＿Ｐｏｒｔ上で非アクティブに設定される。
【００６４】
ハードゾーニングイネーブル（５２）のステートは、機能を調整するようにハードゾーニングステートマシン（４７）に提供される。ハードゾーニングイネーブル（５２）は、ポートに対して固有であり、入来フレームに対してＳ＿ＩＤ確認をイネーブル／ディセーブルする同一の格納素子である。
【００６５】
（ハードゾーニング状態のマシン）
ハードゾーニングマシン（４７）（図９）は、特定のポートにおいてファブリックから出ていくことを試みるすべてのフレームの処理を決定する。
【００６６】
ハードゾーニングがディセーブルされると
すべてのフレームは、この機能を伝達し、他のファブリック機能の代わりに、このファブリックから宛先ノードに転送される。
【００６７】
ハードゾーニングがイネーブルされると、
フレームＳ＿ＩＤが０ｘＦｘｘｘｘｘ−ＦＦＦＦＦＦの範囲にある場合、またはフレームがスイッチボックスプロセッサ複合体において発信される場合、ハードゾーニングは無視され、フレームは、正常にルーティングされる。
【００６８】
ポートがＦ＿ポートである場合、Ｓ＿ＩＤの比較のみが必要とされる。この場合、ゾーンマスクは、論理的に不適切であるが、ＳＩＬにおけるすべてのゾーンマスクおよびＡＺＬにおけるすべてのゾーンマスクは、特定の値（例えば、１６進法のＦＦ）にセットされ、これは、すべての場合におけるゾーンマスクの比較を保証する。設計は、Ｆ＿ポートがゾーンマスク比較をディセーブルし得、このゾーンマスクをプログラミングする必要を回避する場合にインプリメントされ得ることに留意されたい。
【００６９】
ポートがＦＬ＿ポートである場合、この比較は同一であるが、ゾーンマスクは、ここで、適切であり、使用中の現在のゾーンに従ってプログラミングされなければならない。
【００７０】
ＳＩＬにおいてヒットがあるが、ＳＩＬゾーンマスク＝００である場合、フレームは無効である。これは、公知の不良ソースを拒絶するための意図的な方法である。
【００７１】
ＳＩＬにおいて複数のヒットがある場合、フレームは無効である。これは、範囲に対する例外（Ｅｘｃｅｐｔｉｏｎ Ｔｏ Ａ Ｒａｎｇｅ）機能をインプリメントする。
【００７２】
ソースゾーンマスク（６２）は、ソースゾーンマスクマックス（４２）により提供される。宛先ゾーンマスク（６３）は、ＡＺＬ（３８）により提供される。ビット毎の比較は、ＡＮＤゲート（６６）における２つのマスク間で行なわれる。これらのゲートのすべては、ゲート（６７）において、共に論理和をとる。このゲートは、ビットの対がセットされる場合、活性であり、どのビットの対もセットされない場合、不活性である。
【００７３】
すべてのソースゾーンマスクビットがゼロの場合、関数（６８）は活性である。これは、公知の不良Ｓ＿ＩＤに関する試験であり、この方法でタグ付けされ、迅速に検査されることを保証する。
【００７４】
Ｓ＿ＩＤヒット（６０）およびＳ＿ＩＤ複数ヒット（６１）は、Ｓ＿ＩＤ比較（３４）から発する。ハードゾーンイネーブル（６５）は、同じ名称（５２）の記憶素子から発せられる。Ｓ＿ＩＤ＝０ｘＦｘｘｘｘｘ＋フレームソース＝ファブリックマネージャ（６４）に関するデータ変換は、局所的に行なわれる。
【００７５】
ＡＮＤゲート（６９）は、ソースゾーンマスク＝０であるフレームの無条件検査（ｔｏｓｓ）をコマンドする。
【００７６】
ＡＮＤゲート（７０）は、フレームが一般的なハードゾーニング試験を通過するので有効であることをコマンドする。
【００７７】
ＡＮＤゲート（７１）は、一般的なフレームが有効であることをコマンドする。
【００７８】
（実施例Ａ）
（ＦＬポートにおける複数の記憶デバイスに接続されたＦポートにおける複数のホスト）
図１０における図は、これらの記憶領域へのアクセスであるスイッチに附属の２つのホストを示す。ハードゾーニングは、セットアップされるので、ホストＡは、ゾーンＡにおけるディスクにのみアクセスし得、ホストＢは、ゾーンＢにおけるディスクにのみアクセスし得る。ホストＡおよびホストＢは、さらに、互いにアクセスし合い、ホストＡおよびホストＢは、いくつかのディスクへのアクセスを共有する。ゾーンマスクは、ゾーンＡに割り当てられたビット０、およびゾーンＢに割り当てられたビット１を有する。
【００７９】
各ファブリックポートに関するプログラム可能な値は以下のとおりである。
【００８０】
（ポート０１、００（ドメイン０１、エリア００）：ホストＡ）
（表１：実施例Ａ ＳＩＬコンテンツ）
【００８１】
【表１】

【００８２】
（表２：実施例Ａ　ＡＺＬコンテンツ）
【００８３】
【表２】

【００８４】
（ポート０１，０１（ドメイン０１、エリア０）：ループＸ）
（表３：実施例Ａ　ＳＩＬコンテンツ）
【００８５】
【表３】

【００８６】
（表４：実施例Ａ　ＡＺＬコンテンツ）
【００８７】
【表４】

【００８８】
（ポート０１，０２（ドメイン０１、エリア＝０２）：ループＹ）
（表５：実施例Ａ　ＳＩＬコンテンツ）
【００８９】
【表５】

【００９０】
（表６：実施例Ａ　ＳＩＬコンテンツ）
【００９１】
【表６】

【００９２】
（ポート０１，０３（ドメイン０１、エリア＝０３）：ホストＢ）
（表７：実施例Ａ　ＳＩＬコンテンツ）
【００９３】
【表７】

【００９４】
（表８：実施例Ａ　ＡＺＬコンテンツ）
【００９５】
【表８】

【００９６】
上述のように構成される場合、実施例Ａに関する所望のハードゾーニング、図１０が達成される。
【００９７】
（実施例Ｂ：ワイルドカーディング）
図１１の実施例は、単一のワイルドカードＳＩＬエントリが、ドメインにおけるすべてのデバイスをどのように表し得るかを示す。これは、ハードゾーニングのホストＡの図を示す。ここでは、同じドメイン内の他のポートのいくつかが、ゾーンＡにあり、他のドメインにあるすべてのポートはゾーンＡの部分である。
【００９８】
（ポート０１、０３（ドメイン０１、エリア＝００）：ホストＡ）
（表９：実施例Ｂ　ＳＩＬコンテンツ）
【００９９】
【表９】

【０１００】
（表１０：実施例Ｂ　ＡＺＬコンテンツ）
【０１０１】
【表１０】

【０１０２】
上述のように構成される場合、実施例Ｂに関する所望のハードゾーニング、図１１が達成される。この実施例は、ドメイン全体が１つのエントリによりどのように表され得るかを示すことに留意されたい。この同じ方法が、１つのエントリを有するドメイン／エリア全体を表すように用いられ得、これは、すべてのポートが１つのエントリで表されることを可能にする。
【０１０３】
（実施例Ｃ：例外を伴うワイルドカーディング）
図１２の実施例は、実施例Ｂに関するものと同じ位相を示すが、ワイルドカードに対する例外を伴う。これは、ハードゾーニングのホストＡの図を示し、ここでは、同じドメイン内の他のポートの幾つかがゾーンＡにあり、他のドメインにおける、ほとんどであるが全部ではないポートがゾーンＡの部分である。
【０１０４】
（ポート０１、０３（ドメイン０１、エリア＝００）ホストＡ）
（表１１：実施例Ｃ　ＳＩＬコンテンツ）
【０１０５】
【表１１】

【０１０６】
（表１２：実施例Ｃ　ＡＺＬコンテンツ）
【０１０７】
【表１２】

【０１０８】
上述のように構成される場合、実施例Ｃに関する所望のハードゾーニング、図１２が達成される。４個のエントリは、７個のソースを表すことに留意されたい。これは、単一のエントリを有するドメインのワイルドカーディングを示すが、このドメインに対する例外に関するさらなるエントリを用いることにも留意されたい。これは、さらに、ドメイン／エリアをワイルドカードするために用いられ得、このドメイン／エリアは、すべてのポートを扱うが、ドメイン／エリアに対する各ポートの例外に関するさらなるエントリを用いる。
【０１０９】
上述の説明から、本発明は、データ保全性およびセキュリティのためのロバストなハードウェアにより強化されたゾーニングを提供することにより、改善されたＦＣスイッチ技術を提供することが見出され得る。特定の実施形態および技術が記載されたが、これは、本発明がこれらの特定の実施形態に限定されず、本発明の範囲内で複数の変形が可能であることが理解される。
【図面の簡単な説明】
【図１】
図１は、本発明の１つの局面によるＳ　ＩＤ確認ポイントを示すＦＣファブリッククラウドの記号的な図である。
【図２】
図２は、本発明の１つの局面によるソースポートＳ　ＩＤ確認を示すファブリックの一部のブロック図である。
【図３】
図３は、本発明の１つの局面による宛先ポートＳ　ＩＤ確認を示すファブリックの一部のブロック図である。
【図４】
図４は、図３の確認に使用され得るＳＩＬ（ソースＳ　ＩＤ包含リスト）エントリの図である。
【図５】
図５は、本発明の１つの局面によるＳ　ＩＤ比較を示すファブリックの一部のブロック図である。
【図６】
図６は、本発明の１つの局面によるＳＩＬエントリ比較を示すファブリックの一部のブロック図である。
【図７】
図７は、ソースゾーンマスクフォーマットを示す図である。
【図８】
図８は、宛先ゾーンマスクフォーマットを示す図である。
【図９】
図９は、本発明の１つの局面によるハードゾーニングステートのブロック図である。
【図１０】
図１０は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際の本発明の使用の例（例Ａ）の図である。
【図１１】
図１１は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際のワイルドカードの技術の使用の例（例Ｂ）の図である。
【図１２】
図１２は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際の例外を有するワイルドカードの技術の使用の例（例Ｃ）の図である。

Claims (12)

1. ファイバーチャンネルスイッチングにおいてループレベルのアドレスをハードゾーニング保護する方法であって、
   ファイバーチャンネルファブリックのポートにてフレームを受信する工程と、
   該フレームのＳ＿ＩＤを該ポートの本来のＩＤと比較する工程と、該比較に基づいて、有効フレームを該有効フレームの宛先Ｆ＿ポートまたはＦＬ＿ポートにルーティングする工程と、
   該宛先ポートにて、ゾーニングの下で伝送することを該宛先ポートに許可されたソースの包含リストとフレームのＳ＿ＩＤを比較する工程と、ループレベルのアドレスに関して、該宛先のゾーンと該ソースの該ゾーンとを比較する工程と、
   有効フレームに関して、該フレームを該宛先ポートを通って附属のデバイスまたはデバイスのループに伝送する工程と
   を包含する、方法。
2. 前記フレームＳ＿ＩＤを包含リストと比較する工程は、前記宛先ポートと関連する、コンテンツアドレス指定できるメモリを用いて、Ｓ＿ＩＤを同時に比較することを含む、請求項１に記載の方法。
3. ソースと宛先ゾーンとの前記比較において、前記宛先ポートに附属のループを介する複数のゾーンが存在する、請求項１に記載の方法。
4. ソースと宛先ゾーンとの前記比較において、前記宛先ポートに附属のループを介する複数の重なるゾーンが存在する、請求項１に記載の方法。
5. 前記包含リストは、ワイルドカードの宛先を表し得、ファイバーチャンネルポート値またはポートとエリア値との比較をディセーブルする、請求項１に記載の方法。
6. 前記包含リストは、Ｓ＿ＩＤ値の範囲を定義するエントリと、該範囲から除外されるものを定義するさらなるエントリとを有し、許可されたＳ＿ＩＤ値の比較は、該範囲および該例外に基づく、請求項１に記載の方法。
7. ファイバーチャンネルスイッチであって、
   フレームを受信する、ソースポートとして接続可能なポートと、
   該ソースポートと関連付けられ、フレームＳ＿ＩＤを本来のＩＤまたは該ソースと比較するように動作可能であり、かつスイッチファブリックを通って有効フレームにルーティングするように動作可能であるＳ＿ＩＤバリデータと、
   有効Ｓ＿ＩＤ値の一意に定まる加入テーブルと、定義されたゾーニングによる該ポートに附属のデバイスおよびループデバイス用のゾーンとを有する宛先Ｆ＿ポートまたはＦＬ＿ポートとして、該ファブリックを通ってルーティングされるフレームを受信するポートと、
   該宛先ポートと動作可能に関連する宛先ポートＳ＿ＩＤバリデータであって、Ｓ＿ＩＤと、この宛先ポートにファブリックを通ってルーティングされるフレームのゾーンとを、包含リストと比較し、有効ソースおよびゾーン有するフレームのみを該ポートに附属のデバイスおよびループデバイスに伝送する、宛先ポートＳ＿ＩＤバリデータと
   を備える、ファイバーチャンネルスイッチ。
8. 前記宛先ポートＳ＿ＩＤバリデータは、前記フレームＳ＿ＩＤを、加入テーブルにおけるエントリと同時に比較するように動作可能な、コンテンツアドレス指定可能メモリを備える、請求項７に記載のファイバーチャンネルスイッチ。
9. 前記定義されたゾーニングは、前記宛先ポートに附属のループを介する複数のゾーンを含む、請求項７に記載のファイバーチャンネルスイッチ。
10. 前記定義されたゾーニングは、前記宛先ポートに附属のループを介する複数の重なるゾーンを含む、請求項７に記載のファイバーチャンネルスイッチ。
11. 前記加入テーブルは、ワイルドカード宛先を表し得、前記宛先ポートバリデータは、これに応答して動作可能であり、ファイバーチャンネルポート値またはポートと、エリア値との比較をディセーブルする、請求項７に記載のファイバーチャンネルスイッチ。
12. 前記加入テーブルは、Ｓ＿ＩＤ値の範囲を定義する宛先と、該範囲の例外を定義するさらなるエントリとを表し得、該宛先ポートバリデータは、これに応答して、該範囲を受け入れるが、該例外は受け入れないように動作可能である、請求項７に記載のファイバーチャンネルスイッチ。

Images