JP2004363740A - Level shifter - Google Patents

Level shifter Download PDF

Info

Publication number
JP2004363740A
JP2004363740A JP2003157458A JP2003157458A JP2004363740A JP 2004363740 A JP2004363740 A JP 2004363740A JP 2003157458 A JP2003157458 A JP 2003157458A JP 2003157458 A JP2003157458 A JP 2003157458A JP 2004363740 A JP2004363740 A JP 2004363740A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
power supply
signal
voltage power
supply system
connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003157458A
Other languages
Japanese (ja)
Inventor
Masayoshi Shiotani
眞由 塩谷
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce current consumption by supplying no through current even if input of a circuit of a high-voltage source system becomes unstable when a low-voltage side power source is turned off while the high-voltage side power source is held ON. <P>SOLUTION: An input signal from a low-voltage power source system signal input terminal 100A is passed through a capacitor 102, passed through an inverting circuit 101, and passed through a capacitor 103 to generate spike waves with a trailing edge and a leading edge of the input signal, and a data latch circuit 109 is set and reset with those spike waves, and also pull up other-end sides of the capacitors 102 and 103 to the voltage of the high-voltage power source system by P channel MOS transistors 105 and 106 for pull-up. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、半導体回路装置内の電源電圧の異なる回路間でインターフェースとして使われるレベルシフタに関するものである。 The present invention relates to a level shifter used as an interface between the power supply voltage of different circuits in the semiconductor circuit device.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来、レベルシフタでは、低電圧電源側の入力信号の正転信号と反転信号をそれぞれ高電圧電源側のNチャンネルMOSトランジスタのゲートに入力して制御することにより、低電圧電源から高電圧電源へ電圧レベルをシフトする。 Conventionally, in the level shifter by controlling to input forward signal of the low voltage side of the input signal and the inverted signal to the gate of N-channel MOS transistors of each high-voltage power supply side, voltage from the low voltage power supply to the high voltage power supply to shift the level.
【0003】 [0003]
以下、この従来のレベルシフタの動作を、図7を用いて詳しく説明する。 The operation of this conventional level shifter will be described in detail with reference to FIG.
【0004】 [0004]
図7において、400は従来のレベルシフタである。 7, 400 is a conventional level shifter. 400Aは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。 400A is a low-voltage power supply system signal input terminal to which an input signal of varying levels between the low voltage power supply potential and the ground potential is supplied. 400Bは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。 400B is a high-voltage power supply system signal output terminal for outputting a signal whose level changes between the high voltage supply potential and the ground potential appears. S400Aは低電圧電源振幅のレベルシフタの入力信号である。 S400A is a input signal of a low voltage power supply amplitude level shifter. S400Bは高電圧電源振幅のレベルシフタの出力信号である。 S400B is the output signal of the high voltage power supply amplitude level shifter.
【0005】 [0005]
404は高電圧電源端子である。 404 is a high voltage power supply terminal. 401,402は低電圧電源系の反転回路である。 401 and 402 is an inverted circuit of the low voltage power supply system. S401は反転回路401が出力した信号である。 S401 is a signal which is inverted circuit 401 and output. S402は反転回路402が出力した信号である。 S402 is a signal which is inverted circuit 402 and output. 403,404はNチャンネルMOSトランジスタである。 403 and 404 are N-channel MOS transistor. 405,406はソースを高電圧電源端子104に接続したPチャンネルMOSトランジスタである。 405 and 406 are P-channel MOS transistor having a source connected to the high voltage power supply terminal 104. 408はグランド端子である。 408 is a ground terminal.
【0006】 [0006]
S403はPチャンネルMOSトランジスタ405のドレインとNチャンネルトランジスタ403のドレインとの接続点の信号である。 S403 is a signal at a connection point between the drains of N-channel transistor 403 of the P-channel MOS transistor 405. S404はPチャンネルMOSトランジスタ406のドレインとNチャンネルトランジスタ404のドレインとの接続点の信号である。 S404 is a signal at a connection point between the drains of N-channel transistor 404 of the P-channel MOS transistor 406. 407は高電圧電源系の反転回路である。 407 is an inverting circuit of the high voltage power supply system.
【0007】 [0007]
以上の構成のレベルシフタの動作を、図8のタイミングチャートを参照しながら説明する。 The operation of the level shifter of the above configuration will be described with reference to the timing chart of FIG. 入力信号S400AをタイミングT で低レベルから高レベルに変化させると、信号S401は低レベルになり、信号S402は高レベルになる。 When an input signal S400A at a timing T 0 is changed from low level to high level, the signal S401 goes low, the signal S402 goes high. したがって、NチャンネルMOSトランジスタ403は信号S402によりオン状態になり、NチャンネルMOSトランジスタ404は信号S401によりオフ状態になる。 Thus, N-channel MOS transistor 403 is turned on by the signal S402, N-channel MOS transistor 404 is turned off by the signal S401.
【0008】 [0008]
NチャンネルMOSトランジスタ403がオン状態となることにより、NチャネルMOSトランジスタ403とPチャネルMOSトランジスタ405の接続点はグランド端子408と導通状態となり、信号S403の電圧は徐々に低レベルに変化する。 By N-channel MOS transistor 403 is turned on, the connection point of the N-channel MOS transistor 403 and P-channel MOS transistor 405 becomes conductive and the ground terminal 408, the voltage of the signal S403 changes gradually to a low level. タイミングT で信号S403がPチャンネルMOSトランジスタ406をオン状態にすると、このときNチャンネルMOSトランジスタ404は信号S401によりオフ状態となっているので、信号S404は高レベルに変化する。 When the signal S403 at timing T 1 is a P-channel MOS transistor 406 is turned on state, N = channel MOS transistor 404 at this time is because in the OFF state by the signal S401, the signal S404 is changed to the high level.
【0009】 [0009]
信号S404が高レベルに変化すると、PチャンネルMOSトランジスタ405はオフ状態になり、信号S403は低レベルに固定される。 When the signal S404 is changed to the high level, the P-channel MOS transistor 405 turned off, the signal S403 is fixed to the low level. よって、出力信号S400Bは反転回路407により高レベルに変化する。 Therefore, the output signal S400B is changed by inverting circuit 407 to a high level.
【0010】 [0010]
つぎに、入力信号S400AをタイミングT で高レベルから低レベルに変化させると、信号S401は高レベルになり、信号S402は低レベルになる。 Next, when changing the input signal S400A at timing T 2 from the high level to the low level, the signal S401 becomes the high level, the signal S402 becomes low level. したがって、NチャンネルMOSトランジスタ403は信号S402によりオフ状態になり、NチャンネルMOSトランジスタ404は信号S401によりオン状態になる。 Thus, N-channel MOS transistor 403 is turned off by the signal S402, N-channel MOS transistor 404 is turned on by a signal S401.
【0011】 [0011]
NチャンネルMOSトランジスタ404がオン状態になることにより、NチャネルMOSトランジスタ404とPチャネルMOSトランジスタ406の接続点はグランド端子408と導通状態となり、信号S404の電圧は徐々に低レベルに変化する。 By N-channel MOS transistor 404 is turned on, the connection point of the N-channel MOS transistor 404 and P-channel MOS transistor 406 becomes conductive and the ground terminal 408, the voltage of the signal S404 changes gradually to a low level. タイミングT で信号S404がPチャンネルMOSトランジスタ405をオン状態にすると、このときNチャンネルMOSトランジスタ403は信号S402によりオフ状態となっているので、信号S403は高レベルに変化する。 When the signal S404 at the timing T 3 is a P-channel MOS transistor 405 is turned on state, N = channel MOS transistor 403 at this time is because in the OFF state by the signal S402, the signal S403 is changed to the high level.
【0012】 [0012]
信号S403が高レベルに変化すると、PチャンネルMOSトランジスタ406はオフ状態になり、信号S404は低レベルに固定される。 When the signal S403 is changed to the high level, the P-channel MOS transistor 406 turned off, the signal S404 is fixed to the low level. よって、出力信号S400Bは反転回路407により低レベルに変化する。 Therefore, the output signal S400B is changed by inverting circuit 407 to a low level.
【0013】 [0013]
以上の動作により、信号の電圧レベルをシフトする(例えば、特許文献1参照)。 With the above operation, shifting the voltage levels of the signal (e.g., see Patent Document 1).
【0014】 [0014]
【特許文献1】 [Patent Document 1]
特開平7−193488号公報(第2頁、第2図) JP-7-193488 discloses (page 2, FIG. 2)
【0015】 [0015]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、従来のレベルシフタでは、高電圧側の電源を入れたまま、低電圧側の電源をオフにすると、入力が不定になり、NチャンネルMOSトランジスタ403,403とPチャンネルトランジスタ405,406がオン状態になり、常時貫通電流が流れ、消費電流が増大するという問題がある。 However, the conventional level shifter, with the power of the high voltage side, when the power is turned off on the low voltage side, the input is undefined, N-channel MOS transistors 403, 403 and the P-channel transistor 405 and 406 is turned on becomes constantly through current flows, there is a problem that current consumption increases.
【0016】 [0016]
本発明はこの問題に対して鑑みてなされたものであり、その目的とするところは、高電圧側の電源を入れたまま、低電圧側の電源をオフにしても、貫通電流を流さず、消費電流を少なくできるレベルシフタを提供することである。 The present invention has been made in view to this problem, it is an object with the power of the high voltage side, even when the power is turned off on the low voltage side, without flowing through current, to provide a level shifter can be reduced current consumption.
【0017】 [0017]
【課題を解決するための手段】 In order to solve the problems]
本発明の請求項1記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、低電圧電源系信号入力端子に一端が接続された第1のコンデンサと、一端が高電圧電源端子に接続され他端が第1のコンデンサの他端に接続された第1のプルアップ抵抗と、反転回路の出力端子に一端が接続された第2のコンデンサと、一端が高電圧電源端子に接続され他端が第2のコンデンサの他端に接続された第2のプルアップ抵抗と、第1のコンデンサの他端の信号が低電圧レベルになるとリセットされ、第2のコンデンサの他端の信号が低電圧レベルになるとセットされるデータラッチ回路と、データ The level shifter according to claim 1 of the present invention, the low voltage power supply potential and the low voltage power supply system signal input terminal to which an input signal whose level changes is provided between the ground potential, the input terminal to the low-voltage power system signal input terminal other There inverting circuit connected low-voltage power supply system, a first capacitor one end to the low-voltage power supply system signal input terminal is connected, the other end is connected to one end of a high voltage power supply terminal of the first capacitor a first pull-up resistor connected to an end, a second capacitor one end to the output terminal of the inverter circuit is connected, the other end one end connected to the high voltage power supply terminal to the other end of the second capacitor the second pull-up resistor connected, the signal of the other end of the first capacitor is reset becomes a low voltage level, the data latch circuit the signal of the other end of the second capacitor is set becomes a low voltage level and, data ッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えている。 Connected to the output terminal of the latch circuit and a high voltage power supply system signal output terminal.
【0018】 [0018]
この構成によれば、低電圧電源系信号入力端子からの入力信号を第1のコンデンサに通し、また反転回路を介して第2のコンデンサに通すことにより、上記の入力信号の立ち下がりエッジおよび立ち上がりエッジで各々スパイク波を生成し、これらのスパイク波でデータラッチ回路をセット、リセットするようにし、かつ第1および第2のコンデンサの他端を第1および第2のプルアップ抵抗で高電圧電源系の電圧にプルアップするようにしているので、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。 According to this configuration, an input signal from the low voltage power supply system signal input terminal through a first capacitor, and by passing it through a second capacitor through an inverting circuit, the falling and rising of the input signal each generates a spike at the edge, a set of data latch circuits in these spike, so as to reset, and the high voltage power supply and the other end of the first and second capacitors in the first and second pull-up resistor since so as to pull up the voltage of the system, it is possible to input the low-voltage-side power supply is turned off even if indefinite, so that no through current flows. その結果、消費電流を少なくできる。 As a result, it is possible to reduce the current consumption.
【0019】 [0019]
本発明の請求項2記載のレベルシフタは、請求項1記載のレベルシフタにおいて、カソードが高電圧電源端子に接続されアノードが第1のコンデンサの他端に接続される状態に第1のプルアップ抵抗に並列に第1のダイオードを設け、カソードが高電圧電源端子に接続されアノードが第2のコンデンサの他端に接続される状態に第2のプルアップ抵抗に並列に第2のダイオードを設けている。 The level shifter according to claim 2 of the present invention, in the level shifter of claim 1, wherein the cathode is the first pull-up resistor to the state anode connected to the high voltage power supply terminal connected to the other end of the first capacitor a first diode provided in parallel, a cathode an anode connected to the high voltage power supply terminal is provided with the second diode in parallel with the second pull-up resistor to a state connected to the other end of the second capacitor .
【0020】 [0020]
この構成によれば、第1および第2のプルアップ抵抗に第1および第2のダイオードを逆並列接続しているので、第1および第2のコンデンサの他端の電圧が高電圧電源以上の電圧となることを防止することができる。 According to this configuration, since the pull-up resistor of the first and second are connected in inverse parallel to the first and second diode, the voltage at the other end of the first and second capacitors high voltage power supply more it is possible to prevent the voltage. その結果、半導体の保証電圧範囲内に抑えることができ半導体の破壊を防止できる。 As a result, the semiconductor breakdown can be suppressed to within the guaranteed voltage range of the semiconductor can be prevented.
【0021】 [0021]
本発明の請求項3記載のレベルシフタは、請求項1または2記載のレベルシフタにおいて、低電圧電源系信号入力端子と反転回路および第1のコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転して反転回路および第1のコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。 The level shifter according to claim 3 of the present invention, in the level shifter of claim 1, wherein, between the low voltage power supply system signal input terminal and the inverting circuit and a first capacitor, in response to the input of the reset control signal inverts the input signal from the low voltage power supply system signal input terminals provided to one end of the inverter circuit and a first capacitor, reset it to pass input signals from the low voltage power supply system signal input terminal when no input of the reset control signal the control circuit is provided.
【0022】 [0022]
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。 Reset According to this configuration, erroneous operation due to noise or the like, the level of the input signal of the low voltage power supply system signal input terminal, even if the level of the output signal of the high voltage power supply system signal output terminal not match, the reset control circuit by inputting the control signal, it is possible to match the two signals.
【0023】 [0023]
本発明の請求項4記載のレベルシフタは、請求項3記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。 The level shifter according to claim 4 of the present invention, in the level shifter of claim 3, wherein, by detecting the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal the reset control signal generating circuit which automatically generates a reset control signal is provided.
【0024】 [0024]
この構成によれば、リセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。 According to this configuration, by providing the reset control signal generating circuit, it detects and reset control the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal signal can be automatically generated, and the level of the input signal of the low voltage power supply system signal input terminal, when the level of the output signal of the high voltage power supply system signal output terminal no longer matches, match the two signals be able to.
【0025】 [0025]
本発明の請求項5記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、低電圧電源系信号入力端子に一端が接続された第1のコンデンサと、一端がグランド端子に接続され他端が第1のコンデンサの他端に接続された第1のプルダウン抵抗と、反転回路の出力端子に一端が接続された第2のコンデンサと、一端がグランド端子に接続され他端が第2のコンデンサの他端に接続された第2のプルダウン抵抗と、第1のコンデンサの他端の信号が高電圧レベルになるとセットされ、第2のコンデンサの他端の信号が高電圧レベルになるとリセットされるデータラッチ回路と、データラッ The level shifter according to claim 5 of the present invention, the low voltage power supply potential and the low voltage power supply system signal input terminal to which an input signal whose level changes is provided between the ground potential, the input terminal to the low-voltage power system signal input terminal There inverting circuit connected low-voltage power supply system, a first capacitor one end to the low-voltage power supply system signal input terminal is connected, the other end one end connected to the ground terminal to the other end of the first capacitor a first pull-down resistor connected, first and second capacitors having one end to the output terminal of the inverter circuit is connected, the other end is connected one end to the ground terminal connected to the other end of the second capacitor 2 and pull-down resistor, the signal of the other end of the first capacitor is set when a higher voltage level, the signal of the other end of the second capacitor has a higher voltage level and the data latch circuit is reset, Detara' 回路の出力端子に接続された高電圧電源系信号出力端子とを備えている。 And a high voltage power supply system signal output terminal connected to the output terminal of the circuit.
【0026】 [0026]
この構成によれば、低電圧電源系信号入力端子からの入力信号を第1のコンデンサに通し、また反転回路を介して第2のコンデンサに通すことにより、上記の入力信号の立ち下がりエッジおよび立ち上がりエッジで各々スパイク波を生成し、これらのスパイク波でデータラッチ回路をセット、リセットするようにし、かつ第1および第2のコンデンサの他端を第1および第2のプルダウン抵抗でグランド電位にプルダウンするようにしているので、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。 According to this configuration, an input signal from the low voltage power supply system signal input terminal through a first capacitor, and by passing it through a second capacitor through an inverting circuit, the falling and rising of the input signal each generates a spike at the edge, a set of data latch circuits in these spike, so as to reset, and pull down the other end of the first and second capacitors to ground potential at the first and second pull-down resistor since the arrangement can input a low voltage side power supply is turned off even if indefinite, so that no through current flows. その結果、消費電流を少なくできる。 As a result, it is possible to reduce the current consumption.
【0027】 [0027]
本発明の請求項6記載のレベルシフタは、請求項5記載のレベルシフタにおいて、アノードがグランド端子に接続されカソードが第1のコンデンサの他端に接続される状態に第1のプルダウン抵抗に並列に第1のダイオードを設け、アノードがグランド端子に接続されカソードが第2のコンデンサの他端に接続される状態に第2のプルダウン抵抗に並列に第2のダイオードを設けている。 The level shifter according to claim 6 of the present invention, in the level shifter of claim 5, wherein the cathode anode connected to the ground terminal first in parallel to the first pull-down resistor in a state connected to the other end of the first capacitor the first diode provided, cathode anode is connected to the ground terminal is a second diode connected in parallel with the second pull-down resistor to a state of being connected to the other end of the second capacitor.
【0028】 [0028]
この構成によれば、第1および第2のプルダウン抵抗に第1および第2のダイオードを逆並列接続しているので、第1および第2のコンデンサの他端の電圧が高電圧電源以上の電圧となることを防止することができる。 According to this configuration, since the first and second pull-down resistor is connected in inverse parallel to the first and second diodes, the first and second end of the voltage high voltage power supply over voltage of the capacitor it can be prevented from becoming. その結果、半導体の保証電圧範囲内に抑えることができ半導体の破壊を防止できる。 As a result, the semiconductor breakdown can be suppressed to within the guaranteed voltage range of the semiconductor can be prevented.
【0029】 [0029]
本発明の請求項7記載のレベルシフタは、請求項5または6記載のレベルシフタにおいて、低電圧電源系信号入力端子と反転回路および第1のコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転して反転回路および第1のコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。 The level shifter according to claim 7 of the present invention, in the level shifter according to claim 5 or 6, wherein, between the low voltage power supply system signal input terminal and the inverting circuit and a first capacitor, in response to the input of the reset control signal inverts the input signal from the low voltage power supply system signal input terminals provided to one end of the inverter circuit and a first capacitor, reset it to pass input signals from the low voltage power supply system signal input terminal when no input of the reset control signal the control circuit is provided.
【0030】 [0030]
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。 Reset According to this configuration, erroneous operation due to noise or the like, the level of the input signal of the low voltage power supply system signal input terminal, even if the level of the output signal of the high voltage power supply system signal output terminal not match, the reset control circuit by inputting the control signal, it is possible to match the two signals.
【0031】 [0031]
本発明の請求項8記載のレベルシフタは、請求項7記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。 The level shifter according to claim 8 of the present invention, in the level shifter of claim 7, by detecting the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal the reset control signal generating circuit which automatically generates a reset control signal is provided.
【0032】 [0032]
この構成によれば、リセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。 According to this configuration, by providing the reset control signal generating circuit, it detects and reset control the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal signal can be automatically generated, and the level of the input signal of the low voltage power supply system signal input terminal, when the level of the output signal of the high voltage power supply system signal output terminal no longer matches, match the two signals be able to.
【0033】 [0033]
本発明の請求項9記載のレベルシフタは、低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、低電圧電源系信号入力端子に一端が接続されたコンデンサと、コンデンサの他端に入力端子が接続された高電圧電源系の第1の反転回路と、第1の反転回路の出力端子に入力端子が接続された高電圧電源系の第2の反転回路と、ソースが高電圧電源端子に接続されゲートが第1の反転回路の出力端子に接続されドレインがコンデンサの他端に接続されたPチャネルMOSトランジスタと、ソースがグランド端子に接続されゲートが第1の反転回路の出力端子に接続されドレインがコンデンサの他端に接続されたNチャネルMOSトランジスタと、第2の反転回路の出力端子に接続された高電 The level shifter according to claim 9 of the present invention, a low voltage power supply system signal input terminal to which an input signal level between the low voltage power supply potential and the ground potential is changed is supplied, one end to the low-voltage power supply system signal input terminal a capacitor connected, a first inversion circuit of the high voltage power supply system having an input terminal connected to the other end of the capacitor, the first inverting circuit high-voltage power supply system input to output terminal connected to the connecting a second inverting circuit, a source and connected P-channel MOS transistor connected to a drain of the condenser and the other end to the output terminal of the gate is connected to the high voltage power supply terminal a first inverter circuit, the source is a ground terminal high-voltage and whose gate is connected to the N-channel MOS transistor having a drain connected to the output terminal of the first inverting circuit is connected to the other end of the capacitor, the output terminal of the second inverting circuit 電源系信号出力端子とを備えている。 And a power supply system signal output terminal.
【0034】 [0034]
この構成によれば、第1の反転回路とPチャネルMOSトランジスタおよびNチャネルMOSトランジスタとで正帰還回路を構成し、低電圧電源系信号入力端子からの入力信号の変化をコンデンサを通して正帰還回路に入力するようにしたので、NチャネルMOSトランジスタにより正帰還回路の入力端のレベルが固定され、低電圧側電源がオフされ入力が不定になっても、貫通電流が流れないようにすることができる。 According to this configuration, constitutes a positive feedback circuit between the first inverting circuit and P-channel MOS transistors and N-channel MOS transistor, the input signal changes from the low voltage power supply system signal input terminal to the positive feedback circuit through a capacitor because be input, the level of the input end fixed positive feedback circuit by N-channel MOS transistor, even when the input low-voltage side power source is turned off becomes unstable, it is possible to make a through current does not flow . その結果、消費電流を少なくできる。 As a result, it is possible to reduce the current consumption. しかも、それを小規模な回路構成で実現できる。 Moreover, it is possible to realize it in a small-scale circuit configuration.
【0035】 [0035]
本発明の請求項10記載のレベルシフタは、請求項9記載のレベルシフタにおいて、低電圧電源系信号入力端子とコンデンサとの間に、リセット制御信号の入力に応答して低電圧電源系信号入力端子からの入力信号を反転してコンデンサの一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けている。 The level shifter according to claim 10 of the present invention, in the level shifter of claim 9 wherein, between the low voltage power supply system signal input terminal and the capacitor, in response to the input of the reset control signal from the low voltage power source system signal input terminal of inverting an input signal applied to one end of a capacitor is provided directly reset control circuit for passing the input signal from the low voltage power supply system signal input terminal when no input of the reset control signal.
【0036】 [0036]
この構成によれば、ノイズ等による誤動作で、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなっても、リセット制御回路にリセット制御信号を入力することで、両信号を一致させることができる。 Reset According to this configuration, erroneous operation due to noise or the like, the level of the input signal of the low voltage power supply system signal input terminal, even if the level of the output signal of the high voltage power supply system signal output terminal not match, the reset control circuit by inputting the control signal, it is possible to match the two signals.
【0037】 [0037]
本発明の請求項11記載のレベルシフタは、請求項10記載のレベルシフタにおいて、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けている。 The level shifter according to claim 11 of the present invention, in the level shifter of claim 10, wherein, by detecting the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal the reset control signal generating circuit which automatically generates a reset control signal is provided.
【0038】 [0038]
この構成によればリセット制御信号発生回路を設けたことにより、低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することができ、低電圧電源系信号入力端子の入力信号のレベルと、高電圧電源系信号出力端子の出力信号のレベルが一致しなくなったときに、両信号を一致させることができる。 By providing the reset control signal generating circuit according to this configuration, it detects the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal from the low voltage power supply system signal input terminal reset control signal automatically can be generated, the level of the input signal of the low voltage power supply system signal input terminal, when the level of the output signal of the high voltage power supply system signal output terminal no longer matches, to match the two signals can.
【0039】 [0039]
ここで、リセット制御回路およびリセット制御信号発生回路を設けている理由について説明する。 Here it will be described the reason for providing the reset control circuit and reset control signal generating circuit. 請求項1,2、請求項5,6、請求項9の発明は、入力信号が変化するときにのみ、信号を伝達するレベルシフタであり、電源起動時や回路内部でノイズが発生したときに、入力信号と出力信号が異なることが発生しても入力信号が変化するまでそれを出力信号に伝達できない。 According to claim 1, claim 5 and 6, the invention of claim 9, only when the input signal changes, a level shifter for transmitting a signal, when the noise is generated inside or when circuit power activation, be that the input and output signals are different is generated can not be transmitted to the output signals it until a change in the input signal. この問題の解決手段として、入力信号変化以外のときにおいて、レベルシフタの入力信号と出力信号が異なる場合、入力信号を変化させるリセット制御信号を発生するリセット制御信号発生回路と、リセット制御信号を入力すると入力信号を反転させるリセット制御回路と設けている。 As means for solving this problem, at the time other than the input signal changes, if the input signal of the level shifter and the output signals are different, and the reset control signal generating circuit for generating a reset control signal for changing the input signal and inputs the reset control signal It is provided with a reset control circuit for inverting the input signal.
【0040】 [0040]
上記発明での入力信号はデジタル信号であり、レベルの変化する瞬時に行われるものとする。 Input signal at the above invention is a digital signal, assumed to be performed instantaneously to changes in the level.
【0041】 [0041]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の具体的な実施の形態を図1〜図6に従って説明する。 Hereinafter, specific embodiments of the present invention with reference to FIGS. 1 to 6.
【0042】 [0042]
(実施の形態1) (Embodiment 1)
以下に本発明の第1の実施の形態を回路図とタイミングチャートを参照しつつ、詳しく説明する。 With reference to the first circuit diagram and a timing chart an embodiment of the present invention will be described in detail.
【0043】 [0043]
図1に、第1の実施の形態のレベルシフタ100の回路構成を示す。 Figure 1 shows a circuit configuration of the level shifter 100 of the first embodiment. 図1において、100Aは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。 In Figure 1, 100A is a low-voltage power supply system signal input terminal to which an input signal of varying levels between the low voltage power supply potential and the ground potential is supplied. 100Bは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。 100B is a high-voltage power supply system signal output terminal for outputting a signal whose level changes between the high voltage supply potential and the ground potential appears. S100Aはレベルシフタ100の入力信号である。 S100A is the input signal of the level shifter 100. S100Bはレベルシフタ100の出力信号である。 S100B is the output signal of the level shifter 100.
【0044】 [0044]
101は低電圧電源系信号入力端子100Aに入力端子が接続された低電圧電源系の反転回路(インバータ)であり、入力信号の論理を反転する機能を有する。 101 is the inverting circuit of the low voltage power supply system having an input terminal connected to the low voltage power supply system signal input terminal 100A (inverter) and has a function of inverting the logic of the input signal. S101は反転回路101が出力した信号である。 S101 is a signal inverting circuit 101 is output. なお、低電圧電源系とは低電圧電源で動作していることを意味し、高電圧電源系とは高電圧電源で動作していることを意味する。 Note that the low-voltage power supply system means that it is operating at a low voltage power supply, which means that the high-voltage power supply system operating at a high voltage power supply.
【0045】 [0045]
102と103は低電圧電源側と高電圧電源側の間にあるコンデンサであり、コンデンサ102は、低電圧電源系信号入力端子100Aに一端(低電圧電源側の端子)が接続されていて、低電圧電源系信号入力端子100Aからの入力信号が高レベルから低レベルに変化したときに、高電圧電源側の端子(他端)に高レベルから低レベルのスパイク波を発生する機能を有する。 102 and 103 are capacitors existing between the low voltage side and high voltage side capacitor 102 has one end to low-voltage power supply system signal input terminal 100A (a low-voltage side terminal) is connected, the low when the input signal from the voltage supply system signal input terminal 100A is changed from high level to low level, and has a function of generating a spike from a high level of low level to the high voltage power supply side terminal (the other end). コンデンサ103は反転回路101の出力端子に一端(低電圧電源側の端子)が接続されていて、低電圧電源系信号入力端子100Aからの入力信号が低レベルから高レベルに変化したときに、高電圧電源側の端子(他端)に高レベルから低レベルのスパイク波を発生する機能を有する。 Capacitor 103 is one end to the output terminal of the inverter circuit 101 (the low-voltage side terminal) is connected, when the input signal from the low voltage power supply system signal input terminal 100A is changed from low level to high level, high It has a function of generating spikes low level from the high level to the voltage supply side terminal (the other end).
【0046】 [0046]
S102はコンデンサ102の高電圧電源側の端子の信号である。 S102 is a signal of the high voltage side of the capacitor 102 terminals. S103はコンデンサ103の高電圧電源側の端子の信号である。 S103 is a signal of the high voltage side of the capacitor 103 terminals. 104は高電圧電源端子である。 104 is a high voltage power supply terminal.
【0047】 [0047]
105は、ゲートがグランド端子110に接続、つまりゲート電位がグランド電位に固定され、ソースが高電圧電源端子104に接続され、ドレインがコンデンサ102の他端に接続されたPチャネルMOSトランジスタであり、コンデンサ102の他端を高電圧電源104の電位に固定するプルアップ抵抗として機能する。 105 has a gate connected to the ground terminal 110, that is the gate potential is fixed to the ground potential, a source connected to the high voltage power supply terminal 104, the drain is a P-channel MOS transistor connected to the other end of the capacitor 102, functions as a pull-up resistor to fix the other end of the capacitor 102 to the potential of the high voltage power supply 104.
【0048】 [0048]
106は、ゲートがグランド端子110に接続、つまりゲート電位がグランド電位に固定され、ソースが高電圧電源端子104に接続され、ドレインがコンデンサ103の他端に接続されたPチャネルMOSトランジスタであり、コンデンサ103の他端を高電圧電源104の電位に固定するプルアップ抵抗として機能する。 106 has a gate connected to the ground terminal 110, that is the gate potential is fixed to the ground potential, a source connected to the high voltage power supply terminal 104, the drain is a P-channel MOS transistor connected to the other end of the capacitor 103, functions as a pull-up resistor to fix the other end of the capacitor 103 to the potential of the high voltage power supply 104.
【0049】 [0049]
107はカソードが高電圧電源端子104に接続されアノードがコンデンサ102の他端に接続される状態にPチャネルMOSトランジスタ105に並列に設けられたダイオードであり、コンデンサ102の他端が高電圧電源以上の電圧となることを防止する機能を有する。 107 is a diode having a cathode an anode connected to the high voltage power supply terminal 104 is provided in parallel to the P-channel MOS transistor 105 to a state of being connected to the other end of the capacitor 102, the other end of the capacitor 102 is above the high voltage power supply It has a function of preventing a voltage.
【0050】 [0050]
108はカソードが高電圧電源端子104に接続されアノードがコンデンサ103の他端に接続される状態にPチャネルMOSトランジスタ106に並列に設けられたダイオードであり、コンデンサ103の他端が高電圧電源以上の電圧となることを防止する機能を有する。 108 is a diode having a cathode an anode connected to the high voltage power supply terminal 104 is provided in parallel to the P-channel MOS transistor 106 to a state of being connected to the other end of the capacitor 103, the other end of the capacitor 103 is above the high voltage power supply It has a function of preventing a voltage.
【0051】 [0051]
109は、セット機能とリセット機能を有するデータラッチ回路であり、コンデンサ102の他端の信号が低電圧レベルになるとリセットされ、コンデンサ103の他端の信号が低電圧レベルになるとセットされる。 109 is a data latch circuit having a set function and the reset function is reset when the other end signal of the capacitor 102 becomes the low voltage level, is set when the other end signal of the capacitor 103 becomes the low voltage level. つまり、コンデンサ102の発生するスパイク波の信号の低レベル受信によりリセットされ、コンデンサ103の発生するスパイク波の信号の低レベル受信によりセットされる。 That is reset by the low level receive the spike signal generated in the capacitor 102 to be set by the low-level reception spike wave signal generation capacitor 103.
【0052】 [0052]
以上のように構成されたレベルシフタの動作の一例を図2のタイミング図を用いて説明する。 Will be described with reference to the timing diagram of FIG. 2 an example of the operation of the level shifter configured as described above.
【0053】 [0053]
タイミングT において、入力信号S100Aが低レベルから高レベルに変化すると、信号S101は高レベルから低レベルに変化する。 At a timing T 0, the input signal S100A is changes from the low level to the high level, the signal S101 changes from high level to low level.
【0054】 [0054]
信号S103は、信号S101の変化に伴い、低レベルに変化しその後PチャンネルMOSトランジスタ106の作用により高レベルにもどる、スパイク波を発生する。 Signal S103 is with the change of the signal S101, returns to the high level by the action of subsequent changes to the low level P-channel MOS transistor 106, to generate a spike.
【0055】 [0055]
信号S102は、入力信号S100Aの変化に伴い、高電圧電源電圧以上の電圧に上昇しようとするが、ダイオード107に順方向電流が流れるため、高電圧電源電圧が保持される。 Signal S102 is due to changes in the input signal S100A, it tries to rise to the high voltage power supply voltage or higher, since the diode 107 forward current flows, high voltage power supply voltage is held.
【0056】 [0056]
データラッチ回路109は、信号S103のスパイク波を受信し出力信号を高レジスタレベルに変化させ、したがって、高電圧電源系信号出力端子100Bの出力信号S100Bを高レベルに変化させる。 Data latch circuit 109 receives a spike wave signal S103 to change the output signal to the high register level, therefore, it changes the output signal S100B of the high voltage power supply system signal output terminal 100B to a high level.
【0057】 [0057]
タイミングT において、入力信号S100Aが高レベルから低レベルに変化すると、信号S101は低レベルから高レベルに変化する。 In the timing T 1, the input signal S100A changes from the high level to the low level, the signal S101 changes from low level to high level. 信号S102は入力信号S100Aの変化に伴い、低レベルに変化しその後PチャンネルMOSトランジスタ106の作用により高レベルにもどる、スパイク波を発生する。 Signal S102 is due to the change of the input signal S100A, returns to the high level by the action of subsequent changes to the low level P-channel MOS transistor 106, to generate a spike.
【0058】 [0058]
信号S103は信号S101の変化に伴い、高電圧電源電圧以上の電圧に上昇しようとするが、ダイオード108に順方向電流が流れ高電圧電源電圧が保持される。 Signal S103 is due to the change of the signal S101, tries to rise to the high voltage power supply voltage or more, the diode 108 is forward current high voltage power supply voltage flow is maintained.
【0059】 [0059]
データラッチ回路109は信号S102のスパイク波を受信し出力信号を低レベルに変化させ、したがって高電圧電源系信号出力端子100Bの出力信号S100Bを低レベルに変化させる。 Data latch circuit 109 receives a spike wave signal S102 to change the output signal to a low level, thus varying the output signals S100B of the high voltage power supply system signal output terminal 100B to a low level.
【0060】 [0060]
タイミングT において、低電圧電源がオフされ、入力信号S100Aと信号S101とがフローティング状態になっても、PチャンネルMOSトランジスタ105,106の作用でデータラッチ回路109のMOSトランジスタのゲートが固定され、貫通電流は流れない。 At timing T 3, the low voltage power supply is turned off, also the input signal S100A and the signal S101 is in a floating state, the gate of the MOS transistor of the data latch circuit 109 is fixed by the action of P-channel MOS transistors 105 and 106, through current does not flow.
【0061】 [0061]
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、かつ低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、消費電流を少なくできるレベルシフタを実現するものである。 By the above operation, a signal from the low voltage side to the high voltage power supply side level shifting, and even low-voltage power supply is turned off, without flowing through current circuit of the high voltage power supply system, it can be reduced current consumption level shifter it is intended to achieve.
【0062】 [0062]
なお、上記第1の実施の形態のレベルシフタにおいては、プルアップ抵抗105,106を用いていたが、図9に示すように、プルアップ抵抗105,106の代わりにグランドに対して接続したプルダウン抵抗111,112を使用し、ダイオード107,108のカソードをコンデンサの高電圧電源側に接続しアノードをグランドに接続しなおし、データラッチ回路109を負論理入力にして、負論理出力にするデータラッチ回路113にすることにより第1の実施の形態のレベルシフタと同様の機能を満たすことができる。 Incidentally, in the above-described level shifter of the first embodiment, it has been used to pull-up resistors 105 and 106, as shown in FIG. 9, a pull-down resistor connected to ground instead of the pull-up resistor 105, 106 using 111 and 112, connect the cathode of the diode 107 and 108 to the high voltage side of the capacitor reconnect the anode to ground, and the data latch circuit 109 to the negative logic input, data latch circuit for the negative logic output You can meet the same functions as the level shifter of the first embodiment by 113.
【0063】 [0063]
(実施の形態2) (Embodiment 2)
以下に本発明の第2の実施の形態を回路図とタイミングチャートを参照しつつ、詳しく説明する。 With reference to the circuit diagram and a timing chart of the second embodiment of the present invention will now be described in detail.
【0064】 [0064]
図3に、第2の実施の形態のレベルシフタ200の回路構成を示す。 Figure 3 shows a circuit configuration of the level shifter 200 of the second embodiment. 図3において、200Aは低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子である。 In FIG. 3, 200A is a low-voltage power supply system signal input terminal to which an input signal of varying levels between the low voltage power supply potential and the ground potential is supplied. 200Bは高電圧電源電位とグランド電位の間でレベルが変化する出力信号が現れる高電圧電源系信号出力端子である。 200B is a high-voltage power supply system signal output terminal for outputting a signal whose level changes between the high voltage supply potential and the ground potential appears. S200Aはレベルシフタ200の入力信号である。 S200A is a input signal of the level shifter 200. S200Bはレベルシフタ200の出力信号である。 S200B is the output signal of the level shifter 200.
【0065】 [0065]
201は低電圧電源側と高電圧電源側の間にあるコンデンサであり、低電圧電源系信号入力端子200Aに一端(低電圧電源側の端子)が接続されていて、入力信号の変化を低電圧電源系回路から高電圧電源系回路へ伝える機能を有する。 201 is a capacitor located between the low-voltage side and the high voltage side, one end to the low-voltage power supply system signal input terminal 200A (terminal of the low-voltage side) is connected, the low voltage change of the input signal It has the function of transmitting from the power supply system circuit to the high voltage power supply system circuit. S201はコンデンサ201の高電圧電源側の端子(他端)の信号である。 S201 is a signal of the high voltage side of the capacitor 201 terminal (the other end).
【0066】 [0066]
204はコンデンサ201の他端(高電圧電源側の端子)に入力端子が接続さた高電圧電源系の反転回路(インバータ)であり、コンデンサ201の他端の電位を反転させる機能を有する。 204 is the other end of the capacitor 201 inverting circuit of the high voltage power supply system having an input terminal connected to a (high-voltage power supply side terminal) (inverter) and has the function of inverting the potential of the other end of the capacitor 201. 205は反転回路204の出力端子に入力端子が接続された高電圧電源系の反転回路(インバータ)であり、反転回路204の出力をさらに反転させる機能を有する。 205 is the inverting circuit of the high voltage power supply system having an input terminal to an output terminal of the inverter circuit 204 is connected (inverter) and has a function of further inverting the output of the inversion circuit 204.
【0067】 [0067]
S204は反転回路204の出力した信号である。 S204 is the output signal of the inversion circuit 204. 206は高電圧電源端子である。 206 is a high voltage power supply terminal.
【0068】 [0068]
202はソースが高電圧電源端子206に接続されゲートが反転回路204の出力端子に接続されドレインがコンデンサ201の他端に接続されたPチャンネルMOSトランジスタである。 202 is a P-channel MOS transistor connected to a drain to an output terminal connected to the other end of the capacitor 201 of the source high voltage power supply terminal 206 is connected to the gate inversion circuit 204. このPチャネルMOSトランジスタ202は、低電圧電源系信号入力端子200Aからの入力信号が低レベルから高レベルに変化したときに、コンデンサ201の高電圧電源側(他端)の信号が反転回路204の閾値より高くなった時に、反転回路204の出力制御によりコンデンサ201の高電圧電源側を高レベルに固定する機能を有する。 The P-channel MOS transistor 202, when the input signal from the low voltage power supply system signal input terminal 200A is changed from the low level to the high level, the high voltage side of the capacitor 201 signals of the inverting circuit 204 (the other end) when it becomes higher than the threshold value, it has a function of fixing the high voltage side of the capacitor 201 to a high level by the output control of the inverter circuit 204.
【0069】 [0069]
203はソースがグランド端子207に接続されゲートが反転回路204の出力端子に接続されドレインがコンデンサ201の他端に接続されたNチャンネルトランジスタである。 203 is an N-channel transistor having a source gate connected to the ground terminal 207 and a drain connected to the output terminal of the inverter circuit 204 is connected to the other end of the capacitor 201. このNチャネルMOSトランジスタ203は、低電圧電源系信号入力端子200Aからの入力信号が高レベルから低レベルに変化したときに、コンデンサ201の高電圧電源側(他端)の信号が反転回路204の閾値より低くなった時に、反転回路204の出力制御によりコンデンサ201の高電圧電源側を低レベルに固定する機能を有する。 The N-channel MOS transistor 203, when the input signal from the low voltage power supply system signal input terminal 200A is changed from high level to low level, the high voltage side of the capacitor 201 signals of the inverting circuit 204 (the other end) when it becomes lower than the threshold, it has a function of fixing the high voltage side of the capacitor 201 to the low level by the output control of the inverter circuit 204.
【0070】 [0070]
以上のように構成されたレベルシフタの動作の一例を図4のタイミング図を用いて説明する。 Will be described with reference to the timing diagram of FIG. 4 an example of the operation of the level shifter configured as described above.
【0071】 [0071]
タイミングT において、入力信号S200Aが低レベルから高レベルに変化する。 At a timing T 0, the input signal S200A changes from the low level to the high level. 信号S201は入力信号S100Aの変化に伴い、低レベルから高レベルに変化する。 Signal S201 is due to the change of the input signal S100A, changes from low level to high level. 信号S201が反転回路204の閾値の電圧を超えると、信号S204は低レベルに変化しNチャンネルMOSトランジスタ203をOFFにし、PチャンネルMOSトランジスタ202をONにし、信号S201を高レベルに固定する。 When the signal S201 exceeds the threshold voltage of the inverter circuit 204, the signal S204 is OFF the N-channel MOS transistor 203 changes to the low level, the P-channel MOS transistor 202 ON, the fixing signal S201 to a high level.
【0072】 [0072]
信号S204が低レベルに変化すると、反転回路205により出力信号S200Bを高レベルに変化させる。 When the signal S204 changes to a low level, and changes the output signal S200B to a high level by the inverting circuit 205.
【0073】 [0073]
タイミングT において、入力信号S200Aが高レベルから低レベルに変化する。 In the timing T 1, the input signal S200A changes from the high level to the low level. 信号S201が反転回路204の閾値の電圧を下回ると、信号S204は高レベルに変化し、PチャンネルMOSトランジスタ202をOFFにし、NチャンネルMOSトランジスタ203をONにし、信号S201を低レベルに固定する。 When the signal S201 falls below the threshold voltage of the inverter circuit 204, the signal S204 changes to a high level, the P-channel MOS transistor 202 to OFF, and the N-channel MOS transistor 203 ON, the fixing signal S201 at a low level.
【0074】 [0074]
信号S204が高レベルに変化すると、反転回路205により出力信号S200Bを低レベルに変化させる。 When the signal S204 is changed to the high level, and changes the output signal S200B to a low level by the inverting circuit 205.
【0075】 [0075]
タイミングT において、低電圧電源がオフされ、入力信号S200Aがフローティングになっても、NチャンネルMOSトランジスタ203の作用で反転回路204のMOSトランジスタのゲートは固定され、貫通電流は流れない。 At a timing T 2, is turned off low voltage power supply, even if the input signal S200A is a floating gate of the MOS transistor of the inverter circuit 204 by the action of N-channel MOS transistor 203 is fixed, no through current flows.
【0076】 [0076]
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、かつ低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、消費電流を少なくできるレベルシフタを小規模な回路で実現するものである。 By the above operation, a signal from the low voltage side to the high voltage power supply side level shifting, and even low-voltage power supply is turned off, without flowing through current circuit of the high voltage power supply system, it can be reduced current consumption level shifter a is realized in a small circuit.
【0077】 [0077]
(実施の形態3) (Embodiment 3)
以下に本発明の第3の実施の形態を回路図とタイミングチャートを参照しつつ詳しく説明する。 It will be described in detail a third form of embodiment with reference to the circuit diagram and a timing chart of the present invention are described below.
【0078】 [0078]
この実施の形態は、第1の実施の形態で存在していた以下のような課題を解決するものである。 This embodiment is intended to solve the following problems that existed in the first embodiment. 第1の実施の形態は、入力信号が変化するときにのみ、信号を伝達するレベルシフタの構成を開示するものであり、電源起動時や回路内部でノイズが発生したときに、入力信号と出力信号のレベルが異なることが発生することがある。 First embodiment, only when the input signal changes, which discloses the structure of a level shifter that transmits a signal, when the noise is generated inside or when circuit power activation, the input signal and the output signal sometimes level differ occurs. このような場合において、入力信号が変化するまで、それを出力信号に伝達できず、入力信号と出力信号のレベルの不一致をただちに解消することはできない。 In such a case, until the input signal changes, it can not transmit it to the output signal, as soon it is impossible to eliminate the level of mismatch of the input signal and the output signal. なお、この課題は第2の実施の形態にも存在する。 Note that this problem is also present in the second embodiment.
【0079】 [0079]
この問題を解決するために、入力信号変化以外のときにおいて、レベルシフタの入力信号と出力信号が異なる場合、入力信号を変化させるリセット制御信号を発生するリセット制御信号発生回路と、リセット制御信号を入力すると入力信号を反転させるリセット制御回路を設けている。 To solve this problem, at the time other than the input signal changes, the input when the input signal of the level shifter and the output signals are different, and the reset control signal generating circuit for generating a reset control signal for changing the input signal, a reset control signal Then there is provided a reset control circuit for inverting the input signal.
【0080】 [0080]
以下、この実施の形態について詳しく説明する。 The following describes this embodiment in detail.
【0081】 [0081]
図5に、第3の実施の形態のレベルシフタ300の回路構成を示す。 Figure 5 shows a circuit configuration of the level shifter 300 of the third embodiment. 図5においては、第1の実施の形態の回路構成に加え以下の回路を有する。 In FIG. 5, has the following circuits is added to the circuit configuration of the first embodiment. 301は低電圧電源系信号入力端子100Aと反転回路101およびコンデンサ102との間に設けられた低電圧電源系のイクスクルーシブオア回路からなるリセット制御回路であり、リセット制御信号S302の入力に応答して低電圧電源系信号入力端子100Aからの入力信号を反転して反転回路101およびコンデンサ102の一端に与え、リセット制御信号の無入力時に低電圧電源系信号入力端子100Aからの入力信号をそのまま通過させる。 301 is a reset control circuit comprising a low voltage power supply system exclusive OR circuit provided between the inverter circuit 101 and the capacitor 102 and the low-voltage power supply system signal input terminal 100A, in response to input of the reset control signal S302 to give the end of the inverted inversion circuit 101 and a capacitor 102 to the input signal from the low voltage power supply system signal input terminal 100A, as an input signal from the low voltage power supply system signal input terminal 100A when no input of the reset control signal to pass. S301はイクスクルーシブオア回路301の出力した信号である。 S301 is the output signal of the exclusive-OR circuit 301.
【0082】 [0082]
302はレベルシフタ300の入力信号S100Aと出力信号S100Bが、一致していないときにアサート信号を出力する低電圧電源系のリセット制御信号発生回路である。 302 input signal S100A and the output signal S100B level shifter 300, a reset control signal generating circuit of the low-voltage power supply system for outputting assert signal when they do not match. つまり、このリセット制御信号発生回路302は、低電圧電源系信号入力端子100Aからの入力信号と高電圧電源系信号出力端子100Bからの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生することになる。 That is, the reset control signal generating circuit 302, automatically reset control signal by detecting the level of mismatch of the output signal from the input signal and the high-voltage power supply system signal output terminal 100B of the low voltage power supply system signal input terminal 100A It will occur in. S302はリセット制御信号発生回路302の出力した信号である。 S302 is the output signal of the reset control signal generating circuit 302.
【0083】 [0083]
302Aは低電圧電源系のイクスクルーシブオア回路である。 302A is a exclusive OR circuit of the low-voltage power supply system. S302Aはイクスクルーシブオア回路302Aの出力した信号である。 S302A is the output signal of the exclusive OR circuit 302A. 302B,302Eはある一定期間信号を遅延させる低電圧電源系の遅延回路である。 302B, 302E is the delay circuit of the low voltage power supply system for delaying a certain period signal in. S302Bは遅延回路302Bの出力した信号である。 S302B is output signal of the delay circuit 302B. 302Cは低電圧電源系のイクスクルーシブノア回路である。 302C is a exclusive NOR circuit of the low-voltage power supply system. S302Cはイクスクルーシブノア回路302Cの出力した信号である。 S302C is the output signal of the exclusive NOR circuit 302C. 302Dは低電圧電源系のアンド回路である。 302D is an AND circuit of the low-voltage power supply system. S302Dはアンド回路の出力した信号である。 S302D is the output signal of the AND circuit.
【0084】 [0084]
以上のように構成されたレベルシフタの動作の一例を図6のタイミング図を用いて説明する。 Will be described with reference to the timing diagram of FIG. 6 an example of the operation of the level shifter configured as described above.
【0085】 [0085]
タイミングT において、信号S103にノイズが発生し出力信号S100Bが入力信号S100Aと異なる高レベルに変化する。 At a timing T 0, noise is generated in the signal S103 output signal S100B is changed to a high level different from the input signal S100A. 入力信号S100Aと出力信号S100Bが異なることにより、リセット制御信号発生回路302の信号S302Aがアサートされ、アンド回路302Dを伝わってS302Dがアサートされる。 By input signal S100A and the output signal S100B is different, the signal S302A of the reset control signal generating circuit 302 is asserted, S302D is asserted transmitted the AND circuit 302D. その後、遅延回路302Eにより一定時間おいて、タイミングT でリセット制御信号S302がアサートされる。 Then, at a predetermined time by the delay circuit 302E, a reset control signal S302 is asserted at the timing T 1.
【0086】 [0086]
それと同時に、イクスクルーシブオア回路301により、信号S301は高レベルに変化する。 At the same time, the exclusive OR circuit 301, the signal S301 is changed to the high level. 信号S301が変化すると、信号S301と遅延回路302Bにより遅延が生じた信号S302Bとでは遅延時間の間レベルが異なりイクスクルーシブノア回路302CはタイミングT までネゲートを出力する。 When the signal S301 changes, the signal S301 and the delay circuit 302B by a signal S302B delay occurs differently between the level of the delay time exclusive NOR circuit 302C outputs the negation to the timing T 1. 信号S302Cにより信号S302Aのアサートはカットされ、信号S302Dはネゲートされる。 Assertion of the signal S302A by signal S302C is cut, the signal S302D is negated.
【0087】 [0087]
その後、遅延回路302Eにより一定時間おいて、タイミングT でリセット制御信号S302がネゲートされる。 Then, at a predetermined time by the delay circuit 302E, a reset control signal S302 is negated at timing T 2. それと同時にイクスクルーシブオア回路301により、信号S301は低レベルに変化する。 At the same by exclusive OR circuit 301 at the same time, the signal S301 changes to the low level. 信号S102は信号S301の変化に伴い、低レベルに変化しその後PチャンネルMOSトランジスタ106の作用により高レベルにもどる、スパイク波を発生する。 Signal S102 is due to the change of the signal S301, returns to the high level by the action of subsequent changes to the low level P-channel MOS transistor 106, to generate a spike. 信号S102のスパイク波をデータラッチ回路109が受信し出力信号S100Bを低レベルに変化させる。 Receiving a spike wave signal S102 is the data latch circuit 109 changes the output signal S100B low.
【0088】 [0088]
以上の動作により、低電圧電源側から高電圧電源側へ信号をレベルシフトし、低電圧電源がオフされても、高電圧電源系の回路に貫通電流を流さず、したがって消費電流が少なく、かつ、入力信号と出力信号のレベルが異なる場合、リセット制御信号を自動的に発生させ同じ信号レベルにすることができるレベルシフタを実現するものである。 By the above operation, a signal from the low voltage side to the high voltage power supply side level shifting, even low-voltage power supply is turned off, without flowing through current circuit of the high voltage power supply system, thus consumes less current, and , if the level of the input signal and the output signal differs, and realizes a level shifter that can be the same signal level automatically generates a reset control signal.
【0089】 [0089]
なお、リセット制御回路301およびリセット制御信号発生回路302の構成は、プルダウン抵抗を有する構成のレベルシフタに適用でき、さらに第2の実施の形態の構成にも適用することができる。 Note that the configuration of the reset control circuit 301 and the reset control signal generating circuit 302 may be applied to the configuration of the level shifter having a pull-down resistor, it can be further applied to the configuration of the second embodiment. 図10には、プルダウン抵抗を有する構成のレベルシフタにリセット制御回路301およびリセット制御信号発生回路302を適用したものを示す。 Figure 10 shows an application of the reset control circuit 301 and the reset control signal generating circuit 302 to the structure of the level shifter having a pull-down resistor. 図11には、第2の実施の形態の構成に、リセット制御回路301およびリセット制御信号発生回路302を適用したものを示す。 11 is the configuration of the second embodiment, an an application of the reset control circuit 301 and the reset control signal generating circuit 302.
【0090】 [0090]
【発明の効果】 【Effect of the invention】
本発明によれば、低電圧電源側と高電圧電源側の間にコンデンサを設け、コンデンサのカップリング動作で信号を伝達し、コンデンサの高電圧側の端子にプルアップ抵抗あるいはプルダウン抵抗で固定し、低電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことがなく、消費電流が少ないレベルシフタを提供することができる。 According to the present invention, a capacitor is provided between the low voltage side and high voltage side, and transmits the signal coupling operation of the capacitor, and fixed pull-up resistors or pull-down resistor to the terminal of the high voltage side of the capacitor can low-voltage power supply is the gate of the high-voltage power supply system circuit even when off without flow of a through current is fixed, provides the current consumption is low level shifter.
【0091】 [0091]
また、高電圧電源側の入力ゲートを固定するプルアップ用PチャネルMOSトランジスタとプルダウン用のNチャネルMOSトランジスタとを入力信号の状態で導通・遮断制御することにより、小規模な回路で低電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことなく、消費電流が少ないレベルシフタを提供することができる。 Further, by controlling the conduction and interruption in the state of N-channel MOS transistor and an input signal for the pull-up P-channel MOS transistor and the pull-down for fixing the input gate of the high voltage side, low voltage power supply with small-scale circuit There may be a gate of the high voltage power supply system circuit even when off without flow of a through current is fixed, it provides the current consumption is low level shifter.
【0092】 [0092]
また、入力信号と出力信号のレベルが異なる場合、リセット制御信号を入力することで同じ信号状態に戻すことができる。 Further, when the level of the input signal and the output signal different, it can be returned to the same signal state by inputting a reset control signal.
【0093】 [0093]
また、リセット制御信号発生回路を設けたことにより、リセット制御信号を自動的にアサートして同じ信号状態に戻すことができ、ノイズなどにより入力信号と出力信号が異なる信号状態となったときも、自動で正常状態に戻すことを可能にし、さらに電圧電源がオフのときでも高電圧電源系の回路のゲートは固定され貫通電流を流すことなく、消費電流が少ないレベルシフタを提供することができる。 Further, by providing the reset control signal generating circuit, can be returned to the same signal state automatically asserts a reset control signal, even when the input and output signals due to noise or the like becomes different signal states, makes it possible to automatically switched back to the normal state, can be further voltage power supply without flow of a through current even gate circuits of the high-voltage power supply system is fixed when off, provides a current consumption is small level shifter.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の第1の実施の形態を示す回路図である。 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第1の実施の形態を示すタイミングチャートである。 Is a timing chart showing a first embodiment of the present invention; FIG.
【図3】本発明の第2の実施の形態を示す回路図である。 3 is a circuit diagram showing a second embodiment of the present invention.
【図4】本発明の第2の実施の形態を示すタイミングチャートである。 4 is a timing chart showing a second embodiment of the present invention.
【図5】本発明の第3の実施の形態を示す回路図である。 5 is a circuit diagram showing a third embodiment of the present invention.
【図6】本発明の第3の実施の形態を示すタイミングチャートである。 6 is a third timing chart showing an embodiment of the present invention.
【図7】従来のレベルシフタの回路図である。 FIG. 7 is a circuit diagram of a conventional level shifter.
【図8】従来のレベルシフタのタイミングチャートである。 FIG. 8 is a timing chart of the conventional level shifter.
【図9】第1の実施の形態における他の回路例を示す回路図である。 9 is a circuit diagram showing another circuit example of the first embodiment.
【図10】第1の実施の形態におけるさらに他の回路例を示す回路図である。 10 is a circuit diagram showing still another circuit example of the first embodiment.
【図11】第2の実施の形態における他の回路例を示す回路図である。 11 is a circuit diagram showing another circuit example of the second embodiment.
【符号の説明】 DESCRIPTION OF SYMBOLS
100 レベルシフタ100A 低電圧電源系信号入力端子100B 高電圧電源系信号出力端子S100A レベルシフタの入力信号S100B レベルシフタの出力信号101 低電圧電源系の反転回路102,103 コンデンサ104 高電圧電源105,106 PチャンネルMOSトランジスタ107,108 ダイオード109,113 データラッチ回路200 レベルシフタ200A 低電圧電源系信号入力端子200B 高電圧電源系信号出力端子201 コンデンサ202 PチャンネルMOSトランジスタ203 NチャンネルMOSトランジスタ204,205 高電圧電源系の反転回路300 レベルシフタ301 低電圧電源系のリセット制御回路302 低電圧電源系のリセット制御信号発生回路400 レベルシフタ400A 低電圧電 100 level shifters 100A low-voltage power system signal input terminal 100B high voltage power supply system signal output terminal inverting circuits 102 and 103 capacitor 104 high voltage power supply 105, 106 P-channel MOS output signal 101 low-voltage power supply system of the input signal S100B level shifter S100A shifter transistors 107 and 108 diodes 109, 113 the data latch circuit 200 level shifter 200A low-voltage power system signal input terminal 200B high voltage power supply system signal output terminal 201 capacitor 202 P-channel MOS transistor 203 N-channel MOS transistors 204 and 205 high-voltage power supply system of the inverted reset control signal generating circuit of the reset control circuit 302 a low-voltage power supply system of the circuit 300 level shifter 301 low-voltage power supply system 400 level shifters 400A low voltage electricity 系信号入力端子400B 高電圧電源系信号出力端子401,402 低電圧電源系の反転回路403,404 NチャンネルMOSトランジスタ405,406 PチャンネルMOSトランジスタ407 高電圧電源系の反転回路 System signal input terminal 400B high voltage power supply system signal output terminal 401 and 402 low-voltage power supply system of the inverter circuit 403 and 404 N-channel MOS transistors 405 and 406 P-channel MOS transistor 407 high-voltage power supply system inversion circuit

Claims (11)

  1. 低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、 A low voltage power supply system signal input terminal to which an input signal whose level changes is provided between the low voltage power supply potential and the ground potential,
    前記低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、 Wherein the inverting circuit of the low voltage power supply system having an input terminal connected to the low voltage power supply system signal input terminal,
    前記低電圧電源系信号入力端子に一端が接続された第1のコンデンサと、 A first capacitor having one end connected to the low voltage power supply system signal input terminal,
    一端が高電圧電源端子に接続され他端が前記第1のコンデンサの他端に接続された第1のプルアップ抵抗と、 A first pull-up resistor having one end the other end is connected to the high voltage power supply terminal connected to the other end of said first capacitor,
    前記反転回路の出力端子に一端が接続された第2のコンデンサと、 A second capacitor having one end connected to an output terminal of the inverting circuit,
    一端が前記高電圧電源端子に接続され他端が前記第2のコンデンサの他端に接続された第2のプルアップ抵抗と、 A pull-up resistor second one end the other end is connected to the high voltage power supply terminal connected to the other end of said second capacitor,
    前記第1のコンデンサの他端の信号が低電圧レベルになるとリセットされ、前記第2のコンデンサの他端の信号が低電圧レベルになるとセットされるデータラッチ回路と、 When the signal of the other end of said first capacitor is a low voltage level is reset, a data latch circuit for signal of the other end of the second capacitor is set becomes a low voltage level,
    前記データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。 Level shifter and a said high voltage power supply system signal output terminal connected to the output terminal of the data latch circuit.
  2. カソードが高電圧電源端子に接続されアノードが第1のコンデンサの他端に接続される状態に前記第1のプルアップ抵抗に並列に第1のダイオードを設け、カソードが高電圧電源端子に接続されアノードが第2のコンデンサの他端に接続される状態に前記第2のプルアップ抵抗に並列に第2のダイオードを設けた請求項1記載のレベルシフタ。 Cathode of the first diode connected in parallel with the anode connected to the high voltage power supply terminal is the first pull-up resistor to a state connected to the other end of the first capacitor, the cathode is connected to the high voltage power supply terminal anode second level shifter of claim 1, wherein providing the second diode in parallel to said second pull-up resistor to a state connected to the other end of the capacitor.
  3. 低電圧電源系信号入力端子と反転回路および第1のコンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記反転回路および前記第1のコンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項1または2記載のレベルシフタ。 Between the low-voltage power supply system signal input terminal and the inverting circuit and the first capacitor, said inverting circuit and the response to the input of the reset control signal by inverting the input signal from the low-voltage power supply system signal input terminal applied to one end of the first capacitor, the reset control signal level shifter according to claim 1 or 2, wherein it is provided with a reset control circuit for passing the input signal from the low-voltage power supply system signal input terminal when no input.
  4. 低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項3記載のレベルシフタ。 Claim in which a reset control signal generating circuit for automatically generating an input signal and detects the reset control signal the level of mismatch of the output signal from the high voltage power supply system signal output terminal from the low voltage power supply system signal input terminal 3 level shifter described.
  5. 低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、 A low voltage power supply system signal input terminal to which an input signal whose level changes is provided between the low voltage power supply potential and the ground potential,
    前記低電圧電源系信号入力端子に入力端子が接続された低電圧電源系の反転回路と、 Wherein the inverting circuit of the low voltage power supply system having an input terminal connected to the low voltage power supply system signal input terminal,
    前記低電圧電源系信号入力端子に一端が接続された第1のコンデンサと、 A first capacitor having one end connected to the low voltage power supply system signal input terminal,
    一端がグランド端子に接続され他端が前記第1のコンデンサの他端に接続された第1のプルダウン抵抗と、 A first pull-down resistor having one end the other end is connected to a ground terminal connected to the other end of said first capacitor,
    前記反転回路の出力端子に一端が接続された第2のコンデンサと、 A second capacitor having one end connected to an output terminal of the inverting circuit,
    一端が前記グランド端子に接続され他端が前記第2のコンデンサの他端に接続された第2のプルダウン抵抗と、 A second pull-down resistor having one end the other end is connected to the ground terminal connected to the other end of said second capacitor,
    前記第1のコンデンサの他端の信号が高電圧レベルになるとセットされ、前記第2のコンデンサの他端の信号が高電圧レベルになるとリセットされるデータラッチ回路と、 A data latch circuit for signal of the other end of said first capacitor is set when a higher voltage level, and is reset when the signal at the other end of said second capacitor has a higher voltage level,
    前記データラッチ回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。 Level shifter and a said high voltage power supply system signal output terminal connected to the output terminal of the data latch circuit.
  6. アノードがグランド端子に接続されカソードが第1のコンデンサの他端に接続される状態に前記第1のプルダウン抵抗に並列に第1のダイオードを設け、アノードがグランド端子に接続されカソードが第2のコンデンサの他端に接続される状態に前記第2のプルダウン抵抗に並列に第2のダイオードを設けた請求項5記載のレベルシフタ。 Anode of the first diode connected in parallel with the cathode connected to the ground terminal of the first pull-down resistor in a state connected to the other end of the first capacitor, the anode is connected to the ground terminal cathode of the second the level shifter of claim 5, wherein providing the second diode in parallel with the second pull-down resistor in a state connected to the other end of the capacitor.
  7. 低電圧電源系信号入力端子と反転回路および第1のコンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記反転回路および前記第1のコンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項5または6記載のレベルシフタ。 Between the low-voltage power supply system signal input terminal and the inverting circuit and the first capacitor, said inverting circuit and the response to the input of the reset control signal by inverting the input signal from the low-voltage power supply system signal input terminal applied to one end of the first capacitor, the low-voltage power supply system signal as a level shifter according to claim 5 or 6, wherein providing the reset control circuit for passing the input signal from the input terminal when no input of the reset control signal.
  8. 低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項7記載のレベルシフタ。 Claim in which a reset control signal generating circuit for automatically generating an input signal and detects the reset control signal the level of mismatch of the output signal from the high voltage power supply system signal output terminal from the low voltage power supply system signal input terminal 7 level shifter described.
  9. 低電圧電源電位とグランド電位の間でレベルが変化する入力信号が供給される低電圧電源系信号入力端子と、 A low voltage power supply system signal input terminal to which an input signal whose level changes is provided between the low voltage power supply potential and the ground potential,
    前記低電圧電源系信号入力端子に一端が接続されたコンデンサと、 And a capacitor having one end connected to said low-voltage power supply system signal input terminal,
    前記コンデンサの他端に入力端子が接続された高電圧電源系の第1の反転回路と、 A first inversion circuit of the high voltage power supply system having an input terminal connected to the other end of the capacitor,
    前記第1の反転回路の出力端子に入力端子が接続された高電圧電源系の第2の反転回路と、 A second inverting circuit of the high voltage power supply system having an input terminal connected to an output terminal of said first inverting circuit,
    ソースが高電圧電源端子に接続されゲートが前記第1の反転回路の出力端子に接続されドレインが前記コンデンサの他端に接続されたPチャネルMOSトランジスタと、 And P-channel MOS transistor having a source gate connected to the high voltage power supply terminal connected to a drain to an output terminal of said first inversion circuit is connected to the other end of the capacitor,
    ソースがグランド端子に接続されゲートが前記第1の反転回路の出力端子に接続されドレインが前記コンデンサの他端に接続されたNチャネルMOSトランジスタと、 And N-channel MOS transistor having a source gate connected to a ground terminal connected to a drain to an output terminal of said first inversion circuit is connected to the other end of the capacitor,
    前記第2の反転回路の出力端子に接続された高電圧電源系信号出力端子とを備えたレベルシフタ。 It said second inverting circuit high-voltage power supply system signal output terminal and a level shifter having a connected to the output terminal of the.
  10. 低電圧電源系信号入力端子と前記コンデンサとの間に、リセット制御信号の入力に応答して前記低電圧電源系信号入力端子からの入力信号を反転して前記コンデンサの一端に与え、前記リセット制御信号の無入力時に前記低電圧電源系信号入力端子からの入力信号をそのまま通過させるリセット制御回路を設けた請求項9記載のレベルシフタ。 Between the capacitor and the low-voltage power supply system signal input terminal, in response to the input of the reset control signal by inverting the input signal from the low-voltage power supply system signal input terminals provided to one end of the capacitor, said reset control the level shifter of claim 9, wherein providing the reset control circuit said to passes through the input signal from the low voltage power supply system signal input terminal when no input signal.
  11. 低電圧電源系信号入力端子からの入力信号と高電圧電源系信号出力端子からの出力信号のレベルの不一致を検出してリセット制御信号を自動的に発生するリセット制御信号発生回路を設けた請求項10記載のレベルシフタ。 Claim in which a reset control signal generating circuit for automatically generating an input signal and detects the reset control signal the level of mismatch of the output signal from the high voltage power supply system signal output terminal from the low voltage power supply system signal input terminal 10 level shifter described.
JP2003157458A 2003-06-03 2003-06-03 Level shifter Pending JP2004363740A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003157458A JP2004363740A (en) 2003-06-03 2003-06-03 Level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003157458A JP2004363740A (en) 2003-06-03 2003-06-03 Level shifter

Publications (1)

Publication Number Publication Date
JP2004363740A true true JP2004363740A (en) 2004-12-24

Family

ID=34051155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003157458A Pending JP2004363740A (en) 2003-06-03 2003-06-03 Level shifter

Country Status (1)

Country Link
JP (1) JP2004363740A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263599A (en) * 2007-03-20 2008-10-30 Denso Corp Level shift circuit
US7772883B2 (en) 2007-07-25 2010-08-10 Nec Electronics Corporation Level shifter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263599A (en) * 2007-03-20 2008-10-30 Denso Corp Level shift circuit
US7772883B2 (en) 2007-07-25 2010-08-10 Nec Electronics Corporation Level shifter
US7973560B2 (en) 2007-07-25 2011-07-05 Renesas Electronics Corporation Level shifter
US8334709B2 (en) 2007-07-25 2012-12-18 Renesas Electronics Corporation Level shifter

Similar Documents

Publication Publication Date Title
US6288591B1 (en) Level shifter for multiple supply voltage circuitry
US7199617B1 (en) Level shifter
US5867049A (en) Zero setup time flip flop
US6262599B1 (en) Level shifting CMOS I/O buffer
US6246265B1 (en) Semiconductor integrated logic circuit with sequential circuits capable of preventing subthreshold leakage current
US6060906A (en) Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US5081377A (en) Latch circuit with reduced metastability
US6320406B1 (en) Methods and apparatus for a terminated fail-safe circuit
US6700405B1 (en) Logic circuit and full adder using the same
US6774695B2 (en) Level shift circuit and semiconductor integrated circuit
US7068091B1 (en) Voltage translator circuit formed using low voltage transistors
US6700429B2 (en) Semiconductor device
US7443211B2 (en) Transmitter and transmission circuit
US7009424B2 (en) Single supply level shifter
US20030011418A1 (en) Level shifting circuit
US6265893B1 (en) Signal line drivers
US7501876B2 (en) Level shifter circuit
US6954100B2 (en) Level shifter
US5949266A (en) Enhanced flip-flop for dynamic circuits
US7372301B2 (en) Bus switch circuit and interactive level shifter
US6788122B2 (en) Clock controlled power-down state
US6492836B2 (en) Receiver immune to slope-reversal noise
US6504400B2 (en) Level conversion circuit and semiconductor integrated circuit device employing the level conversion circuit
US6294933B1 (en) Method and apparatus for low power differential signaling to reduce power
US6781413B2 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060411