JP2004363324A - Method of manufacturing flexible wiring board - Google Patents

Method of manufacturing flexible wiring board Download PDF

Info

Publication number
JP2004363324A
JP2004363324A JP2003159972A JP2003159972A JP2004363324A JP 2004363324 A JP2004363324 A JP 2004363324A JP 2003159972 A JP2003159972 A JP 2003159972A JP 2003159972 A JP2003159972 A JP 2003159972A JP 2004363324 A JP2004363324 A JP 2004363324A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
polyimide
opening
polyimide precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003159972A
Other languages
Japanese (ja)
Other versions
JP4270495B2 (en
Inventor
Masanao Watanabe
正直 渡辺
Hiroshi Tajima
宏 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2003159972A priority Critical patent/JP4270495B2/en
Publication of JP2004363324A publication Critical patent/JP2004363324A/en
Application granted granted Critical
Publication of JP4270495B2 publication Critical patent/JP4270495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a high productivity and suppress the occurrence of defects in manufacturing a flexible wiring board having a flying lead. <P>SOLUTION: In a method of manufacturing the flexible wiring board having the flying lead section which consists of an insulation layer formed with an opening and a conductor circuit layer formed opposite to the opening, the insulation layer is etched in such a manner that a portion to correspond to the opening for land access may be left over by a prescribed thickness, and then the conductor circuit layer is patterned, and thereafter, the insulation layer remaining by the prescribed thickness in the opening is removed. The insulation layer is considered as, for example, a polyimide precursor, and is turned into an imido after being etched halfway. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ランドアクセス用の開孔部等、絶縁層に開孔部が設けられ、この開孔部に臨んで導体回路層が形成されるフレキシブル配線基板の製造方法に関する。
【0002】
【従来の技術】
フレキシブル配線基板の接続端子部分の形状として、フライングリードと称される両面露出構造のものが知られている(例えば、特許文献1等を参照)。このフライングリードを備えたフレキシブル配線基板では、ベースとなる材料(例えばポリイミド絶縁層)に開孔部を形成し、ここに臨んで導体回路層をパターニング形成する必要があり、通常のフレキシブル配線基板とは異なる製造プロセスが要求される。
【0003】
フライングリードを備えたフレキシブル配線基板の製造方法としては、例えば、機械的な打ち抜き加工を利用した方法がある。この方法では、ポリイミドフィルム上に接着剤を塗布した後、このポリイミドフィルムの所定の箇所を接着剤とともに機械的に打ち抜き、開孔部をフィルム貫通孔として形成する。その後、銅箔を前記接着剤を介して貼り合わせ、この銅箔をパターニングして導体回路層を形成する。
【0004】
あるいは、ポリイミド絶縁層上に予め銅箔を貼り合わせた後、ポリイミド絶縁層をエッチングして開孔部を形成し、その後、銅箔をパターニングして導体回路層を形成するという方法も知られている。この方法では、例えばポリイミド絶縁層を銅箔上にポリイミド材料を塗布することにより形成することができ、接着剤層を省略することができるという利点を有する。ただし、ポリイミド絶縁層のエッチングを、例えばプラズマエッチングにより行う場合でも、強アルカリによるエッチングでにより行う場合でも、エッチング時間が長く作業性が悪いという問題がある。そこでさらに、ポリイミド絶縁層がポリイミド前駆体の状態である時点で前記エッチングを行うという技術も提案されている(例えば、特許文献2等を参照)。
【0005】
【特許文献1】
特開2001−24291号公報
【0006】
【特許文献2】
特開2000−156555号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上述の各加工方法では、フライングリード部(開孔部)において、支持体となるポリイミドフィルム(あるいはポリイミド絶縁層)を銅箔のパターニングの前に除去してしまっているので、導体部の強度低下に伴って、銅箔パターニング時に断線や折れ等の不良が発生し易くなるという大きな問題が生ずる。
【0008】
このような不都合を解消するには、例えば接着剤付きフィルム等を貼り合わせたり、レジストインキを充填することにより開孔部を塞ぎ、フライングリード部の導体部を補強してから銅箔のパターニングを行うことも考えられる。
【0009】
しかしながら、前記銅箔のパターニングの終了後には、これらの補強材(接着剤付きフィルム)やレジストインキを剥離または除去する必要があるが、開孔部に入り込んだ補強材を完全に取り除くことは困難であり、作業性の著しい低下を招く。
【0010】
本発明は、このような従来の実情に鑑みて提案されたものであり、前述のようなフライングリード部を有するフレキシブル配線基板を製造するに際し、生産性を良好なものとすることができ、また不良発生を抑えることが可能な新規なフレキシブル配線基板の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上述の目的を達成するために、開孔部が形成された絶縁層と、前記開孔部に臨んで形成される導体回路層とを有するフレキシブル配線基板の製造方法において、前記開孔部に対応して前記絶縁層を所定の厚みを残してエッチングした後、前記導体回路層をパターニングし、前記導体回路層のパターニング後に前記開孔部に所定の厚みで残存する絶縁層を除去することを特徴とする。
【0012】
本発明のフレキシブル配線基板の製造方法は、支持体として機能する絶縁層のエッチングを中途位置で止め、これを一部残した状態で導体回路層のパターニングを行うというのが基本的な考えである。フライングリード部において、絶縁層に貫通孔を形成してしまうと、導体回路層のパターニングの際に、強度不足が問題になる。絶縁層を一部残して導体回路層を支持する形にしておき、導体回路層のパターニングの際の強度を確保することで、導体回路層パターニング時の断線や折れ等の不良の発生が回避される。
【0013】
また、導体回路層を支持するために残存させる絶縁層は、導体回路層のパターニングの前に予め所定の厚みを残してエッチングされているので、導体回路層パターニング後に、これを除去するに際しては、短時間のエッチングで済む。したがって、当該エッチング時にパターニングされた導体回路層にダメージを与えることがない。
【0014】
なお、前記絶縁層を所定の厚みを残してエッチングする際に、例えばイミド化した後のポリイミド絶縁層の場合、エッチングに長時間を要するという問題があるが、このような不都合を解消するには、ポリイミド前駆体の段階で前記エッチングを行うことが有効である。これを規定したのが請求項2記載の発明であり、前記絶縁層をポリイミド絶縁層とし、ポリイミド前駆体の状態で前記開孔部に対応して絶縁層を所定の厚みを残してエッチングした後、ポリイミド化し、その後、前記開孔部に所定の厚みで残存する絶縁層を除去することを特徴とする。
【0015】
ポリイミド前駆体(アミック酸)の状態でエッチングを行えば、強アルカリ等を用いることなく緩やかな条件で容易に、しかも短時間でエッチングすることができる。したがって、より一層の生産性の向上が図られる。
【0016】
【発明の実施の形態】
以下、本発明を適用したフレキシブル配線基板の製造方法について、図面を参照して説明する。
【0017】
(第1の実施形態)
本実施形態は、片面フレキシブル配線基板の製造方法に適用した実施形態である。また、本実施形態では、支持体となる絶縁層にポリイミドを用い、ポリイミド前駆体(アミック酸)の段階で予め所定の厚みを残してエッチングすることとする。
【0018】
図1は、本実施形態における片面フレキシブル配線基板の製造プロセスを工程順に示すものである。フライングリード部を有する片面フレキシブル配線基板を製造するには、先ず、図1(a)に示すように、導体回路用金属箔1の片面にポリイミド前駆体ワニスを塗布し、乾燥してポリイミド前駆体層2を形成する。
【0019】
具体的には、導体回路用金属箔1の片面に、ポリイミド前駆体をN−メチル−2−ピロリドン等に溶解したポリイミド前駆体ワニスを、コンマコーター、ナイフコーター、ロールコーター、リップコーター、ダイコーター等により塗工し、層間密着強度の低下や後工程での発泡の発生を防止するために、溶剤や縮合により生ずる水等の残存揮発分の含有量が30〜50重量%の範囲内に収まるように、加熱乾燥してポリイミド前駆体層2を作製する。
【0020】
なお、この乾燥中に、ポリイミド前駆体の一部がイミド化するが、乾燥後のポリイミド前駆体層2のイミド化率が50%を超えないようにする。50%を超えると、アルカリエッチング液を利用するフォトリソグラフ法では、微細、高精度且つ低コストでポリイミド前駆体層2をパターニングすることが困難になる。
【0021】
ポリイミド前駆体層2は、薄すぎると機械的強度が弱くなり、厚すぎるとイミド化後のポリイミド絶縁層が硬くなり、例えばフレキシブル配線基板を所定の大きさのロールに巻き取ることができなくなるおそれがある。したがって、ポリイミド前駆体層2の厚さとしては、好ましくは10〜75μmである。
【0022】
また、ポリイミド前駆体層2を構成するポリイミド前駆体としては、フレキシブル配線板のカールを防止するために、イミド化後のポリイミド絶縁膜の線膨張係数が、イミド化条件下でアニールされた導体回路用金属箔1の線膨張係数と略同一となるようなものを使用することが好ましい。
【0023】
このようなポリイミド前駆体としては、例えば酸二無水物とジアミンとから得られるポリアミック酸類(例えば、特開昭60−157286号公報、特開昭60−243120号公報、特開昭63−239998号公報、特開平1−245586号公報、特開平3−123093号公報、特開平5−139027号公報等を参照)、過剰な酸二無水物とジアミンとから合成した末端が酸二無水物であるポリアミック酸プレポリマーとジイソシアネート化合物とから得られるイミド環を有するポリアミック酸類[例えば、ポリアミド樹脂ハンドブック(日刊工業新聞社発行,536頁,1988年)や高分子討論集(47(6),1990)等を参照]等を使用することができる。中でも、酸二無水物とジアミンとから得られるポリアミック酸類が好ましい。
【0024】
ここで、酸二無水物の例としては、例えば、ピロメリット酸二無水物(PMDA)、3,4,3′,4′−ビフェニルテトラカルボン酸二無水物(BPDA)、3,4,3′,4′−ベンゾフェノンテトラカルボン酸二無水物(BTDA)、3,3′,4,4′−ジフェニルスルホンテトラカルボン酸二無水物(DSDA)等を挙げることができる。また、ジアミンの例としては、例えば、4,4′−ジアミノジフェニルエーテル(DPE)、パラフェニレンジアミン(PDA)、4,4′−ジアミノベンズアニリド(DABA)、4,4′−ビス(p−アミノフェノキシ)ジフェニルスルホン(BAPS)等を挙げることができる。
【0025】
導体回路用金属箔1としては、従来のフレキシブル配線基板において用いられているものと同様のものを使用することができ、例えば、電解銅箔、ステンレス箔(例えば、SUS304箔やSUS430箔等)、アルミニウム箔、ベリリウム箔、リン青銅箔等を挙げることができる。なお、導体回路用金属箔1の厚みは、通常、8〜35μmである。
【0026】
次に、ポリイミド前駆体層2に、微細で且つ良好な位置精度でパターニングが可能なフォトリソグラフ法により、フライングリード部に対応してランドアクセス用開孔部3を設ける。具体的には、図1(b)に示すように、ポリイミド前駆体層2上に感光性レジスト層4を形成し、これを露光、現像することにより、図1(c)に示すようにランドアクセス用開孔部3に対応して感光性レジスト層4に開口部4aを形成する。
【0027】
そして、図1(d)に示すように、この感光性レジスト層4をマスクとしてポリイミド前駆体層2をエッチングしてランドアクセス用開孔部3を設け、その後、感光性レジスト層4を剥離除去する。このとき重要なことは、ランドアクセス用開孔部3をポリイミド前駆体層2の厚み方向に貫通する貫通孔とするのではなく、この段階では、ポリイミド前駆体層2を所定の厚みを残してエッチングすることである。これにより、ポリイミド層を支持体として残すことができ、従来技術と異なり、導体回路用金属箔1を支持体により支持された状態でパターニングすることが可能になる。
【0028】
このポリイミド前駆体層2のエッチングは、ポリイミドに比べて緩やかな条件で短時間に行うことができる。エッチング液としては、例えばポジ型レジストの現像液として用いられる強塩基テトラメチルアンモニウムハイドロオキサイド(TMA)水溶液や、TMAのアルコール溶液等を使用することができる。ポリイミド前駆体層2を所定の厚みを残してエッチングするには、例えば、前記エッチング液の濃度、エッチング時間等を管理することにより容易に行うことができる。
【0029】
なお、このエッチングにおいて、残存するポリイミド前駆体層2の厚さとしては、当該ポリイミド前駆体層2の厚みと導体回路用金属箔1の厚みの比が1:35〜16:8となるように設定することが好ましく、具体的な厚さとしては、1〜5μmとすることが好ましい。残存するポリイミド前駆体2の厚さが前記範囲の上限よりも厚くなると、イミド化後のエッチングに長時間を要することになり、本発明の効果が不十分になるおそれがある。逆に、前記範囲の下限よりも薄くなると、支持体としての機能が不十分になり、導体回路用金属箔1をパターニングする際に、折れや断線等の不良発生を抑えることが難しくなるおそれがある。
【0030】
上記のようにポリイミド前駆体層2を所定の厚みを残してエッチングした後、ポリイミド前駆体層2をイミド化して、ポリイミド絶縁層5とする。ポリイミド前駆体層2のイミド化は、通常の方法により行えばよく、例えば300℃以上に加熱することにより行う。
【0031】
イミド化の後、図1(e)に示すように、導体回路用金属箔1を、微細で且つ良好な位置精度でパターニングが可能なフォトリソグラフ技術を利用してパターニングし、導体回路層6を形成する。具体的には、導体回路用金属箔1上に導体回路パターンレジスト層を形成し、塩化第2銅水溶液等のエッチング液で導体回路用金属箔1をエッチングし、導体回路層6を形成する。その後、導体回路パターンレジスト層を剥離除去する。
【0032】
最後に、図1(f)に示すように、ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を完全に除去し、フライングリード部を有するフレキシブル配線基板を完成する。ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を除去するには、導体回路層6側をレジスト等でカバーした後、アルカリ水溶液を用いたウエットエッチングや、プラズマエッチング等のドライエッチング、さらにはレーザビームの照射によるレーザエッチング等により行うことができる。
【0033】
このとき、ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5の厚さは僅かであるので、これを除去するためのエッチングは短時間で済む。したがって、このエッチングにより導体回路層6等にダメージを与えることもない。また、前記ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を除去するエッチングは、通常のフォトリソ技術にしたがって、感光性レジストをパターニングし、これをマスクとして行ってもよいし、あるいはマスク無しで前記エッチングを行ってもよい。後者の場合、他の部分のポリイミド絶縁層5の厚さも若干減少するが、予めこれに対応してポリイミド絶縁層5の厚さを設定しておけばよい。
【0034】
本発明者らは、実際、次のような条件で上記のプロセスを実施した。すなわち、銅箔上にPAA(ポリアミック酸)のNMP(N−メチル−ピロリドン)溶液を塗布し、乾燥後の厚さが約25μmのPAA膜を形成した。その上に感光性レジストを塗布形成し、露光を行った。その後、20℃の水で現像を行い、レジストパターンを形成した。
【0035】
次に、濃度約2%、温度40℃のTMA(テトラメチルアンモニウムハイドロオキサイド)水溶液にてPAA膜のエッチングを行い、PAA膜約5μmを残してエッチングを終了した。さらに、水洗を行い、引き続き濃度約1.5%、温度45℃の塩酸でレジストの剥離を行った。水洗後、100℃のオーブンで乾燥を行った。
【0036】
このようにして銅箔を露出する予定の孔加工部に約5μmのPAA膜を残したまま真空中で320℃、30分間、イミド化を行い、ポリイミド/銅箔積層基板を作製した。次に、銅箔側を加工し、導体回路パターンの形成を行った。最後に、孔加工部に残してあるポリイミドをプラズマエッチングにより完全に除去し、導体部の露出部(フライングリード部)を形成した。
【0037】
以上により、導体回路層6のパターニング時の断線や折れ等の不良の発生を回避しながら、生産性良くフライングリード部を有するフレキシブル配線基板を製造することが可能である。
【0038】
本発明者らは、前述のプロセスにしたがい、ポリイミド絶縁層5の残部の厚みや導体回路用金属箔(銅箔)1の厚みを表1に示すように変えてフライングリード部を有するフレキシブル配線基板を作製した。作製したフレキシブル配線基板の評価結果を表1に示す。なお、作製したフレキシブル配線基板の評価項目は、折れしわ、断線、加工性である。折れしわについては、100個中の不良個数で評価し、不良個数10以上を×、3%以上5%未満を△、1%以上3%未満を○、1%未満を◎とした。断線については、やはり100個中の不良個数で評価し、不良個数10以上を×、3%以上5%未満を△、1%以上3%未満を○、1%未満を◎とした。加工性は、ポリイミド絶縁層5を所定厚残してエッチングする際に要する時間を評価し、30分以上を×、10分以上20分未満を△、5分以上10分未満を○、5分未満を◎とした。
【0039】
【表1】

Figure 2004363324
【0040】
この表1から明らかなように、特に残存するポリイミド絶縁層5(ポリイミド前駆体層2)の厚みと導体回路用金属箔1の厚みの比が1:35〜16:8となるように設定することで、折れしわ、断線のいずれをも抑えることができ、加工性の点でも実用レベルとすることができることがわかる。
【0041】
なお、以上のプロセスにおいて、絶縁層を感光性ポリイミドにより形成することも可能である。例えば、ポリイミド前駆体層2をポリイミド前駆体をベースに現像を行うタイプの感光性ポリイミドを用いれば、感光性レジスト層4を用いることなく、ポリイミド前駆体層2を直接露光、現像することで、ランドアクセス用開孔部3を形成することができる。また、このときの露光条件、現像条件等をコントロールすることにより、底部に所定の厚みを残してポリイミド前駆体層2を部分加工することが可能である。なお、この場合、感光性ポリイミドとしては、ネガ型、ポジ型のいずれも用いることができ、またイミド化後に溶解するタイプの可溶性ポリイミドも用いることができる。
【0042】
また、本実施形態では、ポリイミド前駆体の状態で最初のエッチングを行うようにしているが、例えば、予めイミド化したポリイミド層等、支持体となるプラスチックフィルムに対して同様のエッチングを行うようにしてもよい。この場合、最初のエッチング(所定の厚みを残したエッチング)に若干時間を要するが、導体回路層6のパターニングの際に裏面が支持された状態であることの利点は得ることができ、残存する絶縁層を除去するためのエッチングに要する時間が短時間で済むことから、このエッチングにより導体回路層6にダメージを与えることもないというメリットも得ることができる。
【0043】
(第2の実施形態)
本実施形態は、絶縁層をポリイミド絶縁層を含む複数の絶縁層により構成し、ランドアクセス用開孔部に対応して少なくとも1層の絶縁層をエッチング除去するとともに、前記導体回路層のパターニング後にランドアクセス開孔部に残存する残りの絶縁層をエッチング除去するようにした例である。
【0044】
本実施形態においては、先ず、図2(a)に示すように、導体回路用金属箔11の片面に第1の絶縁層12を形成し、さらにこの上に前記第1の絶縁層12よりもエッチングし易い第2の絶縁層13を形成する。
【0045】
ここで、第1の絶縁層12と第2の絶縁層13は、例えば異なる樹脂材料により構成し、それぞれフィルム状の絶縁層を貼り合わせることにより形成することができる。あるいは、第1の絶縁層12は樹脂シートとし、この上にポリイミド前駆体ワニスを塗布し、乾燥してポリイミド前駆体層を第2の絶縁層13として形成することも可能である。この場合、第1の絶縁層12は、他の種類の樹脂シートであってもよいし、イミド化したポリイミドシートであってもよい。なお、ここでは、第1の絶縁層12をイミド化したポリイミドシート、第2の絶縁層13をポリイミド前駆体層とした場合を例にして説明する。
【0046】
図2(a)に示すように、導体回路用金属箔11の片面に第1の絶縁層12を形成し、さらに、図2(b)に示すように、この上にポリイミド前駆体層である第2の絶縁層13を形成した後、第2の絶縁層13上に感光性レジスト層14を形成し、これを露光、現像することにより、図2(c)に示すようにランドアクセス用開孔部15に対応して感光性レジスト層14に開口部14aを形成する。そして、図2(d)に示すように、この感光性レジスト層14をマスクとして第2の絶縁層13のみをエッチングしてランドアクセス用開孔部15を設け、その後、感光性レジスト層14を剥離除去する。
【0047】
第1の絶縁層12を残してエッチングした後、ポリイミド前駆体層である第2の絶縁層13をイミド化して、ポリイミド絶縁層とする。イミド化の後、図2(e)に示すように、導体回路用金属箔11を、微細で且つ良好な位置精度でパターニングが可能なフォトリソグラフ技術を利用してパターニングし、導体回路層16を形成する。
【0048】
最後に、図2(f)に示すように、ランドアクセス用開孔部15の底部に残存する第1の絶縁層12を除去し、フライングリード部を有するフレキシブル配線基板を完成する。
【0049】
(第3の実施形態)
本実施形態は、両面に導体回路層を形成した両面フレキシブル基板とする場合の製造プロセスの例である。図1(d)の工程までは先の第1の実施形態と同様であるので、ここではそれ以降の工程についてのみ説明する。
【0050】
本製造プロセスでは、図3(a)に示すように、ポリイミド前駆体層2を厚み方向中途部までエッチングして、ランドアクセス用開孔部3を形成した後、ポリイミド前駆体層2をイミド化してポリイミド絶縁層5とし、その表面にシード層21を形成する。
【0051】
シード層21は、その上に導体回路層を電解メッキにより形成するための下地層(電極層)として機能するものであり、例えばNiCrや銅等を蒸着、あるいはスパッタすることにより形成される。ここでは、厚さ100Å以下のNiCrと厚さ2000Å程度のCuとから構成した。
【0052】
前記シード層21の形成の後、図3(b)に示すように、この上にパネルメッキ層22を電解メッキ等の手法により形成する。パネルメッキ層22は、例えばCu等を厚さ8μm以上にメッキすることにより形成する。
【0053】
次に、図3(c)に示すように、パネルメッキ層22をフォトリソ技術によりパターニングし、第2の導体回路層23を形成する。なお、ここまでポリイミド前駆体層2をポリイミド前駆体の状態としておき、この工程でイミド化を行うようにしてもよい。
【0054】
第2の導体回路層23をパターニング形成した後、図3(d)に示すように、反対側の面の導体回路用金属箔1をパターニングし、第1の導体回路層6を形成する。
【0055】
最後に、図3(e)に示すように、ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を完全に除去し、フライングリード部を有するフレキシブル配線基板を完成する。ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を除去するには、導体回路層6側をレジスト等でカバーした後、アルカリ水溶液を用いたウエットエッチングや、プラズマエッチング等のドライエッチング、さらにはレーザビームの照射によるレーザエッチング等により行うことができる。
【0056】
このとき、ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5の厚さは僅かであるので、これを除去するためのエッチングは短時間で済む。したがって、このエッチングにより導体回路層6等にダメージを与えることもない。また、前記ランドアクセス用開孔部3の底部に残存するポリイミド絶縁層5を除去するエッチングは、通常のフォトリソ技術にしたがって、感光性レジストをパターニングし、これをマスクとして行ってもよいし、あるいはマスク無しで前記第1の導体回路層23をマスクとしてエッチングを行ってもよい。後者の場合、他の部分のポリイミド絶縁層5の厚さも若干減少するが、予めこれに対応してポリイミド絶縁層5の厚さを設定しておけばよい。
【0057】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、生産性良くフライングリード部を有するフレキシブル配線基板を製造することが可能である。また、本発明によれば、導体回路層のパターニングの際に裏面側が残存する絶縁層により支持された形になるので、導体回路層に折れやシワ、断線等の不良が発生するのを抑えることが可能である。
【図面の簡単な説明】
【図1】第1の実施形態の製造プロセスを工程順に示す概略断面図であり、(a)はポリアミド前駆体層形成工程、(b)は感光性レジスト層形成工程、(c)は感光性レジスト層露光・現像工程、(d)はポリアミド前駆体層エッチング及びイミド化工程、(e)は導体回路層パターニング工程、(f)はポリイミド絶縁層除去工程をそれぞれ示す。
【図2】第2の実施形態の製造プロセスを工程順に示す概略断面図であり、(a)は第1及び第2の絶縁層形成工程、(b)は感光性レジスト層形成工程、(c)は感光性レジスト層露光・現像工程、(d)は第1の絶縁層エッチング工程、(e)は導体回路層パターニング工程、(f)は第1の絶縁層除去工程をそれぞれ示す。
【図3】第3の実施形態の製造プロセスを工程順に示す概略断面図であり、(a)はシード層形成工程、(b)はパネルメッキ層形成工程、(c)は第2の導体回路層パターニング工程、(d)は第1の導体回路層パターニング工程、(e)はポリイミド絶縁層除去工程をそれぞれ示す。
【符号の説明】
1 導体回路用金属箔、2 ポリイミド前駆体層、3 ランドアクセス用開孔部、4 感光性レジスト層、5 ポリイミド絶縁層、6 導体回路層、11 第1の絶縁層、12 第2の絶縁層、21 シード層、22 パネルメッキ層、23第2の導体回路層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a flexible wiring board in which an opening is provided in an insulating layer, such as an opening for land access, and a conductor circuit layer is formed facing the opening.
[0002]
[Prior art]
As a shape of a connection terminal portion of a flexible wiring board, a configuration having a double-sided exposure structure called a flying lead is known (for example, see Patent Document 1 and the like). In a flexible wiring board having the flying leads, it is necessary to form an opening in a base material (for example, a polyimide insulating layer) and pattern a conductive circuit layer facing the opening. Require different manufacturing processes.
[0003]
As a method for manufacturing a flexible wiring board provided with flying leads, for example, there is a method utilizing mechanical punching. In this method, after applying an adhesive on a polyimide film, a predetermined portion of the polyimide film is mechanically punched together with the adhesive to form an opening as a film through hole. Thereafter, a copper foil is bonded via the adhesive, and the copper foil is patterned to form a conductor circuit layer.
[0004]
Alternatively, a method is also known in which a copper foil is pasted on a polyimide insulating layer in advance, then the polyimide insulating layer is etched to form an opening, and then the copper foil is patterned to form a conductor circuit layer. I have. In this method, for example, the polyimide insulating layer can be formed by applying a polyimide material on a copper foil, and has an advantage that the adhesive layer can be omitted. However, whether the polyimide insulating layer is etched by, for example, plasma etching or by etching with strong alkali, there is a problem that the etching time is long and the workability is poor. Therefore, a technique has been proposed in which the etching is performed at a time when the polyimide insulating layer is in a state of a polyimide precursor (for example, see Patent Document 2).
[0005]
[Patent Document 1]
JP 2001-24291 A
[Patent Document 2]
JP 2000-156555 A
[Problems to be solved by the invention]
However, in each of the above-described processing methods, the polyimide film (or the polyimide insulating layer) serving as the support is removed before the copper foil is patterned at the flying lead portion (opening portion). With the decrease in strength, there is a large problem that defects such as disconnection and breakage easily occur during copper foil patterning.
[0008]
In order to solve such inconveniences, for example, the openings are closed by laminating a film with an adhesive or filling with resist ink, and the conductors of the flying leads are reinforced, and then the copper foil is patterned. It is possible to do it.
[0009]
However, after the completion of the patterning of the copper foil, it is necessary to remove or remove these reinforcing materials (film with an adhesive) and the resist ink, but it is difficult to completely remove the reinforcing materials that have entered the openings. This leads to a significant decrease in workability.
[0010]
The present invention has been proposed in view of such a conventional situation, and when manufacturing a flexible wiring board having the above-described flying lead portion, it is possible to improve productivity. It is an object of the present invention to provide a novel method for manufacturing a flexible wiring board capable of suppressing occurrence of defects.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, in a method for manufacturing a flexible wiring board having an insulating layer in which an opening is formed and a conductor circuit layer formed facing the opening, a method corresponding to the opening is provided. And etching the insulating layer to leave a predetermined thickness, patterning the conductive circuit layer, and removing the insulating layer remaining at the predetermined thickness in the opening after the patterning of the conductive circuit layer. And
[0012]
The basic idea of the method for manufacturing a flexible wiring board of the present invention is to stop etching of an insulating layer functioning as a support at an intermediate position and pattern a conductor circuit layer while partially leaving the etching. . If a through hole is formed in the insulating layer in the flying lead portion, insufficient strength becomes a problem when patterning the conductor circuit layer. By leaving a part of the insulating layer to support the conductor circuit layer and securing the strength when patterning the conductor circuit layer, the occurrence of defects such as disconnection or breakage during patterning of the conductor circuit layer is avoided. You.
[0013]
Also, since the insulating layer to be left to support the conductive circuit layer is etched leaving a predetermined thickness before patterning the conductive circuit layer, when removing the conductive circuit layer after patterning, Short etching time is enough. Therefore, the patterned conductive circuit layer is not damaged during the etching.
[0014]
When the insulating layer is etched while leaving a predetermined thickness, for example, in the case of a polyimide insulating layer after imidization, there is a problem that etching takes a long time. It is effective to perform the etching at the stage of the polyimide precursor. It is the invention according to claim 2 that defines this, wherein the insulating layer is a polyimide insulating layer, and after the insulating layer is etched leaving a predetermined thickness corresponding to the opening in a state of a polyimide precursor. Then, the insulating layer remaining at a predetermined thickness in the opening is removed.
[0015]
If the etching is performed in the state of the polyimide precursor (amic acid), the etching can be performed easily and in a short time under mild conditions without using a strong alkali or the like. Therefore, the productivity is further improved.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a method for manufacturing a flexible wiring board to which the present invention is applied will be described with reference to the drawings.
[0017]
(1st Embodiment)
This embodiment is an embodiment applied to a method for manufacturing a single-sided flexible wiring board. In this embodiment, polyimide is used for the insulating layer serving as a support, and etching is performed while leaving a predetermined thickness in advance at the stage of the polyimide precursor (amic acid).
[0018]
FIG. 1 shows a manufacturing process of a single-sided flexible wiring board in the present embodiment in the order of steps. In order to manufacture a single-sided flexible wiring board having a flying lead portion, first, as shown in FIG. 1A, a polyimide precursor varnish is applied to one surface of a metal foil 1 for a conductive circuit, dried, and dried. The layer 2 is formed.
[0019]
Specifically, a polyimide precursor varnish obtained by dissolving a polyimide precursor in N-methyl-2-pyrrolidone or the like is provided on one surface of the metal foil 1 for a conductor circuit by using a comma coater, a knife coater, a roll coater, a lip coater, a die coater. In order to prevent a decrease in interlayer adhesion strength and the occurrence of foaming in a later step, the content of residual volatile components such as a solvent and water generated by condensation falls within the range of 30 to 50% by weight. Thus, the polyimide precursor layer 2 is prepared by heating and drying.
[0020]
During the drying, a part of the polyimide precursor is imidized, but the imidation ratio of the dried polyimide precursor layer 2 is controlled so as not to exceed 50%. If it exceeds 50%, it becomes difficult to pattern the polyimide precursor layer 2 with fineness, high accuracy, and low cost by a photolithographic method using an alkali etching solution.
[0021]
If the polyimide precursor layer 2 is too thin, the mechanical strength becomes weak, and if it is too thick, the polyimide insulating layer after imidization becomes hard, and, for example, the flexible wiring board may not be able to be wound around a roll of a predetermined size. There is. Therefore, the thickness of the polyimide precursor layer 2 is preferably 10 to 75 μm.
[0022]
In order to prevent curling of the flexible wiring board, the polyimide precursor film constituting the polyimide precursor layer 2 has a linear expansion coefficient of a polyimide insulating film after imidization, and a conductor circuit annealed under imidization conditions. It is preferable to use a material that has substantially the same linear expansion coefficient as the metal foil 1 for use.
[0023]
Examples of such a polyimide precursor include polyamic acids obtained from, for example, an acid dianhydride and a diamine (for example, JP-A-60-157286, JP-A-60-243120, and JP-A-63-239998). JP-A-1-245586, JP-A-3-123093, JP-A-5-139027, etc.), and the terminal synthesized from an excess of acid dianhydride and diamine is an acid dianhydride. Polyamic acids having an imide ring obtained from a polyamic acid prepolymer and a diisocyanate compound [for example, Polyamide Resin Handbook (published by Nikkan Kogyo Shimbun, p. 536, 1988) and Symposium on Polymers (47 (6), 1990), etc. Etc.] can be used. Among them, polyamic acids obtained from an acid dianhydride and a diamine are preferable.
[0024]
Here, examples of the acid dianhydride include, for example, pyromellitic dianhydride (PMDA), 3,4,3 ′, 4′-biphenyltetracarboxylic dianhydride (BPDA), 3,4,3 ', 4'-benzophenonetetracarboxylic dianhydride (BTDA), 3,3', 4,4'-diphenylsulfonetetracarboxylic dianhydride (DSDA) and the like can be mentioned. Examples of the diamine include, for example, 4,4'-diaminodiphenyl ether (DPE), paraphenylenediamine (PDA), 4,4'-diaminobenzanilide (DABA), 4,4'-bis (p-amino Phenoxy) diphenyl sulfone (BAPS) and the like.
[0025]
As the metal foil 1 for a conductor circuit, those similar to those used in a conventional flexible wiring board can be used. For example, electrolytic copper foil, stainless steel foil (for example, SUS304 foil or SUS430 foil), Aluminum foil, beryllium foil, phosphor bronze foil, and the like can be given. The thickness of the metal foil 1 for a conductor circuit is usually 8 to 35 μm.
[0026]
Next, land access openings 3 are provided in the polyimide precursor layer 2 corresponding to the flying leads by a photolithographic method capable of patterning finely and with good positional accuracy. Specifically, as shown in FIG. 1 (b), a photosensitive resist layer 4 is formed on the polyimide precursor layer 2, and this is exposed and developed to form a land as shown in FIG. 1 (c). An opening 4a is formed in the photosensitive resist layer 4 corresponding to the access opening 3.
[0027]
Then, as shown in FIG. 1D, the polyimide precursor layer 2 is etched by using the photosensitive resist layer 4 as a mask to provide land access openings 3, and then the photosensitive resist layer 4 is peeled off. I do. What is important at this time is that the land access opening 3 is not formed as a through-hole penetrating in the thickness direction of the polyimide precursor layer 2, but at this stage, the polyimide precursor layer 2 is left with a predetermined thickness. Etching. Thereby, the polyimide layer can be left as a support, and unlike the prior art, it becomes possible to pattern the metal foil 1 for a conductive circuit while being supported by the support.
[0028]
The etching of the polyimide precursor layer 2 can be performed in a short time under mild conditions compared to polyimide. As the etchant, for example, a strong base tetramethylammonium hydroxide (TMA) aqueous solution used as a developer for a positive resist, an alcohol solution of TMA, or the like can be used. Etching the polyimide precursor layer 2 while keeping a predetermined thickness can be easily performed, for example, by controlling the concentration of the etching solution, the etching time, and the like.
[0029]
In this etching, the thickness of the remaining polyimide precursor layer 2 is set so that the ratio of the thickness of the polyimide precursor layer 2 to the thickness of the conductive circuit metal foil 1 is 1:35 to 16: 8. The thickness is preferably set, and the specific thickness is preferably 1 to 5 μm. If the thickness of the remaining polyimide precursor 2 is larger than the upper limit of the above range, it takes a long time to perform etching after imidization, and the effect of the present invention may be insufficient. Conversely, when the thickness is smaller than the lower limit of the above range, the function as a support becomes insufficient, and when patterning the metal foil 1 for a conductor circuit, it may be difficult to suppress the occurrence of a defect such as breakage or disconnection. is there.
[0030]
After the polyimide precursor layer 2 is etched while leaving a predetermined thickness as described above, the polyimide precursor layer 2 is imidized to form a polyimide insulating layer 5. The imidation of the polyimide precursor layer 2 may be performed by a usual method, for example, by heating to 300 ° C. or higher.
[0031]
After the imidization, as shown in FIG. 1 (e), the metal foil 1 for a conductive circuit is patterned using a photolithographic technique capable of patterning with fine and good positional accuracy, and the conductive circuit layer 6 is formed. Form. Specifically, a conductor circuit pattern resist layer is formed on the conductor circuit metal foil 1, and the conductor circuit metal foil 1 is etched with an etching solution such as an aqueous cupric chloride solution to form the conductor circuit layer 6. Thereafter, the conductive circuit pattern resist layer is peeled off.
[0032]
Finally, as shown in FIG. 1 (f), the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 is completely removed to complete a flexible wiring board having flying leads. To remove the polyimide insulating layer 5 remaining at the bottom of the land access opening 3, the conductor circuit layer 6 is covered with a resist or the like, and then wet etching using an alkaline aqueous solution or dry etching such as plasma etching is performed. Further, it can be performed by laser etching or the like by irradiation of a laser beam.
[0033]
At this time, since the thickness of the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 is small, etching for removing the polyimide insulating layer 5 can be performed in a short time. Therefore, the conductive circuit layer 6 and the like are not damaged by this etching. The etching for removing the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 may be performed by patterning a photosensitive resist according to a normal photolithography technique and using this as a mask, or The etching may be performed without a mask. In the latter case, the thickness of the polyimide insulating layer 5 in other portions is slightly reduced, but the thickness of the polyimide insulating layer 5 may be set in advance in accordance with this.
[0034]
The present inventors actually performed the above process under the following conditions. That is, an NMP (N-methyl-pyrrolidone) solution of PAA (polyamic acid) was applied on a copper foil, and a PAA film having a thickness of about 25 μm after drying was formed. A photosensitive resist was applied and formed thereon, and exposure was performed. Thereafter, development was performed with water at 20 ° C. to form a resist pattern.
[0035]
Next, the PAA film was etched with a TMA (tetramethylammonium hydroxide) aqueous solution having a concentration of about 2% and a temperature of 40 ° C., and the etching was completed except for about 5 μm of the PAA film. Further, the resist was washed with water, and subsequently, the resist was stripped with hydrochloric acid having a concentration of about 1.5% and a temperature of 45 ° C. After washing with water, drying was performed in an oven at 100 ° C.
[0036]
In this way, imidation was performed at 320 ° C. for 30 minutes in a vacuum while leaving the PAA film of about 5 μm in the hole processed portion where the copper foil was to be exposed, to produce a polyimide / copper foil laminated substrate. Next, the copper foil side was processed to form a conductive circuit pattern. Finally, the polyimide remaining in the hole processing portion was completely removed by plasma etching to form an exposed portion (flying lead portion) of the conductor portion.
[0037]
As described above, it is possible to manufacture a flexible wiring board having a flying lead portion with high productivity while avoiding the occurrence of defects such as disconnection or breakage during patterning of the conductive circuit layer 6.
[0038]
The present inventors changed the thickness of the remaining portion of the polyimide insulating layer 5 and the thickness of the metal foil (copper foil) 1 for a conductive circuit as shown in Table 1 in accordance with the above-described process, and the flexible wiring board having a flying lead portion. Was prepared. Table 1 shows the evaluation results of the manufactured flexible wiring boards. The evaluation items of the manufactured flexible wiring board are folds, breaks, and workability. The wrinkles were evaluated based on the number of defectives out of 100, and 10 or more defectives were evaluated as ×, 3% or more and less than 5% as Δ, 1% or more less than 3% as ○, and 1% or less as ◎. Regarding the disconnection, the number of defectives out of 100 was also evaluated, and 10 or more defectives were evaluated as ×, 3% or more and less than 5%, Δ, 1% or more and less than 3% as ○, and 1% or less as ◎. Workability was evaluated by evaluating the time required to etch the polyimide insulating layer 5 while leaving the polyimide insulating layer 5 at a predetermined thickness. X: 30 minutes or more; 10 minutes or more, but less than 20 minutes; Is marked with ◎.
[0039]
[Table 1]
Figure 2004363324
[0040]
As is apparent from Table 1, the ratio of the thickness of the remaining polyimide insulating layer 5 (polyimide precursor layer 2) to the thickness of the conductive circuit metal foil 1 is set to be 1:35 to 16: 8. This indicates that both wrinkling and disconnection can be suppressed, and that workability can be reduced to a practical level.
[0041]
In the above process, the insulating layer can be formed of photosensitive polyimide. For example, if a photosensitive polyimide of a type that develops the polyimide precursor layer 2 based on the polyimide precursor is used, the polyimide precursor layer 2 is directly exposed and developed without using the photosensitive resist layer 4, The land access opening 3 can be formed. In addition, by controlling the exposure conditions and development conditions at this time, it is possible to partially process the polyimide precursor layer 2 while leaving a predetermined thickness at the bottom. In this case, as the photosensitive polyimide, either a negative type or a positive type can be used, and a soluble polyimide which dissolves after imidization can also be used.
[0042]
In the present embodiment, the first etching is performed in the state of the polyimide precursor.However, for example, the same etching is performed on a plastic film serving as a support, such as a polyimide layer previously imidized. You may. In this case, it takes a little time for the first etching (etching to leave a predetermined thickness), but the advantage that the back surface is supported during the patterning of the conductive circuit layer 6 can be obtained and remains. Since the time required for the etching for removing the insulating layer is short, the advantage that the etching does not damage the conductor circuit layer 6 can be obtained.
[0043]
(Second embodiment)
In the present embodiment, the insulating layer is composed of a plurality of insulating layers including a polyimide insulating layer, and at least one insulating layer is removed by etching corresponding to the land access opening, and after the patterning of the conductive circuit layer, This is an example in which a remaining insulating layer remaining in a land access opening portion is removed by etching.
[0044]
In the present embodiment, first, as shown in FIG. 2A, a first insulating layer 12 is formed on one surface of a metal foil 11 for a conductive circuit, and a first insulating layer 12 is further formed thereon. A second insulating layer 13 that is easily etched is formed.
[0045]
Here, the first insulating layer 12 and the second insulating layer 13 can be formed of, for example, different resin materials and bonded to each other with a film-shaped insulating layer. Alternatively, the first insulating layer 12 may be a resin sheet, and a polyimide precursor varnish may be applied thereon and dried to form the polyimide precursor layer as the second insulating layer 13. In this case, the first insulating layer 12 may be another type of resin sheet or an imidized polyimide sheet. Here, the case where the first insulating layer 12 is an imidized polyimide sheet and the second insulating layer 13 is a polyimide precursor layer will be described as an example.
[0046]
As shown in FIG. 2A, a first insulating layer 12 is formed on one surface of a metal foil 11 for a conductive circuit, and a polyimide precursor layer is further formed thereon as shown in FIG. 2B. After forming the second insulating layer 13, a photosensitive resist layer 14 is formed on the second insulating layer 13, and is exposed and developed to form a land access opening as shown in FIG. An opening 14a is formed in the photosensitive resist layer 14 corresponding to the hole 15. Then, as shown in FIG. 2D, only the second insulating layer 13 is etched using the photosensitive resist layer 14 as a mask to provide a land access opening 15, and thereafter, the photosensitive resist layer 14 is removed. Peel and remove.
[0047]
After etching while leaving the first insulating layer 12, the second insulating layer 13 which is a polyimide precursor layer is imidized to form a polyimide insulating layer. After the imidization, as shown in FIG. 2E, the conductive circuit metal foil 11 is patterned using a photolithographic technique capable of patterning with fine and good positional accuracy, and the conductive circuit layer 16 is formed. Form.
[0048]
Finally, as shown in FIG. 2 (f), the first insulating layer 12 remaining at the bottom of the land access opening 15 is removed to complete a flexible wiring board having flying leads.
[0049]
(Third embodiment)
This embodiment is an example of a manufacturing process when a double-sided flexible substrate having a conductive circuit layer formed on both surfaces is used. Since the steps up to the step of FIG. 1D are the same as those of the first embodiment, only the subsequent steps will be described here.
[0050]
In this manufacturing process, as shown in FIG. 3A, the polyimide precursor layer 2 is etched to an intermediate part in the thickness direction to form the land access opening 3, and then the polyimide precursor layer 2 is imidized. Thus, a polyimide insulating layer 5 is formed, and a seed layer 21 is formed on the surface thereof.
[0051]
The seed layer 21 functions as a base layer (electrode layer) for forming a conductive circuit layer thereon by electrolytic plating, and is formed by, for example, depositing or sputtering NiCr or copper. Here, it was composed of NiCr having a thickness of 100 mm or less and Cu having a thickness of about 2000 mm.
[0052]
After the formation of the seed layer 21, as shown in FIG. 3B, a panel plating layer 22 is formed thereon by a technique such as electrolytic plating. The panel plating layer 22 is formed, for example, by plating Cu or the like to a thickness of 8 μm or more.
[0053]
Next, as shown in FIG. 3C, the panel plating layer 22 is patterned by a photolithography technique to form a second conductive circuit layer 23. The polyimide precursor layer 2 may be in the state of the polyimide precursor so far, and imidization may be performed in this step.
[0054]
After the second conductive circuit layer 23 is formed by patterning, as shown in FIG. 3D, the conductive circuit metal foil 1 on the opposite surface is patterned to form the first conductive circuit layer 6.
[0055]
Finally, as shown in FIG. 3E, the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 is completely removed to complete a flexible wiring board having flying leads. To remove the polyimide insulating layer 5 remaining at the bottom of the land access opening 3, the conductor circuit layer 6 is covered with a resist or the like, and then wet etching using an alkaline aqueous solution or dry etching such as plasma etching is performed. Further, it can be performed by laser etching or the like by irradiation of a laser beam.
[0056]
At this time, since the thickness of the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 is small, etching for removing the polyimide insulating layer 5 can be performed in a short time. Therefore, the conductive circuit layer 6 and the like are not damaged by this etching. The etching for removing the polyimide insulating layer 5 remaining at the bottom of the land access opening 3 may be performed by patterning a photosensitive resist according to a normal photolithography technique and using this as a mask, or The etching may be performed using the first conductive circuit layer 23 as a mask without using a mask. In the latter case, the thickness of the polyimide insulating layer 5 in other portions is slightly reduced, but the thickness of the polyimide insulating layer 5 may be set in advance in accordance with this.
[0057]
【The invention's effect】
As is clear from the above description, according to the present invention, it is possible to manufacture a flexible wiring board having a flying lead portion with high productivity. Further, according to the present invention, since the back surface side is supported by the remaining insulating layer when patterning the conductor circuit layer, it is possible to suppress the occurrence of defects such as breakage, wrinkles, and disconnection in the conductor circuit layer. Is possible.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a first embodiment in the order of steps, (a) is a polyamide precursor layer forming step, (b) is a photosensitive resist layer forming step, and (c) is photosensitive. (D) shows a polyamide precursor layer etching and imidization step, (e) shows a conductor circuit layer patterning step, and (f) shows a polyimide insulating layer removing step.
FIGS. 2A and 2B are schematic cross-sectional views illustrating a manufacturing process according to a second embodiment in the order of steps, wherein FIG. 2A is a first and second insulating layer forming step, FIG. 2B is a photosensitive resist layer forming step, and FIG. ) Shows a photosensitive resist layer exposure and development step, (d) shows a first insulating layer etching step, (e) shows a conductor circuit layer patterning step, and (f) shows a first insulating layer removing step.
3A and 3B are schematic cross-sectional views illustrating a manufacturing process of a third embodiment in the order of steps, wherein FIG. 3A is a seed layer forming step, FIG. 3B is a panel plating layer forming step, and FIG. (D) shows a first conductor circuit layer patterning step, and (e) shows a polyimide insulating layer removing step.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 metal foil for conductive circuit, 2 polyimide precursor layer, 3 land access hole, 4 photosensitive resist layer, 5 polyimide insulating layer, 6 conductive circuit layer, 11 first insulating layer, 12 second insulating layer , 21 seed layer, 22 panel plating layer, 23 second conductive circuit layer

Claims (9)

開孔部が形成された絶縁層と、前記開孔部に臨んで形成される導体回路層とを有するフレキシブル配線基板の製造方法において、
前記開孔部に対応して前記絶縁層を所定の厚みを残してエッチングした後、前記導体回路層をパターニングし、
前記導体回路層のパターニング後に前記開孔部に所定の厚みで残存する絶縁層を除去することを特徴とするフレキシブル配線基板の製造方法。
In a method of manufacturing a flexible wiring board having an insulating layer having an opening formed therein and a conductor circuit layer formed facing the opening,
After etching the insulating layer corresponding to the opening portion leaving a predetermined thickness, patterning the conductive circuit layer,
A method of manufacturing a flexible wiring board, comprising: removing an insulating layer remaining at a predetermined thickness in the opening after patterning the conductive circuit layer.
前記絶縁層をポリイミド絶縁層とし、
ポリイミド前駆体の状態で前記開孔部に対応して絶縁層を所定の厚みを残してエッチングした後、ポリイミド化し、その後、前記開孔部に所定の厚みで残存する絶縁層を除去することを特徴とする請求項1記載のフレキシブル配線基板の製造方法。
The insulating layer is a polyimide insulating layer,
In the state of the polyimide precursor, after etching the insulating layer corresponding to the opening portion with a predetermined thickness, polyimide is formed, and thereafter, the insulating layer remaining at the predetermined thickness in the opening portion is removed. The method for manufacturing a flexible wiring board according to claim 1, wherein:
導体回路用金属箔の片面にポリイミド前駆体層を形成する工程と、
前記ポリイミド前駆体層上に感光性レジスト層を形成する工程と、
前記感光性レジスト層を露光、現像して開孔部に対応してパターニングする工程と、
前記パターニングされた感光性レジスト層をマスクとして、前記ポリイミド前駆体層の開孔部に対応する部分を所定の厚みを残してエッチングする工程と、
前記ポリイミド前駆体層をイミド化してポリイミド絶縁層とする工程と、
前記導体回路用金属箔をパターニングして導体回路層を形成する工程と、
前記開孔部に所定の厚みで残存するポリイミド絶縁層を完全に除去する工程とを有することを特徴とする請求項2記載のフレキシブル配線基板の製造方法。
A step of forming a polyimide precursor layer on one side of the conductive circuit metal foil,
Forming a photosensitive resist layer on the polyimide precursor layer,
Exposing the photosensitive resist layer, developing and patterning corresponding to the opening,
Using the patterned photosensitive resist layer as a mask, etching a portion corresponding to the opening of the polyimide precursor layer leaving a predetermined thickness,
Step of imidizing the polyimide precursor layer to form a polyimide insulating layer,
Patterning the conductor circuit metal foil to form a conductor circuit layer,
3. A method for manufacturing a flexible wiring board according to claim 2, further comprising the step of completely removing a polyimide insulating layer remaining at a predetermined thickness in the opening.
前記所定の厚みは、ポリイミド前駆体層の厚みと導体回路用金属箔の厚みの比が1:35〜16:8となるような厚みであることを特徴とする請求項3記載のフレキシブル配線基板の製造方法。4. The flexible wiring board according to claim 3, wherein the predetermined thickness is such that a ratio of a thickness of the polyimide precursor layer to a thickness of the metal foil for a conductive circuit is 1:35 to 16: 8. Manufacturing method. 前記絶縁層をポリイミド絶縁層を含む複数の絶縁層により構成し、前記開孔部に対応して少なくとも1層の絶縁層をエッチング除去するとともに、
前記導体回路層のパターニング後に前記開孔部に残存する残りの絶縁層をエッチング除去することを特徴とする請求項1記載のフレキシブル配線基板の製造方法。
The insulating layer is composed of a plurality of insulating layers including a polyimide insulating layer, and at least one insulating layer corresponding to the opening is removed by etching.
2. The method for manufacturing a flexible wiring board according to claim 1, wherein after the patterning of the conductive circuit layer, the remaining insulating layer remaining in the opening is removed by etching.
最初にエッチング除去する絶縁層をポリイミド絶縁層とし、ポリイミド前駆体の状態でエッチング除去することを特徴とする請求項5記載のフレキシブル配線基板の製造方法。6. The method for manufacturing a flexible wiring board according to claim 5, wherein the insulating layer to be removed first by etching is a polyimide insulating layer and is removed by etching in a state of a polyimide precursor. 絶縁層の両面に導体回路層を形成することを特徴とする請求項2記載のフレキシブル配線基板の製造方法。3. The method according to claim 2, wherein conductive circuit layers are formed on both surfaces of the insulating layer. 導体回路用金属箔の片面にポリイミド前駆体層を形成する工程と、
前記ポリイミド前駆体層上に感光性レジスト層を形成する工程と、
前記感光性レジスト層を露光、現像して開孔部に対応してパターニングする工程と、
前記パターニングされた感光性レジスト層をマスクとして、前記ポリイミド前駆体層の開孔部に対応する部分を所定の厚みを残してエッチングする工程と、
前記ポリイミド前駆体層をイミド化してポリイミド絶縁層とする工程と、
前記ポリイミド絶縁層の表面にシード層を形成する工程と、
前記シード層をもとにメッキ層を形成する工程と、
前記メッキ層をパターニングする工程と、
前記導体回路用金属箔をパターニングして導体回路層を形成する工程と、
前記開孔部に所定の厚みで残存するポリイミド絶縁層を完全に除去する工程とを有することを特徴とする請求項7記載のフレキシブル配線基板の製造方法。
A step of forming a polyimide precursor layer on one side of the conductive circuit metal foil,
Forming a photosensitive resist layer on the polyimide precursor layer,
Exposing the photosensitive resist layer, developing and patterning corresponding to the opening,
Using the patterned photosensitive resist layer as a mask, etching a portion corresponding to the opening of the polyimide precursor layer leaving a predetermined thickness,
Step of imidizing the polyimide precursor layer to form a polyimide insulating layer,
Forming a seed layer on the surface of the polyimide insulating layer,
Forming a plating layer based on the seed layer,
Patterning the plating layer,
Patterning the conductor circuit metal foil to form a conductor circuit layer,
8. The method according to claim 7, further comprising the step of completely removing a polyimide insulating layer remaining at a predetermined thickness in the opening.
導体回路用金属箔の片面にポリイミド前駆体層を形成する工程と、
前記ポリイミド前駆体層上に感光性レジスト層を形成する工程と、
前記感光性レジスト層を露光、現像して開孔部に対応してパターニングする工程と、
前記パターニングされた感光性レジスト層をマスクとして、前記ポリイミド前駆体層の開孔部に対応する部分を所定の厚みを残してエッチングする工程と、
前記ポリイミド絶縁層の表面にシード層を形成する工程と、
前記シード層をもとにメッキ層を形成する工程と、
前記メッキ層をパターニングする工程と、
前記ポリイミド前駆体層をイミド化してポリイミド絶縁層とする工程と、
前記導体回路用金属箔をパターニングして導体回路層を形成する工程と、
前記開孔部に所定の厚みで残存するポリイミド絶縁層を完全に除去する工程とを有することを特徴とする請求項7記載のフレキシブル配線基板の製造方法。
A step of forming a polyimide precursor layer on one side of the conductive circuit metal foil,
Forming a photosensitive resist layer on the polyimide precursor layer,
Exposing the photosensitive resist layer, developing and patterning corresponding to the opening,
Using the patterned photosensitive resist layer as a mask, etching a portion corresponding to the opening of the polyimide precursor layer leaving a predetermined thickness,
Forming a seed layer on the surface of the polyimide insulating layer,
Forming a plating layer based on the seed layer,
Patterning the plating layer,
Step of imidizing the polyimide precursor layer to form a polyimide insulating layer,
Patterning the conductor circuit metal foil to form a conductor circuit layer,
8. The method according to claim 7, further comprising the step of completely removing a polyimide insulating layer remaining at a predetermined thickness in the opening.
JP2003159972A 2003-06-04 2003-06-04 Manufacturing method of flexible wiring board Expired - Fee Related JP4270495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003159972A JP4270495B2 (en) 2003-06-04 2003-06-04 Manufacturing method of flexible wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003159972A JP4270495B2 (en) 2003-06-04 2003-06-04 Manufacturing method of flexible wiring board

Publications (2)

Publication Number Publication Date
JP2004363324A true JP2004363324A (en) 2004-12-24
JP4270495B2 JP4270495B2 (en) 2009-06-03

Family

ID=34052892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003159972A Expired - Fee Related JP4270495B2 (en) 2003-06-04 2003-06-04 Manufacturing method of flexible wiring board

Country Status (1)

Country Link
JP (1) JP4270495B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008063517A (en) * 2006-09-11 2008-03-21 Asahi Kasei Corp Polyesterimide and its manufacturing method
KR100947608B1 (en) 2007-12-28 2010-03-15 엘지전자 주식회사 Flexible Film
WO2013111509A1 (en) * 2012-01-27 2013-08-01 東洋アルミニウム株式会社 Circuit board and manufacturing method thereof
KR20190068641A (en) * 2016-11-07 2019-06-18 코닝 인코포레이티드 Delayed via formation in electronic devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008063517A (en) * 2006-09-11 2008-03-21 Asahi Kasei Corp Polyesterimide and its manufacturing method
KR100947608B1 (en) 2007-12-28 2010-03-15 엘지전자 주식회사 Flexible Film
WO2013111509A1 (en) * 2012-01-27 2013-08-01 東洋アルミニウム株式会社 Circuit board and manufacturing method thereof
JPWO2013111509A1 (en) * 2012-01-27 2015-05-11 東洋アルミニウム株式会社 Circuit board and manufacturing method thereof
KR20190068641A (en) * 2016-11-07 2019-06-18 코닝 인코포레이티드 Delayed via formation in electronic devices
CN110050337A (en) * 2016-11-07 2019-07-23 康宁股份有限公司 Delay through-hole in electronic device is formed
JP2019534572A (en) * 2016-11-07 2019-11-28 コーニング インコーポレイテッド Delayed via formation of electronic elements
JP7110189B2 (en) 2016-11-07 2022-08-01 コーニング インコーポレイテッド Formation of delayed vias in electronic devices
KR102540370B1 (en) * 2016-11-07 2023-06-05 코닝 인코포레이티드 Delayed Via Formation in Electronic Devices

Also Published As

Publication number Publication date
JP4270495B2 (en) 2009-06-03

Similar Documents

Publication Publication Date Title
US20100230142A1 (en) Method for manufacturing printed wiring board
US20090136725A1 (en) Process for producing copper wiring polyimide film, and copper wiring polyimide film
JP3570802B2 (en) Copper thin film substrate and printed wiring board
US6344308B1 (en) Method of manufacturing a flexible circuit board
JP4062803B2 (en) Manufacturing method of suspension for magnetic head
TWI664323B (en) Method of forming a metal layer and method of manufacturing a substrate having such metal layer
JP2004528725A (en) Flexible polyimide circuit board with predetermined inclined vias
JP2004186324A (en) Method of manufacturing flexible wiring circuit board
JP2002299792A (en) Method of manufacturing electronic component adopting wet etching, electronic component and suspension for hard disk
JP3565069B2 (en) Method for manufacturing double-sided flexible printed circuit board
JP4448610B2 (en) Circuit board manufacturing method
JP4270495B2 (en) Manufacturing method of flexible wiring board
JP4577526B2 (en) Method for manufacturing flexible printed circuit board
JP2002245609A (en) Suspension for hdd and manufacturing method therefor
JP2000151047A (en) Double-sided flexible wiring board and manufacture thereof
JP4677703B2 (en) POLYIMIDE RESIN FILM AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD USING SAME
JP2001313451A (en) Manufacturing method for flexible wiring board
JP2004260038A (en) Method for forming compound insulation layer and method for manufacturing wiring board
JP2007099867A (en) Semiconductive resin composition and wiring circuit board
JP2000345119A (en) Adhesive film and production of multilayered printed circuit board by using the same
JP2007002135A (en) Semiconductive resin composition and wiring circuit substrate
JP2000091719A (en) Insulation coated member, wiring board employing it and production thereof
JPH08236939A (en) Manufacture of multilayered printed wiring board
JP2905331B2 (en) Double-sided board
JP4024918B2 (en) Circuit board manufacturing method and circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees