JP2004354754A - ダイヤフラム接合構造体 - Google Patents

ダイヤフラム接合構造体 Download PDF

Info

Publication number
JP2004354754A
JP2004354754A JP2003152973A JP2003152973A JP2004354754A JP 2004354754 A JP2004354754 A JP 2004354754A JP 2003152973 A JP2003152973 A JP 2003152973A JP 2003152973 A JP2003152973 A JP 2003152973A JP 2004354754 A JP2004354754 A JP 2004354754A
Authority
JP
Japan
Prior art keywords
alignment mark
diaphragm
upper substrate
substrate
substrate alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003152973A
Other languages
English (en)
Inventor
Nobuyoshi Asaoka
延好 浅岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2003152973A priority Critical patent/JP2004354754A/ja
Publication of JP2004354754A publication Critical patent/JP2004354754A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Elements Other Than Lenses (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

【課題】ダイヤフラムを有する基板を少なくとも含む複数の基板の位置合わせを高精度に実施できるようにすること。
【解決手段】ダイヤフラム領域としてのミラー開口部103を有する基板である上部基板101の下部基板102と対向する面に、上部基板合わせマーク10を形成し、且つ、下部基板102の上部基板101と対向する面の、上記上部基板合わせマーク10に対応する位置に、下部基板合わせマーク20を形成しておき、上部基板101と下部基板102の貼り合わせの際に、それら上部基板合わせマーク10と下部基板合わせマーク20とを用いて位置合わせを行う。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、ダイヤフラムを有する基板を少なくとも含む複数の基板を接合するダイヤフラム接合構造体に関する。
【0002】
【従来の技術】
ダイヤフラムを有する基板を少なくとも含む複数の基板を接合するダイヤフラム接合構造体として、図5に示すような上部基板101と下部基板102とを接合した構成の可変形状鏡が知られている(例えば、特許文献1参照)。
【0003】
ここで、上部基板101は、主として、ダイヤフラム領域としてのミラー開口部103と、電極開口部104と、を有する単結晶シリコン基板105よりなる枠部で構成される。このシリコン基板105の表面(図中で下側の面)には、ポリイミド膜106が形成される。このポリイミド膜106のミラー開口部103における所定領域には、上部電極107が形成される。この上部電極107から引き出された上部電極パッド108が、電極開口部104の端の部分に配置されている。また、電極開口部104におけるポリイミド膜106は、上部電極パッド108及びその周囲を除いて除去されている。
【0004】
一方、単結晶シリコン基板109で構成される下部基板102には、絶縁膜(図示せず)を介して下部電極111及びそこから引き出された第1電極パッド112と、下部電極111とは電気的に分離された第2電極パッド113とが形成されている。そして、この第2電極パッド113の所定領域には、Auバンプ114が形成されている。また、下部電極111の周囲には、ネガティブ型の厚膜フォトレジストよりなるスペーサ115が配置されている。ここで、スペーサ115は、下部電極111の周囲を完全には囲わず、切り欠き116をもって配置されている。また、スペーサ115の高さは、Auバンプ114よりも若干低くなされている。
【0005】
そして、このような構成の上部基板101と下部基板102とは、フリップチップボンダーなどを用いて、アライメント(位置合わせ)を行い、ごく微小な力を加えて加熱することによって接合されて、可変形状鏡を得るものである。
【0006】
【特許文献1】
特開2002−156514号公報
【0007】
【発明が解決しようとする課題】
上記特許文献1では、上部基板101と下部基板102との位置合わせ方法としてフリップチップボンダーなどを用いる旨が開示されている。しかしながら、上部基板101と下部基板102には合わせマークが存在せず、高精度の位置合わせは難しかった。
【0008】
これは、フリップチップボンダー以外の位置合わせ方法を用いたとしても、同様に存在する課題である。
【0009】
本発明は、上記の点に鑑みてなされたもので、ダイヤフラムを有する基板を少なくとも含む複数の基板の位置合わせを高精度に実施することが可能なダイヤフラム接合構造体を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、請求項1に記載の発明によるダイヤフラム接合構造体は、ダイヤフラムを有する基板を少なくとも含む複数の基板を接合するダイヤフラム接合構造体において、上記複数の基板はそれぞれ、対応する位置に、基板接合用の合わせマークを有することを特徴とする。
【0011】
また、請求項2に記載の発明によるダイヤフラム接合構造体は、請求項1に記載の発明によるダイヤフラム接合構造体において、上記合わせマークは、上記ダイヤフラムを有する基板の枠構造部材及びダイヤフラム形成部材の両方に形成されることを特徴とする。
【0012】
また、請求項3に記載の発明によるダイヤフラム接合構造体は、請求項1に記載の発明によるダイヤフラム接合構造体において、上記合わせマークは、上記ダイヤフラムを有する基板の枠構造部材のみに形成されることを特徴とする。
【0013】
また、請求項4に記載の発明によるダイヤフラム接合構造体は、請求項1に記載の発明によるダイヤフラム接合構造体において、上記合わせマークは、上記ダイヤフラムを有する基板のダイヤフラム形成部材のみに形成されることを特徴とする。
【0014】
また、請求項5に記載の発明によるダイヤフラム接合構造体は、2乃至4の何れか1項に記載の発明によるダイヤフラム接合構造体において、上記合わせマークは、パターニングして形成されることを特徴とする。
【0015】
また、請求項6に記載の発明によるダイヤフラム接合構造体は、請求項5に記載の発明によるダイヤフラム接合構造体において、上記パターニングは、エッチングにより行われることを特徴とする。
【0016】
また、請求項7に記載の発明によるダイヤフラム接合構造体は、請求項5に記載の発明によるダイヤフラム接合構造体において、上記パターニングは、印刷により行われることを特徴とする。
【0017】
また、請求項8に記載の発明によるダイヤフラム接合構造体は、2乃至4の何れか1項に記載の発明によるダイヤフラム接合構造体において、上記合わせマークは、上記基板のハーフカットのダイシングにより行われることを特徴とする。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0019】
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るダイヤフラム接合構造体としての可変形状鏡の分解斜視図である。なお、同図において、従来と同様の部分については、図5と同一の参照番号を付しており、よって、その部分についての説明は省略するものとする。
【0020】
即ち、本第1の実施の形態においては、ダイヤフラム領域としてのミラー開口部103を有する基板である上部基板101の下部基板102と対向する面に、上部基板合わせマーク10を形成し、且つ、下部基板102の上部基板101と対向する面に、下部基板合わせマーク20を形成している。この場合、上部基板101の上部基板合わせマーク10と、下部基板102の下部基板合わせマーク20とは、対応する位置に精度良く設けられる。なお、これら合わせマーク10,20を形成する面は、このように対向する面に限定するものではなく、どちらの面であっても構わない。
【0021】
このような構造の上部基板101と下部基板102とを貼り合わせる際は、それら上部基板合わせマーク10と下部基板合わせマーク20とを位置合わせに用いることで、位置合わせを高精度に実施することが可能となる。
【0022】
例えば、この位置合わせは、次のようにして行われる。即ち、まず、上部基板101と対向する面を上にしてステージ上に載置された下部基板102を、上方より第1の顕微鏡カメラでキャプチャリングして、下部基板合わせマーク20を検出し、その位置を記憶する。次に、下部基板102と対向する面を下にして上部基板101を保持すると共に、下部基板102の載置されたステージを該保持された上部基板101下の位置より移動させる。その後、上記保持された上部基板101を下方より第2の顕微鏡カメラでキャプチャリングして、上部基板合わせマーク10を検出し、その位置を記憶する。そして、これら記憶した上部基板合わせマーク10の位置と下部基板合わせマーク20の位置とを合致させるように、上記下部基板102の載置されたステージを移動させることで、上部基板101と下部基板102の位置合わせが精度良く行われる。
【0023】
このように、本第1の実施の形態によれば、良好な位置精度で、即ち、高精度に上部基板101と下部基板102とを貼り合わせることができる。
【0024】
なお、上記合わせマーク10,20の個数及び位置、形状、材質、などは本実施の形態に限定されず、自由に設定可能なことは勿論である。
【0025】
また、上部基板101と下部基板102とは、スペーサ115により間隙を設けて貼り合わせるようにしているが、可変形状鏡以外の用途では、間隙を必要としない場合があり、そのような場合には間隙を設けないで両基板を貼り合わせるようにしても良い。
【0026】
また、上部基板101にはダイヤフラム領域を有し、下部基板102にはダイヤフラム領域を有さないが、上部基板101にも下部基板102にもダイヤフラム領域を有した構造でも良い。また、ダイヤフラム領域を有する基板を少なくとも1枚含む、3枚以上の基板を貼り合わせた構造であっても良い。
【0027】
[第2の実施の形態]
次に、本発明の第2の実施の形態を説明する。本第2の実施の形態は、上記上部基板合わせマーク10の具体的な構造及び形成方法に関する。
【0028】
図2は、図1の上部基板101の上部基板合わせマーク10が形成されている要部を断面から見た図であり、可変形状鏡の場合で説明する。
【0029】
即ち、本第2の実施の形態では、上部基板101を構成するシリコン基板105をパターニングして、例えば50μm程度の深さに上部基板合わせマーク10を形成している。そして、その上部基板合わせマーク10を形成した面上に、更に、透明性を有する絶縁膜としてのポリイミド膜106と、上部電極107や上部電極パッド108となる金属薄膜14とが成膜されている。
【0030】
従って、上部基板合わせマーク10は、上部基板101の枠構造部材であるシリコン基板105にのみ形成するものであるが、その上にダイヤフラム形成部材(ポリイミド膜106及び金属薄膜14)が成膜されることから、実際の位置合わせに利用される上部基板合わせマーク10は、それら枠構造部材とダイヤフラム形成部材の両方に形成されたものと言うこともできる。
【0031】
ここで、シリコン基板105のパターニングは、水酸化カリウム(KOH)溶液で結晶異方性エッチングを行っている。このとき、シリコン基板105が単結晶シリコンであり、面方位が(100)の場合は図2に示すように傾斜部12を持つ上部基板合わせマーク10が形成され、一方、面方位が(110)の場合はウェーハ面に対して垂直にエッチングが進むので傾斜部を持たない上部基板合わせマークが形成される。
【0032】
なお、図2に示すように、上部基板合わせマーク10に傾斜部12ができるようにエッチングする方法は、シリコン基板105が単結晶であり、面方位が(100)の場合の結晶異方性エッチングの他に、フッ酸と硝酸の混合液を用いた等方性のウエットエッチング、プラズマを用いた等方性エッチング、などの手法がある。
【0033】
図2に示すような上部基板合わせマーク10に傾斜部12がある場合には、上記第1の実施の形態で説明したような手順で貼り合わせを実施する際に、上部基板合わせマーク10の傾斜部12の部分に入射した光は、傾斜部ゆえ真下には反射しないので、上述した下方の第2の顕微鏡カメラでは、上部基板合わせマーク10をコントラスト良く撮影ができることになる。よって、上部基板合わせマーク10の位置をより容易に検出でき、結果的に、位置合わせ工程がより容易になる。従って、このように傾斜部12を持った上部基板合わせマーク10を形成することがより好ましいが、勿論、傾斜部12が無くても上部基板合わせマーク10の位置を検出できることにかわりはない。
【0034】
一方、上部基板合わせマーク10に傾斜部12ができないようにエッチングする方法は、上述のシリコン基板105が単結晶であり、面方位が(110)の場合の結晶異方性エッチングの他に、Deep−RIE(Reactive Ion Etching)などの手法がある。
【0035】
このように上部基板合わせマーク10に傾斜部12がない場合には、上部基板合わせマーク10に用いる面積を、傾斜部12を有する上部基板合わせマーク10のそれに比べて小さくできるという作用効果がある。
【0036】
従って、傾斜部12を有する上部基板合わせマーク10とするか、それを有しない上部基板合わせマーク10とするかは、用途や貼り合わせ装置の性能などに応じて適宜選択されるものである。
【0037】
なお、図2に示すような構造の上部基板101の作製工程は、簡単に述べると次のようになる。
【0038】
(1)シリコン基板105への上部基板合わせマーク10の作製。
(2)透明性を有する絶縁膜としてのポリイミド膜106の成膜。
(3)シリコン基板105をエッチングしてミラー開口部103を形成し、ダイヤフラム領域を形成。
(4)上部電極107や上部電極パッド108となる金属薄膜14の成膜。
【0039】
なおここで、金属薄膜14を最後に成膜するのは、次の理由による。即ち、金属薄膜14を形成後にシリコン基板105をエッチングしてダイヤフラム領域を形成すると、シリコン基板105から金属薄膜14への応力がなくなり、上記ダイヤフラム領域に相当する部分のポリイミド膜106及び金属薄膜14にしわが発生し易い。そこで、このように金属薄膜14を最後に成膜することで、ダイヤフラム領域にしわの発生をし難くしているものである。
【0040】
勿論、シリコン基板105に上部基板合わせマーク10を形成する工程は、このように最初に行うことに限定するものではなく、金属薄膜14を成膜する工程よりも前であれば、任意の順序で形成して良い。
【0041】
例えば、水酸化カリウム溶液などで結晶異方性エッチングする場合には、シリコン基板105の面方位が(100)であれば、ミラー開口部103と上部基板合わせマーク10とを同時にエッチングすることも可能である。これは、ミラー開口部103の方が上部基板合わせマーク10をエッチング完了するより時間がかかり、ミラー開口部103がエッチング完了するまで上部基板合わせマーク10をエッチングしたとしても、結晶異方性エッチングならばエッチングが所望の形状で停止するからである。但しこの場合は、絶縁膜として、ポリイミド膜106を成膜する代わりに、シリコーンゴムやシート状のレジスト等のシート状絶縁膜を貼り付けることになる。
【0042】
また、本第2の実施の形態では、上部基板合わせマーク10の部分にもポリイミド膜106及び金属薄膜14が形成されているが、上部基板合わせマーク10の部分には、必ずしもポリイミド膜106あるいは金属薄膜14が形成される必要はない。これは、ポリイミド膜106などが厚く、上部基板合わせマーク10が認識し難い場合に有効である。この場合には、まずポリイミド膜106を成膜した後に、シリコン基板105に上部基板合わせマーク10及びミラー開口部103を形成後、金属薄膜14を成膜する方法も考えられる。なおこの場合、その上部基板合わせマーク10及びミラー開口部103の形成は、その部分のポリイミド膜106を除去してから行っても良いし、除去せずにそのまま行うようにしても良い。さらには、ポリイミド膜106と金属薄膜14とを成膜した後に、上部基板合わせマーク10及びミラー開口部103を形成しても良い。なお、ポリイミド膜106あるいは金属薄膜14の除去に際しては、上部基板合わせマーク10の部分の大きさに揃えて除去しても良いし、上部基板合わせマーク10よりも大きい、つまり上部基板合わせマーク10の周囲部分も含めて、ポリイミド膜106あるいは金属薄膜14もしくは両方を除去するようにしても構わない。
【0043】
また、上部基板合わせマーク10は、図2に示すようにシリコン基板105の途中までの深さに留めておくだけでなく、シリコン基板105の裏面まで貫通しても良い。例えば、上記のように水酸化カリウム溶液などで結晶異方性エッチングすることでミラー開口部103と上部基板合わせマーク10とを同時にエッチングする場合、面方位が(110)のシリコン基板105であれば、上部基板合わせマーク10も貫通させることができる。
【0044】
以上のように、本第2の実施の形態では、上部基板合わせマーク10を、ダイヤフラム領域を形成するのと同様の半導体プロセスによって形成できるので、特別な装置を必要とせず、容易に形成することができる。
【0045】
[第3の実施の形態]
次に、本発明の第3の実施の形態を説明する。本第3の実施の形態も、上記上部基板合わせマーク10の具体的な構造及び形成方法に関する。
【0046】
図3(A)は、図1の上部基板101の上部基板合わせマーク10が形成されている要部を断面から見た図であり、可変形状鏡の場合で説明する。また、図3(B)は図3(A)の構造が複数形成されたウェーハの平面図である。
【0047】
即ち、本第3の実施の形態は、パターニングとして、図3(A)に示すように、シリコン基板105の途中まで達する深さのダイシングのハーフカットにより、上部基板合わせマーク10を形成するようにしたものである。なお、図3(B)では、一枚のウェーハ(シリコン基板105)から4チップ取り出す場合を例に示しているが、4チップの場合に限定するものではないことは勿論である。
【0048】
ここで、図3(B)において、実線16は、ウェーハ(シリコン基板105)から可変形状鏡用の上部基板101をチップとして切り出すための、ダイシングする部分を示す。
【0049】
また、破線18は、上部基板合わせマーク10を作製するための、ダイシングのハーフカットをする部分を示している。そして、2本の破線18が交わった部分を、上部基板合わせマーク10として利用するものである。
【0050】
なお、この上部基板合わせマーク10を形成する(ハーフカットを実施する)工程はいつでも良いが、ダイシングによってチップ化する工程の直前が望ましい。これは、(1):ウェーハ(シリコン基板105)にハーフカットが入っている状態で、シリコン基板105のエッチングなどの加工処理をするのは困難である、及び、(2):上部基板合わせマーク10の形成とチップ化とを連続して実施できるので、工程が簡略化できる、という理由による。
【0051】
このように、本第3の実施の形態によれば、ダイシングのハーフカットにより上部基板合わせマーク10を形成するようにしているので、エッチングなどの複雑な加工の必要はなく、よって、安価に上部基板合わせマーク10を形成することができる。
【0052】
なお、図3(B)では、1チップにつき4本のハーフカットがなされて4個の上部基板合わせマーク10が形成されている。例えば、チップXでは、a,b,c,dの4個の上部基板合わせマーク10が形成されている。しかしながら、本実施の形態は、そのような4個に限定するものではなく、例えば1チップにつき3本のハーフカットがなされて、2個の上部基板合わせマーク10を形成するものとしても良い。このようにした場合、そのハーフカットをしない側に、ハーフカットのためのマージンをとる必要が無くなるので、その分だけ1チップの占める面積が少なくなり、ウェーハ(シリコン基板105)1枚あたりのチップ取れ数が多くなり、また、ダイシングのハーフカットをする時間が短くなる。
【0053】
一方、位置合わせ精度は、上部基板合わせマーク10と上部基板合わせマーク10の距離が長いほど向上する。よって、対角にある上部基板合わせマーク10(例えばチップXにおいては、aとd、または、bとc)を利用する方が、精密な位置合わせをする上では、より好ましい。但し、このような対角に上部基板合わせマーク10を形成するには、1チップにつき4本のハーフカットが必要となる。
【0054】
従って、隣接する2個の上部基板合わせマーク10を利用するものとして3本のハーフカットにより上部基板合わせマーク10を形成するか、対角にある2個の上部基板合わせマーク10を利用するものとして4本のハーフカットにより上部基板合わせマーク10を形成するかは、用途や貼り合わせ装置の性能などに応じて適宜選択されるものである。
【0055】
また、図3(B)では、上記ダイシングのハーフカットは、シリコン基板105までもダイシングすることで上部基板合わせマーク10を枠構造部材のみに形成するものとしているが、ポリイミド膜106が十分厚い場合などは、ダイシングのハーフカットの際に、シリコン基板105までダイシングせず、金属薄膜14及びポリイミド膜106のみをダイシングすることで上部基板合わせマーク10をダイヤフラム形成部材のみに形成するものとしても良い。
【0056】
[第4の実施の形態]
次に、本発明の第4の実施の形態を説明する。本第4の実施の形態も、上記上部基板合わせマーク10の具体的な構造及び形成方法に関する。
【0057】
図4は、図1の上部基板101の上部基板合わせマーク10が形成されている要部を断面から見た図であり、可変形状鏡の場合で説明する。
【0058】
即ち、本第4の実施の形態においては、ポリイミド膜106をパターニングして上部基板合わせマーク10を作製するものである。即ち、上部基板合わせマーク10を、ダイヤフラム形成部材のみに形成している。
【0059】
これは、ポリイミド膜が厚い場合などに特に有効である。
【0060】
なお、ポリイミド膜106のパターニングは、等方性エッチング、例えばプラズマによる等方性ドライエッチング法やウエットエッチング法など、による場合は、傾斜部を有する上部基板合わせマークが形成され、一方、RIE法などによる異方性エッチングの場合は図4に示すような傾斜部のない上部基板合わせマーク10が形成される。それぞれ作用効果が異なるが、それらについては、前述の第2の実施の形態で説明したので、ここでは省略する。
【0061】
また、ポリイミド膜106のパターニングは、印刷法でも可能であり、印刷法ならば成膜及びパターニングは同時に完了するという作用効果がある。即ち、上部基板合わせマーク10が形成された印刷版を用いるので、成膜と同時に上部基板合わせマーク10を形成することができる。
【0062】
このように、本第4の実施の形態によれば、上部基板合わせマーク10の形成のためにシリコン基板105をエッチング処理する必要がなく、簡単に上部基板合わせマーク10を形成することができる。
【0063】
以上、実施の形態に基づいて本発明を説明したが、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【0064】
例えば、上記すべての実施の形態においては可変形状鏡を例にして説明をしたが、本発明はこれに限定するものではなく、例えばマイクロバルブやマイクロポンプなどの他のダイヤフラム接合構造体に適用することが可能である。
【0065】
また、1個(1チップ)の上部基板101につき1個のダイヤフラム領域に限定しない。
【0066】
更に、上記すべての実施の形態において、金属薄膜14の成膜は、ミラー開口部103を開口してから形成するのが望ましい。これは、ミラー開口部103を開口してから金属薄膜14の成膜をすると、シリコン基板105から応力を金属薄膜14膜は最初から受けることがないので、その結果、ダイヤフラム領域にしわが発生し難くなるからである。なお、ポリイミドの厚みが比較的厚いなどの理由で剛性が高く、上記工程順序でなくてもしわが発生し難い場合は、金属薄膜14の成膜をどの工程の前後で実施しても良い。
【0067】
また、上記すべての実施の形態において、金属薄膜14はクロム(Cr)やアルミニウム(Al)などで形成するが、勿論これらに限定するものではない。更に、その成膜法は、スパッタ法や蒸着法やめっきなどで成膜するが、これらに限定するものではない。また、この金属薄膜14は、単層に限定されるものではなく、例えばクロム(Cr)と金(Au)の積層、あるいは、チタン(Ti)と白金(Pt)と金(Au)の積層、など、複数の金属薄膜からなる積層構造の金属薄膜14でも良い。更にこの場合、それらの成膜法が各層で異なっていても良い。さらに、金属薄膜にはSiOなどの保護膜を形成しても良い。
【0068】
なお、上記すべての実施の形態において、アルミニウム等反射率が高い材質をミラー開口部103のシリコン基板105を有する側の面に成膜すると、反射率の高い反射鏡をダイヤフラム領域に形成することができる。
【0069】
また、上記すべての実施の形態において、ポリイミド膜106の代わりに、シリコーンゴム、サイトップ(登録商標)、あるいはレジストなどを用いても良い。それらの膜の成膜法は、例えばワニス状の材料のポリイミド、シリコーンゴム、サイトップ(登録商標)、レジストなどであればスピンコートや印刷法など、シート状の材料のシート状のシリコーンゴムやシート状のレジストなどならばラミネータで成膜するなど、どのような手法を用いても良い。
【0070】
更に、ダイヤフラム領域に露出しているポリイミド膜106のどちらか一方の面、または両面に、付加的な薄膜として、任意の薄膜を成膜しても良い。この薄膜としては、例えばアルミニウム(Al)や金(Au)などが挙げられる。このような付加的な薄膜を形成することにより、反射率の高い反射鏡をダイヤフラム領域に形成できる。なお、可視光線を反射させる場合は、アルミニウムの薄膜とすることが好ましい。なお、この付加的な薄膜は、ダイヤフラム領域を含むシリコン基板105全体に形成しても良いし、ダイヤフラム領域のみに形成しても良い。また、ポリイミド膜106と金属薄膜14と付加的な薄膜はそれぞれ全面に成膜されている必要はなく、一部分がパターニングされていても良い。さらに、ポリイミド膜の保護膜として、窒化膜を形成しても良い。
【0071】
また、上記すべての実施の形態において、枠構造部材としての基板は、上記シリコン基板105に限定するものではなく、化合物半導体基板、プリント配線基板、ガラス・エポキシ基板、ガラス基板などでも良い。
【0072】
また、上記すべての実施の形態において、シリコン基板105の形状は、一般的な半導体用ウェーハの形状に限定するものではなく、四角い板状や、オリエンテーションフラットやノッチなどを持たない円形などでも良い。
【0073】
なお、特に説明はしなかったが、ダイヤフラム構造を有さない下部基板102においては、下部基板合わせマーク20は、フォトリソグラフ法や印刷法などの一般的な方法で作成可能である。勿論、上記第2乃至第4の実施の形態で説明したような上部基板合わせマーク10と同様の手法で形成しても構わない。
【0074】
【発明の効果】
以上詳述したように、本発明によれば、ダイヤフラムを有する基板を少なくとも含む複数の基板それぞれの対応する位置に、基板接合用の合わせマークを設けたので、それら複数の基板の位置合わせを高精度に実施することが可能なダイヤフラム接合構造体を提供することができる。
【図面の簡単な説明】
【図1】合わせマークを可変形状鏡に形成した本発明の第1の実施の形態に係るダイヤフラム接合構造体としての可変形状鏡の分解斜視図である。
【図2】シリコンエッチングで合わせマークを構成した本発明の第2の実施の形態に係るダイヤフラム接合構造体としての可変形状鏡における上部基板の断面図である。
【図3】(A)はダイシングハーフカットで合わせマークを構成した本発明の第3の実施の形態に係るダイヤフラム接合構造体としての可変形状鏡における上部基板の断面図であり、(B)は(A)のシリコン基板のハーフカット位置を説明するためのウェーハの平面図である。
【図4】ポリイミド膜をエッチングして合わせマークを構成した本発明の第4の実施の形態に係るダイヤフラム接合構造体としての可変形状鏡における上部基板の断面図である。
【図5】従来のダイヤフラム接合構造体としての可変形状鏡の構成を示す分解斜視図である。
【符号の説明】
10…上部基板合わせマーク、12…傾斜部、14…金属薄膜、16…実線、18…破線、20…下部基板合わせマーク、101…上部基板、102…下部基板、103…ミラー開口部、104…電極開口部、105…シリコン基板、106…ポリイミド膜、107…上部電極、108…上部電極パッド、109…シリコン基板、111…下部電極、112…第1電極パッド、113…第2電極パッド、114…Auバンプ、115…スペーサ、116…切り欠き。

Claims (8)

  1. ダイヤフラムを有する基板を少なくとも含む複数の基板を接合するダイヤフラム接合構造体において、
    上記複数の基板はそれぞれ、対応する位置に、基板接合用の合わせマークを有することを特徴とするダイヤフラム接合構造体。
  2. 上記合わせマークは、上記ダイヤフラムを有する基板の枠構造部材及びダイヤフラム形成部材の両方に形成されることを特徴とする請求項1に記載のダイヤフラム接合構造体。
  3. 上記合わせマークは、上記ダイヤフラムを有する基板の枠構造部材のみに形成されることを特徴とする請求項1に記載のダイヤフラム接合構造体。
  4. 上記合わせマークは、上記ダイヤフラムを有する基板のダイヤフラム形成部材のみに形成されることを特徴とする請求項1に記載のダイヤフラム接合構造体。
  5. 上記合わせマークは、パターニングして形成されることを特徴とする請求項2乃至4の何れか1項に記載のダイヤフラム接合構造体。
  6. 上記パターニングは、エッチングにより行われることを特徴とする請求項5に記載のダイヤフラム接合構造体。
  7. 上記パターニングは、印刷により行われることを特徴とする請求項5に記載のダイヤフラム接合構造体。
  8. 上記合わせマークは、上記基板のハーフカットのダイシングにより行われることを特徴とする請求項2乃至4の何れか1項に記載のダイヤフラム接合構造体。
JP2003152973A 2003-05-29 2003-05-29 ダイヤフラム接合構造体 Pending JP2004354754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003152973A JP2004354754A (ja) 2003-05-29 2003-05-29 ダイヤフラム接合構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003152973A JP2004354754A (ja) 2003-05-29 2003-05-29 ダイヤフラム接合構造体

Publications (1)

Publication Number Publication Date
JP2004354754A true JP2004354754A (ja) 2004-12-16

Family

ID=34048061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003152973A Pending JP2004354754A (ja) 2003-05-29 2003-05-29 ダイヤフラム接合構造体

Country Status (1)

Country Link
JP (1) JP2004354754A (ja)

Similar Documents

Publication Publication Date Title
US8963278B2 (en) Three-dimensional integrated circuit device using a wafer scale membrane
US7144745B2 (en) Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced
JP3605487B2 (ja) 浮遊式微細構造を製造するための方法および浮遊式微細構造処理アセンブリ
KR100855015B1 (ko) 패키징된 집적회로 및 그 제조 방법
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
CN102741155A (zh) 结构体的制造方法和液体排出头用基板的制造方法
WO2013179767A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
TW201119081A (en) Substrate structure including functional region and method for transferring functional region
TWI458058B (zh) 晶片封裝體及其形成方法
US9064950B2 (en) Fabrication method for a chip package
US20220011479A1 (en) Optical diffuser and its method of manufacture
US6912081B2 (en) Optical micro-electromechanical systems (MEMS) devices and methods of making same
JP2004354754A (ja) ダイヤフラム接合構造体
JP2003136499A (ja) マイクロマシンおよびその製造方法
JP2004259872A (ja) 基板分割方法
US20040095659A1 (en) Micromirror actuator and method of manufacturing the same
JP2005164871A (ja) 光半導体素子実装用基板及びその製造方法
US20230317753A1 (en) Methods Of Forming Optical Modules
JP2004354755A (ja) ダイヤフラム構造体
CN113023661A (zh) 一种微镜及制作方法
JP4039367B2 (ja) 光素子実装基板の製造方法
JPH11135393A (ja) 基板貼合せ時における位置合せ方法
US20220091410A1 (en) Optical scanning device and method for manufacturing same
CN109417266A (zh) 硅光子学中的iii-v芯片制备和集成
TW200834753A (en) Method for making a semiconductor package having Micro-Electro-Mechanical systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080603

A131 Notification of reasons for refusal

Effective date: 20080624

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106