JP2004350018A

JP2004350018A - Level conversion circuit

Info

Publication number: JP2004350018A
Application number: JP2003144520A
Authority: JP
Inventors: Eiki Furuya; 栄樹古谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-05-22
Filing date: 2003-05-22
Publication date: 2004-12-09

Abstract

<P>PROBLEM TO BE SOLVED: To provide a level conversion circuit which allows the signal level of a level conversion output voltage to be less varied regardless of variations of a resistance value of an internal resistance element and an input current resulting from production variations, temperature fluctuation, etc. <P>SOLUTION: The level conversion circuit is provided with; a V1 conversion circuit 2 which takes a reference voltage V<SB>1</SB>as the input and applies it to a first internal resistance element R<SB>1</SB>to generate a reference current I<SB>1</SB>; a level conversion signal output circuit 3 which causes a current I<SB>2</SB>for level conversion obtained by multiplying the reference current I<SB>1</SB>generated by the VI conversion circuit 2 to flow to a second internal resistance element R<SB>2</SB>to convert an input current I<SB>0</SB>to a level conversion output voltage V<SB>2</SB>being a voltage signal; and a reference voltage generation circuit 4 which gives the reference voltage V<SB>1</SB>to the VI conversion circuit 2, and a resistance element R<SB>4</SB>for generating the reference voltage V<SB>1</SB>in the reference voltage generation circuit 4 is made of the same material as internal resistance elements R<SB>1</SB>and R<SB>2</SB>. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路に関する。
【０００２】
【従来の技術】
図５は従来技術のレベル変換回路の構成を示す回路図である。レベル変換回路１は、ＶＩ変換回路２とレベル変換信号出力回路３から構成されている。ＶＩ変換回路２は、基準電圧入力端子６、オペアンプＯＡ１、トランジスタＴｒ１〜Ｔｒ６、基準抵抗Ｒ_１を備え、基準電圧入力端子６から入力された基準電圧Ｖ_１を基準抵抗Ｒ_１に印加することにより、基準電流Ｉ_１に変換する。レベル変換信号出力回路３は、トランジスタＴｒ７，Ｔｒ８、レベル変換用抵抗Ｒ_２、レベル変換信号入力端子７、レベル変換信号出力端子８を備え、ＶＩ変換回路２の基準電流Ｉ_１をトランジスタＴｒ７，Ｔｒ８でｎ倍に逓倍してレベル変換用電流Ｉ_２を生成し、これをレベル変換用抵抗Ｒ_２に流すことによってレベル変換信号入力端子７から入力された信号Ｖ_０をレベル変換してレベル変換信号出力端子８からレベル変換出力電圧Ｖ_２を出力する。
【０００３】
基準電圧入力端子６から入力する基準電圧Ｖ_１は基準電圧発生回路４の基準電圧発生端子９から出力される。また、レベル変換信号入力端子７からの入力電圧Ｖ_０は、電流駆動型信号発生回路５のレベル変換信号発生端子１０から出力される入力電流Ｉ_０をロード抵抗Ｒ_０で電圧に変換して得られる。
【０００４】
ここで、レベル変換の方法について説明する。レベル変換自体は、レベル変換用抵抗Ｒ_２にレベル変換用電流Ｉ_２を流すことによって発生する電圧分だけレベル変換する単純な構成となっている。
【０００５】
【数１】

【０００６】
ここで、電流駆動型信号発生回路５からの入力電流Ｉ_０をロード抵抗Ｒ_０で電圧に変換してレベル変換信号入力端子７に入力するが、ロード抵抗Ｒ_０にはレベル変換用電流Ｉ_２も流れ込んでいるため、レベル変換回路１の入力信号Ｖ_０は、
【０００７】
【数２】

【０００８】
となる。ここで、レベル変換用電流Ｉ_２は基準電流Ｉ_１のｎ倍の電流量であり、基準電流Ｉ_１は基準電圧Ｖ_１を基準抵抗Ｒ_１に流すことによって発生する電流であることから、
【０００９】
【数３】

【００１０】
で表される。
【００１１】
（数２）および（数３）を（数１）に代入して変形すると、
【００１２】
【数４】

【００１３】
となり、レベル変換信号発生端子７から入力された信号Ｖ_０に対して、
【００１４】
【数５】

【００１５】
だけレベル変換された信号がレベル変換回路１から出力されることが分かる。
【００１６】
なお、レベル変換回路１、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４、電流駆動型信号発生回路５は、機能を説明するために必要とされる素子で構成されたものであり、図５に記載の構成以外にも同様の機能を有する回路が存在することは言うまでもない。
【００１７】
【特許文献１】
特開平９−３３０１３５号公報
【００１８】
【発明が解決しようとする課題】
（数４）で表されるように、レベル変換回路１のレベル変換出力電圧Ｖ_２は、基準電圧Ｖ_１、基準抵抗Ｒ_１、レベル変換用抵抗Ｒ_２、基準電流Ｉ_１とレベル変換用電流Ｉ_２の比ｎ、ロード抵抗Ｒ_０および入力電流Ｉ_０により決定される。このうち、基準電圧Ｖ_１およびロード抵抗Ｒ_０が受動部品によるものとして変動を考慮しなくても良いものとする。残りの基準抵抗Ｒ_１、レベル変換用抵抗Ｒ_２、電流比ｎおよび入力電流Ｉ_０は、製造工程でのばらつきや温度変動等により変化する。そのため、レベル変換出力電圧Ｖ_２の信号レベルが製造工程ばらつきや温度変動によって変化することとなり、レベル変換回路１のレベル変換出力電圧Ｖ_２を受ける次段の回路の入力信号レンジの設計に制約ができるという問題があった。
【００１９】
上記のような問題を解決する手段として、上記特許文献１で示されるような基準電圧Ｖ_１をトリミングするための回路を設ける方法が一般的に用いられる。しかし、回路規模の増大や制御回路の複雑化、そしてなによりもＬＳＩの製造後にトリミングしなければならないといった問題が残っていた。
【００２０】
本発明は、レベル変換出力電圧の信号レベルの製造工程ばらつきや温度変動によるばらつきを低減させることができるレベル変換回路を提供することを目的としている。
【００２１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を講じる。
【００２２】
第１の解決手段として、本発明によるレベル変換回路は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、前記基準電圧を発生する基準電圧発生回路は前記基準電圧を発生するための抵抗素子として前記内部抵抗素子と同じ材質の抵抗素子を有することを特徴とするものである。
【００２３】
これは、基準電圧発生回路を構成する抵抗素子について、基準電圧から基準電流を生成するための内部抵抗素子やレベル変換用電流を流して出力信号レベルを決めるための内部抵抗素子と同じ材質の抵抗素子を用いるものである。このことにより、製造ばらつきや温度変動等により内部抵抗素子の抵抗値が変動しても、レベル変換出力電圧のばらつきを低減する。
【００２４】
上記構成をより具体的レベルで展開すると、次のようにいうことができる。すなわち、基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、前記ＶＩ変換回路に前記基準電圧を与える基準電圧発生回路とを備えたレベル変換回路であって、前記基準電圧発生回路において前記基準電圧を発生するための抵抗素子を、前記内部抵抗素子と同じ材質の抵抗素子で構成してあることを特徴とする。
【００２５】
内部抵抗素子の抵抗値が割合αで変動する場合に、基準電圧も連動して割合βで変動させると、内部抵抗素子の抵抗値がある条件であれば、レベル変換出力電圧の変動を充分に抑制することができる。
【００２６】
第２の解決手段として、本発明によるレベル変換回路は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とするものである。
【００２７】
上記構成をより具体的レベルで展開すると、次のようにいうことができる。すなわち、基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、前記入力電流を出力する電流駆動型信号発生回路とを備えたレベル変換回路であって、前記電流駆動型信号発生回路は前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とする。
【００２８】
入力電流が割合γで変動する場合に、レベル変換用電流も連動して割合λで変動させると、レベル変換用電流がある条件であれば、温度変動等により入力電流が変動してもレベル変換出力電圧の変動を充分に抑制することができる。
【００２９】
【発明の実施の形態】
以下、本発明にかかわるレベル変換回路の実施の形態を図面に基づいて詳細に説明する。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１のレベル変換回路の構成を示す回路図である。
【００３１】
レベル変換回路１は、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４および電流駆動型信号発生回路５を備えている。ＶＩ変換回路２は、オペアンプＯＡ１、トランジスタＴｒ１〜Ｔｒ６、基準抵抗Ｒ_１を備えている。オペアンプＯＡ１は基準電圧発生回路４からの基準電圧Ｖ_１を入力し、トランジスタＴｒ６とともに安定した基準電圧Ｖ_１を生成し、基準抵抗Ｒ_１に印加することにより、トランジスタＴｒ１，Ｔｒ２，Ｔｒ６および基準抵抗Ｒ_１に基準電流Ｉ_１を流す。トランジスタＴｒ３，Ｔｒ４，Ｔｒ５はレベル変換信号出力回路３に電流情報を伝播し、基準電流Ｉ_１をｎ倍に逓倍したレベル変換用電流Ｉ_２をトランジスタＴｒ７，Ｔｒ８に流すように機能する。
【００３２】
レベル変換信号出力回路３においては、レベル変換用電流Ｉ_２をレベル変換用抵抗Ｒ_２に流す。レベル変換信号出力回路３のレベル変換信号入力端子７において、レベル変換用抵抗Ｒ_２とグラウンドとの間に直列にロード抵抗Ｒ_０が接続されている。電流駆動型信号発生回路５のレベル変換信号発生端子１０から出力された電流がレベル変換対象の入力電流Ｉ_０であって、レベル変換信号入力端子７に入力接続されている。ロード抵抗Ｒ_０には、入力電流Ｉ_０とレベル変換用電流Ｉ_２とが流れる。これによるレベル変換信号入力端子７の電圧がＶ_０である。トランジスタＴｒ８とレベル変換用抵抗Ｒ_２との接続点にレベル変換信号出力端子８が接続され、レベル変換信号入力端子７からの入力電流Ｉ_０による電圧Ｖ_０をレベル変換してレベル変換出力電圧Ｖ_２として出力するようになっている。以上の構成は従来技術と同様のものである。
【００３３】
基準電圧発生回路４は、電源電圧ＶＤＤに接続された抵抗素子Ｒ_３に直列接続の抵抗素子Ｒ_４を有しているが、この基準電圧発生回路４の抵抗素子Ｒ_４は基準抵抗Ｒ_１やレベル変換用抵抗Ｒ_２と同じ材質のもので構成されている。９は基準電圧発生端子である。
【００３４】
内部抵抗素子である基準抵抗Ｒ_１およびレベル変換用抵抗Ｒ_２のばらつきに対して、基準電圧発生回路４の抵抗素子Ｒ_４を、基準抵抗Ｒ_１およびレベル変換用抵抗Ｒ_２と同じ材質のものを用いている。これにより、基準抵抗Ｒ_１およびレベル変換用抵抗Ｒ_２のばらつきによるレベル変換出力電圧Ｖ_２のばらつきを低減させるように構成している。
【００３５】
次に、変動率をαとして、内部抵抗素子である基準抵抗Ｒ_１およびレベル変換用抵抗Ｒ_２がＲ_１（１＋α）、Ｒ_２（１＋α）という値にばらついた場合に、レベル変換出力電圧Ｖ_２の信号レベルのばらつきを低減させる手法について説明する。
【００３６】
【数６】

【００３７】
まず、前記（数４）を以下のように変形する。
【００３８】
【数７】

【００３９】
ここで、
【００４０】
【数８】

【００４１】
とした。さらに、
【００４２】
【数９】

【００４３】
として、（数７）に代入すると、
【００４４】
【数１０】

【００４５】
となる。ここで、Ｒ_２，Ｒ_１にそれぞれＲ_２（１＋α），Ｒ_１（１＋α）を代入すると
【００４６】
【数１１】

【００４７】
となり、Ｖ_２′の変動分ΔＶ_２′は、
【００４８】
【数１２】

【００４９】
となって、αの値に大きく依存することになる。
【００５０】
そこで、Ｒ_１，Ｒ_２がＲ_１（１＋α），Ｒ_２（１＋α）という値にばらつくのに連動して、Ｖ_１が、
【００５１】
【数１３】

【００５２】
という値にばらつくような回路構成とすると、前記（数１１）は、
【００５３】
【数１４】

【００５４】
となり、（数１０）のＶ_２から（数１４）のＶ_２″への変化分ΔＶは、
【００５５】
【数１５】

【００５６】
とすることができる。この（数１５）に従えば、βの値を最適化するような構成を採用することで、変化分ΔＶを抑えることができる。
【００５７】
αとβの比率をｋとする。
【００５８】
【数１６】

【００５９】
これを（数１５）に代入すると、
【００６０】
【数１７】

【００６１】
ここで、変数ｘの関数ｙを考える。
【００６２】
【数１８】

【００６３】
ｘを、例えば、−０．１≦ｘ≦０．１の範囲で、０．０１刻みで変化させたときのｙの変化をみると、ｙは充分に０に近い値をとり、ほとんど変動しない。
【００６４】
このことに基づいて、（数１７）の変化分ΔＶをできるだけ小さくするためには、
【００６５】
【数１９】

【００６６】
とすればよいと分かる。（数１９）が成立するときは、（数９）、（数８）より、
【００６７】
【数２０】

【００６８】
が成り立つ。そして、この場合、（数１７）は、次のようになる。
【００６９】
【数２１】

【００７０】
であり、例えば、−０．１≦α≦０．１の範囲では、
【００７１】
【数２２】

【００７２】
となる。αのさらに広い範囲でも成り立つ。すなわち、Ｒ_０＝Ｒ_２の条件で、Ｒ_１，Ｒ_２についてのαの変動に対して、β＝ｋ・αの関係（比例的関係）において、Ｖ_１をβ変動させれば、Ｖ_２の変動を充分に抑制することができる。
【００７３】
次のような別のアプローチもある。
【００７４】
（数１５）において、β＝ｋ・αを代入すると、
【００７５】
【数２３】

【００７６】
ここで、
【００７７】
【数２４】

【００７８】
とおく。すなわち、
【００７９】
【数２５】

【００８０】
とする。この場合、
【００８１】
【数２６】

【００８２】
が成立し、ΔＶ≒０となる。（数２１），（数２６）の変化分ΔＶを図２で実線で示す。破線は従来技術の場合である。
【００８３】
次に、具体的な例をあげて説明する。
【００８４】
（数２０）のようにＲ_０＝Ｒ_２であれば、その結果として、（数２１）が成立する。
【００８５】
一方、たとえＲ_０≠Ｒ_２であっても、（数２５）が成立すれば、すなわち、例えば、Ｒ_２＝２・Ｒ_１であってｋ＝１／３が成立するのであれば、また、Ｒ_２＝３・Ｒ_１であってｋ＝１／４が成立するのであれば、（数２６）が成立する。
【００８６】
すなわち、Ｒ_０＝Ｒ_２であれば、それだけで（数２０）が成立する。また、Ｒ_０≠Ｒ_２であっても、（数２５）のｋ＝１／（１＋Ｒ_２／Ｒ_０）が成立すればよい。
【００８７】
以上のような回路構成の調整によって、変化分ΔＶを抑えることができる。
【００８８】
（実施の形態２）
図３は本発明の実施の形態２のレベル変換回路の構成を示す回路図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００８９】
本実施の形態においては、基準電圧発生回路４における抵抗素子は、従来技術の図５の場合と同様に、レベル変換回路１の内部抵抗素子の構成素材とは特に関係を有するものとはなっていない。代わりに、電流駆動型信号発生回路５からロード抵抗Ｒ_０に流す入力電流Ｉ_０に対するレプリカ電流Ｉ_５をＶＩ変換回路２に作用させるように構成してある。そのために、電流駆動型信号発生回路５にレベル変換用レプリカ信号発生端子１１を設け、ＶＩ変換回路２にレベル変換レプリカ信号入力端子１２を設け、基準抵抗Ｒ_１とグラウンドとの間にレプリカ用ロード抵抗Ｒ_５を接続し、レベル変換用レプリカ信号発生端子１１をレベル変換レプリカ信号入力端子１２に接続している。これにより、レプリカ用ロード抵抗Ｒ_５に電流駆動型信号発生回路５からのレプリカ電流Ｉ_５を供給する。
【００９０】
電流駆動型信号発生回路５のレベル変換信号発生端子１０からの入力電流Ｉ_０がＩ_０（１＋γ）とばらついた場合に、レプリカ用ロード抵抗Ｒ_５にレプリカ電流Ｉ_５を流すことによって、レベル変換出力電圧Ｖ_２の信号レベルのばらつきを低減させる手法について説明する。
【００９１】
【数２７】

【００９２】
（数１）を（数２）の代入で以下のように変形する。
【００９３】
【数２８】

【００９４】
ここで、Ｉ_０にＩ_０（１＋γ）を代入すると、
【００９５】
【数２９】

【００９６】
となり、Ｖ_２′の変動分ΔＶ_２′は、（数２９）から（数２８）を引き算して、
【００９７】
【数３０】

【００９８】
となって、γの値に大きく依存することになる。
【００９９】
そこで、Ｉ_０がＩ_０（１＋γ）という値にばらつくのに連動して、Ｉ_２が、
【０１００】
【数３１】

【０１０１】
という値にばらつくような回路構成とすれば、前記（数２９）は、
【０１０２】
【数３２】

【０１０３】
となる。（数２８）のＶ_２から（数３２）のＶ_２″への変化分ΔＶは、
【０１０４】
【数３３】

【０１０５】
とすることができる。したがって、（数３３）に従えば、λの値を最適化するような構成を採用することで、変化分ΔＶを抑えることができる。このために、入力電流Ｉ_０のレプリカ電流Ｉ_５をレプリカ用ロード抵抗Ｒ_５に流すことにより、基準電流Ｉ_１に入力電流Ｉ_０のレプリカ電流Ｉ_５を加える回路構成を採用している。
【０１０６】
まず、レプリカ用ロード抵抗Ｒ_５にレプリカ電流Ｉ_５を流すことにより、基準電流Ｉ_１は、
【０１０７】
【数３４】

【０１０８】
となる。レベル変換用電流Ｉ_２は、基準電流Ｉ_１のｎ倍であるので、
【０１０９】
【数３５】

【０１１０】
である。ここで、レプリカ電流Ｉ_５も入力電流Ｉ_０と同様にＩ_５（１＋γ）という値にばらつくものとして、
【０１１１】
【数３６】

【０１１２】
とする。また、上記（数３１）のとおり、Ｉ_２→ Ｉ_２（１−λ）であるので、（数３５）は、
【０１１３】
【数３７】

【０１１４】
のようになる。これを変形して、
【０１１５】
【数３８】

【０１１６】
（数３５）を（数３８）に代入して整理すると、
【０１１７】
【数３９】

【０１１８】
となる。さらに、（数３９）を（数３３）に代入すると、
【０１１９】
【数４０】

【０１２０】
である。ここで、ΔＶ＝０とするには、レプリカ電流Ｉ_５が、
【０１２１】
【数４１】

【０１２２】
であればよい。レプリカ電流Ｉ_５が（数４１）を満たすときの（数４０）の変化分ΔＶを図４で実線で示す。破線は従来技術の場合である。
【０１２３】
一例として、Ｒ_１＝３００Ω、Ｒ_２＝１００Ω、Ｒ_０＝Ｒ_５＝５０Ω、ｎ＝４、Ｉ_０＝２４ｍＡとすると、（数４１）より、Ｉ_５＝１４ｍＡであれば、ΔＶ＝０となる。
【０１２４】
図４から分かるように、入力電流Ｉ_０のばらつき度合いγに対してレベル変換用電流Ｉ_２のばらつき度合いλが最適な値となるように回路構成を調整することによって、変化分ΔＶを抑えることができる。
【０１２５】
なお、上記実施の形態の説明においては、基準電圧発生回路４における抵抗素子がレベル変換回路１の内部抵抗素子の構成素材とは特に関係を有するものではないとしたが、実施の形態１と同様に、内部抵抗素子と同一素材の抵抗素子で基準電圧発生回路４を構成してもよい。
【０１２６】
また、上記のいずれの実施の形態においても、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４、電流駆動型信号発生回路５の具体的構成については、図示のものに限定するものではなく、同様の機能を有する回路構成であればどのようなものでも構わない。
【０１２７】
【発明の効果】
以上のように本発明によれば、基準電圧発生回路における基準電圧発生用の抵抗素子として内部抵抗素子と同じ材質のものを用いることにより、製造ばらつきや温度変動等により内部抵抗素子の抵抗値が変動しても、基準電圧も連動して変動させることができ、レベル変換出力電圧の信号レベルのばらつきを低減させることができる。
【０１２８】
また、レベル変換対象の入力電流に対するレプリカ電流を基準電流に加える回路構成を備えることにより、温度変動等により入力電流が変動しても、レプリカ電流によってレベル変換用電流も連動して変動させることができ、レベル変換出力電圧の信号レベルのばらつきを低減させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のレベル変換回路の構成を示す回路図
【図２】本発明の実施の形態１の場合のレベル変換出力電圧のばらつき低減の計算結果を示すグラフ
【図３】本発明の実施の形態２のレベル変換回路の構成を示す回路図
【図４】本発明の実施の形態２の場合のレベル変換出力電圧のばらつき低減の計算結果を示すグラフ
【図５】従来技術のレベル変換回路の構成を示す回路図
【符号の説明】
１レベル変換回路
２ＶＩ変換回路
３レベル変換信号出力回路
４基準電圧発生回路
５電流駆動型信号発生回路
６基準電圧入力端子
７レベル変換信号入力端子
８レベル変換信号出力端子
９基準電圧発生端子
１０レベル変換信号発生端子
１１レベル変換レプリカ信号発生端子
１２レベル変換レプリカ信号入力端子
Ｔｒ１〜Ｔｒ８ＭＯＳトランジスタ
ＯＡ１オペアンプ
Ｖ_０入力電圧
Ｖ_１基準電圧
Ｖ_２レベル変換出力電圧
Ｒ_０ロード抵抗
Ｒ_１基準抵抗
Ｒ_２レベル変換用抵抗
Ｒ_４基準電圧発生回路の抵抗素子
Ｒ_５レプリカ用ロード抵抗
Ｉ_０入力電流
Ｉ_１基準電流
Ｉ_２レベル変換用電流
Ｉ_５レプリカ電流[0001]
TECHNICAL FIELD OF THE INVENTION
According to the present invention, a reference current is generated by applying a reference voltage to a first internal resistance element, and a level conversion current obtained based on the reference current is caused to flow through a second internal resistance element, thereby providing an input current. To a level conversion circuit for converting a signal into a voltage signal.
[0002]
[Prior art]
FIG. 5 is a circuit diagram showing a configuration of a conventional level conversion circuit. The level conversion circuit 1 includes a VI conversion circuit 2 and a level conversion signal output circuit 3. VI conversion circuit 2, the reference voltage input terminal 6, an operational amplifier OA1, the transistors Tr1 to Tr6, comprising a reference resistor _{R 1,} by applying the reference voltages _{V 1} input from the reference voltage input terminal 6 to a reference resistor _{R 1} , into a reference current _{I 1.} Level conversion signal output circuit 3, the transistor Tr7, Tr8, the level converting resistor _{R 2,} the level conversion signal input terminal 7, includes a level conversion signal output terminal 8, the reference current _{I 1} of transistor Tr7 of VI conversion circuit 2, Tr8 To generate a level conversion current I ₂ , which flows through a level conversion resistor R ₂ to level convert the signal V ₀ input from the level conversion signal input terminal 7 to generate a level conversion signal. and it outputs the level-converted output voltage V ₂ from the output terminal 8.
[0003]
Reference voltages V ₁ to be input from the reference voltage input terminal 6 is output from the reference voltage generating terminal 9 of the reference voltage generating circuit 4. The input voltage V ₀ from the level conversion signal input terminal 7 is obtained by converting the input current I ₀ output from the level conversion signal generation terminal 10 of the current drive type signal generation circuit 5 into a voltage by the load resistor R _0. Can be
[0004]
Here, a method of level conversion will be described. Level conversion itself has a simple structure in which only the level conversion voltage of generated by flowing a level converting current I ₂ to the level converting resistor R _2.
[0005]
(Equation 1)

[0006]
Here, the input current I ₀ from the current drive type signal generation circuit 5 is converted into a voltage by the load resistor R ₀ and input to the level conversion signal input terminal 7, and the level conversion current I _{2 is} supplied to the load resistor R _0. , The input signal V ₀ of the level conversion circuit 1 is
[0007]
(Equation 2)

[0008]
It becomes. Since this case, the level conversion current I ₂ is the current amount of n times the reference current I _1, the reference current I ₁ is a current generated by passing a reference voltages V ₁ to the reference resistor R _1,
[0009]
[Equation 3]

[0010]
Is represented by
[0011]
Substituting (Equation 2) and (Equation 3) into (Equation 1) and transforming,
[0012]
(Equation 4)

[0013]
And the signal V ₀ input from the level conversion signal generation terminal 7 is
[0014]
(Equation 5)

[0015]
It can be seen that the level-converted signal is output from the level conversion circuit 1.
[0016]
The level conversion circuit 1, the VI conversion circuit 2, the level conversion signal output circuit 3, the reference voltage generation circuit 4, and the current drive type signal generation circuit 5 are composed of elements required for explaining the functions. It goes without saying that there is a circuit having a similar function other than the configuration shown in FIG.
[0017]
[Patent Document 1]
JP-A-9-330135
[Problems to be solved by the invention]
As represented by (Equation 4), the level conversion output voltage V ₂ of the level conversion circuit 1 is a reference voltage V ₁ , a reference resistor R ₁ , a level conversion resistor R ₂ , a reference current I _1, and a level conversion current. the ratio n of I _2, is determined by the load resistance _{R 0} and the input current _{I 0.} Among them, reference voltages V ₁ and load resistor R ₀ is assumed it is not necessary to account for variations as due to passive components. The remaining reference resistance R ₁ , level conversion resistance R ₂ , current ratio n, and input current I ₀ change due to variations in the manufacturing process, temperature fluctuations, and the like. Therefore, it is the signal level of the converted output voltage V ₂ is changed by the manufacturing process variations and temperature fluctuations, limitations on the input signal range of the design of the circuit of the next stage which receives the level converted output voltage V ₂ of the level conversion circuit 1 There was a problem that could be done.
[0019]
As means for solving the above problem, a method of providing a circuit for trimming a reference voltages V _1, as shown in Patent Document 1 is generally used. However, there remain problems such as an increase in circuit scale, a complicated control circuit, and, above all, trimming after manufacturing the LSI.
[0020]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a level conversion circuit capable of reducing a variation in a signal level of a level conversion output voltage due to a manufacturing process variation and a temperature variation.
[0021]
[Means for Solving the Problems]
The present invention takes the following measures to solve the above-mentioned problems.
[0022]
As a first solution, a level conversion circuit according to the present invention generates a reference current by applying a reference voltage to a first internal resistance element and converts a level conversion current obtained based on the reference current into a second current. A level conversion circuit that converts an input current into a voltage signal by flowing the internal resistance element to the internal resistance element, wherein the reference voltage generation circuit that generates the reference voltage is a resistance element for generating the reference voltage. And a resistor element made of the same material as that of the above.
[0023]
This is because the resistance elements of the reference voltage generation circuit are made of the same material as the internal resistance element for generating the reference current from the reference voltage and the internal resistance element for determining the output signal level by passing the level conversion current. An element is used. As a result, even if the resistance value of the internal resistance element fluctuates due to manufacturing fluctuation, temperature fluctuation, or the like, fluctuation in the level conversion output voltage is reduced.
[0024]
If the above configuration is developed at a more specific level, the following can be said. That is, a VI conversion circuit that generates a reference current by inputting a reference voltage and applying it to a first internal resistance element, and a level conversion current obtained by multiplying the reference current by the VI conversion circuit by a second internal resistance element A level conversion signal output circuit that converts an input current into a voltage signal by flowing the reference voltage to the voltage conversion circuit; and a reference voltage generation circuit that applies the reference voltage to the VI conversion circuit. The resistance element for generating the reference voltage is constituted by a resistance element made of the same material as the internal resistance element.
[0025]
When the resistance value of the internal resistance element fluctuates at the rate α and the reference voltage also fluctuates at the rate β, if the resistance value of the internal resistance element has a certain value, the fluctuation of the level conversion output voltage can be sufficiently reduced. Can be suppressed.
[0026]
As a second solution, a level conversion circuit according to the present invention generates a reference current by applying a reference voltage to a first internal resistance element, and converts a level conversion current obtained based on the reference current into a second current. A level conversion circuit for converting an input current into a voltage signal by flowing the internal current through the internal resistance element, the circuit having a circuit configuration for adding a replica current of the input current to the reference current.
[0027]
If the above configuration is developed at a more specific level, the following can be said. That is, a VI conversion circuit that generates a reference current by inputting a reference voltage and applying it to a first internal resistance element, and a level conversion current obtained by multiplying the reference current by the VI conversion circuit by a second internal resistance element A level conversion signal output circuit that converts an input current into a voltage signal by flowing the current drive signal to a current conversion type signal generation circuit that outputs the input current. A circuit configuration for adding a replica current of the input current to the reference current is provided.
[0028]
When the input current fluctuates at the rate γ, the level conversion current is also fluctuated at the rate λ in conjunction with the level conversion current. Fluctuations in the output voltage can be sufficiently suppressed.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a level conversion circuit according to the present invention will be described in detail with reference to the drawings.
[0030]
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of the level conversion circuit according to the first embodiment of the present invention.
[0031]
The level conversion circuit 1 includes a VI conversion circuit 2, a level conversion signal output circuit 3, a reference voltage generation circuit 4, and a current drive type signal generation circuit 5. VI conversion circuit 2 includes an operational amplifier OA1, the transistors Tr1 to Tr6, the reference resistor _{R 1.} Operational amplifier OA1 inputs the reference voltages _{V 1} from the reference voltage generating circuit 4 generates a reference voltages _{V 1} stably with transistor Tr6, by applying to the reference resistor _{R 1,} the transistors Tr1, Tr2, Tr6 and the reference resistor passing the reference current _{I 1} to R _1. Transistors Tr3, Tr4, Tr5 is the current information propagated to the level conversion signal output circuit 3, the reference current _{I 1} functions to flow the level converting current _{I 2} by multiplying n times the transistor Tr7, Tr8.
[0032]
In the level conversion signal output circuit 3, flow level converting current I ₂ to the level converting resistor R _2. In the level conversion signal input terminal 7 of the level conversion signal output circuit 3, the load resistance R ₀ in series are connected between the level converting resistor R ₂ and ground. The current output from the level conversion signal generation terminal 10 of the current drive type signal generation circuit 5 is the input current I ₀ to be level converted, and is connected to the level conversion signal input terminal 7. The input current I ₀ and the level conversion current I ₂ flow through the load resistor R ₀ . Voltage level conversion signal input terminal 7 by which it is V _0. Level conversion signal output terminal 8 to the connection point of the transistor Tr8 and the level converting resistor R ₂ is connected, the level conversion signal voltage V ₀ by the input current I ₀ and level conversion level converted output voltage V from the input terminal 7 ₂ is output. The above configuration is the same as in the prior art.
[0033]
Reference voltage generating circuit 4 has a resistor element R ₄ connected in series to the resistance element R ₃ connected to the power supply voltage VDD, and the resistance element R ₄ of the reference voltage generating circuit 4 is Ya reference resistor R ₁ and it consists of the same material as the level converting resistor R _2. 9 is a reference voltage generation terminal.
[0034]
For variations of the reference resistor R ₁ and the level converting resistor R ₂ is an internal resistance element, a resistance element R ₄ of the reference voltage generating circuit 4, the same material as the reference resistor R ₁ and the level converting resistor R ₂ Is used. Thus, it is configured to reduce the variation in the level converted output voltage V ₂ due to variation of the reference resistor R ₁ and the level converting resistor R _2.
[0035]
Next, assuming that the variation rate is α, when the reference resistance R ₁ and the level conversion resistance R _2, which are internal resistance elements, vary to values R ₁ (1 + α) and R ₂ (1 + α), the level conversion output voltage V _The method of reducing the variation of the signal level of No. ₂ will be described.
[0036]
(Equation 6)

[0037]
First, (Equation 4) is modified as follows.
[0038]
(Equation 7)

[0039]
here,
[0040]
(Equation 8)

[0041]
And further,
[0042]
(Equation 9)

[0043]
Substituting into (Equation 7) as
[0044]
(Equation 10)

[0045]
It becomes. Here, R ₂ (1 + α) and R ₁ (1 + α) are substituted for R ₂ and R ₁ respectively.
(Equation 11)

[0047]
Next, 'variation ΔV ₂ of the' _{V 2} is,
[0048]
(Equation 12)

[0049]
Thus, it greatly depends on the value of α.
[0050]
Then, in conjunction with the variation of R ₁ and R ₂ to the values of R ₁ (1 + α) and R ₂ (1 + α), V ₁ becomes
[0051]
(Equation 13)

[0052]
Assuming that the circuit configuration varies to the value
[0053]
[Equation 14]

[0054]
And the change ΔV from V ₂ in (Equation 10) to V ₂ ″ in (Equation 14) is
[0055]
(Equation 15)

[0056]
It can be. According to (Equation 15), the change ΔV can be suppressed by adopting a configuration that optimizes the value of β.
[0057]
Let the ratio between α and β be k.
[0058]
(Equation 16)

[0059]
Substituting this into (Equation 15) gives
[0060]
[Equation 17]

[0061]
Here, consider the function y of the variable x.
[0062]
(Equation 18)

[0063]
Looking at the change in y when x is changed in increments of 0.01 in the range of -0.1 ≦ x ≦ 0.1, for example, y takes a value sufficiently close to 0 and hardly fluctuates. .
[0064]
Based on this, in order to make the variation ΔV of (Equation 17) as small as possible,
[0065]
[Equation 19]

[0066]
It should be understood that When (Equation 19) holds, from (Equation 9) and (Equation 8),
[0067]
(Equation 20)

[0068]
Holds. Then, in this case, (Equation 17) becomes as follows.
[0069]
(Equation 21)

[0070]
For example, in the range of -0.1 ≦ α ≦ 0.1,
[0071]
(Equation 22)

[0072]
It becomes. This holds for a wider range of α. In other words, under the condition of R ₀ = R ₂ , if V ₁ is changed by β in the relationship of β = k · α (proportional relationship) with respect to the change of α in R ₁ and R ₂ , V ₂ Can be sufficiently suppressed.
[0073]
There are other approaches, such as:
[0074]
In Expression 15, when β = k · α is substituted,
[0075]
[Equation 23]

[0076]
here,
[0077]
(Equation 24)

[0078]
far. That is,
[0079]
(Equation 25)

[0080]
And in this case,
[0081]
(Equation 26)

[0082]
Holds, and ΔV ≒ 0. The change ΔV in (Equation 21) and (Equation 26) is shown by a solid line in FIG. The broken line is for the prior art.
[0083]
Next, a specific example will be described.
[0084]
If R ₀ = R ₂ as in (Equation 20), (Equation 21) holds as a result.
[0085]
On the other hand, even if R ₀ ≠ R ₂ , if (Equation 25) holds, that is, for example, if R ₂ = 2 · R ₁ and k = 1/3 holds, then If R ₂ = 3 · R ₁ and k = 1/4 holds, (Equation 26) holds.
[0086]
That is, if R ₀ = R ₂ , (Equation 20) is satisfied by itself. Even if R ₀ ≠ R ₂ , k = 1 / (1 + R ₂ / R ₀ ) in (Equation 25) may be satisfied.
[0087]
The change ΔV can be suppressed by adjusting the circuit configuration as described above.
[0088]
(Embodiment 2)
FIG. 3 is a circuit diagram showing a configuration of the level conversion circuit according to the second embodiment of the present invention. In FIG. 3, the same reference numerals as in FIG. 1 of the first embodiment denote the same components, and a detailed description thereof will be omitted.
[0089]
In the present embodiment, the resistance element in the reference voltage generation circuit 4 has a particular relationship with the constituent material of the internal resistance element of the level conversion circuit 1, as in the case of FIG. Absent. Alternatively, and are configured to exert a replica current I ₅ with respect to the input current I ₀ to flow from the current driven signal generating circuit 5 to the load resistor R ₀ in VI conversion circuit 2. Therefore, the level converting replica signal generating terminal 11 to the current driven signal generating circuit 5 is provided, the level conversion replica signal input terminal 12 provided in the VI conversion circuit 2, replica load between the reference resistor R ₁ and the ground the resistor R ₅ is connected, connects the level converting replica signal generating terminal 11 to the level converter replica signal input terminal 12. Thus, supplying a replica current I ₅ from the current driven signal generating circuit 5 to the replica load resistor R _5.
[0090]
When the input current I ₀ from the level conversion signal generation terminal 10 of the current drive type signal generation circuit 5 varies to I ₀ (1 + γ), the replica current I ₅ flows through the replica load resistor R ₅ to perform level conversion. It will be described technique to reduce variations in the signal level of the output voltage V _2.
[0091]
[Equation 27]

[0092]
(Equation 1) is transformed as follows by substitution of (Equation 2).
[0093]
[Equation 28]

[0094]
Here, substituting _I 0 (1 + _γ) to _{I 0,}
[0095]
(Equation 29)

[0096]
Next, the 'variation [Delta] V ₂ of' _{V 2,} by subtracting from equation (29) (Equation 28),
[0097]
[Equation 30]

[0098]
Which greatly depends on the value of γ.
[0099]
Therefore, in conjunction with the _{I 0} varies the value of _{I 0 (1 + γ),} I 2 is,
[0100]
[Equation 31]

[0101]
If the circuit configuration is such that the value varies,
[0102]
(Equation 32)

[0103]
It becomes. The change ΔV from V _{2 in} (Equation 28) to V ₂ ″ in (Equation 32) is
[0104]
[Equation 33]

[0105]
It can be. Therefore, according to (Equation 33), the change ΔV can be suppressed by adopting a configuration that optimizes the value of λ. Therefore, by passing a replica current I ₅ of the input current I ₀ to the replica load resistor R _5, it employs a circuit configuration in the reference current I ₁ is added replica current I ₅ of the input current I _0.
[0106]
First, by flowing a replica current _{I 5} in the replica load resistor _{R 5,} the reference current _{I 1} is
[0107]
(Equation 34)

[0108]
It becomes. Since the level conversion current I ₂ is n times the reference current I ₁ ,
[0109]
(Equation 35)

[0110]
It is. Here, assuming that the replica current I ₅ also varies to a value of I ₅ (1 + γ) similarly to the input current I ₀ ,
[0111]
[Equation 36]

[0112]
And Further, as shown in the above (Equation 31), since I ₂ → I ₂ (1−λ), (Equation 35) is
[0113]
(37)

[0114]
become that way. Transform this,
[0115]
[Equation 38]

[0116]
Substituting (Equation 35) into (Equation 38) and rearranging,
[0117]
[Equation 39]

[0118]
It becomes. Further, when (Equation 39) is substituted into (Equation 33),
[0119]
(Equation 40)

[0120]
It is. Here, the [Delta] V = 0, the replica current _{I 5,}
[0121]
(Equation 41)

[0122]
Should be fine. The variation ΔV of (number 40) when the replica current _{I 5} satisfies the equation (41) in FIG. 4 shown by a solid line. The broken line is for the prior art.
[0123]
As an example, assuming that R ₁ = 300Ω, R ₂ = 100Ω, R ₀ = R ₅ = 50Ω, n = 4, and I ₀ = 24 mA, from (Equation 41), if I ₅ = 14 mA, then ΔV = 0. Become.
[0124]
As it can be seen from FIG 4, by adjusting the circuit configuration as the degree of variation of the input current I level converting current I ₂ relative to the degree of variation γ of ₀ lambda is the optimum value, to suppress the variation ΔV Can be.
[0125]
In the description of the above embodiment, the resistance element in the reference voltage generation circuit 4 is not particularly related to the constituent material of the internal resistance element of the level conversion circuit 1, but the same as in the first embodiment. Alternatively, the reference voltage generating circuit 4 may be constituted by a resistance element made of the same material as the internal resistance element.
[0126]
In any of the above embodiments, the specific configurations of the VI conversion circuit 2, the level conversion signal output circuit 3, the reference voltage generation circuit 4, and the current drive type signal generation circuit 5 are limited to those shown in the drawings. Instead, any circuit configuration having the same function may be used.
[0127]
【The invention's effect】
As described above, according to the present invention, by using the same material as the internal resistance element as the resistance element for generating the reference voltage in the reference voltage generation circuit, the resistance value of the internal resistance element is reduced due to manufacturing variations, temperature fluctuations, and the like. Even if it fluctuates, the reference voltage can also be fluctuated in conjunction therewith, and the variation in the signal level of the level conversion output voltage can be reduced.
[0128]
In addition, by providing a circuit configuration for adding a replica current for the input current to be level-converted to the reference current, even if the input current fluctuates due to temperature fluctuations or the like, the level-converting current can be fluctuated in conjunction with the replica current. As a result, variation in the signal level of the level conversion output voltage can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a level conversion circuit according to a first embodiment of the present invention. FIG. 2 is a graph showing a calculation result of a variation reduction of a level conversion output voltage in the case of the first embodiment of the present invention. 3 is a circuit diagram showing a configuration of a level conversion circuit according to a second embodiment of the present invention. FIG. 4 is a graph showing a calculation result of a variation reduction of a level conversion output voltage in the case of a second embodiment of the present invention. Circuit diagram showing a configuration of a conventional level conversion circuit.
1 level conversion circuit 2 VI conversion circuit 3 level conversion signal output circuit 4 reference voltage generation circuit 5 current drive type signal generation circuit 6 reference voltage input terminal 7 level conversion signal input terminal 8 level conversion signal output terminal 9 reference voltage generation terminal 10 level Conversion signal generation terminal 11 Level conversion replica signal generation terminal 12 Level conversion replica signal input terminals Tr1 to Tr8 MOS transistor OA1 Operational amplifier V ₀ input voltage V ₁ reference voltage V ₂ level conversion output voltage R ₀ load resistance R ₁ reference resistance R ₂ level Conversion resistor R ₄ Resistance element R of reference voltage generating circuit ₅ Load resistance for replica I ₀ Input current I ₁ Reference current I ₂ Level conversion current I ₅ Replica current

Claims

A reference current is generated by applying a reference voltage to the first internal resistance element, and a current for level conversion obtained based on the reference current is caused to flow through the second internal resistance element, so that the input current is converted to a voltage signal. A level conversion circuit for converting,
A reference voltage generating circuit for generating the reference voltage includes a resistance element of the same material as the internal resistance element as a resistance element for generating the reference voltage.

A VI conversion circuit that generates a reference current by inputting a reference voltage and applying the reference voltage to the first internal resistance element;
A level conversion signal output circuit for converting an input current into a voltage signal by flowing a level conversion current obtained by multiplying the reference current by the VI conversion circuit through a second internal resistance element;
A reference voltage generation circuit that provides the VI conversion circuit with the reference voltage,
A level conversion circuit, wherein a resistance element for generating the reference voltage in the reference voltage generation circuit is formed of a resistance element made of the same material as the internal resistance element.

A reference current is generated by applying a reference voltage to the first internal resistance element, and a current for level conversion obtained based on the reference current is caused to flow through the second internal resistance element, so that the input current is converted to a voltage signal. A level conversion circuit for converting,
A level conversion circuit comprising a circuit configuration for adding a replica current of the input current to the reference current.

A VI conversion circuit that generates a reference current by inputting a reference voltage and applying the reference voltage to the first internal resistance element;
A level conversion signal output circuit for converting an input current into a voltage signal by flowing a level conversion current obtained by multiplying the reference current by the VI conversion circuit through a second internal resistance element;
A current-driven signal generating circuit that outputs the input current.
The level conversion circuit according to claim 1, wherein the current drive type signal generation circuit has a circuit configuration for adding a replica current of the input current to the reference current.