JP2004343858A

JP2004343858A - Switching power supply

Info

Publication number: JP2004343858A
Application number: JP2003135744A
Authority: JP
Inventors: Atsushi Asayama; 厚朝山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-05-14
Filing date: 2003-05-14
Publication date: 2004-12-02

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a power supply which responds to a variation caused by disturbance or the like quickly and enables high precision control in terms of a DC current. <P>SOLUTION: An operating means 16 operates an evaluation value of the difference between a target value and a detection value, an indexing means 17 indexes most significant several bits X of the evaluation value, an indexing means 19 indexes least significant several bits Y, control means 18 and 20 output signals Δt and Δt' from the X and Y, and a PWM signal generating circuit 21 calculates ΔT=Δt+Δt' and adds the ΔT to the current on-time T(k) of a switching element to generate a PWM signal for driving the switching element of a high voltage generating means 1. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、電子写真方式を用いた複写機，プリンタの高圧電源等の電源装置に関し、特にその出力の制御に関するものである。
【０００２】
【従来の技術】
近年のデジタル技術、半導体集積回路技術の急速な進歩により、複写機，プリンタのスイッチング電源の制御をデジタル化し制御用チップを作り電源装置内に実装することが行われている。
【０００３】
図６および図２（実施例１の高圧発生手段の回路図であるが、構成が変わらないので援用する）を用いて概略を説明する。
【０００４】
ここでは高圧Ａという一つの高圧出力のみに着目して説明する。複数の出力がある場合は、マルチプレクサ等を用いて、時分割制御を行うことで複数出力をも実現される。
【０００５】
１は画像形成プロセス形成のための高圧発生手段であり、高圧出力はＡとして、たとえば画像形成プロセス要素の現像スリーブに給電されている。
【０００６】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比とＰＷＭ信号のオン／オフ時間比率に応じて昇圧変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はインバータトランスＴ１を駆動するスイッチング素子である。
【０００７】
１１は高圧発生手段の出力電圧Ａの検出信号を取り込むサンプリング回路、１２はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１３は不図示の高圧シーケンス制御手段からの信号により高圧発生手段１の出力Ａの目標値を設定する目標値設定手段、１４は前記Ａ／Ｄ変換器１２の出力と目標値設定手段１３の出力の差分を演算する差分演算手段、１５は差分演算手段１４の出力を保持する保持手段、１６は保持手段１５の値を用いて目標値と検出された出力値との差分評価値Ｚを演算する演算手段、１８は差分評価値：Ｚを用いてスイッチング素子Ｑ４のＯＮ時間を演算する第一の制御手段であり、パルス幅の変動時間分Δｔを決定する、２１はＰＷＭ（ｐｕｌｓｅｗｉｄｔｈｍｏｄｕｌａｔｉｏｎ）信号生成手段であり、前記第一の制御手段の出力により、パルス幅の変動分ΔＴを決定し、現在のパルス幅ＴにΔｔを加えてスイッチング素子Ｑ４をオンさせる時間Ｔ＝Ｔ＋Δｔを出力する。
【０００８】
次に、各部品要素の接続、および一連の動作について説明する。
【０００９】
直流高圧発生手段
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、Ｔ１の他端はスイッチング素子Ｑ４に接続されている。スイッチング素子Ｑ４のゲートには、後述する高圧制御手段内のＰＷＭ信号生成手段２１からパルス信号（ＰＷＭ信号）が入力されスイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオードＤ３０１とコンデンサＣ２０１で整流しダイオードＤ３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００１０】
直流高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。
【００１１】
直流高圧制御手段
前記高圧発生手段１内の抵抗Ｒ１０１，Ｒ１０２により得られた高圧出力検出信号は、サンプリング手段１１に入力される。サンプリングに際しては、サンプリング周波数に応じた適切なローパスフィルタを通してから行うこととする。多出力を制御する場合にはサンプリング手段としてマルチプレクサ等を用いて各出力の検出信号を順次サンプリングする。
【００１２】
サンプリングされた高圧出力検出信号は、Ａ／Ｄ変換器１２に入力されデジタルデータに変換され差分演算手段１４の入力端子の一方に入力される。
【００１３】
高圧ユニットを制御する不図示のシーケンス制御ユニットは、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は目標値設定手段１３を通して、前記差分演算手段１４のもう一方の入力端子に入力される。差分演算手段１４は検出された出力値と設定された目標値の差分ΔＶを演算して保持手段１５に一時的に保持する。
【００１４】
保持された差分を用いて演算手段１６は、差分評価値Ｚを演算する。差分評価値Ｚとしてここでは、以下の値を用いる。
Ｚ＝Ｆ１＊ΔＶ（ｋ）………（１）式
ここで、ΔＶ（ｋ）：時刻ｋにおける検出された出力値と設定された目標値との差
Ｆ１：定数
（１）式は、現在の差分を評価した値である。
【００１５】
第一の制御手段１８では、前記Ｚの値に応じて、パルス幅の変動時間分（Δｔとする）を決定する。たとえば、Δｔ＝Ｚ＝０１００１１０（Ｂ）＝３８（Ｄ）として、スイッチング素子Ｑ４駆動信号であるＰＷＭ信号のＯＮパルス幅を３８パルス増加させる。高圧制御手段２のクロックとして２０ＭＨｚを用いたとすると、クロック３８パルス分は１．９μＳでありスイッチング素子Ｑ４のＯＮ時間幅をΔｔ＝１．９μＳ増加させる。
【００１６】
ＰＷＭ信号生成手段２１では、第一の制御手段の出力より、現在のスイッチング素子Ｑ４のＯＮ時間Ｔ（ｋ）にΔｔを加えて
Ｔ（Ｋ＋１）＝Ｔ（Ｋ）＋Δｔを新しくスイッチング素子Ｑ４のＯＮ時間とする。
【００１７】
以上の動作を繰り返すことにより、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００１８】
【発明が解決しようとする課題】
電子写真装置のさらなる高画質化をめざすためには、高圧電源装置には出力電圧（電流）精度の向上やより高速な応答が求められる。
【００１９】
前述の従来例での説明に用いたような“パルス幅の変化分Δｔとして目標値と観測値との差分に比例した値を用いる”という制御則ではなく、以下のような制御則を用いる場合もある。
（１）目標値との誤差＊係数Ｆ１
（２）目標値との誤差の変化率＊係数Ｆ２
等の和を取りその値により、パルス幅の演算を行う手法がある（ＰＤ制御）。
【００２０】
従来例にあげた差分比例制御または、前記ＰＤ制御をデジタル回路で実現する場合に以下の問題がある。
【００２１】
目標値との誤差が大きい場合または目標値との誤差の変化率が大きい場合には、前記演算による和は大きな桁数になる。たとえば、目標値との誤差を１０ビットで検出し、係数Ｆ１として５ビットとった場合には、その積は１５ビットになる場合がある。一方スイッチング素子Ｑ４をＯＮさせるＯＮ時間の最大値が、２０ｕＳとすると、ＯＮパルス生成回路のクロックは、２０ｕＳを１５ビットで割ると、０．６１ｎＳとなる、つまり、１．６３８４ＧＨｚのクロックが必要になる。現実には、０．６１ｎＳ毎にパルス幅を設定する必要もなく、５０ｎＳ毎で充分でありその場合クロックは２０ＭＨｚとなる。
【００２２】
そこで、数ビットシフトにより桁数を小さく丸めてその値に応じたパルス幅変化を与えている。ところが、目標値との誤差が小さい場合には、前記演算による和は小さな桁数になり前記と同様に、数ビットシフトにより桁数を小さく丸めてその値に応じたパルス幅変化を与えようとするとゼロになってしまい制御出来ない残留誤差が発生する。
【００２３】
この問題を解決するためには、▲１▼目標値との誤差の積分項＊係数Ｆ３を前記計算に加える（ＰＩＤ制御）、▲２▼パルス幅の変化ステップを細かくして、数ビットシフトにより桁数を小さく丸めることをやめる、という２つの手法が考えられる。
【００２４】
▲１▼の場合には、デジタル演算部において、過去の誤差項を多数保持しておく必要が生じるなど回路規模が大きくなりＡＳＩＣ容量の増大につながるおそれがある。
【００２５】
▲２▼の場合には、基本クロックを早くする必要が生じ、制御に用いるＡＳＩＣなどを高速タイプにする必要がある。
【００２６】
本発明は、このような状況のもとでなされたもので、電源装置において、外乱等による変動に対して高速応答し、且つ直流的には高精度の制御を実現することを課題とするものである。
【００２７】
【課題を解決するための手段】
前記課題を解決するため、本発明では、電源装置を次の（１）ないし（８）のとおりに構成し、電源装置の制御方法を次の（９）のとおりに構成し、さらにこの方法を実現するためのプログラムを次の（１０）のとおりに構成する。
【００２８】
（１）出力発生装置と、該出力発生装置を制御する制御装置とを備え、該出力発生装置の出力を制御するスイッチング電源装置において、
前記出力発生装置は、トランスと、該トランスに接続された整流手段と、前記制御装置により生成されたスイッチング信号により前記トランスを駆動するスイッチング素子とより構成され、
前記制御装置は、前記整流手段の出力電圧または出力電流を検出する出力検出手段と、該出力検出手段の検出値をサンプリングするサンプリング手段と、該サンプリング手段の出力をデジタル値に変換するＡ／Ｄ変換手段と、前記出力電圧または出力電流の目標値をデジタル値で設定する目標値設定手段と、前記Ａ／Ｄ変換手段からの出力と前記目標値設定手段で設定した目標値との差分を演算する差分演算手段と、該差分演算手段で演算した差分を保持する保持手段と、該保持手段で保持する差分を用いて、目標値と検出値の差分の評価値を演算する演算手段と、該演算手段で演算した評価値より、任意のデータ長のブロックを複数個抜き出しデータブロック１〜データブロックＮ（Ｎは正の整数）とするデータブロック切り出し手段と、前記データブロック１〜データブロックＮよりそれぞれ、制御信号１〜制御信号Ｎを出力する制御手段と、前記制御手段の制御信号１〜制御信号Ｎより前記スイッチング素子を駆動するＰＷＭ信号を生成するＰＷＭ信号生成手段とより構成されている、
ことを特徴とするスイッチング電源装置。
【００２９】
（２）前記（１）に記載のスイッチング電源装置において、
前記演算手段は、保持されていた過去の差分と新たに演算された現在の差分の偏差である差分変差項を演算する手段と、前記現在の差分項と前記差分変差項とを、重み付け加算を行う加算手段と
より構成されていることを特徴とするスイッチング電源装置。
【００３０】
（３）前記（１）に記載のスイッチング電源装置において、
前記制御装置で、任意の制御信号が所定の値より大きい場合には、該制御信号とは別の任意の制御信号の値を無視してＰＷＭ信号を生成することを特徴とするスイッチング電源装置。
【００３１】
（４）前記（１）に記載のスイッチング電源装置において、
前記目標値と検出値の差分の評価値が所定の範囲外にある時には、任意の制御信号に上限または下限を設けることを特徴とするスイッチング電源装置。
【００３２】
（５）前記（１）に記載のスイッチング電源装置において、
前記ＰＷＭ信号生成手段において、制御信号１〜制御信号Ｎの和にもとづいてＰＷＭ信号を生成することを特徴とするスイッチング電源装置。
【００３３】
（６）前記（１）に記載のスイッチング電源装置において、
前記データブロックとして、前記目標値と検出値の差分の評価値の上位数ビットと、下位数ビットを用いることを特徴とするスイッチング電源装置。
【００３４】
（７）前記（１）ないし（６）のいずれかに記載のスイッチング電源装置において、
目標値と検出値の差分の評価値に符号ビットを持たせ、任意のデータブロックに、前記符号ビットを付加することを特徴とするスイッチング電源装置。
【００３５】
（８）出力発生装置と、該出力発生装置を制御する制御装置とを備え、該出力発生装置の出力を制御するスイッチング電源装置において、
前記制御装置は、前記出力発生装置の出力値とその目標値の差分にかかるデジタル信号から、上位数ビットと下位数ビットを抜き出し、該上位数ビットと下位数ビットにもとづいて該出力発生装置の出力を制御することを特徴とするスイッチング電源装置。
【００３６】
（９）出力発生装置と、該出力発生装置を制御する制御装置とを備え、該出力発生装置の出力を制御するスイッチング電源装置における出力制御方法であって、
前記出力発生装置の出力値とその目標値の差分にかかるデジタル信号から、上位数ビットと下位数ビットを抜き出し、該上位数ビットと下位数ビットにもとづいて該出力発生装置の出力を制御することを特徴とするスイッチング電源装置における出力制御方法。
【００３７】
（１０）前記（９）記載の出力制御方法を実現するためのプログラム。
【００３８】
【発明の実施の形態】
以下本発明の実施の形態を高圧電源装置の実施例により詳しく説明する。なお、本発明は、装置の形に限らず、実施例の説明に裏付けられて、方法の形で、さらにこの方法を実現するためのプログラムの形で実施することもできる。
【００３９】
【実施例】
（実施例１）
実施例１である“高圧電源装置”を図１ないし３を参照して説明する。
【００４０】
図１は、本実施例である画像形成プロセス形成のための高圧電源装置の構成を示す図であり、図２はその高圧発生手段の構成を詳述した図である。図３は、図１の演算手段１６の内部のブロック図である。
【００４１】
図１，図２において、１は画像形成プロセス形成のための高圧発生手段であり、高圧出力はＡとして、たとえば画像形成プロセス要素の現像スリーブに給電されている。
【００４２】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比とＰＷＭ信号のオン／オフ時間比率に応じて昇圧変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はＴ１のインバータトランスを駆動するスイッチング素子である。
【００４３】
１１は高圧発生手段１の出力電圧Ａの検出信号を取り込むサンプリング回路、１２はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１３は不図示の高圧シーケンス制御手段からの信号により高圧発生手段１の出力Ａの目標値を設定する目標値設定手段、１４は前記Ａ／Ｄ変換器１２の出力と目標値設定手段１３の出力の差分を演算する差分演算手段、１５は差分演算手段１４の出力を保持する保持手段、１６は保持手段１５の値を用いて目標値と検出された出力値との差分評価値Ｚを演算する演算手段、１７は差分評価値Ｚの下位数ビットを切り捨て上位数ビットを切り出し差分評価値上位項：Ｘとする手段、１８は差分評価値上位項：Ｘを用いて高速応答するような第一の制御手段であり、パルス幅の変動時間分（Δｔとする）を決定する。１９は差分評価値Ｚの下位数ビットを切り出し差分評価値上位項：Ｙとする手段、２０は差分評価値下位項：Ｙを用いて低速で誤差をなくすような第二の制御手段であり、Δｔの補正項Δｔ’を決定する。２１はＰＷＭ信号生成手段であり、前記、第一と第二の制御手段の出力により、ΔＴ＝（Δｔ＋Δｔ’）を算出し、パルス幅の変動分ΔＴを決定し、スイッチング素子Ｑ４をオンさせる時間Ｔ＝Ｔ＋ΔＴを出力する。
【００４４】
次に、各部品要素の接続、および一連の動作について説明する。
【００４５】
直流高圧発生手段
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、トランスＴ１の他端はスイッチング素子Ｑ４に接続されている。スイッチング素子Ｑ４のゲートには、後述する高圧制御手段内のＰＷＭ信号生成手段２１からパルス信号（ＰＷＭ信号）が入力されスイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオードＤ３０１とコンデンサＣ２０１で整流しダイオードＤ３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００４６】
直流高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。
【００４７】
直流高圧制御手段
前記高圧発生手段１内の抵抗Ｒ１０１，Ｒ１０２により得られた高圧出力検出信号は、サンプリング手段１１に入力される。サンプリングに際しては、サンプリング周波数に応じた適切なローパスフィルタを通してから行うこととする。多出力を制御する場合にはサンプリング手段としてマルチプレクサ等を用いて各出力の検出信号を順次サンプリングする。
【００４８】
サンプリングされた高圧出力検出信号は、Ａ／Ｄ変換器１２に入力されデジタルデータに変換され差分演算手段１４の入力端子の一方に入力される。
【００４９】
高圧ユニットを制御する不図示のシーケンス制御ユニットは、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は目標値設定手段１３を通して、前記差分演算手段１４のもう一方の入力端子に入力される。差分演算手段１４は検出された出力値と設定された目標値の差分ΔＶを演算して保持手段１５に一時的に保持する。
【００５０】
保持された差分を用いて演算手段１６は、差分評価値Ｚを演算する。演算手段１６の構成はは図３のとおりであり、この構成により以下の差分評価値の演算を行う。
【００５１】
差分評価値Ｚとしてここでは、以下の値を用いる。
Ｚ＝Ｆ１＊ΔＶ（ｋ）＋Ｆ２＊｛ΔＶ（ｋ）−ΔＶ（ｋ−１）｝………（１）式
ここで、ΔＶ（ｋ）：時刻ｋにおける検出された出力値と設定された目標値との差
ΔＶ（ｋ−１）：時刻ｋより１回過去のサンプリング時刻ｋ−１において検出された出力値と設定された目標値との差
Ｆ１，Ｆ２：定数（重み付け係数）
（１）式において、前半部分：Ｆ１＊ΔＶ（ｋ）は、現在の差分を評価した値（現在の差分項）であり、後半部分：Ｆ２＊｛ΔＶ（ｋ）−ΔＶ（ｋ−１）｝は、差分が増えているのか、減っているのかという差分の変動を評価した値（差分変差項）である。
【００５２】
上位ビット切り出し手段１７においては、（１）式で演算されたＺ：差分評価値の上位数ビットを切り出す。
【００５３】
たとえば、Ｚ＝０１００１１０１１０（Ｂ）（ただし、最上位ビットは符号ビット）
とすると、Ｚの上位７ビットを切り出し
差分評価値上位項：Ｘ＝０１００１１０（Ｂ）
とする。ただし（Ｂ）は２進数を（Ｄ）は１０進数を表す。
【００５４】
第一の制御手段１８では、前記Ｘの値に応じて、パルス幅の変動時間分（Δｔとする）を決定する。たとえば、Δｔ＝２＊Ｘ＝２＊３８（Ｄ）として、スイッチング素子Ｑ４駆動信号であるＰＷＭ信号のＯＮパルス幅を７６パルス増加させる。高圧制御回路のクロックとして２０ＭＨｚを用いたとすると、クロック７６パルス分は３．８μＳでありスイッチング素子Ｑ４のＯＮ時間幅をΔｔ＝３．８μＳ増加させる。
【００５５】
下位ビット切り出し手段１９においては、（１）式で演算されたＺ：差分評価値の下位数ビットを切り出す。
たとえば、Ｚ＝０１００１１０１１０（Ｂ）
とすると、Ｚの下位３ビットを切り出し
Ｙ’＝１１０（Ｂ）とし、符号ビットを加えて
差分評価値下位項：Ｙ＝０１１０（Ｂ）
とする。
【００５６】
第二の制御手段２０では、前記Ｙの値に応じて、パルス幅の変動時間分Δｔの補正項（Δｔ’とする）を決定する。Δｔ’の決定方法の１例としては、
Δｔ≠０の場合
Δｔ’＝０
Δｔ＝０の場合
Ｙ＝０の場合
Δｔ’＝０
Ｙ＞０の場合
Δｔ’＝１
Ｙ＜０の場合
Δｔ’＝−１
とする。つまり、Ｘ＝０且つＹ≠０の場合のみ、スイッチング素子Ｑ４駆動信号であるＰＷＭ信号のＯＮパルス幅を±１パルス変化させる意味を持つ。
ＰＷＭ信号生成手段２１では、第一の制御手段の出力Δｔと、第二の制御手段の出力Δｔ’を加算して、ΔＴ＝Δｔ＋Δｔ’を算出し、現在のスイッチング素子Ｑ４のＯＮ時間Ｔ（ｋ）にΔＴを加えて
Ｔ（Ｋ＋１）＝Ｔ（Ｋ）＋ΔＴを新しくスイッチング素子Ｑ４のＯＮ時間とする。
【００５７】
本実施例における差分評価値Ｚとパルス幅変動時間ΔＴとの関係を図４に示す。
【００５８】
以上説明した動作により、高圧発生手段１の出力Ａは、第一の制御手段の働きにより高速に目標値の近傍に収束させることができる。その後、第二の制御手段の働きにより低速で、目標値との偏差がゼロになるように収束させることができる。
【００５９】
（実施例２）
実施例２である“電源装置”を説明する。ハードウエア構成は，実施例１と同様なので，図１，図２を援用し説明する。
【００６０】
本実施例では、実施例１と比べて、第一、第二の制御手段の動作が異なる。実施例１と同様に、保持された差分を用いて演算手段１６で、差分評価値Ｚを演算する。差分評価値Ｚとしてここでは、以下の値を用いる。
Ｚ＝Ｆ１＊ΔＶ（ｋ）＋Ｆ２＊｛ΔＶ（ｋ）−ΔＶ（ｋ−１）｝………（１）式
ここで、ΔＶ（ｋ）：時刻ｋにおける検出された出力値と設定された目標値との差
ΔＶ（ｋ−１）：時刻ｋより１回過去のサンプリング時刻ｋ−１において検出された出力値と設定された目標値との差
Ｆ１，Ｆ２：定数
上位ビット切り出し手段１７においては、（１）式で演算されたＺ：差分評価値の上位数ビットを切り出す。
たとえば、Ｚ＝０１００１１０１１０（Ｂ）（ただし、最上位ビットは符号ビット）
とすると、Ｚの上位７ビットを切り出し
差分評価値上位項：Ｘ＝０１００１１０（Ｂ）
とする。ただし（Ｂ）は２進数を（Ｄ）は１０進数を表す。
【００６１】
第一の制御手段１８では、前記Ｘの値に応じて、パルス幅の変動時間分（Δｔとする）を決定する。
（１）−３１（Ｄ）≦Ｘ≦＋３１の場合
Δｔ＝２＊Ｘ
（２）Ｘ＜−３１（Ｄ）の場合
Δｔ＝−６２（Ｄ）
（３）３１（Ｄ）＜Ｘの場合
Δｔ＝６２（Ｄ）
たとえば、Ｘ＝０１００１１０（Ｂ）＝３８（Ｄ）として、
前記（３）より、Δｔ＝＋６２
スイッチング素子Ｑ４駆動信号であるＰＷＭ信号のＯＮパルス幅を６２パルス分増加させる。高圧制御回路のクロックとして２０ＭＨｚを用いたとすると、クロック６２パルス分は３．１μＳでありスイッチング素子Ｑ４のＯＮ時間幅をΔｔ＝３．１μＳ増加させる。
下位ビット切り出し手段１９においては、（１）式で演算されたＺ：差分評価値の下位数ビットを切り出す。
たとえば、Ｚ＝０１００１１０１１０（Ｂ）
とすると、Ｚの下位３ビットを切り出し
Ｙ’＝１１０（Ｂ）とし、符号ビットを加えて
差分評価値下位項：Ｙ＝０１１０（Ｂ）
とする。
【００６２】
第二の制御手段２０では、前記Ｙの値に応じて、パルス幅の変動時間分Δｔの補正項（Δｔ’とする）を決定する。Δｔ’の決定方法の１例としては、
Δｔ≠０の場合
Δｔ’＝０
Δｔ＝０の場合
Ｙ＝０の場合
Δｔ’＝０
Ｙ＞０の場合
Δｔ’＝１
Ｙ＜０の場合
Δｔ’＝−１
とする。つまり、Ｘ＝０且つＹ≠０の場合のみ、スイッチング素子Ｑ４駆動信号であるＰＷＭ信号のＯＮパルス幅を±１パルス変化させる意味を持つ。
【００６３】
ＰＷＭ信号生成手段２１では、第一の制御手段１８の出力Δｔと、第二の制御手段２０の出力Δｔ’を加算して、ΔＴ＝Δｔ＋Δｔ’を算出し、現在のスイッチング素子Ｑ４のＯＮ時間Ｔ（ｋ）にΔＴを加えて
Ｔ（Ｋ＋１）＝Ｔ（Ｋ）＋ΔＴを新しくスイッチング素子Ｑ４のＯＮ時間とする。
【００６４】
本実施例における差分評価値Ｚとパルス幅変動時間ΔＴとの関係を図５に示す。
【００６５】
以上説明した動作により、高圧発生手段の出力Ａは、第一の制御手段の働きにより高速に目標値の近傍に収束させることができる。その後、第二の制御手段の働きにより低速で、目標値との偏差がゼロになるように収束させることができる。さらに、電源の起動時等Ｚ：差分評価値が非常に大きい場合には、パルス幅の変動上限を制限することができるのでソフトな起動が実現できる。
【００６６】
なお、以上の各実施例では、差分評価値Ｚを上位７ビットと下位３ビットの２ブロックで切り出しているが、本発明はこれに限らず、任意のビット数の、任意ブロック数で切り出し、適宜の決定方法で変動時間Δｔ、Δｔ’…を決定する形で同様に実施することができる。また、各実施例では、出力電圧を制御しているが、これに限らず、出力電流を制御する形で同様に実施することもできる。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、外乱等による変動に対して高速応答し且つ、直流的には高精度の制御を実現できる。
【図面の簡単な説明】
【図１】実施例１の構成を示すブロック図
【図２】高圧発生手段の回路図
【図３】演算手段の構成を示すブロック図
【図４】差分評価値とパルス幅変動時間の関係を示す図
【図５】実施例２における差分評価値とパルス幅変動時間の関係を示す図
【図６】従来例の構成を示す図
【符号の説明】
１高圧発生手段
２高圧制御手段[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device such as a high-voltage power supply for a copying machine and a printer using an electrophotographic method, and more particularly to control of the output thereof.
[0002]
[Prior art]
2. Description of the Related Art With the rapid progress of digital technology and semiconductor integrated circuit technology in recent years, control of a switching power supply of a copying machine and a printer has been digitized to produce a control chip and mount it in a power supply device.
[0003]
The outline will be described with reference to FIG. 6 and FIG. 2 (which is a circuit diagram of the high-voltage generating means of the first embodiment, which is used because the configuration does not change).
[0004]
Here, the description will focus on only one high-voltage output called high-voltage A. When there are a plurality of outputs, a plurality of outputs are also realized by performing time division control using a multiplexer or the like.
[0005]
Reference numeral 1 denotes a high voltage generating means for forming an image forming process, and a high voltage output is supplied as A to, for example, a developing sleeve of an image forming process element.
[0006]
First, each component will be described. T1 is an inverter transformer that boosts and converts a voltage input to the primary side according to a primary / secondary winding ratio and an on / off time ratio of a PWM signal and outputs a predetermined voltage to the secondary side; Q4 is a switching element for driving the inverter transformer T1.
[0007]
11 is a sampling circuit for taking in a detection signal of the output voltage A of the high voltage generating means, 12 is an A / D converter for converting an analog signal into a digital signal, and 13 is a high voltage generating means 1 based on a signal from a high voltage sequence control means (not shown). Target value setting means for setting the target value of the output A, 14 is a difference calculation means for calculating the difference between the output of the A / D converter 12 and the output of the target value setting means 13, and 15 is the output of the difference calculation means 14 Means for calculating the difference evaluation value Z between the target value and the detected output value by using the value of the holding means 15, and 18 means the switching element Q4 using the difference evaluation value: Z. The first control means for calculating the ON time, which determines the variation time Δt of the pulse width, 21 is a PWM (pulse width modulation) signal generation means, The pulse width variation ΔT is determined by the output of one control means, and Δt is added to the current pulse width T to output a time T = T + Δt for turning on the switching element Q4.
[0008]
Next, connection of each component element and a series of operations will be described.
[0009]
A predetermined voltage is input as a B voltage to the primary side input of the DC high voltage generating means transformer T1, and the other end of T1 is connected to the switching element Q4. A pulse signal (PWM signal) is input to the gate of the switching element Q4 from a PWM signal generating means 21 in the high-voltage control means described later, and the switching element Q4 performs a switching operation in accordance with the PWM signal to thereby perform the transformer T1. A pulse output corresponding to the turns ratio and the PWM signal is obtained on the secondary side of. The pulse output is rectified by the diode D301 and the capacitor C201 to generate a DC high voltage output on the cathode side of the diode D301. T1, Q4, D301, and C201 are generally called flyback type (or on / off type) converters, and output a higher voltage as the on-time ratio in the switching operation of the switching element Q4 is larger.
[0010]
A resistor R101 and a resistor R102 are connected to the DC high-voltage output, and a voltage stepped down by resistance division of each resistor, that is, a detection signal of a high-voltage output is output.
[0011]
DC high voltage control means The high voltage output detection signal obtained by the resistors R101 and R102 in the high voltage generating means 1 is input to the sampling means 11. Sampling is performed after passing through an appropriate low-pass filter according to the sampling frequency. When controlling multiple outputs, a detection signal of each output is sequentially sampled using a multiplexer or the like as a sampling means.
[0012]
The sampled high voltage output detection signal is input to the A / D converter 12, converted into digital data, and input to one of the input terminals of the difference calculation means 14.
[0013]
A sequence control unit (not shown) for controlling the high-voltage unit outputs digital data corresponding to the output set value (target value) of the high-voltage output A, and the target value is transmitted through the target value setting means 13 to the difference calculation means. 14 is input to the other input terminal. The difference calculation means 14 calculates a difference ΔV between the detected output value and the set target value, and temporarily stores the difference ΔV in the holding means 15.
[0014]
The calculating means 16 calculates the difference evaluation value Z using the held difference. Here, the following values are used as the difference evaluation value Z.
Z = F1 * ΔV (k) (1) where ΔV (k) is the difference between the detected output value at time k and the set target value F1: the constant (1) is Is a value obtained by evaluating the difference between.
[0015]
The first control means 18 determines the variation time (Δt) of the pulse width according to the value of Z. For example, assuming that Δt = Z = 0100110 (B) = 38 (D), the ON pulse width of the PWM signal which is the switching element Q4 drive signal is increased by 38 pulses. Assuming that 20 MHz is used as the clock of the high-voltage control means 2, the amount of 38 clock pulses is 1.9 μS, and the ON time width of the switching element Q4 is increased by Δt = 1.9 μS.
[0016]
The PWM signal generating means 21 adds Δt to the current ON time T (k) of the switching element Q4 based on the output of the first control means to newly set T (K + 1) = T (K) + Δt to ON of the switching element Q4. Time.
[0017]
By repeating the above operation, the high voltage output A is controlled to a predetermined value according to the target value.
[0018]
[Problems to be solved by the invention]
In order to further improve the image quality of the electrophotographic apparatus, a high-voltage power supply apparatus is required to have improved output voltage (current) accuracy and a faster response.
[0019]
When the following control law is used instead of the control law of “using a value proportional to the difference between the target value and the observed value as the pulse width change Δt” used in the description of the conventional example described above. There is also.
(1) Error from target value * Coefficient F1
(2) Change rate of error from target value * Coefficient F2
There is a method of calculating the pulse width based on the value of the sum of the values (PD control).
[0020]
When the differential proportional control or the PD control described in the conventional example is realized by a digital circuit, there are the following problems.
[0021]
When the error from the target value is large or when the rate of change of the error from the target value is large, the sum of the above calculations becomes a large number of digits. For example, if an error from the target value is detected by 10 bits and the coefficient F1 is set to 5 bits, the product may be 15 bits. On the other hand, if the maximum value of the ON time for turning on the switching element Q4 is 20 uS, the clock of the ON pulse generation circuit is 0.61 nS when 20 uS is divided by 15 bits, that is, a clock of 1.6384 GHz is required. Become. In reality, it is not necessary to set the pulse width every 0.61 nS, and every 50 nS is sufficient, in which case the clock is 20 MHz.
[0022]
Therefore, the number of digits is rounded down by a few bit shift, and a pulse width change corresponding to the value is given. However, when the error from the target value is small, the sum by the above calculation becomes a small number of digits, and in the same manner as described above, the number of digits is rounded to a small number by a few bit shift to give a pulse width change according to the value. Then, it becomes zero and a residual error that cannot be controlled occurs.
[0023]
In order to solve this problem, (1) an integral term of an error from a target value * a coefficient F3 is added to the above calculation (PID control), (2) a step of changing the pulse width is made fine, and a few bits are shifted. There are two methods of stopping rounding the number of digits to a small value.
[0024]
In the case of (1), the digital arithmetic unit needs to hold a large number of past error terms, so that the circuit scale becomes large, which may lead to an increase in ASIC capacity.
[0025]
In the case of (2), it is necessary to speed up the basic clock, and it is necessary to use an ASIC or the like used for control of a high-speed type.
[0026]
The present invention has been made under such a circumstance, and it is an object of the present invention to realize a high-speed response to fluctuations due to disturbances and the like in a power supply device, and to realize high-precision DC control. It is.
[0027]
[Means for Solving the Problems]
In order to solve the above problem, in the present invention, the power supply device is configured as in the following (1) to (8), the control method of the power supply device is configured as in the following (9), and this method is further performed. A program to be realized is configured as in the following (10).
[0028]
(1) A switching power supply device that includes an output generation device and a control device that controls the output generation device, and controls an output of the output generation device.
The output generator includes a transformer, a rectifier connected to the transformer, and a switching element that drives the transformer with a switching signal generated by the controller.
The control device includes an output detection unit that detects an output voltage or an output current of the rectification unit, a sampling unit that samples a detection value of the output detection unit, and an A / D that converts an output of the sampling unit into a digital value. Conversion means; target value setting means for setting the target value of the output voltage or output current as a digital value; and calculating a difference between the output from the A / D conversion means and the target value set by the target value setting means. Calculating means for calculating the difference between the target value and the detected value by using the difference held by the holding means; and A data block extracting unit that extracts a plurality of blocks having an arbitrary data length from the evaluation value calculated by the calculating unit and sets them as data blocks 1 to N (N is a positive integer); Control means for outputting control signals 1 to N from the data block 1 to data block N, respectively; and a PWM signal for generating a PWM signal for driving the switching element from the control signals 1 to N of the control means. And generating means,
A switching power supply device characterized by the above-mentioned.
[0029]
(2) In the switching power supply according to (1),
The calculating means calculates a difference variation term that is a deviation between the held past difference and the newly calculated current difference, and weights the current difference term and the difference variation term. A switching power supply device, comprising: an adding means for performing addition.
[0030]
(3) In the switching power supply according to (1),
The switching power supply device, wherein when the control signal is larger than a predetermined value, the control device ignores the value of the control signal other than the control signal and generates the PWM signal.
[0031]
(4) In the switching power supply device according to (1),
When the evaluation value of the difference between the target value and the detection value is out of a predetermined range, an upper limit or a lower limit is provided for an arbitrary control signal.
[0032]
(5) In the switching power supply according to (1),
A switching power supply device, wherein the PWM signal generating means generates a PWM signal based on a sum of control signals 1 to N.
[0033]
(6) In the switching power supply device according to (1),
A switching power supply device, wherein upper bits and lower bits of an evaluation value of a difference between the target value and the detection value are used as the data block.
[0034]
(7) In the switching power supply device according to any one of (1) to (6),
A switching power supply device, wherein an evaluation value of a difference between a target value and a detection value has a sign bit, and the sign bit is added to an arbitrary data block.
[0035]
(8) A switching power supply device that includes an output generation device and a control device that controls the output generation device, and controls an output of the output generation device.
The control device extracts upper several bits and lower several bits from a digital signal relating to a difference between an output value of the output generator and a target value thereof, and extracts the upper several bits and lower several bits based on the upper several bits and lower several bits. A switching power supply device for controlling an output.
[0036]
(9) An output control method for a switching power supply device that includes an output generation device and a control device that controls the output generation device, and controls an output of the output generation device,
Extracting upper several bits and lower several bits from a digital signal relating to a difference between an output value of the output generator and a target value thereof, and controlling an output of the output generator based on the upper several bits and lower several bits. An output control method in a switching power supply device.
[0037]
(10) A program for implementing the output control method according to (9).
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to examples of a high-voltage power supply device. The present invention is not limited to the form of the apparatus, but can be implemented in the form of a method and further in the form of a program for realizing the method, supported by the description of the embodiment.
[0039]
【Example】
(Example 1)
First Embodiment A “high-voltage power supply device” according to a first embodiment will be described with reference to FIGS.
[0040]
FIG. 1 is a diagram showing a configuration of a high-voltage power supply device for forming an image forming process according to the present embodiment, and FIG. 2 is a diagram showing in detail a configuration of a high-voltage generating means. FIG. 3 is a block diagram showing the inside of the calculating means 16 of FIG.
[0041]
In FIG. 1 and FIG. 2, reference numeral 1 denotes a high voltage generating means for forming an image forming process, and a high voltage output is supplied as A to, for example, a developing sleeve of an image forming process element.
[0042]
First, each component will be described. T1 is an inverter transformer that boosts and converts a voltage input to the primary side according to a primary / secondary winding ratio and an on / off time ratio of a PWM signal and outputs a predetermined voltage to the secondary side; Q4 is a switching element that drives the inverter transformer of T1.
[0043]
11 is a sampling circuit for taking in a detection signal of the output voltage A of the high voltage generating means 1, 12 is an A / D converter for converting an analog signal into a digital signal, and 13 is a high voltage generating means based on a signal from a high voltage sequence control means (not shown). 1 is a target value setting means for setting a target value of the output A, 14 is a difference calculating means for calculating a difference between the output of the A / D converter 12 and the output of the target value setting means 13, and 15 is a difference calculating means 14. Holding means for holding the output; 16 means for calculating the difference evaluation value Z between the target value and the detected output value using the value of the holding means 15; Numeral 18 is a first control means that cuts out several bits and sets the high-order item of the differential evaluation value: X. Reference numeral 18 denotes a first control unit that responds at high speed using the high-order item of the differential evaluation value: X. ) A constant. Reference numeral 19 denotes a unit that cuts out the lower several bits of the difference evaluation value Z and sets the difference evaluation value upper term: Y, and 20 denotes second control means that uses the difference evaluation value lower term: Y to eliminate errors at a low speed. The correction term Δt ′ of Δt is determined. Reference numeral 21 denotes a PWM signal generation unit that calculates ΔT = (Δt + Δt ′) based on the output of the first and second control units, determines a pulse width variation ΔT, and turns on the switching element Q4. T = T + ΔT is output.
[0044]
Next, connection of each component element and a series of operations will be described.
[0045]
A predetermined voltage is input as a B voltage to the primary side input of the DC high voltage generating means transformer T1, and the other end of the transformer T1 is connected to the switching element Q4. A pulse signal (PWM signal) is input to the gate of the switching element Q4 from a PWM signal generating means 21 in the high-voltage control means described later, and the switching element Q4 performs a switching operation in accordance with the PWM signal to thereby perform the transformer T1. A pulse output corresponding to the turns ratio and the PWM signal is obtained on the secondary side of. The pulse output is rectified by the diode D301 and the capacitor C201 to generate a DC high voltage output on the cathode side of the diode D301. T1, Q4, D301, and C201 are generally called flyback type (or on / off type) converters, and output a higher voltage as the on-time ratio in the switching operation of the switching element Q4 is larger.
[0046]
A resistor R101 and a resistor R102 are connected to the DC high-voltage output, and a voltage stepped down by resistance division of each resistor, that is, a detection signal of a high-voltage output is output.
[0047]
DC high voltage control means The high voltage output detection signal obtained by the resistors R101 and R102 in the high voltage generating means 1 is input to the sampling means 11. Sampling is performed after passing through an appropriate low-pass filter according to the sampling frequency. When controlling multiple outputs, a detection signal of each output is sequentially sampled using a multiplexer or the like as a sampling means.
[0048]
The sampled high voltage output detection signal is input to the A / D converter 12, converted into digital data, and input to one of the input terminals of the difference calculation means 14.
[0049]
A sequence control unit (not shown) for controlling the high-voltage unit outputs digital data corresponding to the output set value (target value) of the high-voltage output A, and the target value is transmitted through the target value setting means 13 to the difference calculation means. 14 is input to the other input terminal. The difference calculation means 14 calculates a difference ΔV between the detected output value and the set target value, and temporarily stores the difference ΔV in the holding means 15.
[0050]
The calculating means 16 calculates the difference evaluation value Z using the held difference. The configuration of the calculation means 16 is as shown in FIG. 3, and the following calculation of the difference evaluation value is performed by this configuration.
[0051]
Here, the following values are used as the difference evaluation value Z.
Z = F1 * ΔV (k) + F2 * {ΔV (k) −ΔV (k−1)} (1) where ΔV (k) is set to the detected output value at time k. Difference ΔV (k−1) from target value: difference F1, F2 between output value detected at sampling time k−1 one time before time k and set target value: constant (weighting coefficient)
In the equation (1), the first half: F1 * ΔV (k) is a value obtained by evaluating the current difference (current difference term), and the second half: F2 * ｛ΔV (k) −ΔV (k−1) ｝ Is a value (difference variation term) obtained by evaluating the variation of the difference as to whether the difference is increasing or decreasing.
[0052]
The high-order bit extracting means 17 extracts several high-order bits of the Z: difference evaluation value calculated by the equation (1).
[0053]
For example, Z = 0100110110 (B) (where the most significant bit is a sign bit)
Then, the upper 7 bits of Z are cut out and the differential evaluation value upper term: X = 0100110 (B)
And However, (B) represents a binary number and (D) represents a decimal number.
[0054]
The first control means 18 determines the variation time (Δt) of the pulse width according to the value of X. For example, assuming that Δt = 2 * X = 2 * 38 (D), the ON pulse width of the PWM signal as the switching element Q4 drive signal is increased by 76 pulses. Assuming that 20 MHz is used as the clock of the high voltage control circuit, the amount of the 76 pulses of the clock is 3.8 μS, and the ON time width of the switching element Q4 is increased by Δt = 3.8 μS.
[0055]
The lower bit extracting means 19 extracts the lower several bits of the Z: difference evaluation value calculated by the equation (1).
For example, Z = 0100110110 (B)
Then, the lower 3 bits of Z are cut out and Y ′ = 110 (B), and a sign bit is added to the difference evaluation value lower term: Y = 0110 (B)
And
[0056]
The second control means 20 determines a correction term (referred to as Δt ′) for the pulse width variation time Δt according to the value of Y. As an example of a method for determining Δt ′,
Δt ′ = 0 when Δt ≠ 0
When Δt = 0, when Y = 0, Δt ′ = 0
Δt ′ = 1 when Y> 0
Δt ′ = − 1 when Y <0
And That is, only when X = 0 and Y ≠ 0, it means that the ON pulse width of the PWM signal as the switching element Q4 drive signal is changed by ± 1 pulse.
The PWM signal generating means 21 adds the output Δt of the first control means and the output Δt ′ of the second control means to calculate ΔT = Δt + Δt ′, and calculates the current ON time T (k ) Is added to ΔT, and T (K + 1) = T (K) + ΔT is newly set as the ON time of the switching element Q4.
[0057]
FIG. 4 shows the relationship between the difference evaluation value Z and the pulse width variation time ΔT in this embodiment.
[0058]
According to the operation described above, the output A of the high-pressure generating means 1 can quickly converge to the vicinity of the target value by the operation of the first control means. Thereafter, the operation can be converged at a low speed by the operation of the second control means so that the deviation from the target value becomes zero.
[0059]
(Example 2)
Second Embodiment A “power supply device” according to a second embodiment will be described. Since the hardware configuration is the same as that of the first embodiment, a description will be given with reference to FIGS.
[0060]
In the present embodiment, the operations of the first and second control means are different from those of the first embodiment. As in the first embodiment, the difference evaluation value Z is calculated by the calculating means 16 using the held difference. Here, the following values are used as the difference evaluation value Z.
Z = F1 * ΔV (k) + F2 * {ΔV (k) −ΔV (k−1)} (1) where ΔV (k) is set to the detected output value at time k. Difference ΔV (k-1) from target value: Difference F1, F2 between output value detected at sampling time k-1 one time before time k and set target value: constant higher-order bit extracting means 17 Cuts out the upper few bits of the Z: difference evaluation value calculated by equation (1).
For example, Z = 0100110110 (B) (where the most significant bit is a sign bit)
Then, the upper 7 bits of Z are cut out and the differential evaluation value upper term: X = 0100110 (B)
And However, (B) represents a binary number and (D) represents a decimal number.
[0061]
The first control means 18 determines the variation time (Δt) of the pulse width according to the value of X.
(1) When −31 (D) ≦ X ≦ + 31 Δt = 2 * X
(2) When X <−31 (D) Δt = −62 (D)
(3) When 31 (D) <X At = 62 (D)
For example, assuming that X = 0100110 (B) = 38 (D),
From (3), Δt = + 62
The ON pulse width of the PWM signal that is the switching element Q4 drive signal is increased by 62 pulses. Assuming that 20 MHz is used as the clock of the high voltage control circuit, the amount of the 62 pulses of the clock is 3.1 μS, and the ON time width of the switching element Q4 is increased by Δt = 3.1 μS.
The lower bit extracting means 19 extracts the lower several bits of the Z: difference evaluation value calculated by the equation (1).
For example, Z = 0100110110 (B)
Then, the lower 3 bits of Z are cut out and Y ′ = 110 (B), and a sign bit is added to the difference evaluation value lower term: Y = 0110 (B)
And
[0062]
The second control means 20 determines a correction term (referred to as Δt ′) for the pulse width variation time Δt according to the value of Y. As an example of a method for determining Δt ′,
Δt ′ = 0 when Δt ≠ 0
When Δt = 0, when Y = 0, Δt ′ = 0
Δt ′ = 1 when Y> 0
Δt ′ = − 1 when Y <0
And That is, only when X = 0 and Y ≠ 0, it means that the ON pulse width of the PWM signal as the switching element Q4 drive signal is changed by ± 1 pulse.
[0063]
The PWM signal generation means 21 adds the output Δt of the first control means 18 and the output Δt 'of the second control means 20 to calculate ΔT = Δt + Δt ′, and calculates the current ON time T of the switching element Q4. Δ (T) is added to (k), and T (K + 1) = T (K) + ΔT is newly set as the ON time of the switching element Q4.
[0064]
FIG. 5 shows the relationship between the difference evaluation value Z and the pulse width variation time ΔT in this embodiment.
[0065]
By the operation described above, the output A of the high-pressure generating means can be quickly converged to the vicinity of the target value by the operation of the first control means. Thereafter, the operation can be converged at a low speed by the operation of the second control means so that the deviation from the target value becomes zero. Furthermore, when the power supply is started, for example, when the Z: difference evaluation value is very large, the upper limit of the pulse width variation can be limited, so that a soft start can be realized.
[0066]
In each of the above embodiments, the difference evaluation value Z is cut out in two blocks of the upper 7 bits and the lower 3 bits. However, the present invention is not limited to this. The variation time Δt, Δt ′... Can be determined in an appropriate manner in the same manner. In each embodiment, the output voltage is controlled. However, the present invention is not limited to this, and the present invention can be similarly implemented by controlling the output current.
[0067]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a high-speed response to a fluctuation due to a disturbance or the like and to realize a high-precision DC control.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment. FIG. 2 is a circuit diagram of a high voltage generating unit. FIG. 3 is a block diagram showing a configuration of a calculating unit. FIG. 5 is a diagram showing a relationship between a difference evaluation value and a pulse width variation time in Embodiment 2. FIG. 6 is a diagram showing a configuration of a conventional example.
1. High pressure generation means 2 High pressure control means

Claims

An output generation device, comprising a control device for controlling the output generation device, in a switching power supply device for controlling the output of the output generation device,
The output generator includes a transformer, a rectifier connected to the transformer, and a switching element that drives the transformer with a switching signal generated by the controller.
The control device includes an output detection unit that detects an output voltage or an output current of the rectification unit, a sampling unit that samples a detection value of the output detection unit, and an A / D that converts an output of the sampling unit into a digital value. Conversion means; target value setting means for setting the target value of the output voltage or output current as a digital value; and calculating a difference between the output from the A / D conversion means and the target value set by the target value setting means. Calculating means for calculating the difference between the target value and the detected value by using the difference held by the holding means; and A data block extracting unit that extracts a plurality of blocks having an arbitrary data length from the evaluation value calculated by the calculating unit and sets them as data blocks 1 to N (N is a positive integer); Control means for outputting control signals 1 to N from the data block 1 to data block N, respectively; and a PWM signal for generating a PWM signal for driving the switching element from the control signals 1 to N of the control means. And generating means,
A switching power supply device characterized by the above-mentioned.