JP2004342112A - エラーチェック訂正技法を用いて不揮発性メモリユニットのデータ保持損に応答する装置及び方法 - Google Patents
エラーチェック訂正技法を用いて不揮発性メモリユニットのデータ保持損に応答する装置及び方法 Download PDFInfo
- Publication number
- JP2004342112A JP2004342112A JP2004144767A JP2004144767A JP2004342112A JP 2004342112 A JP2004342112 A JP 2004342112A JP 2004144767 A JP2004144767 A JP 2004144767A JP 2004144767 A JP2004144767 A JP 2004144767A JP 2004342112 A JP2004342112 A JP 2004342112A
- Authority
- JP
- Japan
- Prior art keywords
- error
- correction
- unit
- memory unit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000012937 correction Methods 0.000 title claims abstract description 79
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000014759 maintenance of location Effects 0.000 title 1
- 238000012545 processing Methods 0.000 abstract description 42
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 208000011580 syndromic disease Diseases 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】フラッシュメモリユニットのような不揮発性メモリユニットにおいて、電荷の減損が、読み出し動作の間のエラーを生じさせ得る。エラーチェック訂正技法を用いることによって、検出されたエラーが訂正できるかどうか、そして、もし訂正可能であるならば、そのエラーを表示するそのビット位置での電荷の減損と一致するエラーであるかどうか、測定を行うことができる。
【解決手段】訂正可能なエラーが検出されるとき(33、34、35、36)、信号グループアドレス及び訂正パターンが蓄積されて(38)中断要求フラッグが中央処理ユニットに印加される(39)。その中断フラッグが処理されるとき、中央処理ユニットは、信号グループアドレスと訂正パターンとを用いて、メモリユニット(40)におけるビット位置の電荷を復元する。このようにして、復元されるビット位置を含む更なる読み出し動作によって、訂正されるエラーが繰り返されることはない。
【選択図】図3
【解決手段】訂正可能なエラーが検出されるとき(33、34、35、36)、信号グループアドレス及び訂正パターンが蓄積されて(38)中断要求フラッグが中央処理ユニットに印加される(39)。その中断フラッグが処理されるとき、中央処理ユニットは、信号グループアドレスと訂正パターンとを用いて、メモリユニット(40)におけるビット位置の電荷を復元する。このようにして、復元されるビット位置を含む更なる読み出し動作によって、訂正されるエラーが繰り返されることはない。
【選択図】図3
Description
この発明は、一般に、データ処理システムに関し、より詳しくは、フラッシュメモリユニットのような不揮発性メモリユニットと関連して用いられるエラーチェック訂正技法に関する。
図1を参照すると、従来技術によるエラーチェック訂正機能を含むデータ処理システム10のブロック図が示されている。データ処理システム10には、中央処理ユニット11及びメモリユニット12が含まれている。中央処理ユニット11は、図示されていない装置と信号を交換するが、例えば、それには周辺装置、キーボード信号等を含み得る。中央処理ユニット11は、アドレス信号を、メインメモリ121及びエラーチェック訂正メモリ122に印加する。中央処理ユニット11はまた、データ信号をも、メインメモリ121及びエラーチェック訂正メモリ122に印加する。メインメモリ121は、読み出し動作の間、信号をチェックビット計算ユニット123に印加する。チェックビット計算ユニット123及びエラーチェック訂正メモリ122は、信号をシンドローム計算ユニット124に印加する。シンドローム計算ユニット124は、データ信号を印加し、かつシンドロームユニット124は、シンドローム信号をビット訂正ユニット125に印加する。
データ処理システム10の動作は、以下のとおり理解される。中央処理ユニット11は、信号グループの書き込み動作において、メインメモリ121に蓄積すべく、その信号グループと関係するエラーチェック訂正信号を生成する。そして、その信号グループはメインメモリ121に蓄積され、かつエラーチェックおよび訂正信号は、同じアドレスのエラーチェック訂正メモリ122に蓄積される。読み出し動作においては、メインメモリ121のアドレス付けされた信号グループが、チェックビット計算機123に印加され、一方、エラーチェック訂正メモリ122の、関係する(すなわち、同じアドレスである)エラーチェック訂正信号は、シンドローム計算ユニット124へと送付される。チェックビット計算ユニット123は、エラーチェック訂正信号をシンドローム計算ユニット124に提供する。チェックビット計算ユニット123からの信号と、エラー訂正符号メモリからのエラーチェック訂正信号との比較に基づいて、シンドローム計算ユニット124は、データ信号グループの訂正可能なビットの位置を特定するシンドローム信号のグループを提供する。そのシンドローム信号のグループは、ビット訂正ユニット125に印加される。そのビット訂正ユニットにおいて、メインメモリ121からのデータ信号グループが訂正されて中央処理ユニット11へと送付される。
前述の動作で、不揮発性メモリに蓄積されるデータ信号グループを上手く訂正できることが証明される一方で、このエラーは、全ての読み出し動作について訂正される必要があるという1つの問題がある。しかしながら、データ信号グループにおいて異なる位置でエラーが特定されるとき、信号ビットエラー訂正手順が適切なものとならず、データ処理ユニットは訂正不可能なエラーに応答することを強いられる。
したがって、データ信号グループにおけるビットを訂正する、エラーチェック訂正アルゴリズムを用いる装置及びそれと関係する方法に対して、必要性が感じられている。データ信号グループにおけるエラーの原因として故障ビットを特定することは、その装置及びそれと関係する方法の別の特長でもある。メインメモリまたはエラーチェック訂正メモリにおけるその故障ビットに電荷を復元することが、その装置及びそれと関係する方法のさらに別の特長である。
本発明により、前述の、及びその他の特長が達成されるが、そのためにメインメモリに備えられるのが、エラーチェック訂正装置及び、そのエラーチェック訂正装置によって、メインメモリまたはエラーチェック訂正メモリにおける故障ビット位置の結果として検出される、信号グループエラーを特定する装置である。例えば、フラッシュ技術において実行される不揮発性メインメモリにおいて、電荷の漏洩のためにビット場所の元の状態またはデフォルト状態が変わるときに、故障ビット位置が生じる。読み出し動作において、訂正可能なデータ信号グループのエラーが特定されるとき、そのエラーは訂正され、データ信号グループは中央処理ユニットに転送される。また、そのエラーのアドレスおよび場所が蓄積される。中央処理ユニットには中断フラッグを利用できる。中央処理ユニットが中断できるとき、中央処理ユニットは、蓄積されているアドレス及び場所に基づいて、エラーが起こったメインメモリにおける場所を復元する。その後、エラー訂正装置は、同じビット場所におけるエラーの訂正を負担しない。更に、場所内容を消去することなくテーブルを更新できるメモリに、プログラムされていない場所を残しておくことが望ましいときがある。現存するテーブルが更新されるべきときに、古い情報は全て論理「0」となるようにプログラムされる。対応する訂正ビットも全て論理「0」となるようにプログラムされる。そして、新しいテーブルが、その新しい訂正ビットを備えて、以前に全て論理「1」(全て消去されたビット)であった、新しい、通常は連続する場所へとプログラムされる。この要件を容易にするために、データ及び訂正ビットが全て論理「1」または論理「0」の状態にあるとき、選択的にエラー訂正を抑制する更なる回路が加えられる。
本発明のその他の特長及び利点は、以下の記述及び添付する図面と特許請求の範囲を読むことで、より明らかに理解される。
(1.図面の詳細な説明)
図1は、従来技術に関して説明されている。
図1は、従来技術に関して説明されている。
次に図2を参照すると、本発明によるデータ処理システム20のブロック図が図示されている。中央処理ユニット11と、メインメモリユニット121と、エラーチェック訂正メモリ122と、シンドローム計算ユニット124とが、図1で説明されているのと基本的に同じ機能を行う。ビット訂正ユニット225は、図1のビット訂正ユニット125と比較して追加の機能を有する。とりわけ、故障しているビット場所が正しい論理「0」に対して論理「1」を表示するとき、故障ゼロビット位置を指示する中断要求フラッグが生成される。本発明は、消去状態有効221と、訂正可能エラー中断イネーブル223と、ゼロ故障のみでの中断とによって図示される3つの制御信号を有する。これらの制御信号は、中断フラッグ要求ユニット226に印加される。これらの信号に基づいて、中央処理ユニット11が中断要求フラッグユニット226からの信号に応答するまで、訂正パターンラッチユニット227及びアドレスラッチ228が、適当な信号グループを蓄積する。中断要求ユニット226からの信号が提供されるとき、訂正パターンラッチ227及びアドレスラッチ228の内容が、中央処理ユニット11へと転送される。
消去状態有効信号221によると、場所のグループメモリがその中に何のデータも蓄積していないとき、蓄積場所は消去状態にあって論理「1」を指示しており、そして訂正が行われないものとなる。通常は、消去された状態によって訂正不可能なエラーが生成される。消去状態有効フラッグを設定することによってこのエラーを無視することができる。
ゼロ故障のみでの中断信号によると、信号グループの通常の訂正において、その訂正が論理「1」を論理「0」に変えるものであるとき、中断要求フラッグが設定されるものとなる。訂正は、ビット場所における電荷損と一致する。論理「0」の論理「1」への訂正は、本件の例におけるビット場所での電荷損と一致しない。前述の要件に合致する訂正可能なエラーが特定されると、ビット訂正ユニット225からの信号が、中断要求フラッグユニットへと印加される。中央処理ユニットが中断を提供できるまで、シンドローム計算ユニット124の結果が、訂正パターンラッチユニット227においてラッチされる。
訂正可能エラー中断イネーブル信号によって、訂正可能エラーは、選択的に中断要求を生成することができる。エラーが訂正可能でなければ、中央処理ユニット11は、訂正不可能なエラーを通知され、現在実行されている処理が中止される。
図3を参照すると、本発明による、検出されたエラーに応答するプロセスが示されている。ステップ31において、中央処理ユニットはプログラムの命令を実行している。ステップ32において、メモリユニットからの信号グループを検索する読み出し動作が制定されている。ステップ33において、検索された信号グループがエラーを有するかどうか、エラーチェック訂正装置によって測定が行われる。ステップ34において、エラーが検出されないとき、手順はステップ31に戻る。ステップ33において、エラーが検出されるならば、検出されたエラー(1つでも複数でも)が訂正可能であるかどうか、測定が行われる。ステップ34において、検出されたエラーが訂正可能でないならば、処理ユニットの動作または少なくともそのプログラムが中止される。ステップ34において、検出されたエラーが訂正可能であるならば、ステップ35において、シンドロームビットが計算される。ステップ36において、そのエラーがメインメモリにおける故障ビットと一致するかどうか、測定が行われる。検出された故障ビットがメインメモリにおける故障ビット場所と一致しないならば、そのエラーのあるビットはステップ37において訂正され、プロセスは、プログラムを実行するステップ31に戻る。ステップ36において、検出されたエラーが故障ビット場所と一致するならば、エラーが検出された信号グループのアドレス及び訂正パターンが、ステップ38において蓄積される。ステップ39において、中断フラッグが設定される。そして、エラーを訂正して、手順がステップ31に戻る。ステップ40において、中央処理ユニットによって、中断フラッグが提供される。故障ビット場所での電荷が復元されて、プロセスはステップ31に戻る。
(2.好ましい実施例の動作)
本発明の動作は、以下のように理解される。発明が依存するのは、フラッシュメモリユニットまたはEEPROM(電気的消去書き込み可能な読み出し専用メモリ)ユニットのような、一定の不揮発性メモリは、蓄積された電荷によって測定される第1の状態、すなわち論理「0」状態を有するという事実である。蓄積された電荷が充分な量消失すると、ビット場所が論理「1」として読み出される。エラーチェック訂正装置は、エラー状態の存在を測定する。前述の例において、メインメモリに蓄積されるデータ信号グループは64ビットである。エラーチェック訂正メモリユニットに蓄積されるチェックビット信号グループは、長さが8ビットである。したがって、シンドロームビットは、長さが72ビットである。そのようなエラーチェック訂正技法によって、単一の訂正可能なエラーが特定でき、または、訂正できない2つのエラーが特定できる。当業者に明らかなように、より精巧なエラーチェック訂正構成が利用可能で、本発明で有利に用いることができる。エラーチェック訂正ユニットが、論理「0」であるべきビット信号を論理「1」であると測定するとき、このエラーは、メモリ場所での電荷の減少によって引き起こされたものであり得る。本発明の応答は、ビット場所からの電荷の減少の結果であり得るエラーの検出の際に、そのビット場所で電荷を復元するものである。電荷の復元は、中断フラッグを設定する結果である。また、そのエラーを有する信号グループのアドレス及び訂正パターンが蓄積される。中央処理ユニットが中断フラッグに応答するとき、アドレス及び訂正パターンが中央処理ユニットに送付される。中央処理ユニットは、故障ビット場所の電荷を復元することができ、または訂正可能なエラーの位置によって、メインメモリかエラーチェック訂正メモリユニットかの信号グループ場所を復元することができる。
本発明の動作は、以下のように理解される。発明が依存するのは、フラッシュメモリユニットまたはEEPROM(電気的消去書き込み可能な読み出し専用メモリ)ユニットのような、一定の不揮発性メモリは、蓄積された電荷によって測定される第1の状態、すなわち論理「0」状態を有するという事実である。蓄積された電荷が充分な量消失すると、ビット場所が論理「1」として読み出される。エラーチェック訂正装置は、エラー状態の存在を測定する。前述の例において、メインメモリに蓄積されるデータ信号グループは64ビットである。エラーチェック訂正メモリユニットに蓄積されるチェックビット信号グループは、長さが8ビットである。したがって、シンドロームビットは、長さが72ビットである。そのようなエラーチェック訂正技法によって、単一の訂正可能なエラーが特定でき、または、訂正できない2つのエラーが特定できる。当業者に明らかなように、より精巧なエラーチェック訂正構成が利用可能で、本発明で有利に用いることができる。エラーチェック訂正ユニットが、論理「0」であるべきビット信号を論理「1」であると測定するとき、このエラーは、メモリ場所での電荷の減少によって引き起こされたものであり得る。本発明の応答は、ビット場所からの電荷の減少の結果であり得るエラーの検出の際に、そのビット場所で電荷を復元するものである。電荷の復元は、中断フラッグを設定する結果である。また、そのエラーを有する信号グループのアドレス及び訂正パターンが蓄積される。中央処理ユニットが中断フラッグに応答するとき、アドレス及び訂正パターンが中央処理ユニットに送付される。中央処理ユニットは、故障ビット場所の電荷を復元することができ、または訂正可能なエラーの位置によって、メインメモリかエラーチェック訂正メモリユニットかの信号グループ場所を復元することができる。
前述の実施例に関して発明が説明されているが、発明は、必ずしもこれらの実施例に限定されるものではない。したがって、他の実施例の変形及びここに記述されていない改良は、必ずしも発明の範囲から除外されるものではなく、発明の範囲は、特許請求の範囲によって定義されている。
以上の説明に関して更に以下の項を開示する。
(1)不揮発性メモリユニットから検索される信号グループにおけるエラーに応答する方法であって、
前記エラーが訂正可能であるとき、エラーチェック訂正技法を用いて前記信号グループにおける前記エラーを訂正し、
前記エラーが故障ビット位置と一致するならば、前記ビット位置と関連する電荷を復元する
ステップを備える方法。
(2)前記復元ステップには、
前記エラーを有する前記信号グループのアドレスを蓄積し、
前記信号グループにおける前記エラーの場所を特定する訂正パターンを蓄積し、
中断フラッグを中央処理ユニットに提供して、前記メモリユニットにおけるビット場所を復元する必要性を指示する
ステップが含まれる第1項記載の方法。
(3)更に、フラッシュ技術とEEPROM技術とからなるグループから選択される技術において、メインメモリ及びエラーチェック訂正メモリを実行するステップを備える第2項記載の方法。
(4)データビットを蓄積する蓄積ユニットを有するメモリ部と、
エラー訂正ビットを蓄積するメモリ部と、
エラーチェック訂正ユニットと、
1つ以上の訂正されたビットの場所を保持するレジスタと
を備えるメモリユニット。
(5)前記エラーチェック訂正ユニットには、故障ビットを訂正できるとき、中断を要求し、及び/または、ポーリングできるフラッグを設定する回路が含まれる第4項記載のメモリユニット。
(6)前記エラーチェック訂正ユニットには、訂正できない故障ビットが検出されるとき、中止状態を要求する回路が含まれる第5項記載のメモリユニット。
(7)前記メモリが、2つの状態のうち1つに設定できるデータビットを蓄積する蓄積ユニットを備えており、いずれのデータビットも他のビットから独立して第1の状態に変えられて、その結果得られる状態がプログラムされた状態であり、複数のデータビットのうち全てのデータビットが同時に第2の状態へと設定されなければならず、その第2の状態は消去された状態である、第6項記載のメモリユニットであって、更に、
訂正可能なエラーの場所を蓄積する回路と、
中断要求を生成する回路と、
前記訂正可能なエラーが、プログラムされた状態から消去された状態へと変えられているビットであるときのみに、フラッグビットを設定する回路と
を備えるメモリユニット。
(8)更に、前記データビット及び、エラー検出及び訂正ビットが、全て消去された状態であるか全てプログラムされた状態であるかの少なくとも1つの状態を、ビット訂正の生成から選択的に除外する回路を備える第7項記載のメモリユニット。
(9)中央処理ユニットと、
メモリユニットであって、
複数のアドレスにデータ信号グループを蓄積するメインメモリと、
エラーチェック訂正符号メモリにおける同じアドレスに前記メインメモリにおける各データ信号グループについてのエラー訂正信号を蓄積するエラーチェック訂正メモリと、
読み出し動作によってアクセスされるデータグループにおける少なくとも1つのエラーを特定しかつ訂正するエラーチェック訂正装置と、
訂正可能なエラーが故障場所の結果であるときを特定する故障ビット装置と
が含まれるメモリユニットと
を備えるデータ処理システム。
(10)前記故障ビット装置には、
アドレス蓄積ユニットと、
訂正パターン蓄積ユニットと、
故障ビットメモリ場所の結果であり得るエラーが検出されるとき、中断フラッグを発行する中断フラッグユニットと
が含まれる第9項記載のデータ処理システム。
(11)更に、メインメモリ及びエラーチェック訂正メモリからの全ての信号が全て論理「1」であるかどうかを測定する全論理「1」検出ユニットを備える第10項記載のデータ処理システム。
(12)前記メインメモリ及び前記エラーチェック訂正メモリが、フラッシュ技術とEEPROM技術とからなるグループから選択される技術において実行される第11項記載のデータ処理システム。
(13)フラッシュメモリユニットのような不揮発性メモリユニットにおいて、電荷の減損が、読み出し動作の間のエラーを生じさせ得る。エラーチェック訂正技法を用いることによって、検出されたエラーが訂正できるかどうか、そして、もし訂正可能であるならば、そのエラーを表示するそのビット位置での電荷の減損と一致するエラーであるかどうか、測定を行うことができる。訂正可能なエラーが検出されるとき(33、34、35、36)、信号グループアドレス及び訂正パターンが蓄積されて(38)中断要求フラッグが中央処理ユニットに印加される(39)。その中断フラッグが処理されるとき、中央処理ユニットは、信号グループアドレスと訂正パターンとを用いて、メモリユニット(40)におけるビット位置の電荷を復元する。このようにして、復元されるビット位置を含む更なる読み出し動作によって、訂正されるエラーが繰り返されることはない。
(1)不揮発性メモリユニットから検索される信号グループにおけるエラーに応答する方法であって、
前記エラーが訂正可能であるとき、エラーチェック訂正技法を用いて前記信号グループにおける前記エラーを訂正し、
前記エラーが故障ビット位置と一致するならば、前記ビット位置と関連する電荷を復元する
ステップを備える方法。
(2)前記復元ステップには、
前記エラーを有する前記信号グループのアドレスを蓄積し、
前記信号グループにおける前記エラーの場所を特定する訂正パターンを蓄積し、
中断フラッグを中央処理ユニットに提供して、前記メモリユニットにおけるビット場所を復元する必要性を指示する
ステップが含まれる第1項記載の方法。
(3)更に、フラッシュ技術とEEPROM技術とからなるグループから選択される技術において、メインメモリ及びエラーチェック訂正メモリを実行するステップを備える第2項記載の方法。
(4)データビットを蓄積する蓄積ユニットを有するメモリ部と、
エラー訂正ビットを蓄積するメモリ部と、
エラーチェック訂正ユニットと、
1つ以上の訂正されたビットの場所を保持するレジスタと
を備えるメモリユニット。
(5)前記エラーチェック訂正ユニットには、故障ビットを訂正できるとき、中断を要求し、及び/または、ポーリングできるフラッグを設定する回路が含まれる第4項記載のメモリユニット。
(6)前記エラーチェック訂正ユニットには、訂正できない故障ビットが検出されるとき、中止状態を要求する回路が含まれる第5項記載のメモリユニット。
(7)前記メモリが、2つの状態のうち1つに設定できるデータビットを蓄積する蓄積ユニットを備えており、いずれのデータビットも他のビットから独立して第1の状態に変えられて、その結果得られる状態がプログラムされた状態であり、複数のデータビットのうち全てのデータビットが同時に第2の状態へと設定されなければならず、その第2の状態は消去された状態である、第6項記載のメモリユニットであって、更に、
訂正可能なエラーの場所を蓄積する回路と、
中断要求を生成する回路と、
前記訂正可能なエラーが、プログラムされた状態から消去された状態へと変えられているビットであるときのみに、フラッグビットを設定する回路と
を備えるメモリユニット。
(8)更に、前記データビット及び、エラー検出及び訂正ビットが、全て消去された状態であるか全てプログラムされた状態であるかの少なくとも1つの状態を、ビット訂正の生成から選択的に除外する回路を備える第7項記載のメモリユニット。
(9)中央処理ユニットと、
メモリユニットであって、
複数のアドレスにデータ信号グループを蓄積するメインメモリと、
エラーチェック訂正符号メモリにおける同じアドレスに前記メインメモリにおける各データ信号グループについてのエラー訂正信号を蓄積するエラーチェック訂正メモリと、
読み出し動作によってアクセスされるデータグループにおける少なくとも1つのエラーを特定しかつ訂正するエラーチェック訂正装置と、
訂正可能なエラーが故障場所の結果であるときを特定する故障ビット装置と
が含まれるメモリユニットと
を備えるデータ処理システム。
(10)前記故障ビット装置には、
アドレス蓄積ユニットと、
訂正パターン蓄積ユニットと、
故障ビットメモリ場所の結果であり得るエラーが検出されるとき、中断フラッグを発行する中断フラッグユニットと
が含まれる第9項記載のデータ処理システム。
(11)更に、メインメモリ及びエラーチェック訂正メモリからの全ての信号が全て論理「1」であるかどうかを測定する全論理「1」検出ユニットを備える第10項記載のデータ処理システム。
(12)前記メインメモリ及び前記エラーチェック訂正メモリが、フラッシュ技術とEEPROM技術とからなるグループから選択される技術において実行される第11項記載のデータ処理システム。
(13)フラッシュメモリユニットのような不揮発性メモリユニットにおいて、電荷の減損が、読み出し動作の間のエラーを生じさせ得る。エラーチェック訂正技法を用いることによって、検出されたエラーが訂正できるかどうか、そして、もし訂正可能であるならば、そのエラーを表示するそのビット位置での電荷の減損と一致するエラーであるかどうか、測定を行うことができる。訂正可能なエラーが検出されるとき(33、34、35、36)、信号グループアドレス及び訂正パターンが蓄積されて(38)中断要求フラッグが中央処理ユニットに印加される(39)。その中断フラッグが処理されるとき、中央処理ユニットは、信号グループアドレスと訂正パターンとを用いて、メモリユニット(40)におけるビット位置の電荷を復元する。このようにして、復元されるビット位置を含む更なる読み出し動作によって、訂正されるエラーが繰り返されることはない。
10 データ処理システム
11 中央処理ユニット
12 メモリユニット
20 データ処理システム
121 メインメモリ
122 エラーチェック訂正メモリ
123 チェックビット計算ユニット
124 シンドローム計算ユニット
125 ビット訂正ユニット
11 中央処理ユニット
12 メモリユニット
20 データ処理システム
121 メインメモリ
122 エラーチェック訂正メモリ
123 チェックビット計算ユニット
124 シンドローム計算ユニット
125 ビット訂正ユニット
Claims (2)
- 不揮発性メモリユニットから検索される信号グループにおけるエラーに応答する方法であって、
前記エラーが訂正可能であるとき、エラーチェック訂正技法を用いて前記信号グループにおける前記エラーを訂正し、
前記エラーが故障ビット位置と一致するならば、前記ビット位置と関連する電荷を復元する
ステップを備える方法。 - データビットを蓄積する蓄積ユニットを有するメモリ部と、
エラー訂正ビットを蓄積するメモリ部と、
エラーチェック訂正ユニットと、
1つ以上の訂正されたビットの場所を保持するレジスタと
を備えるメモリユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47078303P | 2003-05-15 | 2003-05-15 | |
US10/639,350 US7496822B2 (en) | 2003-05-15 | 2003-08-12 | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342112A true JP2004342112A (ja) | 2004-12-02 |
Family
ID=32600314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144767A Abandoned JP2004342112A (ja) | 2003-05-15 | 2004-05-14 | エラーチェック訂正技法を用いて不揮発性メモリユニットのデータ保持損に応答する装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7496822B2 (ja) |
JP (1) | JP2004342112A (ja) |
GB (1) | GB2402767B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8281192B2 (en) | 2005-09-20 | 2012-10-02 | Kabushiki Kaisha Toshiba | Storage medium reproducing apparatus, storage medium reproducing method, and computer program product for reading information from storage medium |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089447B2 (en) * | 2003-08-13 | 2006-08-08 | Texas Instruments Incorporated | Apparatus and method for compression based error correction procedure in a data processing system |
GB0416074D0 (en) * | 2004-07-17 | 2004-08-18 | Ibm | Controlling data consistency guarantees in storage apparatus |
KR101197556B1 (ko) | 2006-01-09 | 2012-11-09 | 삼성전자주식회사 | 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드 |
FR2896612B1 (fr) * | 2006-01-20 | 2008-06-27 | St Microelectronics Sa | Dispositif de memoire non volatile a rafraichissement periodique et procede de programmation d'un tel dispositif |
US7590600B2 (en) * | 2006-03-28 | 2009-09-15 | Microsoft Corporation | Self-contained rights management for non-volatile memory |
KR100847560B1 (ko) * | 2006-12-11 | 2008-07-21 | 삼성전자주식회사 | 다운로드되는 펌웨어의 오류 정정을 위한 회로 및 방법 |
CN100449498C (zh) * | 2007-02-16 | 2009-01-07 | 沃华科技有限公司 | 数据储存装置 |
TW200947450A (en) * | 2008-05-09 | 2009-11-16 | A Data Technology Co Ltd | Storage system capable of data recovery and method thereof |
US8880970B2 (en) * | 2008-12-23 | 2014-11-04 | Conversant Intellectual Property Management Inc. | Error detection method and a system including one or more memory devices |
EP2381265B1 (en) * | 2010-04-20 | 2013-09-11 | STMicroelectronics Srl | System for performing the test of digital circuits |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535455A (en) * | 1983-03-11 | 1985-08-13 | At&T Bell Laboratories | Correction and monitoring of transient errors in a memory system |
US4608687A (en) * | 1983-09-13 | 1986-08-26 | International Business Machines Corporation | Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp., Santa Clara | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
US5263032A (en) * | 1991-06-27 | 1993-11-16 | Digital Equipment Corporation | Computer system operation with corrected read data function |
US5490155A (en) * | 1992-10-02 | 1996-02-06 | Compaq Computer Corp. | Error correction system for n bits using error correcting code designed for fewer than n bits |
GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
US6279128B1 (en) * | 1994-12-29 | 2001-08-21 | International Business Machines Corporation | Autonomous system for recognition of patterns formed by stored data during computer memory scrubbing |
US5715193A (en) * | 1996-05-23 | 1998-02-03 | Micron Quantum Devices, Inc. | Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks |
US5978953A (en) * | 1996-12-19 | 1999-11-02 | Compaq Computer Corporation | error detection and correction |
US5978952A (en) * | 1996-12-31 | 1999-11-02 | Intel Corporation | Time-distributed ECC scrubbing to correct memory errors |
US5912906A (en) * | 1997-06-23 | 1999-06-15 | Sun Microsystems, Inc. | Method and apparatus for recovering from correctable ECC errors |
KR100266748B1 (ko) * | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치 및 그 장치의 에러 정정 방법 |
US6505305B1 (en) * | 1998-07-16 | 2003-01-07 | Compaq Information Technologies Group, L.P. | Fail-over of multiple memory blocks in multiple memory modules in computer system |
US6272651B1 (en) * | 1998-08-17 | 2001-08-07 | Compaq Computer Corp. | System and method for improving processor read latency in a system employing error checking and correction |
JP4105819B2 (ja) * | 1999-04-26 | 2008-06-25 | 株式会社ルネサステクノロジ | 記憶装置およびメモリカード |
DE60024564T2 (de) * | 1999-11-01 | 2006-08-10 | Koninklijke Philips Electronics N.V. | Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung |
US6845472B2 (en) * | 2000-01-25 | 2005-01-18 | Hewlett-Packard Development Company, L.P. | Memory sub-system error cleansing |
US6591394B2 (en) * | 2000-12-22 | 2003-07-08 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method for storing data bits and ECC bits therein |
DE10305008A1 (de) * | 2003-02-07 | 2004-08-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung einer elektronischen Steuerung |
-
2003
- 2003-08-12 US US10/639,350 patent/US7496822B2/en active Active
-
2004
- 2004-05-14 JP JP2004144767A patent/JP2004342112A/ja not_active Abandoned
- 2004-05-17 GB GB0410890A patent/GB2402767B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8281192B2 (en) | 2005-09-20 | 2012-10-02 | Kabushiki Kaisha Toshiba | Storage medium reproducing apparatus, storage medium reproducing method, and computer program product for reading information from storage medium |
Also Published As
Publication number | Publication date |
---|---|
GB0410890D0 (en) | 2004-06-16 |
GB2402767A (en) | 2004-12-15 |
US20040230879A1 (en) | 2004-11-18 |
US7496822B2 (en) | 2009-02-24 |
GB2402767B (en) | 2008-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7613982B2 (en) | Data processing apparatus and method for flash memory | |
US9389954B2 (en) | Memory redundancy to replace addresses with multiple errors | |
US20070170268A1 (en) | Memory cards, nonvolatile memories and methods for copy-back operations thereof | |
US8479062B2 (en) | Program disturb error logging and correction for flash memory | |
US11055173B2 (en) | Redundant storage of error correction code (ECC) checkbits for validating proper operation of a static random access memory (SRAM) | |
US10319461B2 (en) | Low-overhead mechanism to detect address faults in ECC-protected memories | |
US8812910B2 (en) | Pilot process method for system boot and associated apparatus | |
JPWO2007097019A1 (ja) | キャッシュ制御装置およびキャッシュ制御方法 | |
US10635527B2 (en) | Method for processing data stored in a memory device and a data storage device utilizing the same | |
US8140940B2 (en) | Method and apparatus for controlling memory | |
JP2012128643A (ja) | メモリシステム | |
JP2010009102A (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
US11099949B2 (en) | Method apparatus for resuming and recovery checking from interrupted programming of one-time programmable memory device | |
JPH03248251A (ja) | 情報処理装置 | |
JP2004342112A (ja) | エラーチェック訂正技法を用いて不揮発性メモリユニットのデータ保持損に応答する装置及び方法 | |
JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
JP2013171343A (ja) | ストレージデバイス | |
US20140075093A1 (en) | Method and system for implicit or explicit online repair of memory | |
US11231990B2 (en) | Device and method for generating error correction information | |
US20190391874A1 (en) | Memory storage apparatus with dynamic data repair mechanism and method of dynamic data repair thereof | |
CN111124742B (zh) | Flash数据校验方法及Flash控制器、存储介质、设备 | |
CN114203252A (zh) | 非易失存储器的坏块检测方法、装置、设备及存储介质 | |
CN109144409B (zh) | 数据处理方法及装置、存储介质、数据系统 | |
US10250279B2 (en) | Circuits and methods for writing and reading data | |
US20230386598A1 (en) | Methods for real-time repairing of memory failures caused during operations, memory systems performing repairing methods, and data processing systems including repairing memory systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090916 |