JP2004341358A

JP2004341358A - Synchronous control method and image display device

Info

Publication number: JP2004341358A
Application number: JP2003139477A
Authority: JP
Inventors: Yasuteru Koda; 泰照甲田; Kazushi Yamauchi; 一詩山内; Akihiro Funakoshi; 明宏船越
Original assignee: International Display Technology Co Ltd
Current assignee: International Display Technology Co Ltd
Priority date: 2003-05-16
Filing date: 2003-05-16
Publication date: 2004-12-02
Anticipated expiration: 2023-05-16
Also published as: JP4291618B2

Abstract

<P>PROBLEM TO BE SOLVED: To easily and programmably synchronize the operation of a display panel with input image data. <P>SOLUTION: Based on the fixed frequency clock from an oscillator, a monitor control section 31 changes the time of a vertical period at a ratio of one time per two frames of a video signal, makes comparison of every frame of an input video signal and an output video signal in order to fit the phase of the vertical scan of the output video signal with respect to the input video signal into a desired phase, adjusts the time of the horizontal scan and prevents burning and screen mispositioning. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、ホストＰＣ（パーソナルコンピュータ）などからの入力画像データである入力ビデオ信号と、画像表示部である表示パネルの同期をとる同期制御方法および画像表示装置に関するものである。
【０００２】
【従来の技術】
近年の液晶パネル製造技術の進歩により、ＴＦＴ−ＬＣＤを用いたフラットパネルディスプレイなどにおいては、２００ＤＰＩ（ＤｏｔＰｅｒＩｎｃｈ）・９００万画素を超えるＱＵＸＧＡＷ（ＱｕａｄＵｌｔｒａｅＸｔｅｎｄｅｄＧｒａｐｈｉｃｓＡｒｒａｙＷｉｄｅ：３８４０×２４００ピクセル）やＱＵＸＧＡ（ＱｕａｄＵｌｔｒａｅＸｔｅｎｄｅｄＧｒａｐｈｉｃｓＡｒｒａｙ：３２００×２４００ピクセル）などの高精細で高画素数の画像表示装置が開発、販売されており、非常に膨大な情報量の画像データを高精細に表示することが可能となったが、通常のＯＡ用途や一般のＰＣ向けのアプリケーションを用いた画像表示処理装置と、この画像表示装置との表示処理能力に大きな差が生じてしまい、この画像表示装置の持つ高精細で高画素数という特徴を有効に活用できない状況になっていた。
【０００３】
たとえば、かかる高精細の表示パネルにホストＰＣから送られてくる画像データ（ビデオ信号）を表示させる場合、高精細度が増せば増すほど、表示パネルで同じフレームリフレッシュレートを維持しようとすると、ビデオインターフェース上のデータ転送レートを大きくしなければならない。また、高精細ＬＣＤパネルも処理データの増大から所望のフレームリフレッシュレートを性能上維持できない場合も多い。
【０００４】
そこで、従来では、表示パネルがビデオ信号出力の推奨タイミングを持ち、表示パネルは、ホストＰＣ側にこの表示パネル用の推奨タイミングを要求し、ホストＰＣがビデオ信号を出力可能な場合には、たとえばホストＰＣからこの推奨タイミングでビデオ信号を、ビデオインターフェースを介して表示させていた。また、ビデオ信号の出力が不可能な場合には、表示パネルは、ホストＰＣとは同期せずに、非同期吸収回路を用いてＰＣから送られるビデオ信号を表示させていた。
【０００５】
また、ＰＣからのビデオ信号と表示パネルを同期させる方法としては、画像出力用クロック、水平同期信号および垂直同期信号を完全に一致させる場合と、画像出力用クロックは表示パネル内部のものを使用し、水平同期信号、垂直同期信号のみを同期させる場合（たとえば特許文献１の場合）とがある。図６は、従来の画像表示装置の構成の一例を示す構成図であり、アナログＰＬＬ１０を用いて、入力するビデオ信号と、ＣＲＴの表示パネル２０の同期をとっている。アナログＰＬＬには、入力ビデオ信号から垂直同期信号、水平同期信号と、モニタインターフェースブロック３０のカウンタ３２で生成された制御信号の中の出力用垂直同期信号が入力され、アナログＰＬＬ１０は、これら垂直同期信号に基づいて、出力用クロックを生成している。
【０００６】
モニタインターフェースブロック３０は、カウンタ３２の他に、入力するビデオ信号をいったん格納した後に出力する同期用ＦＩＦＯメモリ３５と、カウンタ３２を内部に有するモニタ制御部３１とからなり、モニタ制御部３１は、同期用ＦＩＦＯメモリ３５から出力されるビデオ信号をフレームメモリ４０に書き込む書き込み制御、およびアナログＰＬＬ１０からの出力用クロックによって、カウンタ３２から出力される制御信号（垂直同期信号、水平同期信号、ディスプレイイネーブル信号（以下、「ＤＥ信号」という）に基づいて、フレームメモリ４０のビデオ信号を表示パネル２０に出力する読み出し制御を行っている。
【０００７】
【特許文献１】
特開平１０−４９１２０号公報（１−７頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の完全一致の場合では、表示パネルの出力用クロックを入力クロックと完全同期させるように、アナログＰＬＬを用いて出力クロックを変更するので、表示パネルの特殊な推奨タイミングをホストＰＣがサポートしなければならず、ホストＰＣへの動作上の制約（たとえばブランキング幅などの割合が一定になるように、クロック数を設定しなければいけないなどの制約）が多くなるという問題点があった。また、この従来例では、アナログＰＬＬを用いるので、回路構成が複雑になるとともに、ロックレンジの狭さ、追従性、アナログＰＬＬを採用することによるシステムの製作コストの増加、電源の安定性の要求などの種々の問題点があった。
【０００９】
また、従来の水平同期信号、垂直同期信号のみを同期させる場合では、表示パネルに対して最初に同期をとる場合に、多大な誤差を修正する事態が発生する。この事態では、表示パネルに規定外のタイミングノイズとして現れ、画像の乱れ、フリッカーの発生などを引き起こすという問題点があった。また、この従来例でも、上記と同様に、ホストＰＣが表示パネルの特殊な推奨タイミングをサポートしなければならないので、制約が多くなり、さらにホストＰＣの出力が、このホストＰＣと表示パネルの同期が可能な領域と不可能な領域の境界近傍にある出力の場合には、ノイズが発生し続けるという問題点もあった。さらに、出力ビデオ信号を入力ビデオ信号に急激に合わせ込むと、回路素子に無理がかかって破損を招く場合もあるので、ゆっくり合わせ込む必要があり、この場合には、外付けの新たなロジックの回路素子が必要となるという問題点もあった。
【００１０】
この発明は、上記問題点に鑑みなされたもので、入力画像データに表示パネルの動作を、表示画像の乱れがなく、かつ容易に、かつプログラマブルに同期させることができる同期制御方法および画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる同期制御方法においては、入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させる同期制御方法において、垂直周期を前記画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期工程を含むことを特徴とする同期制御方法が提供される。
【００１２】
この発明によれば、垂直周期を画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、画像表示部である表示パネルの焼きつきを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたりその動作を容易な回路構成で、かつプログラマブルに行うことができる。
【００１３】
また、請求項２にかかる同期制御方法においては、前記同期工程では、前記垂直周期を前記画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする。
【００１４】
この発明によれば、垂直周期を画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、画像表示部である表示パネルの焼きつきを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたりその動作を容易な回路構成で、かつプログラマブルに行うことができる。
【００１５】
また、請求項３にかかる同期制御方法においては、前記同期工程では、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする。
【００１６】
この発明によれば、前記同期工程で水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの画面位置ずれを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００１７】
また、請求項４にかかる同期制御方法においては、前記同期工程では、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする。
【００１８】
この発明によれば、たとえば出力画像データの基準点を間引くことによって、この出力画像データを入力画像データの周波数の整数倍または整数分の一で同期をとることで、入力画像データに対し広い同期可能範囲を提供する。
【００１９】
また、請求項５にかかる同期制御方法においては、前記同期工程を行った後に、前記出力画像データの垂直スキャンの位相を、前記同期工程で用いた時間変更手法を用いて、前記入力画像データの所望の位相にあわせ込む位相合わせ工程をさらに含むことを特徴とする。
【００２０】
この発明によれば、上述した同期工程の時間変更手法を用いることによって、画像表示部における画像の乱れを防止しながら、出力画像データの垂直スキャンの位相を、入力画像データの所望の位相にあわせ込むことができ、これにより前記入力画像データと前記出力画像データの位相のづれによる画像の不整合を排除し、かつこの位相合わせ工程によって位相調整を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２１】
また、請求項６にかかる画像表示装置では、入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させるモニタ制御部を有する画像表示装置において、前記モニタ制御部内で、垂直周期を前記画像表示部に出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期手段を備えたことを特徴とする画像表示装置が提供される。
【００２２】
この発明によれば、モニタ制御部内の同期手段で、垂直周期を前記画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの焼きつき防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２３】
また、請求項７にかかる画像表示装置では、前記同期手段は、前記垂直周期を前記画像表示部に出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする。
【００２４】
この発明によれば、モニタ制御部内の同期手段で、垂直周期を前記画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの焼きつき防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２５】
また、請求項８にかかる画像表示装置では、前記同期手段は、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする。
【００２６】
この発明によれば、同期手段は、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％、好ましくは１％のクロック数を最大変化量として時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの画面位置ずれを防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２７】
また、請求項９にかかる画像表示装置では、前記同期手段は、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする。
【００２８】
この発明によれば、同期手段は、たとえば出力画像データの基準点を間引くことによって、出力画像データと入力画像データの周波数が同じ場合は無論のこと、この出力画像データを入力画像データの周波数の整数倍または整数分の一で同期をとることで、入力画像データに表示パネルの広い同期範囲を提供する。
【００２９】
また、請求項１０にかかる画像表示装置は、前記同期手段による同期後に、前記同期手段で用いた時間変更手法を用いて、前記出力画像データの垂直スキャンの位相を、前記入力画像データの所望の位相にあわせ込む位相合わせ手段をさらに備えたことを特徴とする。
【００３０】
この発明によれば、上述した同期手段の時間変更手法によって、画像表示部における画像の乱れを防止しながら、位相合わせ手段によって出力画像データの垂直スキャンの位相を、入力画像データの所望の位相にあわせ込むことができ、これにより前記入力画像データと前記出力画像データの位相のづれによる画像の不整合を排除し、かつこの位相合わせ手段によって位相調整を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００３１】
また、請求項１１にかかる画像表示装置では、前記モニタ制御部は、デジタルＰＬＬからなることを特徴とする。
【００３２】
この発明によれば、モニタ制御部をデジタルＰＬＬ回路で構成し、固定周波数のクロックを用いて、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、従来必要となっていた外付けの回路素子が不要となる。
【００３３】
【発明の実施の形態】
以下に図１〜図７の添付図面を参照して、この発明にかかるビデオ入力信号と表示パネルの同期制御方法および画像表示装置の好適な実施の形態を説明する。なお、以下の実施の形態では、表示パネルとして、液晶表示パネル（以下、「ＬＣＤパネル」という）を用いた場合について説明する。また、以下の図において、図８と同様の構成部分については、説明の都合上、同一符号を付記するものとする。
【００３４】
（実施の形態）
図１は、この発明にかかる画像表示装置の構成の一例を示す構成図である。図１において、この画像表示装置は、ＬＣＤパネル２０の出力用クロックの供給源であるオシレータ１１と、解像度や電気特性の異なるＬＣＤパネル毎に、同期のとり方を規定するためのＲＯＭ１２と、高精細のＬＣＤパネル２０と、たとえばＰＣとＬＣＤパネル２０間で入出力の制御を行うモニタインターフェースブロック（以下、「ＭＩＢ」という）３０と、ビデオ信号を格納するフレームメモリ４０とから構成されており、この画像表示装置では、ＬＣＤパネル２０のサポートできないタイミングもビデオ信号として想定されるため、フレームレート変換が行える構成になっている。また、通常はこの構成に、たとえば入出力のデータ変換用のＩＣが必要になる場合がある。
【００３５】
オシレータ１１は、固定周波数発振器からなり、ＬＣＤパネル２０の出力用固定レートのクロック（以下、「出力用クロック」という）を生成して、ＭＩＢ３０に出力している。ＲＯＭ１２は、解像度や電気特性の異なるＬＣＤパネル毎に、プログラマブルに設定された同期のとり方を示す設定情報が記憶されている。この実施の形態では、たとえば垂直周期を出力ビデオ信号の偶数フレームに１回の割り合いで時間変更を行うので、そのフレーム数や水平スキャン時間の増減数の情報などが記憶されている。
【００３６】
モニタ制御部３１では、同期制御部３４がこのＲＯＭ１２に設定された設定情報に基づいて、制御信号を作成し直し、モニタ制御部３１は、入力するビデオ信号のデータを一度フレームメモリ４０に書き込む書き込み制御を行い、さらにその後、ＬＣＤパネル２０のタイミングで、このデータをフレームメモリ４０から読み出す読み出し制御を行い、ＬＣＤパネル２０の出力タイミングでデータを転送している。
【００３７】
この実施の形態では、クロック数によるフレーム時間の時間同期方法として、たとえばフレーム単位にＬＣＤパネル２０の出力の水平スキャン時間（以下、「ライン時間」という）を調整する方法を用いている。なお、この発明は、これに限らず、たとえばこの調整方法で、誤差軽減のためライン時間の調整を１ライン単位で細かく変更する方法を用いることも可能である。
【００３８】
図２は、同期制御部３４を含むモニタ制御部３１の論理構成の一例を示す論理構成図である。図２において、モニタ制御部３１は、入力フレーム時間チェック部３１ａと、フレーム時間比較部３１ｂと、パネル位相比較部３１ｃと、パネルタイミング発生部３１ｅの動作を制御するシーケンサ３１ｄと、ライン時間をオシレータ１１からの出力クロックのカウント数単位で変化させるパネルタイミング発生部３１ｅとから構成されている。なお、このオシレータ１１からの出力クロックは、入力フレーム時間チェック部３１ａ、フレーム時間比較部３１ｂ、パネル位相比較部３１ｃおよびシーケンサ３１ｄにも取り込まれている。
【００３９】
入力フレーム時間チェック部３１ａは、入力するビデオ信号（垂直同期信号）の垂直周期のタイミングが表示パネル２０の同期できる範囲（以下、「同期領域」という）にあるかどうかを、フレーム毎に確認している。この確認は、入力するビデオ信号のフレーム時間をオシレータ１１からの出力クロックでカウントした数で行い、このチェック部３１ａは、この結果（フレーム時間レンジ）をシーケンサ３１ｄに出力している。この同期領域は、フレーム時間の整数分の１、整数倍の多重数分存在し、このチェック部３１ａは、この同期領域の情報（多重モード）をフレーム時間比較部３１ｂとパネル位相比較部３１ｃに出力している。
【００４０】
フレーム時間比較部３１ｂは、入力ビデオ信号（垂直同期信号）とＬＣＤパネル２０への出力ビデオ信号（垂直同期信号）のフレーム時間の差を誤差許容範囲内にあわせ込むために、フレーム時間と入力フレーム時間チェック部３１ａからの同期領域の情報から、この入力ビデオ信号と出力ビデオ信号とのフレーム毎に比較を行い、この比較結果とＲＯＭ１２に規定された値に基づく水平スキャン時間の調整指示をパネルタイミング発生部３１ｅに出力する。また、フレーム時間比較部３１ｂは、この結果（パネルタイミング同期）をシーケンサ３１ｄに出力している。
【００４１】
パネル位相比較部３１ｃは、入力ビデオ信号（垂直同期信号）に対する出力ビデオ信号（垂直同期信号）の垂直スキャンの位相を所望の位置にあわせ込むために、この入力ビデオ信号と出力ビデオ信号のフレーム毎に比較を行い、この比較結果とＲＯＭ１２に規定された値に基づく水平スキャン時間の調整指示をパネルタイミング発生部３１ｅに出力する。また、パネル位相比較部３１ｃは、あわせ込みが長時間失敗した場合の状態（フェーズロック不可能な状態）をシーケンサ３１ｄに出力している。水平スキャン時間の増減の決定は、入力ビデオ信号の最初のピクセル（座標０，０）のデータが入力されたときの、出力ビデオ信号中のラインの値と所望のラインの値とを比較することで行う。
【００４２】
この発明では、ＬＣＤパネルの周期変更の制約の条件として、焼きつき防止のため、垂直周期の長周期・短周期の繰り返しが長時間持続することを避け、偶数フレーム、たとえば２フレーム、４フレームに１回の時間変更とし、水平周期変更の際のクロック数の変化量は、画面位置ずれ防止のため、１０クロック（水平有効画素数の約２％）、好ましくは４クロック（水平有効画素数の約０．８％）を最大変化量とする。
【００４３】
ここで、この水平有効画素数とは、表示パネルの水平画素数をモニタ制御部が処理する画素データの並列数で除算したものであり、この実施の形態の水平有効画素数は、以下の式で与えられる。なお、この式は、表示パネル２０がＱＵＸＧＡＷモニタの場合を示す。
４８０＝３８４０（ＱＵＸＧＡＷモニタの水平画素数）÷８（ＭＩＢ３０の処理画素の並列度）
【００４４】
また最大変化量は、画像表示装置の入力ビデオ信号への追従性と画像表示部であるＬＣＤパネルの周期変更への追従性を考慮して決定される。この実施の形態のように、水平周期の変更で入出力ビデオ信号の同期をとる場合、水平周期時間におけるブランク期間を調整する。通常、この水平周期時間におけるブランク期間は、有効画素数の約３０％程度であり、多くとも５０％程度を見積もれば十分である。この５０％の範囲を変化する場合、１回の周期変更に対して最大変化量が２％であれば、２５回の周期変更により、その範囲をカバーでき、かつ２５回の垂直周期変更は、２フレーム毎の変更を行った場合、画像表示部の垂直周波数が４０Ｈｚ程度としても、約１．２秒で追従する。
【００４５】
位相合わせ時の最大変化量は、同期時の最大変化量と異なる値で設定することも可能である。その場合、位相合わせ時の最大変化量も、所望位相への追従性と画像表示部であるＬＣＤパネルの周期変更への追従性を考慮して決定される。所望位相への追従に要するフレーム数は、両方向調整（垂直時間の増減により位相調整を行う）で、２フレームに１回の時間変更の場合、次式で与えられる。ここで、Ｖｔは垂直周期時間、ΔＶｔは垂直周期時間の時間変更による差分である。
（フレーム数）＝［（０．５・Ｖｔ）／（ΔＶｔ）］・２
【００４６】
ここで、水平周期時間におけるブランク期間を５０％と仮定し、１回の周期変更に対して最大変化量が、同期時と同じ水平有効画素数の２％であれば、ΔＶｔは、Ｖｔの１．３３％となり、この位相追従に要するフレーム数は７５フレームとなり、画像表示部の垂直周波数が４０Ｈｚ程度としても、約１．９秒で所望位相を提供できる。
【００４７】
同期と位相合わせに要する時間は、双方とも最大変化量が水平有効画素数の２％で、画像表示部の垂直周波数が４０Ｈｚ程度あれば、約３．１秒で全ての工程が終了する。この時間は、使用者に何ら違和感を与える時間ではない。また、この水平有効画素数の２％という値も、この発明では前述の通り、容易に変更可能である。
【００４８】
また、垂直周期内で複数回水平周期が変化しないことの制約が条件となることもある。この実施の形態では、たとえば垂直周期をビデオ信号の２フレームに１回の割り合いで垂直時間変更の制御を行い、かつ水平スキャン時間の増減は、今回の例では垂直スキャン当り、１回の増減のみで制御を行うものとする。垂直周期内で複数回水平周期が変化することが可能な画像表示部であれば、水平周期を細かく増減し、垂直周期の入出力ビデオ信号間の誤差を減らすことが可能である。
【００４９】
パネルタイミング発生部３１ｅは、フレーム時間比較部３１ｂとパネル位相比較部３１ｃからの調整指示とシーケンサ３１ｄからの状態の情報によって、フレーム時間を変更している。この実施の形態では、ビデオ信号の２フレーム毎に１回、水平スキャン時間を規定し直すことで調整する。水平スキャン時間調整の差分は、ＬＣＤパネルの入力仕様と同期時間変化に対する追従特性、モニタインターフェースブロックの入力ビデオ信号への同期追従仕様を考慮し、なるべく大きな値が決定され、ＲＯＭ１２に格納されている。
【００５０】
シーケンサ３１ｄは、入力フレーム時間チェック部３１ａ、フレーム時間比較部３１ｂおよびパネル位相比較部３１ｃからの信号により状態遷移を行い、パネルタイミング発生部３１ｅの動作を制御している。
【００５１】
このモニタ制御部３１は、ディジタルＰＬＬで構成することができ、ホストＰＣからの入力ビデオ信号を、ＬＣＤパネル２０の出力ビデオ信号にデジタル的にあわせ込んで同期をとることが可能となる。
【００５２】
次に、このモニタ制御部におけるビデオ信号との同期動作を図３の状態遷移図および図４の垂直周期時間の推移例の図に基づいて説明する。まず、画像表示装置のパワーがオンになると、モニタ制御部はフリーラン（Ｆｒｅｅ−ｒｕｎ）状態に状態を遷移する（ステップ１０１）。このフリーラン状態では、オシレータ１１からの出力クロックにより、パネルタイミング発生部３１ｅは、ＬＣＤパネル２０が規定する推奨タイミングを出力しており、ＬＣＤパネル２０は、この推奨タイミングで画像表示を行う。これにより、ＬＣＤパネル２０の許容できないビデオ信号の入力においても、画面の乱れは発生しない。なお、ビデオ信号の入力に対する過敏な反応を防ぐため、入力フレーム時間チェック部３１ａは、このビデオ信号の入力が数フレーム安定した後の結果をシーケンサ３１ｄに出力している。
【００５３】
次に、入力フレーム時間チェック部３１ａは、入力するビデオ信号の垂直周期のタイミングが表示パネル２０の同期領域にあるかどうか判断し（ステップ１０２）、ビデオ信号がこの同期領域にあり、ＬＣＤパネル２０への出力タイミングがフレーム時間単位でビデオ信号入力に同期可能な場合には、シーケンサ３１ｄは、シンク−フレーム（Ｓｙｎｃ−ｆｒａｍｅ）状態に遷移する（ステップ１０３）。
【００５４】
シンク−フレーム状態では、パネルタイミング発生部３１ｅがフレーム時間比較部３１ｂのフレーム時間の増減指示に従い、垂直周期を、ビデオ信号の偶数フレーム（２フレーム）毎に１回の割り合いで垂直周期の変更を行うことによって、ビデオ信号の出力タイミングを段階的に調整している。この実施の形態では、入力ビデオ信号の垂直周期に出力ビデオ信号の垂直周期を所望の時間にあわせ込むため、出力クロックの数により決定されるＬＣＤパネル２０へのライン時間を、出力クロックの水平カウント数をＲＯＭ１２に規定されている微少カウント（水平スキャン当り、水平有効画素数の２％以下である１クロックから１０クロック）づつ変化させ、この結果としてＬＣＤパネルへの出力ビデオ信号のフレーム時間を微少時間づつ入力ビデオ信号のフレーム時間へ段階的にあわせる。この微少変化時間の制御と同期完了の確認は、フレーム時間比較部３１ｂが行う。そして、入力ビデオ信号がフレームの同期領域内で（ステップ１０４）、かつフレーム時間の同期が完了したら（ステップ１０５）、フレーム時間比較部３１ｂがパネルタイミングが同期した旨の信号をシーケンサ３１ｄに出力して、ロック−フェーズ（Ｌｏｃｋ−ｐｈａｓｅ）状態に遷移する（ステップ１０６）。なお、この制御では、ＰＣからの入力ビデオ信号、ＬＣＤパネルへの出力ビデオ信号の基準点を間引くことによって、整数分の一、整数倍の同期を行うこともできる。
【００５５】
また、ステップ１０５，１０６で入力ビデオ信号が同期領域外になった場合、または同期がとれていない場合には、シーケンサ３１ｄは、リカバリィ（Ｒｅｃｏｖｅｒｙ）状態に遷移する（ステップ１１１）。
【００５６】
この同期方法としては、たとえば出力ビデオ信号の垂直周期が入力ビデオ信号の垂直周期から大きく離れている場合には、水平スキャン時間を１０クロックづつ大きく変化させ、出力ビデオ信号の垂直周期が入力ビデオ信号の垂直周期の近傍になった後、出力クロックの水平カウント数を微少カウントに変化させることにより、出力ビデオ信号のフレーム時間を入力ビデオ信号のフレーム時間に迅速に合わせることができる。この種々の条件下の微少カウンタは、ＲＯＭ１２に規定されているので、容易にプログラマブルにすることが可能となる。
【００５７】
なお、同期方法としては、画像表示装置の入力ビデオ信号に対する追従性が落ちるが、制御の簡便性のため、水平スキャン時間をある一定の微少時間（水平スキャンあたり１クロック）で制御することも可能である。
【００５８】
ロック−フェーズ状態では、パネル位相比較部３１ｃのフレーム時間の増減指示に従い、パネルタイミング発生部３１ｅがフレーム毎に水平スキャン時間を変更することによりビデオ信号の出力タイミングを調整し、入力ビデオ信号と出力ビデオ信号を所望の時間関係にする。このロック−フェーズ状態では、入力ビデオ信号が調整可能な同期領域の範囲で動いたかどうか判断し（ステップ１０７）、入力ビデオ信号がフレームの同期領域内か判断し（ステップ１０８）、また同期が取れているか判断し（ステップ１０９）、さらにフェーズロックができているか判断する（ステップ１１０）。パネル位相比較部３１ｃのフレーム時間の増減指示も、シンク−フレーム状態と同じ時間変更手法を用いて行われ、ＲＯＭ１２に規定されているロック−フェーズ状態における、変更フレーム数（２フレーム，４フレーム…）と微少時間の値（水平スキャン当り、水平有効画素数の２％以下である１クロックから１０クロック）に基づいて行われる。
【００５９】
ここで、これらの条件から外れた場合には、リカバリィ状態に遷移し（ステップ１１１）、このリカバリィ状態では、パネルタイミング発生部３１ｅが、シンク−フレーム状態の場合の動作とは逆に、ビデオ信号の出力タイミングをＬＣＤパネルの推奨タイミングになるように、ＲＯＭ１２に規定されたリカバリィ状態における、単位フレーム数毎に、微少クロック数づつ水平スキャンのクロック数を増減していき、この推奨タイミングになり次第（ステップ１１２）、シーケンサ３１ｄは、フリー−ラン状態に遷移して戻るように動作する。
【００６０】
このように、この実施の形態では、垂直周期をビデオ信号の偶数フレームに１回の割り合いで、水平スキャン当り、水平有効画素数の約２％である１０クロックを最大変化量として時間変更を行って、ＬＣＤパネルへ出力するビデオ信号の出力タイミングを、段階的にビデオ信号の入力タイミングに同期させるので、画像の乱れ、フリッカーを防いで同期工程を容易に行うことができ、かつこの同期工程での時間変更をクロック数単位で行うことで、同期工程をプログラマブルにすることを容易に可能とする。
【００６１】
また、この実施の形態では、入力ビデオ信号の周波数と同一の場合は無論のこと、入力ビデオ信号、出力ビデオ信号のフレーム時間のうち、一方のフレーム時間が他方のフレーム時間より整数倍長い場合、フレーム時間の短い方の基準点を間引くことによって、この周波数の整数倍または整数分の一で同期をとるので、入力ビデオ信号と出力ビデオ信号の同期をとるレンジが広がるとともに、図５〜図７の波形図に示すように、ある一定誤差の基で同期をとることができる。これにより、この実施の形態では、入力画像データに表示パネル同期範囲を広く提供でき、胴切れ（ティアリング）やコマ跳び（フレームドロップ）などの画面不整合を防ぐことができる。なお、図５は、入力ビデオ信号と出力ビデオ信号の周波数と同一の場合、図６は、入力ビデオ信号の周波数が、出力ビデオ信号の周波数の整数倍の場合における波形図である。図７は、入力ビデオ信号の周波数が、出力ビデオ信号の周波数の整数分の一の場合における波形図であり、これらいずれかの場合も同期をとることができた。
【００６２】
また、この実施の形態では、ＲＯＭに記憶された解像度や電気特性の異なるＬＣＤパネル毎に設定された同期のとり方を示す設定情報を同期制御部に読み出して同期制御に用いることができるので、このＲＯＭを換えるだけでプログラマブルに出力ビデオ信号と入力ビデオ信号の同期をとることが可能となる。
【００６３】
また、この実施の形態では、モニタ制御部をデジタルＰＬＬ回路で構成することが可能なので、入力ビデオ信号の同期周波数を、ＬＣＤパネルの表示方式におけるビデオ信号の同期周波数に段階的に同期させることが容易にでき、かつ固定周波数のクロックで同期させることができるので、従来のように外付けの回路素子を用いなくても、容易に出力ビデオ信号を入力ビデオ信号にあわせ込むことができ、これにより製作コストを低減させることができる。
【００６４】
この発明は、これら実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲で種々の変形実施が可能である。この実施の形態では、画像表示装置として液晶表示装置の場合を説明したが、たとえば有機ＥＬ（エレクトロルミネッセンス）素子などを使用した画像表示装置に応用することも可能であり、液晶表示装置に限定されるものではない。
【００６５】
また、この発明では、たとえば上述した方法において、モニタインターフェースブロックが使用する画像出力用クロックを生成するオシレータの周波数に、高精細ＬＣＤパネルが許容できる最大周波数を適用することにより、モニタインターフェースブロックとして最大の同期領域を提供できる。
【００６６】
たとえば、標準の周波数によるアクティブビデオの期間以下に、一水平スキャン時間を設定しなければいけない場合などでは、ＬＣＤパネルの同期領域の範囲を満たせない場合がある。このような場合、この発明のモニタインターフェースブロックは、通常時の標準周波数を倍速などに設定してアクティブビデオ期間を短縮し、かつ水平ブランク時間の調整可能時間を広げて対応できる。以下に、そのプロセスを記載する。
【００６７】
このモニタインターフェースブロックは、画像出力用クロックの標準周波数のｎ（ｎは２以上の自然数）倍の周波数で動作する。通常時、モニタインターフェースブロックは、この出力用クロックをディジタル回路でｎ分周してこの標準周波数のクロックとそのクロックを標準としたデータをＬＣＤパネルへ出力する。
【００６８】
ここで、標準周波数を変更しなくてはならなくなった場合には、
１．画像に影響しない水平ブランク時間、または垂直ブランク時間を検出する。
２．この検出後、クロック出力を止める。
３．このクロックの逓倍数に応じて水平スキャン時間用カウンタの必要な値を、逓倍前と同じ水平スキャン時間になるように変更する。
４．そして、クロック出力を再開する。
以上、２〜４までの過程を１〜２クロックの間に行うことによって、モニタインターフェースブロックとして最大の同期領域を提供する。
【００６９】
【発明の効果】
以上説明したように、この発明では、垂直周期を画像データのフレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させるので、画像表示部の画像に乱れを生じさせず、入力画像データに表示パネルの動作を、容易に同期させることができる。
【００７０】
また、この発明では、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させるので、画像表示部の画像に乱れを生じさせず、入力画像データに表示パネルの動作を、容易に同期させることができる。
【００７１】
また、この発明では、同期工程を行うにあたり、クロック数に基づくデジタル制御を、出力タイミングの時間変更過程に採用することにより、容易に時間変更過程を制御することができ、かつ時間制御過程を容易にプログラマブルにすることができる。
【図面の簡単な説明】
【図１】この発明にかかる画像表示装置の構成の一例を示す構成図である。
【図２】図１に示したモニタ制御部の論理構成の一例を示す論理構成図である。
【図３】図２に示したモニタ制御部におけるビデオ信号との同期動作を説明するための状態遷移図である。
【図４】垂直周期時間の推移例を示す図である。
【図５】入力ビデオ信号と出力ビデオ信号の周波数と同一の場合の波形図である。
【図６】入力ビデオ信号の周波数が出力ビデオ信号の周波数の整数倍の場合の波形図である。
【図７】入力ビデオ信号の周波数が出力ビデオ信号の周波数の整数分の一の場合の波形図である。
【図８】従来の画像表示装置の構成の一例を示す構成図である。
【符号の説明】
１０アナログＰＬＬ
１１オシレータ
２０表示パネル（ＬＣＤパネル）
３０モニタインターフェースブロック
３１モニタ制御部
３１ａ入力フレーム時間チェック部
３１ｂフレーム時間比較部
３１ｃパネル位相比較部
３１ｄシーケンサ
３１ｅパネルタイミング発生部
３２カウンタ
３４同期制御部
３５同期用ＦＩＦＯメモリ
４０フレームメモリ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a synchronization control method and an image display device for synchronizing an input video signal, which is input image data from a host PC (personal computer), with a display panel as an image display unit.
[0002]
[Prior art]
Due to recent advances in liquid crystal panel manufacturing technology, in flat panel displays using TFT-LCDs, etc., 200 DPI (Dot Per Inch), QUXGAW (Quad Ultra Extended Graphics Array Wide: 3840 × 2400 pixels) exceeding 9 million pixels, High-definition and high-pixel-number image display devices such as QUXGA (Quad Ultra Extended Graphics Array: 3200 × 2400 pixels) have been developed and sold, and are capable of displaying an extremely large amount of image data with high definition. Although it became possible, there was a large difference in the display processing capability between an image display processing device using a normal OA application and an application for a general PC and this image display device. We had a situation where a high-definition can not be effectively utilized features of high number of pixels.
[0003]
For example, when the image data (video signal) sent from the host PC is displayed on such a high-definition display panel, the higher the definition, the more the display panel tries to maintain the same frame refresh rate. The data transfer rate on the interface must be increased. In addition, a high definition LCD panel often cannot maintain a desired frame refresh rate in performance due to an increase in processing data.
[0004]
Therefore, conventionally, a display panel has a recommended timing for outputting a video signal, the display panel requests a recommended timing for the display panel from the host PC side, and if the host PC can output a video signal, for example, The video signal was displayed from the host PC at the recommended timing via the video interface. When the output of the video signal is impossible, the display panel displays the video signal sent from the PC using an asynchronous absorption circuit without synchronizing with the host PC.
[0005]
The video signal from the PC and the display panel are synchronized with each other when the image output clock, the horizontal synchronization signal, and the vertical synchronization signal are completely matched, and when the image output clock is internal to the display panel. In some cases, only the horizontal synchronizing signal and the vertical synchronizing signal are synchronized (for example, in the case of Patent Document 1). FIG. 6 is a configuration diagram showing an example of the configuration of a conventional image display device. An analog PLL 10 is used to synchronize an input video signal with a display panel 20 of a CRT. The analog PLL receives a vertical synchronizing signal and a horizontal synchronizing signal from the input video signal, and an output vertical synchronizing signal in the control signal generated by the counter 32 of the monitor interface block 30. The analog PLL 10 An output clock is generated based on the signal.
[0006]
The monitor interface block 30 includes, in addition to the counter 32, a synchronization FIFO memory 35 for temporarily storing an input video signal and then outputting the video signal, and a monitor control unit 31 having the counter 32 therein. A control signal (vertical synchronization signal, horizontal synchronization signal, display enable signal, etc.) output from the counter 32 by write control for writing a video signal output from the synchronization FIFO memory 35 to the frame memory 40 and by an output clock from the analog PLL 10. The read control for outputting the video signal of the frame memory 40 to the display panel 20 is performed based on the “DE signal”.
[0007]
[Patent Document 1]
JP-A-10-49120 (pages 1-7, FIG. 1)
[0008]
[Problems to be solved by the invention]
However, in the case of the conventional perfect match described above, the output clock is changed using an analog PLL so that the output clock of the display panel is completely synchronized with the input clock. Must be supported, and there is a problem in that there are many restrictions on the operation of the host PC (for example, the number of clocks must be set so that the ratio of the blanking width is constant). Was. Further, in this conventional example, since the analog PLL is used, the circuit configuration becomes complicated, and the lock range is narrow, the followability is increased, the production cost of the system is increased by adopting the analog PLL, and the power supply stability is required. And other various problems.
[0009]
Further, in the case where only the conventional horizontal synchronizing signal and vertical synchronizing signal are synchronized, a situation where a large error is corrected occurs when synchronizing the display panel for the first time. In this situation, there is a problem in that the timing noise appears on the display panel as a non-specific timing noise, which causes image disturbance, generation of flicker, and the like. Also in this conventional example, the host PC must support the special recommended timing of the display panel as in the above, so that the restrictions are increased and the output of the host PC is not synchronized with the display panel. In the case of an output in the vicinity of the boundary between the area where the error is possible and the area where the error is impossible, there is a problem that noise continues to be generated. Furthermore, if the output video signal is sharply matched to the input video signal, it may be necessary to slowly adjust the circuit elements because it may overload the circuit elements and cause breakage. There is also a problem that a circuit element is required.
[0010]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has a synchronization control method and an image display device that can easily and programmatically synchronize the operation of a display panel with input image data without disturbing a display image. The purpose is to provide.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, in the synchronous control method according to claim 1, when outputting input image data to an image display unit, the input image data is adapted to adapt a display method of the image display unit to the input image data. In a synchronization control method for synchronizing a synchronization frequency of image data in a display mode of the image display unit with a synchronization frequency of data, a vertical cycle is changed by one time for each frame of image data output to the image display unit. And synchronizing the image data timing to be output to the image display unit with the input image data timing in a stepwise manner.
[0012]
According to the present invention, the vertical cycle is changed once per frame of the image data to be output to the image display unit, and the output timing of the image data to the display panel is gradually changed. To prevent burn-in of the display panel, which is an image display unit, to prevent the image from being disturbed, and to perform the operation with an easy circuit configuration and in a programmable manner in performing the synchronization step. Can be.
[0013]
Further, in the synchronization control method according to claim 2, in the synchronization step, the vertical cycle is changed once every even-numbered frame of the image data to be output to the image display unit, and the image display is performed. The image data timing to be output to the unit is synchronized stepwise with the input image data timing.
[0014]
According to the present invention, the vertical cycle is changed once every even-numbered frame of the image data to be output to the image display unit, and the output timing of the image data to the display panel is gradually changed. By synchronizing with the timing, it is possible to prevent burn-in of the display panel which is an image display unit, to prevent the image from being disturbed, and to perform the operation in an easy circuit configuration and in a programmable manner in performing the synchronization process. be able to.
[0015]
In the synchronization control method according to a third aspect, in the synchronization step, when the horizontal cycle is changed, the time is changed with a maximum change amount of 20% of the number of horizontal effective pixels per horizontal scan. And synchronizing the image data timing to be output to the image display unit with the input image data timing.
[0016]
According to the present invention, when the horizontal cycle is changed in the synchronizing step, the time is changed with the maximum number of clocks of 20% of the number of horizontal effective pixels per horizontal scan as the maximum change amount, and the display panel as the image display unit is changed. By synchronizing the output timing of the image data to the input timing of the image data in a stepwise manner, it is possible to prevent the screen position of the display panel from being displaced, thereby preventing the image from being disturbed, and performing the synchronization step. The operation can be performed programmably with an easy circuit configuration.
[0017]
In the synchronization control method according to a fourth aspect, in the synchronization step, synchronization is performed at an integral multiple or a fraction of the frequency of the input image data.
[0018]
According to the present invention, for example, by thinning out the reference points of the output image data and synchronizing the output image data at an integral multiple or a fraction of the frequency of the input image data, a wide synchronization with the input image data is achieved. Provide possible range.
[0019]
Further, in the synchronization control method according to claim 5, after performing the synchronization step, the phase of the vertical scan of the output image data is changed using the time changing method used in the synchronization step. It is characterized in that the method further includes a phase adjusting step of adjusting the phase to a desired phase.
[0020]
According to the present invention, the phase of the vertical scan of the output image data is adjusted to the desired phase of the input image data while preventing the image from being disturbed in the image display unit by using the time changing method of the above-described synchronization step. It is possible to eliminate inconsistency of the image due to the phase difference between the input image data and the output image data, and perform a phase adjustment by this phase adjustment step, with a circuit configuration that facilitates the operation, It can be done programmably.
[0021]
Further, in the image display device according to claim 6, when outputting the input image data to the image display unit, in order to adapt the display method of the image display unit to the input image data, the synchronization frequency of the input image data, In an image display device having a monitor control unit that synchronizes a synchronization frequency of image data in a display method of the image display unit, the monitor control unit may output a vertical cycle once every frame of image data to be output to the image display unit. An image display device is provided, comprising: a synchronization unit for changing the time at an interval and synchronizing the image data timing to be output to the image display unit with the input image data timing stepwise. .
[0022]
According to the present invention, the synchronization unit in the monitor control unit changes the vertical cycle by one time to the frame of the image data to be output to the image display unit and changes the time to the display panel as the image display unit. By synchronizing the output timing of the image data step by step with the input timing of the image data, it is possible to prevent the burn-in of the display panel, prevent the image from being disturbed, and facilitate the operation when synchronizing by the synchronizing means. With a simple circuit configuration, it can be performed programmably.
[0023]
Further, in the image display device according to claim 7, the synchronization means changes the vertical cycle by one time for an even frame of image data to be output to the image display unit, and performs the time change in the image display unit. The image data timing to be output to the input image data timing is synchronized stepwise with the input image data timing.
[0024]
According to the present invention, the synchronization unit in the monitor control unit changes the vertical cycle once every even frame of the image data to be output to the image display unit, and changes the time to the display panel as the image display unit. By synchronizing the output timing of the image data step by step with the input timing of the image data, the burn-in of the display panel is prevented, the image is not disturbed by the synchronization, and the synchronization is performed by the synchronization means. It can be performed programmably with an easy circuit configuration.
[0025]
Further, in the image display device according to the eighth aspect, when the horizontal period is changed, the synchronization unit changes the time with the maximum number of clocks of 20% of the number of horizontal effective pixels per horizontal scan as a maximum change amount. The image data timing to be output to the image display unit is synchronized with the input image data timing.
[0026]
According to the present invention, when the horizontal period is changed, the synchronizing means changes the time with the maximum number of clocks of 20%, preferably 1% of the number of horizontal effective pixels per horizontal scan as the maximum change amount. By synchronizing the output timing of the image data to the input timing of the image data step by step, to prevent the screen position shift of the display panel, prevent the disturbance of the image accompanying it, and perform the synchronization by the synchronization means. The operation can be performed programmably with an easy circuit configuration.
[0027]
Further, in the image display device according to the ninth aspect, the synchronization means synchronizes at an integral multiple or a fraction of an frequency of the input image data.
[0028]
According to this invention, the synchronizing means, for example, by thinning out the reference points of the output image data, if the frequency of the output image data and the input image data are the same, of course, Synchronization at an integer multiple or a fraction of an integer provides a wide synchronization range of the display panel to input image data.
[0029]
Further, the image display device according to claim 10, after synchronization by the synchronization unit, uses a time changing method used by the synchronization unit to change the phase of the vertical scan of the output image data to a desired value of the input image data. It is characterized by further comprising a phase adjusting means for adjusting the phase.
[0030]
According to the present invention, the phase change unit sets the phase of the vertical scan of the output image data to the desired phase of the input image data while preventing the image from being disturbed in the image display unit by the time changing method of the synchronization unit. It is possible to adjust the phase of the input image data and the output image data, thereby eliminating inconsistency of the image due to a phase shift between the input image data and the output image data. Can be done programmably.
[0031]
Further, in the image display device according to the eleventh aspect, the monitor control unit includes a digital PLL.
[0032]
According to the present invention, the monitor control unit is constituted by a digital PLL circuit, and the output timing of the image data to the display panel is synchronized stepwise with the input timing of the image data by using a clock of a fixed frequency. The external circuit element that has been required becomes unnecessary.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a method for controlling synchronization between a video input signal and a display panel and an image display apparatus according to the present invention will be described with reference to the accompanying drawings of FIGS. In the following embodiments, a case will be described in which a liquid crystal display panel (hereinafter, referred to as an “LCD panel”) is used as a display panel. In the following drawings, the same components as those in FIG. 8 are denoted by the same reference numerals for convenience of explanation.
[0034]
(Embodiment)
FIG. 1 is a configuration diagram illustrating an example of a configuration of an image display device according to the present invention. In FIG. 1, the image display device includes an oscillator 11 which is a supply source of an output clock of an LCD panel 20, a ROM 12 for defining a synchronization method for each LCD panel having different resolutions and electrical characteristics, and a high definition. LCD panel 20, a monitor interface block (hereinafter referred to as "MIB") 30 for controlling input and output between the PC and the LCD panel 20, and a frame memory 40 for storing video signals. In the image display device, a timing that cannot be supported by the LCD panel 20 is assumed as a video signal, so that the frame rate conversion is performed. Usually, this configuration may require, for example, an IC for input / output data conversion.
[0035]
The oscillator 11 includes a fixed frequency oscillator, generates a clock of a fixed rate for output of the LCD panel 20 (hereinafter, referred to as “output clock”), and outputs the clock to the MIB 30. The ROM 12 stores setting information that indicates how to establish synchronization in a programmable manner for each LCD panel having different resolutions and electrical characteristics. In this embodiment, for example, since the vertical cycle is changed once every even frame of the output video signal, information on the number of frames and the number of changes in the horizontal scanning time is stored.
[0036]
In the monitor control unit 31, the synchronization control unit 34 re-creates the control signal based on the setting information set in the ROM 12, and the monitor control unit 31 writes the data of the input video signal once into the frame memory 40. Control is performed, and thereafter, at the timing of the LCD panel 20, readout control for reading out this data from the frame memory 40 is performed, and the data is transferred at the output timing of the LCD panel 20.
[0037]
In this embodiment, as a method of synchronizing the frame time by the number of clocks, for example, a method of adjusting the horizontal scan time (hereinafter, referred to as “line time”) of the output of the LCD panel 20 in frame units is used. The present invention is not limited to this. For example, it is also possible to use a method of finely changing the adjustment of the line time for each line in order to reduce the error.
[0038]
FIG. 2 is a logical configuration diagram illustrating an example of a logical configuration of the monitor control unit 31 including the synchronization control unit 34. 2, a monitor control unit 31 includes an input frame time check unit 31a, a frame time comparison unit 31b, a panel phase comparison unit 31c, a sequencer 31d that controls the operation of a panel timing generation unit 31e, and a line time oscillator. And a panel timing generator 31e which changes the output clock from the output clock 11 in units of counts. The output clock from the oscillator 11 is also taken in the input frame time check unit 31a, the frame time comparison unit 31b, the panel phase comparison unit 31c, and the sequencer 31d.
[0039]
The input frame time check unit 31a checks, for each frame, whether or not the timing of the vertical cycle of the input video signal (vertical synchronization signal) is within a range in which the display panel 20 can be synchronized (hereinafter, referred to as a “synchronization region”). ing. This check is performed based on the number of frame times of the input video signal counted by the output clock from the oscillator 11, and the check unit 31a outputs the result (frame time range) to the sequencer 31d. This synchronization area exists for an integral multiple of an integral multiple of the frame time, and the check unit 31a transmits the information (multiplex mode) of the synchronization area to the frame time comparison unit 31b and the panel phase comparison unit 31c. Output.
[0040]
The frame time comparing section 31b adjusts the frame time and the input frame to make the difference between the frame time of the input video signal (vertical synchronization signal) and the frame time of the output video signal (vertical synchronization signal) to the LCD panel 20 within an allowable error range. The input video signal and the output video signal are compared for each frame from the information of the synchronization area from the time check unit 31a, and the comparison result and an instruction to adjust the horizontal scan time based on the value specified in the ROM 12 are sent to the panel timing. It outputs to the generator 31e. Further, the frame time comparison unit 31b outputs the result (panel timing synchronization) to the sequencer 31d.
[0041]
The panel phase comparison unit 31c adjusts the phase of the vertical scan of the output video signal (vertical synchronization signal) with respect to the input video signal (vertical synchronization signal) to a desired position for each frame of the input video signal and the output video signal. And outputs a horizontal scan time adjustment instruction based on the comparison result and the value specified in the ROM 12 to the panel timing generator 31e. Further, the panel phase comparison unit 31c outputs to the sequencer 31d a state in which the alignment has failed for a long time (a state in which phase lock is not possible). The determination of the increase or decrease of the horizontal scan time is performed by comparing the value of a line in the output video signal with the value of a desired line when data of the first pixel (coordinates 0, 0) of the input video signal is input. Do with.
[0042]
According to the present invention, as a condition for changing the cycle of the LCD panel, in order to prevent burn-in, repetition of a long cycle and a short cycle of a vertical cycle is prevented from continuing for a long time. One time change, and the amount of change in the number of clocks when changing the horizontal period is 10 clocks (about 2% of the number of horizontal effective pixels), preferably 4 clocks (about 2% of the number of horizontal effective pixels) in order to prevent screen displacement. 0.8%) is the maximum change amount.
[0043]
Here, the number of horizontal effective pixels is a value obtained by dividing the number of horizontal pixels of the display panel by the number of parallel pixel data processed by the monitor control unit. Given by Note that this equation shows a case where the display panel 20 is a QUXGAW monitor.
480 = 3840 (the number of horizontal pixels of the QUXGAW monitor) / 8 (the parallelism of the processing pixels of the MIB 30)
[0044]
The maximum change amount is determined in consideration of the ability of the image display device to follow the input video signal and the ability of the LCD panel as the image display unit to follow the cycle change. When synchronizing the input and output video signals by changing the horizontal cycle as in this embodiment, the blank period in the horizontal cycle time is adjusted. Normally, the blank period in this horizontal cycle time is about 30% of the number of effective pixels, and it is sufficient to estimate at most about 50%. When changing the range of 50%, if the maximum change amount is 2% for one cycle change, the range can be covered by 25 cycle changes, and the 25 vertical cycle changes are: When the change is made every two frames, the change is followed in about 1.2 seconds even if the vertical frequency of the image display unit is about 40 Hz.
[0045]
The maximum change amount at the time of phase matching can be set to a value different from the maximum change amount at the time of synchronization. In this case, the maximum amount of change at the time of phase adjustment is also determined in consideration of the ability to follow a desired phase and the ability to follow a change in the cycle of the LCD panel serving as an image display unit. The number of frames required to follow the desired phase is given by the following equation in the case of bidirectional adjustment (phase adjustment is performed by increasing or decreasing the vertical time) and changing the time once for two frames. Here, Vt is a vertical cycle time, and ΔVt is a difference due to time change of the vertical cycle time.
(Number of frames) = [(0.5 · Vt) / (ΔVt)] · 2
[0046]
Here, assuming that the blank period in the horizontal cycle time is 50%, and if the maximum change amount per cycle change is 2% of the same number of horizontal effective pixels as at the time of synchronization, ΔVt is 1 of Vt. .33%, the number of frames required for this phase tracking becomes 75 frames, and a desired phase can be provided in about 1.9 seconds even when the vertical frequency of the image display unit is about 40 Hz.
[0047]
The time required for the synchronization and the phase adjustment is about 3.1 seconds when the maximum change amount is 2% of the number of horizontal effective pixels and the vertical frequency of the image display unit is about 40 Hz. This time is not a time that gives the user any sense of discomfort. Further, the value of 2% of the number of horizontal effective pixels can be easily changed in the present invention as described above.
[0048]
In some cases, a condition that the horizontal cycle does not change a plurality of times within the vertical cycle is a condition. In this embodiment, for example, the vertical cycle is controlled by changing the vertical cycle once for every two frames of the video signal, and the horizontal scan time is increased or decreased once per vertical scan in this example. It is assumed that control is performed only by the control. If the image display unit is capable of changing the horizontal cycle a plurality of times within the vertical cycle, it is possible to finely increase or decrease the horizontal cycle and reduce the error between the input and output video signals in the vertical cycle.
[0049]
The panel timing generation unit 31e changes the frame time according to the adjustment instruction from the frame time comparison unit 31b and the panel phase comparison unit 31c and the state information from the sequencer 31d. In this embodiment, the adjustment is performed by redefining the horizontal scan time once every two frames of the video signal. The difference in the horizontal scan time adjustment is determined as large as possible in consideration of the input specification of the LCD panel, the follow-up characteristics to the change of the synchronization time, and the specification of the synchronization follow-up to the input video signal of the monitor interface block, and is stored in the ROM 12. .
[0050]
The sequencer 31d performs state transition by signals from the input frame time check unit 31a, the frame time comparison unit 31b, and the panel phase comparison unit 31c, and controls the operation of the panel timing generation unit 31e.
[0051]
The monitor control section 31 can be constituted by a digital PLL, and can synchronize an input video signal from the host PC digitally with an output video signal of the LCD panel 20.
[0052]
Next, the synchronous operation with the video signal in the monitor control unit will be described with reference to the state transition diagram of FIG. 3 and the transition example of the vertical cycle time of FIG. First, when the power of the image display device is turned on, the monitor control unit changes the state to a free-run state (step 101). In this free-run state, the panel timing generator 31e outputs the recommended timing specified by the LCD panel 20 by the output clock from the oscillator 11, and the LCD panel 20 performs image display at the recommended timing. Thus, even when an unacceptable video signal is input to the LCD panel 20, the screen is not disturbed. In order to prevent an excessive response to the input of the video signal, the input frame time check unit 31a outputs the result after the input of the video signal is stabilized for several frames to the sequencer 31d.
[0053]
Next, the input frame time check unit 31a determines whether or not the timing of the vertical cycle of the input video signal is in the synchronization area of the display panel 20 (step 102). If the output timing to the frame can be synchronized with the video signal input in frame time units, the sequencer 31d transitions to a sync-frame state (step 103).
[0054]
In the sync-frame state, the panel timing generator 31e changes the vertical cycle in accordance with an instruction to increase or decrease the frame time of the frame time comparator 31b, by changing the vertical cycle once for each even frame (two frames) of the video signal. , The output timing of the video signal is adjusted stepwise. In this embodiment, in order to make the vertical cycle of the output video signal coincide with the vertical cycle of the input video signal at a desired time, the line time to the LCD panel 20 determined by the number of output clocks is determined by the horizontal count of the output clock. The number is changed by a minute count (1 clock, which is less than 2% of the number of effective horizontal pixels, from 1 clock to 10 clocks per horizontal scan) as a result of the ROM 12. As a result, the frame time of the video signal output to the LCD panel is shortened. The time is adjusted step by step to the frame time of the input video signal. The control of the minute change time and the confirmation of the completion of the synchronization are performed by the frame time comparison unit 31b. When the input video signal is within the frame synchronization area (step 104) and the frame time synchronization is completed (step 105), the frame time comparison unit 31b outputs a signal to the effect that the panel timing is synchronized to the sequencer 31d. Then, the state transits to a lock-phase state (step 106). In this control, by thinning out the reference points of the input video signal from the PC and the output video signal to the LCD panel, it is also possible to synchronize by an integer fraction or an integral multiple.
[0055]
If the input video signal is out of the synchronization area in steps 105 and 106, or if synchronization has not been achieved, the sequencer 31d transitions to a recovery state (step 111).
[0056]
As a synchronization method, for example, when the vertical cycle of the output video signal is far away from the vertical cycle of the input video signal, the horizontal scan time is greatly changed by 10 clocks, and the vertical cycle of the output video signal is Then, by changing the horizontal count number of the output clock to a minute count after the vertical period becomes close to the vertical period, the frame time of the output video signal can be quickly adjusted to the frame time of the input video signal. Since the minute counters under these various conditions are specified in the ROM 12, it is possible to easily program them.
[0057]
As for the synchronization method, the ability to follow the input video signal of the image display device is reduced, but the horizontal scan time can be controlled in a certain short time (one clock per horizontal scan) for simplicity of control. It is.
[0058]
In the lock-phase state, the panel timing generation unit 31e adjusts the output timing of the video signal by changing the horizontal scan time for each frame in accordance with the frame phase increase / decrease instruction of the panel phase comparison unit 31c. Make the video signal the desired time relationship. In this lock-phase state, it is determined whether or not the input video signal has moved within the adjustable synchronization range (step 107), it is determined whether or not the input video signal is within the frame synchronization region (step 108), and synchronization is established. It is determined whether or not phase lock has been achieved (step 109). An instruction to increase or decrease the frame time of the panel phase comparison unit 31c is also performed using the same time change method as the sync-frame state, and the number of changed frames (2 frames, 4 frames,... ) And a minute time value (1 clock to 10 clocks, which is 2% or less of the number of horizontal effective pixels per horizontal scan).
[0059]
Here, when these conditions are not satisfied, the state transits to the recovery state (step 111). In this recovery state, the panel timing generator 31e operates in the opposite direction to the operation in the sync-frame state, and the video signal In the recovery state specified in the ROM 12, the number of horizontal scan clocks is increased or decreased by a small number of clocks for each unit frame so that the output timing of the LCD panel becomes the recommended timing of the LCD panel. (Step 112), the sequencer 31d operates to transit to the free-run state and return.
[0060]
As described above, in this embodiment, the time period is changed by setting the vertical cycle to one even frame of the video signal once and setting the maximum change amount to 10 clocks, which is about 2% of the number of horizontal effective pixels, per horizontal scan. Since the output timing of the video signal to be output to the LCD panel is synchronized stepwise with the input timing of the video signal, the synchronization process can be easily performed while preventing image disturbance and flicker. By making the time change in the unit of the number of clocks, it is possible to easily make the synchronization process programmable.
[0061]
Also, in this embodiment, needless to say, when the frequency is the same as the frequency of the input video signal, the input video signal, out of the frame time of the output video signal, when one frame time is an integer times longer than the other frame time, By thinning out the reference point with the shorter frame time, synchronization is achieved at an integral multiple or a fraction of this frequency, so that the range for synchronizing the input video signal and the output video signal is widened, and FIGS. As shown in the waveform diagram of FIG. 7, synchronization can be achieved under a certain error. As a result, in this embodiment, a wide display panel synchronization range can be provided for the input image data, and screen inconsistency such as tearing (tearing) and frame skipping (frame drop) can be prevented. FIG. 5 is a waveform diagram when the frequency of the input video signal is the same as the frequency of the output video signal, and FIG. 6 is a waveform diagram when the frequency of the input video signal is an integral multiple of the frequency of the output video signal. FIG. 7 is a waveform diagram in the case where the frequency of the input video signal is an integer fraction of the frequency of the output video signal. In any of these cases, synchronization was achieved.
[0062]
Further, in this embodiment, the setting information indicating the synchronization method set for each LCD panel having different resolutions and electric characteristics stored in the ROM can be read out to the synchronization control unit and used for synchronization control. It is possible to programmatically synchronize the output video signal and the input video signal only by changing the ROM.
[0063]
Further, in this embodiment, since the monitor control section can be constituted by a digital PLL circuit, the synchronization frequency of the input video signal can be stepwise synchronized with the synchronization frequency of the video signal in the display method of the LCD panel. Since it can be easily performed and can be synchronized with a fixed frequency clock, the output video signal can be easily adjusted to the input video signal without using an external circuit element as in the related art. Manufacturing costs can be reduced.
[0064]
The present invention is not limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention. In this embodiment, a case where a liquid crystal display device is used as an image display device has been described. Not something.
[0065]
Further, in the present invention, for example, in the above-described method, the maximum frequency allowable by the high-definition LCD panel is applied to the frequency of the oscillator that generates the image output clock used by the monitor interface block, thereby maximizing the monitor interface block. Synchronization area can be provided.
[0066]
For example, if one horizontal scan time has to be set below the active video period with the standard frequency, the range of the synchronization area of the LCD panel may not be satisfied. In such a case, the monitor interface block according to the present invention can cope by setting the standard frequency at the normal time to double speed or the like to shorten the active video period and extend the adjustable time of the horizontal blank time. The process is described below.
[0067]
This monitor interface block operates at a frequency n times (n is a natural number of 2 or more) times the standard frequency of the image output clock. Normally, the monitor interface block divides the output clock by n using a digital circuit and outputs a clock of this standard frequency and data with the clock as a standard to the LCD panel.
[0068]
If you need to change the standard frequency,
1. Detect horizontal blank time or vertical blank time that does not affect the image.
2. After this detection, the clock output is stopped.
3. The necessary value of the horizontal scan time counter is changed according to the multiplication number of the clock so that the horizontal scan time becomes the same as before the multiplication.
4. Then, the clock output is restarted.
As described above, steps 2 to 4 are performed during 1 to 2 clocks to provide a maximum synchronization area as a monitor interface block.
[0069]
【The invention's effect】
As described above, according to the present invention, the vertical cycle is time-changed once per frame of image data, and the output timing of the image data to the display panel is synchronized stepwise with the input timing of the image data. Therefore, the operation of the display panel can be easily synchronized with the input image data without disturbing the image on the image display unit.
[0070]
Further, according to the present invention, the time is changed by setting the number of clocks of 20% of the number of horizontal effective pixels per horizontal scan as the maximum change amount, and the output timing of the image data to the display panel is gradually changed to the input timing of the image data. Since the synchronization is performed, the operation of the display panel can be easily synchronized with the input image data without disturbing the image on the image display unit.
[0071]
Further, in the present invention, in performing the synchronization step, digital control based on the number of clocks is employed in the time change step of the output timing, so that the time change step can be easily controlled and the time control step can be easily performed. Can be made programmable.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an example of the configuration of an image display device according to the present invention.
FIG. 2 is a logical configuration diagram illustrating an example of a logical configuration of a monitor control unit illustrated in FIG. 1;
FIG. 3 is a state transition diagram for explaining a synchronous operation with a video signal in a monitor control unit shown in FIG. 2;
FIG. 4 is a diagram showing an example of transition of a vertical cycle time.
FIG. 5 is a waveform diagram when the frequency of an input video signal and that of an output video signal are the same.
FIG. 6 is a waveform diagram when the frequency of an input video signal is an integral multiple of the frequency of an output video signal.
FIG. 7 is a waveform diagram in a case where the frequency of an input video signal is a fraction of the frequency of an output video signal.
FIG. 8 is a configuration diagram illustrating an example of a configuration of a conventional image display device.
[Explanation of symbols]
10 Analog PLL
11 Oscillator
20 Display panel (LCD panel)
30 Monitor interface block
31 Monitor control unit
31a Input frame time check unit
31b Frame time comparison unit
31c Panel phase comparator
31d sequencer
31e Panel timing generator
32 counter
34 Synchronization control unit
35 FIFO memory for synchronization
40 frame memory

Claims

When outputting the input image data to the image display unit, in order to adapt the display method of the image display unit to the input image data, the synchronization frequency of the image data in the display method of the image display unit is synchronized with the synchronization frequency of the input image data. In a synchronization control method for synchronizing frequencies,
The vertical cycle is time-changed once per frame of image data output to the image display unit, and the image data timing output to the image display unit is synchronized stepwise with the input image data timing. A synchronization control method characterized by including a synchronization step of causing a synchronization.

In the synchronizing step, the vertical cycle is time-changed once every even frame of image data to be output to the image display unit, and the image data timing to be output to the image display unit is stepwisely changed. 2. The synchronization control method according to claim 1, wherein synchronization is performed with the input image data timing.

In the synchronizing step, when the horizontal cycle is changed, the time is changed with a maximum change amount of 20% of the number of horizontal effective pixels per horizontal scan, and the image data timing to be output to the image display unit is changed. 3. The synchronization control method according to claim 1, wherein the synchronization is performed with the input image data timing.

4. The synchronization control method according to claim 1, wherein in the synchronization step, synchronization is performed at an integral multiple or a fraction of an frequency of the input image data.

2. The synchronization control method according to claim 1, further comprising, after performing the synchronization step, a phase adjustment step of adjusting a phase of a vertical scan of the output image data to a desired phase of the input image data. 5. The synchronization control method according to any one of items 1 to 4.

When outputting the input image data to the image display unit, in order to adapt the display method of the image display unit to the input image data, the synchronization frequency of the image data in the display method of the image display unit is synchronized with the synchronization frequency of the input image data. In an image display device having a monitor control unit for synchronizing the frequency,
In the monitor control unit, the vertical cycle is changed once per frame of image data to be output to the image display unit, and the image data timing to be output to the image display unit is stepwisely changed. An image display device comprising a synchronizing means for synchronizing with input image data timing.

The synchronization means changes the vertical cycle by one time for even frames of image data to be output to the image display unit, and changes the image data timing to be output to the image display unit in a stepwise manner. The image display device according to claim 6, wherein the image display device is synchronized with the input image data timing.

The synchronizing means changes the time at the time of changing the horizontal cycle with the maximum number of clocks of 20% of the number of horizontal effective pixels per horizontal scan as the maximum change amount, and adjusts the image data timing to be output to the image display unit. 8. The image display device according to claim 6, wherein the image display device is synchronized with the input image data timing.

9. The image display device according to claim 6, wherein the synchronization unit synchronizes at an integral multiple or a fraction of an frequency of the input image data.

7. The image display device according to claim 6, further comprising: a phase adjusting unit that adjusts a phase of a vertical scan of the output image data to a desired phase of the input image data after synchronization by the synchronization unit. 10. The image display device according to any one of claims 9 to 9.

The image display device according to claim 6, wherein the monitor control unit includes a digital PLL.