JP2004334867A - ビデオソースとビデオディスプレイとを適応的に接続する方法 - Google Patents

ビデオソースとビデオディスプレイとを適応的に接続する方法 Download PDF

Info

Publication number
JP2004334867A
JP2004334867A JP2004132494A JP2004132494A JP2004334867A JP 2004334867 A JP2004334867 A JP 2004334867A JP 2004132494 A JP2004132494 A JP 2004132494A JP 2004132494 A JP2004132494 A JP 2004132494A JP 2004334867 A JP2004334867 A JP 2004334867A
Authority
JP
Japan
Prior art keywords
video
data
source
link
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004132494A
Other languages
English (en)
Inventor
Osamu Kobayashi
小林　修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Microchip Inc
Original Assignee
Genesis Microchip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/726,438 external-priority patent/US7068686B2/en
Priority claimed from US10/726,794 external-priority patent/US20040218599A1/en
Priority claimed from US10/726,802 external-priority patent/US7424558B2/en
Application filed by Genesis Microchip Inc filed Critical Genesis Microchip Inc
Publication of JP2004334867A publication Critical patent/JP2004334867A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
    • H04N21/44231—Monitoring of peripheral device or external card, e.g. to detect processing problems in a handheld device or the failure of an external recording device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Databases & Information Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Color Television Systems (AREA)
  • Digital Computer Display Output (AREA)
  • Communication Control (AREA)

Abstract

【課題】 ビデオソースとビデオディスプレイとを適応的に接続する方法
【解決手段】 本発明の実施形態にしたがって、アナログビデオソースとアナログディスプレイもしくはデジタルディスプレイとの組み合わせまたはデジタルビデオソースとアナログディスプレイもしくはデジタルディスプレイとの組み合わせのうちの任意の組み合わせを接続するためのコネクタが提供される。いくつかの好ましいコネクタは、アナログＶＧＡまたはＤＢ１５と互換性のあるピンまたはコネクタであるシリアルで差動式のデジタル相互接続を有する。また、本発明のいくつかの実装形態は、ビデオソースおよびビデオディスプレイの固有なデジタル対アナログ能力を決定するためのシステムおよび方法を提供する。いくつかの実装形態は、表示画像の品質をリアルタイムで保証する。また、いくつかの実施形態は、１０ビット／カラーまたは１２ビット／カラー等の８ビット／カラーを上回るデジタルデータストリームによるデジタルモニタを提供する。
【選択図】 図１

Description

本発明は、ディスプレイデバイスに関するものである。さらに具体的には、本発明は、ビデオソースをビデオディスプレイに結合するのに適したデジタルディスプレイインターフェースに関する。
現在のところ、ビデオディスプレイ技術は、アナログタイプのディスプレデバイス（ブラウン管等）とデジタルタイプのディスプレイデバイス（液晶ディスプレイ、ＬＣＤ、プラズマスクリーン等）とに分けられる。いずれも、首尾良く画像を表示するためには特定の入力信号による駆動が不可欠である。例えば、代表的なアナログシステムは、通信リンクを通してディスプレイデバイス（ビデオシンクと称される場合もある）に直接結合されたアナログソース（パソコン、ＤＶＤプレーヤ等）を備える。通信リンクは、当業者に良く知られたケーブルの形態（ＰＣの場合はアナログＶＧＡケーブルと称され、それ以外の場合はＶＧＡ ＤＢ１５ケーブルと称される）をとるのが普通である。例えば、ＶＧＡ ＤＢ１５ケーブルは、それぞれが特定の信号を運ぶように構成された１５のピンを備える。
ＶＧＡ ＤＢ１５ケーブルの長所の一つは、実装が広汎に行われており、しかも拡大しつつあることによるその遍在性にある。上述されたアナログシステムが主流を占める限りは、ケーブルの形態がＶＧＡ ＤＢ１５以外の形態に移行する必要性はほとんどない。
しかしながら、近年におけるデジタルシステムの爆発的な普及によって、ＤＶＩ（Digital Visual Interface）ケーブル等のデジタルケーブルの需要が増してきた。周知のように、ＤＶＩは、ＤＤＷＧ（Digital Display Working Group）によって作成されたデジタルインターフェース規格である。データは、ＴＭＤＳ（Transition Minimized Differential Signaling）プロトコルを使用して伝送される。これは、デジタル信号をＰＣのグラフィックスサブシステムからディスプレイに供給する。ＤＶＩは、１６０ＭＨｚを超える帯域を扱うので、ＵＸＧＡおよびＨＤＴＶを一組のリンクでサポートする。
今日におけるディスプレイ相互接続は、全体として、デスクトップとディスプレイとの相互接続アプリケーション用のＶＧＡ（アナログ）およびＤＶＩ（デジタル）、ならびにラップトップおよび他のオールインワンデバイスにおける内部接続アプリケーション用のＬＶＤＳ（デジタル）を含む。グラフィックスＩＣの供給メーカ、ディスプレイコントローラＩＣの供給メーカ、モニタのメーカ、パソコンの相手先商標製品の製造会社、およびデスクトップパソコンの消費者は、そのデザイン、製品定義、製造、マーケティング、および購買に関して決定を下す際に、多かれ少なかれ、インターフェースの選択を考慮しなければならない。例えば、とある顧客がアナログＶＧＡインターフェースの組み込まれたパソコンを購入すると仮定すると、その顧客は、アナログモニタおよびデジタルモニタのいずれかを購入しなければならない。デジタルモニタを購入した場合は、ＶＧＡインターフェースによって提供されるアナログビデオ信号を、そのモニタの内部で、インラインのアナログ−デジタルコンバータ（ＡＤＣ）またはそのモニタに組み込まれたＡＤＣによってデジタル化する。
したがって、ビデオソースおよびビデオディスプレイがともにデジタル特性であることを認識するとともに両者間に適切なデジタル接続を提供することができる結合デバイスを設定することが望ましい。
ビデオソースをビデオディスプレイに適応的に接続する方法が開示される。この方法は、結合デバイスによってビデオソースをビデオディスプレイに結合し、次いで、ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかを決定し、さらに、ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかを自動的に決定することによって実行される。結合デバイスは、ビデオソースおよびビデオディスプレイがともにデジタル特性であるか否かの決定に基づいて設定される。
好ましい一実施形態は、ビデオソースおよびビデオディスプレイがともにデジタル特性であると決定された場合に、結合デバイスをメインチャネルと補助チャネルとを有するツイストペアタイプのコネクタとして設定する。このツイストペアタイプのコネクタは、ビデオソースとビデオディスプレイとの間に複数のパケットベースの通信チャネルを提供する。
本発明の別の一実施形態では、ビデオソースをビデオディスプレイに結合するための設定可能なコネクタが説明される。コネクタは、ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかに関する第１の自動決定と、ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかに関する第２の自動決定とを下すためのプロセッサを備える。コネクタは、また、第１の決定および第２の決定にしたがってプロセッサの制御のもとで結合デバイスを設定するための少なくとも一つのスイッチを備える。
さらに別の一実施形態では、ビデオソースをビデオディスプレイに適応的に結合するためのコンピュータプログラムが開示される。このコンピュータプログラムは、結合デバイスによってビデオソースをビデオディスプレイに結合するためのコンピュータコードと、ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかを自動的に決定するためのコンピュータコードと、ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかを自動的に決定するためのコンピュータコードと、これらの決定に基づいて結合デバイスを設定するためのコンピュータコードと、このコンピュータコードを格納するためのコンピュータ読み取り可能媒体とを備える。
以下では、本発明の特定の一実施形態について詳しく言及する。その一例が、添付の図面に示されている。以下では、特定の一実施形態に言及しながら本発明の説明を行うが、これは、本発明がその一実施形態に限定されることを意味しない。本発明は、反対に、添付の特許請求の範囲に規定された発明の趣旨および範囲に含まれるあらゆる代替形態、変更形態、および等価形態を網羅する。
ビデオソースをビデオディスプレイに結合するための本発明による設定可能なコネクタが説明される。このコネクタは、ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかに関する第１の自動決定と、ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかに関する第２の自動決定とを下すためのプロセッサを備える。コネクタは、また、第１の決定および第２の決定にしたがってプロセッサの制御のもとで結合デバイスを設定するための少なくとも一つのスイッチを備える。本発明によるコネクタは、適切に設定された場合には、Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔで、バケットベースで、プラグアンドプレイで、尚かつシリアルであるデジタルディスプレイインターフェースを実現することができる。このディスプレインターフェースは、開放型であるうえに拡張可能であり、デスクトップモニタ（これに限られない）に対する使用に適しているうえにノート型パソコンやオールインワンパソコン、およびＨＤＴＶディスプレイ等の家電ディスプレイデバイスにおいてもＬＣＤ接続性を実現することができる。シングルビデオラスタに加えてＶｓｙｎｃ、Ｈｓｙｎｃ、ＥＤ等のタイミング信号を伝送する従来のディスプレイインターフェースと異なり、本発明によるインターフェースは、１つまたはそれ以上のパケットストリームを同時に転送できるマルチストリームパケット転送のシステムを、物理リンクの内部に確立された「仮想パイプ」の形態で実現することができる。
例えば、図１は、本発明の一実施形態にしたがった、クロスプラットフォームのパケットベースのデジタルビデオディスプレイインターフェース１００の概略図である。インターフェース１００は、物理リンク１０６（パイプとも称される）を通してトランスミッタ１０２をレシーバ１０４に接続する。本実施形態では、トランスミッタ１０２は、複数のデータストリーム１０８〜１１２を受信し、必要に応じ、各データストリームを対応する数のデータパケット１１４にパケット化する。これらのデータパケットは、次に、対応するデータストリームの形に構成され、関連の仮想パイプ１１６〜１２０によってレシーバ１０４に引き渡される。なお、各仮想リンクのリンクレート（すなわちデータパケットの転送速度）は、データストリームごとに最適化することできるので、物理リンク１０６によって運ばれるデータストリームは、それぞれが各自の関連のリンクレートを有する（データストリームごとにリンクレートが異なることもあり得る）。データストリーム１０８〜１１２は、ビデオ、グラフィック、オーディオ等の任意の形態をいくらでもとることができる。
ソースがビデオソースである場合は、データストリーム１０８〜１１２は、コンポジットビデオ、シリアルデジタル、パラレルデジタル、ＲＧＢ、またはコンシューマデジタルビデオ等の任意の数および形式の周知のフォーマットをとることができる各種のビデオ信号を含む。ソース１０２が、例えばアナログテレビ、スチルカメラ、アナログＶＣＲ、ＤＶＤプレーヤ、カムコーダ、レーザディスクプレーヤ、ＴＶチューナ、セットトップボックス（サテライトＤＳＳやケーブル信号をともなう）等の何らかのアナログビデオソースを含む場合は、ビデオ信号はアナログビデオ信号であって良い。ソース１０２は、また、デジタルテレビ（ＤＴＶ）やデジタルスチルカメラ等のデジタル画像ソースを含むことも可能である。デジタルビデオ信号は、ＳＭＰＴＥ ２７４Ｍ−１９９５（解像度：１９２０ｘ１０８０、プログレッシブ走査またはインターレース走査）、ＳＭＰＴＥ ２９６Ｍ−１９９７（解像度：１２８０ｘ７２０、プログレッシブ走査）、標準４８０プログレッシブ走査ビデオ等の任意の数および形式の周知のデジタルフォーマットをとることができる。
ソース１０２がアナログ画像信号を提供する場合は、アナログ・デジタルコンバータ（Ａ／Ｄ）がアナログの電圧信号または電流信号を一連の不連続のデジタルコード化番号（信号）に変換し、その過程で、デジタル処理に適した適切なデジタル画像データワードが形成される。Ａ／Ｄコンバータとしては、様々なタイプのものが使用可能である。例えば、フィリップス、テキサスインスツルメント、アナログデバイス、ブルックツリー等によって製造されたＡ／Ｄコンバータが使用可能である。
例えば、データストリーム１１０がアナログ形式の信号である場合は、そのアナログデータは、トランスミッタ１０２に含まれる或いはトランスミッタ１０２に結合されているアナログ・デジタルコンバータ（不図示）によってデジタル化される。そのデジタル化されたデータストリーム１１０は、次に、パケタイザによってパケット化され、複数のデータパケット１１４に変換される。各データパケット１１４は、仮想リンク１１６によってレシーバ１０４に送信される。レシーバ１０４は、次に、データパケット１１４を適切に再結合してオリジナルのデータフォーマットに戻し、データストリーム１１０を再構築する。なお、リンクレートは、固有なストリームレートと無関係である。ただし、物理リンク１０６のリンク帯域は、送信されるデータストリームの総帯域よりも高帯域である必要がある。本実施形態では、受信データ（ビデオデータである場合のピクセルデータ等）をデータマッピング定義に基づいて各仮想リンク用にパックしている。したがって、ＤＶＩ等の従来の相互接続と異なり、物理リンク１０６（または同リンクを構成する任意の仮想リンク）は、ピクセルデータをリンク文字クロックごとに一つずつ運ぶ必要がない。
このように、インターフェース１００は、ビデオデータおよびグラフィックスデータだけでなく、必要に応じてオーディオデータおよび他のアプリケーションデータをも移送する拡張可能な媒体として機能する。また、本発明は、ホットプラグイベントの検出をサポートし、物理リンク（すなわちパイプ）をその最適な伝送レートに自動的に設定する。本発明は、マルチプラットフォーム用のあらゆるディスプレイに対して、ピン数が少ない純粋デジタル方式のディスプレイ相互接続を提供する。プラットフォームとしては、ホスト、ディプレイ、ラップトップ／オールインワンはもちろん、ＨＤＴＶおよびその他の家電アプリケーションも含まれる。
本発明は、ビデオデータおよびグラフィックスデータを提供するだけでなく、ディスプレイタイミング情報をデジタルストリームに組み込み、最適且つ即時性のディスプレイ調整を可能にすることによって、「Ａｕｔｏ−Ａｄｊｕｓｔ」等の機能を不要にすることができる。本発明によるインターフェースは、そのパケットベースの特性がゆえに拡張可能であるので、マルチメディアアプリケーション用の複数のビデオ／グラフィックスストリームおよびオーディオストリーム等の複数のデジタルデータストリームをサポートすることができる。また、ケーブルを新たに敷設しなくても、周辺装置を取り付けたりディスプレイを制御したりするためのユニバーサルシリアルバス（ＵＳＢ）転送を行うことができる。
以下では、本発明によるディスプレイインターフェースの他の実施形態が説明される。
図２は、図１に示されたシステム１００に基づいたシステム２００であり、ビデオソース２０２とビデオディスプレイユニット２０４とを接続するために使用される。図中の実施形態において、ビデオソース２０２は、デジタル画像（すなわちデジタルビデオソース）２０６およびアナログ画像（すなわちアナログビデオソース）２０８の一方または両方を含むことができる。デジタル画像ソース２０６の場合は、デジタルデータストリーム２１０がトランスミッタ１０２に提供され、アナログビデオソース２０８の場合は、同ソースに結合されたＡ／Ｄコンバータユニット２１２がアナログデータストリーム２１３を対応するデジタルデータストリーム２１４に変換する。デジタルデータストリーム２１４は、次に、デジタルデータストリーム２１０とほぼ同じ方法でトランスミッタ１０２によって処理される。ディスプレイユニット２０４は、アナログ方式またはデジタル方式のディスプレイであって良く、或いは、供給されたアナログ信号およびデジタル信号のいずれかを処理できるディスプレイであって良い。いずれの場合も、ディスプレイユニット２０４は、レシーバ１０４をディスプレイ２１８に繋げるディスプレイインターフェース２１６を備え、もしアナログ形式のディスプレイである場合はさらにＤ／Ａコンバータユニット２２０を備える。本実施形態では、ビデオソース２０２が、任意の形態（デスクトップパソコンや、デジタルＴＶまたはアナログＴＶ、セットトップボックス等）をいくらでもとることができる一方で、ビデオディスプレイユニット２０４は、ビデオディスプレイ（ＬＣＤディスプレイやＣＲＴディスプレイ等）の形態をとることができる。
ビデオソースまたはビデオシンクの形態に関わらず、各種データストリームは、物理リンク１０６を利用した伝送に先だってデジタル化（必要の場合のみ）およびパケット化される。物理リンク１０６は、等時性データストリームのための単方向のメインリンク２２２と、ビデオソース２０２とビデオディスプレイ２０４との間におけるリンクのセットアップおよび他のデータトラフィック（各種のリンク管理情報やＵＳＢデータ等）のための双方向の補助チャネル２２４とを含む。
メインリンク２２２は、したがって、複数の等時性データストリーム（複数のビデオ／グラフィックスストリームおよびマルチチャネルオーディオストリーム等）を同時に伝送することができる。本実施形態では、メインリンク２２２は、複数の各種仮想チャネルを含み、各チャネルは、数ギガビット／秒（Ｇｂｐｓ）で等時性データストリーム（非圧縮のグラフィックス／ビデオデータおよびオーディオデータ等）を転送することができる。したがって、論理的な観点から見ると、メインリンク２２２は一本の物理パイプのように見え、その内部には複数の仮想パイプを確立することができる。このように、論理データストリームが物理チャネルに割り当てられるのではなく、むしろ、各論理データストリームが各自の論理パイプ（すなわち上記の仮想チャネル）で運ばれると考えることができる。
本実施形態では、メインリンク２２２の速度すなわち転送レートは、リンクの状態を補正するように調整することが可能である。例えば、一実装形態では、メインリンク２２２の速度は、最低速度である約１．０Ｇｂｐｓ／チャネルから約２．５Ｇｂｐｓ／チャネルまでの範囲におよそ０．４Ｇｂｐｓきざみで調整することができる（図３を参照のこと）。２．５Ｇｂｐｓ／チャネルである場合は、メインリンク２２２は、色の深さが１８ビット／ピクセルであるＳＸＧＡ ６０Ｈｚをチャネルごとにサポートすることができる。なお、チャネル数の減少は、相互接続のコストを低減させるのみならず、携帯機器等の電力依存性のアプリケーションにとっての重要な考慮事項である（そして望ましことである）消費電力の減少をもたらす。しかしながら、チャネル数を４本まで増やすと、メインリンク２２２は、色の深さが２４ビット／ピクセルである６０ＨｚのＷＱＳＸＧＡ（画像解像度：３２００ｘ２０４８）または色の深さが１８ビット／ピクセルである６０ＨｚのＱＳＸＧＡ（画像解像度：２５６０ｘ２０４８）を、データの圧縮なしにサポートすることができる。最低速度である１．０Ｇｂｐｓ／チャネルである場合でも、二本のチャネルがあれば非圧縮ＨＤＴＶ（すなわち１０８０ｉまたは７２０ｐ）データストリームをサポートすることができる。
本実施形態では、メインリンクのデータレートは、その帯域がメインリンクを構成する仮想リンクの総帯域を超えるように選択される。インターフェースに送信されたデータは、その固有なレートでトランスミッタに到達する。そして、レシーバ１０４の中の時間ベースリカバリ（ＴＢＲ）ユニット２２６が、必要に応じてメインリンクのデータパケットに組み込まれたタイムスタンプを使用し、ストリームのもとの固有なレートを再生成する。しかしながら、図２Ｂに示された適切に設定されたデジタルディスプレイデバイス２３２では、ディスプレイデータはリンク文字クロックレートでディスプレイドライバ電子機器に送信されるので、時間ベースのリカバリは不要である。したがって、必要とされるチャネル数を大幅に減らし、それに応じてディスプレイの複雑度およびコストを下げることができる。例えば、図２Ｃに示された代表的なＬＣＤパネル２３２では、ディスプレイデータは基本的に各カラムドライバ２３４へと通じており、各カラムドライバ２３４はロウドライバ２３６と合わせて使用されて、アレイ２４０の中からディスプレイエレメント２３８を選択して駆動するので、時間ベースのリカバリは不要である。
他の実施形態は、リンクレートおよびピクセル／オーディオクロックレートのための単純計算法を説明する。今日に存在する標準的なピクセル／オーディオクロック周波数は、全て、下記のマスタ周波数のサブセットであることが研究によって明らかになっている。

２３．７６ＧＨｚ＝２10ｘ３3ｘ５7ｘ１１1Ｈｚ

これは、ピクセル（またはオーディオ）クロックレートが４つのパラメータすなわちＡ，Ｂ，Ｃ，Ｄを用いて下記のように表されることを意味する。

ピクセルクロックレート＝２Aｘ３Bｘ５Cｘ１１D
Ａ＝４ビット、Ｂ＝２ビット、Ｃ＝３ビット、そしてＤ＝１ビット
ピクセルクロックレートと異なるリンクレート（８Ｂ／１０Ｂ文字等の１０ビットの文字を使用するリンクの場合はシリアルリンクビットレート÷１０である）を有するリンクであっても、これら４つのパラメータすなわちＡ，Ｂ，Ｃ，Ｄでリンクレートを定義すると好都合である、すなわち、リンククロックをもとにしたピクセル／オーディオクロックの再生成が単純ですむ。例えば、リンクレートがＡ’＝６、Ｂ’＝３、Ｃ’＝７、Ｄ’＝０として設定され、対応するリンクレートが１３５ＭＨｚであるが、ピクセルクロックレートはＡ＝８、Ｂ＝３、Ｃ＝６、Ｄ＝０（＝１０８ＭＨｚ）として設定される場合を取り上げる。このとき、リンククロックをもとにしてピクセルクロックレートとして生成されるピクセルクロックは、リンクレートｘ２2÷５1に等しい。
再び、時間ベースのリカバリを必要とするシステムに戻る。このようなシステムでは、時間ベースリカバリユニット２２６をデジタルクロックシンセサイザとして実装して良い。とある非圧縮ビデオストリームでは、後ほど詳述されるパケットヘッダに格納されているタイムスタンプは２０ビット値である。所定の一ストリームでは、４つの２０ビット値が各ヘッダに順に格納されている（ＴＳ３−０、ＴＳ７−４、ＴＳ１１−８、ＴＳ１５−１２、ＴＳ１９−１６）。固有なストリーム周波数（Ｆｒｅｑ＿ｎａｔｉｖｅ）は、リンク文字クロック周波数（Ｆｒｅｑ＿ｌｉｎｋ＿ｃｈａｒ）をもとにして次のように求められる。

式（１）：
Ｆｒｅｑ＿ｎａｔｉｖｅ＝Ｆｒｅｑ＿ｌｉｎｋ＿ｃｈａｒｘ（ＴＳ１９−０）／２20
トランスミッタ１０２は、固有なストリームクロックの数をリンク文字クロック周波数周期の２20周期ごとにカウントすることによってこのタイムスタンプを生成する。カウンタ値は、リンク文字クロックの２20周期ごとに更新される。これら二種類のクロックは互いに非同期であるので、タイムスタンプ値は時間とともに１ずつ変化する。次の更新までのあいだ、トランスミッタ１０２は、所定のパケットストリームのヘッダに同一のタイムスタンプを入れて繰り返し送信する。タイムスタンプの急激な変化（１カウントを上回る変化）は、ストリームソースが不安定状態にある表れとしてレシーバによって解釈される。
なお、オーディオストリームの場合は、タイムスタンプは送信されない。この場合は、ソースデバイスは、オーディオのサンプルレートおよびビット数／サンプルをディスプレイデバイスに通知する。ディスプレイデバイスは、式（２）およびリンク文字レートに基づいてオーディオレートを決定することによって、もとのオーディオストリームレートを再生成する。

式（２）：オーディオレート
＝（オーディオサンプルレート）ｘ（＃ビット数／サンプル）ｘ（＃チャネル）
図４Ａに示されたメインリンクデータパケット４００は、メインリンクパケットヘッダ４０２を含む。メインリンクパケットヘッダ４０２は、図４Ｂに示されるように、１６ビットで構成され、このうちビット３〜０はストリームＩＤ（ＳＩＤ）であり（ストリームの最大カウント値は１６であることを表している）、ビット４はタイムスタンプ（ＴＳ）ＬＳＢである。ビット４が１であるとき、このパケットヘッダは、最下位４ビット分のタイムスタンプ値を有する（非圧縮ビデオストリームのためにのみ使用される）。ビット５は、ビデオフレームシーケンスビットであり、ビデオフレーム境界において０から１に或いは１から０に切り替わるフレームカウンタの最下位ビットとして機能する（非圧縮ビデオストリームのためにのみ使用される）。ビット７およびビット６は予備であり、ビット８〜１１は、先の８ビットのエラーをチェックする４ビットのＣＲＣである。ビット１５〜１２は、タイムスタンプ／ストリームＩＤの反転であり（ＴＳＰ／ＳＩＤｎ）、非圧縮ビデオの際には２０ビットのタイムスタンプ値のうちの４ビット分が使用される。
本発明によるインターフェースの利点の１つは、互いに異なるフォーマットの複数のデータストリームを多重化する能力を有すること、そして、複数のサブパケットを含む複数のメインリンクデータパケットを有するということにある。例えば、図５は、本発明の一実施形態にしたがって、サブパケットを内包するとともに複数パケットの多重化を可能にするように構成されたシステム５００を示している。システム５００は、図２に示されたシステム２００の特殊な一実施形態であり、したがって、本発明の範囲または趣旨を限定するものとは解釈されない。システム５００は、トランスミッタ１０２の中にストリームソースマルチプレクサ５０２を備える。該マルチプレクサ５０２は、ストリーム１である補足データストリーム５０４をデータストリーム２１０と結合して多重化データストリーム５０６を形成する。多重化データストリーム５０６は、次に、リンク層マルチプレクサ５０８に転送され、該マルチプレクサ５０８は、任意の数のデータストリームを結合し、複数のデータパケット５１２からなる多重化メインリンクストリーム５１０を形成する。データパケット５１２のなかには、任意の数のサブパケット５１４を内包するものもある。リンク層デマルチプレクサ５１６が、多重化データストリーム５１０をストリームＩＤ（ＳＩＤ）および関連のサブパケットヘッダに基づいてデータストリーム成分に分割する一方で、ストリームシンクデマルチプレクサ５１８は、サブパケットに含まれるストリーム１の補足データストリームをさらに分割する。
図６は、図５に示された、３本のストリームを多重化してメインリンク２２２に載せる場合のストリーム５１０の一例として、多重化メインリンクストリーム６００を詳細に示した図である。この例における３本のストリームとは、ＵＸＧＡグラフィックス（ストリームＩＤ＝１）、１２８０ｘ７２０ピクセルのビデオ（ストリームＩＤ＝２）、およびオーディオ（ストリームＩＤ＝３）である。メインリンクパケット４００は、パケットヘッダのサイズが小さいので、パケットのオーバーヘッドを最小限に抑え、ひいては非常に高いリンク効率を可能にする。パケットヘッダをこれほど小さくできるのは、メインリンク２２２を通したパケットの伝送に先だって、パケットの属性が補助チャネル２２４を介して伝えられるからである。
一般に、サブパケットの内包は、メインパケットストリームが非圧縮ビデオである場合に有効な手段である。これは、非圧縮ビデオデータストリームが、ビデオブランキング期間に対応するデータアイドル期間を有するためである。したがって、非圧縮ビデオストリームからなるメインリンクトラフィックは、この期間内に特殊文字ヌルからなる一連のパケットを含んでいる。各種のデータストリームを多重化する能力をフルに活用することによって、本発明の実現形態は、ソースストリームがビデオデータストリームである場合におけるメインリンクレートとピクセルデータレートとの差を、各種の方法を使用して補正することができる。例えば、図７に示されるように、ピクセルデータレートが０．５Ｇｂｓである場合は、０．２ｎｓ毎に１ピクセルデータビットが伝送される。この例では、リンクレートが１．２５Ｇｂｓに設定されており、０．８ｎｓ毎に１ピクセルデータビットが伝送される。このとき、トランスミッタ１０２は、図８に示されるように、ピクセルデータ間に特殊文字を散在させる。第１のピクセルデータビットＰ１と第１のピクセルデータビットＰ２との間には、２つの特殊文字が配される。特殊文字の存在によって、レシーバ１０４は、ピクセルデータビットを区別することが可能になる。ピクセルデータビット間に特殊文字を散在させると、データストリームを定常状態にすることもできる。したがって、リンクの同期化を維持することが可能になる。この例では、特殊文字はヌル文字である。リンクレートが十分に大きいので、このような方法ではラインバッファは必要でなく、小規模なＦＩＦＯのみが必要である。しかしながら、受信側では、ビデオ信号の再構築のためにより多くのロジックが必要である。レシーバは、特殊文字の開始時と終了時を認識する必要がある。
特殊文字を散在させる方法に替わる方法に、連続するピクセルデータビットをヌル値で置き換える方法がある。例えば、トランスミッタ１０４に含まれるラインバッファにＰ１〜Ｐ４を供給し、次いで、他のピクセルデータを使用できるようになるまでの間、同バッファに１つまたはそれ以上のヌル値を供給することができる。このような実現形態は、上述した散在させる方法よりも大きいバッファスペースを必要とする。このような実現形態ではリンク速度が大きいので、多くの場合、ラインバッファを満たすために必要な時間のほうがラインバッファを満たした後にデータを伝送するために必要な時間よりも長い。
図５Ａを参照にして説明したように、本発明によるインターフェースの長所の１つは、各種のデータストリームを多重化できるだけでなく、任意の数のサブパケットを特定の一メインリンクデータパケットに内包させられる点にある。図９Ａは、本発明の一実施形態にしたがって代表的なサブパケット９００を示している。サブパケット９００は、サブパケットヘッダ９０２を含み、サブパケットヘッダ９０２は、本実施形態において２バイトであるとともに、ＳＰＳ（Sub-Packet Start：サブパケット開始）特殊文字をともなっている。このサブパケット９００を内包するメインリンクデータパケットに、サブパケット９００だけでなくパケットペイロードも含まれる場合は、ＳＰＥ（Sub-Packet End：サブパケット終了）特殊文字によって、サブパケットの終了を表さなければならない。そうでないと、メインパケットの終了（図９Ｂの例では後続のＣＯＭ文字によって示されている）が、サブパケット９０２の終了および同サブパケットを内包するメインパケットの終了の両方を表すことになる。しかしながら、サブパケットを内包するメインパケットに、ペイロードが含まれない場合は、そのサブパケットをＳＰＥによって終了する必要はない。図９Ｂは、本発明の一実施形態にしたがって、メインリンクパケットに含まれる代表的なサブパケットのフォーマットを示している。なお、ヘッダフィールドおよびサブパケットペイロードの定義は、サブパケット９０２を使用する特定のアプリケーションプロファイルに依存する。
サブパケットを内包する方法のなかでも特に有用な一例として、図１０に示されるように、非圧縮グラフィックス画像１０００を選択的にリフレッシュする方法がある。全体フレーム１００２の属性（水平合計または垂直合計、画像幅または画像高さ等）は、ストリームが有効である限りは一定であるので、補助チャネル２４４を介して伝送される。選択的なリフレッシュの際には、各ビデオフレームあたり一部１００４のみが更新される。更新される長方形（すなわち部分１００４）の座標値はフレーム毎に異なるので、上記長方形の４つのＸＹ座標はフレーム毎に伝送する必要がある。別の一例として、２５６色のグラフィックスデータで必要とされるカラールックアップテーブル（ＣＬＵＴ）データを伝送する方法がある。このとき、８ビットのピクセルデータは２５６のＣＬＵＴ入力の一つであり、ＣＬＵＴの内容は動的に更新されなければならない。
単一の双方向補助チャネル２２４は、リンクのセットアップに有用な機能や、メインリンクの動作をサポートする機能はもちろんのこと、ＵＳＢトラフィック等の補助アプリケーションデータを運ぶ機能など、各種のサポート機能のためのコンジットとして働く。例えば、補助チャネル２２４があれば、ディスプレイデバイスは、同期の喪失、パケットの脱落、およびトレーニングセッション（後述される）の結果等のイベントを、ソースデバイスに通知することができる。例えば、ある特定のトレーニングセッションが失敗であった場合は、トランスミッタ１０２は、その失敗したトレーニングセッションに関する予め選択された結果或いは決定された結果に基づいて、メインリンクレートを調整する。このように、調整可能で且つ高速のメインリンクと、比較的低速で且つ非常に高信頼性の補助チャネルとを組み合わせて閉ループを形成すると、様々なリンク状態に渡って非常に頑強な動作を維持することが可能になる。場合によっては（例えば図５Ｂに示した例では）、メインリンク２２２の帯域の一部５２２を使用して、ソースデバイス２０２からシンクデバイス２０２にデータを転送するための論理的な双方向補助チャネル５２０を確立し、さらに、シンクデバイス２０４からソースデバイス２０２にいたる単方向の裏チャネル５２４を確立することができる。使用目的によっては、このような論理的な双方向補助チャネルを使用する方が、図５Ａで説明した半二重の単方向チャネルを使用するよりも望ましい。
実際にパケットデータストリームの伝送を始めるに先だって、トランスミッタ１０２は、モデムのリンクセットアップに概念的に類似したリンクトレーニングセッションを通して継続的なリンクを確立する。リンクトレーニングの際は、メインリンクのトランスミッタ１０２から定義済みのトレーニングパターンが送信されるので、レシーバ１０４は、確かなビットロックまたは文字ロックを実現できるか否かを決定することができる。本実施形態では、トランスミッタ１０２とレシーバ１０４との間におけるトレーニング関連のハンドシェーク（初期設定手続き）が補助チャネルによって運ばれる。図１１は、本発明の一実施形態にしたがって、リンクトレーニングパターンの一例を示している。図のように、トレーニングセッションの際は、イコライザを最適化する目的でレシーバによって使用されるランレングスのうち、フェーズ１が最短のランレングスを、そしてフェーズ２が最長のランレングスを表している。フェーズ３では、リンクの品質が妥当でありさえすれば、ビットロックおよび文字ロックの両方が実現される。通常、トレーニング期間は約１０ｍｓであり、この間に約１０７ビットのデータが送信される。確かなロックを実現できない場合は、レシーバ１０４は、その旨を補助チャネル２２４を介してトランスミッタ１０２に通知する。すると、トランスミッタ１０２は、リンクレートを引き下げ、トレーニングセッションを再度行う。
補助チャネル２２４は、トレーニングセッション用のコンジットとして働くだけでなく、メインリンクパケットストリームの記述を運ぶために使用することもできる。したがって、メインリンク２２２におけるパケット伝送のオーバーヘッドを大幅に減らすことができる。さらに、補助チャネル２２４は、どのモニタ上でも見られるディスプレイデータチャネル（ＤＤＣ）に替わって拡張ディスプレイ識別データ（ＥＤＩＤ）情報を運ぶように構成することもできる（ＥＤＩＤは、ベンダ情報、最大画像サイズ、色特性、出荷時の初期設定タイミング、周波数範囲の限界、ならびにモニタ名用およびシリアル番号用の文字列等の、モニタおよびその能力に関する基本情報を含む、ＶＥＳＡによる標準データフォーマットである。これらの情報は、ディスプレイの中に格納され、モニタとＰＣグラフィックスアダプタとの間に位置するＤＤＣを通じてシステムと通信するために使用される。システムは、これらの情報を、モニタおよびシステムを共同で作業させるための設定目的で使用する。）。拡張プロトコルモードと称されるモードにあるとき、補助チャネル２２４は、キーボード、マウス、マイクロホン等の追加のデータタイプをサポートする際に必要とされるように、非同期および等時性の両方のパケットを運ぶことができる。
図１２は、本発明の一実施形態にしたがって、システム２００を論理的に階層化した状態１２００を示している。実装形態の詳細は、使用目的に応じて異なる可能性があるが、ソース（ビデオソース２０２等）は、一般に、トランスミッタハードウェアを含むソース物理層１２０２と、多重化ハードウェアおよび状態マシン（すなわちファームウェア）を含むソースリンク層１２０４と、オーディオ／ヴィジュアル／グラフィックスハードウェアおよび関連のソフトウェア等のデータストリームソース１２０６とからなる。同様に、ディスプレイデバイスは、物理層１２０８（各種のレシーバハードウェアを含む）と、逆多重化ハードウェアおよび状態マシン（すなわちファームウェア）を含むシンクリンク層１２１０と、ディスプレイ／タイミングコントローラハードウェアおよびオプションのファームウェアを含むストリームシンク１２１２とからなる。ソースアプリケーションプロファイル層１２１４は、ソースがリンク層１２０４と通信する際のフォーマットを定義しており、同様に、シンクアプリケーションプロファイル層１２１６は、シンク１２１２がリンク層１２１０と通信する際のフォーマットを定義している。
以下では、各層が詳細に説明される。
ソースデバイスの物理層
本実施形態において、ソースデバイスの物理層１２０２は、エレクトリカルサブ層１２０２−１およびロジカルサブ層１２０２−２を含む。エレクトリカルサブ層１２０２−１は、ホットプラグ／アンプラグ検出回路等のインターフェース初期化用またはインターフェース動作用のあらゆる回路、ドライバ／レシーバ／ターミネーションレジスタ、パラレル・シリアル／シリアル・パラレル変換、およびスペクトル拡散可能なフェーズロックループ（ＰＬＬ）等を含む。ロジカルサブ層１２０２−２は、パケット化／逆パケット化用の回路、データのスクランブリング／デスクランブリング用の回路、およびリンクトレーニングにおけるパターン形成用の回路、時間ベースリカバリ回路、およびデータのエンコーディング／デコーディング用の回路を含む。このうち、データのエンコーディング／デコーディングは、例えば、２５６のリンクデータ文字および１２の制御文字（図１３にその一例が示されている）をメインリンク２２２に提供し、マンチェスタIIエンコーディング（図１４を参照のこと）を補助チャネル２２４に提供する８Ｂ／１０Ｂ（ＡＮＳＩ Ｘ３．２３０−１９９４の第１１条に規定されている）である。
当業者に知られているように、８Ｂ／１０Ｂコードは、８ビットのデータブロックをコード化してシリアル伝送用の１０ビットの通信用語を得るブロックコードである。また、８Ｂ／１０Ｂ伝送コードは、ランダムな１と０とからなる１ビット幅のデータストリームを、１と０とからなる最大ランレングスが５であるＤＣバランスドストリームに変換する。このようなコードは、十分な信号遷移を提供することによって、トランシーバ１１０等のレシーバによる高信頼性のクロックリカバリを可能にする。さらに、ＤＣバランスドストリームは、光ファイバ結線および電磁結線に対して有利であることがわかっている。シリアルストリームの中の１および０の平均数は、等しいまたはほぼ等しいレベルに維持される。８Ｂ／１０Ｂ伝送コードは、１の数と０の数との間のディスパリティを、６ビットおよび４ビットのブロック境界内において−２、０、または２に限定する。このコード体系は、また、コマンドコードと称されるシグナリング用の追加コードを実装する。
非圧縮ディスプレイデータによって表される反復ビットパターンを回避するため（そしてＥＭＩを抑えるため）、メインリンク２２２で伝送されるデータは、先ず、８Ｂ／１０Ｂエンコーディングに先だってスクランブルされる。このスクランブルの機能は、線形フィードバックシフトレジスタ（ＬＦＳＲ）によって実装される。データ暗号化が使用可能に設定されている場合は、ＬＦＳＲシードの初期値は暗号キーセットに応じて異なる。データのスクランブルが暗号化をともなわない場合は、初期値は固定される。
データストリームの属性は、補助チャネル２２４で伝送されるので、メインリンクのパケットヘッダは、ストリームの識別番号として機能することができる。したがって、オーバーヘッドを大幅に減らすとともに、リンクの帯域を最大にすることが可能である。また、メインリンク２２２および補助リンク２２４は、いずれも個別のクロック信号線を有さない。したがって、メインリンク２２２および補助リンク２２４のレシーバは、データをサンプリングし、受信したデータストリームからクロックを抽出する。補助チャネル２２４は半二重で且つ双方向であり、尚かつトラフィックの方向が頻繁に変化するので、レシーバのエレクトリカルサブ層に含まれるどのフェーズロックループ（ＰＬＬ）にとっても、素早くフェーズロックを行うことが重要である。マンチェスタII（ＭII）コードの信号遷移が、頻繁で且つ均一であるおかげで、補助チャネルのレシーバのＰＬＬは、わずか１６データ期間のあいだにフェーズロックすることができる。
リンクのセットアップ時には、補助チャネル２２４を通じたハンドシェークを使用し、メインリンク２２２のデータレートのネゴシエーションが行われる。このプロセスでは、既知の複数組のトレーニングパケットが、最も高いリンク速度でメインリンク２２２を通じて送信される。そして、その結果の成功または失敗が、補助チャネル２２４を介してトランスミッタ１０２に戻される。トレーニングが失敗した場合は、メインリンクの速度は減らされ、トレーニングは成功するまで繰り返される。このように、ソース物理層１１０２はケーブルの問題に強く、したがって、外部ホストがアプリケーションをモニタするのに適している。しかしながら、従来のディスプレイインターフェースと異なり、メインチャネルのリンクデータレートは、ピクセルクロックレートから切り離されている。リンクデータレートは、リンク帯域が伝送ストリームの総帯域を超えるように設定される。
ソースデバイスのリンク層
ソースリンク層１２０４は、リンクの初期化および管理を扱っている。例えば、モニタの起動時またはモニタケーブルの接続時に生成されたホットプラグイベントをソース物理層１２０２から受信すると、ソースリンク層１２０４は、補助チャネル２２４を通じた交換を介してレシーバの能力を評価することによって、トレーニングセッションによって決定された最大のメインリンクデータレートと、レシーバ上にある時間ベースのリカバリユニットの数と、両端にある使用可能なバッファサイズと、ＵＳＢ拡張の可用性とを決定し、関連のホットプラグイベントをストリームソース１２０６に通知する。ソースリンク層１２０４は、また、ストリームソース１２０６からの要請に応じてディスプレイ能力（ＥＤＩＥまたはそれと同等なもの）を読み出す。通常の動作時には、ソースリンク層１２０４は、補助チャネル２２４を介してストリーム属性をレシーバ１０４に送信し、要求されたデータストリームを扱うのに十分なリソースをメインリンク２２２が有するか否かをストリームソース１２０６に通知し、同期性の喪失やバッファのオーバーフロー等のリンクの失敗に関するイベントをストリームソース１２０６に通知し、ストリームソース１２０６によって発信されたＭＣＣＳコマンドを補助チャネル２２４を介してレシーバに送信する。ソースリンク層１２０４とストリームソース／シンクとの間における通信は、全て、アプリケーションプロファイル層１２１４で定義されたフォーマットを使用して行われる。
アプリケーションプロファイル層（ソースおよびシンク）
一般に、アプリケーションプロファイル層は、ストリームソース（またはシンク）が関連のリンク層とインターフェースをとる際のフォーマットを定義する。アプリケーションプロファイル層によって定義されるフォーマットは、アプリケーション独立のフォーマット（リンク状況を照会するためのリンクメッセージ）とアプリケーション依存のフォーマット（メインリンクのデータマッピング、レシーバのための時間ベースのリカバリ方程式、そして、もし該当する場合は、シンク能力／ストリーム属性メッセージのサブパケットフォーマット）とに分類される。アプリケーションプロファイル層は、次の色フォーマットをサポートする。すなわち、２４ビットＲＧＢ、１６ビットＲＧＢ、１８ビットＲＧＢ、３０ビットＲＧＢ、２５６色ＲＧＢ（ＣＬＵＴベース）、１６ビットＹＣｂＣｒ４２２、２０ビットＹＣｂＣｒ４２２、および２４ビットＹＣｂＣｒ４４４である。
例えば、ディスプレイデバイスのアプリケーションプロファイル（ＡＰＬ）層１２１６は、基本的に、メインリンク２２２を通して行われるストリームソース／シンク通信のためのフォーマットを記述するアプリケーションプログラミングインターフェース（ＡＰＩ）である。記述されるフォーマットは、インターフェース１００に送信された或いはインターフェース１００から受信されたデータを表すフォーマットを含む。ＡＰＬ１２１６の特徴のいくつかは（例えば電力管理コマンドフォーマット等は）ベースラインモニタ機能であり、これらはインターフェース１００のあらゆる用途に共通である。これに対し、データマッピングフォーマットやストリーム属性フォーマット等の他の非ベースラインモニタ機能は、使用目的および伝送される等時性ストリームの種類に固有のものである。そして、使用目的の如何に関わらず、ストリームソース１２０６は、メインリンク２２２上でのパケットストリームの伝送に先だって、メインリンク２２２が保留データストリームを扱うことができるか否かをソースリンク層１２１４に照会する。
メインリンク２２２が、保留パケットストリームをサポートできると決定された場合は、ストリームソース１２０６は、ストリーム属性をソースリンク層１２０４に送信する。ストリーム属性は、さらに、補助チャネル２２４を通してレシーバに伝送される。これらの属性は、ある特定のストリームのパケットを識別するために、該ストリームをもとにして元データを回復するために、そして該元データのフォーマットを上記ストリームに固有なデータレートに戻すために、レシーバによって使用される情報である。データストリームの属性は、使用目的に応じて異なる。
メインリンク２２２上で所望の帯域を使用できない場合は、ストリームソース１２０６は、例えば、イメージのリフレッシュレートまたは色の深みを低減させることによる修正措置をとって良い。
ディスプレイデバイスの物理層
ディスプレイデバイスの物理層１２０８は、ディスプレイデバイスリンク層１２１０およびディスプレイデバイスＡＰＬ１２１６を、リンクデータの伝送または受信のために使用されるシグナリング技術から隔離する。メインリンク２２２および補助チャネル２２４は、ロジカルサブ層と、コネクタ仕様を含むエレクトリカルサブ層とからなる物理層を各自に有する。例えば、図１５に示されるように、半二重で且つ双方向である補助チャネル２２４は、リンクの両端にそれぞれトランスミッタおよびレシーバを有する。補助リンクのトランスミッタ１５０２は、ロジカルサブ層１２０８−１からリンク文字を提供される。これらの特殊文字は、次いでシリアル化され、対応する補助リンクレシーバ１５０４に伝送される。レシーバ１５０４は、シリアル化されたリンク文字を補助リンク２２４から受信し、そのデータをリンク文字クロックレートで逆シリアル化する。なお、ソースのロジカルサブ層の主な機能は、トランスミッタポートのために、信号エンコーディング、パケット化、データスクランブリング（ＥＭＩ抑制を目的とする）、およびトレーニングパターン生成を行うことである。これに対し、レシーバのロジカルサブ層の主な機能は、レシーバポートのために、信号デコーディング、逆パケット化、データデスクランブリング、および時間ベースのリカバリを行うことである。
補助チャネル
補助チャネルのロジカルサブ層の主な機能は、データのエンコーディングおよびデコーディングと、データのフレーミングおよびデフレーミングとを含み、補助チャネルプロトコルは、スタンドアロンプロトコル（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ接続形態におけるリンクのセットアップ機能／管理機能に限定される）および拡張プロトコルの２つの選択肢を有する。スタンドアロンプロトコルは、リンク層の状態マシンまたはファームウェアによる管理が可能である軽量プロトコルであり、拡張プロトコルは、ＵＳＢトラフィック等の他のデータタイプおよびデイジーチェーンシンクデバイス等の他の接続形態をサポートするプロトコルである。なお、データのエンコーディングおよびデコーディングの体系はプロトコルによらず同一であるが、データのフレーミングは両プロトコル間で異なる。
やはり図１５に示されるように、補助チャネルのエレクトリカルサブ層は、トランスミッタ１５０２およびレシーバ１５０４を含む。トランスミッタ１５０２は、ロジカルサブ層からリンク文字を提供され、これらのリンク文字は、次いでシリアル化されて送出される。レシーバ１５０４は、シリアル化されたリンク文字をリンク層から受信し、次いでそれらをリンク文字クロックレートで逆シリアル化する。補助チャネル２２４の正信号および負信号は、図示されているように、リンクの各端において５０オームの終端レジスタにアースされて終了する。本実装形態において、駆動電流は、リンクの状態に応じて変動するようにプログラムすることが可能であり、約８ｍＡから約２４ｍＡまでの範囲で変動することによって、約４００ｍＶから約１．２Ｖまでの範囲の電圧Ｖｄｉｆｆｅｒｅｎｔｉａｌ＿ｐｐを得ることができる。電気的なアイドル状態では、正信号および負信号のいずれも駆動されていない。このような電気的なアイドル状態から伝送を開始する際は、ＳＹＮＣパターンを伝送してリンクを再確立しなければならない。本実施形態では、ＳＹＮＣパターンは、補助チャネルの差動ペア信号をクロックレートで２８回トグリングしたものと、それに続く４つのマンチェスタIIコードの１とからなる。ソースデバイスの中の補助チャネルマスタは、補助チャネル２２４の正信号および負信号を定期的に駆動するまたは測定することによって、ホットプラグおよびホットアンプラグのイベントを検出する。
メインリンク
本実施形態では、メインリンク２２２は、ローカルクリスタル周波数の整数倍である離散的で且つ可変であるリンクレートをサポートする（２４ＭＨｚのローカルクリスタル周波数と一致する代表的な一組のリンクレートに関しては、図３を参照のこと）。図１６に示されるように、（単方向チャネルである）メインリンク２２２は、ソースデバイスにはトランスミッタ１６０２のみを、そしてディスプレイデバイスにはレシーバ１６０４のみを有する。
図に示されるように、ケーブル１６０４は、ツイストペア線を含む形態をとり、その各組のツイストペア線は、代表的なＲＧＢ色ベースのビデオシステム（例えばＰＡＬベースのテレビシステム）で使用される赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の各ビデオ信号用である。当業者に知られているように、ツイストペアケーブルは、個別に絶縁された二本の線を互いに巻き付けたものからなるタイプのケーブルである。一方の線は信号を運び、他方の線はアースされ、信号の干渉を吸収する。信号は、システムによっては、ＮＴＳＣビデオテレビシステムで使用される成分ベースの信号（Ｐｂ、Ｐｒ、Ｙ）であっても良い。ケーブルの内部では、各ツイストペアが個別にシールドされている。また、ピンは、＋１２Ｖ電力用とアース用の２つがある。各差動ペアの特性インピーダンスは、１００オーム±２０％である。また、ケーブル全体もシールドされている。この全体のシールドおよび個別のシールドは、両端のコネクタシェルにショートされている。コネクタシェルは、ソースデバイス内においてアース端子にショートされている。図１７に示されるコネクタ１７００は、一列にならんだ１３のピンを有し、こうして形成されるピン配列は、ソースデバイス側のコネクタおよびディスプレイデバイス側のコネクタに共通である。ソースデバイスは、電力を供給する。
メインリンク２２２は両端で終結する。また、メインリンク２２２はＡＣ結合されているので、終端電圧は０Ｖ（アース端子）から＋３．６Ｖまでの間ならどこでも良い。本実装形態では、駆動電流は、リンクの状態に応じて変動するようにプログラムすることが可能であり、約８ｍＡから約２４ｍＡまでの範囲で変動することによって、約４００ｍＶから約１．２Ｖまでの範囲の電圧Ｖｄｉｆｆｅｒｅｎｔｉａｌ＿ｐｐを得ることができる。電圧の振れは、トレーニングパターンを使用して接続ごとに最小となるように選択される。電気的なアイドル状態は、電力管理モードの際にもたらされる。電気的なアイドル状態では、正信号および負信号のいずれも駆動されない。このような電気的なアイドル状態から伝送を開始する際は、トレーニングセッションを実行し、レシーバとのリンクを再確立しなければならない。
状態図
次に、後述される図１８および図１９に示された状態図をもとにして発明を説明する。図１８は、後述されるソースの状態図を示している。オフ状態１８０２のとき、システムは停止しているので、ソースは使用不可に設定されている。ここで、ソースが使用可能に設定されると、システムは、省電力およびレシーバ検出に適したスタンバイ状態１８０４に移行する。レシーバが存在するか否か（すなわちホットプラグあるいはホットプレイ）を検出するためには、補助チャネルに定期的に（例えば１０ｍｓごとに１ｕｓの）パルスを発し、駆動時における終端レジスタ間の電圧降下を測定する。測定された電圧降下に基づいて、レシーバは存在すると決定された場合は、システムは、レシーバが検出されたこと、すなわちホットプラグイベントが検出されたことを表すレシーバ検出状態１８０６に移行する。レシーバが検出されなかった場合は、レシーバが検出されるまで、または時間切れになるまで、レシーバの検出が続けられる。なお、ソースデバイスは、場合によっては、ディスプレイの検出をこれ以上試みない「オフ」状態に移行することを選択しても良い。
状態１８０６で、ディスプレイのホットアンプラグイベントが検出された場合は、システムは、スタンドバイ状態１８０４に戻る。それ以外の場合は、ソースは、正信号および負信号によって補助チャネルを駆動してレシーバを稼働させ、次いで、レシーバの後続の応答をチェックする。もし何の応答も得られなかった場合は、レシーバは稼働していないので、ソースは状態１８０６にとどまる。もしディスプレイから信号が得られた場合は、ディスプレイは稼働されており、ソースはレシーバのリンク能力（最大リンクレートやバッファサイズ、時間ベースのリカバリユニットの数等）を読み出せる状態にある。したがって、システムはメインリンク初期化状態１８０８に移行し、トレーニング開始の通知を開始できる状態になる。
このとき、メインリンクを通して指定のリンクレートでトレーニングパターンを送信することによって、トレーニングセッションが開始され、関連のトレーニング状況がチェックされる。レシーバは、三段階の段階ごとに合格／不合格ビットを設定し、トランスミッタは、合格が検出された場合にのみ次の段階に進む。したがって、合格が検出されたときは、メインリンクは上記リンクレートを実現可能な状態にある。このとき、インターフェースは通常動作状態１８１０に移行する。それ以外の場合は、リンクレートが低減され、トレーニングセッションが繰り返される。通常動作状態１８１０にあるあいだも、ソースはリンク状況の指標を定期的に監視し続ける。そして、もし不合格である場合は、ホットアンプラグイベントが検出され、システムはスタンドバイ状態１８０４に移行し、ホットプラグ検出イベントまで待機する。しかしながら、もし同期性の喪失が検出された場合は、システムは状態１８０８に移行し、メインリンク再開イベントまで待機する。
図１９は、後述されるディスプレイの状態図１９００を示している。状態１９０２のときは、電圧は検出されず、ディスプレイはＯＦＦ状態になる。スタンドバイモード状態１９０４のときは、メインリンクレシーバおよび補助チャネルスレーブはともに電気的にアイドル状態にある。このとき、補助チャネルスレーブポートの終端レジスタ間において電圧降下が監視される。所定の電圧が検出された場合は、補助チャネルスレーブポートはホットプラグイベントを表すべくオンにされ、システムは表示状態１９０６に移行する。それ以外の場合は、ディスプレイはスタンバイ状態１９０４にとどまる。状態１９０６（メインリンク初期設定の段階）のときに、ディスプレイが検出された場合は、補助チャネルスレーブポートは完全にオンにされ、トランスミッタはレシーバリンク能力読み出しコマンドに応答し、ディスプレイ状態は１９０８に移行する。そうでなく、補助チャネル上で、所定の期間以上にわたって何の活動も検出されない場合は、補助チャネルスレーブポートはスタンバイ状態１９０４に移行される。
トレーニング開始通知の段階では、ディスプレイは、トレーニングパターンを使用してイコライザを調整することによって、トランスミッタによるトレーニングの開始に応答し、各段階の結果を更新する。トレーニングが不合格である場合は、別のトレーニングセッションまで待機し、トレーニングが合格である場合は、通常動作状態１９１０に進む。補助チャネル上でまたは（トレーニング用の）メインリンク上で、所定の期間（例えば１０ｍｓ）以上にわたって何の活動も検出されない場合は、補助チャネルスレーブポートはスタンバイ状態１９０４に移される。
図２０〜２４は、クロスプラットフォームのディスプレイインターフェースの具体的な実装形態を示している。
図２０は、本発明にしたがって、トランスミッタ２００４を内蔵するオンボードグラフィックスエンジン２００２を有するＰＣマザーボード２０００を示している。なお、トランスミッタ２００４は、図１に示されたトランスミッタ１０２の具体的な一例である。本実施形態では、トランスミッタ２００４は、マザーボード２０００に搭載されたコネクタ２００６に（コネクタ１７００の配線とともに）結合されており、マザーボード２０００は、ツイストペアケーブル２０１０によってディスプレイデバイス２００８に接続されている。
当該分野で知られているように、ＰＣＩ Ｅｘｐｒｅｓｓ（米国カリフォルニア州サンタクララ所在のＩｎｔｅｌ社によって開発された）は、高帯域でローピンカウントで尚かつシリアルな相互接続技術である。ＰＣＩ Ｅｘｐｒｅｓｓは、また、既存のＰＣＩインフラとの間でソフトウェア互換性を維持することもできる。この構成では、ＰＣＩ Ｅｘｐｒｅｓｓポートを拡大し、クロスプラットフォームインターフェースの要件に準拠させている。クロスプラットフォームインターフェースは、図のようなマザーボード搭載のコネクタを使用してディスプレイデバイスを直接駆動することができる。
マザーボードにコネクタを搭載することが実用的でない場合は、図２１に示されるように、ＰＣＩ ＥｘｐｒｅｓｓマザーボートのＳＤＶＯスロットを通して信号を送出し、パッシブカードコネクタを使用して同信号をＰＣに戻すことができる。また、図２３に示されるように、アドイングラフィックスカードも、現行世代のアドイングラフィックスカードと同様に、オンボードグラフィックスエンジンに取って代わることができる。
使用用途がノートブックである場合は、マザーボードのグラフィックスエンジン上に設けられたトランスミッタは、内部配線を通して、パネルを直接駆動する内蔵型のレシーバ／ＴＣＯＮを駆動する。最もコスト効率の良い実装形態としては、図２４に示されるように、レシーバ／ＴＣＯＮをパネルに搭載することによって相互接続配線の数を８本または１０本に減らすことができる。
上記の実施例は、全て、内蔵型のトランスミッタを想定している。しかしながら、独立型のトランスミッタを構成し、それを、ＡＧＰスロットまたはＳＤＶＯスロットを通してＰＣＩおよびＰＣＩ Ｅｘｐｒｅｓｓ環境に統合させることも可能である。独立型のトランスミッタは、グラフィックスハードウェアやグラフィックスソフトウェアに変更を加えることなく出力ストリームを有効にすることができる。
フローチャートの実施形態
以下では、本発明を有効にする具体的なプロセスを示した各フローチャートを参照にしながら本発明の手順を説明する。具体的に言うと、図２５〜２９は、それ単独でまたは他のプロセスとの組み合わせによって本発明の態様を表すことができる相互に関連し合った複数のプロセスを示したフローチャートである。
図２５は、本発明の一実施形態にしたがって、インターフェース１００の動作モードを決定するためのプロセス２５００を詳細に示したフローチャートである。このプロセスは、ビデオソースおよびディスプレイデバイスがともにデジタルである場合にのみ動作モードをデジタルモードに設定する。それ以外の場合は動作モードをアナログモードに設定する。なお、ここで言う「アナログモード」は、従来のＶＧＡモードはもちろん、位置合わせ信号を組み込まれた差動アナログビデオおよび双方向の側波帯を有する拡張アナログモードをも含むことができる。この拡張アナログモードは後述される。
ステップ２５０２では、ビデオソースに対して問い合わせを行い、そのビデオソースがアナログデータまたはデジタルデータをサポートするか否かを決定する。ビデオソースがアナログデータのみをサポートする場合は、結合デバイス１００の動作モードはアナログに設定され（ステップ２５０８）、プロセスは終了する（ステップ２５１２）。
ビデオソースがデジタルデータを出力できる場合は、プロセスはステップ２５０６に進む。次に、ディスレプレイデバイスに対して問い合わせを行い、そのディスプレイデバイスがデジタルデータを受信するように構成されているか否かを決定する。ディスプレイデバイスがアナログデータのみをサポートする場合は、結合デバイスの動作モードはアナログに設定され（ステップ２５０８）、プロセスは終了する（ステップ２５１２）。それ以外の場合は、結合デバイスの動作モードはデジタルに設定される（ステップ２５１０）。例えば、プロセッサによって結合デバイス内のスイッチを制御し、結合デバイスのモードをデジタルに設定して良い。結合デバイスは、一般に、ビデオソースおよびビデオシンクがともに対応するデジタルモードで動作している場合にのみ、完全にデジタルモードで動作するように構成される。
図２６は、本発明のいくつかの態様にしたがって、ビデオ画像の品質をリアルタイムでチェックするためのプロセス２６００を詳細に示したフローチャートである。この例では、プロセス２６００における決定は、全て、ディスプレイインターフェースに結合されたプロセッサによって下される。
ステップ２６００では、ビデオソースからビデオ信号が受信される。次に、受信されたビデオソースに関連したビデオソースから信号品質テストパターンが提供される（ステップ２６０２）。ステップ２６０４では、信号品質テストパターンに基づいてビットエラーレートが決定される。次に、そのビットエラーレートが閾値を上回るか否かの決定か下される（ステップ２６０６）。ビットエラーレートが閾値以下であると決定された場合は、他にビデオフレームがあるか否かの決定が下される（ステップ２６１４）。他にもビデオフレームがあると決定された場合は、プロセスはステップ２６００に戻る。それ以外の場合は、プロセスは終了する。
しかしながら、ステップ２６０６において、ビットレートが閾値を上回ると決定された場合は、ビットレートが最小ビットレートを上回るか否かの決定が下される（ステップ２６０８）。ビットレートが最小ビットレートを上回る場合は、ビットレートは引き下げられ（ステップ２６１０）、プロセスはステップ２６０６に戻る。ビットレートが最小ビットレート以下である場合は、アナログモードに切り替えられ（ステップ２６１２）、プロセスは終了する。
図２７は、本発明の一実施形態にしたがって、リンクのセットアップのプロセス２７００を示したフローチャートである。プロセス２７００は、ホットプラグ検出イベント通知が受信される２７０２から開始する。２７０４では、関連の補助チャネルによるメインリンクの照会が行われ、最大データレート、レシーバに含まれる時間ベースのリカバリユニットの数、および使用可能なバッファのサイズが決定される。次に、２７０６では、トレーニングセッションによる最大リンクデータレートの検証が行われ、２７０８では、データストリームソースにホットプラグイベントが通知される。２７１０では、補助チャネルを通してディスプレイ能力（例えばＥＤＩＤ等を使用する）の決定がなされる。そして、２７１２においてディスプレイが照会に応答する結果、２７１４ではメインリンクトレーニングセッションの協調動作が行われる。
次に、２７１６では、補助チャネルを通してストリームソースからレシーバにストリーム属性が送信される。さらに２７１８では、ストリームソースは、要求された数のデータストリームをメインリンクが２７２０でサポートできるか否かに関する通知を受ける。２７２０では、関連のパケットヘッダを加えることによって各種のデータパケットが形成され、２７２２では、複数のソースストリームの多重化がスケジュールされる。２７２４では、リンク状況がＯＫか否かに関する決定が下される。リンク状況がＯＫでない場合は、２７２６において、ソースがリンクの失敗に関する通知を受け、そうでない場合は、２７２８において、各種のパケットヘッダに基づいてリンクデータストリームが固有のストリームに再構成される。次に、２７３０では、再構成された固有なデータストリームがディスプレイデバイスに引き渡される。
図２８は、本発明の一実施形態にしたがって、トレーニングセッションを実施するためのプロセス２８００を詳細に示したフローチャートである。なお、トレーニングセッションのプロセス２８００は、図２５において説明された動作２５０６の一実装形態である。トレーニングセッションは、トレーニングパターンがメインリンクを通じて所定のリンクレートでレシーバに送信される２８０２から開始する。図１１には、本発明の一実施形態にしたがって、代表的なリンクトレーニングパターンが示されている。図のように、トレーニングセッション中は、フェーズ１が最短のランレングスを、フェーズ２が最長のランレングスを表している。レシーバは、これら二種類のフェーズを使用してイコライザを最適化する。フェーズ３では、リンク品質が合理的である限り、ビットロックおよび文字ロックの両方が実現されている。レシーバは、２８０４において関連のトレーニング状況をチェックし、そのチェック結果に基づいて２８０６において３つのフェーズおよびトランスミッタのそれぞれに対して合格／不合格ビットを設定する。レシーバは、各フェーズで合格が検出された場合にのみ次のフェーズに進む。そして、２８１０でリンクレートを引き下げ、トレーニングセッションを再度行う。２８１２では、合格が検出されたリンクレートでのメインリンクの準備を整える。
図２９は、本発明を実装するために利用されるコンピュータシステム２９００を示している。コンピュータシステム２９００は、本発明を実装できるグラフィックスシステムのほんの一例にすぎない。コンピュータシステム２９００は、中央処理装置（ＣＰＵ）１５１０と、ランダムアクセスメモリ（２９２０）と、読み出し専用メモリ（ＲＯＭ）２９２５と、１つまたはそれ以上の周辺機器２９３０と、グラフィックスコントローラ２９６０と、一次ストレージデバイス２９４０，２９５０と、デジタルディスプレイデバイス２９７０とを含む。当業者に周知のように、ＲＯＭが、データおよび命令を単方向にＣＰＵ２９１０に転送するように機能するのに対し、ＲＡＭは、データおよび命令を双方向に転送するために使用されるのが普通である。ＣＰＵ２９１０は、一般に、任意の数のプロセッサを含んで良い。一次ストレージデバイス２９４０，２９５０は、共に、任意の適切なコンピュータ読み取り可能媒体を含んで良い。マスメモリデバイスであるのが普通である二次ストレージ媒体８８０も、やはり、ＣＰＵ２９１０に双方向的に結合され、追加のデータ記憶容量を提供している。マスメモリデバイス８８０は、コンピュータコードやデータ等を含むプログラムを格納するために使用可能であるコンピュータ読み取り可能媒体である。マスメモリデバイス８８０は、磁気テープもしくは紙テープリーダ、または他の何らかの周知のデバイスの形態をとって良い。なお、マスメモリデバイス８８０の中に保持されている情報は、適切であると思われる場合には、標準的な方式によってＲＡＭ２９２０の一部に仮想メモリとして組み込まれて良い。
ＣＰＵ２９１０は、また、１つまたはそれ以上の入出力デバイス８９０に結合して良い。入出力デバイス８９０は、ビデオモニタ、トラックボール、マウス、キーボード、マイクロホン、タッチセンシティブディスプレイ、変換器型カードリーダ、磁気テープもしくは紙テープリーダ、タブレット、スタイラス、音声もしくは手書き文字レコグナイザ、および他のコンピュータに代表される他の周知の入力デバイス等のデバイスを含むがこれらに限定されない。最後に、ＣＰＵ２９１０は、図中で２９９５として示されたネットワーク接続を使用して、コンピュータに、またはインターネットネットワークもしくはイントラネットネットワーク等の通信ネットワーク等に結合して良い。このようなネットワーク接続を設ければ、ＣＰＵ２９１０は、上述された方法の各ステップを実施するにあたって、ネットワークから情報を受信したりネットワークに情報を出力したりできると考えられる。このような情報は、ＣＰＵ２９１０を使用して実行される一連の命令として表されることが多く、例えば搬送波に埋め込まれたコンピュータデータ信号等の形態で、ネットワークから受信したりネットワークに出力したりして良い。上述した装置および素材は、コンピュータのハードウェアおよびソフトウェアの分野の当業者には馴染みのものである。
グラフィックスコントローラ２９６０は、アナログ画像データおよびそれに対応する基準信号を生成し、これらをともにデジタルディスプレイデバイス２９７０に提供する。アナログ画像データは、例えば、ＣＰＵ２９１０または外部のエンコード（不図示）から受信されたピクセルデータに基づいて生成することができる。一実施形態では、アナログ画像データはＲＧＢフォーマットで提供され、基準信号は当該分野では周知のＶＳＹＣＮ信号およびＨＳＹＮＣ信号を含む。しかしながら、本発明は、他のフォーマットのアナログ画像、データ、および／または基準信号を使用して実装することも可能である。例えば、アナログ画像データは、対応する時間基準信号をともなうビデオ信号データを含むこともできる。
以上では、いくつかの実施形態のみを取り上げて説明したが、本発明は、発明の趣旨または範囲を逸脱しない限りにおいて、他の様々な形態で実施することができる。上記の実施例は、例示的であって限定的ではないので、本発明は、上述された詳細に限定されることはなく、添付された特許請求の範囲の範囲内であらゆる等価な形態を変更形態として含むことができる。
本発明の一実施形態にしたがって、クロスプラットフォームのディスプレイインターフェース１００を示した概略図である。 本発明の一実施形態にしたがって、ビデオソースとビデオディスプレイユニットとを接続するために使用されるビデオインターフェースシステムを示した図である。 本発明の一実施形態にしたがって、ビデオソースとビデオディスプレイユニットとを接続するために使用されるビデオインターフェースシステムを示した図である。 本発明の一実施形態にしたがって、ビデオソースとビデオディスプレイユニットとを接続するために使用されるビデオインターフェースシステムを示した図である。 本発明の一実施形態にしたがって、典型的なメインリンクレートを示している。 本発明の一実施形態にしたがって、メインリンクデータパケットを示した図である。 本発明の一実施形態にしたがって、メインリンクパケットヘッダを示した図である。 本発明の一実施形態にしたがって、サブパケットを内包するとともに複数のパケットの多重化を可能にするように構成されたシステムを示した図である。 図５Ａに示されたシステムの別の一実装形態を示した図である。 図５に示されたストリームの一例として、多重化されたメインリンクを詳細に示した図である。 本発明の一実施形態にしたがって、データストリームの別の一例を示した図である。 本発明の一実施形態にしたがって、多重化されたデータストリームのさらに別の一例を示した図である。 本発明の一実施形態にしたがって、代表的なサブパケットを示した図である。 本発明の一実施形態にしたがって、代表的なメインリンクデータパケットを示した図である。 選択的にリフレッシュされるグラフィックス画像の一例を示した図である。 本発明の一実施形態にしたがって、典型的なリンクトレーニングパターンを示している。 本発明の一実施形態にしたがって、システムの論理的な階層化を示した図である。 本発明の一実施形態にしたがって、８Ｂ／１０Ｂを使用した典型的な特殊文字マッピングを示している。 本発明の一実施形態にしたがって、典型的なマンチェスタIIエンコーディング方式を示した図である。 本発明の一実施形態にしたがって、代表的な補助チャネルのエレクトリカルサブ層を示した図である。 本発明の一実施形態にしたがって、代表的なメインリンクのエレクトリカルサブ層を示した図である。 本発明の一実施形態にしたがって、代表的なコネクタを示した図である。 本発明の一実施形態にしたがったソースの状態図である。 本発明の一実施形態にしたがったディスプレイの状態図である。 本発明のコンピュータベースの一実装形態を示した図である。 本発明のコンピュータベースの一実装形態を示した図である。 本発明のコンピュータベースの一実装形態を示した図である。 本発明のコンピュータベースの一実装形態を示した図である。 本発明のコンピュータベースの一実装形態を示した図である。 本発明の一実施形態にしたがって、インターフェースの動作モードを決定するためのプロセスを詳細に示したフローチャートである。 本発明のいくつかの態様にしたがって、ビデオ画像の品質をリアルタイムでチェックするためのプロセスを詳細に示したフローチャートである。 本発明の一実施形態にしたがって、リンクをセットアップするプロセスを示したフローチャートである。 本発明の一実施形態にしたがって、リンクをセットアップするプロセスを示したフローチャートである。 本発明の実施例におけるトレーニングセッションの実行処理の詳細を示すフローチャートである。 本発明を実装するために利用されるコンピュータシステムを示した図である。
符号の説明
１００…デジタルビデオディスプレインターフェース
１０２…トランスミッタ
１０４…レシーバ
１０６…物理リンク
１０８…データストリーム
１１０…データストリーム
１１２…データストリーム
１１４…データパケット
１１６…仮想リンク
１１８…仮想リンク
１２０…仮想リンク
２００…システム
２０２…ビデオソース
２０４…ビデオディスプレイ
２０６…デジタル画像
２０８…アナログ画像
２１０…デジタルデータストリーム
２１２…Ａ／Ｄコンバータユニット
２１３…アナログデータストリーム
２１４…デジタルデータストリーム
２１６…ディスプレインターフェース
２１８…ディスプレイ
２２０…Ｄ／Ａコンバータユニット
２２２…メインリンク
２２４…補助チャネル
２２６…時間ベースのリカバリユニット
２３２…デジタルディスプレイデバイス（ＬＣＤパネル）
２３４…カラムドライバ
２３６…ロウドライバ
２３８…ディスプレイエレメント
２４０…アレイ
４００…メインリンクデータパケット
４０２…メインリンクパケットヘッダ
５００…システム
５０２…ストリームソースマルチプレクサ
５０４…補足データストリーム
５０６…多重化データストリーム
５０８…リンク層マルチプレクサ
５１０…多重化メインリンクストリーム
５１２…データパケット
５１４…サブパケット
５１６…リンク層デマルチプレクサ
５１８…ストリームシンクデマルチプレクサ
５２０…双方向の補助チャネル
５２２…メインリンクの帯域の一部
５２４…単方向の裏チャネル
６００…多重化メインリンクストリーム
８８０…二次ストレージ媒体
８９０…入出力デバイス
９００…サブパケット
９０２…サブパケット
１０００…非圧縮グラフィックス画像
１００２…全体フレーム
１００４…部分
２０００…システム２００の階層状態
１２０２…ソース物理層
１２０２−１…エレクトリカルサブ層
１２０２−２…ロジカルサブ層
１２０４…ソースリンク層
１２０６…ストリームソース
１２０８…シンク物理層
１２０８−１…ロジカルサブ層
１２１０…シンクリンク層
１２１２…ストリームシンク
１２１４…ソースアプリケーションプロファイル層
１２１６…シンクアプリケーションプロファイル層
１５０２…トランスミッタ
１５０４…レシーバ
１６０２…トランスミッタ
１６０４…レシーバ
１７００…コネクタ
２０００…ＰＣマザーボード
２００２…オンボードグラフィックスエンジン
２００４…トランスミッタ
２００６…コネクタ
２００８…ディスプレイデバイス
２０１０…ツイストペアケーブル
２９００…コンピュータシステム
１５１０…中央処理装置
２９２０…ランダムアクセスメモリ
２９２５…読み出し専用メモリ
２９３０…周辺機器
２９４０…一次ストレージデバイス
２９５０…一次ストレージデバイス
２９６０…グラフィックスコントローラ
２９７０…デジタルディスプレイデバイス
２９９５…ネットワーク接続

Claims (20)

  1. ビデオソースとビデオディスプレイとを適応的に接続するための方法であって、
    （ａ）結合デバイスによってビデオソースをビデオディスプレイに結合することと、
    （ｂ）前記ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかを自動的に決定することと、
    （ｃ）前記ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかを自動的に決定することと、
    （ｄ）前記（ｂ）および（ｃ）に基づいて前記結合デバイスを設定することと
    を備える方法。
  2. 請求項１に記載の方法であって、
    前記（ｂ）および（ｃ）の決定がそれぞれデジタルである場合は、前記設定は、
    前記結合デバイスを、複数の通信チャネルを内部に有する二重に終端処理されたツイストペアタイプのコネクタとして設定することを含む、方法。
  3. 請求項２に記載の方法であって、さらに、
    前記ビデオソースからビデオデータを受信することと、
    前記ビデオデータをパケット化し、複数のビデオデータパケットで構成されるパケット化ビデオデータストリームを形成することと、
    前記通信チャネルのうちの被選択チャネルによって、前記ビデオデータパケットを前記ビデオソースから前記ビデオディスプレイに引き渡すことと、
    前記ビデオディスプレイ側で、前記ビデオデータパケットを逆パケット化することと、
    前記逆パケット化されたビデオデータに基づいて、表示可能な画像を生成することと
    を備える方法。
  4. 請求項３に記載の方法であって、さらに、
    前記ビデオソースからのビデオデータを、８ビットフォーマットから１０ビットフォーマットにエンコードすることと、
    前記エンコードされたビデオデータを、前記ビデオソースから前記ビデオディスプレイに伝送することと、
    前記エンコードされたビデオデータを、前記ビデオディスプレイ側で前記１０ビットフォーマットから前記８ビットフォーマットに変換することと、
    前記データを、前記８ビットフォーマットで前記ビデオディスプレイに提供することと
    を備える方法。
  5. 請求項４に記載の方法であって、
    前記通信チャネルは、関連のメインリンクデータレートを有するメインリンクと、補助リンクデータレートを有する補助リンクとで構成される、方法。
  6. 請求項５に記載の方法であって、
    前記ソースビデオデータは、固有のクロックレートで提供されるピクセルデータであり、前記ピクセルデータは、前記固有のクロックレートと異なる前記リンクデータレートで伝送される、方法。
  7. 請求項６に記載の方法であって、
    前記メインリンクデータは、８Ｂ／１０Ｂエンコーディングを使用してエンコードされ、前記補助リンクデータは、マンチェスタIIエンコーディングを使用してエンコードされる、方法。
  8. ビデオソースをビデオディスプレイに結合するための設定可能なコネクタであって、
    前記ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかに関する第１の自動決定と、前記ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかに関する第２の自動決定とを行うためのプロセッサと、
    前記第１の決定および前記第２の決定にしたがった前記プロセッサの制御のもとで前記結合デバイスを設定するための少なくとも１つのスイッチと
    を備えるコネクタ。
  9. 請求項８に記載のコネクタであって、
    前記結合デバイスの設定は、複数の通信チャネルを内部に有する二重に終端処理されたツイストペアタイプのコネクタである、コネクタ。
  10. 請求項９に記載のコネクタであって、さらに、
    前記ビデオソースからビデオデータを受信するためのレシーバユニットと、
    前記ビデオデータをパケット化し、複数のビデオデータパケットで構成されるパケット化ビデオデータストリームを形成するためのパケタイザであって、前記複数のビデオデータパケットは、前記通信チャネルのうちの被選択チャネルによって前記ビデオソースから前記ビデオディスプレイに引き渡される、パケタイザと、
    前記ビデオディスプレイ側で、前記ビデオデータパケットを逆パケット化するためのデパケタイザと、
    前記逆パケット化されたビデオデータに基づいて、表示可能な画像を生成するための画像ジェネレータと
    を備えるコネクタ。
  11. 請求項１０に記載のコネクタであって、さらに、
    前記ビデオソースからのビデオデータを、８ビットフォーマットから１０ビットフォーマットにエンコードするための第１のエンコーダと、
    前記エンコードされたビデオデータを、前記ビデオソースから前記ビデオディスプレイに伝送するためのトランスミッタユニットと、
    前記エンコードされたビデオデータを、前記ビデオディスプレイ側で前記１０ビットフォーマットから前記８ビットフォーマットに変換し、該データを、前記８ビットフォーマットで前記ビデオディスプレイに提供するためのデコーダと
    を備えるコネクタ。
  12. 請求項１１に記載のコネクタであって、
    前記通信チャネルは、関連のメインリンクデータレートを有するメインリンクと、補助リンクデータレートを有する補助リンクとで構成される、コネクタ。
  13. 請求項１２に記載のコネクタであって、
    前記ソースビデオデータは、固有のクロックレートで提供されるピクセルデータであり、前記ピクセルデータは、前記固有のクロックレートと異なる前記リンクデータレートで伝送される、コネクタ。
  14. 請求項１３に記載のコネクタであって、
    前記メインリンクデータは、８Ｂ／１０Ｂエンコーディングを使用してエンコードされ、前記補助リンクデータは、マンチェスタIIエンコーディングを使用してエンコードされる、コネクタ。
  15. ビデオソースとビデオディスプレイとを適応的に接続するためのコンピュータプログラムプロダクトであって、
    結合デバイスによってビデオソースをビデオディスプレイに結合するためのコンピュータコードと、
    前記ビデオソースがアナログビデオソースであるかデジタルビデオソースであるかを自動的に決定するためのコンピュータコードと、
    前記ビデオディスプレイがアナログビデオディスプレイであるかデジタルビデオディスプレイであるかを自動的に決定するためのコンピュータコードと、
    前記決定に基づいて前記結合デバイスを設定するためのコンピュータコードと、
    前記コンピュータコードを格納するためのコンピュータ読み取り可能媒体と
    を備えるコンピュータプログラムプロダクト。
  16. 請求項１５に記載のコンピュータプログラムプロダクトであって、
    前記ビデオソースおよび前記ビデオディスプレイがそれぞれデジタルであると決定された場合は、前記設定のためのコンピュータコードは、
    前記結合デバイスを、複数の通信チャネルを内部に有する二重に終端処理されたツイストペアタイプのコネクタとして設定するためのコンピュータコードを含む、コンピュータプログラムプロダクト。
  17. 請求項１６に記載のコンピュータプログラムプロダクトであって、さらに、
    前記ビデオソースからビデオデータを受信するためのコンピュータコードと、
    前記ビデオデータをパケット化し、複数のビデオデータパケットで構成されるパケット化ビデオデータストリームを形成するためのコンピュータコードと、
    前記通信チャネルのうちの被選択チャネルによって、前記ビデオデータパケットを前記ビデオソースから前記ビデオディスプレイに引き渡すためのコンピュータコードと、
    前記ビデオディスプレイ側で、前記ビデオデータパケットを逆パケット化するためのコンピュータコードと、
    前記逆パケット化されたビデオデータに基づいて、表示可能な画像を生成するためのコンピュータコードと、
    を備えるコンピュータプログラムプロダクト。
  18. 請求項１７に記載のコンピュータプログラムプロダクトであって、さらに、
    前記ビデオソースからのビデオデータを、８ビットフォーマットから１０ビットフォーマットにエンコードするためのコンピュータコードと、
    前記エンコードされたビデオデータを、前記ビデオソースから前記ビデオディスプレイに伝送するためのコンピュータコードと、
    前記エンコードされたビデオデータを、前記ビデオディスプレイ側で前記１０ビットフォーマットから前記８ビットフォーマットに変換するためのコンピュータコードと、
    前記データを、前記８ビットフォーマットで前記ビデオディスプレイに提供するためのコンピュータコードと
    を備えるコンピュータプログラムプロダクト。
  19. 請求項１８に記載のコンピュータプログラムプロダクトであって、
    前記通信チャネルは、関連のメインリンクデータレートを有するメインリンクと、補助リンクデータレートを有する補助リンクとで構成される、コンピュータプログラムプロダクト。
  20. 請求項１９に記載のコンピュータプログラムプロダクトであって、
    前記ソースビデオデータは、固有のクロックレートで提供されるピクセルデータであり、前記ピクセルデータは、前記固有のクロックレートと異なる前記リンクデータレートで伝送される、コンピュータプログラムプロダクト。
JP2004132494A 2003-05-01 2004-04-28 ビデオソースとビデオディスプレイとを適応的に接続する方法 Withdrawn JP2004334867A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US46780403P 2003-05-01 2003-05-01
US47408503P 2003-05-28 2003-05-28
US47408403P 2003-05-28 2003-05-28
US50406003P 2003-09-18 2003-09-18
US10/726,438 US7068686B2 (en) 2003-05-01 2003-12-02 Method and apparatus for efficient transmission of multimedia data packets
US10/726,794 US20040218599A1 (en) 2003-05-01 2003-12-02 Packet based video display interface and methods of use thereof
US10/726,802 US7424558B2 (en) 2003-05-01 2003-12-02 Method of adaptively connecting a video source and a video display

Publications (1)

Publication Number Publication Date
JP2004334867A true JP2004334867A (ja) 2004-11-25

Family

ID=32996687

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004132494A Withdrawn JP2004334867A (ja) 2003-05-01 2004-04-28 ビデオソースとビデオディスプレイとを適応的に接続する方法
JP2004135520A Withdrawn JP2004336775A (ja) 2003-05-01 2004-04-30 マルチメディアデータパケットを効率良く伝送するための方法および装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004135520A Withdrawn JP2004336775A (ja) 2003-05-01 2004-04-30 マルチメディアデータパケットを効率良く伝送するための方法および装置

Country Status (6)

Country Link
EP (2) EP1473695A3 (ja)
JP (2) JP2004334867A (ja)
KR (2) KR20040094607A (ja)
CN (2) CN1602019A (ja)
SG (2) SG135022A1 (ja)
TW (1) TW200428263A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009106A (ja) * 2007-05-11 2009-01-15 Genesis Microchip Inc マルチメディアインターフェース
JP2009175655A (ja) * 2008-01-24 2009-08-06 Samsung Electronics Co Ltd 表示装置
JP2011508930A (ja) * 2008-01-04 2011-03-17 シリコン イメージ，インコーポレイテッド 電子デバイス接続用コントロールバス
JP2011514694A (ja) * 2008-01-04 2011-05-06 シリコン イメージ，インコーポレイテッド コントロールバスを利用した電子デバイスの検出
JP2012002961A (ja) * 2010-06-15 2012-01-05 Sharp Corp 液晶表示装置および電子情報機器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7613300B2 (en) * 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
US7599439B2 (en) * 2005-06-24 2009-10-06 Silicon Image, Inc. Method and system for transmitting N-bit video data over a serial link
KR100679047B1 (ko) 2005-09-29 2007-02-05 삼성전자주식회사 비트 해상도 확장 방법 및 장치
KR100654467B1 (ko) 2005-09-29 2006-12-06 삼성전자주식회사 비트 해상도를 확장하는 방법 및 장치
TW200828758A (en) * 2006-05-31 2008-07-01 Genesis Microchip Inc Connecting AC-coupled system to DC-coupled system
KR100800000B1 (ko) * 2006-06-20 2008-01-31 엘지전자 주식회사 외부영상기기의 조건에 맞추어 데이터 포맷을 변환시키는영상디스플레이장치 및 그 제어방법
CN103533269B (zh) 2006-11-07 2017-01-11 索尼株式会社 发送设备和发送方法
WO2008099737A1 (ja) * 2007-02-16 2008-08-21 Nec Corporation ディスプレイコントローラ及び表示装置
JP5167714B2 (ja) * 2007-07-30 2013-03-21 ソニー株式会社 データ送受信システム、データ中継装置、データ受信装置、データ中継方法、データ受信方法
DE102007043149B4 (de) * 2007-09-03 2016-09-29 Seereal Technologies S.A. Verfahren und Vorrichtung zum Übertragen von holografischen Videodaten
JP4805900B2 (ja) * 2007-11-30 2011-11-02 ザインエレクトロニクス株式会社 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
US9036081B2 (en) 2007-11-30 2015-05-19 Thine Electronics, Inc. Video signal transmission device, video signal reception device, and video signal transmission system
CN101533618B (zh) * 2008-03-14 2012-01-25 联想(北京)有限公司 一种显示装置、显示方法及计算机
US8341303B2 (en) 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US7961656B2 (en) * 2008-09-29 2011-06-14 Intel Corporation Protocol extensions in a display port compatible interface
US7876242B2 (en) 2009-04-29 2011-01-25 Texas Instruments Incorporated Method and apparatus for unit interval calculation of displayport auxilliary channel without CDR
CN102073297A (zh) * 2011-01-12 2011-05-25 广州蓄能水电厂 一种不同类型可编程控制器之间的大规模数据传输方法
JP6031745B2 (ja) * 2011-10-17 2016-11-24 ソニー株式会社 送信装置、送信方法および受信装置
US8886846B2 (en) * 2012-11-07 2014-11-11 Ati Technologies Ulc Flexible implementation of serial bus support over display interface
US9042368B2 (en) * 2012-12-07 2015-05-26 Broadcom Corporation Gateway based and centric network management and coordination
CN103986549B (zh) 2013-02-07 2018-03-13 辉达公司 用于网络数据传送的设备、系统以及方法
CN104349123B (zh) * 2013-08-01 2017-12-12 天地伟业技术有限公司 嵌入式录像设备主口自动检测和切换的方法
KR101701669B1 (ko) * 2013-10-14 2017-02-01 아셀산 엘렉트로닉 사나이 베 티카렛 아노님 시르케티 Fpga의 적응형 소프트 비디오 스위치
CN110221804A (zh) * 2019-04-25 2019-09-10 努比亚技术有限公司 一种音频通知方法、可穿戴设备及计算机可读存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220420A (en) * 1990-09-28 1993-06-15 Inteletext Systems, Inc. Interactive home information system for distributing compressed television programming
US6091725A (en) * 1995-12-29 2000-07-18 Cisco Systems, Inc. Method for traffic management, traffic prioritization, access control, and packet forwarding in a datagram computer network
JPH09293049A (ja) * 1996-04-25 1997-11-11 Toshiba Corp コンピュータシステムおよびこのシステムで使用されるシリアルインターフェース
US5949437A (en) * 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
US6104414A (en) * 1997-03-12 2000-08-15 Cybex Computer Products Corporation Video distribution hub
US5918002A (en) * 1997-03-14 1999-06-29 Microsoft Corporation Selective retransmission for efficient and reliable streaming of multimedia packets in a computer network
US6020901A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
JPH11175045A (ja) * 1997-12-16 1999-07-02 Matsushita Joho System Kk 多画面映像表示制御装置及びその制御方法
JP4639420B2 (ja) * 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
US7310678B2 (en) * 2000-07-28 2007-12-18 Kasenna, Inc. System, server, and method for variable bit rate multimedia streaming
KR100349205B1 (ko) * 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
US20020149617A1 (en) * 2001-03-30 2002-10-17 Becker David F. Remote collaboration technology design and methodology
US7088398B1 (en) 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009106A (ja) * 2007-05-11 2009-01-15 Genesis Microchip Inc マルチメディアインターフェース
JP2011508930A (ja) * 2008-01-04 2011-03-17 シリコン イメージ，インコーポレイテッド 電子デバイス接続用コントロールバス
JP2011514694A (ja) * 2008-01-04 2011-05-06 シリコン イメージ，インコーポレイテッド コントロールバスを利用した電子デバイスの検出
JP2009175655A (ja) * 2008-01-24 2009-08-06 Samsung Electronics Co Ltd 表示装置
US8537096B2 (en) 2008-01-24 2013-09-17 Samsung Display Co., Ltd. Connector and a display apparatus having the same
US8866730B2 (en) 2008-01-24 2014-10-21 Samsung Display Co., Ltd. Connector and a display apparatus having the same
JP2012002961A (ja) * 2010-06-15 2012-01-05 Sharp Corp 液晶表示装置および電子情報機器

Also Published As

Publication number Publication date
KR20040094606A (ko) 2004-11-10
SG135022A1 (en) 2007-09-28
CN1602019A (zh) 2005-03-30
SG135023A1 (en) 2007-09-28
EP1473695A2 (en) 2004-11-03
CN100508579C (zh) 2009-07-01
EP1473695A3 (en) 2008-04-09
EP1473696A3 (en) 2008-04-16
TW200428263A (en) 2004-12-16
CN1592386A (zh) 2005-03-09
KR20040094607A (ko) 2004-11-10
EP1473696A2 (en) 2004-11-03
JP2004336775A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
JP5588606B2 (ja) マルチメディアインターフェース
KR101483794B1 (ko) 멀티미디어 인터페이스
KR101399780B1 (ko) 컴팩트 패킷 기반 멀티미디어 인터페이스
US7424558B2 (en) Method of adaptively connecting a video source and a video display
US7088741B2 (en) Using an auxilary channel for video monitor training
US7068686B2 (en) Method and apparatus for efficient transmission of multimedia data packets
US7620062B2 (en) Method of real time optimizing multimedia packet transmission rate
US7733915B2 (en) Minimizing buffer requirements in a digital video system
US6992987B2 (en) Enumeration method for the link clock rate and the pixel/audio clock rate
JP2004334867A (ja) ビデオソースとビデオディスプレイとを適応的に接続する方法
US20040218599A1 (en) Packet based video display interface and methods of use thereof
JP2005018743A (ja) リンク・キャラクタ・クロックと無関係のピクセルデータを提供するよう構成されたビデオ・インターフェース
JP2005051741A (ja) 定期的な状況チェックを行うパケットベース閉ループビデオディスプレイインターフェース
JP2005051740A (ja) マルチメディアデータパケットのオーバーヘッドを低減させるための技術
US20070258453A1 (en) Packet based video display interface enumeration method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090313