JP2004328893A - Power supply device and its operation method - Google Patents

Power supply device and its operation method Download PDF

Info

Publication number
JP2004328893A
JP2004328893A JP2003120052A JP2003120052A JP2004328893A JP 2004328893 A JP2004328893 A JP 2004328893A JP 2003120052 A JP2003120052 A JP 2003120052A JP 2003120052 A JP2003120052 A JP 2003120052A JP 2004328893 A JP2004328893 A JP 2004328893A
Authority
JP
Japan
Prior art keywords
power supply
converter
output voltage
supply device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003120052A
Other languages
Japanese (ja)
Inventor
Masateru Igarashi
征輝 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2003120052A priority Critical patent/JP2004328893A/en
Publication of JP2004328893A publication Critical patent/JP2004328893A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To supply a stable and almost constant power supply voltage to a CPU or the like by suppressing output voltage fluctuations when a load is suddenly changed without depending on a multi-phase system. <P>SOLUTION: The power supply device is constituted as follows: An almost constant DC output voltage is supplied to the load via an output capacitor by converting the DC input voltage with a first converter in the switching system. A second converter in a series regulator system is connected between DC input/output terminals on the positive side of the first converter. The power supply device keeps the DC output voltage almost constant by sharing a load current with both converters when the load current fluctuates. The first converter is constituted of a step-down chopper 10 composed of a main switching element 11 and a synchronous rectification element 12, which are mutually connected in series between DC input terminals P1, N1, and a reactor 13 which is connected between the mutual connection point of both elements 11, 12 and an output terminal P2. The second converter is constituted of a switching element 61 connected in series between the input/output terminals P1, P2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、CPUの如く消費電流が急激に変化する情報機器等の負荷を対象とした電源装置に関し、負荷急変時にも出力電圧を高速でほぼ一定に制御可能とした電源装置及びその運転方法に関するものである。
【0002】
【従来の技術】
図4は、CPU等の情報機器を対象とした電源装置を示す回路図(図4(a))とその動作説明図(同(b))である。なお、本回路は、後述の非特許文献1に記載されているものである。
【0003】
図4(a)において、P1,N1は直流電源(図示せず)に接続された直流入力端子であり、これらの入力端子P1,N1間には入力コンデンサ40が接続されていると共に、入力コンデンサ40に並列に、何れも同一構成の降圧チョッパ10,20,30が接続されている。各降圧チョッパ、例えば降圧チョッパ10は、入力コンデンサ40の両端に互いに直列接続されたnチャネルMOSFET等の主スイッチング素子11及び同期整流素子12と、これらの相互接続点に一端が接続されたリアクトル13とからなっている。なお、他の降圧チョッパ20,30において、21,31は主スイッチング素子、22,32は同期整流素子、23,33はリアクトルを示す。
【0004】
また、各リアクトル13,23,33の他端、及び、同期整流素子12,22,32のソースは、それぞれ一括して直流出力端子P2,N2に接続され、これらの出力端子P2,N2間には出力コンデンサ50が接続されている。
図示されていないが、直流出力端子P2,N2間には負荷としてのCPU等が並列に接続されている。
【0005】
次に、図4(a)の動作を同(b)を参照しつつ説明する。降圧チョッパ10,20,30の動作は同一であるため、ここでは降圧チョッパ10を例に挙げて説明する。
降圧チョッパ10の主スイッチング素子11がオンしたときには、コンデンサ40→主スイッチング素子11→リアクトル13→コンデンサ50の経路で、コンデンサ40に蓄えられたエネルギーがリアクトル13を介してコンデンサ50に移動する。次に、主スイッチング素子11がオフすると、リアクトル13→コンデンサ50→同期整流素子12の経路で、リアクトル13に蓄えられたエネルギーがコンデンサ50に移動する。また、このとき同期整流素子12をオンすることにより、同期整流素子12のオン電圧が低下する。
【0006】
降圧チョッパ10は、主スイッチング素子11及び同期整流素子12のオンオフ比を調整することにより、コンデンサ50両端の直流出力電圧を調整しており、他の降圧チョッパ20,30も同様に動作する。
更に、降圧チョッパ10,20,30は、図4(b)に示すように主スイッチング素子11,21,31をオンする位相を120度ずつずらすことで3多重運転されており、この運転方式はマルチフェーズ方式と呼ばれている。
このようなマルチフェーズ方式を採ることにより、CPUのように急激に変動する負荷に対しても、電源装置の出力電圧変動を小さくすることができる。
【0007】
なお、図5は、降圧チョッパが1フェーズの場合(図5(a))と図4(a)の如く3フェーズの場合(図5(b))において、ステップ負荷に電力を供給したときの出力電圧及び各部の電流を示したものである。ここで、図5(a),(b)の表題に記載された「ΔI=30A」はリアクトル電流(負荷電流)の変化幅を意味しており、図5(b)の3フェーズでは、各リアクトル電流の合計値としての負荷電流の変化幅ΔIが30Aとなる。
3フェーズ化することにより、出力電圧変動ΔVが約0.15Vから約0.11Vに、整定時間Δtが約11μsから約4μsに低減しており、出力電圧が短時間で安定することがわかる。
【0008】
また、図4とは回路構成が異なるが、直流電源に並列接続された複数のトランジスタを所定電気角ずつ位相を順次ずらしてスイッチングすることにより、入力電流波形の脈動を抑制するようにしたスイッチング電源装置が、特許文献1に記載されている。
【0009】
【非特許文献1】
寺師 裕人,「コンピュータ用電源の設計法」,デンセイラムダ株式会社,2002スイッチング電源シンポジウム配布資料,D3−3−1〜22,2002年
【特許文献1】
特開平10−127050号公報([0012],[0013],[0024]、図2等)
【0010】
【発明が解決しようとする課題】
CPU等の負荷の電源電圧として許容される電圧変動範囲は、現在1.3V±0.5Vであるが、将来は1.3V±0.2Vにしなければならないことが、例えば、Don Wood,Ted DiBeneによる”Trends in Power Distribution Interconnect Technologies” (2002 IBM Power Technology Symposium, 2002年)に示されており、電圧変動範囲を現在の1/2以下にすることが求められる。
【0011】
図5(b)の3フェーズの動作波形からもわかるように、1フェーズから多重化により3フェーズにしても、電圧変動幅は約0.15Vから約0.11Vと25%程度しか低減せず、多重化によって電圧変動を半減させるためには更にフェーズ数を増加させなければならない。このため、従来のマルチフェーズ方式では、部品点数が増加して装置が高価になり、大型化するという問題があった。
また、CPU等の負荷では数kA/μs程度の大きさで負荷電流が変動し、配線等による寄生インダクタンスが1nH(配線長が約1mm)であっても数Vの電圧降下を生じるため、降圧チョッパを並列接続して装置が大型化すると、マルチフェーズ化してもある程度以上のフェーズ数では効果がなくなるという問題があった。
【0012】
そこで本発明は、マルチフェーズ方式に依らずに負荷急変時における出力電圧の変動を速やかに抑制し、CPU等の負荷に対して安定した電源電圧を供給するようにした電源装置及びその運転方法を提供しようとするものである。
【0013】
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載した電源装置は、直流入力電圧をスイッチング方式の第1の変換装置により変換して出力コンデンサを介し負荷にほぼ一定の直流出力電圧を供給する電源装置において、第1の変換装置の正側直流入力端子と正側直流出力端子との間に、シリーズレギュレータ方式の第2の変換装置を接続し、負荷電流の変動時に、第1及び第2の変換装置により負荷電流を分担して直流出力電圧をほぼ一定に保つものである。
【0014】
また、請求項2に記載した電源装置は、請求項1記載の電源装置において、第1の変換装置を、一対の直流入力端子間に互いに直列接続された主スイッチング素子及び同期整流素子と、これらの素子の相互接続点と正側直流出力端子との間に接続されたリアクトルとからなる降圧チョッパにより構成し、第2の変換装置を、前記降圧チョッパの正側直流入力端子と正側直流出力端子との間に直列接続されたスイッチング素子により構成したものである。
【0015】
上記請求項1または2に記載した電源装置の運転方法としては、請求項3に記載したように、負荷電流がほぼ一定である定常時には第1の変換装置により負荷に電力を供給し、負荷電流の変動時には、変動分に相当する電力を第2の変換装置から負荷に供給する。
また、この場合、請求項4に記載したように、第2の変換装置の出力電圧指令値を、第1の変換装置の出力電圧指令値よりも低く設定し、あるいは、請求項5に記載したように、第1の変換装置の出力電圧指令値と出力電圧との偏差を検出し、この偏差をなくすように第2の変換装置を運転することが望ましい。
【0016】
現在、スイッチング電源の動作周波数は、前述した非特許文献1にも示されているように250kHz〜1MHzである。スイッチング方式の降圧チョッパの高周波特性はスイッチング周波数の1/2以下であり、この種の降圧チョッパを2フェーズ化、3フェーズ化しても、たかだかスイッチング周波数の1〜3/2以下の応答速度にしかならない。しかし、シリーズレギュレータの動作周波数は構成スイッチング素子の周波数特性となるため、MOSFET等の高速スイッチングが可能な素子を使用すれば、数10MHz以上の周波数特性までの高速動作が可能である。なお、シリーズレギュレータは、リニアレギュレータの一種であり、負荷に供給される電圧を常に一定に保つために自動可変抵抗のように動作する電源安定化装置として広く知られている。
すなわち、請求項1,2に記載した電源装置においては、負荷急変時の出力電圧変動分を補うように、シリーズレギュレータ方式の第2の変換装置を動作させてその出力電流によって出力コンデンサを充電することにより、出力電圧の変動を迅速に抑制する。
【0017】
また、請求項3〜5に記載した運転方法によれば、定常状態ではシリーズレギュレータ方式の第2の変換装置が動作せず、電力変換効率はスイッチング方式の第1の変換装置、例えば降圧チョッパの変換効率により決まるため、高効率化も達成することができる。
【0018】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図1は本実施形態の回路構成を示すもので、図4(a)と同一の構成要素には同一の参照符号を付してある。
【0019】
図1において、直流入力端子P1,N1間の入力コンデンサ40の両端には、図4(a)と同様にスイッチング方式の第1の変換装置である降圧チョッパ10が接続され、この降圧チョッパ10はnチャネルMOSFETからなる主スイッチング素子11及び同期整流素子12の直列回路と、各素子11,12の相互接続点に一端が接続されたリアクトル13とから構成されている。また、リアクトル13の他端と同期整流素子12のソースとの間には出力コンデンサ50が接続され、その両端が電源装置の直流出力端子P2,N2となっている。
なお、直流出力端子P2,N2には、図示されていないがCPU等の負荷が接続されている。
【0020】
この実施形態では、正側の直流入力端子P1と直流出力端子P2との間に、第2の変換装置として、シリーズレギュレータを構成するnチャネルMOSFET等のスイッチング素子61が直列に接続されている。具体的には、スイッチング素子61のドレインが直流入力端子P1に接続され、ソースが直流出力端子P2に接続されている。
【0021】
また、図示しない制御回路により、降圧チョッパ10の出力電圧指令値を電源装置としての出力電圧指令値V として設定した場合、スイッチング素子61によるシリーズレギュレータの出力電圧指令値V02 は、前記V より例えば0.05V程度低い値に設定されている。
【0022】
次に、この実施形態の動作を説明する。
図2(a)は負荷電流が一定の定常時における動作波形図であり、同図(b)は負荷電流が無負荷状態からステップ状に急変した場合の動作波形図である。
まず、定常時には降圧チョッパ10の出力電流により電源装置の出力電圧が指令値V に維持されるため、図2(a)に示すようにシリーズレギュレータのスイッチング素子61をオフして電流を流さないように制御が行われる。従って、電源装置としての変換効率は、スイッチング方式の降圧チョッパ10の変換効率となる。
【0023】
また、図2(b)に示すように、負荷電流が無負荷状態からステップ状に変化した場合には、出力コンデンサ50の電圧が低下し、降圧チョッパ10の出力電圧指令値V に対し出力電圧Vが低下した分の電力を補おうとして、主スイッチング素子11のオン期間が増加するように動作する。しかし、降圧チョッパ10の制御遅れとリアクトル13により降圧チョッパ10の出力電流は急激には立ち上がらないため、出力電流は図2(b)のようにリプルを持った一次遅れ電流となる。これにより、出力コンデンサ50が更に放電するので、電源装置の出力電圧は指令値V よりも低下していく。
【0024】
そして、出力電圧Vがシリーズレギュレータの出力電圧指令値V02 に達した時点でシリーズレギュレータのスイッチング素子61をオンすることにより、コンデンサ40→スイッチング素子61→コンデンサ50の経路でコンデンサ50に充電電流が流れる。ここで、シリーズレギュレータは、その構成スイッチング素子であるMOSFETの周波数特性で動作するため、数10MHz以上の高速応答特性を得ることができる。
【0025】
シリーズレギュレータの動作により、電源装置の出力電圧Vはシリーズレギュレータの出力電圧指令値V02 に保たれる。やがて、降圧チョッパ10の電流が要求される負荷電流に達し、コンデンサ50の電圧は降圧チョッパ10の出力電圧指令値V に達する。これにより、シリーズレギュレータの出力電流は零となり、以後は図2(a)の定常時と同じ動作になってスイッチング方式の降圧チョッパ10による変換効率を得ることができる。
【0026】
以上のように、本実施形態によれば、シリーズレギュレータの出力電圧指令値V02 を降圧チョッパ10の出力電圧指令値V よりも若干低い値に設定することにより、負荷急変時に電源装置の出力電圧が一時的に低下した場合にシリーズレギュレータが動作して電圧変動分に相当する供給電力を分担する。これにより、電源装置の出力電圧Vを上記出力電圧指令値V02 に維持すると共に、その後、出力電圧Vは速やかに降圧チョッパ10の出力電圧指令値V にまで回復するので、出力電圧の大幅な変動を抑制することができる。
【0027】
次に、図3は、電源装置の出力電圧Vの偏差(出力電圧指令値V からの変化分)を検出してその偏差を補償するようにシリーズレギュレータを運転する場合の動作波形図である。
この場合のシリーズレギュレータの出力電圧指令値V02 は降圧チョッパ10の出力電圧指令値V にほぼ等しく設定されており、出力電圧Vがシリーズレギュレータの出力電圧指令値V02 より僅かでも低下して偏差が生じると、シリーズレギュレータのスイッチング素子61をオンさせて前記偏差を解消するような制御が行われる。
【0028】
定常時は出力電圧Vの変動がほとんど発生しないため、図3(a)に示すようにシリーズレギュレータの出力電流はほぼ零であり、全体的な動作は図2(a)と同様である。
次いで、図3(b)に示す如く負荷変動が発生して出力電圧Vが低下すると、制御回路が出力電圧指令値V との偏差(V −V)を検出してこの偏差をなくすようにシリーズレギュレータのスイッチング素子61を速やかにオンさせ、コンデンサ40→スイッチング素子61→コンデンサ50の経路でコンデンサ50を充電する。
【0029】
このとき、図2(b)と同様に、降圧チョッパ10は出力電圧Vの低下分に相当する電力を補おうとして主スイッチング素子11のオン期間を増加させるように動作するので、降圧チョッパ10の電流はリプルを持ちながら次第に増加していき、やがて負荷電流として要求される値になる。
これによって出力電圧Vの低下が止まると共に、シリーズレギュレータの出力電流が零になり、以後は定常時と同じ動作になる。
【0030】
上述した図2,図3のように、負荷電流がほぼ一定の平常時にはシリーズレギュレータが動作しないように制御し、負荷の急変により出力電圧Vが低下したときには、シリーズレギュレータの出力電圧指令値V02 の大きさに応じて、図2のようにシリーズレギュレータを降圧チョッパとほぼ同時に動作させたり、あるいは、図3のようにシリーズレギュレータを先行させて動作させることができ、何れにしても、負荷急変時に降圧チョッパ及びシリーズレギュレータにより負荷電流を分担して出力電圧の変動を早期に抑制し、安定した直流電圧を負荷に供給することが可能になる。
【0031】
【発明の効果】
以上述べたように本発明によれば、スイッチング方式の降圧チョッパ等の第1の変換装置とシリーズレギュレータ方式の第2の変換装置との2回路のみを用いることにより、負荷が急変する場合の出力電圧の変動を早期に抑制することができ、従来のマルチフェーズ化した電源装置に比べて部品点数が減少するため、装置の小形化、低コスト化が可能である。
また、定常時にはスイッチング方式の降圧チョッパと同等の高い変換効率が得られると共に、負荷変動時にはシリーズレギュレータのみで構成した場合と同等の高速応答性を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す回路図である。
【図2】図1の実施形態の動作波形図である。
【図3】図1の実施形態の動作波形図である。
【図4】従来技術を示す回路図及び動作説明図である。
【図5】降圧チョッパが1フェーズの場合及び3フェーズの場合の動作波形図である。
【符号の説明】
10:降圧チョッパ
11:主スイッチング素子
12:同期整流素子
13:リアクトル
40:入力コンデンサ
50:出力コンデンサ
61:スイッチング素子(シリーズレギュレータ)
P1,N1:直流入力端子
P2,N2:直流出力端子
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device for a load of an information device or the like in which current consumption changes abruptly, such as a CPU, and more particularly to a power supply device capable of controlling an output voltage at a high speed and substantially constant even when a load suddenly changes, and a method of operating the same. Things.
[0002]
[Prior art]
FIG. 4 is a circuit diagram (FIG. 4A) showing a power supply device for an information device such as a CPU and an operation explanatory diagram (FIG. 4B). This circuit is described in Non-Patent Document 1 described later.
[0003]
In FIG. 4A, P1 and N1 are DC input terminals connected to a DC power supply (not shown). An input capacitor 40 is connected between these input terminals P1 and N1, and an input capacitor is connected between the input terminals P1 and N1. In parallel with 40, step-down choppers 10, 20, and 30 having the same configuration are connected. Each step-down chopper, for example, the step-down chopper 10 includes a main switching element 11 such as an n-channel MOSFET and a synchronous rectifying element 12 connected in series with each other at both ends of an input capacitor 40, and a reactor 13 having one end connected to their interconnection point. It consists of In the other step-down choppers 20, 30, reference numerals 21 and 31 denote main switching elements, reference numerals 22 and 32 denote synchronous rectification elements, and reference numerals 23 and 33 denote reactors.
[0004]
The other end of each of the reactors 13, 23, 33 and the sources of the synchronous rectifiers 12, 22, 32 are collectively connected to the DC output terminals P2, N2, respectively, between the output terminals P2, N2. Is connected to an output capacitor 50.
Although not shown, a CPU or the like as a load is connected in parallel between the DC output terminals P2 and N2.
[0005]
Next, the operation of FIG. 4A will be described with reference to FIG. Since the operations of the step-down choppers 10, 20, and 30 are the same, the step-down chopper 10 will be described here as an example.
When the main switching element 11 of the step-down chopper 10 is turned on, the energy stored in the capacitor 40 moves to the capacitor 50 via the reactor 13 through the path of the capacitor 40 → the main switching element 11 → the reactor 13 → the capacitor 50. Next, when the main switching element 11 is turned off, the energy stored in the reactor 13 moves to the capacitor 50 through a path of the reactor 13 → the capacitor 50 → the synchronous rectification element 12. Also, at this time, turning on the synchronous rectifier 12 reduces the on-voltage of the synchronous rectifier 12.
[0006]
The step-down chopper 10 adjusts the DC output voltage across the capacitor 50 by adjusting the on / off ratio of the main switching element 11 and the synchronous rectifier element 12, and the other step-down choppers 20 and 30 operate similarly.
Further, the step-down choppers 10, 20, and 30 are operated in three multiplexes by shifting the phases of turning on the main switching elements 11, 21, and 31 by 120 degrees as shown in FIG. 4B. This is called a multi-phase method.
By employing such a multi-phase method, the output voltage fluctuation of the power supply device can be reduced even for a load that fluctuates rapidly such as a CPU.
[0007]
FIG. 5 shows the case where power is supplied to the step load in the case where the step-down chopper has one phase (FIG. 5A) and the case where the step-down chopper has three phases as shown in FIG. 4A (FIG. 5B). It shows the output voltage and the current of each part. Here, “ΔI = 30 A” described in the titles of FIGS. 5A and 5B means a change width of the reactor current (load current). In the three phases of FIG. The change width ΔI of the load current as the total value of the reactor current is 30A.
The three-phase operation reduces the output voltage fluctuation ΔV from about 0.15 V to about 0.11 V, and reduces the settling time Δt from about 11 μs to about 4 μs, indicating that the output voltage is stabilized in a short time.
[0008]
Further, although the circuit configuration is different from that of FIG. 4, a switching power supply that suppresses pulsation of an input current waveform by switching a plurality of transistors connected in parallel to a DC power supply while sequentially shifting the phase by a predetermined electrical angle. An apparatus is described in Patent Document 1.
[0009]
[Non-patent document 1]
Hiroto Terashi, "Design Method of Computer Power Supply", Densei Lambda Co., Ltd., Distribution Materials for 2002 Switching Power Supply Symposium, D3-3-1 to 22, 2002 [Patent Document 1]
JP-A-10-127050 ([0012], [0013], [0024], FIG. 2 etc.)
[0010]
[Problems to be solved by the invention]
The voltage fluctuation range allowable as the power supply voltage of the load of the CPU or the like is 1.3V ± 0.5V at present, but it is required to be 1.3V ± 0.2V in the future. For example, Don Wood, Ted It is described in "Trends in Power Distribution Interconnect Technologies" by DiBene (2002 IBM Power Technology Symposium, 2002), and it is required that the voltage fluctuation range be reduced to half or less of the current level.
[0011]
As can be seen from the three-phase operation waveforms in FIG. 5B, even if the phase is changed from one phase to three phases by multiplexing, the voltage fluctuation width is reduced only by about 25% from about 0.15 V to about 0.11 V. In order to reduce voltage fluctuation by half by multiplexing, the number of phases must be further increased. For this reason, the conventional multi-phase method has a problem in that the number of parts increases, the apparatus becomes expensive, and the apparatus becomes large.
Further, a load such as a CPU fluctuates a load current with a magnitude of about several kA / μs, and a voltage drop of several V occurs even when a parasitic inductance due to wiring or the like is 1 nH (wiring length is about 1 mm). When the size of the apparatus is increased by connecting the choppers in parallel, there is a problem that even if the number of phases is increased, the effect becomes ineffective at a certain number of phases.
[0012]
Accordingly, the present invention provides a power supply device and a method of operating the power supply device, in which a fluctuation in output voltage at the time of a sudden load change is promptly suppressed, and a stable power supply voltage is supplied to a load such as a CPU without depending on the multi-phase method. It is what we are going to offer.
[0013]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a power supply device according to claim 1 converts a DC input voltage by a first converter of a switching system and supplies a substantially constant DC output voltage to a load via an output capacitor. , A second converter of a series regulator type is connected between the positive DC input terminal and the positive DC output terminal of the first converter, and when the load current fluctuates, the first and second converters are connected. The load current is shared by the device, and the DC output voltage is kept almost constant.
[0014]
According to a second aspect of the present invention, in the power supply device according to the first aspect, the first conversion device includes a main switching element and a synchronous rectification element connected in series between a pair of DC input terminals. A step-down chopper comprising a reactor connected between an interconnection point of the elements of the above and a positive-side DC output terminal, and the second converter is provided with a positive-side DC input terminal of the step-down chopper and a positive-side DC output It is composed of switching elements connected in series between the terminals.
[0015]
As a method for operating the power supply device according to the first or second aspect, as described in the third aspect, in a steady state where the load current is substantially constant, the first converter supplies power to the load, When the power supply changes, power corresponding to the fluctuation is supplied from the second converter to the load.
In this case, the output voltage command value of the second converter is set to be lower than the output voltage command value of the first converter, as described in claim 4. As described above, it is desirable to detect the deviation between the output voltage command value of the first converter and the output voltage, and to operate the second converter so as to eliminate this deviation.
[0016]
At present, the operating frequency of the switching power supply is 250 kHz to 1 MHz as shown in the above-mentioned Non-Patent Document 1. The high frequency characteristic of the switching type step-down chopper is less than 1/2 of the switching frequency, and even if this type of step-down chopper is made into two phases or three phases, it can only have a response speed of at most 1 to 3/2 or less of the switching frequency. No. However, the operating frequency of the series regulator is the frequency characteristic of the constituent switching elements. Therefore, if an element capable of high-speed switching such as a MOSFET is used, high-speed operation up to a frequency characteristic of several tens of MHz or more is possible. The series regulator is a type of linear regulator, and is widely known as a power stabilizing device that operates like an automatic variable resistor in order to always keep a voltage supplied to a load constant.
That is, in the power supply device according to the first and second aspects, the second conversion device of the series regulator system is operated and the output capacitor is charged by the output current so as to compensate for the output voltage fluctuation at the time of a sudden change in load. Thereby, the fluctuation of the output voltage is quickly suppressed.
[0017]
According to the operation method described in claims 3 to 5, the series converter type second converter does not operate in the steady state, and the power conversion efficiency is lower than the switching type first converter, for example, of the step-down chopper. Since it is determined by the conversion efficiency, higher efficiency can be achieved.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a circuit configuration of the present embodiment, and the same components as those in FIG. 4A are denoted by the same reference numerals.
[0019]
In FIG. 1, a step-down chopper 10, which is a switching type first converter, is connected to both ends of an input capacitor 40 between the DC input terminals P1 and N1, as in FIG. It is composed of a series circuit of a main switching element 11 and a synchronous rectification element 12 composed of an n-channel MOSFET, and a reactor 13 having one end connected to an interconnection point between the elements 11 and 12. An output capacitor 50 is connected between the other end of the reactor 13 and the source of the synchronous rectifier 12, and both ends are DC output terminals P2 and N2 of the power supply device.
Although not shown, a load such as a CPU is connected to the DC output terminals P2 and N2.
[0020]
In this embodiment, a switching element 61 such as an n-channel MOSFET constituting a series regulator is connected in series as a second converter between the positive DC input terminal P1 and the DC output terminal P2. Specifically, the drain of the switching element 61 is connected to the DC input terminal P1, and the source is connected to the DC output terminal P2.
[0021]
When the output voltage command value of the step-down chopper 10 is set as an output voltage command value V 0 * as a power supply device by a control circuit (not shown), the output voltage command value V 02 * of the series regulator by the switching element 61 is set to For example, it is set to a value lower than V 0 * by about 0.05 V.
[0022]
Next, the operation of this embodiment will be described.
FIG. 2A is an operation waveform diagram when the load current is constant and steady, and FIG. 2B is an operation waveform diagram when the load current suddenly changes in a step-like manner from the no-load state.
First, in the steady state, the output voltage of the power supply device is maintained at the command value V 0 * by the output current of the step-down chopper 10, so that the switching element 61 of the series regulator is turned off as shown in FIG. The control is performed so as not to occur. Therefore, the conversion efficiency of the power supply device is the conversion efficiency of the switching step-down chopper 10.
[0023]
As shown in FIG. 2B, when the load current changes stepwise from the no-load state, the voltage of the output capacitor 50 decreases, and the output voltage command value V 0 * of the step-down chopper 10 decreases. an attempt to compensate for minute electric power output voltage V 0 decreases, the oN period of the main switching element 11 is operated to increase. However, since the output current of the step-down chopper 10 does not rise sharply due to the control delay of the step-down chopper 10 and the reactor 13, the output current is a first-order lag current having ripples as shown in FIG. As a result, the output capacitor 50 is further discharged, so that the output voltage of the power supply device becomes lower than the command value V 0 * .
[0024]
When the output voltage V 0 reaches the output voltage command value V 02 * of the series regulator, the switching element 61 of the series regulator is turned on, so that the capacitor 50 is charged through the path of the capacitor 40 → the switching element 61 → the capacitor 50. Electric current flows. Here, the series regulator operates with the frequency characteristics of the MOSFET that is the constituent switching element, and thus can obtain a high-speed response characteristic of several tens of MHz or more.
[0025]
By the operation of the series regulator, the output voltage V 0 of the power supply device is maintained at the output voltage command value V 02 * of the series regulator. Eventually, the current of the step-down chopper 10 reaches the required load current, and the voltage of the capacitor 50 reaches the output voltage command value V 0 * of the step-down chopper 10. As a result, the output current of the series regulator becomes zero, and thereafter, the operation becomes the same as in the steady state in FIG. 2A, and the conversion efficiency of the switching step-down chopper 10 can be obtained.
[0026]
As described above, according to the present embodiment, by setting the output voltage command value V 02 * of the series regulator to a value slightly lower than the output voltage command value V 0 * of the step-down chopper 10, the power supply When the output voltage of the power supply temporarily drops, the series regulator operates to share the supply power corresponding to the voltage fluctuation. As a result, the output voltage V 0 of the power supply device is maintained at the output voltage command value V 02 * , and thereafter, the output voltage V 0 quickly recovers to the output voltage command value V 0 * of the step-down chopper 10. Significant fluctuations in the output voltage can be suppressed.
[0027]
Next, FIG. 3 is an operation waveform diagram in a case where a series regulator is operated so as to detect a deviation of the output voltage V 0 of the power supply device (a change from the output voltage command value V 0 * ) and compensate for the deviation. It is.
In this case, the output voltage command value V 02 * of the series regulator is set substantially equal to the output voltage command value V 0 * of the step-down chopper 10, and the output voltage V 0 is slightly smaller than the output voltage command value V 02 * of the series regulator. However, when a deviation occurs due to a decrease, control is performed to turn on the switching element 61 of the series regulator to eliminate the deviation.
[0028]
Since the steady-state variation of the output voltage V 0 is hardly generated, the output current of the series regulator as shown in FIG. 3 (a) is substantially zero, the overall operation is the same as FIG. 2 (a).
Then, by detecting the deviation (V 0 * -V 0) of the output voltage V 0 load change occurs as shown in FIG. 3 (b) decreases, the control circuit is the output voltage command value V 0 * The The switching element 61 of the series regulator is quickly turned on so as to eliminate the deviation, and the capacitor 50 is charged through the path of the capacitor 40 → the switching element 61 → the capacitor 50.
[0029]
At this time, similarly to FIG. 2B, the step-down chopper 10 operates to increase the ON period of the main switching element 11 in an attempt to supplement the power corresponding to the decrease in the output voltage V 0. Current gradually increases while having ripples, and eventually reaches a value required as a load current.
As a result, the output voltage V 0 stops decreasing, and the output current of the series regulator becomes zero. Thereafter, the operation becomes the same as in the normal state.
[0030]
As shown in FIG. 2 and FIG. 3 described above, the series regulator is controlled so as not to operate when the load current is almost constant, and when the output voltage V 0 decreases due to a sudden change in the load, the output voltage command value V 02 * , the series regulator can be operated almost simultaneously with the step-down chopper as shown in FIG. 2, or the series regulator can be operated in advance as shown in FIG. When the load suddenly changes, the load current is shared by the step-down chopper and the series regulator to suppress the fluctuation of the output voltage at an early stage, so that a stable DC voltage can be supplied to the load.
[0031]
【The invention's effect】
As described above, according to the present invention, by using only two circuits of the first converter such as the switching step-down chopper and the second converter of the series regulator type, the output when the load changes abruptly is obtained. Voltage fluctuation can be suppressed at an early stage, and the number of components is reduced as compared with a conventional multi-phase power supply device, so that the size and cost of the device can be reduced.
In addition, a high conversion efficiency equivalent to that of a switching step-down chopper can be obtained in a steady state, and a high-speed response equivalent to a case where only a series regulator is used can be obtained during a load change.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is an operation waveform diagram of the embodiment of FIG.
FIG. 3 is an operation waveform diagram of the embodiment of FIG.
FIG. 4 is a circuit diagram and an operation explanatory diagram showing a conventional technique.
FIG. 5 is an operation waveform diagram when the step-down chopper has one phase and three phases.
[Explanation of symbols]
10: Step-down chopper 11: Main switching element 12: Synchronous rectifying element 13: Reactor 40: Input capacitor 50: Output capacitor 61: Switching element (series regulator)
P1, N1: DC input terminal P2, N2: DC output terminal

Claims (5)

直流入力電圧をスイッチング方式の第1の変換装置により変換して出力コンデンサを介し負荷にほぼ一定の直流出力電圧を供給する電源装置において、
第1の変換装置の正側直流入力端子と正側直流出力端子との間に、シリーズレギュレータ方式の第2の変換装置を接続し、負荷電流の変動時に、第1及び第2の変換装置により負荷電流を分担して直流出力電圧をほぼ一定に保つことを特徴とする電源装置。
In a power supply device for converting a DC input voltage by a first converter of a switching system and supplying a substantially constant DC output voltage to a load via an output capacitor,
A second converter of a series regulator type is connected between the positive DC input terminal and the positive DC output terminal of the first converter, and when the load current fluctuates, the first and second converters A power supply device sharing a load current and keeping a DC output voltage substantially constant.
請求項1記載の電源装置において、
第1の変換装置を、一対の直流入力端子間に互いに直列接続された主スイッチング素子及び同期整流素子と、これらの素子の相互接続点と正側直流出力端子との間に接続されたリアクトルとからなる降圧チョッパにより構成し、
第2の変換装置を、前記降圧チョッパの正側直流入力端子と正側直流出力端子との間に直列接続されたスイッチング素子により構成したことを特徴とする電源装置。
The power supply device according to claim 1,
A first switching device, a main switching element and a synchronous rectifying element connected in series between a pair of DC input terminals, and a reactor connected between an interconnection point of these elements and a positive DC output terminal. Composed of a step-down chopper consisting of
A power supply device, wherein the second converter is constituted by a switching element connected in series between a positive DC input terminal and a positive DC output terminal of the step-down chopper.
請求項1または2に記載した電源装置において、
負荷電流がほぼ一定である定常時には第1の変換装置により負荷に電力を供給し、負荷電流の変動時には、変動分に相当する電力を第2の変換装置から負荷に供給することを特徴とする電源装置の運転方法。
The power supply device according to claim 1 or 2,
In a steady state where the load current is almost constant, power is supplied to the load by the first converter, and when the load current fluctuates, power corresponding to the fluctuation is supplied from the second converter to the load. How to operate the power supply.
請求項3に記載した電源装置の運転方法において、
第2の変換装置の出力電圧指令値を、第1の変換装置の出力電圧指令値よりも低く設定したことを特徴とする電源装置の運転方法。
The method for operating a power supply device according to claim 3,
An operation method of a power supply device, wherein an output voltage command value of a second converter is set lower than an output voltage command value of a first converter.
請求項3に記載した電源装置の運転方法において、
第1の変換装置の出力電圧指令値と出力電圧との偏差を検出し、この偏差をなくすように第2の変換装置を運転することを特徴とする電源装置の運転方法。
The method for operating a power supply device according to claim 3,
A method of operating a power supply device, comprising: detecting a deviation between an output voltage command value and an output voltage of a first converter, and operating a second converter to eliminate the deviation.
JP2003120052A 2003-04-24 2003-04-24 Power supply device and its operation method Pending JP2004328893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003120052A JP2004328893A (en) 2003-04-24 2003-04-24 Power supply device and its operation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003120052A JP2004328893A (en) 2003-04-24 2003-04-24 Power supply device and its operation method

Publications (1)

Publication Number Publication Date
JP2004328893A true JP2004328893A (en) 2004-11-18

Family

ID=33499091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003120052A Pending JP2004328893A (en) 2003-04-24 2003-04-24 Power supply device and its operation method

Country Status (1)

Country Link
JP (1) JP2004328893A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756721B1 (en) 2006-02-02 2007-09-07 엘지전자 주식회사 Controlling apparatus for linear compressor
JP2009247092A (en) * 2008-03-31 2009-10-22 Honda Motor Co Ltd Dc-dc converter and fuel cell vehicle
WO2012056766A1 (en) * 2010-10-27 2012-05-03 三菱電機株式会社 Power conversion apparatus
CN114815942A (en) * 2022-02-25 2022-07-29 苏州浪潮智能科技有限公司 Power supply current equalizing method and device, electronic equipment and medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756721B1 (en) 2006-02-02 2007-09-07 엘지전자 주식회사 Controlling apparatus for linear compressor
JP2009247092A (en) * 2008-03-31 2009-10-22 Honda Motor Co Ltd Dc-dc converter and fuel cell vehicle
WO2012056766A1 (en) * 2010-10-27 2012-05-03 三菱電機株式会社 Power conversion apparatus
CN103190048A (en) * 2010-10-27 2013-07-03 三菱电机株式会社 Power conversion apparatus
JPWO2012056766A1 (en) * 2010-10-27 2014-03-20 三菱電機株式会社 Power converter
US9209677B2 (en) 2010-10-27 2015-12-08 Mitsubishi Electric Corporation Power conversion apparatus
CN114815942A (en) * 2022-02-25 2022-07-29 苏州浪潮智能科技有限公司 Power supply current equalizing method and device, electronic equipment and medium
CN114815942B (en) * 2022-02-25 2023-07-25 苏州浪潮智能科技有限公司 Power supply current sharing method and device, electronic equipment and medium

Similar Documents

Publication Publication Date Title
US9318952B2 (en) Series and parallel hybrid switched capacitor networks for IC power delivery
US6600296B2 (en) Method and semiconductor die with multiple phase power converter
KR100794773B1 (en) Dc-dc regulator with switching frequency responsive to load
US5528480A (en) Highly efficient rectifying and converting circuit for computer power supplies
KR101436774B1 (en) Dc/dc voltage converter including up inductive switching pre-regulator and capacitive switching post-converter
US7777462B2 (en) Power supply unit
US9236804B2 (en) Regulated controller with self-adjusting output set-point control
US20090140706A1 (en) System method and apparatus for a multi-phase dc-to-dc converter
US10084384B1 (en) Method and apparatus for switched capacitor and inductor based-switch mode power supply
US20050093525A1 (en) Asymmetrical multiphase DC-to-DC power converter
JP2008263771A (en) Dynamically adjusted multi-phase regulator
US20130021008A1 (en) Power converter apparatus and method with compensation for light load conditions
JP2009044831A (en) Power supply device
TW200924360A (en) Time-multiplexed-capacitor DC/DC converter with multiple outputs
JP2004320893A (en) Power supply system
TW200425607A (en) Multi-phase buck converter with programmable phase selection
US20060255777A1 (en) Apparatus and method for improving voltage converter low load efficiency
TWI280728B (en) N-phase integrated buck converter
US6288919B1 (en) Single stage AC/DC converter high frequency AC distribution systems
TWI694666B (en) A converter and method of drive and control thereof
US20160241126A1 (en) Continuous current mode multi-load power regulator
JP6794250B2 (en) Phase compensation circuit and DC / DC converter using it
KR20170117041A (en) Dual Supply
US20060038543A1 (en) DC/DC converters using dynamically-adjusted variable-size switches
JP2004328893A (en) Power supply device and its operation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Effective date: 20071116

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071122

A02 Decision of refusal

Effective date: 20080319

Free format text: JAPANESE INTERMEDIATE CODE: A02