JP2004328497A - バルントランス - Google Patents

バルントランス Download PDF

Info

Publication number
JP2004328497A
JP2004328497A JP2003122355A JP2003122355A JP2004328497A JP 2004328497 A JP2004328497 A JP 2004328497A JP 2003122355 A JP2003122355 A JP 2003122355A JP 2003122355 A JP2003122355 A JP 2003122355A JP 2004328497 A JP2004328497 A JP 2004328497A
Authority
JP
Japan
Prior art keywords
strip line
strip
line
balun transformer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003122355A
Other languages
English (en)
Inventor
Yasuhiro Kaizaki
康裕 貝崎
Seiichi Baba
清一 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003122355A priority Critical patent/JP2004328497A/ja
Publication of JP2004328497A publication Critical patent/JP2004328497A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】バルントランスの雑音対策をするとともに構成を簡略化する。
【解決手段】バルントランスは、第一のストリップライン14と、第一のストリップライン14と電気的に接続された第二のストリップライン17と、第一のストリップライン14と電磁結合するとともに中心部15aが定電位とされた第三のストリップライン15と、第二のストリップライン17と電磁結合するとともに中心部16aが定電位とされた第四のストリップライン16とを含む。ここで、第一、第三、第四、第二のストリップライン14、15、16、17はこの順で積層され、第三および第四のストリップライン15および16は電磁結合する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明はバルントランスに関し、特に無線通信周波数で使われる平衡信号、不平衡信号の変換、インピーダンス変換、位相変換に利用されるバルントランスに関する。
【0002】
【従来の技術】
「バルントランス」は、バランス−アンバランスから作られた造語であり、不平衡信号と平衡信号との相互変換を可能にする変換器である。平衡信号は振幅が等しく互いの位相が180度異なる一対の信号であり、通信システムにおいて一般的に用いられている。この伝送方式は、耐雑音性に優れ、低電圧動作化することによって省電力と高速化が可能である。そのためこの伝送方式は、IC内の差動増幅回路などに広く利用されている。一方、不平衡信号は、グランドに対する電位の変化を伝送するもので、一本の伝送線路が用いられる。マイクロストリップラインやアンテナの入出力がこれに相当する。
【0003】
従来、不平衡信号と平衡信号との変換を行うバルントランスは、フェライトコアにツィストペア線を巻き付けて構成されていた。しかし、フェライトコアは周波数が高くなると透磁率が低下するため高周波化が難しく、また小型化が困難という問題があった。
【0004】
これらの欠点を克服するため、平面型バルントランスが考案されている。図3に従来の平面型バルントランスの等価回路を示す。ここでは、バルントランスの不平衡信号伝送回路は波長λの1/4の長さのライン状導体40aおよび40bを有し、平衡信号伝送回路は、波長λの1/4の長さのライン状導体40cおよび40dを有する。ライン状導体40aの一端には不平衡端子41が設けられ、ライン状導体40aの他端はライン状導体40bの一端と連結される。ライン状導体40bの他端は開放されている。ライン状導体40cおよびライン状導体40dの一端はそれぞれグランドと同電位にされており、ライン状導体40cおよびライン状導体40dの他端にはそれぞれ平衡端子42および43が設けられる。ライン状導体40cおよび40dは、誘電体を介してライン状導体40aおよび40bとそれぞれ電磁結合し、これにより不平衡−平衡変換が行われる。このような平面型バルントランスは小型化が可能なため、IC上に形成することもできる。
【0005】
【特許文献1】
特開平9−260145号公報
【0006】
【発明が解決しようとする課題】
以上のような構成のバルントランスにおいて、不平衡端子に不平衡信号が入力されると、不平衡信号はライン状導体間の電磁結合により平衡変換され、位相が180度異なるノーマルモード電流として平衡伝送回路に流れる。この際、平衡伝送回路には、ノーマルモード電流とは別に、平衡伝送回路の平衡度のばらつき、外来電磁波、デジタル回路からの放射雑音等の影響で2本の伝送線路を同相のコモンモード電流がグランドを介して流れる。このようなコモンモード電流は、放射雑音が発生する要因となるため、平衡伝送回路に流れるコモンモード電流を低減するための対策が必要である。
【0007】
この対策として、図4に示すように、バルントランスは、コモンモードチョークと組合せて用いられる。一般的なコモンモードチョークはフェライトコア等に同一ターン数のコイルを2つ巻き付けて構成される。これらのコイルは、ノーマルモード電流が流れる場合は2つのコイルで発生する磁束が互いに打ち消しあい、コモンモード電流が流れる場合には発生する磁束を強めあうように結線することにより、コモンモード電流を低減するように構成される。
【0008】
しかし、上述したように、フェライトコアは高周波化および小型化が困難という問題がある。また、従来、不平衡−平衡変換素子であるバルントランスと雑音対策防止部品であるコモンモードチョークとを別々の部品として回路に搭載していたため、回路上での設置面積や体積が増加するという問題もあった。
【0009】
本発明は、こうした状況に鑑みなされたものであり、その目的は、不平衡信号および平衡信号の伝送線路の雑音対策をしつつ回路構成を簡易化する技術を提供することにある。
【0010】
【課題を解決するための手段】
本発明によれば、第一のストリップラインと、第一のストリップラインと電気的に接続された第二のストリップラインと、第一のストリップラインと電磁結合するとともに一端が定電位とされた第三のストリップラインと、第二のストリップラインと電磁結合するとともに一端が定電位とされた第四のストリップラインと、を含み、第一、第三、第四、第二のストリップラインはこの順で積層され、第三および第四のストリップラインは電磁結合することを特徴とするバルントランスが提供される。ここで、第三および第四のストリップラインは、位相が同じコモンモード電流が流れたときに実質的に同一方向に磁束を発生するように構成されてよい。ここで、定電位は、グランドと同電位とすることができ、第三のストリップラインおよび第四のストリップラインは、グランドと同電位とすることができる。
【0011】
また、第三および第四のストリップラインは、実質的に同一方向に回転するスパイラル状に形成されてよく、第三および第四のストリップラインの中心部がそれぞれ定電位とされてよい。第三および第四のストリップラインは、実質的に同一方向に回転するスパイラル状に形成され、第三および第四のストリップラインの外端部がそれぞれ定電位とされてもよい。
【0012】
第一および第二のストリップラインは、実質的に同一方向に回転するスパイラル状に形成されてよく、第一および第二のストリップラインの外端部どうしまたは中心部どうしが電気的に接続されてよい。
【0013】
本発明によれば、定電位とされた第一および第二の導体層と、誘電体中に、実質的に同一方向に回転するスパイラル状に形成された第一乃至第四のストリップラインと、を含み、第一の導体層、第一のストリップライン、第三のストリップライン、第四のストリップライン、第二のストリップライン、および第二の導体層はこの順で積層され、第一のストリップラインの外端部と第二のストリップラインの外端部とが誘電体中に形成されたスルーホールを介して電気的に接続され、第三のストリップラインの中心部が誘電体中に設けられたスルーホールを介して第一の導体層に接続され、第四のストリップラインの中心部が誘電体中に設けられたスルーホールを介して第二の導体層に接続されたことを特徴とするバルントランスが提供される。
【0014】
なお、本発明の表現を製造方法や設計方法などに変換したり、それらを任意に組合せたものもまた、本発明の態様として有効である。
【0015】
【発明の実施の形態】
図1は、本実施の形態におけるバルントランスの等価回路を示す図である。バルントランスは、第一のストリップライン14と、第二のストリップライン17と、第三のストリップライン15と、第四のストリップライン16とを含む。各ストリップライン14〜17は、波長λの1/4の長さを有する。第一のストリップライン14の一端には不平衡端子21が設けられる。第一のストリップライン14の他端は第二のストリップライン17の一端と電気的に接続され、不平衡信号伝送回路を構成する。第三のストリップライン15および第四のストリップライン16の一端はそれぞれグランドと同電位にされ、第三のストリップライン15および第四のストリップライン16の他端にはそれぞれ第一の平衡端子15bおよび第二の平衡端子16bが設けられる。第三のストリップライン15および第四のストリップライン16は、平衡信号伝送回路を構成する。第一のストリップライン14と第三のストリップライン15とは互いに電磁結合するように対向配置され、これらはバルン30aを構成する。第二のストリップライン17と第四のストリップライン16とは互いに電磁結合するように対向配置され、これらはバルン30bを構成する。また、第三のストリップライン15と第四のストリップライン16とは互いに電磁結合するように対向配置され、これらはコモンモードチョーク32を構成する。
【0016】
図2は、図1に示したバルントランスを詳細に示す斜視断面図である。本実施の形態において、バルントランスは、第一の誘電体基板1と、第二の誘電体基板2と、第三の誘電体基板3と、第四の誘電体基板4と、第五の誘電体基板5と、第六の誘電体基板6と、第七の誘電体基板7とを含む。誘電体基板1〜7は、第七の誘電体基板7、第六の誘電体基板6、第五の誘電体基板5、第四の誘電体基板4、第三の誘電体基板3、第二の誘電体基板2、および第一の誘電体基板1の順で、下から積層され、積層回路基板を構成する。ここで、第六の誘電体基板6の厚みは第一の誘電体基板1と第二の誘電体基板2とをあわせた厚みと実質的に同一に形成され、第三の誘電体基板3の厚みと第五の誘電体基板5の厚みは実質的に同一に形成される。
【0017】
第一の誘電体基板1および第七の誘電体基板7の上下面はほぼ全面的に導体で覆われ、それぞれ第一のグランド導体層8および第二のグランド導体層9として機能する。また、第二の誘電体基板2、第三の誘電体基板3、第四の誘電体基板4、第五の誘電体基板5、および第六の誘電体基板6の上面にはそれぞれ第五のストリップライン20、第一のストリップライン14、第三のストリップライン15、第四のストリップライン16、および第二のストリップライン17が形成されている。第一のストリップライン14、第三のストリップライン15、第四のストリップライン16、および第二のストリップライン17は、実質的に同一方向に回転するスパイラル形状を有する。また、これらのストリップライン14〜17は、ミアンダ状等にしてもよく、バルントランスを小型化するのに適切などのような形状とすることもできる。
【0018】
第五のストリップライン20の中心部20aと第一のストリップライン14の中心部14aとは、第二の誘電体基板2および第三の誘電体基板3を積層したときに同軸線上に設けられ、第二のスルーホール19を介して電気的に接続される。また、第一のストリップライン14の外端部14bと第二のストリップライン17の外端部17bとは、第三の誘電体基板3および第六の誘電体基板6を第四の誘電体基板4および第五の誘電体基板5を介して積層したときに同軸線上に設けられ、第一のスルーホール18を介して電気的に接続される。第二のストリップライン17の中心部17aは開放される。第三のストリップライン15の中心部15aは、第三のスルーホール22を介して第一のグランド導体層8と電気的に接続されグランドと同電位にされる。第四のストリップライン16の中心部16aは、第四のスルーホール23を介して第二のグランド導体層9と電気的に接続されグランドと同電位にされる。
【0019】
第五のストリップライン20の外端部には不平衡端子21が設けられる。また、第三のストリップライン15および第四のストリップライン16の外端部にはそれぞれ第一の平衡端子15bおよび第二の平衡端子16bが設けられる。
【0020】
以上のような構成において、第一のストリップライン14および第二のストリップライン17は、不平衡信号伝送回路を構成し、第三のストリップライン15および第四のストリップライン16は平衡信号伝送回路を構成する。本実施の形態において、バルントランスは例えばシリコンIC上に形成され、誘電体基板1〜7としてはシリコン酸化膜やシリコン窒化膜を使用することができる。また、ストリップライン14〜17、および20は、AlまたはCuを主成分とする材料で形成することができる。
【0021】
つづいて、以上のような構成のバルントランスの動作を説明する。ここで、不平衡端子21から不平衡信号を入力した場合を例として説明する。不平衡端子21から不平衡信号を入力すると、第五のストリップライン20および第二のスルーホール19を介して第一のストリップライン14に不平衡信号が伝達される。次いで、第一のストリップライン14を通過した後、第一のスルーホール18を介して第二のストリップライン17に不平衡信号が伝達される。ここで、第一のストリップライン14は第三のストリップライン15と、第二のストリップライン17は第四のストリップライン16とそれぞれ電磁結合するように構成されているため、これらのストリップライン間で不平衡−平衡変換が行われ、第三のストリップライン15および第四のストリップライン16には位相が180度異なるノーマルモード電流が流れる。このとき、第三のストリップライン15および第四のストリップライン16で発生する磁束は逆方向となり、互いに打ち消しあう方向になるため、第三のストリップライン15および第四のストリップライン16間のインピーダンスには影響せず、第一の平衡端子15bおよび第二の平衡端子16bからそれぞれノーマルモード電流が出力される。
【0022】
一方、たとえば第四のストリップライン16および第二のストリップライン17に雑音や電磁波の影響により発生した同相のコモンモード電流が流れると、第三のストリップライン15および第四のストリップライン16で発生する磁束は同一方向となるため、第三のストリップライン15および第四のストリップライン16間のインピーダンスが高くなり、コモンモード電流を打ち消すことができる。
【0023】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素の組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【0024】
以上の実施の形態では、第一のストリップライン14の外端部14bと第二のストリップライン17の外端部17bとが電気的に接続されるとして説明したが、第一のストリップライン14の中心部14aと第二のストリップライン17の中心部17aとが電気的に接続される構成とすることもできる。この場合、第一のストリップライン14の外端部14bが第五のストリップライン20と電気的に接続される。
【0025】
また、以上の実施の形態において、第三のストリップライン15の中心部15aおよび第四のストリップライン16の中心部16aがそれぞれ第一のグランド導体層8および第二のグランド導体層9に電気的に接続されるとして説明したが、第三のストリップライン15の外端部および第四のストリップライン16の外端部がそれぞれ第一のグランド導体層8および第二のグランド導体層9に電気的に接続される構成とすることもできる。この場合、第三のストリップライン15の中心部15aおよび第四のストリップライン16の中心部16aがそれぞれスルーホール等を介して外部に露出して形成される。この外部に露出した部分には平衡端子が設けられる。
【0026】
たとえば、以上の実施の形態ではシリコンIC上に平面型バルントランスを形成するとして説明したが、誘電体層にセラミック等の誘電体を用いることもできる。
【0027】
【発明の効果】
本発明によれば、不平衡信号および平衡信号の伝送線路の雑音対策をしつつ回路構成を簡易化することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるバルントランスの等価回路を示す図である。
【図2】図1に示したバルントランスを詳細に示す斜視断面図である。
【図3】従来の平面型バルントランスの等価回路を示す図である。
【図4】バルントランスとコモンモードチョークとを組合せた構成を示す図である。
【符号の説明】
1 第一の誘電体基板、 2 第二の誘電体基板、 3 第三の誘電体基板、 4 第四の誘電体基板、 5 第五の誘電体基板、 6 第六の誘電体基板、 7 第七の誘電体基板、 8 第一のグランド導体層、 9 第二のグランド導体層、 14 第一のストリップライン、 15 第三のストリップライン、 16 第四のストリップライン、 17 第二のストリップライン、18 第一のスルーホール、 19 第二のスルーホール、 20 第五のストリップライン、 21 不平衡端子、 22 第三のスルーホール、 23 第四のスルーホール、 30a バルン、 30b バルン、32 コモンモードチョーク。

Claims (6)

  1. 第一のストリップラインと、
    前記第一のストリップラインと電気的に接続された第二のストリップラインと、
    前記第一のストリップラインと電磁結合するとともに一端が定電位とされた第三のストリップラインと、
    前記第二のストリップラインと電磁結合するとともに一端が定電位とされた第四のストリップラインと、
    を含み、
    前記第一、第三、第四、第二のストリップラインは、それぞれ誘電体層を介してこの順で積層され、前記第三および第四のストリップラインは電磁結合することを特徴とするバルントランス。
  2. 前記第三および第四のストリップラインは、位相が同じコモンモード電流が流れたときに実質的に同一方向に磁束を発生するように構成されたことを特徴とする請求項1に記載のバルントランス。
  3. 前記第三および第四のストリップラインは、実質的に同一方向に回転するスパイラル状に形成され、
    前記第三および第四のストリップラインの中心部がそれぞれ定電位とされたことを特徴とする請求項1または2に記載のバルントランス。
  4. 前記第三および第四のストリップラインは、実質的に同一方向に回転するスパイラル状に形成され、
    前記第三および第四のストリップラインの外端部がそれぞれ定電位とされたことを特徴とする請求項1または2に記載のバルントランス。
  5. 前記第一および第二のストリップラインは、実質的に同一方向に回転するスパイラル状に形成され、
    前記第一および第二のストリップラインの外端部どうしまたは中心部どうしが電気的に接続されたことを特徴とする請求項1乃至4いずれかに記載のバルントランス。
  6. 定電位とされた第一および第二の導体層と、
    誘電体中に、同一方向に回転するスパイラル状に形成された第一乃至第四のストリップラインと、
    を含み、
    前記第一の導体層、前記第一のストリップライン、前記第三のストリップライン、前記第四のストリップライン、前記第二のストリップライン、および前記第二の導体層はこの順で積層され、
    前記第一のストリップラインの外端部と前記第二のストリップラインの外端部とが前記誘電体中に形成されたスルーホールを介して電気的に接続され、
    前記第三のストリップラインの中心部が前記誘電体中に設けられたスルーホールを介して前記第一の導体層に接続され、
    前記第四のストリップラインの中心部が前記誘電体中に設けられたスルーホールを介して前記第二の導体層に接続されたことを特徴とするバルントランス。
JP2003122355A 2003-04-25 2003-04-25 バルントランス Pending JP2004328497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003122355A JP2004328497A (ja) 2003-04-25 2003-04-25 バルントランス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003122355A JP2004328497A (ja) 2003-04-25 2003-04-25 バルントランス

Publications (1)

Publication Number Publication Date
JP2004328497A true JP2004328497A (ja) 2004-11-18

Family

ID=33500612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003122355A Pending JP2004328497A (ja) 2003-04-25 2003-04-25 バルントランス

Country Status (1)

Country Link
JP (1) JP2004328497A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212795A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 増幅器及び無線機
CN101326678B (zh) * 2006-01-25 2012-07-25 松下电器产业株式会社 平衡-不平衡转换器以及使用此平衡-不平衡转换器的电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326678B (zh) * 2006-01-25 2012-07-25 松下电器产业株式会社 平衡-不平衡转换器以及使用此平衡-不平衡转换器的电子装置
JP2010212795A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 増幅器及び無線機

Similar Documents

Publication Publication Date Title
JP2773617B2 (ja) バルントランス
US6285273B1 (en) Laminated balun transformer
US6188306B1 (en) On-chip transformers
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
TWI441211B (zh) 變壓器
US7528676B2 (en) Balun circuit suitable for integration with chip antenna
US6628189B2 (en) Laminated balun transformer
CN109379048B (zh) 宽带射频、微波或者毫米波混频器系统
JP2004072115A (ja) 超広帯域プレーナ結合スパイラルバラン
JP2010050621A (ja) 薄膜バラン
US7439842B2 (en) Laminated balun transformer
WO2000019562A1 (fr) Circuit d'alimentation d'antenne
JPH11214943A (ja) バルントランス
US8653904B2 (en) Thin film balun
Lin et al. General compensation method for a Marchand balun with an arbitrary connecting segment between the balance ports
JP2840814B2 (ja) チップ型トランス
JPWO2007013253A1 (ja) 非可逆回路素子、複合電子部品及び通信装置
JP2004328497A (ja) バルントランス
US8319577B2 (en) Thin film balun
CN110380689B (zh) 一种侧边耦合蜿蜒结构的硅基片上无源巴伦
JP2002260930A (ja) 積層型バラントランス
US20110012691A1 (en) 1:9 broadband transmission line transformer
Yang et al. A CMOS balun with common ground and artificial dielectric compensation achieving 79.5% fractional bandwidth and< 2° phase imbalance
JP2012227352A (ja) 高周波トランス、高周波部品および通信端末装置
JP2010283774A (ja) 非可逆回路内蔵多層基板