JP2004327921A - Semiconductor element and semiconductor device - Google Patents
Semiconductor element and semiconductor device Download PDFInfo
- Publication number
- JP2004327921A JP2004327921A JP2003123966A JP2003123966A JP2004327921A JP 2004327921 A JP2004327921 A JP 2004327921A JP 2003123966 A JP2003123966 A JP 2003123966A JP 2003123966 A JP2003123966 A JP 2003123966A JP 2004327921 A JP2004327921 A JP 2004327921A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- semiconductor element
- electrode
- bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられた半導体素子及び半導体装置に関するものである。
【0002】
【従来の技術】
半導体装置、特に液晶表示装置においては、液晶パネルと半導体素子との電気的な接続には、TCP(Tape Carrier Package)又はCOF(Chip On Film)を用いる他、COG(Chip On Glass)による方式での接続が行われている。
TCP及びCOFでは、主としてフレキシブルフィルム上に形成された配線パターンと半導体素子上に設けたバンプ電極との接合により電気的な接続を得ている。また、COGでは、主としてガラスパネル上に形成された配線パターンと半導体素子上に設けたバンプ電極とのACF異方導電性接着剤を用いた接続により電気的な接続を得ている。尚、異方導電性接着剤には、ACF(Anisotoropic Conductive Film)及びACP(Anisotoropic Conductive Paste)が有る。
【0003】
通常、フレキシブルフィルム上の配線パターンと半導体素子に設けたバンプ電極とを接合する際には、配線パターンに施した錫メッキとバンプ電極を構成する金との共晶を生成させ、安定かつ良好な接合状態を得る方式が採用されている。その他、配線パターンに金メッキを施し、金−金接合により導通を得る方式も採用されている。
また、ガラスパネル上に形成された配線と半導体素子との接合には、主としてACF等を用いた接続方式が採用されている。
【0004】
昨今、特に液晶表示装置において高密度実装への取り組みが旺盛であるが、その一つの手段として、半導体素子の多出力化及び配線パターンのファインピッチ化が重要となっている。従って、TCP等のパッケージ形態においては、多出力化及びファインピッチ化に伴い、配線パターンの細線化及びバンプ電極の小形化が必須であり、電気的接合部における接合可能面積の狭小化は避けることが出来ない。
製品又はモジュールとして最も重要な項目の一つに信頼性が挙げられるが、上述したような接合部は、接合強度及び材料強度等の面で特に高い実装信頼性が求められている。
【0005】
【特許文献1】
特開平7−161722号公報
【特許文献2】
特開平9−252003号公報
【0006】
【発明が解決しようとする課題】
従来技術では、図3に示すような多層配線を有する半導体素子において、半導体基板1上の1層目の金属配線2と2層目の金属配線4との間にある層間絶縁膜3の開口部による段差、及び表面保護膜5の開口部の段差により、電極部又はその近傍において凹部が生じる。従って、その上方に電解メッキ法によって形成されたバンプ電極7は、下地の凹部の影響を受け、バンプ電極7表面の中央部に凹みが生じる。尚、バンプ電極7と金属配線4及び表面保護膜5との間にはバリアメタル層6が設けられている。
【0007】
TCP等のフレキシブルフィルム上に半導体素子を搭載する場合、バンプ電極表面に凹みがあるときには、図4に示すように、フレキシブルフィルム(図示せず)の表面に設けられたインナーリード配線8との接合面積が小さくなる。これにより、接合強度不足又はボンディング時の応力集中等の不具合が生じるという問題がある。更に、接合強度を向上させる為にボンディング圧力を増大させると、バンプ電極7の下地部分に与える損傷が大きくなり、半導体素子の破壊の原因となる他、バンプ電極7そのものの変形が生じ易く、押し潰されて横に広がったバンプ電極7同士のショート等の絶縁不良が起こり易くなるという問題がある。
【0008】
更に、ボンディング接合時には、特にバンプ電極7のエッジ部においてインナーリード配線8の沈み込みが大きくなる為、ボンディング接合部におけるフィルムキャリアテープ(図示せず)そのものの変形も大きくなる。これにより、フィルムキャリアテープと配線パターンとの剥がれが生じ、特に剥がれが生じた箇所においては、インナーリード配線8の強度が低下する為、断線不良の原因になるという問題がある。
【0009】
COGに関しても、微細な金属粉粒が分散したペーストを介して、ガラスパネル上の配線と半導体素子のバンプ電極とを熱圧着するACF接続の特性上、接合面積又は接触面積の狭小化は、直接的に実装信頼性及び接続信頼性の低下を招く。特にボンディング時における捕捉粒子、即ち接合部の単位面積当りに捕捉されたACF粒子の減少は、接続の信頼性を大きく低下させるという問題がある。
【0010】
上述したような問題を解決する為、従来は、図5に示すように、バンプ電極7表面の凹み程度を小さくすべく、電極部を層間絶縁膜3の開口部に形成しないように、1層目の金属配線2と2層目の金属配線4との電気的接続を行っていた。
また、特許文献1には、電極部の層間絶縁膜又は表面絶縁膜に複数の小さな開口部を設けることで凹凸の程度を小さくし、バンプ電極表面を平坦化する技術、つまり、電極部の開口部の領域に層間絶縁膜又は表面絶縁膜を残しながら、段差を小さくする技術が開示されている。
更に、特許文献2には、図6又は図7に示すように、バンプ電極7を形成した後(a)に、バンプ電極7の表面ライン9迄、研磨を施すことでバンプ電極7表面の平坦化(b)を図る技術が開示されている。尚、図7(a)では、レジスト保護膜10が形成されている状態で研磨を施している。
【0011】
しかし、図5に示すように、バンプ電極表面の凹み程度を小さくする目的で、1層目の金属配線2と2層目の金属配線4との接続を、電極部を避けて行う場合、設計上、半導体素子の巨大化が避けられず、高密度実装が重要視される昨今の流れに反し、しかも、段差は残っているという問題がある。
特許文献1の場合、電極部の層間絶縁膜又は表面絶縁膜に複数の小さな開口部を設けることで凹凸の程度を小さくし、バンプ電極表面の平坦化を行っても、段差の凹凸の程度は小さくなるが、段差そのものは残っているという問題がある。
【0012】
特許文献2の場合、図6又は図7に示すように、バンプ電極7表面に研磨を施すことで平坦化を図っている。しかし、バンプ電極7の表面を研磨により平坦化し、平坦化した面において配線パターンとの接続を得るための準備を整えても、ボンディング装置のボンディングツールの傾き及びインナーリード配線幅のバラツキにより、ボンディング時の局部的な応力集中は避けられないという問題がある。
【0013】
本発明は、上述したような事情に鑑みてなされたものであり、ボンディング時に、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を提供することを目的とする。
本発明は、また、本発明に係る半導体素子を備えた半導体装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明に係る半導体素子は、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられた半導体素子において、前記バンプ電極は、前記電極部に金属体を形成した後、該金属体の表面を形成時より肌理が粗くなるように処理してなしてあることを特徴とする。
【0015】
この半導体素子では、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、バンプ電極は、電極部に金属体を形成した後、金属体の表面を形成時より肌理が粗くなるように処理してなしてある。
これにより、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0016】
本発明に係る半導体素子は、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられた半導体素子において、前記バンプ電極の表面は、肌理が粗くなるようにプラズマエッチング処理されていることを特徴とする。
【0017】
この半導体素子では、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、バンプ電極の表面は、肌理が粗くなるようにプラズマエッチング処理されている。
これにより、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0018】
本発明に係る半導体素子は、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、該バンプ電極の頭頂部が平坦化されている半導体素子において、前記バンプ電極は、前記電極部に金属体を形成し、該金属体の頭頂部を研磨により削除して平坦化し、平坦化した表面を、頭頂部を削除したときより肌理が粗くなるように処理してなしてあることを特徴とする。
【0019】
この半導体素子では、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、バンプ電極の頭頂部が平坦化されている。バンプ電極は、電極部に金属体を形成し、金属体の頭頂部を研磨により削除して平坦化し、平坦化した表面を、頭頂部を削除したときより肌理が粗くなるように処理してなしてある。
これにより、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、接触面積が増加することにより、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0020】
本発明に係る半導体素子は、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、該バンプ電極の頭頂部が平坦化されている半導体素子において、前記バンプ電極の平坦化された表面は、肌理が粗くなるようにプラズマエッチング処理されていることを特徴とする。
【0021】
この半導体素子では、半導体基板上に構成された多層の金属配線による1又は複数の電極部に、1又は複数のバンプ電極が設けられ、バンプ電極の頭頂部が平坦化されている。バンプ電極の平坦化された表面は、肌理が粗くなるようにプラズマエッチング処理されている。
これにより、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、接触面積が増加することにより、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0022】
本発明に係る半導体装置は、本発明に係る半導体素子が、該半導体素子のバンプ電極により、フレキシブルフィルム又はガラスパネルに実装されていることを特徴とする。
【0023】
この半導体装置では、本発明に係る半導体素子が、その半導体素子のバンプ電極により、フレキシブルフィルム又はガラスパネルに実装されているので、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体装置を実現することが出来る。
【0024】
【発明の実施の形態】
以下に、本発明をその実施の形態を示す図面に基づいて説明する。
実施の形態1.
図1は、本発明に係る半導体素子及び半導体装置の実施の形態1の要部構成を示す縦断面図である。図1(a)に示す半導体素子は、多層配線を有しており、半導体基板1上の1層目の金属配線2と2層目の金属配線4との間にある層間絶縁膜3に、1層目の金属配線2への開口部が設けられている。
【0025】
1層目の金属配線2及び2層目の金属配線4の表面には、表面保護膜5が形成され、表面保護膜5には、2層目の金属配線4への開口部が設けられている。
バンプ電極7は、1層目の金属配線2と2層目の金属配線4との電気的接合を得る為の電極部に、電解メッキ法により形成されている。尚、バンプ電極7と金属配線4及び表面保護膜5との間にはバリアメタル層6が設けられている。
【0026】
バンプ電極7(金属体)は、半導体基板1上の1層目の金属配線2と2層目の金属配線4との電気的接合を得る為に生じた電極部の凹部の上に、電解メッキ法により形成される為、必然的にその頭頂部表面にも凹みが残る。
そこで、バンプ電極7(金属体)を形成した後、研磨によってバンプ電極7の頭頂部を平坦化し、更にプラズマエッチングによりバンプ電極7表面を荒して、図1(b)に示すように、バンプ電極7表面の肌理を粗くし、極微細な凹凸を形成する。
【0027】
このように、バンプ電極7(金属体)形成後に機械的研磨によって表面を平坦化し、バンプ電極7表面に極微細な凹凸を持たせたことにより、図1(b)に示すように、ボンディング時におけるバンプ電極7とフィルムキャリアテープ15のインナーリード配線8との噛み合い性能が向上する。その為、十分な接合強度を得る為のボンディング荷重を低減させることが出来、バンプ電極7及び半導体素子に与える荷重負荷を抑制することが可能となる。
半導体素子が有するバンプ電極7とフィルムキャリアテープ15のインナーリード配線8とを、上述したように接合することにより、半導体素子がフィルムキャリアテープ15に実装された半導体装置が作製される。
【0028】
実施の形態2.
図2は、本発明に係る半導体素子及び半導体装置の実施の形態2の要部構成を示す縦断面図である。この半導体素子(図示せず)のバンプ電極7は、ガラスパネル11上に設けられた配線パターン12に、異方導電性ペースト13(ACF)を介して接合される。
COG(Chip On Glass)等におけるACF(Anisotoropic Conductive Film)接合の場合、図2(a)に示すように、バンプ電極7の頭頂部表面の肌理が密であると、ボンディング時に受ける圧力により、ACF粒子14が接合部から逃げようとする。
【0029】
そこで、図2(b)に示すように、バンプ電極7の頭頂部表面の肌理を粗くして、極微細な凹凸を設けることにより、接合部でのACF粒子14の捕捉効率が上昇するため、半導体素子のバンプ電極7とガラスパネル11上の配線パターン12との接続の信頼性向上が見込める。また、図3に示すような研磨前のバンプ電極7に、プラズマエッチングを施した場合でも、ACF粒子の補足効率が上がり、接続の信頼性向上が見込める。
半導体素子が有するバンプ電極7とガラスパネル11上の配線パターン12とを、上述したように接合することにより、半導体素子がガラスパネル11に実装された半導体装置が作製される。
【0030】
上述した実施の形態1,2により、フレキシブルフィルム上の配線パターンの半導体素子上に形成されたバンプ電極に対する食いつきが良くなり、また接合面積が増大する。これにより、単純に接合強度が向上する他、ボンディング荷重の低減が可能となる為、ボンディング時にバンプ電極が受ける圧力を低下させることができる。即ち、半導体素子加わる応力が低下し、アセンブリ起因によるそれらの破壊を防ぐことが出来る。更に、バンプ電極自体が受ける応力も低下する為、特に上面から押し潰されることにより生じる隣接バンプ電極方向への変形量が減少し、バンプ電極間のショート不良を低減することが出来る。これは、今後も更にファインピッチ化が進行すると予想され、バンプ電極間スペースの狭小化が十分に考えられる為、ボンディング条件を設定する為の最も重要な因子の一つとなる可能性がある。
【0031】
【発明の効果】
本発明にかかる半導体素子によれば、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0032】
また、本発明にかかる半導体素子によれば、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、接触面積が増加することにより、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体素子を実現することが出来る。
【0033】
また、本発明にかかる半導体装置によれば、ボンディング時に、バンプ電極の配線パターンに対する食いつきが向上し、応力集中の不具合を生じることがなく、バンプ電極の下地部分に損傷を与えることがなく、バンプ電極同士の絶縁不良が起こり難く、断線不良が生じ難く、ACF接続の信頼性が低下しない半導体装置を実現することが出来る。
【図面の簡単な説明】
【図1】本発明に係る半導体素子及び半導体装置の実施の形態の要部構成を示す縦断面図である。
【図2】本発明に係る半導体素子及び半導体装置の実施の形態の要部構成を示す縦断面図である。
【図3】従来の半導体素子のバンプ電極の例を示す縦断面図である。
【図4】従来の半導体素子のバンプ電極とフレキシブルフィルムのインナーリード配線との接続状態の例を示す説明図である。
【図5】従来の半導体素子のバンプ電極の例を示す縦断面図である。
【図6】従来の半導体素子のバンプ電極の例を示す説明図である。
【図7】従来の半導体素子のバンプ電極の例を示す説明図である。
【符号の説明】
1 半導体基板
2 1層目の金属配線
3 層間絶縁膜
4 2層目の金属配線
5 表面保護膜
6 バリアメタル層
7 バンプ電極(金属体)
8 インナーリード配線
9 バンプ電極の表面ライン
10 レジスト保護膜
11 ガラスパネル
12 配線パターン
13 異方導電性ペースト(ACF)
14 ACF粒子
15 フィルムキャリアテープ(フレキシブルフィルム)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element and a semiconductor device in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate.
[0002]
[Prior art]
In a semiconductor device, particularly a liquid crystal display device, electrical connection between a liquid crystal panel and a semiconductor element is performed by using a tape carrier package (TCP) or a chip on film (COF), or by a method using a chip on glass (COG). Connection has been made.
In TCP and COF, electrical connection is mainly obtained by joining a wiring pattern formed on a flexible film and a bump electrode provided on a semiconductor element. In COG, an electrical connection is obtained mainly by using an ACF anisotropic conductive adhesive between a wiring pattern formed on a glass panel and a bump electrode provided on a semiconductor element. The anisotropic conductive adhesive includes ACF (Anisotropic Conductive Film) and ACP (Anisotropic Conductive Paste).
[0003]
Normally, when bonding a wiring pattern on a flexible film to a bump electrode provided on a semiconductor element, a eutectic of tin plating applied to the wiring pattern and gold constituting the bump electrode is generated, and a stable and good A method for obtaining a bonding state is employed. In addition, a method of applying gold plating to a wiring pattern and obtaining conduction by gold-gold bonding is also employed.
In addition, a connection method mainly using an ACF or the like is employed for joining a wiring formed on a glass panel and a semiconductor element.
[0004]
In recent years, particularly in liquid crystal display devices, efforts for high-density mounting have been vigorous, but as one of the means, increasing the output of semiconductor elements and increasing the fine pitch of wiring patterns are important. Therefore, in a package form such as TCP, it is necessary to make the wiring pattern thinner and the bump electrode smaller in accordance with the increase in the number of outputs and the fine pitch, and it is necessary to avoid a reduction in the area that can be joined at the electrical junction. Can not do.
One of the most important items as a product or module is reliability. However, the above-mentioned joints are required to have particularly high mounting reliability in terms of joint strength and material strength.
[0005]
[Patent Document 1]
JP-A-7-161722 [Patent Document 2]
Japanese Patent Application Laid-Open No. 9-252003
[Problems to be solved by the invention]
In the prior art, in a semiconductor device having a multilayer wiring as shown in FIG. 3, an opening in an interlayer
[0007]
When a semiconductor element is mounted on a flexible film such as a TCP or the like, and a bump electrode surface has a dent, as shown in FIG. 4, bonding to an
[0008]
Furthermore, at the time of bonding, since the sinking of the
[0009]
Regarding COG, the narrowing of the bonding area or contact area is directly due to the characteristics of the ACF connection in which the wiring on the glass panel and the bump electrode of the semiconductor element are thermocompressed via a paste in which fine metal particles are dispersed. This leads to a reduction in mounting reliability and connection reliability. In particular, a reduction in the amount of trapped particles during bonding, that is, the amount of ACF particles trapped per unit area of the joint portion, has a problem that the reliability of the connection is greatly reduced.
[0010]
In order to solve the above-mentioned problem, conventionally, as shown in FIG. 5, in order to reduce the degree of depression on the surface of the
Further,
Further, as shown in FIG. 6 or FIG. 7, after the
[0011]
However, as shown in FIG. 5, when the connection between the first-
In the case of
[0012]
In the case of
[0013]
The present invention has been made in view of the circumstances described above, and does not cause a problem of stress concentration at the time of bonding, does not damage a base portion of the bump electrode, and has an insulation failure between bump electrodes. An object of the present invention is to provide a semiconductor element in which the occurrence of disconnection hardly occurs, the disconnection failure hardly occurs, and the reliability of ACF connection does not decrease.
Another object of the present invention is to provide a semiconductor device provided with the semiconductor element according to the present invention.
[0014]
[Means for Solving the Problems]
The semiconductor device according to the present invention is a semiconductor device in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed by a multilayer metal wiring formed on a semiconductor substrate, wherein the bump electrode includes the electrode portion. After the metal body is formed, the surface of the metal body is treated so as to be rougher than when the metal body was formed.
[0015]
In this semiconductor device, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed by a multilayer metal wiring formed on a semiconductor substrate. The surface of the body has been treated so that the texture is rougher than at the time of formation.
Thereby, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, the problem of stress concentration does not occur, the base portion of the bump electrode is not damaged, and insulation failure between the bump electrodes is less likely to occur, It is possible to realize a semiconductor element in which a disconnection failure hardly occurs and the reliability of ACF connection does not decrease.
[0016]
A semiconductor device according to the present invention is a semiconductor device in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed by a multilayer metal wiring formed on a semiconductor substrate, and the surface of the bump electrode is textured. Is characterized by being subjected to a plasma etching treatment so as to be rough.
[0017]
In this semiconductor device, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multi-layered metal wiring formed on a semiconductor substrate, and the surface of the bump electrode is subjected to a plasma etching treatment so as to roughen the texture. Have been.
Thereby, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, the problem of stress concentration does not occur, the base portion of the bump electrode is not damaged, and insulation failure between the bump electrodes is less likely to occur, It is possible to realize a semiconductor element in which a disconnection failure hardly occurs and the reliability of ACF connection does not decrease.
[0018]
In the semiconductor element according to the present invention, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrode is flattened. In the semiconductor device, the bump electrode forms a metal body on the electrode portion, and removes and flattens a top portion of the metal body by polishing, and makes the flattened surface rougher than when the top portion is removed. It is characterized by being processed so that
[0019]
In this semiconductor device, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrode is flattened. The bump electrode is formed by forming a metal body on the electrode part, removing the top of the metal body by polishing and flattening, and treating the flattened surface so that the texture becomes rougher than when the top is removed. It is.
As a result, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, and the contact area is increased, so that the problem of stress concentration does not occur, and the base portion of the bump electrode is not damaged. It is possible to realize a semiconductor element in which insulation failure between the two hardly occurs, disconnection failure hardly occurs, and reliability of ACF connection does not decrease.
[0020]
In the semiconductor element according to the present invention, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrode is flattened. In the semiconductor device, the flattened surface of the bump electrode is plasma-etched so as to have a rough texture.
[0021]
In this semiconductor device, one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrode is flattened. The flattened surface of the bump electrode is plasma-etched so that the texture becomes rough.
As a result, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, and the contact area is increased, so that the problem of stress concentration does not occur, and the base portion of the bump electrode is not damaged. It is possible to realize a semiconductor element in which insulation failure between the two hardly occurs, disconnection failure hardly occurs, and reliability of ACF connection does not decrease.
[0022]
A semiconductor device according to the present invention is characterized in that the semiconductor element according to the present invention is mounted on a flexible film or a glass panel by a bump electrode of the semiconductor element.
[0023]
In this semiconductor device, since the semiconductor element according to the present invention is mounted on the flexible film or the glass panel by the bump electrode of the semiconductor element, the bonding of the bump electrode to the wiring pattern is improved at the time of bonding, and the stress concentration is reduced. To realize a semiconductor device which does not cause a defect, does not damage a base portion of a bump electrode, does not easily cause insulation failure between bump electrodes, does not easily cause disconnection failure, and does not reduce the reliability of ACF connection. Can be done.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described with reference to the drawings showing the embodiments.
FIG. 1 is a longitudinal sectional view showing a configuration of a main part of a semiconductor element and a semiconductor device according to a first embodiment of the present invention. The semiconductor element shown in FIG. 1A has a multilayer wiring, and an
[0025]
A
The
[0026]
The bump electrode 7 (metal body) is electrolytically plated on a concave portion of the electrode portion generated for obtaining electrical connection between the first-
Therefore, after the bump electrode 7 (metal body) is formed, the top of the
[0027]
As described above, the surface is flattened by mechanical polishing after the formation of the bump electrode 7 (metal body), and the surface of the
By bonding the
[0028]
FIG. 2 is a longitudinal sectional view showing a main part configuration of a semiconductor element and a semiconductor device according to a second embodiment of the present invention. The
In the case of ACF (Anisotropic Conductive Film) bonding in COG (Chip On Glass) or the like, as shown in FIG. 2A, if the texture of the top surface of the
[0029]
Therefore, as shown in FIG. 2B, the texture of the top surface of the
By joining the
[0030]
According to the first and second embodiments, the biting of the wiring pattern on the flexible film with respect to the bump electrode formed on the semiconductor element is improved, and the bonding area is increased. As a result, the bonding strength can be simply improved and the bonding load can be reduced, so that the pressure applied to the bump electrode during bonding can be reduced. That is, the stress applied to the semiconductor element is reduced, and it is possible to prevent their destruction due to assembly. Further, since the stress applied to the bump electrode itself is also reduced, the amount of deformation particularly in the direction of the adjacent bump electrode caused by being crushed from the upper surface is reduced, and short-circuit failure between the bump electrodes can be reduced. This is expected to be further advanced in the future, and it is considered that the space between the bump electrodes can be narrowed sufficiently. Therefore, this may be one of the most important factors for setting the bonding conditions.
[0031]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the semiconductor element which concerns on this invention, the biting of a bump electrode with respect to a wiring pattern improves at the time of bonding, the problem of stress concentration does not arise, the damaging of the base part of a bump electrode does not occur, It is possible to realize a semiconductor device in which poor insulation failure does not easily occur, disconnection failure does not easily occur, and the reliability of ACF connection does not decrease.
[0032]
Further, according to the semiconductor element of the present invention, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, and the contact area is increased. It is possible to realize a semiconductor element which does not cause damage, hardly causes insulation failure between bump electrodes, hardly causes disconnection failure, and does not reduce the reliability of ACF connection.
[0033]
Further, according to the semiconductor device of the present invention, at the time of bonding, the bite of the bump electrode with respect to the wiring pattern is improved, the problem of stress concentration does not occur, and the underlayer of the bump electrode is not damaged. It is possible to realize a semiconductor device in which insulation failure between electrodes is unlikely to occur, disconnection failure hardly occurs, and reliability of ACF connection does not decrease.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view showing a main part configuration of an embodiment of a semiconductor element and a semiconductor device according to the present invention.
FIG. 2 is a longitudinal sectional view showing a configuration of a main part of an embodiment of a semiconductor element and a semiconductor device according to the present invention.
FIG. 3 is a longitudinal sectional view showing an example of a bump electrode of a conventional semiconductor element.
FIG. 4 is an explanatory view showing an example of a connection state between a bump electrode of a conventional semiconductor element and an inner lead wiring of a flexible film.
FIG. 5 is a longitudinal sectional view showing an example of a bump electrode of a conventional semiconductor element.
FIG. 6 is an explanatory view showing an example of a bump electrode of a conventional semiconductor element.
FIG. 7 is an explanatory view showing an example of a bump electrode of a conventional semiconductor element.
[Explanation of symbols]
14
Claims (5)
前記バンプ電極は、前記電極部に金属体を形成した後、該金属体の表面を形成時より肌理が粗くなるように処理してなしてあることを特徴とする半導体素子。In a semiconductor device in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate,
The semiconductor device according to claim 1, wherein the bump electrode is formed by forming a metal body on the electrode portion and then treating the surface of the metal body so that the surface becomes rougher than when the metal body was formed.
前記バンプ電極の表面は、肌理が粗くなるようにプラズマエッチング処理されていることを特徴とする半導体素子。In a semiconductor device in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate,
A semiconductor element, wherein a surface of the bump electrode is plasma-etched so as to roughen the texture.
前記バンプ電極は、前記電極部に金属体を形成し、該金属体の頭頂部を研磨により削除して平坦化し、平坦化した表面を、頭頂部を削除したときより肌理が粗くなるように処理してなしてあることを特徴とする半導体素子。In a semiconductor element in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrodes is flattened,
The bump electrode is formed by forming a metal body on the electrode portion, removing the top of the metal body by polishing, and flattening the flattened surface, and treating the flattened surface so that the texture becomes rougher than when the top is removed. A semiconductor element characterized by being done.
前記バンプ電極の平坦化された表面は、肌理が粗くなるようにプラズマエッチング処理されていることを特徴とする半導体素子。In a semiconductor element in which one or a plurality of bump electrodes are provided on one or a plurality of electrode portions formed of a multilayer metal wiring formed on a semiconductor substrate, and the top of the bump electrodes is flattened,
A semiconductor element, wherein a flattened surface of the bump electrode is plasma-etched so as to roughen the texture.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123966A JP2004327921A (en) | 2003-04-28 | 2003-04-28 | Semiconductor element and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123966A JP2004327921A (en) | 2003-04-28 | 2003-04-28 | Semiconductor element and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327921A true JP2004327921A (en) | 2004-11-18 |
Family
ID=33501705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003123966A Pending JP2004327921A (en) | 2003-04-28 | 2003-04-28 | Semiconductor element and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327921A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103871912A (en) * | 2012-12-10 | 2014-06-18 | 颀邦科技股份有限公司 | Semiconductor process and structure thereof |
-
2003
- 2003-04-28 JP JP2003123966A patent/JP2004327921A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103871912A (en) * | 2012-12-10 | 2014-06-18 | 颀邦科技股份有限公司 | Semiconductor process and structure thereof |
JP2014116569A (en) * | 2012-12-10 | 2014-06-26 | ▲き▼邦科技股▲分▼有限公司 | Semiconductor and method for manufacturing the same |
US8877629B2 (en) | 2012-12-10 | 2014-11-04 | Chipbond Technology Corporation | Semiconductor manufacturing process and structure thereof |
CN103871912B (en) * | 2012-12-10 | 2017-04-12 | 颀邦科技股份有限公司 | Semiconductor process and structure thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
US7439611B2 (en) | Circuit board with auxiliary wiring configuration to suppress breakage during bonding process | |
JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
JP2004128337A (en) | Cof semiconductor device and its manufacturing method | |
US20030173108A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic equipment | |
TWI412107B (en) | Bump structure, chip package structure including the bump structure, and method of manufacturing the bump sutructure | |
JPH0158864B2 (en) | ||
CN103004294A (en) | Method for surface mounting electronic component, and substrate having electronic component mounted thereon | |
JP2004327921A (en) | Semiconductor element and semiconductor device | |
TW201411793A (en) | Semiconductor device and method for manufacturing same | |
JP2006294665A (en) | Semiconductor device and manufacturing method thereof | |
US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
JP2011023517A (en) | Tab tape for semiconductor device and method of manufacturing the same | |
JP2010062188A (en) | Tab tape for semiconductor device and method of manufacturing the same | |
JP2009099830A (en) | Wiring board, and method of mounting ic chip | |
JP2009032949A (en) | Ic chip, and method of mounting ic chip | |
CN1242603A (en) | Wiring board for bump bonding, semiconductor device assembled from wiring board and mfg. method of wiring board for bump bonding | |
JP3783754B2 (en) | Insulating substrate, semiconductor device, and semiconductor mounting device | |
JPH10321667A (en) | Semiconductor device | |
JP2002270715A (en) | Manufacturing method of semiconductor device, and semiconductor device therefor | |
JP2004014778A (en) | Semiconductor device and method of manufacturing same | |
JP2009032948A (en) | Ic chip, and method of mounting ic chip | |
US20050133889A1 (en) | Semiconductor device and method of manufacting the same, electronic module, and electronic instrument | |
JP2003100804A (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |