JP2004327867A

JP2004327867A - Thin film capacitor and capacitor substrate using it

Info

Publication number: JP2004327867A
Application number: JP2003122816A
Authority: JP
Inventors: Junya Takato; 潤哉高藤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2004-11-18
Anticipated expiration: 2023-04-25
Also published as: JP4206293B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film capacitor which keeps the resistance of an electrode of the thin film capacitor low and ensures reliability and to provide such a substrate. <P>SOLUTION: The thin film capacitor has a capacity formation part on a supporting substrate 1 by holding a thin film dielectric film 3 between an electrode layer 2 of one polarity and an electrode layer 4 of the other polarity, has an external terminal connecting the electrode layers 2, 4 of the same polarity and has a protective layer 7 with an opening part coating the thin film dielectric film and exposing the external terminal. In the capacitor, at least one electrode layer such as an electrode layer 4 is formed of a step part X formed of a plurality of steps in the film thickness direction at its end part, and as for the film thickness of the step part X, the electrode layer is thinner as it is close to an outer circumference of the end part. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は支持基板上に形成された薄膜コンデンサおよびそれを用いたコンデンサ基板に関するものである。
【０００２】
【従来の技術】
近年においては、電子機器の小型化に伴い、電子機器内に設置される電子部品にも小型化の要求があり、コンデンサとしては、積層セラミックコンデンサなどを用いて既にハンドリング可能な大きさ程度まで小型化が実現されている。
【０００３】
一方、電子機器の小型化にも使いやすい大きさという点から、下限に達しつつあり、今後は、軽量化、薄型化、高機能化の要求が強くなると予想される。
【０００４】
電子部品の薄型化、高機能化に適したコンデンサとして、薄膜コンデンサがあり、「金属基板」上に「誘電体」、「第２電極」、「絶縁膜」が順次形成された薄膜コンデンサ（特許文献１）や、支持基板に「有機フィルム」を用いて、「下部電極」、「誘電体薄膜」、「上部電極」、「絶縁カバー層」が順次に形成された薄膜コンデンサ（特許文献２）などが開示されている。
【０００５】
【特許文献１】
特開平８−８８３１８号公報
【０００６】
【特許文献２】
特開２００２−８３８９２号公報
【０００７】
【発明が解決しようとする課題】
薄膜コンデンサでは、薄膜誘電体膜を複数の電極層で挟持させるため、パターン加工された電極層を薄膜誘電体膜で被覆する必要がある。また、薄膜コンデンサを実用するには、電極層及び薄膜誘電体膜を保護層で被覆する必要がある。保護層は、薄膜コンデンサを外的要因から守り、薄膜コンデンサの信頼性を確保するためには、必要不可欠なものであるからである。
【０００８】
しかし、特許文献１、２で開示されている薄膜コンデンサでは、電極層の段差を、薄膜誘電体膜や保護層で完全に被覆することが難しい。また、保護層が電極層の段差を完全に被覆できたとしても、薄膜誘電体膜や保護層は無機物からなる場合が多く、薄膜誘電体膜や保護層と電極層の熱膨張係数の差から、電極層の段差に応力が集中し、極端には電極の段差部で、薄膜誘電体膜や保護層にクラックが生じ、長期信頼性を確保することが困難となる。また、薄膜誘電体膜下に形成された電極層を考慮した場合も、前記した保護層と電極層との関係と同じことが言え、電極層の段差部に薄膜誘電体膜が被覆する領域において、薄膜誘電体膜に応力が集中し、薄膜誘電体膜の絶縁性劣化に起因する恐れがあるため、長期信頼性を確保することが困難となりうる。
【０００９】
電極層を被覆する薄膜誘電体膜や保護層の、電極層の段差部における応力集中を回避するために、電極層の膜厚を薄くする対策も考えられる。しかし、低インピーダンスを得るためには、電極層の膜厚を厚くして、抵抗値を低くすることが不可欠である。特に、高周波域では電極の膜厚が薄いほど、抵抗値が大きくなる傾向にある。そのため、前記のように、電極層の膜厚を薄くすると、薄膜コンデンサの電極抵抗が大きくなる恐れがある。
【００１０】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサが持つ電極層の抵抗を低く保ちつつ、各層での信頼性を確保できる薄膜コンデンサを提供し、更にはこの薄膜コンデンサを備えた基板を提供するものである。
【００１１】
【課題を解決するための手段】
本発明の薄膜コンデンサは、支持基板上に、一方極性の電極層と他方極性の電極層との間に薄膜誘電体膜を挟持して成る容量形成部を形成するとともに、前記容量形成部上に前記両電極層の一部を露出させて保護層を被着形成してなる薄膜コンデンサにおいて、
前記少なくとも一方の電極層は、その端部が端部外周に向かうにつれて膜厚が薄くなる段差部を有している薄膜コンデンサである。
【００１２】
また、前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記保護層の膜厚に対して、０．１以下（０を含まない）である。
【００１３】
前記段差部は、前記電極層の端部から１０μｍ以上１００μｍ以下の範囲に形成される。
【００１４】
また、前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記薄膜誘電体膜の膜厚に対して、０．１以下（０を含まない）である。
【００１５】
さらに、基体の表面および／または内部に、上述の薄膜コンデンサを設けてなる基板である。
【００１６】
【作用】
本発明の薄膜コンデンサは、前記少なくとも一方の電極層が、その端部で膜厚方向に複数の段差を有する段差部が有している。そして、段差部は、その膜厚が端部外周に向かうにつれて薄くなっている。このため、電極層が持つ段差を薄膜誘電体膜や保護層が被覆する際、電極層の端部に集中する応力が緩和されて、段差部が被覆されるため、薄膜誘電体膜や保護層の被着維持が安定し、長期信頼性を確保することが可能となる。
【００１７】
また、本発明の薄膜コンデンサでは、電極層の膜厚と、電極層を被覆する薄膜誘電体膜や保護層の膜厚の関係を考慮することなく、低インピーダンスを示すために十分な電極膜厚を設計することができる。
【００１８】
【発明の実施の形態】
以下、本発明の薄膜コンデンサ及びそれを用いたコンデンサ基板について図面に基づいて詳説する。
【００１９】
図１は、本発明の薄膜コンデンサの一例の断面構造図を示したものである。図１に示すように、支持基板１上に、一方極性の電極層である下部電極層２と薄膜誘電体膜３と他方極性の電極層である上部電極層４が順次形成されている。
【００２０】
支持基板１は、耐熱性を有する絶縁基板であり、例えば、サファイア基板などが例示できる。この支持基板１上には、所定形状の下部電極層２が被着形成されている。
【００２１】
下部電極層２は、この上部電極層４と接続する外部端子９ａが形成される領域を除去するように、例えば環状にエッチングされてパターン化されている。
【００２２】
また、上部電極層４は、薄膜誘電体膜３上において外部端子９ｂを取り囲むように環状にエッチングされている。
【００２３】
また、下部電極層２上には、所定形状の薄膜誘電体膜３が被着形成されている。薄膜誘電体膜３は、外部端子９ａ、９ｂとなる領域を除いて、下部電極層２の端部を完全に覆うように形成されている。
【００２４】
さらに、薄膜誘電体膜３上には、所定形状の上部電極層４が被着形成されている。上部電極層４は、下部電極層２に接続する外部端子９ｂとなる領域を除いて薄膜誘電体膜３上に形成されている。
【００２５】
これにより、薄膜誘電体膜３を下部電極層と上部電極４とで挟持する領域が容量形成部となる。
【００２６】
また、下部電極層２が形成されておらず、且つ上部電極層４が形成された外部端子９ａとなる領域と、上部電極層４及び薄膜誘電体膜３から露出する下部電極層２の領域、即ち、外部端子９ｂとなる領域には、半田拡散防止層５ａ、５ｂがそれぞれ形成されており、この半田拡散防止層５ａ、５ｂ上には、半田密着層６が形成されている。そして、この半田密着層６を介して外部端子９ａ、９ｂが形成さている。この外部端子９ａ、９ｂは、薄膜誘電体膜３が形成されていない領域に設けられている。
【００２７】
保護層７は、外部端子９ａ、９ｂが露出するような貫通孔８ａ、８ｂが設けられ、上部電極層４及び薄膜誘電体膜３を被覆して形成される。
【００２８】
尚、外部端子９ａ、９ｂは、形状はバンプ状、箔状、板状、線状、ペースト状などがあり、特に限定されるものではなく、複数の形状を組み合わせても良い。また、その材質は、Ｐｂ、Ｓｎ、Ａｕ、Ｐｔ、Ｐｄ、Ａｌ、Ｎｉ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎなどがあり、導電性のものであれば良く、複数の材料を組み合わせても良い。
【００２９】
そして、本発明の薄膜コンデンサでは、図１に示した例では、上部電極層４の端部が、膜厚方向に段差が複数個設けられた段差部Ｘを有している。ここで、上部電極層４の端部とは、図２で示すように、上部電極層４の外形を決定する４辺部分の端部と、外部端子９ｂの形成領域となるように除去した領域の端部とをいう。
【００３０】
図２及び図３は、図１に示す薄膜コンデンサの上部電極層４において、上部電極層４が平面上に形成されたときの、上部電極層４のみを示している。図２は、上部電極層４の平面図であり、図３は、図２で示した破線Ｐ−Ｐ‘での断面構造図である。図３に示すように、上部電極層４の端部の段差部Ｘは、その電極層４の膜厚方向に、段差Ｓ１、Ｓ２、Ｓ３（総じて段差Ｓ）が設けられて構成されている。また、上部電極層４の端部に形成された段差部Ｘを構成する段差Ｓは、同一段差部Ｘにおいて、膜厚Ｔ１、Ｔ２、Ｔ３（総じて膜厚Ｔ）を有している。即ち、膜厚が異なる段差領域（平面視した時）Ｒ１、Ｒ２、Ｒ３（総じて領域Ｒ）が存在している。尚、図２、３において、段差Ｓ１は、領域Ｒ１部分であり、膜厚Ｔ１を有し、段差幅Ｌ２を有している。段差Ｓ２は、領域Ｒ２部分であり、膜厚Ｔ２を有し、段差幅Ｌ１を有している。また、段差Ｓ３は領域Ｒ３であり、その上面が上部電極層４の上面と同一平面となっており、支持基板１からの膜厚Ｔ３を有している。
【００３１】
そして、段差部Ｘの全体の膜厚は、上部電極層４の端部外周に向かうほど、領域Ｒ３から領域Ｒ２、領域Ｒ２から領域Ｒ１となるにつれて、膜厚が薄くなっている。すなわち、Ｔ１＜Ｔ２＜Ｔ３の順で膜厚が薄くなっている。
【００３２】
図２及び図３では、段差部は、３つの段差Ｓを有して、それぞれ膜厚がＴ１〜Ｔ３となっているが、図１や図２及び図３により制限されるものではない。
【００３３】
また、図１では、上部電極層４の端部の段差部Ｘについて記述したが、これに制限されるものではない。
【００３４】
図５には、他の実施例を示す薄膜コンデンサの断面図である。この実施例では、下部電極層１２に、その電極形成領域の外周部（端部）に段差部Ｙを形成している。尚、下部電極層１２の端部に形成した段差部Ｙは、２つの段差で構成されている。これは、下部電極層１２の膜厚が、一般に上部電極層１４の膜厚に比較して薄いためである。
【００３５】
これにより、上記に示したような上部電極層４や下部電極層１２のように、段差部Ｘ、Ｙを有する電極層上に、保護膜７や薄膜誘電体膜１３を形成しても、上部電極層４や下部電極層１２の段差部Ｘ、Ｙで、厚みが徐々に薄くなるため、この上部電極層４の端部と保護膜との間で発生する、また、下部電極層１２の端部と薄膜誘電体膜１３との間で発生する両者の熱膨張係数の差による応力が緩和され、薄膜誘電体膜３や保護層７にクラックが入ることや保護層７や薄膜誘電体膜１３が剥離したりすることを防ぐことができ、また、長期信頼性を確保することができる。また、低インピーダンスを示すために、上部電極層４や下部電極層１２に十分な膜厚を持たせることもでき、保護層７や薄膜誘電体膜３の段差被覆性向上のためや応力緩和のために上部電極層４や下部電極層１２の容量形成部での膜厚を薄くする必要もなくなる。
【００３６】
また、下部電極層１２または上部電極層４の膜厚Ｔは、その上部側に被着される薄膜誘電体膜１３若しくは保護層７の膜厚に対して、０．１以下（０を含まない）であることが望ましい。これにより、上述した段差被覆性や応力緩和の効果を高めることができ、更なる長期信頼性を確保することができる。
【００３７】
また、下部電極層１２または上部電極層４の段差Ｓ及び最も薄い膜厚Ｔ１との距離、すなわち、図２におけるＬ１、Ｌ２（総じて距離Ｌ）は、１０μｍ以上１００μｍ以下であることが望ましい。距離Ｌが１０μｍよりも小さい場合、段差被覆性や応力緩和の効果が小さく、十分な長期信頼性を確保することが困難になるためである。また、距離Ｌが１００μｍよりも大きくなると、膜厚が薄い領域、すなわち、図２中で示した、領域Ｒ１や領域Ｒ２の面積が大きくなるため、電極層の抵抗が大きくなり、低インピーダンスを確保することが困難になるためである。
【００３８】
上記のような薄膜コンデンサ３２は、図４に示すように、基体３０の表面に形成された表面電極３１ａ、３１ｂに、外部端子９ａ、９ｂを位置決めした後、リフロー処理することにより接合し、実装され、コンデンサ基板として用いることができる。
【００３９】
図１に示す薄膜コンデンサの場合には、例えば、外部端子９ａ、９ｂを半田ボールより構成する場合、公知の技術であるスクリーン印刷やボールマウンターを用いて、半田密着層６上に外部端子９ａ、９ｂを設けた後、リフロー処理することにより基体３０の表面電極３１ａ、３１ｂに接合され、実装される。
【００４０】
【実施例】
先ず、サファイアからなる支持基板上にＴｉＯ_２からなる３０ｎｍの密着層を形成し、この密着層の上面に、６０ｎｍのＰｔを形成し、下部電極層とした。尚、下部電極層の形成はＤＣスパッタ法にて作製した。
【００４１】
フォトリソグラフィ技術を用いて、下部電極層をパターン加工した。加工された下部電極層に、ＲＦスパッタ法にて膜厚０．３μｍのＢａ_０．５Ｓｒ_０．５ＴｉＯ_３からなる薄膜誘電体膜を形成した。その後フォトリソグラフィ技術を用いて、薄膜誘電体膜に貫通孔を形成した。
【００４２】
次に、薄膜誘電体膜の上面及び貫通孔の内面に、膜厚１００ｎｍのＡｕの形成と、フォトリソグラフィ技術を用いたパターン加工を繰り返して、段差数３、Ｓ＝１００ｎｍ、各段差及び上部電極形成領域外周部間の距離Ｌ＝３０μｍ、膜厚Ｔそれぞれ、Ｔ３＝３００ｎｍ、Ｔ２＝２００ｎｍ、Ｔ１＝１００ｎｍの３つの異なる膜厚を持つ上部電極層を得た。尚、上部電極層の形成はＤＣスパッタ法にて作製した。
【００４３】
次に、この上に、膜厚１．０μｍのＮｉからなる半田拡散防止層と、膜厚０．１ｕｍのＡｕからなる半田密着層を順次形成した。その後、フォトリソグラフィ技術を用いて、先ず、半田密着層を直径１００μｍの形状に加工し、その後半田拡散防止層を直径２００μｍの形状に加工した。
【００４４】
この後、ＣＶＤ法を用いて、厚さ１．５μｍのＳｉＯ_２を形成し、Ａｕからなる半田密着層が露出するように、直径１２０μｍ、深さ１．５μｍの貫通孔を有する保護層を形成した。
【００４５】
この後、光感光性ＢＣＢを塗布し、露光、現像を行い、支持基板の導電体が形成された位置に、Ａｕからなる半田密着層が露出するように、直径８０μｍ、深さ２μｍの貫通孔を有する、樹脂層を形成した。
【００４６】
最後に、スクリーン印刷を用いて、貫通孔内の半田密着層の上に、Ｓｎが９６．５質量％、Ａｇが３．０質量％、Ｃｕが０．５質量％からなる鉛フリー半田ペーストを転写し、リフローを行い、半田バンプを形成し、図１に示したような薄膜コンデンサを得た。
【００４７】
得られた薄膜コンデンサの有効電極面積は１．８９ｍｍ^２であり、周波数１ｋＨｚでの静電容量は約３３ｎＦであった。
【００４８】
また、ＳｉＯ_２からなる保護層の膜厚に対する、上部電極層の段差Ｓ及び最も薄い膜厚Ｔ１の比率の上限値を求めるために下記のような比較の薄膜コンデンサを作製し、評価を行った。
【００４９】
また、上部電極層の最も厚い膜厚はＴ３＝３００ｎｍに統一し、１回毎の上部電極層の形成膜厚を変化させ、段階的に３０μｍずつ外周方向に大きいパターンで加工することによって、ＳｉＯ_２からなる保護層の膜厚に対して、上部電極層の段差及び最も薄い膜厚の比率をのみを変更し、その他は上記と同様に作製した数種の薄膜コンデンサを作製した。尚、前記比較の薄膜コンデンサの、上部電極層の段差Ｓ及び最も薄い膜厚Ｔ１は、Ｓ＝Ｔ１＝１００ｎｍと均一にした。更に、図６に示すように、段差を持たない上部電極層を作製し、その他は上記と同様に作製した薄膜コンデンサを作製した。尚、前記上部電極層に段差の無い薄膜コンデンサにおいては、保護層の膜厚に対する上部電極層の膜厚を比較パラメータとして用いた（ＳｉＯ_２保護層１．５μｍ、Ａｕ上部電極層０．３μｍ、比率０．２）。
【００５０】
以上のように作製したサンプルの、段差Ｓ、最も薄い膜厚Ｔ１、ＳｉＯ_２膜厚、ＳｉＯ２膜厚に対する段差Ｓ及び最も薄い膜厚の比率（表１には「比率」と表現している）を表１にまとめる。
【００５１】
【表１】

【００５２】
これらの薄膜コンデンサと、本発明の薄膜コンデンサを槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内にて、印加電圧２．５Ｖを連続負荷したときの絶縁抵抗値の時間変化を比較観測した。試験投入前の絶縁抵抗値を１として、図７に得られた絶縁抵抗値の時間変化率を示した。図７によると、試験時間が１０００時間に近づくにつれて、絶縁抵抗値が劣化しているのがわかる。
【００５３】
更に、ＳｉＯ_２からなる保護層の膜厚に対する、上部電極層の、段差及び最も薄い膜厚の比率が大きくなるほど、絶縁抵抗値の劣化はひどく、前記比率が０．１を上回ると、試験時間１０００時間後には、試験前の絶縁抵抗値と比較して、１桁の劣化が見られた。これにより、ＳｉＯ_２からなる保護層の膜厚に対する、上部電極層の段差及び最も薄い膜厚の比率は０．１以下が望ましいことがわかる。
【００５４】
また、上部電極層の、段差及び上部電極層形成領域の外周との距離の上限を求めるために、図１に示した薄膜コンデンサにおいて、下記に示すような比較の薄膜コンデンサを作製し、評価を行った。
【００５５】
上部電極層の最も厚い膜厚は３００ｎｍに統一し、１回毎の形成膜厚を１００ｎｍとして、３回形成し、段階的に外周方向にパターンを広げて上部電極層を加工するのだが、前記広がりを変化させることで、上部電極層の段差及び上部電極層形成領域の外周との距離Ｌ１及びＬ２を変更し、作製した数種の薄膜コンデンサを作製した。尚、距離Ｌ１とＬ２は同一とした。これらの薄膜コンデンサと、前記した本発明の薄膜コンデンサのインピーダンスの周波数特性を測定し、等価直列抵抗値を求めた。図８に得られた等価直列抵抗の変化率を示した。尚、上部電極層に段差を設けない、すなわち、Ｌ１＝Ｌ２＝０、すなわち、上部電極層の膜厚が均一に３００ｎｍからなる薄膜コンデンサの等価直列抵抗を基準とした。図８によれば、距離Ｌが大きくなるほど、すなわち、上部電極の膜厚が薄い領域が増加するほど、等価直列抵抗は大きくなる傾向にある。等価直列抵抗の上限値を１００ｍΩ付近とすると、距離Ｌの上限は約１００μｍであることがわかる。
【００５６】
また、上部電極層の、段差及び上部電極層形成領域の外周との距離の下限を求めるために、比較の薄膜コンデンサを作製し、評価を行った。尚、比較用薄膜コンデンサの形成方法は、前述した上部電極層の段差及び上部電極層形成領域の外周との距離の上限を求めるために作製した比較用薄膜コンデンサと同様であり、上部電極層の段差及び上部電極層形成領域の外周との距離Ｌ１及びＬ２は、Ｌ１＝Ｌ２＝０μｍ、５μｍ、１０μｍ、５０μｍ、１００μｍとした。
【００５７】
これらの薄膜コンデンサと、前記した本発明の薄膜コンデンサを槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内にて、印加電圧２．５Ｖを連続負荷したときの絶縁抵抗値の時間変化を比較観測した。試験投入前の絶縁抵抗値を１として、図９に得られた絶縁抵抗値の時間変化率を示した。試験時間が１０００時間に近づくにつれて、絶縁抵抗値が劣化しているのがわかる。更に、上部電極層の段差及び上部電極形成領域の外周との距離Ｌが短くなるほど、絶縁抵抗値の劣化はひどく、距離１０μｍを下回ると、試験時間１０００時間後には、試験前の絶縁抵抗値と比較して、１桁の劣化が見られた。これにより、上部電極層の、段差及び上部電極形成領域の外周との距離Ｌの下限値は１０μｍであることがわかる。
【００５８】
尚、上述の実験では、端部に段差部を有する上部電極層とその上部に形成された保護層との関係で説明したが、端部に段差部を有する下部電極層とその上部に形成された薄膜誘電体膜との関係においても同様の結果であることを確認した。
【００５９】
さらに、上述の実施例では、一方極性の電極層が下部電極層であり、他方極性の電極層が上部電極層であり、いずれかの電極層の端部に段差部を形成しているが、下部電極層及び上部電極層の両方にもその端部に段差部を形成しても構わない。
【００６０】
さらに、上述の薄膜コンデンサは、下部電極層と上部電極層とで薄膜誘電体膜を挟持した構造の薄膜コンデンサで説明したが、例えば、一方極性の電極層と他方極性の電極層とを平面的に配置して、この両電極層に跨ぐように薄膜誘電体膜を形成した薄膜コンデンサにおいて、各電極層の端部に段差部を形成しても構わない。この場合、１つの電極層の段差部には、薄膜誘電体膜が被着される端部と保護層が被着される端部の２つが存在するが、本発明の技術範囲を逸脱するものではない。
【００６１】
【発明の効果】
以上のように、本発明によれば、電極層がその端部で膜厚方向に複数の段差からなる段差部を有し、前記段差部の膜厚は、端部外周方向に向かうにつれて、膜厚が薄くなるため、前記電極層の端部において、前記電極層上に形成する薄膜誘電体膜または保護層の段差被覆性が改善され、また、電極層と薄膜誘電体膜若しくは保護層との間で発生する熱膨張係数の差による応力が緩和されるため、長期信頼性を改善することができる。また、容量形成部及び外部端子の形成領域では、電極層の膜厚を厚くすることができるため、低インピーダンス性を満足することができる。
【図面の簡単な説明】
【図１】本発明の薄膜コンデンサの一例の断面構造図である。
【図２】本発明の上部電極層側から平面図である。
【図３】図２における電極層の断面構造図である。
【図４】本発明の薄膜コンデンサを具備したコンデンサ基板の断面構造図である。
【図５】本発明の他の薄膜コンデンサの断面構造図である。
【図６】比較例の薄膜コンデンサの断面構造図である。
【図７】試験槽温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験環境における２．５Ｖ連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【図８】上部電極層が有する段差及び上部電極層形成領域の外周との距離Ｌを変更した場合の等価直列抵抗の変化を示した特性図である。
【図９】試験槽温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験環境における２．５Ｖ連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【符号の説明】
１・・・支持基板
２・・・下部電極層
３・・・薄膜誘電体膜
４・・・上部電極層
５ａ、５ｂ・・・半田拡散防止層
６・・・半田密着層
７・・・保護層
８ａ、８ｂ・・・貫通孔
９ａ、９ｂ・・・外部端子
段差部・・・Ｘ、Ｙ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a thin film capacitor formed on a support substrate and a capacitor substrate using the same.
[0002]
[Prior art]
In recent years, with the miniaturization of electronic devices, there has also been a demand for miniaturization of electronic components installed in the electronic devices. Has been realized.
[0003]
On the other hand, the electronic device is reaching the lower limit in terms of its size that is easy to use for miniaturization, and it is expected that demands for weight reduction, thinning, and high functionality will increase in the future.
[0004]
As a capacitor suitable for making electronic components thinner and more sophisticated, there is a thin film capacitor in which a "dielectric", "second electrode", and "insulating film" are sequentially formed on a "metal substrate" (Patent Reference 1) and a thin film capacitor in which an “organic film” is used as a support substrate and a “lower electrode”, a “dielectric thin film”, an “upper electrode”, and an “insulating cover layer” are sequentially formed (Patent Document 2) Are disclosed.
[0005]
[Patent Document 1]
JP-A-8-88318
[Patent Document 2]
JP-A-2002-83892 [0007]
[Problems to be solved by the invention]
In a thin film capacitor, in order to sandwich a thin film dielectric film between a plurality of electrode layers, it is necessary to cover the patterned electrode layer with the thin film dielectric film. Further, in order to use a thin film capacitor, it is necessary to cover the electrode layer and the thin film dielectric film with a protective layer. This is because the protective layer is indispensable for protecting the thin film capacitor from external factors and ensuring the reliability of the thin film capacitor.
[0008]
However, in the thin film capacitors disclosed in

Patent Documents

1 and 2, it is difficult to completely cover the steps of the electrode layers with the thin film dielectric film and the protective layer. Even if the protective layer can completely cover the step of the electrode layer, the thin film dielectric film or the protective layer is often made of an inorganic material, and the difference in thermal expansion coefficient between the thin film dielectric film or the protective layer and the electrode layer is large. In addition, stress concentrates on the steps of the electrode layer, and extremely, cracks occur in the thin film dielectric film and the protective layer at the steps of the electrodes, making it difficult to ensure long-term reliability. Also, when considering the electrode layer formed under the thin film dielectric film, the same can be said for the relationship between the protective layer and the electrode layer described above, and in the region where the thin film dielectric film covers the step portion of the electrode layer. Since stress concentrates on the thin-film dielectric film and may be caused by deterioration of insulation properties of the thin-film dielectric film, it may be difficult to secure long-term reliability.
[0009]
In order to avoid stress concentration at the step portion of the electrode layer of the thin film dielectric film or the protective layer covering the electrode layer, measures to reduce the thickness of the electrode layer may be considered. However, in order to obtain low impedance, it is indispensable to increase the thickness of the electrode layer and lower the resistance value. In particular, in a high frequency range, the resistance value tends to increase as the thickness of the electrode decreases. Therefore, as described above, when the thickness of the electrode layer is reduced, the electrode resistance of the thin film capacitor may increase.
[0010]
The present invention has been devised in view of the above-described problems, and an object of the present invention is to provide a thin-film capacitor capable of securing reliability in each layer while keeping the resistance of an electrode layer of the thin-film capacitor low. Further, the present invention provides a substrate provided with the thin film capacitor.
[0011]
[Means for Solving the Problems]
The thin-film capacitor of the present invention is configured such that, on a supporting substrate, a capacitor forming portion formed by sandwiching a thin-film dielectric film between an electrode layer having one polarity and an electrode layer having the other polarity is formed on the capacitor forming portion. In a thin film capacitor formed by forming a protective layer by exposing a part of the two electrode layers,
The at least one electrode layer is a thin-film capacitor having a step portion whose film thickness decreases as the end portion goes toward the outer periphery of the end portion.
[0012]
The thickness of the thinnest portion of the electrode layer in the step portion is 0.1 or less (not including 0) with respect to the thickness of the protective layer formed on the electrode layer.
[0013]
The step portion is formed in a range from 10 μm to 100 μm from an end of the electrode layer.
[0014]
Further, the thickness of the electrode layer at the thinnest portion in the step portion is 0.1 or less (excluding 0) with respect to the thickness of the thin film dielectric film formed on the electrode layer.
[0015]
Further, the substrate is provided with the above-mentioned thin film capacitor provided on the surface and / or inside of the base.
[0016]
[Action]
In the thin film capacitor of the present invention, the at least one electrode layer has a step portion having a plurality of steps in the film thickness direction at an end thereof. The thickness of the step portion becomes thinner toward the outer periphery of the end portion. Therefore, when the step of the electrode layer is covered with the thin-film dielectric film or the protective layer, stress concentrated on the end of the electrode layer is reduced, and the step is covered, so that the thin-film dielectric film or the protective layer is covered. Is stable, and long-term reliability can be ensured.
[0017]
Further, in the thin film capacitor of the present invention, without considering the relationship between the film thickness of the electrode layer and the film thickness of the thin film dielectric film and the protective layer covering the electrode layer, the electrode film thickness sufficient to exhibit low impedance is obtained. Can be designed.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a thin film capacitor of the present invention and a capacitor substrate using the same will be described in detail with reference to the drawings.
[0019]
FIG. 1 shows a sectional structure view of an example of the thin film capacitor of the present invention. As shown in FIG. 1, on a support substrate 1, a lower electrode layer 2, which is an electrode layer of one polarity, a thin film dielectric film 3, and an upper electrode layer 4, which is an electrode layer of the other polarity, are sequentially formed.
[0020]
The support substrate 1 is an insulating substrate having heat resistance, and may be, for example, a sapphire substrate. On the support substrate 1, a lower electrode layer 2 having a predetermined shape is formed by adhesion.
[0021]
The lower electrode layer 2 is patterned by, for example, annular etching so as to remove a region where the external terminal 9a connected to the upper electrode layer 4 is formed.
[0022]
The upper electrode layer 4 is circularly etched on the thin-film dielectric film 3 so as to surround the external terminal 9b.
[0023]
On the lower electrode layer 2, a thin film dielectric film 3 having a predetermined shape is formed. The thin-film dielectric film 3 is formed so as to completely cover the edge of the lower electrode layer 2 except for the regions that become the external terminals 9a and 9b.
[0024]
Further, an upper electrode layer 4 having a predetermined shape is formed on the thin film dielectric film 3. The upper electrode layer 4 is formed on the thin-film dielectric film 3 except for a region serving as an external terminal 9b connected to the lower electrode layer 2.
[0025]
As a result, a region where the thin film dielectric film 3 is sandwiched between the lower electrode layer and the upper electrode 4 becomes a capacitance forming portion.
[0026]
In addition, a region where the lower electrode layer 2 is not formed and which becomes the external terminal 9 a where the upper electrode layer 4 is formed, a region of the lower electrode layer 2 exposed from the upper electrode layer 4 and the thin film dielectric film 3, That is, the solder diffusion preventing layers 5a and 5b are respectively formed in the regions to be the external terminals 9b, and the solder adhesion layer 6 is formed on the solder diffusion preventing layers 5a and 5b. External terminals 9a and 9b are formed via the solder adhesion layer 6. The external terminals 9a and 9b are provided in a region where the thin film dielectric film 3 is not formed.
[0027]
The protective layer 7 is provided with through holes 8a and 8b such that the external terminals 9a and 9b are exposed, and is formed by covering the upper electrode layer 4 and the thin film dielectric film 3.
[0028]
The external terminals 9a and 9b have a bump shape, a foil shape, a plate shape, a line shape, a paste shape, and the like, and are not particularly limited, and a plurality of shapes may be combined. The materials include Pb, Sn, Au, Pt, Pd, Al, Ni, Ag, In, Cu, Bi, Sb, Zn, and the like, and any conductive material may be used. Is also good.
[0029]
In the thin film capacitor of the present invention, in the example shown in FIG. 1, the end of the upper electrode layer 4 has a stepped portion X provided with a plurality of steps in the film thickness direction. Here, the ends of the upper electrode layer 4 are, as shown in FIG. 2, the ends of the four sides that determine the outer shape of the upper electrode layer 4 and the region removed so as to be the formation region of the external terminal 9b. Of the end.
[0030]
FIGS. 2 and 3 show only the upper electrode layer 4 of the thin film capacitor shown in FIG. 1 when the upper electrode layer 4 is formed on a plane. FIG. 2 is a plan view of the upper electrode layer 4, and FIG. 3 is a sectional structural view taken along a broken line PP 'shown in FIG. As shown in FIG. 3, the step portion X at the end of the upper electrode layer 4 is configured such that steps S 1, S 2, and S 3 (in general, steps S) are provided in the thickness direction of the electrode layer 4. Further, the step S constituting the step X formed at the end of the upper electrode layer 4 has a thickness T1, T2, T3 (generally a thickness T) in the same step X. That is, there are step regions R1, R2, and R3 (when viewed in plan) having different film thicknesses (region R as a whole). In FIGS. 2 and 3, the step S1 is a region R1 portion, has a film thickness T1, and has a step width L2. The step S2 is a region R2, has a thickness T2, and has a step width L1. The step S3 is a region R3, the upper surface of which is flush with the upper surface of the upper electrode layer 4, and has a thickness T3 from the support substrate 1.
[0031]
The overall thickness of the stepped portion X becomes smaller from the region R3 to the region R2 and from the region R2 to the region R1 as it goes toward the outer periphery of the end of the upper electrode layer 4. That is, the film thickness is reduced in the order of T1 <T2 <T3.
[0032]
In FIGS. 2 and 3, the step portion has three steps S, and the film thicknesses are T1 to T3, respectively, but are not limited by FIGS. 1, 2, and 3.
[0033]
In FIG. 1, the step portion X at the end of the upper electrode layer 4 is described, but the present invention is not limited to this.
[0034]
FIG. 5 is a sectional view of a thin-film capacitor showing another embodiment. In this embodiment, a step portion Y is formed in the lower electrode layer 12 at the outer peripheral portion (end portion) of the electrode forming region. The step Y formed at the end of the lower electrode layer 12 is composed of two steps. This is because the thickness of the lower electrode layer 12 is generally smaller than the thickness of the upper electrode layer 14.
[0035]
As a result, even if the protective film 7 and the thin film dielectric film 13 are formed on the electrode layer having the steps X and Y like the upper electrode layer 4 and the lower electrode layer 12 as described above, Since the thickness gradually decreases at the step portions X and Y of the electrode layer 4 and the lower electrode layer 12, it is generated between the edge of the upper electrode layer 4 and the protective film. The stress caused by the difference in the coefficient of thermal expansion between the portion and the thin film dielectric film 13 is alleviated, and cracks occur in the thin film dielectric film 3 and the protective layer 7 and the protective layer 7 and the thin film dielectric film 13 Can be prevented from peeling off, and long-term reliability can be ensured. In order to exhibit low impedance, the upper electrode layer 4 and the lower electrode layer 12 can have a sufficient film thickness, so as to improve the step coverage of the protective layer 7 and the thin film dielectric film 3 and to reduce stress. Therefore, it is not necessary to reduce the film thickness of the upper electrode layer 4 and the lower electrode layer 12 in the capacity forming portion.
[0036]
The film thickness T of the lower electrode layer 12 or the upper electrode layer 4 is 0.1 or less (not including 0) with respect to the film thickness of the thin film dielectric film 13 or the protective layer 7 deposited on the upper side. ) Is desirable. Thereby, the effect of the step coverage and the stress relaxation described above can be enhanced, and further long-term reliability can be secured.
[0037]
The distance between the step S of the lower electrode layer 12 or the upper electrode layer 4 and the thinnest film thickness T1, that is, L1 and L2 (the distance L as a whole) in FIG. 2 is desirably 10 μm or more and 100 μm or less. If the distance L is smaller than 10 μm, the effects of step coverage and stress relaxation are small, making it difficult to ensure sufficient long-term reliability. When the distance L is larger than 100 μm, the area of the thin film, that is, the area of the region R1 or the region R2 shown in FIG. 2 becomes large, so that the resistance of the electrode layer becomes large and a low impedance is secured. This is because it becomes difficult.
[0038]
As shown in FIG. 4, the thin film capacitor 32 as described above is mounted by bonding the external terminals 9a and 9b to the surface electrodes 31a and 31b formed on the surface of the base 30 by performing reflow processing after positioning the external terminals 9a and 9b. Thus, it can be used as a capacitor substrate.
[0039]
In the case of the thin film capacitor shown in FIG. 1, for example, when the external terminals 9a and 9b are formed of solder balls, the external terminals 9a and 9b are formed on the solder adhesion layer 6 by using a known technique such as screen printing or a ball mounter. After the 9b is provided, it is bonded to the surface electrodes 31a and 31b of the base 30 by performing a reflow process and mounted.
[0040]
【Example】
First, a 30 nm adhesion layer made of TiO ₂ was formed on a support substrate made of sapphire, and 60 nm of Pt was formed on the upper surface of this adhesion layer to form a lower electrode layer. The lower electrode layer was formed by a DC sputtering method.
[0041]
The lower electrode layer was patterned using a photolithography technique. On the processed lower electrode layer, a thin-film dielectric film made of Ba _0.5 Sr _0.5 TiO _{3 having a} thickness of 0.3 μm was formed by an RF sputtering method. Thereafter, through holes were formed in the thin-film dielectric film by using a photolithography technique.
[0042]
Next, on the upper surface of the thin film dielectric film and on the inner surface of the through hole, formation of Au with a thickness of 100 nm and pattern processing using photolithography technology are repeated, so that the number of steps is 3, S = 100 nm, each step and the upper electrode Upper electrode layers having three different film thicknesses, that is, a distance L between the outer peripheral portions of the formation region = 30 μm and a film thickness T of T3 = 300 nm, T2 = 200 nm, and T1 = 100 nm, respectively, were obtained. The upper electrode layer was formed by a DC sputtering method.
[0043]
Next, a solder diffusion preventing layer made of Ni having a thickness of 1.0 μm and a solder adhesion layer made of Au having a thickness of 0.1 μm were sequentially formed thereon. Then, using a photolithography technique, first, the solder adhesion layer was processed into a shape having a diameter of 100 μm, and then the solder diffusion preventing layer was processed into a shape having a diameter of 200 μm.
[0044]
Thereafter, 1.5 μm thick SiO ₂ is formed by the CVD method, and a protective layer having a through hole having a diameter of 120 μm and a depth of 1.5 μm is formed so that the solder adhesion layer made of Au is exposed. did.
[0045]
Thereafter, a photosensitive BCB is applied, exposed and developed, and a through hole having a diameter of 80 μm and a depth of 2 μm is formed so that a solder adhesive layer made of Au is exposed at a position where the conductor of the support substrate is formed. A resin layer having the following was formed.
[0046]
Finally, a lead-free solder paste containing 96.5% by mass of Sn, 3.0% by mass of Ag, and 0.5% by mass of Cu is applied on the solder adhesion layer in the through hole by screen printing. Transfer and reflow were performed to form solder bumps, and a thin film capacitor as shown in FIG. 1 was obtained.
[0047]
The effective electrode area of the obtained thin film capacitor was 1.89 mm ² , and the capacitance at a frequency of 1 kHz was about 33 nF.
[0048]
Further, in order to obtain the upper limit of the ratio of the step S of the upper electrode layer and the thinnest film thickness T1 to the film thickness of the protective layer made of SiO ₂ , the following comparative thin film capacitor was fabricated and evaluated. .
[0049]
The thickest film thickness of the upper electrode layer is unified to T3 = 300 nm, and the film thickness of the upper electrode layer is changed every time, and the upper electrode layer is processed in a large pattern in the outer peripheral direction by 30 μm step by step. _With respect to the thickness of the protective layer made of No. 2, only the ratio of the step and the thinnest film thickness of the upper electrode layer was changed, and several other thin film capacitors were manufactured in the same manner as described above except for the above. The step S and the thinnest film thickness T1 of the upper electrode layer of the comparative thin film capacitor were made uniform, S = T1 = 100 nm. Further, as shown in FIG. 6, an upper electrode layer having no steps was manufactured, and the other thin film capacitors were manufactured in the same manner as above. In the thin film capacitor having no step in the upper electrode layer, the film thickness of the upper electrode layer with respect to the film thickness of the protective layer was used as a comparison parameter (SiO ₂ protective layer 1.5 μm, Au upper electrode layer 0.3 μm, Ratio 0.2).
[0050]
Or more samples were prepared as a step S, the thinnest thickness T1, SiO ₂ film thickness, the step S and the thinnest thickness of the ratio of SiO2 film thickness (which is expressed as "ratio" in Table 1) Are summarized in Table 1.
[0051]
[Table 1]

[0052]
These thin film capacitors and the thin film capacitor of the present invention were subjected to a bath temperature of 85 ° C. and a relative humidity of 85% RH. H. In the test tank, the time change of the insulation resistance value when the applied voltage of 2.5 V was continuously applied was compared and observed. Assuming that the insulation resistance value before the test is 1 is shown in FIG. According to FIG. 7, it can be seen that as the test time approaches 1000 hours, the insulation resistance value deteriorates.
[0053]
Furthermore, as the ratio of the step and the thinnest film thickness of the upper electrode layer to the film thickness of the protective layer made of SiO ₂ increases, the insulation resistance value deteriorates more severely. After 1000 hours, one digit deterioration was observed as compared with the insulation resistance value before the test. This indicates that the ratio of the step and the thinnest film thickness of the upper electrode layer to the film thickness of the protective layer made of SiO ₂ is desirably 0.1 or less.
[0054]
In addition, in order to obtain the upper limit of the step between the upper electrode layer and the distance between the step and the outer periphery of the upper electrode layer forming region, a comparative thin film capacitor shown below in the thin film capacitor shown in FIG. went.
[0055]
The thickest film thickness of the upper electrode layer is unified to 300 nm, the film thickness formed each time is 100 nm, the film is formed three times, and the upper electrode layer is processed by gradually expanding the pattern in the outer peripheral direction. By changing the extent, the steps L1 and L2 between the step of the upper electrode layer and the outer periphery of the upper electrode layer forming region were changed, and several types of thin film capacitors were manufactured. The distances L1 and L2 were the same. The frequency characteristics of the impedance of these thin film capacitors and the above-described thin film capacitor of the present invention were measured, and the equivalent series resistance value was determined. FIG. 8 shows the rate of change of the equivalent series resistance obtained. Note that no step was provided in the upper electrode layer, that is, L1 = L2 = 0, that is, the equivalent series resistance of a thin film capacitor in which the thickness of the upper electrode layer was uniformly 300 nm was used as a reference. According to FIG. 8, the equivalent series resistance tends to increase as the distance L increases, that is, as the region where the thickness of the upper electrode is thin increases. Assuming that the upper limit of the equivalent series resistance is around 100 mΩ, it can be seen that the upper limit of the distance L is about 100 μm.
[0056]
In addition, a comparative thin-film capacitor was manufactured and evaluated in order to determine the lower limit of the step between the upper electrode layer and the distance from the outer periphery of the upper electrode layer forming region. The method of forming the comparative thin-film capacitor is the same as that of the comparative thin-film capacitor prepared to obtain the upper limit of the step between the upper electrode layer and the distance from the outer periphery of the upper electrode layer forming region. The distances L1 and L2 between the step and the outer periphery of the upper electrode layer formation region were L1 = L2 = 0 μm, 5 μm, 10 μm, 50 μm, and 100 μm.
[0057]
These thin-film capacitors and the above-described thin-film capacitor of the present invention were subjected to a bath temperature of 85 ° C and a relative humidity of 85% R. H. In the test tank, the change in insulation resistance over time when an applied voltage of 2.5 V was continuously applied was compared and observed. Assuming that the insulation resistance value before the test was set to 1, the time change rate of the obtained insulation resistance value is shown in FIG. It can be seen that as the test time approaches 1000 hours, the insulation resistance value has deteriorated. Furthermore, as the distance L between the step of the upper electrode layer and the outer periphery of the upper electrode forming region is shorter, the insulation resistance value is significantly deteriorated. If the distance is less than 10 μm, the insulation resistance value before the test is 1000 hours later. In comparison, degradation of one digit was observed. This indicates that the lower limit value of the distance L between the upper electrode layer and the step and the outer periphery of the upper electrode formation region is 10 μm.
[0058]
In the above experiment, the relationship between the upper electrode layer having a step at the end and the protective layer formed on the upper electrode was described, but the lower electrode layer having a step at the end and the upper layer formed on the upper. It was confirmed that the same result was obtained in relation to the thin film dielectric film.
[0059]
Further, in the above-described embodiment, the one polarity electrode layer is a lower electrode layer, and the other polarity electrode layer is an upper electrode layer, and a step portion is formed at an end of one of the electrode layers. A step may be formed at both ends of both the lower electrode layer and the upper electrode layer.
[0060]
Further, the above-described thin film capacitor has been described as a thin film capacitor having a structure in which a thin film dielectric film is sandwiched between a lower electrode layer and an upper electrode layer. In a thin film capacitor in which a thin film dielectric film is formed so as to straddle both electrode layers, a step may be formed at an end of each electrode layer. In this case, the step portion of one electrode layer has two ends, an end portion on which the thin film dielectric film is applied and an end portion on which the protective layer is applied, which deviates from the technical scope of the present invention. is not.
[0061]
【The invention's effect】
As described above, according to the present invention, the electrode layer has a step portion having a plurality of steps in the film thickness direction at the end portion, and the film thickness of the step portion increases in the direction toward the outer periphery of the end portion. Since the thickness is reduced, the step coverage of the thin-film dielectric film or the protective layer formed on the electrode layer is improved at the end of the electrode layer. Since the stress due to the difference in the thermal expansion coefficient generated between them is reduced, long-term reliability can be improved. Further, in the formation region of the capacitor formation portion and the external terminal, the thickness of the electrode layer can be increased, so that low impedance can be satisfied.
[Brief description of the drawings]
FIG. 1 is a sectional structural view of an example of a thin film capacitor of the present invention.
FIG. 2 is a plan view from the upper electrode layer side of the present invention.
FIG. 3 is a sectional structural view of an electrode layer in FIG. 2;
FIG. 4 is a sectional structural view of a capacitor substrate provided with the thin film capacitor of the present invention.
FIG. 5 is a sectional structural view of another thin film capacitor of the present invention.
FIG. 6 is a sectional structural view of a thin film capacitor of a comparative example.
FIG. 7: Test tank temperature 85 ° C., relative humidity 85% R.R. H. FIG. 5 is a characteristic diagram showing a temporal change of an insulation resistance value with respect to an initial value when a continuous load of 2.5 V is applied in the test environment.
FIG. 8 is a characteristic diagram showing a change in equivalent series resistance when a step of the upper electrode layer and a distance L from the outer periphery of the upper electrode layer forming region are changed.
FIG. 9: Test tank temperature 85 ° C., relative humidity 85% R.R. H. FIG. 5 is a characteristic diagram showing a temporal change of an insulation resistance value with respect to an initial value when a continuous load of 2.5 V is applied in the test environment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Support substrate 2 ... Lower electrode layer 3 ... Thin film dielectric film 4 ... Upper electrode layer 5a, 5b ... Solder diffusion prevention layer 6 ... Solder adhesion layer 7 ... Protection Layers 8a, 8b: Through holes 9a, 9b: External terminal step portion: X, Y

Claims

Forming a capacitor forming portion on a supporting substrate by sandwiching a thin-film dielectric film between an electrode layer of one polarity and an electrode layer of the other polarity, and forming a part of the two electrode layers on the capacitor forming portion; In a thin film capacitor formed by exposing a protective layer by exposing
The thin-film capacitor according to claim 1, wherein the at least one electrode layer has a step portion whose film thickness becomes smaller as the end portion goes toward the outer periphery of the end portion.

The thickness of the electrode layer at the thinnest portion in the step portion is 0.1 or less (not including 0) with respect to the thickness of the protective layer formed on the electrode layer. The thin film capacitor according to claim 1.

The thin film capacitor according to claim 1, wherein the step portion is formed in a range from 10 μm to 100 μm from an end of the electrode layer.

The thickness of the electrode layer at the thinnest portion in the step portion is 0.1 or less (not including 0) with respect to the thickness of the thin film dielectric film formed on the electrode layer. The thin film capacitor according to claim 1, wherein

A capacitor substrate comprising the thin film capacitor according to any one of claims 1 to 4 provided on a surface and / or inside of a base.