JP2004320569A

JP2004320569A - データ伝送装置

Info

Publication number: JP2004320569A
Application number: JP2003113533A
Authority: JP
Inventors: Hiroshi Nagano; 洋長野; Hiroaki Nishimoto; 裕明西本; Toshihiro Takashima; 稔弘高島; Shinya Uemachi; 新也上町
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2003-04-18
Filing date: 2003-04-18
Publication date: 2004-11-11

Abstract

【課題】受信側のバッファの残量に応じて、リードクロックの周波数の制御を行なうための音声ＩＰ変換装置を提供する。
【解決手段】音声ＩＰ変換装置３００であって、デジタルデータの書き込みおよび読み出しを行なうためのバッファと、バッファに含まれるデジタルデータのデータ量に応じて、読み出しクロックの周波数を可変とするための周波数可変部と、デジタルデータを読み出し周波数に基づいて、読み出したデジタルデータをアナログデータに変換して出力するためのデジタル／アナログ変換部とを備えることにより、データの抜け、たとえば、音声の場合、音切れ等の不具合を防止して、エラーの起きない再生を行なうことができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ネットワークから伝送されるインターネットプロトコル（以下、ＩＰ）パケットをアナログ信号に変換し、または、アナログ信号をデジタル信号に変換してネットワークに送出するためのデータ伝送装置に関する。
【０００２】
【従来の技術】
従来、ネットワークを介して接続される機器において、音声や映像などのアナログ情報を所定の周波数でサンプリングしたデータを送信側の機器から伝送する場合、少なくとも受信側の機器および送信側の機器の内部の基準クロックの比を一定にする必要がある。すなわち、送信側の機器からの送り出しおよび受信側の機器からの読み出しの速度が同じでない場合、伝送されたデータの取りこぼし、または、データの溢れが発生する。
【０００３】
たとえば、音声データを伝送する場合、受信側での音声の再生が途切れる等の問題が生じる。この問題を解決するために、サンプリング周波数が変化した場合に、音声の再生が途切れる等の不具合が生じない高品位な音声の再生ができる受信装置およびそのフロー制御方法と送信装置およびそのフロー制御方法について、以下のような構成が公知である（特許文献１参照）。
【０００４】
すなわち、従来例では、送信側から受信したデータをバッファに蓄積し、基準クロックに基づき、バッファ内のデータを読み出すように構成された受信装置であって、受信装置は、データのサンプリング周波数の変化を検出する検出手段と、検出手段の出力に応答して、バッファへのデータの書き込みおよびバッファからのデータの読み出しを停止制御する第１の制御手段と、検出手段の出力に応答して、バッファ内のデータをクリアするクリア手段と、検出手段の出力に応答して、基準クロックの周波数を切り換えるクロック切換手段と、検出手段の出力に応答して、バッファへのデータの書き込みおよびバッファからのデータの読み出しを再開制御する第２の制御手段とを有する構成が開示されている。
【０００５】
【特許文献１】
特開２００２−３４４５６１号公報明細書
【０００６】
【発明が解決しようとする課題】
しかしながら、音声等のアナログ情報がデジタル信号に変換され、ＩＰプロトコルにしたがってデータがネットワークを介して伝送される場合、波形が変歪する問題がある。あるいは、モデムから出力される音声信号がデジタル信号に変換され、ＩＰプロトコルにしたがってデータがネットワークを介して伝送される場合には、データエラーが発生するという問題がある。
【０００７】
これは、ＩＰネットワークにおいてデータは、パケット化されるためである。すなわち、データはパケットと呼ばれる単位に分割されて伝送されるため、データとクロック成分を符号化・混合して伝送することができない。その結果、送信側において、アナログ信号をデジタル信号に変換するときのアナログ／デジタル（以下、Ａ／Ｄとする。）変換クロックと、受信側において、デジタル信号をアナログ信号に変換するときのデジタル／アナログ（以下、Ｄ／Ａとする。）変換クロックを同期することができない。このため、受信側における伝送されるデータの読み出しにおいて、Ａ／Ｄ変換クロックに対応する周波数がＤ／Ａ変換クロックに対応する周波数より小さいときは、データが「歯抜け」の現象が発生してしまう。また、Ｄ／Ａ変換クロックに対応する周波数がＡ／Ｄ変換クロックに対応する周波数よりも小さいときは、データに「データ詰まり」の現象が発生してしまう。
【０００８】
本発明は、上記のような問題を解決するために、受信側に含まれるバッファの残量に応じて、受信側のＤ／Ａ変換クロックを制御することにより、送信側のＡ／Ｄ変換クロックと平均的に同期させるデータ伝送装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明のある局面に係るデータ伝送装置は、ネットワークから伝送されるＩＰパケットを受け、デジタルデータを抽出するためのデジタルデータ入力手段と、デジタルデータをバッファ処理するために、デジタルデータの書き込みおよび読み出しを行なうためのバッファ手段と、所定の書き込みクロックに基づいて、バッファ手段にデジタルデータを書き込むためのデータ書き込み手段と、バッファ手段に含まれるデジタルデータのデータ量に応じて、制御信号を出力するための制御信号出力手段と、制御信号に応じた可変の周波数を有する読み出しクロックを生成するための可変周波数クロック生成手段と、読み出しクロックに基づいて、バッファ手段からデジタルデータを読み出すためのデータ読み出し手段と、読み出しクロックに基づいて、読み出したデジタルデータをアナログデータに変換して出力するためのデジタル／アナログ変換手段とを備える。
【００１０】
好ましくは、アナログデータをネットワークに送出するときに、所定の変換クロックに基づいて、デジタルデータに変換するためのアナログ／デジタル変換手段をさらに備える。
【００１１】
好ましくは、制御信号出力手段は、出力ノードを有し、データ伝送装置は、出力ノードと可変周波数クロック生成手段との間に設けられる蓄電手段をさらに備える。
【００１２】
好ましくは、制御信号出力手段は、データ量を検知するためのデータ量検知手段を含み、データ量検知手段は、データ書き込み手段により書き込まれたデータ量とデータ読み出し手段により読み出されたデータ量との差分により、格納されているデータ量を検知して、検知されたデータ量が所定の残量となるに応じて、制御信号を出力する。
【００１３】
好ましくは、バッファ手段は、データ量が所定の残量となるときに、制御信号出力手段に残量信号を出力するための残量信号出力手段を含み、制御信号出力手段は、残量信号に応じて、制御信号を出力する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。以下の説明では、同一の構成部分には同一の符号を付してあり、それらの名称および機能も同じである。したがって、それらについて詳細な説明は繰り返さない。
【００１５】
［実施の形態１］
図１は、本発明の実施の形態１において、ＩＰネットワーク２００を介してアナログ音声信号を伝送するためのデータ伝送システム１００について説明するための概略図である。
【００１６】
以下の説明では、特に、アナログ信号である音声信号をＩＰネットワーク上に送出するためにデジタルデータに変換するためのデータ伝送装置を例にとって説明する。
【００１７】
図１を参照して、データ伝送システム１００は、送信側の端末２と、送信側の端末２と接続される送信側のモデム４と、音声をアナログ音声信号として出力するための送信側の電話機６と、送信側のモデム４または、送信側の電話機６からのアナログ音声信号をデジタルデータに変換して、ＩＰパケット（音声パケット）に分割して、出力するための送信側のデータ伝送装置４００と、出力されたＩＰパケットを伝送するためのＩＰネットワーク２００と、ＩＰネットワーク２００を介して、ＩＰパケットを受けるための受信側のデータ伝送装置３００、受信側のデータ伝送装置３００から出力されるアナログ音声信号を受けるための受信側のモデム１０および受信側の電話機１２と、受信側のモデム１０と接続される受信側の端末８とを備える。
【００１８】
送信側のデータ伝送装置４００は、受信側のデータ伝送装置３００と同じ構成を含む。また、受信側のデータ伝送装置３００は、送信側のデータ伝送装置４００と同じ構成を含む。すなわち、データ伝送装置３００および４００は、送信時は、アナログ音声信号をデジタルデータに変換し、ＩＰパケットに分割して、ＩＰネットワーク２００にデータを送出する動作を行なう。一方、データ伝送装置３００および４００は、受信時は、伝送されてくるＩＰパケットからデジタルデータを抽出して、アナログ音声信号に変換する動作を行なう。
【００１９】
送信側のモデム４、あるいは、送信側の電話機６から出力されたアナログ音声信号は、送信側のデータ伝送装置４００において、所定のサンプリング周波数に基づくアナログ／デジタル変換クロックに基づいて、デジタルデータに変換される。変換されたデジタルデータは、ＩＰパケットに分割される。そして、ＩＰパケットに分割されたデータは、ＩＰネットワーク２００において、データ伝送装置４００が直接ＩＰパケットを送出する相手先の機器に対して、データ伝送用にタイミングに関する情報が付加された上で出力される。相手先の機器では、この伝送データに付加されたタイミングに関する情報から受信タイミングを検出して、データを受信する。以後は、同様にして、ＩＰネットワーク２００に存在する機器間を順次バケツリレーのようにＩＰパケットを受け渡しながら、データ伝送装置４００から送り出されたＩＰパケットは、最終的に、受信側のデータ伝送装置３００にて受信される。
【００２０】
受信側のデータ伝送装置３００では、ＩＰネットワーク２００において、直接ＩＰパケットを送りつけてくる機器で伝送データに付加されたタイミングに関する情報を再生して、送られてきたＩＰパケットの受信処理を行ない、ＩＰパケットからデジタルデータを抽出する。抽出されたデジタルデータは、再生されたタイミングに関する情報に基づく書き込みクロックに基づいて、受信側のデータ伝送装置３００の内部バッファ（図示せず）に逐次書き込まれる。
【００２１】
したがって、受信側のデータ伝送装置３００において、受信処理および内部バッファへの書き込み等を制御するためのクロックは、データ伝送装置４００がＩＰパケットを送出するときに、データをサンプリングしたクロックとは、直接の関係がなく、また、同期もしていない。
【００２２】
バッファ内に書き込みを開始してから、バッファ内のデータが読み出し開始データ量となるに応じて、バッファからのデータの読み出しが開始される。このとき、バッファからデータを読み出すときには、受信側のデータ伝送装置３００に含まれる可変周波数クロック生成部（図示せず）により生成される読み出しクロックに基づいて、デジタルデータが読み出される。そして、読み出されたデータは、デジタル／アナログ変換クロックに基づいて、アナログ音声信号へと変換される。デジタルデータをアナログ音声信号に変換するときのデジタル／アナログ変換クロックは、上述の読み出しクロックに相当する。変換されたアナログ音声信号は、受信側のモデム１０または、受信側の電話機１２に出力される。
【００２３】
以上のようなわけで、送信側における所定のサンプリング周波数に基づくアナログ／デジタル変換クロックの成分を受信側に伝送することは、難しい。すなわち、送信側におけるアナログ／デジタル変換クロック成分を伝送することができないために、受信側の読み出しクロックとの同期が行なえない。そのため、バッファ内でデータの取りこぼし、または、データの溢れが発生する。
【００２４】
たとえば、音声データをＩＰネットワーク２００を介して伝送する場合、音切れ等の不具合が発生する。また、モデムのように音声帯域信号でデータ伝送する場合にはデータエラーが発生する。
【００２５】
そこで、本発明において、受信側の読み出しクロックに対応し、可変とした周波数を生成することにより、音切れ等の不具合を防止する。
【００２６】
図２は、本発明の実施の形態１における送信側のデータ伝送装置４００および受信側のデータ伝送装置３００の構成を示す機能ブロック図である。
【００２７】
図２を参照して、送信側のデータ伝送装置４００は、アナログ音声信号をデジタルデータに変換するためのアナログ／デジタル変換部４０と、デジタルデータをＩＰパケットに分割して伝送するためのＬＡＮコントローラ３８とを備える。
【００２８】
受信側のデータ伝送装置３００は、ＩＰパケット化されたデジタルデータを受けるためのＬＡＮコントローラ３２と、ＩＰパケット化されたデジタルデータのバッファ処理を行なうためのバッファ２２と、バッファ２２にデジタルデータが書き込まれるときの書き込みクロックをカウントするためのライトクロックカウンタ３０と、バッファ２２からデジタルデータが読み出されるときの読み出しクロックをカウントするためのリードクロックカウンタ２０と、デジタル信号をアナログ音声信号に変換して出力するためのデジタル／アナログ変換部１４と、制御電圧信号を出力するための制御部３４と、制御電圧信号に応じて、可変とした読み出し周波数に基づく読み出しクロックを生成するための可変周波数クロック生成部１６と、制御部３４と可変周波数クロック生成部１６との間に設けられる蓄電部１８とを備える。
【００２９】
制御部３４は、制御電圧信号を出力するための制御信号出力部２８と、ライトクロックカウンタ３０およびリードクロックカウンタ２０のカウント数を記憶するための記憶部３６とを含む。
【００３０】
制御信号出力部２８は、出力ノードを有しており、出力ノードと可変周波数クロック生成部１６との間に蓄電部１８が設けられる。
【００３１】
バッファ２２は、データを格納するためのＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）２４を含む。ＦＩＦＯ２４は、データを格納するためのメモリアレイ２４ｂと、メモリアレイ２４ｂにデータを書き込むためのデータ書き込み回路２４ａと、メモリアレイ２４ｂからデータを読み出すためのデータ読み出し回路２４ｃとを有する。
【００３２】
送信側のデータ伝送装置４００に、音声等のアナログ音声信号が入力されると、アナログ音声信号は、アナログ／デジタル変換部４０において、所定のサンプリング周波数に基づくアナログ／デジタル変換クロックが重畳されて、デジタルデータに変換される。そして、生成されたデジタルデータは、ＩＰパケットに分割されて、データ伝送用にタイミングに関する情報が付加されて、ＩＰネットワーク２００に送出される。ＩＰネットワーク２００から伝送されるＩＰパケットから、受信側のデータ伝送装置３００に備わるＬＡＮコントローラ３２において、受信側のデータ伝送装置３００に直接データを送りつける機器が付加したタイミングに関する情報に基づいて、デジタルデータが抽出される。抽出されたデジタルデータは、ＦＩＦＯ２４に含まれるメモリアレイ２４ｂにデータ書き込み回路２４ａにより書き込みクロックに基づいて、書き込まれる。このとき、書き込みクロックは、受信側のデータ伝送装置３００に直接データを送りつける機器が付加したタイミングに関する情報に基づく。そして、メモリアレイ２４ｂ内のデータ量が読み出し開始データ量となるに応じて、分割されたデータは、ＦＩＦＯ２４に含まれるデータ読み出し回路２４ｃにより読み出しが開始される。このとき、データ読み出し回路２４ｃによるメモリアレイ２４ｂからのデータの読み出しは、可変周波数クロック生成部１６により生成される読み出しクロックに基づいて行なわれる。読み出されたデジタルデータは、デジタル／アナログ変換部１４において、可変周波数クロック生成部１６により生成される読み出しクロックに基づいて、アナログ音声信号に変換されて出力される。
【００３３】
メモリアレイ２４ｂに書き込まれるときの書き込みクロックのカウント数は、ライトクロックカウンタ３０によりカウントされる。制御部３４は、カウントされた書き込みクロックのカウント数を記憶部３６に記憶させる。ＦＩＦＯ２４において、処理の開始当初は、外部から予め設定される読み出し開始データ量となるまでデータ書き込み回路２４ａは、メモリアレイ２４ｂへの書き込みを行なう。読み出し開始データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４のデータの許容量の半分である。データ量が許容量の半分を超えたか否かは、制御部３４により、ライトクロックカウンタ３０のカウント数の積算値から算出される。制御部３４は、書き込みクロックのカウント数の積算値により、メモリアレイ２４ｂ内に書き込まれるデータ量を算出する。そして、書き込まれたデータ量がＦＩＦＯ２４の許容量の半分以上となるときに、データ読み出し回路２４ｃは、読み出しを開始する。
【００３４】
メモリアレイ２４ｂからデータが読み出されるときの読み出しクロックのカウント数は、リードクロックカウンタ２０によりカウントされる。このとき、制御部３４は、カウントされた読み出しクロックのカウント数を記憶部３６に記憶させる。制御部３４は、記憶部３６に記憶される書き込みクロックのカウント数および読み出しクロックのカウント数に基づいて、書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値をそれぞれ算出する。そして、制御部３４は、書き込みクロックのカウント数の積算値と、読み出しクロックのカウント数の積算値の差分をとる。書き込みクロックのカウント数の積算値と読み出しクロックのカウント数の積算値との差分がメモリアレイ２４ｂ内に格納されているデータ量を示す。そして、メモリアレイ２４ｂ内のデータ量が外部から予め設定される第１の設定データ量以上となるに応じて、制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を上げるための制御電圧信号を出力する。第１の設定データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４の許容量の３／４である。ＦＩＦＯ２４において、メモリアレイ２４ｂ内のデータ量が許容量の３／４以上となるときに、制御信号出力部２８は、周波数を上げるための制御電圧信号を出力する。または、メモリアレイ２４ｂ内のデータ量が外部から予め設定される第２の設定データ量以下となるに応じて、制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を下げるための制御電圧信号を出力する。第２の設定データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４の許容量の１／４である。ＦＩＦＯ２４において、メモリアレイ２４ｂ内のデータ量が許容量の１／４以下となるときに、制御信号出力部２８は、周波数を下げるための制御電圧信号を出力する。
【００３５】
メモリアレイ２４ｂへの書き込みクロックと読み出しクロックのそれぞれに対応する周波数の差によって、メモリアレイ２４ｂ内のデータ量は減少、もしくは増加のいずれかの状態に変化する。
【００３６】
本発明において、ＦＩＦＯ２４に含まれるメモリアレイ２４ｂ内のデータ量が第２の設定データ量以下となるとき、読み出しクロックに対応する周波数を下げる制御が行なわれる。一方、メモリアレイ２４ｂ内のデータ量が第１の設定データ量以上となるとき読み出しクロックに対応する周波数を上げる制御が行なわれる。
【００３７】
制御信号出力部２８は、ライトクロックカウンタ３０およびリードクロックカウンタ２０のカウント数より算出したＦＩＦＯ２４内に含まれるデータ量に応じて、制御電圧信号を出力する。制御信号出力部２８は、たとえば、２種類の電圧のうちのいずれか一方を選択して出力する。
【００３８】
可変周波数クロック生成部１６においては、読み出しクロックの生成が行なわれる。可変周波数クロック生成部１６は、たとえば、制御信号出力部２８から出力された電圧に基づいて、可変とした周波数を生成するためのＶＣＸＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＣｒｙｓｔａｌＯｓｃｉｌｌａｔｏｒ）を含む。可変周波数クロック生成部１６において、周波数を可変させて、対応する読み出しクロックを生成することにより、ＦＩＦＯ２４内のデータが空、または、溢れることもない。すなわち、「歯抜け」・「データ詰まり」の状態を防ぐことができる。
【００３９】
蓄電部１８は、制御信号出力部２８の出力ノードと可変周波数クロック生成部１６との間に設けられる。蓄電部１８は、制御信号出力部２８から出力される電圧の変化を緩やかにする。制御信号出力部２８から出力される電圧は、２種類であり、選択される電圧が変化するとき、電圧は急激に変化する。電圧の急激な変化により、可変周波数クロック生成部１６において、エラーが起こりやすくなる。そこで、制御信号出力部２８の出力ノードと可変周波数クロック生成部１６との間に蓄電部１８を設けることにより、電圧の上下の変化を緩やかにできる。そのため、エラーの発生を防ぐことができる。蓄電部１８は、特に限定されないが、たとえば、コンデンサである。
【００４０】
図３は、本発明の実施の形態１における制御部３４により、ＦＩＦＯ２４内のデータ量の検知に応じて、制御電圧信号を出力するフローチャートである。
【００４１】
図３を参照して、まず、データ伝送装置３００において、受け取ったＩＰパケットからデジタルデータが抽出される。そして、抽出されたデジタルデータをＦＩＦＯ２４に書き込む動作が行なわれる。このとき、制御部３４は、ＦＩＦＯ２４に含まれるデータ書き込み回路２４ａがメモリアレイ２４ｂにデータを書き込むときの書き込みクロックのカウント数をライトクロックカウンタ３０より取得して、記憶部３６に記憶させる（ステップＳ０１）。
【００４２】
つづいて、制御部３４は、記憶された書き込みクロックのカウント数に基づいて、積算値を算出する（ステップＳ０２）。
【００４３】
そして、制御部３４は、書き込みクロックのカウント数の積算値に基づいて、ＦＩＦＯ２４内のデータ量が読み出し開始データ量となるか否かの判断を行なう（ステップＳ０３）。ここで、読み出し開始データ量とは、上述のとおり、たとえば、ＦＩＦＯ２４の許容量の半分である。
【００４４】
ステップＳ０３において、ＦＩＦＯ２４内のデータ量が読み出し開始データ量となっていない場合、制御部３４は、処理をステップＳ０１に戻す。
【００４５】
一方、ステップＳ０３において、ＦＩＦＯ２４内のデータ量が読み出し開始データ量となる場合、制御部３４は、ＦＩＦＯ２４からのデータの読み出しを開始する（ステップＳ０４）。
【００４６】
ステップＳ０４において、データの読み出しが開始された後、制御部３４は、ＦＩＦＯ２４に含まれるデータ書き込み回路２４ａがメモリアレイ２４ｂにデータを書き込むときの書き込みクロックのカウント数をライトクロックカウンタ３０より取得して、記憶部３６に記憶させる（ステップＳ０５）。
【００４７】
つづいて、制御部３４は、記憶された書き込みクロックのカウント数に基づいて、積算値を算出する（ステップＳ０６）。
【００４８】
そして、書き込みクロックのカウント数の取得と同時に制御部３４は、ＦＩＦＯ２４に含まれるデータ読み出し回路２４ｃがメモリアレイ２４ｂからデータを読み出すときの読み出しクロックのカウント数をリードクロックカウンタ２０より取得して、記憶部３６に記憶させる（ステップＳ０７）。
【００４９】
次に、制御部３４は、記憶された読み出しクロックのカウント数に基づいて、積算値を算出する（ステップＳ０８）。
【００５０】
このとき、ステップＳ０６およびステップＳ０８において、算出された書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値の差分がＦＩＦＯ２４内に含まれるデータ量に相当する。
【００５１】
制御部３４は、ステップＳ０６およびステップＳ０８において、算出された書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第１の設定データ量以上となるか否かの判断を行なう（ステップＳ０９）。第１の設定データ量は、上述のとおり、たとえば、ＦＩＦＯ２４の許容量の３／４である。
【００５２】
ステップＳ０９において、書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第１の設定データ量に達していない場合、制御部３４は、ステップＳ０６およびステップＳ０８において算出された書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第２の設定データ量以下となるか否かの判断を行なう（ステップＳ１１）。ここで、第２の設定データ量とは、上述のとおり、たとえば、ＦＩＦＯ２４の許容量の１／４である。
【００５３】
一方、ステップＳ０９において、書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第１の設定データ量以上となる場合、制御部３４に含まれる制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を上げるための制御電圧信号を出力する。そして、制御電圧信号に応じて、可変周波数クロック生成部１６により周波数を上げて、読み出しクロックを生成する（ステップＳ１０）。そして、制御部３４は、処理をステップＳ０３に戻す。
【００５４】
ステップＳ１１において、書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第２の設定データ量以下となる場合、制御部３４に含まれる制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を下げるための制御電圧信号を出力する。そして、制御電圧信号に応じて、可変周波数クロック生成部１６により周波数を上げて、読み出しクロックを生成する（ステップＳ１２）。そして、制御部３４は、処理をステップＳ０３に戻す。
【００５５】
一方、ステップＳ１１において、書き込みクロックのカウント数の積算値および読み出しクロックのカウント数の積算値との差分が第２の設定データ量以上となる場合、処理をステップＳ０５およびステップＳ０７に戻す。
【００５６】
以上、説明したとおり、ＩＰネットワークを介して伝送されるデータを受信するときに、バッファ内の残量に基づいて、バッファから読み出しクロックに対応する周波数を可変として、送信側のサンプリング周波数に基づくアナログ／デジタル変換クロックに平均的に同期させることにより、データの抜け、たとえば、音声の場合、音切れ等の不具合を防止して、エラーの起きない再生を行なうことができる。
【００５７】
また、たとえば、入力電圧に応じた周波数を生成するためのＶＣＸＯを用いてバッファからデータを読み出すときの読み出し周波数を可変とする場合、コンデンサの充放電特性を利用することにより、ＶＣＸＯに入力される電圧を緩やかに電圧を変化させることができる。その結果、読み出しクロックに対応する周波数を滑らかに変化させることが可能となる。そのため、クロック変化時の再生波形のひずみを抑えることができるので、結果的にエラーの起きない信頼性の高い再生が可能となる。
【００５８】
あるいは、バッファへの書き込みクロックのカウント数の積算値およびバッファからの読み出しクロックのカウント数の積算値の差分をとり、バッファ内データ残量を検出することにより、データ残量に応じて、周波数を可変させて、対応する読み出しクロックの生成を確実に行なうことが可能となる。
【００５９】
［実施の形態２］
本発明の実施の形態２におけるデータ伝送システムの基本構成と各構成の機能は、図１に示した実施の形態１におけるデータ伝送システム１００の基本構成と各構成の機能と同じである。そのため、データ伝送システム１００の基本構成および各構成の機能の説明は繰り返さない。
【００６０】
図４は、本発明の実施の形態２における送信側のデータ伝送装置４００および受信側のデータ伝送装置３００の構成を示す機能ブロック図である。
【００６１】
本発明の実施の形態２において、実施の形態１におけるデータ伝送装置３００の構成と異なる点は、以下のとおりである。
【００６２】
図４を参照して、受信側のデータ伝送装置３００は、データを格納するためのＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）２４と、ＦＩＦＯ２４内のデータ量が外部から設定される所定の残量となるに応じて、残量信号を出力するための残量信号出力部２６を含むバッファ２２を備える。
【００６３】
本発明の実施の形態２において、ＦＩＦＯ２４内のデータ量に応じて、ＦＩＦＯ２４に含まれる残量信号出力部２６により残量信号を出力することにより、可変周波数クロック生成部１６において生成されるデータの読み出しクロックに対応する周波数を制御する。
【００６４】
ＦＩＦＯ２４において、処理の開始当初は、外部から予め設定される読み出し開始データ量となるまで、データ書き込み回路２４ａは、メモリアレイ２４ｂへの書き込みを行なう。読み出し開始データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４の許容量の半分である。書き込まれたデータ量が読み出し開始データ量となるときに、残量信号出力部２６は、読み出しを開始するための残量信号を出力して、ＦＩＦＯ２４に含まれるデータ読み出し回路２４ｃは、読み出しを開始する。
【００６５】
残量信号出力部２６は、ＦＩＦＯ２４内のデータ量が外部から予め設定される第１の設定データ量となるに応じて、ＦＩＦＯ２４内のデータ量が第１の設定データ量以上となることを示す残量信号を制御信号出力部２８に出力する。第１の設定データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４の許容量の３／４である。ＦＩＦＯ２４において、ＦＩＦＯ２４内のデータ量が許容量の３／４以上となるときに残量信号出力部２６により、残量信号が出力される。第１の設定データ量以上となることを示す残量信号に応じて、制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を上げるための制御電圧信号を出力する。
【００６６】
また、残量信号出力部２６は、ＦＩＦＯ２４内のデータ量が外部から予め設定される第２の設定データ量となるに応じて、制御信号出力部２８に、ＦＩＦＯ２４内のデータ量が第２の設定データ量以下となることを示す残量信号を出力する。第２の設定データ量は、特に限定されないが、たとえば、ＦＩＦＯ２４の許容量の１／４である。ＦＩＦＯ２４において、たとえば、ＦＩＦＯ２４内のデータ量が許容量の１／４以下となるときに残量信号出力部２６により、残量信号が出力される。第２の設定データ量以下となることを示す残量信号に応じて、制御信号出力部２８は、可変周波数クロック生成部１６において、生成される読み出しクロックに対応する周波数を下げるための制御電圧信号を出力する。
【００６７】
以上、説明したとおり、ＩＰネットワークを介して伝送されるデータを受信するときに、バッファ内の残量に基づいて、バッファからの読み出しクロックに対応する周波数を可変して、送信側のサンプリング周波数に基づくアナログ／デジタル変換クロックに平均的に同期させることにより、データの抜け、たとえば、音声の場合、音切れ等の不具合を防止して、エラーの起きない再生を行なうことができる。
【００６８】
また、たとえば、入力電圧に応じた周波数を生成するためのＶＣＸＯを用いてバッファからデータを読み出すときの読み出し周波数を可変とする場合、コンデンサの充放電特性を利用することにより、ＶＣＸＯに入力される電圧を緩やかに電圧を変化させることができる。その結果、読み出しクロックに対応する周波数を滑らかに変化させることが可能となる。そのため、クロック変化時の再生波形のひずみを抑えることができるので、結果的にエラーの起きない信頼性の高い再生が可能となる。
【００６９】
バッファ内データ残量の状態を外部出力できるバッファを使用することにより、バッファ内データ残量を検出することにより、データ残量に応じて、周波数を可変させて、対応する読み出しクロックの生成を確実に行なうことができる。
【００７０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７１】
【発明の効果】
以上を説明したとおり、本発明によれば、伝送されるデータを受信する場合、バッファ手段に含まれるデータの量に応じて、バッファ手段からデータを読み出すときの読み出しクロックに対応する周波数を可変とすることにより、データの抜け、たとえば、音声の場合、音切れ等の不具合を防止して、エラーの起きない再生を行なうことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１において、ＩＰネットワーク２００を介してアナログ信号を伝送するためのデータ伝送システム１００について説明するための概略図である。
【図２】本発明の実施の形態１における送信側のデータ伝送装置４００および受信側のデータ伝送装置３００の構成を示す機能ブロック図である。
【図３】本発明の実施の形態１における制御部３４により、ＦＩＦＯ２４内のデータ量の検知に応じて、制御電圧信号を出力するフローチャートである。
【図４】本発明の実施の形態２における送信側のデータ伝送装置４００および受信側のデータ伝送装置３００の構成を示す機能ブロック図である。
【符号の説明】
２端末、４モデム、６電話機、８端末、１０モデム、１２電話機、１４デジタル／アナログ変換部、１６可変周波数クロック生成部、１８蓄電部、２０リードクロックカウンタ、２２バッファ、２４ＦＩＦＯ、２４ａデータ書き込み回路、２４ｂメモリアレイ、２４ｃデータ読み出し回路、２６残量信号出力部、２８制御信号出力部、３０ライトクロックカウンタ、３２ＬＡＮコントローラ、３４制御部、３６記憶部、３８ＬＡＮコントローラ、４０アナログ／デジタル変換部、１００データ伝送システム、２００ＩＰネットワーク、３００、４００データ伝送装置。

Claims

ネットワークから伝送されるＩＰパケットを受け、デジタルデータを抽出するためのデジタルデータ入力手段と、
前記デジタルデータをバッファ処理するために、前記デジタルデータの書き込みおよび読み出しを行なうためのバッファ手段と、
所定の書き込みクロックに基づいて、前記バッファ手段に前記デジタルデータを書き込むためのデータ書き込み手段と、
前記バッファ手段に含まれる前記デジタルデータのデータ量に応じて、制御信号を出力するための制御信号出力手段と、
前記制御信号に応じた可変の周波数を有する読み出しクロックを生成するための可変周波数クロック生成手段と、
前記読み出しクロックに基づいて、前記バッファ手段から前記デジタルデータを読み出すためのデータ読み出し手段と、
前記読み出しクロックに基づいて、読み出した前記デジタルデータをアナログデータに変換して出力するためのデジタル／アナログ変換手段とを備える、データ伝送装置。
前記アナログデータを前記ネットワークに送出するときに、所定のアナログ／デジタル変換クロックに基づいて、前記デジタルデータに変換するためのアナログ／デジタル変換手段をさらに備える、請求項１記載のデータ伝送装置。
前記制御信号出力手段は、出力ノードを有し、
前記データ伝送装置は、前記出力ノードと前記可変周波数クロック生成手段との間に設けられる蓄電手段をさらに備える、請求項１記載のデータ伝送装置。
前記制御信号出力手段は、前記データ量を検知するためのデータ量検知手段を含み、
前記データ量検知手段は、前記データ書き込み手段により書き込まれた前記データ量と前記データ読み出し手段により読み出された前記データ量との差分により、格納されている前記データ量を検知して、検知された前記データ量が所定の残量となるに応じて、前記制御信号を出力する、請求項１記載のデータ伝送装置。
前記バッファ手段は、前記データ量が所定の残量となるときに、前記制御信号出力手段に残量信号を出力するための残量信号出力手段を含み、
前記制御信号出力手段は、前記残量信号に応じて、前記制御信号を出力する、請求項１記載のデータ伝送装置。