【０００１】
【発明の属する技術分野】
本発明は、基板表面にて高清浄度が要求される基板処理方法または半導体装置の製造方法と、その方法の実施に使用する基板処理装置とに関する。
【０００２】
【従来の技術】
半導体装置（デバイス）の高性能化に伴い、成膜時に高清浄度な基板表面が要求されるプロセスが多くなってきている。例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）ではゲート電極形成時及びゲート、ソース、ドレイン部におけるシリコン膜のエピタキシャル成長時、チャネル部へのＳｉＧｅ膜エピタキシャル成長時、Ｂｉｐｏｌａｒ ＴｒａｎｓｉｓｔｏｒではＢａｓｅ層へのＳｉＧｅエピタキシャル成長時、ＤＲＡＭではキャパシタ下部電極の表面積を増加させるＨＳＧ形成時等である。
【０００３】
これらのプロセスを行う場合、基板表面に例えば酸素などの不純物が存在すると成長不良及び欠陥の形成などに繋がる。例えばＨＳＧの形成においては、ウエハの表面状態によりＨＳＧの出来方が異なりやすいという困難性があり、そのため、ＨＳＧを形成するまでのウエハの表面状態を、如何に清浄に保つかが非常に重要な課題となっている（例えば特許文献１参照）。
【０００４】
【特許文献１】特開２０００−１５０８１５号公報
【０００５】
【発明が解決しようとする課題】
このため、例えば高真空にて前記のプロセスを行いウエハ上における不純物等の汚染物質を低減させるが、処理室をシールするために用いられているＯリングから発生するＣ（炭素）やＯ（酸素）等を含むガスやシリコンウエハ上に形成されているＣＶＤ酸化膜から発生するＨ２Ｏ（水分）などによりウエハ上に不純物が付着する可能性がある。
【０００６】
本発明の目的は、基板の処理空間における雰囲気の清浄化が必要なプロセスにおいて、基板の表面に付着する酸素等の不純物を低減する技術を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１の特徴とするところは、処理室内で基板の表面に対し該基板と略平行に処理用ガスを流しながら、該基板を処理する基板処理装置において、前記基板の周囲に処理用ガスにてコーティングしたプレートを設置したことを特徴とする基板処理装置にある。
【０００８】
本発明の第２の特徴とするところは、第１の特徴において、前記基板表面と前記プレート表面は略同一平面上にあることを特徴とする基板処理装置にある。
【０００９】
本発明の第３の特徴とするところは、第１の特徴において、前記プレートの基材は石英からなることを特徴とする基板処理装置にある。
【００１０】
本発明の第４の特徴とするところは、第１の特徴において、前記プレートはリング形状であることを特徴とする基板処理装置にある。
【００１１】
本発明の第５の特徴とするところは、第１の特徴において、前記プレートは前記処理室内に発生した不純物を捕獲することを特徴とする基板処理装置にある。
【００１２】
本発明の第６の特徴とするところは、第１の特徴において、前記処理用ガスはシラン系ガスを含むことを特徴とする基板処理装置にある。
【００１３】
本発明の第７の特徴とするところは、第１の特徴において、前記処理用ガスとはモノシランであり、前記処理とはＨＳＧの形成であることを特徴とする基板処理装置にある。
【００１４】
本発明の第８の特徴とするところは、第１の特徴において、前記処理とは、ゲート電極の形成、またはシリコン膜の形成、またはシリコン膜もしくはシリコンゲルマニウム膜のエピタキシャル成長、またはＨＳＧの形成のいずれかであることを特徴とする基板処理装置にある。
【００１５】
本発明の第９の特徴とするところは、処理室内に基板を搬入する工程と、処理室内で基板の周囲に処理用ガスにてコーティングしたプレートを配置した状態で基板に対して処理用ガスを供給して、基板を処理する工程と、基板を処理室から搬出する工程と、を有することを特徴とする基板処理方法にある。
【００１６】
本発明の第１０の特徴とするところは、第９の特徴において、前記処理とは、ゲート電極の形成、またはシリコン膜の形成、またはシリコン膜もしくはシリコンゲルマニウム膜のエピタキシャル成長、またはＨＳＧの形成のいずれかであることを特徴とする基板処理方法にある。
【００１７】
本発明の第１１の特徴とするところは、処理室内に基板を搬入する工程と、処理室内で基板の周囲に処理用ガスにてコーティングしたプレートを配置した状態で基板に対して処理用ガスを供給して、基板を処理する工程と、基板を処理室から搬出する工程と、を有することを特徴とする半導体装置の製造方法にある。
【００１８】
本発明の第１２の特徴とするところは、第１１の特徴において、前記処理とは、ゲート電極の形成、またはシリコン膜の形成、またはシリコン膜もしくはシリコンゲルマニウム膜のエピタキシャル成長、またはＨＳＧの形成のいずれかであることを特徴とする半導体装置の製造方法にある。
【００１９】
【発明の実施の形態】
図１に、実施の形態による基板処理装置を示す。この基板処理装置は、一度に１枚または２枚の被処理基板としてのウエハＷ（Ｗ１、Ｗ２）を処理可能なホットウォール型の枚葉式装置として構成されている。ウエハＷを処理する処理室１と、処理室１内に処理用ガスを供給するガス供給口２と、処理室１内で１枚または２枚のウエハＷを支持する支持具３と、支持具３を挟んでガス供給口２と反対側に設けられた排気口９とを備え、ウエハＷの周囲に処理用ガスによりコーティングされたプレート１６を配置した状態で、ウエハＷ表面と略並行に処理用ガスを流してウエハＷを処理するようにしたことを特徴とするものである。本実施の形態では、この基板処理装置を用いてＨＳＧを形成する処理を行う場合について説明する。
【００２０】
反応管１５により形成される処理室１は、ゲートバルブ７を介して搬送室８と連結されている。処理室１のガス供給口２には、処理用ガスとしてのモノシランガス（ＳｉＨ４）やパージ用ガスとしての窒素ガス等の不活性ガスを供給する供給ラインが接続されている。モノシランは、ジシランよりも成長速度が遅いので、ＨＳＧの形成を制御し易い。またモノシランは、シリコンを含む化合物ガスの中でジクロルシランよりも低温で成長するので、下地のアモルファスシリコン膜が結晶化されないようにするのに有効である。尚、モノシランガスの流量は、所定流量となるように図示せぬ流量制御手段によって制御される。
【００２１】
一方、処理室１内におけるウエハＷ１、Ｗ２を挟んでガス供給口２の反対側には、真空ポンプ１０に通じる排気口９が接続されている。従って、ガス供給口２から供給されたＳｉＨ４ガスは、ウエハＷ１、Ｗ２に対し該ウエハＷ１、Ｗ２の平坦面と略平行に一方向に流された後、排気口９を経由し真空ポンプ１０で吸引される。
【００２２】
支持具３は、ウエハＷ１、Ｗ２を上下２段に中心を揃えて棚状に保持する。支持具３はウエハＷ１、Ｗ２の周囲に配置されるリング状のプレート１６を具備している（詳細は後述する）。このリング状プレート１６のリングの内側に設けられた後述する支持部１７によってウエハＷ１、Ｗ２が支持される。なおプレート１６の形状は、特に限定されるものではなく、平面視において、その外形が四角形、楕円形、又は非対称な円形等であってもよい。
【００２３】
さらに支持具３は、ウエハＷ１、Ｗ２の間に、これらウエハＷ１、Ｗ２と並列に、後述するヒータ４、５からの熱を遮断する熱遮断プレート６を保持している。熱遮断プレート６は、ウエハＷ１、Ｗ２と同様に平面視円形に形成されており、その径はプレート１６の外径と等しくされている。但し、熱遮断プレート６の径はプレート１６の外径より大きくしてもよい。また、熱遮断プレート６の形状は、特に限定されるものではなく、平面視において、四角形、楕円形、又は非対称な円形等であってもよい。
【００２４】
ヒータ４、５は、処理室１の外において該処理室１を上下に挟み込むように配置されている。上側のヒータ４は、上側のウエハＷ１の上平坦面に対向する位置に配置されている。下側のヒータ５は、下側のウエハＷ２の下平坦面に対向する位置に配置されている。
【００２５】
これら対面式のヒータ４、５は上下で構造が同じである。ヒータ４、５の各々は、複数（例えば５つ）に分割されてなる分割型抵抗加熱ヒータである。加熱源として、分割抵抗加熱ヒータを採用したことにより、温度均一性を短時間で確保することが容易である。また、分割された各部を独立して通電制御することにより、ＨＳＧ膜の安定形成に必要なウエハＷの温度分布を±０．５℃に保てる。尚、ヒータ４、５は、図示せぬ温度制御手段によって、それぞれ独立に通電制御される。
【００２６】
また、これらヒータ４、５の周りには、それぞれ該ヒータを取り囲むようにしてそれぞれ断熱材１１、１２が設けられている。
【００２７】
図２（ａ）は、支持具３のプレート１６を平面方向からみた図であり、図２（ｂ）は、その断面図を示す。図２（ａ）に示すように、プレート１６はリング形状であり、ウエハＷの周囲に同心円状に配置されている。プレート１６には、ウエハＷが平面方向に遊びをもって通過し得るサイズを有し、当該プレート１６の厚さ方向に貫通する貫通口１８が形成されている。この貫通口１８の下側の開口部には、ウエハＷの裏面を支持する少なくとも３つ（ここでは４つ）の支持爪１７が設けられている。これら支持爪１７によってウエハＷの支持部が構成されている。
【００２８】
また、図２（ｂ）に示すように、プレート１６は、ウエハＷと略同じ厚さであり、貫通口１８の上側の開口部から支持爪１７のウエハ載置面までの深さを、ウエハＷの厚さと略一致させている。これにより、当該各支持爪１７によってウエハＷが支持されたときには、該ウエハＷの表面と、プレート１６の表面とが略同一平面上に配置されることになる。
【００２９】
また、貫通口１８は、平面視においてプレート１６の略中央に形成されている。従って、各支持爪１７によってウエハＷが支持されたときには、該ウエハＷの周囲に当該プレート１６が配置される（ウエハＷはその全周がプレート１６によって取り囲まれる）ことになる。すなわち、プレート１６は、該プレート１６の支持爪１７によりウエハＷを支持したときに、平面視においてウエハＷがプレート１６からはみ出さないサイズを有している。
【００３０】
このプレート１６は、処理室１内におけるウエハＷ１、Ｗ２及び処理室１内雰囲気に含まれるＣ（炭素）やＯ（酸素）やＨ２Ｏ（水分）等の不純物等の汚染物質を捕獲するための不純物捕獲プレートとして構成されている。効率良く不純物を捕獲（ゲッタリング）するために、プレート１６は不純物の捕獲確率がシリコンと同等かそれ以上の物質の原料ガスでコーティングするのが好ましい。本実施形態では、ウエハＷ１、Ｗ２の処理用ガスと同一のガス（ここではＳｉＨ４ガス）でプレート１６をコーティングしている。
【００３１】
またプレート１６の素材（基材）としては、石英（ＳｉＯ２）やＳｉＣ等が挙げられるが、Ｃによる汚染を防止できるという観点からは石英が好ましい。本実施形態では基材を石英としている。またプレート１６の表面には凹凸を形成するのが好ましい。例えば、石英からなる板状体の平坦面に凹凸を形成し、該凹凸が形成された面を処理用ガス（ここではＳｉＨ４ガス）でコーティングしてなるプレート１６を用いてもよい。
【００３２】
またウエハＷ１、Ｗ２の間に配置される熱遮断プレート６についても、ゲッタリング用プレート１６と同様に、不純物の捕獲確率がシリコンと同等かそれ以上の物質の原料ガスでコーティングするのが好ましい。本実施では、ウエハＷ１、Ｗ２の処理用ガスと同一のガス（ここではＳｉＨ４ガス）で熱遮断プレート６をコーティングしている。また熱遮断プレート６の素材（基材）については、石英やＳｉＣ等が挙げられるが、Ｃ（炭素）による汚染を防止できるという観点からは石英が好ましい。本実施形態では基材を石英としている。また熱遮断プレート６の表面には凹凸を形成するのが好ましい。本実施形態では、石英からなる板状体の平坦面に凹凸を形成し、該凹凸が形成された面を処理用ガス（ここではＳｉＨ４ガス）でコーティングしてなる熱遮断プレート６を用いる。ここで、凹凸の形状は任意である。
【００３３】
以下、半導体デバイスの製造工程の一工程として、本基板処理装置を用いてＨＳＧを形成する方法について説明する。
【００３４】
前提として、ウエハＷ１、Ｗ２には、ＨＳＧの下地となるアモルファスシリコン膜を形成しておく。また、アモルファスシリコン膜が形成されたウエハＷ１、Ｗ２を、例えば希釈フッ酸水溶液で洗浄しておく。これにより、ウエハＷ１、Ｗ２上における自然酸化膜やＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ等の混合液によって形成される化学酸化膜等が除去される。
【００３５】
まず、搬送室８と処理室１との圧力を窒素パージにより近似させる。そして、ゲートバルブ７を開けた後、上記の洗浄済みウエハＷ１、Ｗ２を搬送室８に配置されたウエハ搬送ロボットにより処理室１内に搬入する（基板搬入工程）。搬送室８は、常に窒素でパージされており、該搬送室８内の不純物物質がウエハＷ１、Ｗ２の表面に付着しないようにしている。
【００３６】
次いで、これら２枚のウエハＷ１、Ｗ２を、ウエハ搬送ロボットにより支持具３に移載する。ウエハＷ１、Ｗ２は、処理室１内において、熱遮断プレート６を挟み込むように配置される。ウエハＷ１、Ｗ２は、それぞれプレート１６の貫通口１８に設けられた各支持爪１７により支持される。これにより、ウエハＷ１、Ｗ２はプレート１６の貫通口１８内部に収まり、リング状のプレート１６がウエハＷ１、Ｗ２の周囲に配置された状態となる。
【００３７】
次いで、基板処理工程を行う。まず処理室１内に搬入されたウエハＷ１、Ｗ２は、ヒータ４、５によって、予め設定された温度（例えば５５０〜６２０℃）で温度安定化が図られる。このとき、ヒータ４、５をそれぞれ個別に給電制御する。ここで、温度安定時間は例えば５分である。また、温度安定化のときにおける処理室１内の雰囲気は、高真空又はアモルファスシリコン膜と反応しない非反応性ガス（例えば窒素ガス等の不活性ガス）雰囲気とする。
【００３８】
次いで、ガス供給口２からＳｉＨ４ガスを供給する。すると、ウエハＷ１、Ｗ２の表面に対し該ウエハと略平行にＳｉＨ４ガスが流れる。これにより、ウエハＷ１、Ｗ２におけるアモルファスシリコン膜の表面に微細な結晶核が形成される。ここで、ＳｉＨ４ガスは、例えば毎分２５〜２００ｃｃの割合で、２〜４０分流す。
【００３９】
次いで、ＳｉＨ４ガスの供給を止め、アモルファスシリコンの表面に形成した結晶核をシリコン原子のマイグレーションにより成長させる。これにより、アモルファスシリコン膜上にＨＳＧが形成される。ここで、ＨＳＧの成長時間は、例えば３〜３０分である。
【００４０】
次いで、処理室１にてＨＳＧ形成した後、ゲートバルブ７を開け、搬送室８に配置されたウエハ搬送ロボットにより処理室１内の処理済みウエハＷ１、Ｗ２を搬出して、当該処理を終了する。
【００４１】
本基板処理装置によれば、次のような効果が得られる。
（１）プレート１６をウエハＷの周囲に配置した状態で処理するようにしたので、ウエハＷに付着しようとする不純物を該ウエハＷではなくプレート１６に付着させることができる。これにより、プレート１６を用いない場合に比べると、ウエハＷに付着する不純物を飛躍的に低減できる。また、プレート１６は、ウエハＷと略平行に配置されるので、処理室１内におけるＳｉＨ４ガスの流れを乱さずに、不純物を適切に捕獲できる。
【００４２】
（２）プレート１６はリング状に形成されており、このリング形状のプレート表面が、不純物を付着させる不純物付着領域として機能する。これにより例えば、未処理ウエハＷを処理室１へ搬送する際に、カセット室や搬送室８等から該処理室１内へ流れ込んでしまった不純物、処理室１内を外部からシールするＯリング（図示せず）等のシール部材におけるリークによって処理室１内に侵入した不純物、又は該Ｏリングその他の部品から放出したガス中の不純物等が、ウエハＷに付着する前に、プレート１６における不純物付着領域で捕獲される。従って、ウエハＷに付着する不純物を低減でき、その結果、ウエハ表面の清浄度が向上して、ＨＳＧ成長阻害を防止できる。
【００４３】
（３）処理室１で行われるＨＳＧの形成処理は、ウエハＷ表面状態に大きく影響を受けるプロセスである。ここで、ウエハＷ表面の清浄度は、処理室１の雰囲気に依存するところが大きい。そのため処理室１の構造的な改善並びに使用部品の見直しによる、例えばＯ２、Ｈ２Ｏ等外部からのリークや放出ガスの低減を図り、高清浄化を図ることが望まれる。この要請に対して本実施の形態によれば、不純物を捕獲するためのプレート１６を用いることにより、従来の処理室の構造並びに使用部品を何ら変更することなく、ウエハＷ表面の高清浄化を図ることを達成できる。
【００４４】
以上において、プレート１６には、ウエハＷの処理ガスと同一のガスであるＳｉＨ４ガス、もしくは不純物の捕獲確率がシリコンと同等かそれ以上の物質のガスを用いてシリコン（Ｓｉ）のコーティングを施しておくのが好ましい。Ｓｉのコーティングは、プレート１６の表面だけに施しても良いが、全表面をシリコンでコーティングしてもよい。このようにすれば、プレート１６の不純物付着効果を一層向上できる。
【００４５】
（４）また、並列に支持されたウエハＷ１、Ｗ２の間に、これらウエハと並列に熱遮断プレート６を配置した状態で、当該各ウエハＷ１、Ｗ２をヒータ４、５によって加熱するようにしたので、ヒータ４が下段のウエハＷ２に与える熱、及びヒータ５が上段のウエハＷ１に与える熱が、それぞれ熱遮断プレート６によって遮断されるか又は少なくとも緩和される。従って、ウエハＷ１、Ｗ２の表面（被処理面）の温度をそれぞれヒータ４、５によって個別に温度制御できる。これにより、ウエハ内及びウエハ間の温度分布を容易に均一にできる。その結果、ウエハ内、ウエハ間、及びバッチ間におけるＨＳＧ形成処理の均一性を向上できる。
【００４６】
（５）詳細には、本基板処理装置において、一対のヒータ４、５は、処理室１の外に配置されている。即ち、本基板処理装置は、ホットウォール型である。そのため、基板処理工程においては、処理室１の壁温度も高温になり、この壁からの輻射熱がウエハに与えられることになる。これに対し、熱遮断プレート６を用いることにより、ウエハＷ１の上平坦面に対向する壁からウエハＷ２に至る輻射熱、及びウエハＷ２の下平坦面に対向する壁からウエハＷ１に至る輻射熱が、それぞれ熱遮断プレート６によって、遮断されるか又は少なくとも緩和される。従って、各ヒータ４（５）の給電制御の応答が、ウエハＷ２（Ｗ１）の表面温度にあらわれにくい。そこで、ヒータ４（５）を用いてウエハＷ１（Ｗ２）の表面温度を個別に制御できるから、各ウエハの表面温度の制御が容易になる。その結果、２枚葉処理の均一性を向上できる。
【００４７】
（６）ウエハＷ１、Ｗ２を、これらウエハＷ１、Ｗ２の間に熱遮断プレート６を配置した状態で処理するようにしたので、ウエハＷ１、Ｗ２に付着しようとする不純物を該ウエハＷではなく熱遮断プレート６に付着させることができる。従って、不純物捕獲用のプレート１６による不純物除去作用と相俟って、ウエハＷに付着する不純物を更に低減できる。その結果、ウエハ表面の清浄度が向上して、ＨＳＧ成長阻害を防止できる。熱遮断プレート６は、ウエハＷの処理ガスでコーティングされているから、コーティングの無いプレートに比べると、不純物の捕獲確率を向上できる。
【００４８】
〔実施例〕
不純物捕獲用プレート１６を用いた場合と用いない場合とにおける面内でのＨＳＧの大きさのバラツキ具合を表すグラフを図３に示した。縦軸には、ＨＳＧに光を当てたときの反射率をとっている。反射率が高い程、ＨＳＧが大きいということを表す。横軸には、ウエハの面上におけるガス上流側をＦ（Ｆｒｏｎｔ）、ガス下流側をＢ（Ｂａｃｋ）とした場合のＦからＢにわたる位置座標（Ｆ→Ｂ座標）をとっている。ここでは、ウエハのノッチがＦに、トップがＢにそれぞれ対応している。
【００４９】
プレート１６を用いてＨＳＧを形成した場合には、図３において白丸にて示すように、グラフが略水平となった。これは、ＨＳＧの大きさのウエハ面内均一性が良好であることを示す。
【００５０】
一方、プレート１６を用いずにＨＳＧを形成した場合には、図３においてＸにて示すように、グラフに変動がみられた。特に、ガス最上流側（ノッチの部分）と最下流側（トップの部分）のＨＳＧ反射率がその他の部分に比べ低下している。これは、ウエハ面上における周端部のＨＳＧが、中央部のＨＳＧよりも小さくなってしまっており、ＨＳＧの大きさのウエハ面内均一性が良好ではないことを示す。
【００５１】
尚、プレート１６は、特に上記のもの限定される訳ではなく、適宜設計変更可能である。例えば、プレート１６には、上記貫通口１８に代えて、ザグリ等の有底の凹部を形成することとしてもよい。この場合は、支持爪１７が不要になり、ウエハＷが凹部の底面で支持されることになる。また、該凹部の深さをウエハＷの厚さと略一致させることにより、この凹部の底面によりウエハＷが支持されたときには、該ウエハＷの表面と、プレートの表面とが略同一平面上に配置されることになる。
【００５２】
また、本発明は、ＨＳＧの形成処理のみならず、成膜時に高清浄度の基板表面が要求されるプロセス、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）におけるゲート電極形成処理、及びゲート、ソース、ドレイン部におけるシリコン膜のエピタキシャル成長処理、チャネル部へのＳｉＧｅ膜エピタキシャル成長処理、Ｂｉｐｏｌａｒ ＴｒａｎｓｉｓｔｏｒにおけるＢａｓｅ層へのＳｉＧｅエピタキシャル成長処理等にも適用できる。
【００５３】
【発明の効果】
本発明によれば、基板の処理空間における雰囲気の清浄化が必要なプロセスにおいて、該基板の表面に付着する不純物を低減できる。
【図面の簡単な説明】
【図１】実施の形態による基板処理装置を示す図である。
【図２】プレートの一態様を示す概略図であり、（ａ）は平面図、（ｂ）はその断面図である。
【図３】本発明の一実施例と比較例のウエハの面内におけるＨＳＧの大きさのバラツキを表したグラフである。
【符号の説明】
１ 処理室
２ ガス供給口
３ 支持具
４、５ ヒータ（加熱源）
９ 排気口
１６ プレート
Ｗ（Ｗ１、Ｗ２） ウエハ（基板）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate processing method or a semiconductor device manufacturing method that requires high cleanliness on a substrate surface, and a substrate processing apparatus used for implementing the method.
[0002]
[Prior art]
As the performance of semiconductor devices (devices) increases, the number of processes that require a highly clean substrate surface during film formation is increasing. For example, in a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), at the time of forming a gate electrode and at the time of epitaxial growth of a silicon film at a gate, a source and a drain, at the time of epitaxial growth of a SiGe film at a channel portion, at the time of SiGe epitaxial growth on a Bipolar Transistor, and at the time of SiGe epitaxial growth. In the case of DRAM, this is at the time of HSG formation for increasing the surface area of the capacitor lower electrode.
[0003]
In performing these processes, the presence of impurities such as oxygen on the surface of the substrate leads to poor growth and formation of defects. For example, in the formation of HSG, there is a difficulty that the HSG is easily formed depending on the surface state of the wafer. Therefore, it is very important how to keep the surface state of the wafer clean until the HSG is formed. This is an issue (see, for example, Patent Document 1).
[0004]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2000-150815
[Problems to be solved by the invention]
Therefore, for example, the above process is performed in a high vacuum to reduce contaminants such as impurities on the wafer. However, C (carbon) and O (oxygen) generated from the O-ring used to seal the processing chamber are used. ) And H 2 O (moisture) generated from a CVD oxide film formed on a silicon wafer.
[0006]
An object of the present invention is to provide a technique for reducing impurities such as oxygen adhering to the surface of a substrate in a process that requires cleaning of an atmosphere in a processing space of the substrate.
[0007]
[Means for Solving the Problems]
According to a first feature of the present invention, in a substrate processing apparatus for processing a substrate while flowing a processing gas substantially parallel to the surface of the substrate in a processing chamber, a processing gas is provided around the substrate. A substrate processing apparatus is provided with a gas-coated plate.
[0008]
A second aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein the substrate surface and the plate surface are substantially coplanar.
[0009]
A third aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein a base material of the plate is made of quartz.
[0010]
A fourth aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein the plate has a ring shape.
[0011]
A fifth aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein the plate captures impurities generated in the processing chamber.
[0012]
A sixth aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein the processing gas contains a silane-based gas.
[0013]
A seventh aspect of the present invention is the substrate processing apparatus according to the first aspect, wherein the processing gas is monosilane, and the processing is HSG formation.
[0014]
According to an eighth aspect of the present invention, in the first aspect, the treatment is any one of formation of a gate electrode, formation of a silicon film, epitaxial growth of a silicon film or a silicon germanium film, or formation of an HSG. The substrate processing apparatus is characterized in that:
[0015]
According to a ninth feature of the present invention, a step of carrying a substrate into a processing chamber and a step of applying a processing gas to a substrate in a state where a plate coated with a processing gas is arranged around the substrate in the processing chamber. A substrate processing method includes a step of supplying and processing a substrate, and a step of carrying out the substrate from a processing chamber.
[0016]
According to a tenth feature of the present invention, in the ninth feature, the treatment is any one of formation of a gate electrode, formation of a silicon film, epitaxial growth of a silicon film or a silicon germanium film, or formation of an HSG. The substrate processing method is characterized in that:
[0017]
According to an eleventh feature of the present invention, a step of carrying a substrate into a processing chamber and a step of applying a processing gas to a substrate in a state where a plate coated with a processing gas is arranged around the substrate in the processing chamber. A method for manufacturing a semiconductor device, comprising: supplying and processing a substrate; and carrying out the substrate from a processing chamber.
[0018]
According to a twelfth feature of the present invention, in the eleventh feature, the treatment is any one of formation of a gate electrode, formation of a silicon film, epitaxial growth of a silicon film or a silicon germanium film, or formation of an HSG. A method for manufacturing a semiconductor device, characterized in that:
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a substrate processing apparatus according to an embodiment. This substrate processing apparatus is configured as a hot wall type single wafer processing apparatus capable of processing one or two wafers W (W1, W2) as substrates to be processed at a time. A processing chamber 1 for processing a wafer W, a gas supply port 2 for supplying a processing gas into the processing chamber 1, a support 3 for supporting one or two wafers W in the processing chamber 1, and a support The gas supply port 2 is disposed on the opposite side of the gas supply port 2 and the exhaust port 9 is provided. The plate 16 coated with the processing gas is disposed around the wafer W, and the processing is performed substantially in parallel with the surface of the wafer W. The processing gas is flowed to process the wafer W. In this embodiment, a case where a process for forming an HSG is performed using this substrate processing apparatus will be described.
[0020]
The processing chamber 1 formed by the reaction tube 15 is connected to the transfer chamber 8 via the gate valve 7. A supply line for supplying an inert gas such as a monosilane gas (SiH 4 ) as a processing gas or a nitrogen gas as a purge gas is connected to a gas supply port 2 of the processing chamber 1. Since monosilane has a slower growth rate than disilane, it is easy to control the formation of HSG. In addition, since monosilane grows at a lower temperature than dichlorosilane in a compound gas containing silicon, it is effective to prevent the underlying amorphous silicon film from being crystallized. The flow rate of the monosilane gas is controlled by a flow rate control means (not shown) so as to be a predetermined flow rate.
[0021]
On the other hand, an exhaust port 9 communicating with a vacuum pump 10 is connected to the opposite side of the gas supply port 2 across the wafers W1 and W2 in the processing chamber 1. Accordingly, the SiH 4 gas supplied from the gas supply port 2 flows in one direction substantially parallel to the flat surfaces of the wafers W1 and W2 with respect to the wafers W1 and W2, and then passes through the exhaust port 9 and the vacuum pump 10 Is sucked in.
[0022]
The support 3 holds the wafers W1 and W2 in a shelf shape with their centers aligned vertically in two stages. The support 3 includes a ring-shaped plate 16 disposed around the wafers W1 and W2 (details will be described later). The wafers W1 and W2 are supported by a support portion 17 described below provided inside the ring of the ring-shaped plate 16. The shape of the plate 16 is not particularly limited, and may have a quadrangular, elliptical, or asymmetric circular shape in plan view.
[0023]
Further, the support 3 holds a heat blocking plate 6 between the wafers W1 and W2, in parallel with the wafers W1 and W2, for blocking heat from heaters 4 and 5 described later. The heat blocking plate 6 is formed in a circular shape in plan view similarly to the wafers W1 and W2, and has a diameter equal to the outer diameter of the plate 16. However, the diameter of the heat blocking plate 6 may be larger than the outer diameter of the plate 16. Further, the shape of the heat blocking plate 6 is not particularly limited, and may be a quadrangle, an ellipse, an asymmetric circle, or the like in plan view.
[0024]
The heaters 4 and 5 are disposed outside the processing chamber 1 so as to sandwich the processing chamber 1 vertically. The upper heater 4 is arranged at a position facing the upper flat surface of the upper wafer W1. The lower heater 5 is arranged at a position facing the lower flat surface of the lower wafer W2.
[0025]
These face-to-face heaters 4 and 5 have the same structure at the top and bottom. Each of the heaters 4 and 5 is a split-type resistance heater divided into a plurality (for example, five). By employing a split resistance heater as a heating source, it is easy to secure temperature uniformity in a short time. Further, the temperature distribution of the wafer W required for stable formation of the HSG film can be maintained at ± 0.5 ° C. by independently controlling the energization of each of the divided portions. The heaters 4 and 5 are independently controlled to be energized by temperature control means (not shown).
[0026]
Insulating materials 11 and 12 are provided around the heaters 4 and 5 so as to surround the heaters.
[0027]
FIG. 2A is a view of the plate 16 of the support 3 as viewed in a plane direction, and FIG. 2B is a cross-sectional view thereof. As shown in FIG. 2A, the plate 16 has a ring shape and is arranged concentrically around the wafer W. The plate 16 has a size through which the wafer W can pass with play in the plane direction, and has a through hole 18 formed through the plate 16 in the thickness direction. At least three (four in this case) support claws 17 that support the back surface of the wafer W are provided in the lower opening of the through-hole 18. These support claws 17 form a support portion for the wafer W.
[0028]
Further, as shown in FIG. 2B, the plate 16 has substantially the same thickness as the wafer W, and the depth from the upper opening of the through hole 18 to the wafer mounting surface of the support claws 17 The thickness is substantially equal to the thickness of W. As a result, when the wafer W is supported by the support claws 17, the surface of the wafer W and the surface of the plate 16 are arranged on substantially the same plane.
[0029]
The through hole 18 is formed substantially at the center of the plate 16 in a plan view. Therefore, when the wafer W is supported by each of the support claws 17, the plate 16 is disposed around the wafer W (the entire periphery of the wafer W is surrounded by the plate 16). That is, the plate 16 has a size such that the wafer W does not protrude from the plate 16 in a plan view when the wafer W is supported by the support claws 17 of the plate 16.
[0030]
The plate 16 captures contaminants such as impurities such as C (carbon), O (oxygen) and H 2 O (moisture) contained in the wafers W1 and W2 in the processing chamber 1 and the atmosphere in the processing chamber 1. As an impurity capture plate. In order to efficiently capture (getter) impurities, the plate 16 is preferably coated with a source gas of a substance having an impurity capture probability equal to or higher than that of silicon. In the present embodiment, the plate 16 is coated with the same gas (here, SiH 4 gas) as the processing gas for the wafers W1 and W2.
[0031]
As a material (base material) of the plate 16, quartz (SiO 2 ), SiC, or the like can be used, and quartz is preferable from the viewpoint of preventing contamination by carbon. In this embodiment, the base material is quartz. Further, it is preferable to form irregularities on the surface of the plate 16. For example, a plate 16 may be used in which unevenness is formed on a flat surface of a plate made of quartz, and the surface on which the unevenness is formed is coated with a processing gas (here, SiH 4 gas).
[0032]
Also, as with the gettering plate 16, it is preferable that the thermal insulation plate 6 disposed between the wafers W1 and W2 is coated with a source gas of a substance having a capture probability of impurities equal to or higher than that of silicon. In the present embodiment, the heat shielding plate 6 is coated with the same gas (here, SiH 4 gas) as the processing gas for the wafers W1 and W2. In addition, as a material (base material) of the heat blocking plate 6, quartz, SiC, or the like can be used, but quartz is preferable from the viewpoint that contamination by C (carbon) can be prevented. In this embodiment, the base material is quartz. Further, it is preferable to form irregularities on the surface of the heat shielding plate 6. In the present embodiment, a heat blocking plate 6 is used in which unevenness is formed on a flat surface of a plate-shaped body made of quartz, and the surface on which the unevenness is formed is coated with a processing gas (here, SiH 4 gas). Here, the shape of the unevenness is arbitrary.
[0033]
Hereinafter, a method of forming an HSG using the present substrate processing apparatus will be described as one step of a semiconductor device manufacturing process.
[0034]
As a premise, an amorphous silicon film serving as a base of the HSG is formed on the wafers W1 and W2. Further, the wafers W1 and W2 on which the amorphous silicon film is formed are washed with, for example, a diluted hydrofluoric acid aqueous solution. As a result, a natural oxide film on the wafers W1 and W2, a chemical oxide film formed by a mixed solution of NH 4 OH + H 2 O 2 + H 2 O, and the like are removed.
[0035]
First, the pressure between the transfer chamber 8 and the processing chamber 1 is approximated by nitrogen purge. After the gate valve 7 is opened, the above-mentioned cleaned wafers W1 and W2 are loaded into the processing chamber 1 by the wafer transfer robot arranged in the transfer chamber 8 (substrate transfer step). The transfer chamber 8 is always purged with nitrogen to prevent impurity substances in the transfer chamber 8 from adhering to the surfaces of the wafers W1 and W2.
[0036]
Next, these two wafers W1 and W2 are transferred to the support 3 by the wafer transfer robot. The wafers W1 and W2 are arranged in the processing chamber 1 so as to sandwich the heat blocking plate 6. The wafers W1 and W2 are supported by respective support claws 17 provided in the through holes 18 of the plate 16, respectively. As a result, the wafers W1 and W2 are accommodated in the through holes 18 of the plate 16, and the ring-shaped plate 16 is placed around the wafers W1 and W2.
[0037]
Next, a substrate processing step is performed. First, the heaters 4 and 5 stabilize the wafers W1 and W2 carried into the processing chamber 1 at a preset temperature (for example, 550 to 620 ° C.). At this time, the power supply to the heaters 4 and 5 is individually controlled. Here, the temperature stabilization time is, for example, 5 minutes. The atmosphere in the processing chamber 1 at the time of temperature stabilization is a high vacuum or a non-reactive gas (for example, an inert gas such as a nitrogen gas) atmosphere that does not react with the amorphous silicon film.
[0038]
Next, SiH 4 gas is supplied from the gas supply port 2. Then, SiH 4 gas flows on the surfaces of the wafers W1 and W2 substantially in parallel with the wafers. Thereby, fine crystal nuclei are formed on the surfaces of the amorphous silicon films on the wafers W1 and W2. Here, the SiH 4 gas is flowed, for example, at a rate of 25 to 200 cc per minute for 2 to 40 minutes.
[0039]
Next, supply of the SiH 4 gas is stopped, and crystal nuclei formed on the surface of the amorphous silicon are grown by migration of silicon atoms. As a result, HSG is formed on the amorphous silicon film. Here, the growth time of the HSG is, for example, 3 to 30 minutes.
[0040]
Next, after the HSG is formed in the processing chamber 1, the gate valve 7 is opened, and the processed wafers W1 and W2 in the processing chamber 1 are unloaded by the wafer transfer robot arranged in the transfer chamber 8, and the processing is terminated. .
[0041]
According to the present substrate processing apparatus, the following effects can be obtained.
(1) Since the processing is performed in a state where the plate 16 is arranged around the wafer W, the impurities to be attached to the wafer W can be attached not to the wafer W but to the plate 16. Thereby, compared to the case where the plate 16 is not used, the impurities attached to the wafer W can be remarkably reduced. Further, since the plate 16 is disposed substantially parallel to the wafer W, impurities can be appropriately captured without disturbing the flow of the SiH 4 gas in the processing chamber 1.
[0042]
(2) The plate 16 is formed in a ring shape, and the ring-shaped plate surface functions as an impurity-attached region to which impurities are attached. Thus, for example, when the unprocessed wafer W is transferred to the processing chamber 1, impurities flowing into the processing chamber 1 from the cassette chamber or the transfer chamber 8 or the like, an O-ring ( Before the impurities that have entered the processing chamber 1 due to a leak in a sealing member such as a sealing member such as the O-ring or the impurities in the gas released from the O-ring or other components adhere to the wafer W, the impurities adhere to the plate 16. Captured in the area. Therefore, impurities adhering to the wafer W can be reduced, and as a result, the cleanliness of the wafer surface can be improved and HSG growth inhibition can be prevented.
[0043]
(3) The HSG forming process performed in the processing chamber 1 is a process that is greatly affected by the surface state of the wafer W. Here, the cleanliness of the surface of the wafer W largely depends on the atmosphere of the processing chamber 1. For this reason, it is desired to improve the cleanliness of the processing chamber 1 by improving the structure of the processing chamber 1 and reviewing the parts to be used, for example, to reduce leakage and outgas from the outside such as O 2 and H 2 O. In response to this request, according to the present embodiment, by using the plate 16 for capturing impurities, the surface of the wafer W can be highly purified without changing the structure of the conventional processing chamber and the parts used. That can be achieved.
[0044]
In the above, the plate 16 is coated with silicon (Si) using SiH 4 gas, which is the same gas as the processing gas for the wafer W, or a gas of a substance having a capture probability of impurities equal to or higher than that of silicon. It is preferable to keep it. The coating of Si may be performed only on the surface of the plate 16, or the entire surface may be coated with silicon. In this way, the effect of the plate 16 for adhering impurities can be further improved.
[0045]
(4) In addition, the wafers W1 and W2 are heated by the heaters 4 and 5 in a state where the heat blocking plate 6 is arranged in parallel with the wafers W1 and W2 supported in parallel. Therefore, the heat applied by the heater 4 to the lower wafer W2 and the heat applied by the heater 5 to the upper wafer W1 are blocked or at least reduced by the heat blocking plate 6, respectively. Therefore, the temperatures of the surfaces (processed surfaces) of the wafers W1 and W2 can be individually controlled by the heaters 4 and 5, respectively. Thereby, the temperature distribution in the wafer and between the wafers can be easily made uniform. As a result, the uniformity of the HSG forming process within a wafer, between wafers, and between batches can be improved.
[0046]
(5) Specifically, in the present substrate processing apparatus, the pair of heaters 4 and 5 are arranged outside the processing chamber 1. That is, the present substrate processing apparatus is of a hot wall type. Therefore, in the substrate processing step, the wall temperature of the processing chamber 1 also becomes high, and radiant heat from this wall is given to the wafer. On the other hand, by using the heat blocking plate 6, the radiant heat from the wall facing the upper flat surface of the wafer W1 to the wafer W2 and the radiant heat from the wall facing the lower flat surface of the wafer W2 to the wafer W1 are respectively reduced. The heat shield plate 6 blocks or at least mitigates it. Therefore, the response of the power supply control of each heater 4 (5) is unlikely to appear on the surface temperature of the wafer W2 (W1). Then, since the surface temperature of the wafer W1 (W2) can be individually controlled using the heater 4 (5), the control of the surface temperature of each wafer becomes easy. As a result, the uniformity of the two-wafer processing can be improved.
[0047]
(6) Since the wafers W1 and W2 are processed in a state where the heat blocking plate 6 is disposed between the wafers W1 and W2, impurities to be attached to the wafers W1 and W2 are not heated by the wafer W but by the heat. It can be attached to the blocking plate 6. Therefore, the impurities adhering to the wafer W can be further reduced in combination with the impurity removing action of the impurity capturing plate 16. As a result, the cleanliness of the wafer surface is improved, and HSG growth inhibition can be prevented. Since the thermal insulation plate 6 is coated with the processing gas of the wafer W, the capture probability of impurities can be improved as compared with a plate without the coating.
[0048]
〔Example〕
FIG. 3 is a graph showing the degree of variation in the size of HSG in the plane when the impurity capturing plate 16 is used and when it is not used. The vertical axis represents the reflectance when light is applied to the HSG. The higher the reflectivity, the higher the HSG. The horizontal axis indicates the position coordinates (F → B coordinates) from F to B when the gas upstream side on the wafer surface is F (Front) and the gas downstream side is B (Back). Here, the notch of the wafer corresponds to F, and the top corresponds to B.
[0049]
When the HSG was formed using the plate 16, the graph was substantially horizontal as shown by the white circles in FIG. This indicates that the in-plane uniformity of the HSG size is good.
[0050]
On the other hand, when the HSG was formed without using the plate 16, the graph showed fluctuation as indicated by X in FIG. In particular, the HSG reflectance on the most upstream side (notch portion) and the most downstream side (top portion) of the gas is lower than those of the other portions. This indicates that the HSG at the peripheral edge on the wafer surface is smaller than the HSG at the central portion, and that the uniformity of the HSG size within the wafer surface is not good.
[0051]
The plate 16 is not particularly limited to the above-mentioned one, and the design can be changed as appropriate. For example, the plate 16 may be formed with a recess having a bottom, such as a counterbore, instead of the through hole 18. In this case, the support claws 17 become unnecessary, and the wafer W is supported on the bottom surface of the concave portion. Further, by making the depth of the concave portion substantially equal to the thickness of the wafer W, when the wafer W is supported by the bottom surface of the concave portion, the surface of the wafer W and the surface of the plate are arranged on substantially the same plane. Will be done.
[0052]
In addition, the present invention provides not only the HSG formation process but also a process requiring a high-cleanness substrate surface during film formation, for example, a gate electrode formation process in a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and a gate and a source. The present invention can also be applied to a silicon film epitaxial growth process in a drain portion, a SiGe film epitaxial growth process in a channel portion, a SiGe epitaxial growth process in a Base layer in a Bipolar Transistor, and the like.
[0053]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the impurity which adheres to the surface of the said board | substrate can be reduced in the process which needs to clean the atmosphere in the processing space of a board | substrate.
[Brief description of the drawings]
FIG. 1 is a diagram showing a substrate processing apparatus according to an embodiment.
FIGS. 2A and 2B are schematic views showing one embodiment of a plate, wherein FIG. 2A is a plan view and FIG.
FIG. 3 is a graph showing variations in the size of HSGs in the plane of a wafer according to one embodiment of the present invention and a comparative example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Processing chamber 2 Gas supply port 3 Supporting tool 4, 5 Heater (heating source)
9 Exhaust port 16 Plate W (W1, W2) Wafer (substrate)
