JP2004119834A - Substrate treating equipment - Google Patents
Substrate treating equipment Download PDFInfo
- Publication number
- JP2004119834A JP2004119834A JP2002283531A JP2002283531A JP2004119834A JP 2004119834 A JP2004119834 A JP 2004119834A JP 2002283531 A JP2002283531 A JP 2002283531A JP 2002283531 A JP2002283531 A JP 2002283531A JP 2004119834 A JP2004119834 A JP 2004119834A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- plate
- substrate
- gas
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法と、その方法の実施に使用する基板処理装置とに関する。
【0002】
【従来の技術】
DRAMキャパシタには、ほぼ一定の容量値が要求されるが、DRAMの高集積化に伴い、キャパシタセルの占有面積が小さくなる傾向にあり、それにより、キャパシタ容量値が足りなくなってしまい、安定した記憶動作が行えなくなる。そこで、キャパシタ容量を確保する方法として、容量絶縁膜の薄膜化、高誘電率絶縁膜の採用、電極表面積の拡大化等が行われている。このうち容量絶縁膜であるSi3N4膜の薄膜化は略限界に達している。また、容量絶縁膜は、誘電率の高いTa2O5膜へ移行しつつあるものの、その誘電率はSi3N4膜の2.5倍程度であり、必ずしも充分とはいえない。
【0003】
そのため、デバイスの高集積化には半球状結晶粒(HSG;Hemi−Spherical−Grain)等の凹凸(以下、これをHSGと総称する。)を形成することによる電極表面積の拡大化で対応せざるを得ないのが実情である。この方法として、例えば下部電極であるアモルファスシリコン膜の核形成温度を制御することにより、シリコン表面にHSGを発生させ、そのHSGを生成した表面積を例えば600℃で形成した多結晶シリコン膜の表面積の2倍以上とする技術が知られている(例えば特許文献1参照)。
【0004】
この技術は、アモルファスシリコン膜の表面を実質的に清浄な状態としておくことを前提とした上で、CVD法であれMBE法であれ特に薄膜形成法は限定されないが、シリコンを含む化合物の気体を供給することにより、アモルファスシリコン膜表面に結晶核を形成させ、その後、気体の供給を止め、結晶核を成長させるものである。このようなHSGの形成に関しては、半導体装置の歩留まりの点から、HSG粒径及び粒密度が均一であることが必要である。
【0005】
【特許文献1】
特開平5−304273号公報(第3−7頁、第1図)
【0006】
【発明が解決しようとする課題】
しかしながら、HSGの形成には、ウエハの表面状態によりHSGの出来方が異なりやすいという困難性がある。そのため、この種の技術においては、HSGを形成するまでのウエハの表面状態を、如何に清浄に保つかが非常に重要な課題となっている。
【0007】
本発明の目的は、基板の処理空間における雰囲気の清浄化が必要なプロセスにおいて、該基板の表面に付着する不純物を低減する技術を提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、基板の表面に対し該基板と略平行に処理用ガスを流しながら、該基板を処理する基板処理装置において、前記処理用ガスの流れ方向の全長が、前記処理用ガスの流れに垂直な方向の全長よりも大きく形成されてなるプレートを、前記基板の周囲に該基板と略平行に配置した状態で、該基板を処理するようにしたことを特徴とする基板処理装置が提供される。
【0009】
また本発明によれば、基板の周囲に該基板と略平行にプレートを配置するプレート配置工程と、前記基板の周囲にプレートを配置した状態で、前記基板の表面に対し該基板と略平行に処理用ガスを流しながら、該基板を処理する基板処理工程と、を有する半導体装置の製造方法であって、前記プレートの前記処理用ガスの流れ方向の全長が、前記処理用ガスの流れに垂直な方向の全長よりも大きいことを特徴とする半導体装置の製造方法が提供される。
【0010】
本発明においては、基板の周囲にプレートを配置するようにしたから、基板に付着しようとする不純物が該基板ではなくプレートに付着することになる。これにより、プレートを用いない場合に比べると、基板に付着する不純物を飛躍的に低減できる。また、プレートは、基板と略平行に配置されると共に、処理用ガスの流れ方向の全長が、処理用ガスの流れに垂直な方向の全長よりも大きいから、処理用ガスの流れを乱さずに、特に処理ガスの流れる方向に流下又は流上する不純物を効果的に捕獲できる。
【0011】
本発明において、前記プレートは、前記処理用ガスの上流側、又は上流側及び下流側の両方の表面に凹凸が形成されてなるのが好ましい。また前記プレートは、全表面に凹凸が形成されてなるものであってもよい。この場合において、前記凹凸は、サンドブラスト加工により形成されたものであるのが好ましい。
【0012】
本発明においては、前記基板の表面と、前記プレートの表面とが略同一平面上となるように、該プレートを配置するのが好ましい。また、前記プレートは平面視において長方形であるのが好ましい。本発明において、前記処理用ガスとは、モノシラン(SiH4)であり、前記処理とはHSGの形成であるのが好ましい。
【0013】
本発明においては、前記プレートの処理用ガスの流れ方向の上流側または/および下流側の面積を、該ガス流と垂直方向側の面積より大きくするのが好ましい。
詳細には、前記プレートは、前記処理用ガスの流れ方向を左右方向とした平面視において、前記基板の左端よりも左側の余白a1の面積と、当該基板の右端よりも右側の余白a2の面積との和が、当該基板の上端よりも上側の余白b1の面積と、当該基板の下端よりも下側の余白b2の面積との和よりも大きくなるように形成されているのが好ましい。
【0014】
また本発明によれば、基板の表面に対し該基板と略平行に処理用ガスが一方向に流されながら、該基板の処理が行われる反応室を有する基板処理装置において、前記反応室内に、前記基板よりも前記処理ガスの流れ方向上流側に、不純物が付着する第1の不純物付着用領域を有するプレートを該基板と略平行に配置した状態で、該基板を処理するようにしたことを特徴とする基板処理装置も提供される。
少なくとも前記第1の不純物付着用領域は、その表面が凹凸に形成されているのが好ましい。少なくとも前記第1の不純物付着用領域は、その表面がシリコンでコーティングされているのが好ましい。
【0015】
この場合において、前記プレートは、前記基板よりも前記処理用ガスの流れ方向下流側に、該処理用ガスの流れ方向とは逆の方向に流上する不純物が付着する第2の不純物付着用領域をさらに有するのが好ましい。前記第2の不純物付着用領域は、その表面が凹凸に形成されているのが好ましい。前記第2の不純物付着用領域は、その表面がシリコンでコーティングされているのが好ましい。前記プレートは、該プレートに設けられた支持部(例えば、支持爪や、ザグリ等の凹部)によって前記基板を支持するものであるのが好ましい。一実施例では、基板として、円盤状の半導体基板を採用する。
【0016】
【発明の実施の形態】
図1は、実施の形態による基板処理装置の平面図である。図1において、符号20は搬送室である。この搬送室20の周囲には、ロードロック室10,10、冷却室60,60、及び反応室30,30がそれぞれ放射状に連結されている。ロードロック室10,10と搬送室20との間には、それぞれゲートバルブ40,40が設けられている。また、反応室30,30と搬送室20との間にも、それぞれゲートバルブ50,50が設けられている。なお、搬送室20内には、図示せぬウエハ搬送ロボットが配置されている。
ロードロック室10,10には、複数のウエハWを収容したカセットを搬入するようにしてもよいし、又はロードロック室10,10内にウエハ保持具を置いておき、該ウエハ保持具にウエハを直接移載するようにしてもよい。
【0017】
図2は、本基板処理装置における反応室30まわりの構成を示す縦断面図である。本基板処理装置は、2つの反応室30,30を有するが、各々の構成は同様であるから、一つの反応室30について説明する。反応室30は、ホットウォール型の枚葉式成膜装置となっている。ゲートバルブ50を介して搬送室20と連結されている反応室30内において、処理対象であるウエハWの周囲には、プレート70が配置される。このプレート70の支持部によってウエハWが支持されている。
【0018】
また反応室30には、処理用ガスとしてのモノシランガス(SiH4)供給用のノズル130が接続されている。一方、反応室30内におけるウエハWを挟んでノズル130の反対側には、排気配管135が接続されている。これにより、ノズル130から供給されたガスは、ウエハWの表面に対し該ウエハWと略平行に一方向に流された後、排気配管135を経由しターボ分子ポンプ140で吸引される。
なお、反応室30は、超高真空対応となっている。またSiH4ガスの流量は、所定流量となるように図示せぬ流量制御手段によって制御される。
【0019】
このように、ウエハWの面に対し一方向より処理用ガスを流すことで、選択性良くウエハ面内均一性が確保できる。これは、成長速度がジシランより遅く、HSG形成を制御し易いモノシランを使用しているためである。モノシランは、シリコンを含む化合物ガスの中でジクロルシランより低温で成長するので、下地のアモルファスシリコン膜が結晶化されないようにするのに有効である。
【0020】
また、反応室30の外側には、該反応室30に配置されたウエハWの表裏面を挟むように相対面する一対のヒータ210,210が設けられている。対面式のヒータ210,210でウエハWの上下を加熱することにより、ウエハW面内の温度均一性を短時間で確保することが容易になっている。なお、ヒータ210,210の各々は、反応室30内の温度を所定の温度範囲内にはいるよう制御する図示せぬ温度制御手段によって通電制御される。
【0021】
対面式のヒータ210,210は上下で構造が同じである。これらヒータ210,210の各々は、複数(例えば5つ)に分割されてなる分割型抵抗加熱ヒータである。分割された各部を独立して通電制御することにより、HSG膜の安定形成に必要なウエハWの温度分布を±0.5℃に保てる。
【0022】
図3(a)は、ウエハWを支持しているプレート70を平面方向からみた図であり、図3(b)は、その断面図を示す。
図示のように、プレート70には、ウエハWが平面方向に遊びをもって通過しうるサイズを有し、当該プレート70の厚さ方向に貫通する貫通口76が形成されていると共に、この貫通口76の下側の開口部には、ウエハWの裏面を支持する少なくとも3つ(ここでは4つ)の支持爪75が設けられている。これら支持爪によってウエハWの支持部が構成されている。
【0023】
また、図3(b)に示すように、プレート70は、ウエハWよりも厚く、貫通口76の上側の開口部から支持爪75までの深さを、ウエハWの厚さと略一致させている。これにより、当該各支持爪75によってウエハWが支持されたときには、該ウエハWの表面と、プレート70の表面とが略同一平面上に配置されることになる。
【0024】
また、貫通口76は、平面視においてプレート70の略中央に形成されている。従って、各支持爪75によってウエハWが支持されたときには、該ウエハWの周囲に当該プレート70が配置されることになる。詳細には、このときウエハWはその全周がプレート70によって取り囲まれる。
【0025】
また、図3(a)に示すように、プレート70は、平面視において、処理用ガスの流れ方向の全長Aが、処理用ガスの流れに垂直な方向の全長Bよりも大きく形成された長方形をなしている(A>B)。但し、BはウエハWの外径よりも大きい。従って、プレート70は、該プレート70の支持爪75によりウエハWを支持したときに、平面視においてウエハWがプレート70からはみ出さないサイズを有している。
【0026】
具体的には図4(a),(b)に示すように、プレート70は、SiH4ガスの流れ方向を左から右へ向かう方向とした平面視において、このプレート70に設けられた支持爪75によって支持されたウエハWの左端よりも左側の余白a1の面積と、該ウエハWの右端よりも右側の余白a2の面積との和が、該ウエハWの上端よりも上側の余白b1の面積と、該ウエハWの下端よりも下側の余白b2の面積との和よりも大きくなるように構成されている。
【0027】
このプレート70において、余白a1は処理用ガスの流れ方向に流下する不純物が付着する第1の不純物付着用領域として機能し、余白a2は処理用ガスの流れ方向とは逆方向に流上する不純物が付着する第2の不純物付着用領域として機能する。
【0028】
以下、半導体デバイスの製造工程の一工程として本基板処理装置を用いて基板であるウエハを処理する方法について説明する。
まず、半導体チップの所定の容量電極部にアモルファスシリコン膜が形成されたウエハWを本基板処理装置へ搬送する前に、自然酸化膜やNH4OH+H2O2+H2O等の混合液によって形成される化学酸化膜を、例えば希釈フッ酸水溶液で予め洗浄して除去した後、スピンドライ乾燥機等で乾燥処理をする。
【0029】
次いで、乾燥処理が施されたウエハWを、本基板処理装置内のカセット室10へ清浄なまま素早く搬送する。清浄なまま搬送することにより、カセット室10をはじめとした基板処理装置内の汚染を防止できる。また、ウエハWを素早く搬送することにより、該ウエハに汚染物質が付着したり、自然酸化膜が再形成されてしまうことを防止できる。なお、この時点でアモルファスシリコン膜表面に異物や自然酸化膜等が多く付着又は形成されていると、アモルファスシリコン表面の状態と、例えば該アモルファスシリコン上に堆積した自然酸化膜表面の状態とでシリコンの結合手密度が異なるため、HSG化されなかったり、HSGの形成状態つまりHSGの粒径や密度が異なる問題が発生し、半導体装置の歩留まり低下の原因となる。
【0030】
次いで、カセット室10内を高純度の窒素でパージしながら減圧し大気を除去する。高純度窒素でパージしながら減圧するのは、乾燥した窒素のパージにより水分が充分に雰囲気中に飽和するのを満たし、また急激な減圧によりウエハ表面やカセット等に付着している水分(液体)が全て水蒸気(気体)にならず、むしろ一部が気体になる際に奪われる熱により温度が低下し、氷(固体)になるのを防止するためである。氷は反応室30内に搬送後、熱により溶融し水となるため表面の一部が酸化してHSGの形成を阻害する要因となる。さらにパージにより気流を構成することにより、ウエハW等への付着物を排出する効果も得られる。また、カセット10内の圧力を数回昇降させることにより、残留物質を最大限置換させることも有効である。
【0031】
また、搬送室20は窒素で常時パージするようにしており、該搬送室20内に存在し、又は該搬送室20内で発生した不純物物質がウエハWの表面に付着しないようになっている。
【0032】
次いで、上記のように、カセット室10内の雰囲気の酸素や水分等の不純物物質を除去した後、カセット室10と搬送室20及び反応室30の圧力を窒素でパージしながら同圧化する。その後、それぞれのゲートバルブ40,50を開ける。
【0033】
〔プレート配置工程〕
次いで、搬送室20に配置されたウエハ搬送ロボットによりウエハWをカセット室10から搬送室20を介して反応室30内へ搬入するが、ウエハWの搬入に先立って、又はウエハWの搬入と共に、該反応室30内にプレート70を配置する。一実施例では、先に反応室30内へプレート70を配置しておき、その後該プレート70の各支持爪75によってウエハWを支持させる。別の実施例では、予め未処理ウエハWをプレート70の各支持爪75に支持させておき(図3の状態)、ロボットハンド等によりそれらを反応室30内に搬入する。
【0034】
〔基板処理工程〕
次いで、反応室30内に搬入されたウエハWは、まず予め設定された温度(例えば600〜620℃)で温度安定化が図られる。このときの反応室30内の雰囲気は、高真空又はアモルファスシリコン表面と反応しない非反応性ガス(例えば窒素その他の不活性ガス)とする。
【0035】
次いで、反応室30内にSiH4ガスを供給する。即ち、ウエハWをプレート70の支持爪75により支持した状態で、ウエハWの表面に対し該ウエハと略平行にSiH4ガスを流す。これにより、アモルファスシリコンの表面に微細な結晶核が形成される(核形成工程)。
【0036】
次いで、SiH4ガスの供給を止め、アモルファスシリコンの表面に形成した結晶核をシリコン原子のマイグレーションにより成長させる。これにより、アモルファスシリコン膜上にHSGが形成される(核成長工程)。
【0037】
反応室30にてHSG形成し、上記基板処理工程を終えた後、ゲートバルブ50を開ける。そして、搬送室20に配置されたウエハ搬送ロボットにより、反応室30内の処理済みウエハWを、搬送室20を介してウエハ冷却室60に搬送する。冷却室60において、処理済みウエハWが充分に冷えたら、ゲートバルブ40を開け、搬送室20に配置されたウエハ搬送ロボットにより該充分に冷えた処理済みウエハWをカセット室10に搬出し、処理を終了する。
【0038】
本基板処理装置によれば、次のような効果が得られる。
(1)プレート70をウエハWの周囲に配置した状態で処理するようにしたから、ウエハWに付着しようとする不純物を該ウエハWではなくプレート70に付着させることができる。これにより、プレート70を用いない場合に比べると、ウエハWに付着する不純物を飛躍的に低減できる。また、プレート70は、ウエハWと略平行に配置されると共に、SiH4ガスの流れ方向の全長が、SiH4ガスの流れに垂直な方向の全長よりも大きいから、反応室30内におけるSiH4ガスの流れを乱さずに、特にSiH4ガスの流れる方向に流下又は流上する不純物を適切に捕獲できる。
【0039】
(2)具体的には、プレート70は、SiH4ガスの流れ方向を左から右に向かう方向とした平面視において、ウエハWの左端よりも左側に余白a1を有するから、この余白がSiH4ガスの流れ方向に流下する不純物が付着する第1の不純物付着領域a1として機能する。これにより例えば、未処理ウエハWを反応室30へ搬送する際に、カセット室10や搬送室20等から該反応室30内へ流れ込んでしまった不純物、反応室30内を外部からシールするOリング(図示せず)等のシール部材におけるリークによって反応室30内に侵入した不純物、又は該Oリングその他の部品から放出したガス中の不純物等が、ウエハWに付着する前に、プレート70における第1の不純物付着領域a1で捕獲される。従って、ウエハWに付着する不純物を低減でき、その結果、ウエハ表面の清浄度が向上して、HSG成長阻害を防止できる。
【0040】
(3)また、プレート70は、SiH4ガスの流れ方向を左から右に向かう方向とした平面視において、ウエハWの右端よりも右側に余白a2を有するから、この余白がSiH4ガス流れ方向とは逆方向に流上する不純物が付着する第2の不純物付着用領域a2として機能する。従って、排気配管135等の排気系から逆拡散する不純物が、ウエハWに付着する前に、プレート70における第2の不純物付着領域a2で捕獲される。これにより、ウエハWに付着する不純物を一層低減できる。その結果、ウエハ表面の清浄度がより向上して、HSG成長阻害を確実に防止できる。
【0041】
(4)反応室30で行われるHSGの形成処理は、ウエハW表面状態に大きく影響を受けるプロセスである。ここで、ウエハW表面の清浄度は、反応室30の雰囲気に依存するところが大きい。そのため反応室30の構造的な改善並びに使用部品の見直しによる、例えばO2,H2O等外部からのリークや放出ガスの低減を図り、高清浄化を図ることが望まれる。
この要請に対して本実施の形態によれば、不純物を付着するためのプレート70を用いることにより、従来の反応室の構造並びに使用部品を何ら変更することなく、ウエハW表面の高清浄化を図ることを達成できる。
【0042】
以上において、プレート70には、ウエハWの処理ガスと同一のガスであるSiH4ガスを用いてシリコン(Si)のコーティングを施しておくのが好ましい。Siのコーティングは、少なくとも第1の不純物付着用領域a1及び第2の不純物付着用領域a2に施すのが好ましいが、プレート70の全表面をシリコンでコーティングしてもよい。このようにすれば、プレート70の不純物付着効果を一層向上できる。
【0043】
〔変形例1〕
図5は、プレートの変形例を示す。このプレート71は、ウエハWに対応したサイズの貫通口76と少なくとも3つの支持爪75とを有する点で上記プレート70と略同様であるが、上記プレート70の余白a1(第1の不純物付着用領域)、及び余白a2(第2の不純物付着用領域)に相当する部分の表面に、それぞれサンドブラスト加工によって凹凸71a,71bを設けたものである。このように、凹凸71a,71bを設けることにより、第1の不純物付着用領域a1及び第2の不純物付着用領域a2における不純物付着効果を一層向上できる。また凹凸71a,71bは、一旦付着した不純物を放しにくいから、反応室30内の汚染をより一層低減できる。
なお、凹凸をプレート71の全表面に設けるのも効果的である。また、凹凸の上にシリコンのコーティングを施すとなお一層不純物付着効果を向上できる。
【0044】
〔変形例2〕
図6は、プレートの別の変形例を示す。このプレート72は、ウエハWに対応したサイズの貫通口76と少なくとも3つの支持爪75とを有する点で上記プレート70と略同様であるが、平面視において、処理ガスの流れ方向(図5中、左右方向)を長軸とする楕円状に形成したものである。このプレート72も、処理用ガスの流れ方向の全長Aが、処理用ガスの流れに垂直な方向の全長Bよりも大きく形成されている(A>B)。またプレート72は、処理ガスの流れ方向を左から右へ向かう方向とした平面視において、ウエハWの左端よりも左側の余白a1の面積と、該ウエハWの右端よりも右側の余白a2の面積との和が、該ウエハWの上端よりも上側の余白b1の面積と、該ウエハWの下端よりも下側の余白b2の面積との和よりも大きくなるように構成されている。従って、上記実施の形態や変形例1と同様の効果が得られる。
【0045】
〔変形例3〕
図7は、プレートのさらに別の変形例を示す。このプレート73は、ウエハWに対応したサイズの貫通口76と少なくとも3つの支持爪75とを有する点で上記プレート70と略同様であるが、平面視において長方形をなすプレートの、長手方向(処理ガスの流れ方向)の端部を半円又は円弧状に形成したものである。このプレート72も、処理用ガスの流れ方向の全長Aが、処理用ガスの流れに垂直な方向の全長Bよりも大きく形成されている(A>B)。またプレート7は、処理ガスの流れ方向を左から右へ向かう方向とした平面視において、ウエハWの左端よりも左側の余白a1の面積と、該ウエハWの右端よりも右側の余白a2の面積との和が、該ウエハWの上端よりも上側の余白b1の面積と、該ウエハWの下端よりも下側の余白b2の面積との和よりも大きくなるように構成されている。従って、上記実施の形態や変形例1と同様の効果が得られる。
以上、変形例2及び変形例3で示したように、プレートの形状は、特に長方形に限定されない。
【0046】
尚、プレートは、特に上記のもの限定される訳ではなく、適宜設計変更可能である。例えば、プレートには、上記貫通口76に代えて、ザグリ等の有底の凹部を形成することとしてもよい。この場合は、支持爪75が不要になり、ウエハWが凹部の底面で支持されることになる。また、該凹部の深さをウエハWの厚さと略一致させることにより、この凹部の底面によりウエハWが支持されたときには、該ウエハWの表面と、プレートの表面とが略同一平面上に配置されることになる。
【0047】
〔比較例〕
濃度1%のフッ酸水溶液中にウエハを1分間浸漬することにより、該ウエハに形成された自然酸化膜或いは化学酸化膜を除去した後、該ウエハをスピンドライ乾燥機で乾燥させ、ただちにカセット室10に搬送する。そして、カセット室10を高純度の窒素でパージしながら減圧して該カセット室10内の大気を除去する。さらに、カセット室10内の圧力を複数回昇降させた後、カセット室10と搬送室20及び反応室30とを窒素でパージしながら同圧化し、ウエハをカセット室から搬送室20を経由して反応室30へ搬送する。
【0048】
しかしながら、このとき、カセット室10と搬送室20との雰囲気をウエハと共に反応室30内へ持ち込んでしまうことは避けられない。従って、該雰囲気中に不純物が存在している場合には、その不純物が反応室30内へ侵入することになる。その結果、反応室30内でウエハにHSG形成処理を施す過程で、結晶核の成長阻害を引き起こしてしまうことがある。
また、HSG形成処理中に、反応室30内を外部からシールするOリング(図示せず)等のシール部材におけるリークによって反応室30内に不純物が侵入したり、又は該Oリングその他の部品から不純物を含むガスが放出したり、又は排気系から不純物が流上してしまうことがある。これらの要因によっても、結晶核の成長が阻害されてしまうことがある。
【0049】
一方、本発明は、これらの要因自体を解消するものではないが、上述のように、これらの要因に起因する結晶核の成長阻害等の問題を、プレートを用いること等によって回避又は少なくとも低減するものである。
【0050】
【発明の効果】
本発明によれば、基板の処理空間における雰囲気の清浄化が必要なプロセスにおいて、該基板の表面に付着する不純物を低減できる。
【図面の簡単な説明】
【図1】実施の形態による基板処理装置の平面概略図。
【図2】基板処理装置における反応室の構成を示す縦断面概略図。
【図3】プレートの一態様を示す平面概略図。
【図4】プレートの一態様を示す平面概略図。
【図5】プレートの別の態様を示す平面概略図。
【図6】プレートのさらに別の態様を示す平面概略図。
【図7】プレートのさらに別の態様を示す平面概略図。
【符号の説明】
10…カセット室、20…搬送室、30…反応室、40,50…ゲートバルブ、60…冷却室、70…プレート、130…SiH4ガス(処理用ガス)供給用ノズル、W…ウエハ(基板)。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a substrate processing apparatus used for implementing the method.
[0002]
[Prior art]
Almost constant capacitance values are required for DRAM capacitors. However, as DRAMs become more highly integrated, the area occupied by capacitor cells tends to be smaller, and as a result, capacitor capacitance values become insufficient and stable. The storage operation cannot be performed. Therefore, as a method for securing the capacitance of the capacitor, thinning of a capacitance insulating film, adoption of a high dielectric constant insulating film, enlargement of an electrode surface area, and the like are performed. Among them, Si which is a capacitive insulating film 3 N 4 The thinning of the film has almost reached its limit. The capacitive insulating film is made of Ta having a high dielectric constant. 2 O 5 Although it is shifting to a film, its dielectric constant is Si 3 N 4 This is about 2.5 times that of the film, which is not always sufficient.
[0003]
Therefore, high integration of the device cannot be dealt with by increasing the surface area of the electrode by forming irregularities such as hemi-spherical grains (HSG) (hereinafter collectively referred to as HSG). The fact is that you don't get it. As this method, for example, HSG is generated on the silicon surface by controlling the nucleation temperature of the amorphous silicon film as the lower electrode, and the surface area where the HSG is generated is, for example, the surface area of the polycrystalline silicon film formed at 600 ° C. A technique for increasing the frequency by a factor of two or more is known (for example, see Patent Document 1).
[0004]
This technique is based on the premise that the surface of the amorphous silicon film is kept in a substantially clean state, and the method of forming a thin film is not particularly limited by the CVD method or the MBE method. By supplying, a crystal nucleus is formed on the surface of the amorphous silicon film, and thereafter, the supply of gas is stopped to grow the crystal nucleus. Regarding the formation of such an HSG, it is necessary that the HSG particle size and the particle density are uniform from the viewpoint of the yield of the semiconductor device.
[0005]
[Patent Document 1]
JP-A-5-304273 (page 3-7, FIG. 1)
[0006]
[Problems to be solved by the invention]
However, there is a difficulty in forming the HSG that the HSG is easily formed depending on the surface condition of the wafer. Therefore, in this type of technology, it is a very important issue how to keep the surface of the wafer clean until HSG is formed.
[0007]
An object of the present invention is to provide a technique for reducing impurities adhering to the surface of a substrate in a process that requires cleaning of an atmosphere in a processing space of the substrate.
[0008]
[Means for Solving the Problems]
According to the present invention, in a substrate processing apparatus for processing a substrate while flowing a processing gas substantially parallel to the substrate surface, the total length of the processing gas in the flow direction of the processing gas is A substrate processing apparatus characterized in that a plate formed so as to be larger than the entire length in a direction perpendicular to the flow is disposed around the substrate substantially in parallel with the substrate, and the substrate is processed. Provided.
[0009]
Further, according to the present invention, a plate arranging step of arranging a plate substantially parallel to the substrate around the substrate, and in a state where the plate is arranged around the substrate, substantially parallel to the surface of the substrate and the substrate. A substrate processing step of processing the substrate while flowing a processing gas, wherein the entire length of the plate in the flow direction of the processing gas is perpendicular to the flow of the processing gas. A semiconductor device manufacturing method characterized by being larger than the total length in any direction.
[0010]
In the present invention, since the plate is arranged around the substrate, impurities to be attached to the substrate are attached not to the substrate but to the plate. As a result, compared with the case where no plate is used, the impurities attached to the substrate can be drastically reduced. Further, the plate is disposed substantially parallel to the substrate, and the total length in the flow direction of the processing gas is larger than the total length in the direction perpendicular to the flow of the processing gas, so that the flow of the processing gas is not disturbed. In particular, impurities that flow down or up in the flow direction of the processing gas can be effectively captured.
[0011]
In the present invention, it is preferable that the plate has irregularities formed on the surface of the processing gas on the upstream side or on both the upstream side and the downstream side. Further, the plate may be formed by forming irregularities on the entire surface. In this case, the irregularities are preferably formed by sandblasting.
[0012]
In the present invention, it is preferable that the plate is arranged such that the surface of the substrate and the surface of the plate are substantially coplanar. Preferably, the plate is rectangular in plan view. In the present invention, the processing gas is monosilane (SiH 4 ), And the treatment is preferably the formation of HSG.
[0013]
In the present invention, it is preferable that the area of the plate on the upstream side and / or the downstream side in the flow direction of the processing gas is larger than the area on the side perpendicular to the gas flow.
In detail, the plate has an area of a margin a1 on the left side of the left end of the substrate and an area of a margin a2 on the right side of the right end of the substrate in a plan view in which the flow direction of the processing gas flows in the left-right direction. Is preferably greater than the sum of the area of the margin b1 above the upper end of the substrate and the area of the margin b2 below the lower end of the substrate.
[0014]
According to the present invention, in a substrate processing apparatus having a reaction chamber in which processing of the substrate is performed while processing gas is flowed in one direction substantially parallel to the substrate with respect to the surface of the substrate, The substrate may be processed in a state in which a plate having a first impurity attachment region to which impurities are attached is arranged substantially parallel to the substrate on the upstream side in the flow direction of the processing gas from the substrate. A featured substrate processing apparatus is also provided.
It is preferable that the surface of at least the first impurity attachment region is formed with irregularities. It is preferable that the surface of at least the first impurity attachment region is coated with silicon.
[0015]
In this case, the plate is a second impurity-attaching region to which impurities flowing in a direction opposite to the flow direction of the processing gas are attached downstream of the substrate in the flow direction of the processing gas. It is preferable to further have It is preferable that the surface of the second impurity attachment region is formed with irregularities. It is preferable that the surface of the second impurity deposition region is coated with silicon. It is preferable that the plate supports the substrate with a support portion (for example, a concave portion such as a support claw or a counterbore) provided on the plate. In one embodiment, a disk-shaped semiconductor substrate is employed as the substrate.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a plan view of a substrate processing apparatus according to an embodiment. In FIG. 1,
A cassette accommodating a plurality of wafers W may be loaded into the
[0017]
FIG. 2 is a longitudinal sectional view showing a configuration around the
[0018]
Further, a monosilane gas (SiH 4 ) A
The
[0019]
As described above, by flowing the processing gas from one direction to the surface of the wafer W, uniformity within the wafer surface can be secured with good selectivity. This is because the growth rate is slower than that of disilane, and monosilane is used to easily control HSG formation. Since monosilane grows at a lower temperature than dichlorosilane in a compound gas containing silicon, it is effective to prevent the underlying amorphous silicon film from being crystallized.
[0020]
Outside the
[0021]
The face-to-
[0022]
FIG. 3A is a plan view of a
As shown in the figure, the
[0023]
Further, as shown in FIG. 3B, the
[0024]
The through-
[0025]
Further, as shown in FIG. 3A, the
[0026]
Specifically, as shown in FIGS. 4A and 4B, the
[0027]
In the
[0028]
Hereinafter, a method of processing a wafer, which is a substrate, using the present substrate processing apparatus as one step of a semiconductor device manufacturing process will be described.
First, before transferring a wafer W having an amorphous silicon film formed on a predetermined capacitance electrode portion of a semiconductor chip to the present substrate processing apparatus, a natural oxide film or NH 4 OH + H 2 O 2 + H 2 After removing the chemical oxide film formed by the mixed solution of O or the like by washing in advance with, for example, a diluted hydrofluoric acid aqueous solution, a drying process is performed by a spin dry drier or the like.
[0029]
Next, the wafer W that has been subjected to the drying process is quickly transported to the
[0030]
Next, the inside of the
[0031]
Further, the
[0032]
Next, as described above, after removing impurity substances such as oxygen and moisture in the atmosphere in the
[0033]
[Plate arrangement process]
Next, the wafer W is loaded into the
[0034]
(Substrate processing step)
Next, the temperature of the wafer W carried into the
[0035]
Next, SiH is introduced into the
[0036]
Then, SiH 4 The supply of gas is stopped, and crystal nuclei formed on the surface of the amorphous silicon are grown by migration of silicon atoms. Thereby, HSG is formed on the amorphous silicon film (nucleus growth step).
[0037]
After the HSG is formed in the
[0038]
According to the present substrate processing apparatus, the following effects can be obtained.
(1) Since the processing is performed in a state where the
[0039]
(2) Specifically, the
[0040]
(3) The
[0041]
(4) The HSG forming process performed in the
In response to this request, according to the present embodiment, the use of the
[0042]
In the above, SiH which is the same gas as the processing gas for the wafer W is provided on the
[0043]
[Modification 1]
FIG. 5 shows a modification of the plate. The
It is also effective to provide the unevenness on the entire surface of the
[0044]
[Modification 2]
FIG. 6 shows another modification of the plate. The
[0045]
[Modification 3]
FIG. 7 shows still another modification of the plate. The
As described above, as shown in
[0046]
The plate is not particularly limited to the above-mentioned one, and the design can be changed as appropriate. For example, instead of the through
[0047]
(Comparative example)
After immersing the wafer in a 1% hydrofluoric acid aqueous solution for 1 minute to remove the natural oxide film or the chemical oxide film formed on the wafer, the wafer is dried by a spin dry drier, and immediately the cassette chamber is dried. Conveyed to 10. Then, the pressure in the
[0048]
However, at this time, it is inevitable that the atmosphere in the
Also, during the HSG forming process, impurities may enter the
[0049]
On the other hand, the present invention does not eliminate these factors themselves, but as described above, avoids or at least reduces problems such as crystal nucleus growth inhibition caused by these factors by using a plate or the like. Things.
[0050]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the impurity which adheres to the surface of the said board | substrate can be reduced in the process which needs to clean the atmosphere in the processing space of a board | substrate.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a substrate processing apparatus according to an embodiment.
FIG. 2 is a schematic longitudinal sectional view showing a configuration of a reaction chamber in the substrate processing apparatus.
FIG. 3 is a schematic plan view showing one embodiment of a plate.
FIG. 4 is a schematic plan view showing one embodiment of a plate.
FIG. 5 is a schematic plan view showing another embodiment of the plate.
FIG. 6 is a schematic plan view showing still another embodiment of the plate.
FIG. 7 is a schematic plan view showing still another embodiment of the plate.
[Explanation of symbols]
Reference Signs List 10: cassette chamber, 20: transfer chamber, 30: reaction chamber, 40, 50: gate valve, 60: cooling chamber, 70: plate, 130: SiH 4 Gas (processing gas) supply nozzle, W: wafer (substrate).
Claims (1)
前記処理用ガスの流れ方向の全長が、前記処理用ガスの流れに垂直な方向の全長よりも大きく形成されてなるプレートを、前記基板の周囲に該基板と略平行に配置した状態で、該基板を処理するようにしたことを特徴とする基板処理装置。In a substrate processing apparatus that processes the substrate while flowing a processing gas substantially parallel to the surface of the substrate,
In a state in which a plate formed so that the total length in the flow direction of the processing gas is larger than the total length in the direction perpendicular to the flow of the processing gas is disposed substantially parallel to the substrate around the substrate, A substrate processing apparatus for processing a substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283531A JP4086610B2 (en) | 2002-09-27 | 2002-09-27 | Substrate processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283531A JP4086610B2 (en) | 2002-09-27 | 2002-09-27 | Substrate processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119834A true JP2004119834A (en) | 2004-04-15 |
JP4086610B2 JP4086610B2 (en) | 2008-05-14 |
Family
ID=32277369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002283531A Expired - Lifetime JP4086610B2 (en) | 2002-09-27 | 2002-09-27 | Substrate processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4086610B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508426A (en) * | 2007-12-21 | 2011-03-10 | エーエスエム アメリカ インコーポレイテッド | Separate injection of reactive species in the selective formation of membranes |
-
2002
- 2002-09-27 JP JP2002283531A patent/JP4086610B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508426A (en) * | 2007-12-21 | 2011-03-10 | エーエスエム アメリカ インコーポレイテッド | Separate injection of reactive species in the selective formation of membranes |
Also Published As
Publication number | Publication date |
---|---|
JP4086610B2 (en) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3676983B2 (en) | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
JP4422217B2 (en) | Method for producing HSG-Si film | |
JP2008124091A (en) | Treatment apparatus and treatment method of semiconductor device | |
JP3667038B2 (en) | CVD film forming method | |
JP2012019095A (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP2010056565A (en) | Apparatus for forming thin film | |
JP2004119834A (en) | Substrate treating equipment | |
JPH11251255A (en) | Method and apparatus for manufacturing semiconductor wafer | |
JP4854591B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP2002222805A (en) | Substrate processor | |
US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP5355514B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
JP4669257B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
JPH11251402A (en) | Semiconductor wafer carrier | |
JP2005129575A (en) | Substrate treatment equipment and manufacturing method for semiconductor device | |
TW449787B (en) | Method and apparatus for manufacturing semiconductor device | |
JP4240941B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JPWO2007077917A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JPH11260734A (en) | Manufacture of semiconductor device | |
JP2001015708A (en) | Manufacture of semiconductor device | |
JP2004221227A (en) | Substrate treating apparatus | |
JPH11251281A (en) | Method and apparatus for manufacturing semiconductor wafer | |
KR20020096860A (en) | Method and apparatus for manufacturing a semiconductor device and processing a substrate | |
JP7440480B2 (en) | Substrate processing equipment, semiconductor device manufacturing method, and program | |
JP2005317707A (en) | Substrate treatment equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4086610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |