JP2004312902A - Three-level power converter - Google Patents
Three-level power converter Download PDFInfo
- Publication number
- JP2004312902A JP2004312902A JP2003104453A JP2003104453A JP2004312902A JP 2004312902 A JP2004312902 A JP 2004312902A JP 2003104453 A JP2003104453 A JP 2003104453A JP 2003104453 A JP2003104453 A JP 2003104453A JP 2004312902 A JP2004312902 A JP 2004312902A
- Authority
- JP
- Japan
- Prior art keywords
- flywheel diode
- voltage
- self
- intermediate potential
- flywheel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、電力変換素子として、例えばゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子を使用した3レベル電力変換装置に関するものである。
【0002】
【従来の技術】
3レベル電力変換装置は、周知のように、3つの電位、即ち電位P、電位N、及びこれら電位P,Nの中間の電位Cを有する直流電圧回路と、前記電位P、電位C、もしくは電位Nを出力することができる3レベル電力変換器とを有する電力変換装置である。
【0003】
このような3レベル電力変換装置は、例えば特開2000−152646号公報(特許文献1)に示されているように、前記3レベル電力変換器を構成する電力変換素子として、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子を使用し、装置効率を向上するため臨界電圧上昇率を抑制する為のスナバ回路を使用しない3レベル電力変換装置とする傾向がある。
【0004】
ところで、このような電力変換素子として自己消孤型半導体素子を使用した3レベル電力変換装置において、直流電圧回路は商用電源(交流)を直流に変換して直流電圧を得る場合が多く、例えば商用電源側の異常などによる過電圧等により直流電圧回路の出力が直流過電圧となることが有り得る。
【0005】
もし異常な直流過電圧が発生した場合、3レベル電力変換装置を停止するため、自己消孤型半導体素子を一斉に点弧状態からオフ状態(以下ゲ−トブロックと記す)とした際、負荷電流は、自己消孤型半導体素子に並列接続されたフライホイ−ルダイオ−ドを還流し、直流電圧と系統電源もしくはモ−タ誘起電圧の和とケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等で決まる緩やかな電流減少率で電流零に向かう。電流零後、フライホイ−ルダイオ−ドの逆電流がピ−クに達した付近から、フライホイ−ルダイオ−ドはその内部の空乏層が広がりオフ状態を迎え、フライホイ−ルダイオ−ドに直流電圧が印加されることになる。
【0006】
ここで、前記3レベル電力変換器は、自相の複数のフライホイ−ルダイオ−ドと他相の複数のフライホイ−ルダイオ−ドの直列接続の回路における各フライホイ−ルダイオ−ドで電位P−N間の直流電圧を分担することになるが、最も早く空乏層が広がりオフ状態を迎えるフライホイ−ルダイオ−ドに過渡的に前記P−N間の直流電圧が印加され、当該フライホイ−ルダイオ−ドが耐圧破壊する恐れがあるということを見出した。
【0007】
前述の事象を、図6及び図7により具体的に説明する。図6(A)は単相電力変換器におけるゲ−トブロック後の負荷電流の還流ル−プの一例を一点鎖線の矢印で示す図、図6(B)はゲ−トブロック時のフライホイ−ルダイオ−ドに流れる負荷電流を示す図、図6(C)は負荷電流還流ル−プの等価回路を示す図、図7(A)はフライホイ−ルダイオ−ド3a(中間電位C側の自己消孤型半導体素子ではない他の自己消孤型半導体素子のフライホイ−ルダイオ−ド)の電圧クランプル−プを示す図、図7(B)はフライホイ−ルダイオ−ド3b(中間電位C側の自己消孤型半導体素子のフライホイ−ルダイオ−ド)の電圧クランプル−プを示す図である。
【0008】
以下、構成を簡略的に説明し、その後、動作について詳述する。
【0009】
先ず、3レベル電力変換装置の構成は、その代表的な一例として図6(A)に示されているように、電位P、電位N、及びこれら電位P,Nの中間の電位Cを有する直流電圧回路1と、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子2a〜2hと、フライホイ−ルダイオ−ド3a〜3hと、アノ−ドリアクトル4a〜4dと、リセットダイオ−ド5a〜5dと、リセット抵抗6a〜6dと、クランプコンデンサ7a〜7dと、クランプダイオ−ド8a〜8dと、出力端子OUTとを有した構成となっており、3レベル電力変換装置の実運用状態では、例えば、前記出力端子OUTに、系統電源もしくはモ−タ誘起電圧13と、ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス14とが接続された状態となる。
【0010】
次いで、動作を説明する。説明の便宜上、自己消孤型半導体素子2a〜2d側を自相、自己消孤型半導体素子2e〜2h側を他相と呼ぶことにし、定常運転時の動作は周知の通りであり、その説明は割愛し、前記ゲ−トブロック(例えば商用電源側の異常などによる過電圧等により直流電圧回路の出力が直流過電圧との場合、3レベル電力変換装置を停止するため、自己消孤型半導体素子を一斉に点弧状態からオフ状態とする)場合の動作について説明する。
【0011】
前記ゲ−トブロック時のフライホイ−ルダイオ−ド3a〜3hに流れる負荷電流は図6(B)示すように変化する。図6(B)に示すように、前記ゲ−トブロック時点から、例えば図6(A)に一点鎖線の矢印で示す自相のフライホイ−ルダイオ−ド3b,3a及び他相のフライホイ−ルダイオ−ド3h,3gに負荷電流還流電流が流れ、直流電圧回路1の直流電圧と系統電源もしくはモ−タ誘起電圧13の和とケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス14で決まる緩やかな電流減少率で、図6(B)に示すように電流零に向かい、更にフライホイ−ルダイオ−ド3b,3a,3h,3gの逆電流がピ−クに達した付近から、フライホイ−ルダイオ−ド3b,3a,3h,3g内の空乏層が広がり(等価的にコンデンサ状態となり)、オフ状態を迎え、フライホイ−ルダイオ−ド3b,3a,3h,3gに直流電圧回路1の直流電圧が印加されることになる。
【0012】
ここで、図6(A)に一点鎖線の矢印で示す負荷電流還流ル−プの等価回路を図6(C)に示す。前記ゲ−トブロック時の負荷電流の還流ル−プにおいて、自相のフライホイ−ルダイオ−ド3a,3bと、他相のフライホイ−ルダイオ−ド3g,3hとの直列接続となるため、フライホイ−ルダイオ−ド3a,3b,3g,3hの中で前記等価的なコンデンサ容量(以下、接合容量という)が最も小さいフライホイ−ルダイオ−ドが存在する場合、当該フライホイ−ルダイオ−ドに、過渡的に直流電圧回路1のP−N間の直流電圧が印加されることになる。
【0013】
そこで、自相のフライホイ−ルダイオ−ド3a,3b及び他相のフライホイ−ルダイオ−ド3g,3hの中で、例えば、自相のフライホイ−ルダイオ−ド3aの接合容量が最も小さい場合、前述のように、直流電圧回路1のP−N間の直流電圧(2E(V))が過渡的に当該フライホイ−ルダイオ−ド3aに印加されることになるが、図7(A)のフライホイ−ルダイオ−ド3aの電圧クランプル−プに示されているように、フライホイ−ルダイオ−ド3aのカソ−ド側→リセットダイオ−ド5a→リセット抵抗6aによりP−C間直流電圧(E(V))に固定されたクランプコンデンサ7a→クランプダイオ−ド8a→フライホイ−ルダイオ−ド3aのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド3aには、過渡的にP−C間直流電圧(E(V))しか印加されず、C−N間直流電圧(E(V))は、自相のフライホイ−ルダイオ−ド3bと他相のフライホイ−ルダイオ−ド3g,3hとで分圧することになる。
【0014】
従って、自相のフライホイ−ルダイオ−ド3a,3b及び他相のフライホイ−ルダイオ−ド3g,3hの中で、自相のフライホイ−ルダイオ−ド3aの接合容量が最も小さい場合は、自相のフライホイ−ルダイオ−ド3a,3b及び他相のフライホイ−ルダイオ−ド3g,3hの何れも、過電圧破壊される恐れは無い。
【0015】
ところが、自相のフライホイ−ルダイオ−ド3a,3b及び他相のフライホイ−ルダイオ−ド3g,3hの中で、自相のフライホイ−ルダイオ−ド3b(中間電位C側の自己消孤型半導体素子2bのフライホイ−ルダイオ−ド)の接合容量が最も小さい場合は、図7(B)のフライホイ−ルダイオ−ド3bの電圧クランプル−プに示されているように、フライホイ−ルダイオ−ド3bのカソ−ド側→フライホイ−ルダイオ−ド3a→リセットダイオ−ド5a→リセット抵抗6aによりP−C間直流電圧(E(V))に固定されたクランプコンデンサ7a→リセット抵抗6bによりC−N間直流電圧(E(V))に固定されたクランプコンデンサ7b→リセットダイオ−ド5b→フライホイ−ルダイオ−ド3d→フライホイ−ルダイオ−ド3c→フライホイ−ルダイオ−ド3bのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド3bには、過渡的にP−N間直流電圧(2E(V))が印加され、フライホイ−ルダイオ−ド3bが過電圧破壊される恐れがある。
【0016】
【特許文献1】
特開2000−152646号公報(図1、段落番号0005〜0006)
【0017】
【発明が解決しようとする課題】
従来の3レベル電力変換装置においては、前述のように、中間電位C側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量が最も小さい場合には、前記ゲ−トブロック時に、当該フライホイ−ルダイオ−ドに、過渡的にP−N間直流電圧(2E(V))が印加され、当該フライホイ−ルダイオ−ドが過電圧破壊される恐れがあり、また、各フライホイ−ルダイオ−ドの耐電圧、電流容量等を同一のものとしても、各フライホイ−ルダイオ−ドの接合容量は必ずしも同一ではないため、中間電位C側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量が最も小さい場合が生じ得ることを見出した。なお、前述と同様に、中間電位側の他の自己消孤型半導体素子のフライホイ−ルダイオ−ド3c,3f,3gも、接合容量が最も小さい場合には、前記ゲ−トブロック時に、当該フライホイ−ルダイオ−ドが過電圧破壊される恐れがある。なお、前述の単相電力変換装置の場合と同様に多相電力変換装置も、前記ゲ−トブロック時に、フライホイ−ルダイオ−ドが過電圧破壊される恐れがある。
【0018】
この発明は、前述のような従来の実情に鑑みてなされたもので、電力変換素子として自己消孤型半導体素子を使用した3レベル電力変換装置において、前記ゲ−トブロック時に、中間電位側の自己消孤型半導体素子のフライホイ−ルダイオ−ドが過電圧破壊されないようにすることを目的とするものである。
【0019】
【課題を解決するための手段】
この発明に係る3レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたものである。
【0020】
また、この発明に係る3レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、大きくしたものである。
【0021】
また、この発明に係る3レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドと対を成す自己消孤型半導体素子のゲ−トブロックを、他の自己消孤型半導体素子のゲ−トブロック後の負荷電流を遮断する遮断器の動作後に行うように、各自己消孤型半導体素子のゲ−ト制御を行い、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに中間電位より高い電圧がかからないようにしたものである。
【0022】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を、3レベル単相電力変換装置の主回路の一例を示す図1に基づいて説明する。初めに構成を説明し、その後、動作を説明する。
【0023】
先ず、以下に構成を説明する。
【0024】
3レベル単相電力変換装置の構成は、その代表的な一例として図1に示されているように、高電位P、低電位N、及びこれら電位P,Nの中間の中間電位Cを有する直流電圧回路1と、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子2a〜2hと、フライホイ−ルダイオ−ド3a〜3hと、アノ−ドリアクトル4a〜4dと、リセットダイオ−ド5a〜5dと、リセット抵抗6a〜6dと、クランプコンデンサ7a〜7dと、クランプダイオ−ド8a〜8dと、分圧コンデンサ9a〜9dと、出力端子OUTとを有した構成となっており、3レベル電力変換装置の実運用状態では、例えば、前記出力端子OUTに、系統電源もしくはモ−タ誘起電圧13と、ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス14とが接続された状態となる。
【0025】
説明の便宜上、自己消孤型半導体素子2a〜2d側を自相、自己消孤型半導体素子2e〜2h側を他相と呼ぶこととする。
【0026】
前記自相の側は、自己消孤型半導体素子2a〜2dと、フライホイ−ルダイオ−ド3a〜3dと、アノ−ドリアクトル4a〜4bと、リセットダイオ−ド5a〜5bと、リセット抵抗6a〜6bと、クランプコンデンサ7a〜7bと、クランプダイオ−ド8a〜8bと、分圧コンデンサ9a〜9bとで構成され、前記他相の側は、自己消孤型半導体素子2e〜2hと、フライホイ−ルダイオ−ド3e〜3hと、アノ−ドリアクトル4c〜4dと、リセットダイオ−ド5c〜5dと、リセット抵抗6c〜6dと、クランプコンデンサ7c〜7dと、クランプダイオ−ド8c〜8dと、分圧コンデンサ9c〜9dとで構成されている。
【0027】
前記直流電圧回路1は、例えば商用交流電源を電力変換して直流を得る回路であり、例えば商用交流電源側の事故等の異常により、その直流側の出力電圧は直流過電圧となる場合がある。
【0028】
前記自己消孤型半導体素子2e〜2hは、何れも、例えば臨界電圧上昇率が規定されない、或いは具体的に1kV/μsを超える臨界電圧上昇率を有し、スナバ回路を必要としないものである。このような自己消孤型半導体素子は、具体的には、例えば、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等が該当する。
【0029】
前記フライホイ−ルダイオ−ド3a〜3hは、対を成す対応自己消孤型半導体素子2a〜2hに逆並列に接続されている。即ち、前記フライホイ−ルダイオ−ド3aは対を成す対応自己消孤型半導体素子2aに、前記フライホイ−ルダイオ−ド3bは対を成す対応自己消孤型半導体素子2bに、それぞれ逆並列に接続され、以下同様に3cは2cに、3dは2dに、3eは2eに、3fは2fに、3gは2gに、3hは2hに、それぞれ逆並列に接続されている。
【0030】
前記アノ−ドリアクトル4aは、それぞれ直列接続された前記自己消孤型半導体素子2a〜2dにおける自己消孤型半導体素子2aのアノ−ドと前記直流電圧回路1の高電位Pの端子との間に直列接続されている。
【0031】
前記アノ−ドリアクトル4bは、それぞれ直列接続された前記自己消孤型半導体素子2a〜2dにおける自己消孤型半導体素子2dのカソ−ドと前記直流電圧回路1の低電位Nの端子との間に直列接続されている。
【0032】
前記アノ−ドリアクトル4cは、それぞれ直列接続された前記自己消孤型半導体素子2e〜2hにおける自己消孤型半導体素子2eのアノ−ドと前記直流電圧回路1の高電位Pの端子との間に直列接続されている。
【0033】
前記アノ−ドリアクトル4dは、それぞれ直列接続された前記自己消孤型半導体素子2e〜2hにおける自己消孤型半導体素子2hのカソ−ドと前記直流電圧回路1の低電位Nの端子との間に直列接続されている。
【0034】
前記自相側の前記リセットダイオ−ド5aと前記クランプコンデンサ7aと前記クランプコンデンサ7bと前記リセットダイオ−ド5bとの直列回路は、前記自己消孤型半導体素子2a〜2dの直列回路に、前記リセットダイオ−ド5a,5bが前記自己消孤型半導体素子2a〜2dと導極性になるように、並列接続されている。また、前記リセットダイオ−ド5aと前記クランプコンデンサ7aと前記クランプコンデンサ7bと前記リセットダイオ−ド5bとの直列回路における前記クランプコンデンサ7a,7bの直列接続点は、前記直流電圧回路1の中間電位Cの端子に接続されている。
【0035】
前記他相側の前記リセットダイオ−ド5cと前記クランプコンデンサ7cと前記クランプコンデンサ7dと前記リセットダイオ−ド5dとの直列回路は、前記自己消孤型半導体素子2e〜2hの直列回路に、前記リセットダイオ−ド5c,5dが前記自己消孤型半導体素子2e〜2hと導極性になるように、並列接続されている。また、前記リセットダイオ−ド5cと前記クランプコンデンサ7cと前記クランプコンデンサ7dと前記リセットダイオ−ド5dとの直列回路における前記クランプコンデンサ7c,7dの直列接続点は、前記直流電圧回路1の中間電位Cの端子に接続されている。
【0036】
前記自相側の前記リセット抵抗6aは、前記リセットダイオ−ド5aと前記クランプコンデンサ7aとの直列接続点と、前記アノ−ドリアクトル4aの前記直流電圧回路1の高電位Pの端子側との間に接続されている。
【0037】
前記自相側の前記リセット抵抗6bは、前記リセットダイオ−ド5bと前記クランプコンデンサ7bとの直列接続点と、前記アノ−ドリアクトル4bの前記直流電圧回路1の低電位Nの端子側との間に接続されている。
【0038】
前記他相側の前記リセット抵抗6cは、前記リセットダイオ−ド5cと前記クランプコンデンサ7cとの直列接続点と、前記アノ−ドリアクトル4cの前記直流電圧回路1の高電位Pの端子側との間に接続されている。
【0039】
前記他相側の前記リセット抵抗6dは、前記リセットダイオ−ド5dと前記クランプコンデンサ7dとの直列接続点と、前記アノ−ドリアクトル4dの前記直流電圧回路1の低電位Nの端子側との間に接続されている。
【0040】
前記自相側の前記クランプダイオ−ド8a,8bの直列回路は、中間電位C側の前記自己消孤型半導体素子2b,2cの直列回路に逆並列に接続されている。また、前記クランプダイオ−ド8a,8bの直列接続点は、前記直流電圧回路1の中間電位Cの端子に接続されている。
【0041】
前記他相側の前記クランプダイオ−ド8c,8dの直列回路は、中間電位C側の前記自己消孤型半導体素子2f,2gの直列回路に逆並列に接続されている。また、前記クランプダイオ−ド8c,8dの直列接続点は、前記直流電圧回路1の中間電位Cの端子に接続されている。
【0042】
前記自相側の前記分圧コンデンサ9aは、前記中間電位C側の前記自己消孤型半導体素子2bと前記フライホイ−ルダイオ−ド3bとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ9aは、前記フライホイ−ルダイオ−ド3bに並列に接続されている。
【0043】
前記自相側の前記分圧コンデンサ9bは、前記中間電位C側の前記自己消孤型半導体素子2cと前記フライホイ−ルダイオ−ド3cとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ9bは、前記フライホイ−ルダイオ−ド3cに並列に接続されている。
【0044】
前記他相側の前記分圧コンデンサ9cは、前記中間電位C側の前記自己消孤型半導体素子2fと前記フライホイ−ルダイオ−ド3fとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ9cは、前記フライホイ−ルダイオ−ド3fに並列に接続されている。
【0045】
前記他相側の前記分圧コンデンサ9dは、前記中間電位C側の前記自己消孤型半導体素子2gと前記フライホイ−ルダイオ−ド3gとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ9dは、前記フライホイ−ルダイオ−ド3gに並列に接続されている。
【0046】
なお、前記クランプコンデンサ7a〜7dの各コンデンサ容量は、同じにしてある。また、前記分圧コンデンサ9a〜9dの各コンデンサ容量は、同じにしてある。更に、前述のようにフライホイ−ルダイオ−ド3bとフライホイ−ルダイオ−ド3cに並列に分圧コンデンサ9a,9bを接続することにより、フライホイ−ルダイオ−ド3aとフライホイ−ルダイオ−ド3dの接合容量に対して、フライホイ−ルダイオ−ド3bとフライホイ−ルダイオ−ド3cの接合容量が等価的に大きくしてある。
【0047】
次に作用・動作について説明する。
【0048】
前述の図1の構成において、例えば、直流電圧回路1の交流側における系統事故、故障、等の交流側異常等によって異常な直流過電圧が発生した場合、3レベル電力変換装置を停止するために、自己消孤型半導体素子2a〜2hを一斉に点弧状態からオフ状態(ゲ−トブロック)とするが、その場合、3レベル電力変換装置内には、例えば、フライホイ−ルダイオ−ド3a,3b,3g,3hの導通により、矢印一点鎖線で示すように、還流負荷電流が、自相の出力端子OUT→自相のフライホイ−ルダイオ−ド3b→自相のフライホイ−ルダイオ−ド3a→直流電圧回路1の高電位Pの端子→中間電位C→低電位Nの端子→他相のフライホイ−ルダイオ−ド3h→他相のフライホイ−ルダイオ−ド3g→他相の出力端子OUTの還流ル−トで流れる。
【0049】
ゲ−トブロック時にこのような還流ル−トで還流負荷電流が流れその逆電流が零に向かうことによりフライホイ−ルダイオ−ド3a,3b,3h,3gがオフ状態を迎えた場合、等価的に接合容量が小さいフライホイ−ルダイオ−ド3aに電圧が印加されるが、フライホイ−ルダイオ−ド3aのカソ−ド側→リセットダイオ−ド5a→リセット抵抗6aにより高圧電位P−中間電位C間の直流電圧(E(V))に固定されたクランプコンデンサ7a→クランプダイオ−ド8a→フライホイ−ルダイオ−ド3aのアノ−ド側のル−プでクランプされる為、フライホイ−ルダイオ−ド3aには、過渡的に高圧電位P−中間電位C間の直流電圧(E(V))しか印加されず、残りの中間電位C−低電位N間の直流電圧(E(V))を、自相の等価的に接合容量が大きい(並列の分圧コンデンサ9aを有する)フライホイ−ルダイオ−ド3bと、他相のフライホイ−ルダイオ−ド3hと、他相の等価的に接合容量が大きい(並列の分圧コンデンサ9dを有する)フライホイ−ルダイオ−ド3gとで分圧することになる。
【0050】
ここで、もし、中間電位C側のフライホイ−ルダイオ−ド3b,3c,3f,3gに等価的に接合容量を大きくする分圧コンデンサ9a,9b,9c,9dを設けなかった場合は、前述の従来の技術のように、自相のフライホイ−ルダイオ−ド3a,3b及び他相のフライホイ−ルダイオ−ド3g,3hの中で、自相のフライホイ−ルダイオ−ド3b(中間電位C側の自己消孤型半導体素子2bのフライホイ−ルダイオ−ド)の接合容量が最も小さい場合は、前述の図7(B)のフライホイ−ルダイオ−ド3bの電圧クランプル−プにも示されているように、フライホイ−ルダイオ−ド3bのカソ−ド側→フライホイ−ルダイオ−ド3a→リセットダイオ−ド5a→リセット抵抗6aによりP−C間直流電圧(E(V))に固定されたクランプコンデンサ7a→リセット抵抗6bによりC−N間直流電圧(E(V))に固定されたクランプコンデンサ7b→リセットダイオ−ド5b→フライホイ−ルダイオ−ド3d→フライホイ−ルダイオ−ドフライホイ−ルダイオ−ド3c→フライホイ−ルダイオ−ド3bのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド3bには、過渡的にP−N間直流電圧(2E(V))が印加され、フライホイ−ルダイオ−ド3bが過電圧破壊される恐れがあるが、中間電位C側のフライホイ−ルダイオ−ド3b,3c,3f,3gに等価的に接合容量を大きくする分圧コンデンサ9a,9b,9c,9dを設けることにより、フライホイ−ルダイオ−ド3b自体の接合容量が最も小さい場合であっても、フライホイ−ルダイオ−ド3bには、過渡的にP−N間直流電圧(2E(V))が印加されることは無くなる。また、中間電位C側の他のフライホイ−ルダイオ−ド3c,3f,3gの何れかの接合容量が最も小さい場合でも同様である。
【0051】
このように、分圧コンデンサ9a,9b,9c,9dを設けなければ、各自己消孤型半導体素子のゲ−トブロック時に、中間電位より高い電圧(2E)がかかるフライホイ−ルダイオ−ド(中間電位側のフライホイ−ルダイオ−ド)3b,3c,3f,3gの接合容量を、分圧コンデンサ9a,9b,9c,9dを設けることにより、他のフライホイ−ルダイオ−ド3a,3d,3e,3hの接合容量より、等価的に大きくし、前記分圧コンデンサ9a,9b,9c,9dを設けなければ中間電位より高い電圧がかかるフライホイ−ルダイオ−ド3b,3c,3f,3gに、前記中間電位より高い電圧がかからないようにしたので、分圧コンデンサ9a,9b,9c,9dを設けなければ、ゲ−トブロック時に中間電位より高い電圧(2E)がかかるフライホイ−ルダイオ−ド(中間電位側のフライホイ−ルダイオ−ド)3b,3c,3f,3gが過電圧破壊される恐れがなくなる。つまり、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されるようなことのない信頼性の高い安価な3レベル電力変換装置を得ることができる。
【0052】
なお、前述のこの発明の実施の形態1は、電位P,Nと中間電位Cの3つの電位を有する直流電圧回路1と、前記各電位P,N,Cを出力することができる3レベル変換器を有する電力変換装置であって、前記3レベル変換器は第1〜第4の自己消孤型半導体素子2a〜2dと、前記各自己消孤型半導体素子2a〜2dに逆並列接続された第1〜第4のフライホイ−ルダイオ−ド3a〜3dと、前記直流電圧回路1の電位Cの端子と前記第2の自己消孤型半導体素子2bのアノ−ド端子との間に接続された第1のクランプダイオ−ド8aと、前記第3の自己消孤型半導体素子2cのカソ−ド端子と前記前記直流電圧回路1の電位Cの端子との間に接続された第2のクランプダイオ−ド8bと、前記直流電圧回路1の電位Pの端子と前記第1の自己消孤型半導体素子2aのアノ−ド端子との間に接続された第1のアノ−ドリアクトル4aと、この第1のアノ−ドリアクトル4aに並列接続された第1のリセットダイオ−ド5aと第1のリセット抵抗6aから構成される第1の直列接続体と、前記第1のリセットダイオ−ド5aと前記第1のリセット抵抗6aとの接続点と前記直流電圧回路1の電位Cの端子との間に接続され前記第1のリセット抵抗6aを介してのみ前記直流電圧回路1へ放電できる第1のクランプコンデンサ7aと、前記第4の自己消孤型半導体素子2dのカソ−ド端子と前記直流電圧回路1の電位Nの端子との間に接続された第2のアノ−ドリアクトル4bと、この第2のアノ−ドリアクトル4bに並列接続された第2のリセットダイオ−ド5bと第2のリセット抵抗6bから構成される第2の直列接続体と、前記第2のリセットダイオ−ド5bと前記第2のリセット抵抗6bとの接続点と前記直流電圧回路1の電位Nの端子との間に接続され前記第2のリセット抵抗6bを介してのみ前記直流電圧回路1へ放電できる第2のクランプコンデンサ7bと、前記第2の自己消孤型半導体素子2bと前記第3の自己消孤型半導体素子2cとの接続点に設けられた出力端子OUTとを有するブリッジ回路により構成されるものにおいて、前記各自己消孤型半導体素子2a〜2dは臨界電圧上昇率が規定されない或いは具体的に1kV/μsを超える臨界電圧上昇率を有しスナバ回路を必要とせず、前記第1のフライホイ−ルダイオ−ド3aの容量成分に対し、前記第2のフライホイ−ルダイオ−ド3bの容量成分を大きくすること、及び前記第4のフライホイ−ルダイオ−ド3dの容量成分に対し、前記第3のフライホイ−ルダイオ−ド3cの容量成分を大きくした3レベル電力変換装置でもある。
【0053】
なお、前記電位P,Nの各端子間に直流電源を接続し、前記自相側の出力端子OUTと前記他相側の出力端子OUTとの間に交流負荷を接続すれば3レベルインバ−タ装置となり、前記電位P,Nの各端子間に直流負荷を接続し、前記自相側の出力端子OUTと前記他相側の出力端子OUTとの間に交流電源を接続すれば3レベルコンバ−タ装置となる。
【0054】
実施の形態2.
この発明の実施の形態2を、3レベル単相電力変換装置の主回路の一例を示す図2に基づいて説明する。
【0055】
前述のこの発明の実施の形態1では、フライホイ−ルダイオ−ド3b,3c,3f,3gに並列に分圧コンデンサ9a〜9dを接続した場合を例示したが、この発明の実施の形態2では、フライホイ−ルダイオ−ド3a,3d,3e,3hにも、図2に示すように、分圧コンデンサ10a,10b,10c,10dを接続した事例を示すものである。
【0056】
ここで、前記分圧コンデンサ9a〜9dの各コンデンサ容量は同じにしてある。前記分圧コンデンサ10a〜10dの各コンデンサ容量は同じにしてある。更に、前記分圧コンデンサ9a〜9dの各コンデンサ容量は、前記分圧コンデンサ10a〜10dの各コンデンサ容量より大きなものにしてある。
【0057】
この発明の実施の形態2においては、前記分圧コンデンサ9a〜9dを、前記分圧コンデンサ10a〜10dより、コンデンサ容量が大きなものとすることにより、フライホイ−ルダイオ−ド3a〜3h自体の接合容量特性に因らず、フライホイ−ルダイオ−ド3b,3c,3f,3gの等価的な接合容量を、フライホイ−ルダイオ−ド3a,3d,3e,3hの等価的な接合容量より、確実に大きくでき、前述のこの発明の実施の形態1と同様にして、フライホイ−ルダイオ−ド3a,3e,もしくは3d,3hに、高電位P−中間電位C間の直流電圧(E(V))もしくは中間電位C−低電位N間の直流電圧(E(V))が印加され、残りの直流電圧(E(V))を、自相のフライホイ−ルダイオ−ド3b及び他相のフライホイ−ルダイオ−ド3g,3hの各等価的接合容量、もしくは自相のフライホイ−ルダイオ−ド3c及び他相のフライホイ−ルダイオ−ド3e,3fの各等価的接合容量、で分圧するので、若し分圧コンデンサ分圧コンデンサ9a〜9d,10a〜10dを設けなかったら直流過電圧が印加され破壊される可能性のある(中間電位側の)フライホイ−ルダイオ−ド3b,3c,3f,3gの耐圧破壊を防止でき、信頼性の高い安価な3レベル電力変換装置を得ることができる。
【0058】
実施の形態3.
この発明の実施の形態3を、3レベル単相電力変換装置の主回路の一例を示す図3に基づいて説明する。
【0059】
前述のこの発明の実施の形態1では、フライホイ−ルダイオ−ド3b,3c,3f,3gに並列に分圧コンデンサ9a〜9dを接続した場合を例示したが、この発明の実施の形態3では、図3に示すように、分圧コンデンサ9a〜9dの各々に直列に且つフライホイ−ルダイオ−ド3b,3c,3f,3gに並列に、抵抗11a,11b,11c,11dを接続した事例を示すものである。
【0060】
前述のこの発明の実施の形態1のように、分圧コンデンサ9a〜9dの各々に直列に且つフライホイ−ルダイオ−ド3b,3c,3f,3gに並列に接続された抵抗11a,11b,11c,11dを設けてない場合には、自己消孤型半導体素子2b,2c,2f,2gのタ−ンオン動作時に分圧コンデンサ9a〜9dが放電を行うので、自己消孤型半導体素子2b,2c,2f,2gのタ−ンオン損失が増加することになるが、前述のこの発明の実施の形態3のように、分圧コンデンサ9a〜9dの各々に直列に且つフライホイ−ルダイオ−ド3b,3c,3f,3gに並列に接続された抵抗11a,11b,11c,11dを設けることにより、前記分圧コンデンサ9a〜9dの放電電流を当該抵抗11a,11b,11c,11dで限流し、前記自己消孤型半導体素子2b,2c,2f,2gのタ−ンオン損失を抑制でき、信頼性の高い3レベル電力変換装置を得ることができる。
【0061】
実施の形態4.
図示してないが、前述のこの発明の実施の形態2(図2)における分圧コンデンサ9a〜9d,10a〜10dの各々に直列に且つ対応フライホイ−ルダイオ−ド3a〜3hに並列に抵抗を接続すれば、前述のこの発明の実施の形態3(図3)と同様にして、前述のこの発明の実施の形態2(図2)における自己消孤型半導体素子2a〜2hの各タ−ンオン損失を抑制でき、前述のこの発明の実施の形態2(図2)より信頼性の高い3レベル電力変換装置を得ることができる。
【0062】
実施の形態5.
この発明の実施の形態5を、3レベル単相電力変換装置の主回路の一例を示す図4に基づいて説明する。
【0063】
前述のこの発明の実施の形態2では、フライホイ−ルダイオ−ド3a〜3hの各々に並列に分圧コンデンサ9a、9b、9c、9d、10あ、10b、10c,10dを設けた場合を例示したが、この発明の実施の形態5では、図4に示すように、前述のこの発明の実施の形態2における分圧コンデンサ9a、9b、9c、9d、10a、10b、10c,10dを設けずに、フライホイ−ルダイオ−ド3a,3bの組み合わせ12a、フライホイ−ルダイオ−ド3c,3dの組み合わせ12b、フライホイ−ルダイオ−ド3e,3fの組み合わせ12c、及びフライホイ−ルダイオ−ド3g,3hの組み合わせ12dで、当該組み合わせの中においてフライホイ−ルダイオ−ドの接合容量の特性を選別してある。
【0064】
具体的には、前記組み合わせ12aでは、フライホイ−ルダイオ−ド3bはフライホイ−ルダイオ−ド3aより接合容量の大きなものを選別して接続してある。同様に、前記組み合わせ12bでは、フライホイ−ルダイオ−ド3cはフライホイ−ルダイオ−ド3dより接合容量の大きなものを、前記組み合わせ12cでは、フライホイ−ルダイオ−ド3fはフライホイ−ルダイオ−ド3eより接合容量の大きなものを、前記組み合わせ12dでは、フライホイ−ルダイオ−ド3gはフライホイ−ルダイオ−ド3hより接合容量の大きなものを、それぞれ選別して接続してある。
【0065】
なお、前記フライホイ−ルダイオ−ドの選別の仕方として、前記中間電位側のフライホイ−ルダイオ−ド3b,3c,3f,3gは夫々実質的に同じ接合容量のものを選別して使用し、前記中間電位側ではない他のフライホイ−ルダイオ−ド3a,3d,3e,3hは夫々実質的に同じ接合容量のものを選別して使用し、更に、前記中間電位側のフライホイ−ルダイオ−ド3b,3c,3f,3gは前記中間電位側ではない他のフライホイ−ルダイオ−ド3a,3d,3e,3hより接合容量が大きなものを選別して使用してもよい。
【0066】
前述のように、この発明の実施の形態5では、前記接合容量の選別使用をしなければ、各自己消孤型半導体素子のゲ−トブロック時に、中間電位より高い電圧(2E)がかかるフライホイ−ルダイオ−ド(中間電位側のフライホイ−ルダイオ−ド)3b,3c,3f,3gの接合容量が、3bについては他のフライホイ−ルダイオ−ド3aより、3cについては他のフライホイ−ルダイオ−ド3dより、3fについては他のフライホイ−ルダイオ−ド3eより、3gについては他のフライホイ−ルダイオ−ド3hより、それぞれ大きなものを選別して使用し、このような選別使用しなければ中間電位より高い電圧がかかるフライホイ−ルダイオ−ド3b,3c,3f,3gに、前記中間電位より高い電圧がかからないようにしたので、このような選別使用しなければ、ゲ−トブロック時に中間電位より高い電圧(2E)がかかるフライホイ−ルダイオ−ド(中間電位側のフライホイ−ルダイオ−ド)3b,3c,3f,3gが過電圧破壊されるような恐れがなくなる。つまり、前述のこの発明の実施形態1〜4のような分圧コンデンサや抵抗のような付加部品使用することなく、少ない部品点数で信頼性の高い安価な3レベル電力変換装置を得ることができる。
【0067】
実施の形態6.
この発明の実施の形態6を図5に基づいて説明する。図5(A)は3レベル単相電力変換装置の主回路の一例を示す図、図5(B)は制御ロジックを自己消孤型半導体素子(以下GCTと略記する)のスイッチング動作とゲ−トブロックと遮断器の開放時間との関係で示す図である。なお、図5(A)において、前述の図1〜4と同一または相当部分には同一符号を付し、前述の図1〜4と同一構成、同一動作、同一機能については、それらの説明は省略する。また、図5(A)は、その回路構成が前述の図4と同じであるので、動作説明のみを以下に記載する。
【0068】
GCT(自己消孤型半導体素子)2a〜2hのゲ−トブロック動作において、図5(B)に示すように、GCT2a,2eとGCT2d,2hとを同時にゲ−トブロック(ゲ−トブロック1と呼称する)すると、一例として図5(A)に矢印一点鎖線で示すように負荷電流経路が形成される。GCT2a,2e,2d,2hはゲ−トブロックである為、フライホイ−ルダイオ−ド3a,3eが高電位P−中間電位C間の直流電圧(E(V))を負担し、フライホイ−ルダイオ−ド3d,3hが中間電位C−低電位N間の直流電圧(E(V))を負担する。フライホイ−ルダイオ−ド3b,3c,3f,3gの電圧は、それらと対を成すGCT2b,2c,2f,2gが導通状態である為、零となる。
【0069】
図5(B)に示すように、ゲ−トブロック1と同期して前記負荷電流を遮断器15で遮断し、その後、遮断器開放時間以上後(負荷電流が零になった後)に、GCT2b,2c,とGCT2f,2gとを同時にゲ−トブロック(ゲ−トブロック2と呼称する)する。前記ゲ−トブロック2の時点では、負荷電流は遮断器15で遮断され零であるため電圧分担状態は変わらない。
【0070】
前述の制御ロジックが組み込まれた制御装置16と遮断器15とにより、前述のように、中間電位C側のフライホイ−ルダイオ−ド3b,3c,3f,3gに過電圧2E(V)が印加されることはなくなり、信頼性の高い3レベル電力変換装置を得ることができる。
【0071】
なお、前述のこの発明の実施の形態6は、電位P,Nと中間電位Cの3つの電位を有する直流電圧回路1と、前記各電位P,N,Cを出力することができる3レベル変換器を有する電力変換装置であって、前記3レベル変換器は第1〜第4の自己消孤型半導体素子2a〜2dと、前記各自己消孤型半導体素子2a〜2dに逆並列接続された第1〜第4のフライホイ−ルダイオ−ド3a〜3dと、前記直流電圧回路1の電位Cの端子と前記第2の自己消孤型半導体素子2bのアノ−ド端子との間に接続された第1のクランプダイオ−ド8aと、前記第3の自己消孤型半導体素子2cのカソ−ド端子と前記前記直流電圧回路1の電位Cの端子との間に接続された第2のクランプダイオ−ド8bと、前記直流電圧回路1の電位Pの端子と前記第1の自己消孤型半導体素子2aのアノ−ド端子との間に接続された第1のアノ−ドリアクトル4aと、この第1のアノ−ドリアクトル4aに並列接続された第1のリセットダイオ−ド5aと第1のリセット抵抗6aから構成される第1の直列接続体と、前記第1のリセットダイオ−ド5aと前記第1のリセット抵抗6aとの接続点と前記直流電圧回路1の電位Cの端子との間に接続され前記第1のリセット抵抗6aを介してのみ前記直流電圧回路1へ放電できる第1のクランプコンデンサ7aと、前記第4の自己消孤型半導体素子2dのカソ−ド端子と前記直流電圧回路1の電位Nの端子との間に接続された第2のアノ−ドリアクトル4bと、この第2のアノ−ドリアクトル4bに並列接続された第2のリセットダイオ−ド5bと第2のリセット抵抗6bから構成される第2の直列接続体と、前記第2のリセットダイオ−ド5bと前記第2のリセット抵抗6bとの接続点と前記直流電圧回路1の電位Nの端子との間に接続され前記第2のリセット抵抗6bを介してのみ前記直流電圧回路1へ放電できる第2のクランプコンデンサ7bと、前記第2の自己消孤型半導体素子2bと前記第3の自己消孤型半導体素子2cとの接続点に設けられた出力端子OUTとを有するブリッジ回路により構成されるものにおいて、前記各自己消孤型半導体素子2a〜2dは臨界電圧上昇率が規定されない或いは具体的に1kV/μsを超える臨界電圧上昇率を有しスナバ回路を必要とせず、変換器出力端子OUTと系統電源もしくはモ−タ誘起電圧13との間に遮断器15を有し、故障停止時のゲ−トブロック時に、第1及び第4の自己消孤型半導体素子2a,2dが同時にゲ−トブロックした後、遮断器開放時間以上後(負荷電流が零になった後)に、第2及び第3の自己消孤型半導体素子2b,2cをゲ−トブロックする制御装置16を有している3レベル電力変換装置でもある。
【0072】
【発明の効果】
前述のように、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い3レベル電力変換装置を得ることができる効果がある。
【0073】
また、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、大きくしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い3レベル電力変換装置を、部品点数の少ない安価なものとすることができる効果がある。
【0074】
また、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した3レベル電力変換装置において、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドと対を成す自己消孤型半導体素子のゲ−トブロックを、他の自己消孤型半導体素子のゲ−トブロック後の負荷電流を遮断する遮断器の動作後に行うように、各自己消孤型半導体素子のゲ−ト制御を行い、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに中間電位より高い電圧がかからないようにしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い3レベル電力変換装置を得ることができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1を示す図で、3レベル単相電力変換装置の主回路の一例を示す図である。
【図2】この発明の実施の形態2を示す図で、3レベル単相電力変換装置の主回路の一例を示す図である。
【図3】この発明の実施の形態3を示す図で、3レベル単相電力変換装置の主回路の一例を示す図である。
【図4】この発明の実施の形態5を示す図で、3レベル単相電力変換装置の主回路の一例を示す図である。
【図5】この発明の実施の形態6を示す図で、(A)は3レベル単相電力変換装置の主回路の一例を示す図、(B)は制御ロジックを自己消孤型半導体素子(GCT)のスイッチング動作とゲ−トブロックと遮断器の開放時間との関係で示す図である。
【図6】従来の3レベル電力変換装置に関する図で、(A)は単相電力変換器におけるゲ−トブロック後の負荷電流の還流ル−プの一例を一点鎖線の矢印で示す図、(B)はゲ−トブロック時のフライホイ−ルダイオ−ドに流れる負荷電流を示す図、(C)は負荷電流還流ル−プの等価回路を示す図である。
【図7】従来の3レベル電力変換装置に関する図で、(A)はフライホイ−ルダイオ−ド3a(中間電位C側の自己消孤型半導体素子ではない他の自己消孤型半導体素子のフライホイ−ルダイオ−ド)の電圧クランプル−プを示す図、(B)はフライホイ−ルダイオ−ド3b(中間電位C側の自己消孤型半導体素子のフライホイ−ルダイオ−ド)の電圧クランプル−プを示す図である。
【符号の説明】
1 直流電圧回路、
2a〜2d 自己消孤型半導体素子(ゲ−ト転流型タ−ンオフサイリスタ)、
3a〜3h フライホイ−ルダイオ−ド、
4a,4b,4c,4d アノ−ドリアクトル、
5a,5b,5c、5d リセットダイオ−ド、
6a,6b,6c,6d リセット抵抗、
7a,7b,7c,7d クランプコンデンサ、
8a,8b,8c,8d クランプダイオ−ド、
9a,9b,9c,9d,10a,10b,10c,10d 分圧コンデンサ、
11a,11b,11c,11d 抵抗、
12a,12b,12c,12d フライホイ−ルダイオ−ドの組み合わせ、
13 系統電源もしくはモ−タ誘起電圧、
14 ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス、
15 遮断器、
16 制御装置、
P,C,N 直流電圧回路の各端子電圧、
OUT 出力端子。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a three-level power conversion device using a self-extinguishing semiconductor device such as a gate commutation type turn-off thyristor or an insulated gate bipolar transistor as a power conversion device. .
[0002]
[Prior art]
As is well known, the three-level power converter includes a DC voltage circuit having three potentials, namely, a potential P, a potential N, and a potential C intermediate between the potentials P and N, and the potential P, the potential C, or the potential. And a three-level power converter capable of outputting N.
[0003]
Such a three-level power converter is disclosed in, for example, Japanese Patent Application Laid-Open No. 2000-152646 (Patent Document 1), in which a gate commutation is used as a power conversion element constituting the three-level power converter. -Level power that uses self-extinguishing semiconductor devices such as die turn-off thyristors and insulated gate bipolar transistors, and does not use a snubber circuit to suppress the critical voltage rise rate in order to improve device efficiency They tend to be conversion devices.
[0004]
In a three-level power converter using a self-extinguishing semiconductor device as such a power converter, a DC voltage circuit often converts a commercial power supply (AC) to DC to obtain a DC voltage. The output of the DC voltage circuit may become a DC overvoltage due to an overvoltage due to an abnormality on the power supply side or the like.
[0005]
If an abnormal DC overvoltage occurs, the three-level power converter is stopped. When the self-extinguishing semiconductor elements are simultaneously turned off from the ignition state (hereinafter referred to as a gate block), the load current is reduced. Circulates a flywheel diode connected in parallel with the self-extinguishing semiconductor device, and sums the DC voltage and the system power supply or motor induced voltage with cable inductance, system power supply or motor leakage inductance, etc. The current goes to zero at a gradual current decrease rate determined by. When the reverse current of the flywheel diode reaches a peak after zero current, the flywheel diode expands its depletion layer to the off state, and a DC voltage is applied to the flywheel diode. Will be done.
[0006]
Here, the three-level power converter is connected between a potential PN at each flywheel diode in a series connection circuit of a plurality of flywheel diodes of the own phase and a plurality of flywheel diodes of another phase. The PN voltage is transiently applied to the flywheel diode in which the depletion layer expands and enters the off state earliest, and the flywheel diode withstands the breakdown voltage. I found that it could be destroyed.
[0007]
The above-described event will be described more specifically with reference to FIGS. FIG. 6A is a diagram showing an example of a return loop of the load current after the gate block in the single-phase power converter by a chain line arrow, and FIG. 6B is a flywheel diode at the time of the gate block. FIG. 6C is a diagram showing an equivalent circuit of a load current return loop, and FIG. 7A is a diagram showing a
[0008]
Hereinafter, the configuration will be briefly described, and then the operation will be described in detail.
[0009]
First, as a typical example of the configuration of the three-level power converter, as shown in FIG. 6A, a direct current having a potential P, a potential N, and a potential C intermediate between the potentials P and N is used. A
[0010]
Next, the operation will be described. For convenience of explanation, the self-extinguishing
[0011]
The load current flowing through the
[0012]
Here, FIG. 6C shows an equivalent circuit of a load current return loop indicated by a dashed line arrow in FIG. In the return loop of the load current at the time of the gate block, the
[0013]
Thus, for example, when the junction capacity of the self-
[0014]
Accordingly, when the junction capacity of the self-
[0015]
However, among the self-
[0016]
[Patent Document 1]
JP 2000-152646 A (FIG. 1, paragraphs 0005 to 0006)
[0017]
[Problems to be solved by the invention]
In the conventional three-level power conversion device, as described above, when the junction capacitance of the flywheel diode of the self-extinguishing semiconductor element on the intermediate potential C side is the smallest, the flywheel is disabled during the gate block. -A PN DC voltage (2E (V)) is transiently applied to the flywheel diode, and the flywheel diode may be damaged by overvoltage, and the resistance of each flywheel diode may be reduced. Even if the voltage, current capacity, and the like are the same, the junction capacitance of each flywheel diode is not always the same, so that the junction capacitance of the flywheel diode of the self-extinguishing semiconductor device at the intermediate potential C is the most. It has been found that small cases can occur. As described above, the
[0018]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances, and in a three-level power conversion device using a self-extinguishing semiconductor device as a power conversion device, a self-container on the intermediate potential side during the gate block. It is an object of the present invention to prevent a flywheel diode of an isolated semiconductor device from being damaged by overvoltage.
[0019]
[Means for Solving the Problems]
A three-level power converter according to the present invention is a three-level power converter using a self-extinguishing semiconductor device having a flywheel diode as a power converting device. The junction capacitance of a flywheel diode to which a voltage higher than the intermediate potential is applied is made equivalently larger than the junction capacitance of another flywheel diode, and the flywheel diode to which a voltage higher than the intermediate potential is applied is connected to the flywheel diode. A voltage higher than the intermediate potential is not applied.
[0020]
Further, the three-level power converter according to the present invention is a three-level power converter using a self-extinguishing semiconductor device having a flywheel diode as a power conversion device. In this case, the junction capacitance of the flywheel is made larger than that of the other flywheel diodes.
[0021]
In the three-level power converter according to the present invention, in a three-level power converter using a self-extinguishing semiconductor element having a flywheel diode as a power conversion element, a voltage higher than the intermediate potential at the time of gate block is applied. A gate block of a self-extinguishing semiconductor device paired with such a flywheel diode is performed after an operation of a circuit breaker for interrupting a load current after a gate block of another self-extinguishing semiconductor device. Gate control of each self-extinguishing semiconductor device is performed so that a voltage higher than the intermediate potential is not applied to a flywheel diode to which a voltage higher than the intermediate potential is applied at the time of gate blocking.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter,
[0023]
First, the configuration will be described below.
[0024]
As shown in FIG. 1 as a typical example, the configuration of the three-level single-phase power converter has a direct current having a high potential P, a low potential N, and an intermediate potential C intermediate between these potentials P and N.
[0025]
For convenience of explanation, the self-extinguishing
[0026]
The self-phase side includes self-extinguishing
[0027]
The
[0028]
Each of the self-extinguishing
[0029]
The
[0030]
The
[0031]
The
[0032]
The anodic reactor 4c is connected between the anode of the self-extinguishing
[0033]
The
[0034]
The series circuit of the
[0035]
The series circuit of the
[0036]
The
[0037]
The
[0038]
The reset resistor 6c on the other phase side is connected between a series connection point of the
[0039]
The
[0040]
The series circuit of the
[0041]
The series circuit of the
[0042]
The
[0043]
The
[0044]
The
[0045]
The
[0046]
The capacitances of the
[0047]
Next, the operation and operation will be described.
[0048]
In the configuration of FIG. 1 described above, for example, if an abnormal DC overvoltage occurs due to an AC-side abnormality such as a system fault or a failure on the AC side of the
[0049]
When the
[0050]
Here, if the
[0051]
As described above, if the
[0052]
In the first embodiment of the present invention, the
[0053]
If a DC power supply is connected between the terminals of the potentials P and N, and an AC load is connected between the output terminal OUT on the self-phase side and the output terminal OUT on the other phase side, a three-level inverter is provided. If a DC load is connected between the terminals of the potentials P and N and an AC power supply is connected between the output terminal OUT on the self-phase side and the output terminal OUT on the other phase, a three-level converter is obtained. Data device.
[0054]
Embodiment 2 FIG.
Embodiment 2 of the present invention will be described based on FIG. 2 showing an example of a main circuit of a three-level single-phase power converter.
[0055]
In the above-described first embodiment of the present invention, the case where the
[0056]
Here, the capacitances of the
[0057]
In the second embodiment of the present invention, the junction capacitors of the
[0058]
Embodiment 3 FIG.
Third Embodiment A third embodiment of the present invention will be described with reference to FIG. 3 showing an example of a main circuit of a three-level single-phase power converter.
[0059]
In the above-described first embodiment of the present invention, the case where the
[0060]
As in the first embodiment of the present invention, the resistors 11a, 11b, 11c, connected in series with the
[0061]
Although not shown, a resistor is connected in series with each of the
[0062]
[0063]
In the above-described second embodiment of the present invention, the case where the
[0064]
More specifically, in the
[0065]
As a method of selecting the flywheel diodes, the
[0066]
As described above, in the fifth embodiment of the present invention, when the selection and use of the junction capacitance is not performed, a flywheel which receives a voltage (2E) higher than the intermediate potential is applied when the gate of each self-extinguishing semiconductor element is blocked. The junction capacitance of the flywheel (the flywheel diode on the intermediate potential side) 3b, 3c, 3f, 3g is 3b, the other flywheel diode is 3a, and 3c is the
[0067]
Embodiment 6 FIG.
Embodiment 6 of the present invention will be described with reference to FIG. FIG. 5A is a diagram showing an example of a main circuit of a three-level single-phase power converter, and FIG. 5B is a diagram showing control logic for switching operation and gain of a self-extinguishing semiconductor device (hereinafter abbreviated as GCT). FIG. 5 is a diagram showing a relationship between a lock and an open time of a circuit breaker. In FIG. 5A, the same or corresponding parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and the same configuration, operation, and function as those in FIGS. Omitted. Also, FIG. 5A has the same circuit configuration as that of FIG. 4 described above, and therefore only the operation description will be described below.
[0068]
In the gate block operation of the GCTs (self-extinguishing semiconductor elements) 2a to 2h, as shown in FIG. 5B,
[0069]
As shown in FIG. 5B, the load current is cut off by the
[0070]
As described above, the
[0071]
In the sixth embodiment of the present invention, the
[0072]
【The invention's effect】
As described above, the present invention relates to a three-level power converter using a self-extinguishing semiconductor device having a flywheel diode as a power converting device. The junction capacitance of a flywheel diode to which a higher voltage is applied is equivalently larger than the junction capacitance of another flywheel diode, and the flywheel diode to which a voltage higher than the intermediate potential is applied has the intermediate potential. Since a higher voltage is prevented from being applied, there is an effect that a highly reliable three-level power converter can be obtained in which the flywheel diode is not overvoltage-destructed during the gate block.
[0073]
Also, the present invention provides a three-level power conversion device using a self-extinguishing semiconductor device having a flywheel diode as a power conversion device, wherein the junction capacitance of the flywheel diode to which a voltage higher than the intermediate potential is applied is as follows: Since the junction capacity of the other flywheel diodes is larger than that of the other flywheel diodes, a highly reliable three-level power converter that does not cause overvoltage breakdown of the flywheel diodes during the gate block can be provided at a low cost with a small number of parts. There is an effect that can be made.
[0074]
Further, the present invention provides a three-level power conversion device using a self-extinguishing semiconductor device having a flywheel diode as a power conversion device, wherein a flywheel diode to which a voltage higher than an intermediate potential is applied at the time of gate blocking. Each self-extinguishing semiconductor device is configured such that a gate block of a self-isolating semiconductor device forming a pair is performed after an operation of a circuit breaker that interrupts a load current after a gate block of another self-isolating semiconductor device. Of the flywheel diode, which is applied with a voltage higher than the intermediate potential at the time of gate blocking, so that a voltage higher than the intermediate potential is not applied to the flywheel diode. There is an effect that a highly reliable three-level power conversion device that does not need to be obtained can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a first embodiment of the present invention and is a diagram illustrating an example of a main circuit of a three-level single-phase power converter.
FIG. 2 is a diagram illustrating a second embodiment of the present invention and is a diagram illustrating an example of a main circuit of a three-level single-phase power converter.
FIG. 3 is a diagram illustrating a third embodiment of the present invention and is a diagram illustrating an example of a main circuit of a three-level single-phase power converter.
FIG. 4 is a diagram illustrating a fifth embodiment of the present invention, and illustrating an example of a main circuit of a three-level single-phase power converter.
FIGS. 5A and 5B are diagrams showing a sixth embodiment of the present invention, in which FIG. 5A shows an example of a main circuit of a three-level single-phase power converter, and FIG. FIG. 4 is a diagram showing a relationship between a switching operation of GCT), a gate block, and an open time of a circuit breaker.
FIG. 6 is a diagram related to a conventional three-level power converter, in which (A) shows an example of a return loop of the load current after the gate block in the single-phase power converter by a dashed line arrow, and (B). () Shows the load current flowing through the flywheel diode at the time of gate blocking, and (C) shows the equivalent circuit of the load current return loop.
FIG. 7 is a diagram relating to a conventional three-level power conversion device, in which (A) is a
[Explanation of symbols]
1 DC voltage circuit,
2a to 2d self-extinguishing semiconductor devices (gate commutation type turn-off thyristors),
3a to 3h flywheel diodes,
4a, 4b, 4c, 4d anodreactor,
5a, 5b, 5c, 5d reset diodes,
6a, 6b, 6c, 6d reset resistor,
7a, 7b, 7c, 7d Clamp capacitors,
8a, 8b, 8c, 8d Clamp diode,
9a, 9b, 9c, 9d, 10a, 10b, 10c, 10d voltage dividing capacitors,
11a, 11b, 11c, 11d resistance,
12a, 12b, 12c, 12d Combination of flywheel diodes,
13 System power supply or motor induced voltage,
14 Inductance such as cable inductance, system power supply or motor leakage inductance,
15 breaker,
16 control devices,
P, C, N Terminal voltage of DC voltage circuit,
OUT Output terminal.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104453A JP4314050B2 (en) | 2003-04-08 | 2003-04-08 | 3-level power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104453A JP4314050B2 (en) | 2003-04-08 | 2003-04-08 | 3-level power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004312902A true JP2004312902A (en) | 2004-11-04 |
JP4314050B2 JP4314050B2 (en) | 2009-08-12 |
Family
ID=33467277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104453A Expired - Lifetime JP4314050B2 (en) | 2003-04-08 | 2003-04-08 | 3-level power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4314050B2 (en) |
-
2003
- 2003-04-08 JP JP2003104453A patent/JP4314050B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4314050B2 (en) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3107198B1 (en) | Power converter submodule with a short-circuit device and power converter having same | |
US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
US11108338B2 (en) | Dual submodule for a modular multilevel converter and modular multilevel converter including the same | |
JP5421292B2 (en) | Power rectifier circuit and system, method associated therewith, aircraft having such a circuit or system | |
KR100221810B1 (en) | Power converting device | |
US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
JP2006149195A (en) | Converter circuit, and circuit having at least one switching device, and circuit module | |
US8599585B2 (en) | Power conversion device | |
CN113258809A (en) | Method for short-circuiting sub-modules of a faulty converter and power converter supporting the method | |
US5287260A (en) | GTO rectifier and inverter | |
JP2017189026A (en) | Three-level power converter circuit | |
JPH07312878A (en) | Snubber circuit for three-level inverter | |
US20200251981A1 (en) | Three-level pulse width modulation technique for reducing semiconductor short circuit conduction loss | |
JP6753137B2 (en) | Boost chopper circuit | |
JP4314050B2 (en) | 3-level power converter | |
JP2007267435A (en) | Power converter | |
US6594130B2 (en) | Method and circuit for the protection of a thyristor | |
JPH07194131A (en) | Three-level inverter device | |
JP3553396B2 (en) | Semiconductor element stack and power converter | |
JP3383656B2 (en) | Neutral point clamp type power converter | |
JP3660480B2 (en) | Power converter wiring structure | |
JP2000166248A (en) | Power conversion device | |
JP2023154840A (en) | Forced commutation circuit for thyristor | |
WO2023092121A1 (en) | Uninterruptible power supply having short circuit load capability | |
JP2019193459A (en) | Multi-level inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4314050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |