JP2004311895A - Liquid crystal display device using thin film transistor, and its manufacturing device - Google Patents

Liquid crystal display device using thin film transistor, and its manufacturing device Download PDF

Info

Publication number
JP2004311895A
JP2004311895A JP2003106671A JP2003106671A JP2004311895A JP 2004311895 A JP2004311895 A JP 2004311895A JP 2003106671 A JP2003106671 A JP 2003106671A JP 2003106671 A JP2003106671 A JP 2003106671A JP 2004311895 A JP2004311895 A JP 2004311895A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
display device
crystal display
dehydrogenation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003106671A
Other languages
Japanese (ja)
Inventor
Masaki Nakahori
正樹 中堀
Yusuke Uchida
祐介 内田
Shoichi Takanabe
昌一 高鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Mitsubishi Electric Corp
Original Assignee
Advanced Display Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc, Mitsubishi Electric Corp filed Critical Advanced Display Inc
Priority to JP2003106671A priority Critical patent/JP2004311895A/en
Publication of JP2004311895A publication Critical patent/JP2004311895A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a liquid crystal display device which is excellent in display quality and to form a polycrystalline thin film transistor directly on a substrate of low heat resistance such as resin by reducing the defect level in grain boundary/crystal and stabilizing and improving the performance of the thin film transistor in a process for polycrystallizing amorphous silicon in a manufacturing process of a thin film transistor used for liquid crystal driving of the liquid crystal display device. <P>SOLUTION: In the method, the dehydrogenation treatment temperature of amorphous silicon before crystallization is set to 430 to 480°C and the dehydrogenation time is set to 20 to 50 minutes, or the dehydrogenation temperature is set to 480 to 500°C and the dehydrogenation time is set to 5 to 20 minutes, or dehydrogenation treatment from only amorphous silicon is carried out without raising dehydrogenation from a silicon oxide film or a silicon nitride film and glass by ultraviolet rays such as UV light and excimer laser. It is possible to reduce defect in a polycrystalline silicon film or in an interface with an oxide film therebelow, to improve characteristics or to manufacture a polycrystalline thin film transistor array on a resin substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタ(TFT)をスイッチング素子に用いたアクティブマトリクス型液晶表示装置(TFT−LCD)の製造方法に関する、TFTの性能を安定、かつ高性能にすることを目的としたもので、本発明はTFT−LCDの表示特性を損なうことなく生産性を向上するものである。
【0002】
【従来の技術】
ガラス基板のような透明絶縁物上に、薄膜トランジスタをマトリクス状に配置したアクティブマトリクス基板と、対向電極を兼ね備えたカラーフィルター基板と液晶を組み合わせたアクティブマトリクス型液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められノートパソコンはもちろんOAモニター用としても大きな市場を開拓した。
【0003】
とりわけ、半導体層に多結晶シリコン膜を用いた薄膜トランジスタで駆動する液晶表示装置は、周辺駆動回路などもガラス基板上に形成でき、実装点数を削減できるなどのメリットがあり、携帯端末を中心に広がりを見せている。
【0004】
多結晶シリコンからなる薄膜トランジスタを用いた液晶表示装置の作成方法については、いくつか先行事例があり、たとえば、特許文献1〜4に記載されている。また、樹脂基板上に薄膜トランジスタなどを形成する方法についていくつか先行事例があり、たとえば特許文献5〜7に記載されている。
【0005】
一例として、図6にTFTアレイ基板の主要断面図を示す。ガラス基板1上に絶縁層である、窒化珪素膜2、酸化珪素膜3と水素化非晶質シリコン膜4をプラズマCVD法を用いて連続形成する。このとき、レーザーアニールにより非晶質シリコン膜を多結晶化したときにシリコン膜中の水素が突沸するのを防ぐために、水素化非晶質シリコン膜の成膜直後に基板を470〜500℃程度に熱して、あらかじめ非晶質シリコン膜中の脱水素処理を行なっておく。つぎに、バッファード弗酸などを用いて、非晶質シリコン膜上の自然酸化膜を除去したのち、たとえば、エキシマレーザ−などのレーザー光を照射し、非晶質シリコン膜を多結晶化する。
【0006】
つぎに第一のフォトリソグラフィー工程で半導体層を、チャネルを形成する部分を残すようにアイランド状にパターニングする。つぎにゲート絶縁膜として、酸化珪素膜5をプラズマCVD法などの方法により形成する。つぎに第二のフォトリソグラフィー工程でレジストのみパターニングした上から、保持容量を形成するために、イオンドーピング法により、リンを多結晶シリコン膜4中にドープする。
【0007】
つぎに第三のフォトリソグラフィー工程でゲート電極6をパターニングする。つぎにゲート電極6の上から、p−chのTFTを形成するためにイオンドープ法で多結晶シリコン膜4にボロンをドープする。
【0008】
つぎに第四のフォトリソグラフィー工程でレジストパターンを形成し、n−chのTFTを形成するために、レジストの上からイオンドープ法でリンをドープする。そののち、ゲート電極6をエッチングによりパターニングし、レジストを剥離した上からリンを少量ドープし、n−ch TFTのLDD構造を形成する。
【0009】
つぎにゲート電極6とソース電極8およびドレイン電極9の層間絶縁膜7をプラズマCVD法などにより形成したのち、熱処理により、イオンドープした不純物を活性化させるための結晶化処理を行なう。
【0010】
つぎに第五のフォトリソグラフィー工程で、トランジスタとソース電極8およびドレイン電極9のコンタクトをとるためのコンタクトホールを形成する。
【0011】
つぎにスパッタ法によりソース電極およびドレイン電極材料のメタルを形成し、第六のフォトリソグラフィー工程で、ソース電極8とドレイン電極9を形成する。
【0012】
つぎに、半導体膜中の欠陥順位を少なくするために、水素プラズマ処理をしたのち、プラズマCVDなどの方法でパッシベーション膜10を形成し、第七のフォトリソグラフィー工程で、パッシベーション膜にコンタクトホールを形成する。
【0013】
つぎに、端子電極となる透明導電膜をスパッタ法などにより形成し、第八のフォトリソグラフィー工程で端子電極をパターニングし、薄膜トランジスタアレイ基板の作成が完了する。
【0014】
端子電極を形成する前に、有機膜などを成膜、あるいは反射膜を形成し、反射光を利用した表示デバイスのための薄膜トランジスタアレイを作成する場合もある。
【0015】
【特許文献1】
特開平11−10370号公報(第6頁、第8頁)
【特許文献2】
特開2001−166326号公報(第2−3頁)
【特許文献3】
特開2001−264813号公報(第3−4頁)
【特許文献4】
特開2001−267581号公報(第4−5頁)
【特許文献5】
特開2000−97765号公報(第6頁)
【特許文献6】
特開2002−208592号公報(第9−10頁)
【特許文献7】
特開2001−358351号公報(第3−4頁)
【0016】
【発明が解決しようとする課題】
レーザーアニールによる結晶化前の脱水素アニール時に、水素化非晶質シリコンからの脱水素と同時に、下地の絶縁膜からの脱水素が起こるために、非晶質シリコン、あるいは、下地酸化膜と非晶質シリコン膜の界面に欠陥順位が発生し、結晶化させたときの結晶粒界・結晶中の欠陥準位が増加し、トランジスタの性能が低下する。
【0017】
本発明は、薄膜トランジスタの性能を安定かつ向上し、表示品質の優れた液晶表示装置を得ることができる製造方法を提供することを目的とする。
【0018】
また、プラスチックのような耐熱性の低い樹脂基板上に直接、多結晶シリコンの薄膜トランジスタを形成するためには、プロセス温度を200℃以下にする必要がある。本発明は、耐熱性の低い樹脂基板上に直接多結晶の薄膜トランジスタを形成した液晶表示装置を得ることができる製造方法を提供することを目的とする。
【0019】
【課題を解決するための手段】
前記の課題を解決するための本発明にかかわる液晶表示装置の製造方法は、つぎの方法により製造する。
【0020】
図4は、脱水素アニール時間が1200secのときの脱水素アニール温度と閾値電圧のΔVth(Vth(n)−Vth(p))との関係を示しており、脱水素温度が低いほど、ΔVthは小さくなり、トランジスタ性能がよくなる。ただし、温度を低くしすぎると、膜中の水素量が多くなり、そののちのレーザーアニールによる結晶化で、膜中の水素が突沸し、膜剥れを生じるため、最適温度に設定する必要がある。
【0021】
図5は、脱水素アニール温度が495℃のときの脱水素アニール時間と閾値電圧ΔVthの関係を示しており、脱水素時間が長いほど、閾値電圧ΔVthは大きくなる。先ほどと同様、膜中水素量が多いと、レーザーアニールで水素の突沸が発生するため、最適時間に設定する必要がある。
【0022】
以上より、非晶質シリコンをレーザーアニール法により多結晶シリコンを形成する前の、非晶質シリコンを成膜したのちの脱水素アニールの温度を430〜480℃の範囲にし、脱水素アニールの時間を20〜50分の範囲にする、あるいは脱水素アニールの温度を480〜500℃の範囲で、かつアニール時間を8〜20分の範囲とすることで、非晶質シリコン膜の下の絶縁膜からの脱水素を低減し、多結晶シリコン膜中および下の絶縁膜との界面の欠陥を低減することができる。
【0023】
特許文献1によれば、実施例の中で、結晶化前の脱水素アニールを400℃で2時間実施すると記載されている。温度を下げて、時間を長くすると、膜中水素を減らし、突沸を防ぐことができるが、処理時間が長くなり、装置処理能力が下がるという問題が発生する。
【0024】
以上より、トランジスタ特性を向上、かつ安定化させ、生産性を維持するためには、レーザーアニール結晶化前の脱水素アニールの温度と時間を最適化することが必要である。これより、トランジスタの特性を安定かつ向上することができ、液晶表示装置の表示品質を損なうことのない薄膜トランジスタアレイ基板を製造することができる。
【0025】
また、脱水素処理をガラス基板ごと高温に熱する方法ではなく、ガラス、あるいは酸化珪素膜や窒化珪素膜などの材料の吸収が少なく、非晶質シリコンのみが吸収する紫外領域の光を利用し、脱水素処理を行なうことにより、非晶質シリコンのみ脱水素過程を効率よく実施することができ、同様に、トランジスタ特性を向上、かつ安定化させることができる。この方法によれば、樹脂のような耐熱性の低い基板上に直接多結晶の薄膜トランジスタを形成することができる。
【0026】
【発明の実施の形態】
実施の形態1
以下、本発明をその実施例を示す図1〜3に基づき具体的に説明する。
【0027】
図1は基板11上に絶縁層である、窒化珪素膜12、酸化珪素膜13と水素化非晶質シリコン膜14をプラズマCVD法を用いて連続形成したときの断面図である。本実施の形態では、基板11はガラス基板である。
【0028】
ガラス基板を300〜450℃程度に予備加熱したのち、成膜室にて第1層の窒化珪素膜を50nm成膜する。つぎに連続で、酸化珪素膜を100〜300nm成膜したのち、さらに連続でi−a−Si膜を50nm成膜する。そののち、連続で基板を20〜50分間、460℃に加熱し、a−Si膜中の水素を脱水素する。このとき、窒化珪素膜12、酸化珪素膜13から脱水素しないように、480℃以上に加熱しないようにする。また、脱水素は、窒素雰囲気中で、たとえば300〜800Paの圧力に制御しながら実施する。
【0029】
12〜14の膜の成膜は、同一成膜室で連続で成膜してもよいし、膜種毎に成膜室を変えてもよい。
【0030】
脱水素加熱は、成膜後、一度成膜装置から基板を大気に出したのちに実施しても構わない。
【0031】
つぎに、バッファード弗酸などを用いて、非晶質シリコン膜上の自然酸化膜を除去したのち、たとえば、エキシマレーザー(波長308nm)などを用いて、エネルギー密度400〜500mJ/cmのレーザー光を非晶質シリコン膜に照射することにより多結晶化する。
【0032】
これ以降の工程を図2、3を参照しながら説明する。まず、第一のフォトリソグラフィー工程で半導体層を、チャネルを形成する部分を残すようにアイランド状にパターニングする。つぎにゲート絶縁膜として、酸化珪素膜15をプラズマCVD法などの方法により形成する。つぎに第二のフォトリソグラフィー工程でレジストのみパターニングした上から、保持容量を形成するために、イオンドーピング法により、リンを多結晶シリコン膜14中にドープする。
【0033】
つぎに第三のフォトリソグラフィー工程でゲート電極16をパターニングする。
【0034】
つぎにゲート電極16の上から、p−chのTFTを形成するためにイオンドープ法で多結晶シリコン膜14にボロンをドープする。
【0035】
つぎに第四のフォトリソグラフィー工程でレジストパターンを形成し、n−chのTFTを形成するために、レジストの上からイオンドープ法でリンをドープする。そののち、ゲート電極16をエッチングによりパターニングし、レジストを剥離した上からリンを少量ドープし、n−ch TFTのLDD構造を形成する。
【0036】
つぎにゲート電極16とソース電極18およびドレイン電極19の層間絶縁膜17をプラズマCVD法などにより形成したのち、熱処理により、イオンドープした不純物を活性化させるための結晶化処理を行なう。
【0037】
つぎに第五のフォトリソグラフィー工程で、トランジスタとソース電極18およびドレイン電極19のコンタクトをとるためのコンタクトホールを形成する。
【0038】
つぎにスパッタ法によりソース電極およびドレイン電極材料のメタルを形成し、第六のフォトリソグラフィー工程で、ソース電極18とドレイン電極19を形成する。
【0039】
つぎに、半導体膜中の欠陥準位を少なくするために、水素プラズマ処理をしたのち、プラズマCVDなどの方法でパッシベーション膜20を形成し、第七のフォトリソグラフィー工程で、パッシベーション膜にコンタクトホールを形成する。
【0040】
つぎに、端子電極21となる透明導電膜をスパッタ法などにより形成し、第八のフォトリソグラフィー工程で端子電極をパターニングし、薄膜トランジスタアレイ基板の作成が完了する。
【0041】
端子電極を形成する前に、有機膜などを成膜、あるいは反射膜を形成し、反射光を利用した表示デバイスのための薄膜トランジスタアレイを作成する場合もある。
【0042】
実施の形態2
以下、本発明をその実施例を示す図1〜3に基づき具体的に説明する。
【0043】
図1は基板11上に絶縁層である、窒化珪素膜12、酸化珪素膜13と水素化非晶質シリコン膜14をプラズマCVD法を用いて連続形成したときの断面図である。本実施の形態では、基板11はガラス基板である。
【0044】
たとえば、ガラス基板を前記装置へ導入し、基板を300〜450℃程度に予備加熱したのち、成膜室にて第1層の窒化珪素膜を50nm成膜する。つぎに連続で、酸化珪素膜を100〜300nm成膜したのち、さらに連続でi−a−Si膜を50nm成膜する。そののち、連続で基板を480〜500℃に加熱し、a−Si膜中の水素を脱水素する。このとき、窒化珪素膜12、酸化珪素膜13から脱水素しないように、加熱時間は5〜20分にする。また、脱水素は、窒素雰囲気中で、たとえば300〜800Paの圧力に制御しながら実施する。
【0045】
12〜14の膜の成膜は、同一成膜室で連続で成膜してもよいし、膜種毎に成膜室を変えてもよい。
【0046】
脱水素加熱は、成膜後、一度成膜装置から基板を大気に出したのちに実施しても構わない。
【0047】
以下、実施例1に即した形で薄膜トランジスタアレイを形成する。
【0048】
実施の形態3
以下、本発明をその実施例を示す図1〜3に基づき具体的に説明する。
【0049】
図1は基板11上に絶縁層である、窒化珪素膜12、酸化珪素膜13と水素化非晶質シリコン膜14をプラズマCVD法を用いて連続形成したときの断面図である。本実施の形態では、基板11はガラス基板である。
【0050】
たとえば、ガラス基板を前記装置へ導入し、基板を300〜450℃程度に予備加熱したのち、成膜室にて第1層の窒化珪素膜を50nm成膜する。つぎに連続で、酸化珪素膜を100〜300nm成膜したのち、さらに連続でi−a−Si膜を50nm成膜する。そののち、UV光を20mW/cmの照度で1時間照射し、脱水素する。
【0051】
12〜14の膜の成膜は、同一成膜室で連続で成膜してもよいし、膜種毎に成膜室を変えてもよい。
【0052】
以下、実施例1に即した形で薄膜トランジスタアレイを形成する。
【0053】
実施の形態4
以下、本発明をその実施例を示す図1〜3に基づき具体的に説明する。
【0054】
図1は基板11上に絶縁層である、窒化珪素膜12、酸化珪素膜13と水素化非晶質シリコン膜14をプラズマCVD法を用いて連続形成したときの断面図である。本実施の形態では、基板11はガラス基板である。
【0055】
たとえば、ガラス基板を前記装置へ導入し、基板を300〜450℃程度に予備加熱したのち、成膜室にて第1層の窒化珪素膜を50nm成膜する。つぎに連続で、酸化珪素膜を100〜300nm成膜したのち、さらに連続でi−a−Si膜を50nm成膜する。そののち、200〜250mJ/cmのエネルギー密度のエキシマレーザー光を、周波数300Hzでi−a−Si膜にパルス照射させることによって、i−a−Si膜の脱水素処理を行なう。このとき、たとえば、照射面積を200×0.4mmとして、1パルスごとに短辺方向に5%ずらせながら(すなわち、95%ずつオーバラップさせながら)照射を行なう。脱水素化のためのレーザー照射エネルギー密度は、実施の形態1で述べた非晶質シリコン膜多結晶化に用いるレーザー照射エネルギー密度の約2分の1である。
【0056】
12〜14の膜の成膜は、同一成膜室で連続で成膜してもよいし、膜種毎に成膜室を変えてもよい。
【0057】
以下、実施例1に即した形で薄膜トランジスタアレイを形成する。
【0058】
実施の形態5
以下、本発明をその実施例を示す図1〜3に基づき具体的に説明する。
【0059】
図1は基板11上に絶縁層である、窒化珪素膜12、酸化珪素膜13と水素化非晶質シリコン膜14をプラズマCVD法を用いて連続形成したときの断面図である。本実施の形態では、基板11は透明な樹脂基板である。
【0060】
樹脂基板を180〜200℃程度に予備加熱したのち、成膜室にて第1層の窒化珪素膜を50nm成膜する。つぎに連続で、酸化珪素膜を100〜300nm成膜したのち、さらに連続でi−a−Si膜を50nm成膜する。そののち、200〜250mJ/cmのエネルギー密度のエキシマレーザー光を、周波数300Hzでi−a−Si膜にパルス照射させることによって、i−a−Si膜の脱水素処理を行なう。このとき、たとえば、照射面積を200×0.4mmとして、1パルスごとに短辺方向に5%ずらせながら(すなわち、95%ずつオーバラップさせながら)照射を行なう。脱水素化のためのレーザー照射エネルギー密度は、実施の形態1で述べた非晶質シリコン膜多結晶化に用いるレーザー照射エネルギー密度の約2分の1である。
【0061】
12〜14の膜の成膜は、同一成膜室で連続で成膜してもよいし、膜種ごとに成膜室を変えてもよい。ただし、成膜温度は、樹脂が耐えられる温度の200℃以下にする。
【0062】
つぎに、バッファード弗酸などを用いて、非晶質シリコン膜上の自然酸化膜を除去したのち、たとえば、実施の形態1に述べたようにエキシマレーザーなどのレーザー光を照射し、非晶質シリコン膜を多結晶化する。これ以降の工程を図2、3を参照しながら説明する。
【0063】
まず、第一のフォトリソグラフィー工程で半導体層を、チャネルを形成する部分を残すようにアイランド状にパターニングする。つぎにゲート絶縁膜として、酸化珪素膜15をプラズマCVD法などの方法により形成する。つぎに第二のフォトリソグラフィー工程でレジストのみパターニングした上から、保持容量を形成するために、イオンドーピング法により、リンを多結晶シリコン膜14中にドープする。
【0064】
つぎに第三のフォトリソグラフィー工程でゲート電極16をパターニングする。
【0065】
つぎにゲート電極16の上から、p−chのTFTを形成するためにイオンドープ法で多結晶シリコン膜14にボロンをドープする。
【0066】
つぎに第四のフォトリソグラフィー工程でレジストパターンを形成し、n−chのTFTを形成するために、レジストの上からイオンドープ法でリンをドープする。そののち、ゲート電極16をエッチングによりパターニングし、レジストを剥離した上からリンを少量ドープし、n−ch TFTのLDD構造を形成する。
【0067】
つぎにゲート電極16とソース電極18およびドレイン電極19の層間絶縁膜17をプラズマCVD法などにより形成したのち、レーザーアニール処理により、イオンドープした不純物を活性化させるための結晶化処理を行なう。
【0068】
つぎに第五のフォトリソグラフィー工程で、トランジスタとソース電極18およびドレイン電極19のコンタクトをとるためのコンタクトホールを形成する。
【0069】
つぎにスパッタ法によりソース電極およびドレイン電極材料のメタルを形成し、第六のフォトリソグラフィー工程で、ソース電極18とドレイン電極19を形成する。
【0070】
つぎに、半導体膜中の欠陥準位を少なくするために、水素プラズマ処理をしたのち、プラズマCVDなどの方法でパッシベーション膜20を形成し、第七のフォトリソグラフィー工程で、パッシベーション膜にコンタクトホールを形成する。
【0071】
つぎに、端子電極21となる透明導電膜をスパッタ法などにより形成し、第八のフォトリソグラフィー工程で端子電極をパターニングし、薄膜トランジスタアレイ基板の作成が完了する。
【0072】
端子電極を形成する前に、有機膜などを成膜、あるいは反射膜を形成し、反射光を利用した表示デバイスのための薄膜トランジスタアレイを作成する場合もある。
【0073】
実施の形態3〜5では、非晶質シリコン膜の脱水素処理を基板ごと高温に熱する方法ではなく、基板、あるいは酸化珪素膜や窒化珪素膜などの材料の吸収が少なく、非晶質シリコンのみが吸収する紫外領域光の照射光源としてエキシマレーザーおよびUVランプを用いて脱水素処理を行なう方法を例示した。これにより、非晶質シリコンのみ脱水素過程を効率よく実施することができ、同様に、トランジスタ特性を向上、かつ安定化させることができる。この方法によれば、樹脂のような耐熱性の低い基板上にも直接多結晶の薄膜トランジスタを形成することができる。なお、紫外領域の光エネルギーの光源としては、上記目的を達成するものであればエキシマレーザーおよびUVランプに限るものではない。
【0074】
【発明の効果】
非晶質シリコン膜の下の窒化珪素膜および酸化珪素膜からの脱水素を低減し、多結晶シリコン膜中および下の酸化膜との界面の欠陥を低減し、トランジスタの移動度を大きく、Vthを小さくでき、特性を安定かつ向上することができ、液晶表示装置の表示品質に優れた薄膜トランジスタアレイ基板を製造することができる。また、樹脂などの耐熱性低い基板上に多結晶の薄膜トランジスタを直接形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例における脱水素アニール実施時の断面図である。
【図2】本発明の実施例におけるTFTアレイ基板のトランジスタ部断面図である。
【図3】本発明の実施例におけるTFTアレイ基板の端子部断面図である。
【図4】脱水素アニール温度と薄膜トランジスタの電気特性との関係を示す図である。
【図5】脱水素アニール時間と薄膜トランジスタの電気特性との関係を示す図である。
【図6】従来技術におけるTFTアレイ基板の主要断面図である。
【符号の説明】
1 ガラス基板
2 窒化珪素膜
3 酸化珪素膜
4 非晶質シリコン膜または多結晶シリコン膜
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 ソース電極
9 ドレイン電極
10 パッシベーション膜
11 ガラス基板または樹脂基板
12 窒化珪素膜
13 酸化珪素膜
14 非晶質シリコン膜または多結晶シリコン膜
15 ゲート絶縁膜
16 ゲート電極
17 層間絶縁膜
18 ソース電極
19 ドレイン電極
20 パッシベーション膜
21 端子電極
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing an active matrix type liquid crystal display device (TFT-LCD) using a thin film transistor (TFT) as a switching element, and aims to make the performance of the TFT stable and high performance. Is to improve the productivity without impairing the display characteristics of the TFT-LCD.
[0002]
[Prior art]
An active matrix type liquid crystal display device, which combines an active matrix substrate in which thin film transistors are arranged in a matrix on a transparent insulator such as a glass substrate, a color filter substrate also serving as a counter electrode, and a liquid crystal, has a flat image display device. With the expectation of, the commercialization of flat displays has been promoted, opening up a large market not only for notebook computers but also for OA monitors.
[0003]
In particular, a liquid crystal display device driven by a thin film transistor using a polycrystalline silicon film for a semiconductor layer has an advantage that a peripheral driving circuit and the like can be formed over a glass substrate, and the number of mounting points can be reduced. Is showing.
[0004]
There have been some prior examples of a method for manufacturing a liquid crystal display device using a thin film transistor made of polycrystalline silicon, and examples thereof are described in Patent Documents 1 to 4. In addition, there are some prior examples of a method of forming a thin film transistor and the like on a resin substrate, and for example, Patent Literatures 5 to 7 disclose such methods.
[0005]
As an example, FIG. 6 shows a main cross-sectional view of a TFT array substrate. A silicon nitride film 2, a silicon oxide film 3, and a hydrogenated amorphous silicon film 4, which are insulating layers, are successively formed on a glass substrate 1 by using a plasma CVD method. At this time, in order to prevent hydrogen in the silicon film from bumping when the amorphous silicon film is polycrystallized by laser annealing, the substrate is heated to about 470 to 500 ° C. immediately after the formation of the hydrogenated amorphous silicon film. To dehydrogenate the amorphous silicon film in advance. Next, after removing the native oxide film on the amorphous silicon film using buffered hydrofluoric acid or the like, the amorphous silicon film is polycrystallized by irradiating a laser beam such as an excimer laser. .
[0006]
Next, in a first photolithography step, the semiconductor layer is patterned into an island shape so as to leave a portion where a channel is formed. Next, a silicon oxide film 5 is formed as a gate insulating film by a method such as a plasma CVD method. Next, after only the resist is patterned in the second photolithography step, phosphorus is doped into the polycrystalline silicon film 4 by an ion doping method in order to form a storage capacitor.
[0007]
Next, the gate electrode 6 is patterned in a third photolithography step. Next, boron is doped into the polycrystalline silicon film 4 from above the gate electrode 6 by an ion doping method in order to form a p-ch TFT.
[0008]
Next, a resist pattern is formed in a fourth photolithography step, and phosphorus is doped from above the resist by an ion doping method in order to form an n-ch TFT. After that, the gate electrode 6 is patterned by etching, the resist is stripped, and a small amount of phosphorus is doped to form an LDD structure of the n-ch TFT.
[0009]
Next, after the gate electrode 6 and the interlayer insulating film 7 between the source electrode 8 and the drain electrode 9 are formed by a plasma CVD method or the like, a crystallization process for activating ion-doped impurities is performed by heat treatment.
[0010]
Next, in a fifth photolithography step, contact holes for making contact between the transistor and the source electrode 8 and the drain electrode 9 are formed.
[0011]
Next, a metal of a source electrode and a drain electrode material is formed by a sputtering method, and a source electrode 8 and a drain electrode 9 are formed in a sixth photolithography step.
[0012]
Next, in order to reduce the order of defects in the semiconductor film, after performing a hydrogen plasma treatment, a passivation film 10 is formed by a method such as plasma CVD, and a contact hole is formed in the passivation film in a seventh photolithography process. I do.
[0013]
Next, a transparent conductive film to be a terminal electrode is formed by a sputtering method or the like, and the terminal electrode is patterned in an eighth photolithography step, thereby completing the formation of the thin film transistor array substrate.
[0014]
Before forming the terminal electrodes, an organic film or the like may be formed or a reflective film may be formed to form a thin film transistor array for a display device using reflected light.
[0015]
[Patent Document 1]
JP-A-11-10370 (pages 6 and 8)
[Patent Document 2]
JP 2001-166326 A (pages 2-3)
[Patent Document 3]
JP 2001-264813 A (page 3-4)
[Patent Document 4]
JP 2001-267581 A (pages 4 to 5)
[Patent Document 5]
JP 2000-97765 A (page 6)
[Patent Document 6]
JP-A-2002-208592 (pages 9 to 10)
[Patent Document 7]
JP 2001-358351 A (page 3-4)
[0016]
[Problems to be solved by the invention]
During dehydrogenation annealing before crystallization by laser annealing, dehydrogenation from the underlying insulating film occurs simultaneously with dehydrogenation from the hydrogenated amorphous silicon. A defect order is generated at the interface of the crystalline silicon film, and the crystal grain boundary and the defect level in the crystal at the time of crystallization increase, and the performance of the transistor decreases.
[0017]
An object of the present invention is to provide a manufacturing method capable of stably and improving the performance of a thin film transistor and obtaining a liquid crystal display device having excellent display quality.
[0018]
Further, in order to form a polycrystalline silicon thin film transistor directly on a resin substrate having low heat resistance such as plastic, the process temperature must be 200 ° C. or lower. An object of the present invention is to provide a manufacturing method capable of obtaining a liquid crystal display device in which a polycrystalline thin film transistor is formed directly on a resin substrate having low heat resistance.
[0019]
[Means for Solving the Problems]
A method for manufacturing a liquid crystal display device according to the present invention for solving the above problems is manufactured by the following method.
[0020]
FIG. 4 shows the relationship between the dehydrogenation annealing temperature and the threshold voltage ΔVth (Vth (n) −Vth (p)) when the dehydrogenation annealing time is 1200 sec. It becomes smaller and the transistor performance is improved. However, if the temperature is set too low, the amount of hydrogen in the film will increase, and the subsequent crystallization by laser annealing will cause the hydrogen in the film to boil, causing film peeling. is there.
[0021]
FIG. 5 shows the relationship between the dehydrogenation annealing time and the threshold voltage ΔVth when the dehydrogenation annealing temperature is 495 ° C., and the longer the dehydrogenation time, the larger the threshold voltage ΔVth. As before, if the amount of hydrogen in the film is large, bumping of hydrogen occurs during laser annealing, so it is necessary to set the optimal time.
[0022]
From the above, the temperature of the dehydrogenation annealing after the amorphous silicon was formed before the polycrystalline silicon was formed by the laser annealing method was set to the range of 430 to 480 ° C. Is set in the range of 20 to 50 minutes, or the temperature of the dehydrogenation annealing is set in the range of 480 to 500 ° C., and the annealing time is set in the range of 8 to 20 minutes, so that the insulating film below the amorphous silicon film is formed. And the defects at the interface with the insulating film in and below the polycrystalline silicon film can be reduced.
[0023]
According to Patent Literature 1, in Examples, it is described that dehydrogenation annealing before crystallization is performed at 400 ° C. for 2 hours. If the temperature is lowered and the time is prolonged, hydrogen in the film can be reduced and bumping can be prevented. However, there is a problem that the processing time is prolonged and the processing capacity of the apparatus is reduced.
[0024]
As described above, in order to improve and stabilize the transistor characteristics and maintain the productivity, it is necessary to optimize the temperature and time of the dehydrogenation annealing before the laser annealing crystallization. Thus, the characteristics of the transistor can be stably and improved, and a thin film transistor array substrate that does not impair the display quality of the liquid crystal display device can be manufactured.
[0025]
Also, instead of heating the dehydrogenation treatment together with the glass substrate to a high temperature, use is made of light in the ultraviolet region where glass or a material such as a silicon oxide film or a silicon nitride film absorbs little and only amorphous silicon absorbs. By performing the dehydrogenation process, the dehydrogenation process can be efficiently performed only on the amorphous silicon, and similarly, the transistor characteristics can be improved and stabilized. According to this method, a polycrystalline thin film transistor can be formed directly on a substrate having low heat resistance such as a resin.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1
Hereinafter, the present invention will be described in detail with reference to FIGS.
[0027]
FIG. 1 is a cross-sectional view when a silicon nitride film 12, a silicon oxide film 13, and a hydrogenated amorphous silicon film 14, which are insulating layers, are successively formed on a substrate 11 by a plasma CVD method. In the present embodiment, the substrate 11 is a glass substrate.
[0028]
After preheating the glass substrate to about 300 to 450 ° C., a 50 nm-thick silicon nitride film is formed in a film formation chamber. Next, after a silicon oxide film is continuously formed to a thickness of 100 to 300 nm, an ia-Si film is further continuously formed to a thickness of 50 nm. Thereafter, the substrate is continuously heated at 460 ° C. for 20 to 50 minutes to dehydrogenate the hydrogen in the a-Si film. At this time, heating is not performed at 480 ° C. or more so as not to dehydrogenate from the silicon nitride film 12 and the silicon oxide film 13. The dehydrogenation is performed in a nitrogen atmosphere while controlling the pressure to, for example, 300 to 800 Pa.
[0029]
The films 12 to 14 may be formed continuously in the same film forming chamber, or the film forming chamber may be changed for each film type.
[0030]
Dehydrogenation heating may be performed after the substrate is once brought out from the film forming apparatus to the atmosphere after the film formation.
[0031]
Next, after removing the natural oxide film on the amorphous silicon film using buffered hydrofluoric acid or the like, a laser having an energy density of 400 to 500 mJ / cm 2 is used using, for example, an excimer laser (wavelength: 308 nm). The amorphous silicon film is polycrystallized by irradiating it with light.
[0032]
The subsequent steps will be described with reference to FIGS. First, in a first photolithography step, a semiconductor layer is patterned into an island shape so as to leave a portion where a channel is formed. Next, a silicon oxide film 15 is formed as a gate insulating film by a method such as a plasma CVD method. Next, after patterning only the resist in the second photolithography step, phosphorus is doped into the polycrystalline silicon film 14 by an ion doping method in order to form a storage capacitor.
[0033]
Next, the gate electrode 16 is patterned in a third photolithography step.
[0034]
Next, boron is doped into the polycrystalline silicon film 14 from above the gate electrode 16 by an ion doping method to form a p-ch TFT.
[0035]
Next, a resist pattern is formed in a fourth photolithography step, and phosphorus is doped from above the resist by an ion doping method in order to form an n-ch TFT. After that, the gate electrode 16 is patterned by etching, the resist is stripped, and a small amount of phosphorus is doped to form an LDD structure of an n-ch TFT.
[0036]
Next, after the gate insulating film 16 and the interlayer insulating film 17 between the source electrode 18 and the drain electrode 19 are formed by a plasma CVD method or the like, a crystallization process for activating the ion-doped impurities is performed by a heat treatment.
[0037]
Next, in a fifth photolithography step, contact holes for making contact between the transistor and the source electrode 18 and the drain electrode 19 are formed.
[0038]
Next, a metal of a source electrode and a drain electrode material is formed by a sputtering method, and a source electrode 18 and a drain electrode 19 are formed in a sixth photolithography step.
[0039]
Next, in order to reduce defect levels in the semiconductor film, after performing a hydrogen plasma treatment, a passivation film 20 is formed by a method such as plasma CVD, and a contact hole is formed in the passivation film in a seventh photolithography step. Form.
[0040]
Next, a transparent conductive film to be the terminal electrode 21 is formed by a sputtering method or the like, and the terminal electrode is patterned in an eighth photolithography process, thereby completing the formation of the thin film transistor array substrate.
[0041]
Before forming the terminal electrodes, an organic film or the like may be formed or a reflective film may be formed to form a thin film transistor array for a display device using reflected light.
[0042]
Embodiment 2
Hereinafter, the present invention will be described in detail with reference to FIGS.
[0043]
FIG. 1 is a cross-sectional view when a silicon nitride film 12, a silicon oxide film 13, and a hydrogenated amorphous silicon film 14, which are insulating layers, are successively formed on a substrate 11 by a plasma CVD method. In the present embodiment, the substrate 11 is a glass substrate.
[0044]
For example, a glass substrate is introduced into the above apparatus, the substrate is preheated to about 300 to 450 ° C., and then a first silicon nitride film is formed to a thickness of 50 nm in a film forming chamber. Next, after a silicon oxide film is continuously formed to a thickness of 100 to 300 nm, an ia-Si film is further continuously formed to a thickness of 50 nm. After that, the substrate is continuously heated to 480 to 500 ° C. to remove hydrogen in the a-Si film. At this time, the heating time is set to 5 to 20 minutes so that the silicon nitride film 12 and the silicon oxide film 13 are not dehydrogenated. The dehydrogenation is performed in a nitrogen atmosphere while controlling the pressure to, for example, 300 to 800 Pa.
[0045]
The films 12 to 14 may be formed continuously in the same film forming chamber, or the film forming chamber may be changed for each film type.
[0046]
Dehydrogenation heating may be performed after the substrate is once brought out from the film forming apparatus to the atmosphere after the film formation.
[0047]
Hereinafter, a thin film transistor array is formed in a manner according to the first embodiment.
[0048]
Embodiment 3
Hereinafter, the present invention will be described in detail with reference to FIGS.
[0049]
FIG. 1 is a cross-sectional view when a silicon nitride film 12, a silicon oxide film 13, and a hydrogenated amorphous silicon film 14, which are insulating layers, are successively formed on a substrate 11 by a plasma CVD method. In the present embodiment, the substrate 11 is a glass substrate.
[0050]
For example, a glass substrate is introduced into the above apparatus, the substrate is preheated to about 300 to 450 ° C., and then a first silicon nitride film is formed to a thickness of 50 nm in a film forming chamber. Next, after a silicon oxide film is continuously formed to a thickness of 100 to 300 nm, an ia-Si film is further continuously formed to a thickness of 50 nm. Thereafter, UV light is applied for 1 hour at an illuminance of 20 mW / cm 2 to dehydrogenate.
[0051]
The films 12 to 14 may be formed continuously in the same film forming chamber, or the film forming chamber may be changed for each film type.
[0052]
Hereinafter, a thin film transistor array is formed in a manner according to the first embodiment.
[0053]
Embodiment 4
Hereinafter, the present invention will be described in detail with reference to FIGS.
[0054]
FIG. 1 is a cross-sectional view when a silicon nitride film 12, a silicon oxide film 13, and a hydrogenated amorphous silicon film 14, which are insulating layers, are successively formed on a substrate 11 by a plasma CVD method. In the present embodiment, the substrate 11 is a glass substrate.
[0055]
For example, a glass substrate is introduced into the above apparatus, the substrate is preheated to about 300 to 450 ° C., and then a first silicon nitride film is formed to a thickness of 50 nm in a film forming chamber. Next, after a silicon oxide film is continuously formed to a thickness of 100 to 300 nm, an ia-Si film is further continuously formed to a thickness of 50 nm. After that, the ia-Si film is dehydrogenated by irradiating the ia-Si film with a pulse of excimer laser light having an energy density of 200 to 250 mJ / cm 2 at a frequency of 300 Hz. At this time, for example, the irradiation area is set to 200 × 0.4 mm, and irradiation is performed while shifting by 5% in the short side direction for each pulse (that is, while overlapping by 95%). The laser irradiation energy density for dehydrogenation is about one half of the laser irradiation energy density used for polycrystallization of the amorphous silicon film described in Embodiment 1.
[0056]
The films 12 to 14 may be formed continuously in the same film forming chamber, or the film forming chamber may be changed for each film type.
[0057]
Hereinafter, a thin film transistor array is formed in a manner according to the first embodiment.
[0058]
Embodiment 5
Hereinafter, the present invention will be described in detail with reference to FIGS.
[0059]
FIG. 1 is a cross-sectional view when a silicon nitride film 12, a silicon oxide film 13, and a hydrogenated amorphous silicon film 14, which are insulating layers, are successively formed on a substrate 11 by a plasma CVD method. In the present embodiment, the substrate 11 is a transparent resin substrate.
[0060]
After preheating the resin substrate to about 180 to 200 ° C., a 50 nm-thick silicon nitride film is formed in a film forming chamber. Next, after a silicon oxide film is continuously formed to a thickness of 100 to 300 nm, an ia-Si film is further continuously formed to a thickness of 50 nm. After that, the ia-Si film is dehydrogenated by irradiating the ia-Si film with a pulse of excimer laser light having an energy density of 200 to 250 mJ / cm 2 at a frequency of 300 Hz. At this time, for example, the irradiation area is set to 200 × 0.4 mm, and irradiation is performed while shifting by 5% in the short side direction for each pulse (that is, while overlapping by 95%). The laser irradiation energy density for dehydrogenation is about one half of the laser irradiation energy density used for polycrystallization of the amorphous silicon film described in Embodiment 1.
[0061]
The films 12 to 14 may be formed continuously in the same film forming chamber, or the film forming chamber may be changed for each film type. However, the film formation temperature is set to 200 ° C. or lower, which is the temperature that the resin can withstand.
[0062]
Next, after removing the native oxide film on the amorphous silicon film using buffered hydrofluoric acid or the like, the amorphous oxide film is irradiated with a laser beam such as an excimer laser as described in Embodiment 1 to form an amorphous silicon film. Polycrystalline silicon film. The subsequent steps will be described with reference to FIGS.
[0063]
First, in a first photolithography step, a semiconductor layer is patterned into an island shape so as to leave a portion where a channel is formed. Next, a silicon oxide film 15 is formed as a gate insulating film by a method such as a plasma CVD method. Next, after patterning only the resist in the second photolithography step, phosphorus is doped into the polycrystalline silicon film 14 by an ion doping method in order to form a storage capacitor.
[0064]
Next, the gate electrode 16 is patterned in a third photolithography step.
[0065]
Next, boron is doped into the polycrystalline silicon film 14 from above the gate electrode 16 by an ion doping method to form a p-ch TFT.
[0066]
Next, a resist pattern is formed in a fourth photolithography step, and phosphorus is doped from above the resist by an ion doping method in order to form an n-ch TFT. After that, the gate electrode 16 is patterned by etching, the resist is stripped, and a small amount of phosphorus is doped to form an LDD structure of an n-ch TFT.
[0067]
Next, after the gate electrode 16 and the interlayer insulating film 17 between the source electrode 18 and the drain electrode 19 are formed by a plasma CVD method or the like, a crystallization process for activating ion-doped impurities is performed by a laser annealing process.
[0068]
Next, in a fifth photolithography step, contact holes for making contact between the transistor and the source electrode 18 and the drain electrode 19 are formed.
[0069]
Next, a metal of a source electrode and a drain electrode material is formed by a sputtering method, and a source electrode 18 and a drain electrode 19 are formed in a sixth photolithography step.
[0070]
Next, in order to reduce defect levels in the semiconductor film, after performing a hydrogen plasma treatment, a passivation film 20 is formed by a method such as plasma CVD, and a contact hole is formed in the passivation film in a seventh photolithography step. Form.
[0071]
Next, a transparent conductive film to be the terminal electrode 21 is formed by a sputtering method or the like, and the terminal electrode is patterned in an eighth photolithography process, thereby completing the formation of the thin film transistor array substrate.
[0072]
Before forming the terminal electrodes, an organic film or the like may be formed or a reflective film may be formed to form a thin film transistor array for a display device using reflected light.
[0073]
In the third to fifth embodiments, the dehydrogenation treatment of the amorphous silicon film is not performed by heating the entire substrate to a high temperature, but the substrate or the material such as the silicon oxide film or the silicon nitride film is less absorbed. A method of performing dehydrogenation treatment using an excimer laser and a UV lamp as an irradiation light source of ultraviolet region light absorbed only by the above is exemplified. As a result, the dehydrogenation process can be efficiently performed only on the amorphous silicon, and similarly, the transistor characteristics can be improved and stabilized. According to this method, a polycrystalline thin film transistor can be directly formed on a substrate having low heat resistance such as a resin. The light source of light energy in the ultraviolet region is not limited to an excimer laser and a UV lamp as long as the above object is achieved.
[0074]
【The invention's effect】
Dehydrogenation from the silicon nitride film and the silicon oxide film under the amorphous silicon film is reduced, defects at the interface with the oxide film in and under the polycrystalline silicon film are reduced, and the mobility of the transistor is increased. Can be reduced, characteristics can be stably and improved, and a thin film transistor array substrate excellent in display quality of a liquid crystal display device can be manufactured. Further, a polycrystalline thin film transistor can be directly formed over a substrate having low heat resistance such as a resin.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view at the time of performing dehydrogenation annealing in an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a transistor portion of the TFT array substrate according to the embodiment of the present invention.
FIG. 3 is a sectional view of a terminal portion of the TFT array substrate according to the embodiment of the present invention.
FIG. 4 is a diagram showing a relationship between a dehydrogenation annealing temperature and electric characteristics of a thin film transistor.
FIG. 5 is a diagram showing a relationship between a dehydrogenation annealing time and electric characteristics of a thin film transistor.
FIG. 6 is a main cross-sectional view of a TFT array substrate in the related art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Silicon nitride film 3 Silicon oxide film 4 Amorphous silicon film or polycrystalline silicon film 5 Gate insulating film 6 Gate electrode 7 Interlayer insulating film 8 Source electrode 9 Drain electrode 10 Passivation film 11 Glass substrate or resin substrate 12 Silicon film 13 silicon oxide film 14 amorphous silicon film or polycrystalline silicon film 15 gate insulating film 16 gate electrode 17 interlayer insulating film 18 source electrode 19 drain electrode 20 passivation film 21 terminal electrode

Claims (9)

ガラス基板上に多結晶シリコンからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜層、ソース電極およびドレイン電極を順次形成した薄膜トランジスタを液晶駆動に用いる液晶表示装置を製造する方法において、非晶質シリコンからレーザーアニール法により多結晶シリコンを形成する際に、非晶質シリコンを成膜したのちの脱水素アニールの温度を430〜480℃の範囲とすることを特徴とする液晶表示装置の製造方法。In a method for manufacturing a liquid crystal display device using a thin film transistor in which a semiconductor layer made of polycrystalline silicon, a gate insulating film, a gate electrode, an interlayer insulating film layer, a source electrode and a drain electrode are sequentially formed on a glass substrate for driving a liquid crystal, Manufacturing polycrystalline silicon from porous silicon by laser annealing, wherein the temperature of dehydrogenation annealing after forming amorphous silicon is in the range of 430 to 480 ° C. Method. 非晶質シリコンを成膜したのちの脱水素アニールの時間を20〜50分の範囲とすることを特徴とする請求項1記載の液晶表示装置の製造方法。2. The method according to claim 1, wherein the time of the dehydrogenation annealing after the formation of the amorphous silicon is in the range of 20 to 50 minutes. ガラス基板上に多結晶シリコンからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜層、ソース電極およびドレイン電極を順次形成した薄膜トランジスタを液晶駆動に用いる液晶表示装置を製造する方法において、非晶質シリコンからレーザーアニール法により多結晶シリコンを形成する際に、非晶質シリコンを成膜したのちの脱水素アニールの温度を480〜500℃の範囲で、かつアニール時間を5〜20分の範囲とすることを特徴とする液晶表示装置の製造方法。In a method for manufacturing a liquid crystal display device using a thin film transistor in which a semiconductor layer made of polycrystalline silicon, a gate insulating film, a gate electrode, an interlayer insulating film layer, a source electrode and a drain electrode are sequentially formed on a glass substrate for driving a liquid crystal, When polycrystalline silicon is formed from porous silicon by a laser annealing method, the temperature of dehydrogenation annealing after forming amorphous silicon is in the range of 480 to 500 ° C., and the annealing time is in the range of 5 to 20 minutes. A method of manufacturing a liquid crystal display device. ガラス基板上に多結晶シリコンからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜層、ソース電極およびドレイン電極を順次形成した薄膜トランジスタを液晶駆動に用いる液晶表示装置を製造する方法において、非晶質シリコンからレーザーアニール法により多結晶シリコンを形成する際に、非晶質シリコンを成膜したのち、紫外線領域の光エネルギーを照射することにより脱水素処理を行なうことを特徴とする液晶表示装置の製造方法。In a method for manufacturing a liquid crystal display device using a thin film transistor in which a semiconductor layer made of polycrystalline silicon, a gate insulating film, a gate electrode, an interlayer insulating film layer, a source electrode and a drain electrode are sequentially formed on a glass substrate for driving a liquid crystal, A liquid crystal display device characterized in that, when polycrystalline silicon is formed from porous silicon by a laser annealing method, an amorphous silicon film is formed and then dehydrogenation treatment is performed by irradiating light energy in an ultraviolet region. Production method. 前記紫外線領域の光エネルギーが、レーザー光およびUVランプ光のいずれかから選択されることを特徴とする請求項4記載の液晶表示装置の製造方法。5. The method according to claim 4, wherein the light energy in the ultraviolet region is selected from one of laser light and UV lamp light. プラスチック材料などの樹脂製基板上に多結晶シリコンからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜層、ソース電極およびドレイン電極を直接形成した薄膜トランジスタを液晶駆動に用いる液晶表示装置を製造する方法において、非晶質シリコン層からレーザーアニール法によって前記多結晶シリコンからなる半導体層を形成するものであって、前記レーザーアニールに先立ち、前記非晶質シリコンを成膜したのち、紫外線領域の光エネルギーを照射することにより脱水素処理を行なう液晶表示装置の製造方法。Manufactures a liquid crystal display device using a thin film transistor for directly driving a liquid crystal on which a semiconductor layer made of polycrystalline silicon, a gate insulating film, a gate electrode, an interlayer insulating film layer, a source electrode and a drain electrode are directly formed on a resin substrate such as a plastic material. In the method, a semiconductor layer made of polycrystalline silicon is formed from an amorphous silicon layer by a laser annealing method. A method for manufacturing a liquid crystal display device that performs dehydrogenation treatment by irradiating energy. 前記紫外線領域の光エネルギーが、レーザー光およびUVランプ光のいずれかから選択される請求項6記載の液晶表示装置の製造方法。7. The method according to claim 6, wherein the light energy in the ultraviolet region is selected from one of laser light and UV lamp light. プラスチック材料などの樹脂製基板上に多結晶シリコンからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜層、ソース電極およびドレイン電極を直接形成した薄膜トランジスタを液晶駆動に用いる液晶表示装置であって、前記多結晶シリコンが、非晶質シリコン膜からレーザーアニール法により多結晶化されたものであり、かつ前記非晶質シリコン膜が前記レーザーアニール法に先立ち紫外線領域の光エネルギーを照射することにより脱水素処理されたものである液晶表示装置。A liquid crystal display device using a thin film transistor for directly driving a liquid crystal, in which a semiconductor layer made of polycrystalline silicon, a gate insulating film, a gate electrode, an interlayer insulating film layer, a source electrode and a drain electrode are directly formed on a resin substrate such as a plastic material. The polycrystalline silicon is obtained by polycrystallizing an amorphous silicon film by a laser annealing method, and the amorphous silicon film is irradiated with light energy in an ultraviolet region prior to the laser annealing method. A liquid crystal display device that has been dehydrogenated. 前記紫外線領域の光エネルギーが、レーザー光およびUVランプ光のいずれかから選択されたものである請求項8記載の液晶表示装置。9. The liquid crystal display device according to claim 8, wherein the light energy in the ultraviolet region is selected from one of laser light and UV lamp light.
JP2003106671A 2003-04-10 2003-04-10 Liquid crystal display device using thin film transistor, and its manufacturing device Pending JP2004311895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106671A JP2004311895A (en) 2003-04-10 2003-04-10 Liquid crystal display device using thin film transistor, and its manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106671A JP2004311895A (en) 2003-04-10 2003-04-10 Liquid crystal display device using thin film transistor, and its manufacturing device

Publications (1)

Publication Number Publication Date
JP2004311895A true JP2004311895A (en) 2004-11-04

Family

ID=33468797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106671A Pending JP2004311895A (en) 2003-04-10 2003-04-10 Liquid crystal display device using thin film transistor, and its manufacturing device

Country Status (1)

Country Link
JP (1) JP2004311895A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture

Similar Documents

Publication Publication Date Title
JP2860869B2 (en) Semiconductor device and manufacturing method thereof
JP3562590B2 (en) Semiconductor device manufacturing method
US6169292B1 (en) Thin film type monolithic semiconductor device
JP4802364B2 (en) Semiconductor layer doping method, thin film semiconductor device manufacturing method, and semiconductor layer resistance control method
JPH0758339A (en) Semiconductor device and its production
JP3865145B2 (en) Method for manufacturing semiconductor device
JP4153500B2 (en) Manufacturing method of semiconductor device
JPH10275913A (en) Semiconductor device, its manufacture, and manufacture of thin film transistor
JPH0794756A (en) Method of fabricating semiconductor device
JP4162727B2 (en) Method for manufacturing semiconductor device
JP3840697B2 (en) Manufacturing method of semiconductor device, manufacturing method of active matrix substrate, and manufacturing method of liquid crystal display device
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP3238581B2 (en) Semiconductor circuit
JPH0927624A (en) Thin film transistor, manufacture of thin film transistor and liquid crystal display
JP4249886B2 (en) Method for manufacturing thin film semiconductor device
JP2004311895A (en) Liquid crystal display device using thin film transistor, and its manufacturing device
JP3765936B2 (en) Method for manufacturing semiconductor device
JP2002368009A (en) Thin film transistor and liquid crystal display
JP3545289B2 (en) Semiconductor device manufacturing method
JP2000252212A (en) Manufacture of semiconductor device
JP3238684B2 (en) Manufacturing method of semiconductor circuit
JP3680256B2 (en) Method for manufacturing semiconductor device
JP3906128B2 (en) Method for manufacturing semiconductor device
JP3408242B2 (en) Method for manufacturing semiconductor device
JP3618604B2 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007