JP2004311765A - Semiconductor device, its manufacturing process and electronic apparatus - Google Patents

Semiconductor device, its manufacturing process and electronic apparatus Download PDF

Info

Publication number
JP2004311765A
JP2004311765A JP2003104018A JP2003104018A JP2004311765A JP 2004311765 A JP2004311765 A JP 2004311765A JP 2003104018 A JP2003104018 A JP 2003104018A JP 2003104018 A JP2003104018 A JP 2003104018A JP 2004311765 A JP2004311765 A JP 2004311765A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
micro tile
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003104018A
Other languages
Japanese (ja)
Other versions
JP4370796B2 (en
JP2004311765A5 (en
Inventor
Takayuki Kondo
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003104018A priority Critical patent/JP4370796B2/en
Publication of JP2004311765A publication Critical patent/JP2004311765A/en
Publication of JP2004311765A5 publication Critical patent/JP2004311765A5/ja
Application granted granted Critical
Publication of JP4370796B2 publication Critical patent/JP4370796B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which the interconnect line of a thin film device can be prevented from short-circuiting while reducing the increase of the parasitic capacitance when the thin film device (semiconductor device) is constituted by pasting a micro tile-like element onto a substrate, and to provide its manufacturing method and an electronic apparatus. <P>SOLUTION: The semiconductor device comprises a substrate 10, a micro tile-like element 20 pasted to the substrate 10, insulators 31 and 32 provided on the route of interconnect lines 41 and 42 for connecting the micro tile-like element 20 and the substrate 10 electrically at a part including at least a part of the upper surface and the side face of the micro tile-like element 20, and the interconnect lines 41 and 42 traversing at least the upper surface of the insulators 31 and 32. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、ある基板に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子を作るエピタキシャルリフトオフ法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−５８５６２号公報
【０００４】
【発明が解決しようとする課題】
ところで、微小タイル状素子が備える半導体素子の電極（端子）と、最終基板に設けられている回路の端子とは電気配線で接続される。その電気配線は、例えば、配線対象となる微小タイル状素子の上面などに設けられた電極とその微小タイル状素子の上面又は側面とが異なる極性である場合、その微小タイル状素子の上面又は側面をまたいで形成しなければならない。
【０００５】
しかしながら、電気配線をワイヤーボンドなどの空中配線で構成すると、その配線に多大な手間がかかり、特に微小な配線をするのは難しく、多大な製造コストが必要となる。また、その電気配線を金属薄膜の蒸着などの手法を用いて単純に形成すると、その電気配線が微小タイル状素子の側面などと短絡してしまう場合がある。また、微小タイル状素子の側面が基板表面に対して急峻な段差を構成している場合、その段差において金属薄膜などからなる電気配線が断線するおそれもある。
【０００６】
さらにまた、その電気配線と微小タイル状素子の側面との間などで寄生容量が発生する場合もあり、微小タイル状素子が高速動作可能な半導体素子を備えていても、その半導体素子を高速に駆動することができないという事態も生じる。
【０００７】
本発明は、上記事情に鑑みてなされたもので、基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置）を構成する場合に、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体装置は、基板と、前記基板に貼り付けられているものであって微小なタイル形状の素子からなる微小タイル状素子と、前記微小タイル状素子と前記基板とを電気的に接続する配線の通り道となる部位であって、該微小タイル状素子の上面及び側面の一部を少なくとも含む部位に設けられた絶縁物と、少なくとも前記絶縁物の上面を横断するように設けられた配線とを有することを特徴とする。
本発明によれば、微小タイル状素子の上面及び側面の一部に絶縁物を設けて、その絶縁部の上面を配線が通るようにしたので、その配線を微小タイル状素子の側面から絶縁することができる。そこで、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線が微小タイル状素子の側面に現れている部材に短絡することを防ぐことができる。したがって、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線を、ワイヤボンドなどの空中配線をすることなく、平面的に簡易に構成することができる。
また、本発明によれば、微小タイル状素子の側面と基板の表面とがなす段差を絶縁物によってなだらかにすることができるので、配線の通り道において急峻な段差がなくなり、断線が生じることを大幅に低減することができる。また、本発明によれば、絶縁物を容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することもできる。これらにより本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に構成することができる。
【０００９】
また、本発明の半導体装置は、前記絶縁物が前記基板における前記配線の通り道となる部位であって、前記微小タイル状素子の側面付近にも設けられていることが好ましい。
本発明によれば、配線の通り道における微小タイル状素子の側面と基板上面との接辺の周辺にも絶縁物が設けられているので、その配線が微小タイル状素子の側面部材に短絡することをより効果的に防ぐことができ、寄生容量をさらに低減することもできる。
【００１０】
また、本発明の半導体装置は、前記絶縁物が前記配線を前記微小タイル状素子の側面から絶縁するものであることが好ましい。
本発明によれば、微小タイル状素子の側面の所望部位などに設けた絶縁物によって、配線がその微小タイル状素子の側面から絶縁されるので、半導体装置の厚みを低減しながら、配線短絡を防ぎ、かつ寄生容量を低減することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を容易に構成することができる。
【００１１】
また、本発明の半導体装置は、前記絶縁物が、樹脂、ガラス、セラミックのいずれかからなることが好ましい。
本発明によれば、例えば樹脂、ガラス又はセラミックなどの構成元となる液状体を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることなどにより、容易に上記絶縁物を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１２】
また、本発明の半導体装置は、前記絶縁物が酸化シリコン（ＳｉＯ２）からなることが好ましい。
本発明によれば、液状体であるポリシランサン（スピンオングラス）を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることにより、絶縁物をなす酸化シリコン（ＳｉＯ２）を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１３】
また、本発明の半導体装置は、前記絶縁物の厚さが、前記配線を通る所望周波数の電気信号が該絶縁物及び該配線のなす容量によって影響を受けない厚さであることが好ましい。
本発明によれば、絶縁物は容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することができる。そこで、例えば特に高速な動作が要求される半導体装置を構成する場合は絶縁物を厚く形成し、高速な動作が要求されない半導体装置を構成する場合は絶縁物を比較的薄く形成するようにしてもよい。したがって、本発明によれば、所望の電気的特性を備えた半導体装置を簡便に構成することができる。
【００１４】
また、本発明の半導体装置は、前記微小タイル状素子が、エピタキシャルリフトオフ法を用いて前記基板に貼り付けられたものであることが好ましい。
本発明によれば、エピタキシャルリフトオフ法、すなわち、上記基板とは別の基板に犠牲層を形成しておき、その犠牲層の上に上記微小タイル状素子をなす半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記微小タイル状素子とする方法を用いて、所望の基板（最終基板）上に半導体装置を設けることができる。
換言すれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１５】
また、本発明の半導体装置は、前記微小タイル状素子が高速に動作する能動素子を有することが好ましい。
本発明によれば、微小タイル状素子に設けられた能動素子と基板上の回路などとを接続する配線の寄生容量を容易に低減することができるので、極めて高速に動作する半導体装置を提供することができる。
【００１６】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することが好ましい。
本発明によれば、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、その微小タイル状素子も化合物半導体でもシリコン半導体でもその他の材料からなるものでもよい。すなわち、本発明によれば、基板の材質とは異なる材質からなる微小タイル状素子を、その基板に貼り付けて半導体装置を構成することができる。したがって、本発明によれば、基板上の所望位置に所望の材質からなる各種の高速に動作する半導体装置を形成することができ、その半導体装置についての配線短絡を効果的に防止することができる。
【００１７】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザを有し、前記配線は前記面発光レーザのアノード電極又はカソード電極と前記基板に設けられている電極又は素子とを電気的に接続するものであることが好ましい。
本発明によれば、例えばシリコン半導体からなる基板の上に、化合物半導体からなる面発光レーザを微小タイル状素子として貼り付け、その面発光レーザの電極と基板に直接形成されているシリコン半導体集積回路などの電極とを上記絶縁物上を通る配線で接続することができる。そこで、本発明によれば、任意の材質からなる基板の所望位置に面発光レーザを設けることができ、その面発光レーザの配線が短絡することを防ぐことができ、その面発光レーザを高速に駆動することができる。
【００１８】
本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
本発明によれば、配線短絡が起こりにくく、高速に動作し、薄くコンパクトな半導体装置を備えた電子機器を提供することができる。そこで、本発明によれば、不具合の発生率が低く、高速に動作するコンパクトな電子機器を提供することができる。
【００１９】
また、本発明の半導体装置の製造方法は、基板に微小タイル状素子を貼り付け、前記微小タイル状素子の側面の所望箇所を横断するように該絶縁物を形成し、前記絶縁物の上を横断するように、導電体膜からなる配線を形成することを特徴とする。
本発明によれば、微小タイル状素子の側面に絶縁物を形成し、その絶縁物の上面を通るように配線を形成するので、配線が微小タイル状素子の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物は容易に厚膜化できるので、配線の寄生容量を容易に低減することもできる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記配線が、前記微小タイル状素子の上面に設けられた電極と前記基板に設けられた電極とを接続するように形成されることが好ましい。
本発明によれば、前記微小タイル状素子の電極と基板の電極とを接続する配線が短絡することを防ぐことができ、その配線の寄生容量を容易に低減することができる。
【００２１】
また、本発明の半導体装置の製造方法は、前記絶縁物が、液状体の絶縁材料を前記所望箇所に塗布し、その後硬化させることで形成することが好ましい。
本発明によれば、微小タイル状素子の側面と配線とが短絡することを防ぐ絶縁物を、簡易に形成することができる。
【００２２】
また、本発明の半導体装置の製造方法は、前記絶縁物が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、インクジェットノズル又はディスペンサなどから液滴を吐出する液滴吐出方式を用いて上記絶縁物を形成するので、所望の位置に所望の形状とする絶縁物を、簡便にかつ少ない材料で形成することができる。
【００２３】
また、本発明の半導体装置の製造方法は、前記配線が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、上記絶縁物の上面を通る配線を、簡便にかつ少ない材料で形成することができる。
【００２４】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子がエピタキシャルリフトオフ法を用いて前記基板に接着されることが好ましい。
本発明によれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００２５】
また、本発明の半導体装置の製造方法は、エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を形成し、前記半導体基板の表面に、フィルムを貼り付け、前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで、前記微小タイル状素子を形成し、前記基板への微小タイル状素子の貼り付けは、前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことが好ましい。
本発明によれば、エピタキシャルリフトオフ法を用いて微小タイル状素子を形成するのであるが、所望基板から半導体素子を微小タイル状に切り離すまえに、その半導体素子（基板）にフィルムを貼り付け、その状態で所望基板から半導体素子を微小タイル状素子として切り離し、その微小タイル状素子をフィルムに貼り付けた状態でハンドリングして、最終基板に貼り付けることができる。そこで、本発明によれば、半導体素子（微小タイル状素子）を個別に選択して最終基板に接合できるとともに、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態に係る薄膜デバイス（半導体装置）について、図面を参照して説明する。
図１は本発明の実施形態に係る薄膜デバイスを示す概要断面図である。図２は図１に示す薄膜デバイスの斜視図である。本薄膜デバイスは、基板１０の上面に貼り付けられた微小タイル状素子２０を有して構成されている。さらに、本実施形態の薄膜デバイスは、微小タイル状素子２０の上面及び側面の一部に設けられた２つの絶縁物３１，３２と、絶縁物３１の上面を横断するように設けられた配線４１と、絶縁物３２の上面を横断するように設けられた配線４２とを備える。
【００２７】
本実施形態では微小タイル状素子２０が半導体素子として面発光レーザ（ＶＣＳＥＬ；Ｖｅｒｔｉｃａｌ−ｃａｖｉｔｙ ｓｕｒｆａｃｅ−ｅｍｉｔｔｉｎｇ ｌａｓｅｒｓ）を備えている例を挙げて説明するが、本発明はこれに限定されるものではない。基板１０としては、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、基板１０には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。
【００２８】
微小タイル状素子２０は、微小なタイル形状の半導体デバイスである。この微小タイル状素子２０は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子２０の製造方法については、後で詳細に説明する。
【００２９】
そして、微小タイル状素子２０は、ｎ型半導体２１と、活性層（図示せず）と、ｐ型半導体２２と、絶縁層２３と、アノード電極２４と、カソード電極２５とを備えている。ｎ型半導体２１は、薄いタイル形状をしており、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）ミラーを構成している。なお、ｎ型半導体２１は、図１及び図２に示すように順テーパ形状をしている（すなわち側面が傾斜している）が、本発明はこれに限定されず、側面が垂直になっている（すなわち薄い直方体）形状であってもよい。
【００３０】
活性層は、ｎ型半導体２１の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。ｐ型半導体２２は、活性層の上面に円柱形状に積層されており、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｎ型半導体２１、活性層及びｐ型半導体２２によって面発光レーザをなす光共振器が形成されている。
【００３１】
カソード電極２５は、ｎ型半導体２１の上面に設けられている。具体的には、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２が設けられている領域以外の領域、すなわちｎ型半導体２１の上面における中央付近以外の領域に、カソード電極２５が設けられている。そして、カソード電極２５は、ｎ型半導体２１とオーミック接触している。
【００３２】
また、微小タイル状素子２０のｎ型半導体２１の上面には、絶縁層２３が設けられている。絶縁層２３は、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２がなす円柱の辺縁の一方側を埋め込むように、設けられている。そして、絶縁層２３の上面とｐ型半導体２２の上面と一つの平面になるように、形成されている。絶縁層２３は、例えばポリイミドで形成する。
【００３３】
アノード電極２４は、ｐ型半導体２２の上面及び絶縁層２３の上面を１つの金属膜で覆うように設けられている。そして、アノード電極２４はｐ型半導体２２とオーミック接触している。
【００３４】
本実施形態の薄膜デバイスにおける絶縁物３１は、アノード電極２４と基板１０の電極などを接続する配線４１の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。そして、配線４１は、絶縁物３１の上面を横断するように設けられている。この絶縁物３１により、配線４１はｎ型半導体２１から絶縁されている。
【００３５】
また、絶縁物３２は、カソード電極２５と基板１０の電極などを接続する配線４２の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。絶縁物３２は、本実施形態の薄膜デバイスにとってある方が好ましいが、必ずしも必要となるものではない。そして、配線４２は、絶縁物３２の上面を横断するように設けられている。
絶縁物３１，３２は、例えば樹脂、ガラス、セラミックのいずれかからなるものとする。また絶縁物３１，３２は、酸化シリコン（ＳｉＯ２）からなるものとしてもよい。
【００３６】
これらにより、本実施形態によれば、絶縁物３１により、アノード電極２２についての配線４１がｎ型半導体２１に短絡することを防ぐことができる。
また、絶縁物３１は容易に厚膜化できるので、配線４１とｎ型半導体の側面との間隔を容易に大きくすることができ、その配線４１とｎ型半導体の側面との間で生じる寄生容量を容易に低減することができる。すなわち、アノード電極２２についての配線４１とｎ型半導体の側面との間が薄い絶縁層で隔てられていると、その部分で大きな寄生容量が発生してしまうので、配線４１とｎ型半導体の側面との間隔を絶縁物３１によって大きくすることにより、その部分の寄生容量を大幅に低減することができる。
【００３７】
また、絶縁物３１，３２により、配線４１，４２の通り道における微小タイル状素子２０の側面と基板１０の表面とがなす段差がなだらかになるので、配線４１，４２において急峻なカーブ（段差）がなくなり、断線が生じることを大幅に低減することができる。
【００３８】
したがって、本実施形態によれば、微小タイル状素子２０上面の電極と基板１０上の電極などとを接続する配線４１，４２を、ワイヤボンドなどの空中配線をすることなく平面的に簡易に構成することができ、従来よりもコンパクトであり配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイスを容易に構成することができる。
【００３９】
（薄膜デバイスの製造方法）
次に、本実施形態の薄膜デバイス（半導体装置）の製造方法について説明する。
先ず、上記微小タイル状素子２０を製造し、その微小タイル状素子２０を基板１０の上面の所望位置に接着する。この微小タイル状素子２０の製造方法についてエピタキシャルリフト法を用いることが好ましいが、その詳細については後で説明する。
【００４０】
次いで、微小タイル状素子２０の側面の所望箇所を横断するように絶縁物３１，３２を形成する。この絶縁物３１，３２の形成は、インクジェットノズル又はディスペンサなどから液状体（液滴）を上記所望箇所に吐出することで行うのが好ましい。ここで、液状体としては、硬化すると絶縁物となるものであり、例えばポリシランサン（スピンオングラス）を適用することができる。ポリシラサンを硬化させると酸化シリコン（ＳｉＯ２）となる。
【００４１】
ついで、絶縁物３１，３２の上を横断するように、導電体膜からなる配線４１，４２を形成する。ここで、配線４１は、アノード電極２４と基板１０上の電極（又は端子）とを電気的に接続するように設ける。配線４２は、カソード電極２５と基板１０上の電極（又は端子）とを電気的に接続するように設ける。また、配線４１，４２の形成方法としては、液滴吐出方式を用いてもよい。すなわち、所望の金属材料を含む液状体をインクジェットノズル又はディスペンサなどから所望箇所に吐出することで、配線４１，４２を形成する。
【００４２】
これらにより、本製造方法によれば、微小タイル状素子２０の側面に絶縁物３１，３２を形成し、その絶縁物３１，３２の上面を通るように配線４１，４２を形成するので、配線４１，４２が微小タイル状素子２０の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物３１，３２は容易に厚膜化できるので、配線４１，４２の寄生容量を容易に低減することもできる。そこで、本製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を容易に製造することができる。
【００４３】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子２０の製造方法と、その微小タイル状素子２０を基板（最終基板）１０に貼り付ける方法とについて、図３乃至図１２を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００４４】
＜第１工程＞
図３は本微小タイル状素子の製造方法の第１工程を示す概略断面図である。図３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（例えば面発光レーザ）１１３を作成する。半導体デバイス１１３としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００４５】
＜第２工程＞
図４は本微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００４６】
＜第３工程＞
図５は本微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００４７】
＜第４工程＞
図６は本微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００４８】
＜第５工程＞
図７は本微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００４９】
＜第６工程＞
図８は本微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の微小タイル状素子１６１（上記実施形態の「微小タイル状素子１」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００５０】
＜第７工程＞
図９は本微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（図１の基板１０）の所望位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、微小タイル状素子１６１に塗布してもかまわない。
【００５１】
＜第８工程＞
図１０は本微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００５２】
＜第９工程＞
図１１は本微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００５３】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００５４】
＜第１１工程＞
図１２は本微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、先ず図１に示すように、微小タイル状素子１６１の上面及び側面の一部に絶縁物３１を形成する。この絶縁物３１の形成は、液滴吐出方式を用いて所望部位に液状体を塗布し、その後液状体を硬化させることで行う。次いで、微小タイル状素子１６１の電極と最終基板１７１上の回路を電気的に接続する配線１９１を、絶縁物３１の上を通るように形成する。これにより、１つのＬＳＩチップなどの半導体集積回路が完成する。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００５５】
これらにより、最終基板１７１である基板１０が例えばシリコンであっても、その基板１０上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。
また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。
【００５６】
また、上記製造方法によれば、半導体素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子を個別に選択して基板１０に接合することができ、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を備えた集積回路を容易かつ低コストで製造することができる。
【００５７】
（電子機器）
上記実施形態の薄膜デバイス（半導体装置）を備えた電子機器の例について説明する。
上記実施形態の薄膜デバイスは、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
図１３は、携帯電話の一例を示した斜視図である。図１３において、符号１０００は上記薄膜デバイスを用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００５８】
図１４は、腕時計型電子機器の一例を示した斜視図である。図１４において、符号１１００は上記薄膜デバイスを用いた時計本体を示し、符号１１０１は表示部を示している。
【００５９】
図１５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６０】
図１３から図１５に示す電子機器は、上記実施形態の薄膜デバイスを備えているので、配線短絡が起こりにくく、高速に動作し、薄くコンパクトなものとすることができる。
【００６１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６２】
上記実施形態では、微小タイル状素子２０が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、微小タイル状素子２０が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。
【００６３】
また、上記実施形態において、絶縁物３１の厚さは、微小タイル状素子２０が備える素子などに入出力される信号（すなわち配線４１を通る電気信号）の周波数などの速度に応じて可変してもよい。例えば、かかる信号が無線通信信号などの高周波信号の場合は絶縁物３１の厚さを大きくし、比較的低い周波の場合は絶縁層３１の厚さを小さくする。これらにより、所望の電気的特性を備えた薄膜デバイスを簡便に構成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る薄膜デバイス（半導体装置）の概要断面図である。
【図２】同上の薄膜デバイスの斜視図である。
【図３】微小タイル状素子の製造方法の第１工程を示す断面図である。
【図４】同上の製造方法の第２工程を示す断面図である。
【図５】同上の製造方法の第３工程を示す断面図である。
【図６】同上の製造方法の第４工程を示す断面図である。
【図７】同上の製造方法の第５工程を示す断面図である。
【図８】同上の製造方法の第６工程を示す断面図である。
【図９】同上の製造方法の第７工程を示す断面図である。
【図１０】同上の製造方法の第８工程を示す断面図である。
【図１１】同上の製造方法の第９工程を示す断面図である。
【図１２】同上の製造方法の第１１工程を示す断面図である。
【図１３】上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１４】上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１５】上記薄膜デバイスを備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２０…微小タイル状素子、２１…ｎ型半導体、２２…ｐ型半導体、２３…絶縁層、２４…アノード電極、２５…カソード電極、３１，３２…絶縁物、４１，４２…配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and an electronic apparatus.
[0002]
[Prior art]
Conventionally, an epitaxial lift-off method has been devised in which a semiconductor element formed on a certain substrate is separated from the substrate into a minute tile shape to produce a minute tile-shaped element. The micro tile-like element is handled and attached to an arbitrary substrate (final substrate), thereby forming a substrate including a thin film device (see, for example, Patent Document 1).
[0003]
[Patent Document 1]
JP 2000-58562 A
[0004]
[Problems to be solved by the invention]
By the way, the electrode (terminal) of the semiconductor element provided in the micro tile element and the terminal of the circuit provided on the final substrate are connected by electric wiring. The electrical wiring is, for example, when the electrode provided on the upper surface of the micro tile-shaped element to be wired and the upper surface or side surface of the micro tile-shaped element have different polarities, the upper surface or side surface of the micro tile-shaped element. Must be formed across.
[0005]
However, if the electrical wiring is composed of an aerial wiring such as a wire bond, the wiring takes a lot of labor, and it is particularly difficult to make a very small wiring and a great manufacturing cost is required. In addition, if the electrical wiring is simply formed using a technique such as vapor deposition of a metal thin film, the electrical wiring may be short-circuited with the side surface of the micro tile-like element. In addition, when the side surface of the micro tile-like element forms a steep step with respect to the substrate surface, there is a possibility that the electric wiring made of a metal thin film or the like is disconnected at the step.
[0006]
Furthermore, parasitic capacitance may occur between the electrical wiring and the side surface of the micro tile element, and even if the micro tile element has a semiconductor element that can operate at high speed, the semiconductor element can be operated at high speed. There also occurs a situation where it cannot be driven.
[0007]
The present invention has been made in view of the above circumstances. When a thin tile device is attached to a substrate to form a thin film device (semiconductor device), the wiring of the thin film device is short-circuited and parasitic capacitance is provided. An object of the present invention is to provide a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device that can reduce the increase in the number of devices.
[0008]
[Means for Solving the Problems]
In order to achieve the above-described object, a semiconductor device of the present invention includes a substrate, a micro tile-shaped element that is attached to the substrate and includes a micro tile-shaped element, and the micro tile-shaped element. A portion serving as a path for wiring to electrically connect the substrate, the insulator provided at a portion including at least a part of the upper surface and side surface of the micro tile-shaped element, and at least the upper surface of the insulator And a wiring provided to traverse.
According to the present invention, the insulator is provided on a part of the upper surface and the side surface of the micro tile element, and the wiring passes through the upper surface of the insulating portion. Therefore, the wiring is insulated from the side surface of the micro tile element. be able to. Therefore, according to the present invention, it is possible to prevent the wiring that connects the electrode on the upper surface of the micro tile-shaped element and the electrode on the substrate from being short-circuited to the member appearing on the side surface of the micro tile-shaped element. Therefore, according to the present invention, the wiring for connecting the electrode on the top surface of the micro tile-like element and the electrode on the substrate can be easily configured in a plane without using an air wiring such as a wire bond. .
In addition, according to the present invention, the step formed between the side surface of the micro tile-like element and the surface of the substrate can be smoothed by the insulator, so that a steep step in the path of the wiring is eliminated and disconnection is greatly generated. Can be reduced. Further, according to the present invention, since the insulator can be easily thickened, the parasitic capacitance of the wiring passing through the side surface of the micro tile-like element can be easily reduced. Thus, according to the present invention, it is possible to easily configure a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a wiring short, and operates at high speed.
[0009]
In the semiconductor device of the present invention, it is preferable that the insulator is provided in the vicinity of a side surface of the micro tile-shaped element, which is a part of the substrate that serves as a path for the wiring.
According to the present invention, since the insulator is also provided in the vicinity of the contact side between the side surface of the micro tile element and the upper surface of the substrate in the path of the wiring, the wiring is short-circuited to the side member of the micro tile element. Can be prevented more effectively, and the parasitic capacitance can be further reduced.
[0010]
In the semiconductor device of the present invention, it is preferable that the insulator insulates the wiring from a side surface of the micro tile element.
According to the present invention, the wiring is insulated from the side surface of the micro tile-shaped element by an insulator provided on a desired portion of the side surface of the micro tile-shaped element. It is possible to prevent and reduce parasitic capacitance. Therefore, according to the present invention, it is possible to easily configure a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed.
[0011]
In the semiconductor device of the present invention, it is preferable that the insulator is made of any one of resin, glass, and ceramic.
According to the present invention, for example, the insulating material can be easily formed by applying a liquid material, such as resin, glass, or ceramic, to a desired portion on the side surface of the micro tile-shaped element and thereafter curing the liquid. be able to. Therefore, according to the present invention, it is possible to provide a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed at low cost.
[0012]
In the semiconductor device of the present invention, the insulator may be silicon oxide (SiO 2). 2 ).
According to the present invention, polysilane sun (spin-on-glass), which is a liquid material, is applied to a desired portion on the side surface of a micro tile-like element, and then cured to form silicon oxide (SiO 2) that forms an insulator. 2 ) Can be configured. Therefore, according to the present invention, it is possible to provide a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed at low cost.
[0013]
In the semiconductor device of the present invention, it is preferable that the thickness of the insulator is such that an electric signal having a desired frequency passing through the wiring is not affected by the capacitance formed by the insulator and the wiring.
According to the present invention, since the insulator can be easily thickened, it is possible to easily reduce the parasitic capacitance of the wiring passing through the side surface of the micro tile element. Therefore, for example, when configuring a semiconductor device that requires high-speed operation, the insulator is formed thick, and when configuring a semiconductor device that does not require high-speed operation, the insulator may be formed relatively thin. Good. Therefore, according to the present invention, a semiconductor device having desired electrical characteristics can be easily configured.
[0014]
In the semiconductor device of the present invention, it is preferable that the micro tile-like element is attached to the substrate using an epitaxial lift-off method.
According to the present invention, a sacrificial layer is formed on an epitaxial lift-off method, that is, a substrate different from the substrate, and a semiconductor element forming the micro tile-shaped element is formed on the sacrificial layer. By etching the layer, the semiconductor device can be provided on a desired substrate (final substrate) by using the above-described method of separating the semiconductor element from the substrate into the micro tile element.
In other words, it is possible to join a semiconductor element (micro tile element) separated into a micro tile shape to an arbitrary substrate and form a semiconductor device at a desired position on the substrate. Here, the semiconductor element may be a compound semiconductor or a silicon semiconductor, and a substrate to which the semiconductor element is bonded may be a silicon semiconductor substrate, a compound semiconductor substrate, or another substance. Therefore, according to the present invention, a semiconductor device is formed on a substrate made of a material different from that of the semiconductor element, such as forming a semiconductor device such as a surface emitting laser or a photodiode made of gallium arsenide on a silicon semiconductor substrate. It becomes possible to form. In addition, since the semiconductor element is completed on the semiconductor substrate and then cut into a small tile shape, it is possible to test and select the semiconductor element in advance before forming an integrated circuit or the like.
[0015]
In the semiconductor device of the present invention, it is preferable that the micro tile element has an active element that operates at high speed.
According to the present invention, it is possible to easily reduce the parasitic capacitance of the wiring connecting the active element provided in the micro tile-like element and the circuit on the substrate, so that a semiconductor device that operates at a very high speed is provided. be able to.
[0016]
In the semiconductor device of the present invention, the micro tile element is at least one of a surface emitting laser, a light emitting diode, a photodiode, a phototransistor, a high electron mobility transistor, a heterobipolar transistor, an inductor, a capacitor, and a resistor. It is preferable to have.
According to the present invention, the micro tile element may be a compound semiconductor or a silicon semiconductor, and the micro tile element may be a compound semiconductor, a silicon semiconductor, or another material. That is, according to the present invention, a semiconductor device can be configured by attaching a micro tile element made of a material different from the material of the substrate to the substrate. Therefore, according to the present invention, various high-speed semiconductor devices made of a desired material can be formed at a desired position on the substrate, and a wiring short circuit for the semiconductor device can be effectively prevented. .
[0017]
In the semiconductor device of the present invention, the micro tile element has a surface emitting laser, and the wiring electrically connects an anode electrode or a cathode electrode of the surface emitting laser and an electrode or element provided on the substrate. It is preferable that they are connected.
According to the present invention, for example, a silicon semiconductor integrated circuit in which a surface emitting laser made of a compound semiconductor is pasted as a micro tile-like element on a substrate made of a silicon semiconductor, and is directly formed on the surface emitting laser electrode and the substrate. And the like can be connected to each other by wiring passing through the insulator. Therefore, according to the present invention, a surface emitting laser can be provided at a desired position on a substrate made of an arbitrary material, and the surface emitting laser wiring can be prevented from being short-circuited. Can be driven.
[0018]
An electronic apparatus according to the present invention includes the semiconductor device.
According to the present invention, it is possible to provide an electronic apparatus including a thin and compact semiconductor device that is unlikely to cause a short circuit and that operates at high speed. Therefore, according to the present invention, it is possible to provide a compact electronic device that has a low defect occurrence rate and operates at high speed.
[0019]
Further, in the method for manufacturing a semiconductor device of the present invention, a micro tile-like element is attached to a substrate, the insulator is formed so as to cross a desired portion on the side surface of the micro tile-like element, and the top of the insulator is formed. A wiring made of a conductive film is formed so as to cross.
According to the present invention, since the insulator is formed on the side surface of the micro tile-shaped element and the wiring is formed so as to pass through the upper surface of the insulator, the wire is short-circuited to the side surface of the micro tile-shaped element. This can be prevented without using aerial wiring. In addition, since the insulator can be easily thickened, the parasitic capacitance of the wiring can be easily reduced. Therefore, according to the present invention, it is possible to easily manufacture a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed.
[0020]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the wiring is formed so as to connect an electrode provided on an upper surface of the micro tile-like element and an electrode provided on the substrate.
According to the present invention, it is possible to prevent the wiring connecting the electrode of the micro tile element and the electrode of the substrate from being short-circuited, and the parasitic capacitance of the wiring can be easily reduced.
[0021]
In the method for manufacturing a semiconductor device of the present invention, the insulator is preferably formed by applying a liquid insulating material to the desired portion and then curing the insulating material.
According to the present invention, it is possible to easily form an insulator that prevents a short circuit between the side surface of the micro tile element and the wiring.
[0022]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the insulator is formed using a droplet discharge method.
According to the present invention, since the insulator is formed by using a droplet discharge method of discharging droplets from an inkjet nozzle or a dispenser, the insulator having a desired shape at a desired position can be easily and little material. Can be formed.
[0023]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the wiring is formed using a droplet discharge method.
According to the present invention, the wiring passing through the upper surface of the insulator can be formed easily and with a small amount of material.
[0024]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the micro tile-like element is bonded to the substrate using an epitaxial lift-off method.
According to the present invention, it is possible to bond a semiconductor element (micro tile element) separated into a micro tile shape to an arbitrary substrate and form a semiconductor device at a desired position on the substrate. Here, the semiconductor element may be a compound semiconductor or a silicon semiconductor, and a substrate to which the semiconductor element is bonded may be a silicon semiconductor substrate, a compound semiconductor substrate, or another substance. Therefore, according to the present invention, a semiconductor device is formed on a substrate made of a material different from that of the semiconductor element, such as forming a semiconductor device such as a surface emitting laser or a photodiode made of gallium arsenide on a silicon semiconductor substrate. It becomes possible to form. In addition, since the semiconductor element is completed on the semiconductor substrate and then cut into a small tile shape, it is possible to test and select the semiconductor element in advance before forming an integrated circuit or the like.
[0025]
In addition, according to the method of manufacturing a semiconductor device of the present invention, a semiconductor element is formed on a semiconductor substrate having a sacrificial layer as a lowermost layer that can be removed by etching, and at least the sacrificial layer is formed on the surface of the semiconductor substrate. Forming a separation groove, which is a groove having a depth reaching the layer, affixing a film to the surface of the semiconductor substrate, and injecting an etching solution into a space surrounded by the separation groove and the film; The semiconductor element is separated from the semiconductor substrate by etching a layer to form the micro tile element, and the micro tile element is attached to the substrate by separating the semiconductor element from the semiconductor substrate. It is preferable to handle the element while it is attached to the film and adhere it to a desired position on the substrate.
According to the present invention, a micro tile element is formed using an epitaxial lift-off method. Before the semiconductor element is separated from the desired substrate into a micro tile shape, a film is attached to the semiconductor element (substrate). In this state, the semiconductor element can be separated from the desired substrate as a micro tile element, and the micro tile element can be handled in a state of being attached to a film and attached to the final substrate. Therefore, according to the present invention, semiconductor elements (micro tile elements) can be individually selected and bonded to the final substrate, and the size of the micro tile elements that can be handled can be made smaller than that of the conventional mounting technology. it can. Therefore, according to the present invention, it is possible to easily manufacture a semiconductor device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a thin film device (semiconductor device) according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic sectional view showing a thin film device according to an embodiment of the present invention. FIG. 2 is a perspective view of the thin film device shown in FIG. The thin film device includes a micro tile element 20 attached on the upper surface of the substrate 10. Furthermore, the thin film device of the present embodiment includes two insulators 31 and 32 provided on a part of the upper surface and side surface of the micro tile-like element 20, and a wiring 41 provided so as to cross the upper surface of the insulator 31. And a wiring 42 provided so as to cross the upper surface of the insulator 32.
[0027]
In the present embodiment, an example in which the micro tile element 20 includes a surface-emitting laser (VCSEL) as a semiconductor element will be described. However, the present invention is not limited to this. . As the substrate 10, any member such as silicon, ceramic, glass, glass epoxy, plastic, and polyimide can be applied. The substrate 10 is provided with an electronic element, an electro-optical element, an electrode, an integrated circuit (not shown), or the like.
[0028]
The micro tile element 20 is a micro tile semiconductor device. The micro tile element 20 is, for example, a plate-like member having a thickness of 20 μm or less and a vertical and horizontal size of several tens to several hundreds of μm. A method for manufacturing the micro tile element 20 will be described in detail later.
[0029]
The micro tile-like element 20 includes an n-type semiconductor 21, an active layer (not shown), a p-type semiconductor 22, an insulating layer 23, an anode electrode 24, and a cathode electrode 25. The n-type semiconductor 21 has a thin tile shape, and forms a DBR (Distributed Bragg Reflector) mirror made of, for example, an n-type AlGaAs multilayer film. Although the n-type semiconductor 21 has a forward taper shape as shown in FIGS. 1 and 2 (that is, the side surface is inclined), the present invention is not limited to this, and the side surface becomes vertical. (Ie, a thin rectangular parallelepiped).
[0030]
The active layer is laminated in a thin cylindrical shape in a region near the center on the upper surface of the n-type semiconductor 21, and is made of, for example, AlGaAs. The p-type semiconductor 22 is stacked in a cylindrical shape on the upper surface of the active layer, and constitutes a DBR mirror made of, for example, a p-type AlGaAs multilayer film. The n-type semiconductor 21, the active layer, and the p-type semiconductor 22 form an optical resonator that forms a surface emitting laser.
[0031]
The cathode electrode 25 is provided on the upper surface of the n-type semiconductor 21. Specifically, the cathode electrode 25 is provided in a region other than the region where the active layer and the p-type semiconductor 22 are provided on the upper surface of the n-type semiconductor 21, that is, in a region other than the vicinity of the center on the upper surface of the n-type semiconductor 21. It has been. The cathode electrode 25 is in ohmic contact with the n-type semiconductor 21.
[0032]
An insulating layer 23 is provided on the upper surface of the n-type semiconductor 21 of the micro tile element 20. The insulating layer 23 is provided so as to bury one side of the edge of the cylinder formed by the active layer and the p-type semiconductor 22 on the upper surface of the n-type semiconductor 21. And it forms so that the upper surface of the insulating layer 23 and the upper surface of the p-type semiconductor 22 may become one plane. The insulating layer 23 is made of polyimide, for example.
[0033]
The anode electrode 24 is provided so as to cover the upper surface of the p-type semiconductor 22 and the upper surface of the insulating layer 23 with one metal film. The anode electrode 24 is in ohmic contact with the p-type semiconductor 22.
[0034]
The insulator 31 in the thin film device of the present embodiment is a portion that becomes a path of the wiring 41 that connects the anode electrode 24 and the electrode of the substrate 10, and is provided on a part of the upper surface and side surface of the micro tile element 20. ing. The wiring 41 is provided so as to cross the upper surface of the insulator 31. The wiring 41 is insulated from the n-type semiconductor 21 by the insulator 31.
[0035]
In addition, the insulator 32 is a portion that becomes a path of the wiring 42 that connects the cathode electrode 25 and the electrode of the substrate 10, and is provided on a part of the upper surface and side surface of the micro tile element 20. The insulator 32 is preferably present in the thin film device of this embodiment, but is not necessarily required. The wiring 42 is provided so as to cross the upper surface of the insulator 32.
The insulators 31 and 32 are made of, for example, resin, glass, or ceramic. The insulators 31 and 32 are made of silicon oxide (SiO 2 ).
[0036]
Thus, according to the present embodiment, the insulator 31 can prevent the wiring 41 for the anode electrode 22 from being short-circuited to the n-type semiconductor 21.
Further, since the insulator 31 can be easily thickened, the distance between the wiring 41 and the side surface of the n-type semiconductor can be easily increased, and the parasitic capacitance generated between the wiring 41 and the side surface of the n-type semiconductor. Can be easily reduced. That is, if the wiring 41 for the anode electrode 22 and the side surface of the n-type semiconductor are separated by a thin insulating layer, a large parasitic capacitance is generated at that portion. Is increased by the insulator 31, the parasitic capacitance of the portion can be greatly reduced.
[0037]
Further, since the insulators 31 and 32 make the step between the side surface of the micro tile-like element 20 and the surface of the substrate 10 in the path of the wires 41 and 42 gentle, steep curves (steps) are formed in the wires 41 and 42. The occurrence of disconnection can be greatly reduced.
[0038]
Therefore, according to the present embodiment, the wirings 41 and 42 that connect the electrodes on the top surface of the micro tile-shaped element 20 and the electrodes on the substrate 10 can be simply configured in a planar manner without an air wiring such as a wire bond. Therefore, it is possible to easily configure a thin film device that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed.
[0039]
(Thin film device manufacturing method)
Next, a manufacturing method of the thin film device (semiconductor device) of this embodiment will be described.
First, the micro tile element 20 is manufactured, and the micro tile element 20 is bonded to a desired position on the upper surface of the substrate 10. Although it is preferable to use the epitaxial lift method for the manufacturing method of this micro tile-like element 20, the details will be described later.
[0040]
Next, the insulators 31 and 32 are formed so as to cross a desired portion on the side surface of the micro tile element 20. The insulators 31 and 32 are preferably formed by discharging a liquid material (droplet) from the inkjet nozzle or dispenser to the desired location. Here, the liquid material becomes an insulating material when cured, and for example, polysilane sun (spin-on-glass) can be applied. When polysilazane is cured, silicon oxide (SiO2) 2 )
[0041]
Next, wirings 41 and 42 made of a conductor film are formed so as to cross over the insulators 31 and 32. Here, the wiring 41 is provided so as to electrically connect the anode electrode 24 and the electrode (or terminal) on the substrate 10. The wiring 42 is provided so as to electrically connect the cathode electrode 25 and the electrode (or terminal) on the substrate 10. Further, as a method of forming the wirings 41 and 42, a droplet discharge method may be used. That is, the wirings 41 and 42 are formed by discharging a liquid containing a desired metal material to a desired location from an inkjet nozzle or a dispenser.
[0042]
Thus, according to the present manufacturing method, the insulators 31 and 32 are formed on the side surfaces of the micro tile-shaped element 20, and the wires 41 and 42 are formed so as to pass through the upper surfaces of the insulators 31 and 32. , 42 can be prevented from being short-circuited to the side surface of the micro tile-like element 20 without using an air wiring such as a wire bond. Further, since the insulators 31 and 32 can be easily thickened, the parasitic capacitance of the wirings 41 and 42 can be easily reduced. Therefore, according to the present manufacturing method, it is possible to easily manufacture a thin film device (semiconductor device) that is more compact than the prior art, has a low probability of occurrence of a short circuit, and operates at high speed.
[0043]
(Manufacturing method of micro tile element)
Next, a manufacturing method of the micro tile element 20 and a method of attaching the micro tile element 20 to the substrate (final substrate) 10 will be described with reference to FIGS. This manufacturing method is based on the epitaxial lift-off method. Further, in this manufacturing method, a case where a compound semiconductor device (compound semiconductor element) as a micro tile-like element is bonded onto the final substrate will be described. However, the present manufacturing method can be applied regardless of the type and form of the final substrate. it can. The “semiconductor substrate” in the present embodiment refers to an object made of a semiconductor material, but is not limited to a plate-shaped substrate, and any shape of a semiconductor material is included in the “semiconductor substrate”. .
[0044]
<First step>
FIG. 3 is a schematic cross-sectional view showing a first step of the method for manufacturing the micro tile element. In FIG. 3, a substrate 110 is a semiconductor substrate, for example, a gallium arsenide compound semiconductor substrate. A sacrificial layer 111 is provided as the lowest layer in the substrate 110. The sacrificial layer 111 is made of aluminum arsenic (AlAs) and has a thickness of, for example, several hundreds of nanometers.
For example, the functional layer 112 is provided on the sacrificial layer 111. The thickness of the functional layer 112 is, for example, about 1 μm to 10 (20) μm. Then, a semiconductor device (for example, a surface emitting laser) 113 is formed in the functional layer 112. As the semiconductor device 113, in addition to the surface emitting laser (VCSEL), other functional elements such as a phototransistor (PD), a high electron mobility transistor (HEMT), a heterobipolar transistor (HBT), or a driver circuit or APC A circuit or the like may be formed. Each of these semiconductor devices 113 is formed by laminating a plurality of epitaxial layers on the substrate 110. Each semiconductor device 113 is also provided with an electrode and an operation test is performed.
[0045]
<Second step>
FIG. 4 is a schematic cross-sectional view showing a second step of the method for manufacturing the micro tile element. In this step, the separation groove 121 is formed so as to divide each semiconductor device 113. The separation groove 121 is a groove having a depth that reaches at least the sacrificial layer 111. For example, both the width and the depth of the separation groove are 10 μm to several hundred μm. In addition, the separation groove 121 is a groove that is connected without a dead end so that a selective etching solution described later flows through the separation groove 121. Further, the separation grooves 121 are preferably formed in a lattice shape like a grid.
Further, by setting the interval between the separation grooves 121 to several tens μm to several hundreds μm, the size of each semiconductor device 113 divided and formed by the separation grooves 121 has an area of several tens μm to several hundreds μm square. Shall. As a method for forming the separation groove 121, a method using photolithography and wet etching, or a method using dry etching is used. Further, the separation groove 121 may be formed by dicing the U-shaped groove as long as no crack is generated in the substrate.
[0046]
<Third step>
FIG. 5 is a schematic cross-sectional view showing a third step of the method for manufacturing the micro tile element. In this step, the intermediate transfer film 131 is attached to the surface of the substrate 110 (the semiconductor device 113 side). The intermediate transfer film 131 is a flexible film having a surface coated with an adhesive.
[0047]
<4th process>
FIG. 6 is a schematic cross-sectional view showing a fourth step of the method for manufacturing the micro tile element. In this step, a selective etching solution 141 is injected into the separation groove 121. In this step, in order to selectively etch only the sacrificial layer 111, a low concentration hydrochloric acid having high selectivity with respect to aluminum / arsenic is used as the selective etching solution 141.
[0048]
<5th process>
FIG. 7 is a schematic cross-sectional view showing a fifth step of the method for manufacturing the micro tile element. In this step, all of the sacrificial layer 111 is selectively etched and removed from the substrate 110 over a predetermined time after the selective etching solution 141 is injected into the separation groove 121 in the fourth step.
[0049]
<6th process>
FIG. 8 is a schematic cross-sectional view showing a sixth step of the method for manufacturing the micro tile element. When all of the sacrificial layer 111 is etched in the fifth step, the functional layer 112 is separated from the substrate 110. In this step, the functional layer 112 attached to the intermediate transfer film 131 is separated from the substrate 110 by separating the intermediate transfer film 131 from the substrate 110.
As a result, the functional layer 112 on which the semiconductor device 113 is formed is divided by the formation of the separation groove 121 and the etching of the sacrificial layer 111, so that the micro tile-like element 161 having a predetermined shape (for example, a micro tile shape) (see above implementation). The “small tile-like element 1”) is attached and held on the intermediate transfer film 131. Here, it is preferable that the thickness of the functional layer is, for example, about 1 μm to 10 μm, and the size (vertical and horizontal) is, for example, several tens μm to several hundreds μm.
[0050]
<Seventh step>
FIG. 9 is a schematic cross-sectional view showing a seventh step of the method for manufacturing the micro tile element. In this step, the micro tile element 161 is aligned with a desired position on the final substrate 171 (the substrate 10 in FIG. 1) by moving the intermediate transfer film 131 (with the micro tile element 161 attached). Here, the final substrate 171 is made of, for example, a silicon semiconductor, and an LSI region 172 is formed. In addition, an adhesive 173 for adhering the minute tile-shaped element 161 is applied to a desired position of the final substrate 171. The adhesive 173 may be applied to the micro tile element 161.
[0051]
<Eighth process>
FIG. 10 is a schematic cross-sectional view showing the eighth step of the method for manufacturing the micro tile element. In this step, the micro tile-like element 161 aligned at a desired position on the final substrate 171 is pressed by the back pressing jig 181 through the intermediate transfer film 131 and joined to the final substrate 171. Here, since the adhesive 173 is applied to the desired position, the micro tile-shaped element 161 is adhered to the desired position of the final substrate 171.
[0052]
<9th process>
FIG. 11 is a schematic cross-sectional view showing a ninth step of the method for manufacturing the micro tile element. In this step, the adhesive force of the intermediate transfer film 131 is lost, and the intermediate transfer film 131 is peeled off from the micro tile-shaped element 161.
The adhesive for the intermediate transfer film 131 is UV curable or thermosetting. When a UV curable adhesive is used, the back pressing jig 181 is made of a transparent material, and the adhesive force of the intermediate transfer film 131 is lost by irradiating ultraviolet rays (UV) from the tip of the back pressing jig 181. Let In the case of using a thermosetting adhesive, the back pressing jig 181 may be heated. Alternatively, after the sixth step, the adhesive force may be completely lost by irradiating the entire surface of the intermediate transfer film 131 with ultraviolet rays. Although the adhesive force has disappeared, in reality, the adhesiveness remains slightly, and the micro tile-shaped element 161 is very thin and light and is held by the intermediate transfer film 131.
[0053]
<10th process>
This step is not shown. In this step, heat treatment or the like is performed, and the fine tile-shaped element 161 is finally bonded to the final substrate 171.
[0054]
<11th process>
FIG. 12 is a schematic cross-sectional view showing an eleventh step of the method for manufacturing the micro tile element. In this step, first, as shown in FIG. 1, the insulator 31 is formed on a part of the upper surface and side surface of the micro tile element 161. The insulator 31 is formed by applying a liquid material to a desired site using a droplet discharge method and then curing the liquid material. Next, a wiring 191 that electrically connects the electrode of the micro tile element 161 and the circuit on the final substrate 171 is formed so as to pass over the insulator 31. Thereby, a semiconductor integrated circuit such as one LSI chip is completed. As the final substrate 171, not only a silicon semiconductor but also a glass substrate, a quartz substrate, or a plastic film may be applied.
[0055]
Thus, even if the substrate 10 as the final substrate 171 is, for example, silicon, the surface of the surface is formed such that the micro tile-like element 161 including the surface emitting laser made of gallium arsenide is formed at a desired position on the substrate 10. A semiconductor element that forms a light emitting laser or the like can be formed over a substrate made of a material different from that of the semiconductor element.
Also, since surface emitting lasers etc. are completed on a semiconductor substrate and then cut into fine tile shapes, it is possible to test and sort surface emitting lasers in advance before creating integrated circuits incorporating surface emitting lasers. It becomes possible.
[0056]
Further, according to the above manufacturing method, only a functional layer including a semiconductor element (such as a surface emitting laser) can be cut from a semiconductor substrate as a micro tile element, mounted on a film, and handled. The size of the semiconductor element that can be handled can be made smaller than that of the conventional mounting technology. Therefore, according to the manufacturing method described above, an integrated circuit including a thin film device (semiconductor device) that is more compact than the prior art, has a low probability of occurrence of a wiring short circuit, and operates at high speed can be manufactured easily and at low cost. it can.
[0057]
(Electronics)
An example of an electronic apparatus provided with the thin film device (semiconductor device) of the above embodiment will be described.
The thin film device of the above embodiment can be applied to a surface emitting laser, a light emitting diode, a photodiode, a phototransistor, a high electron mobility transistor, a heterobipolar transistor, an inductor, a capacitor, or a resistor. Application circuits or electronic devices equipped with these thin film devices include optical interconnection circuits, optical fiber communication modules, laser printers, laser beam projectors, laser beam scanners, linear encoders, rotary encoders, displacement sensors, pressure sensors, and gas sensors. Blood blood flow sensor, fingerprint sensor, high-speed electric modulation circuit, wireless RF circuit, mobile phone, wireless LAN, and the like.
FIG. 13 is a perspective view showing an example of a mobile phone. In FIG. 13, reference numeral 1000 denotes a mobile phone body using the thin film device, and reference numeral 1001 denotes a display unit.
[0058]
FIG. 14 is a perspective view showing an example of a wristwatch type electronic device. In FIG. 14, reference numeral 1100 indicates a watch body using the thin film device, and reference numeral 1101 indicates a display unit.
[0059]
FIG. 15 is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 15, reference numeral 1200 denotes an information processing apparatus, reference numeral 1202 denotes an input unit such as a keyboard, reference numeral 1204 denotes an information processing apparatus body using the thin film device, and reference numeral 1206 denotes a display unit.
[0060]
Since the electronic apparatus shown in FIGS. 13 to 15 includes the thin film device of the above embodiment, wiring short-circuit hardly occurs, the device operates at high speed, and can be thin and compact.
[0061]
The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.
[0062]
In the above embodiment, the configuration in which the micro tile element 20 includes a surface emitting laser has been described. However, the present invention is not limited to this, and the micro tile element 20 includes a light emitting diode, a photodiode, and a phototransistor. In addition, at least one of a high electron mobility transistor, a hetero bipolar transistor, an inductor, a capacitor, and a resistor may be included.
[0063]
Further, in the above-described embodiment, the thickness of the insulator 31 is varied depending on the speed of the frequency of a signal (that is, an electric signal passing through the wiring 41) input / output to / from the element provided in the micro tile-shaped element 20 or the like. Also good. For example, when the signal is a high-frequency signal such as a radio communication signal, the thickness of the insulator 31 is increased, and when the signal is a relatively low frequency, the thickness of the insulating layer 31 is decreased. By these, the thin film device provided with the desired electrical characteristic can be comprised simply.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a thin film device (semiconductor device) according to an embodiment of the present invention.
FIG. 2 is a perspective view of the above thin film device.
FIG. 3 is a cross-sectional view showing a first step of a method of manufacturing a micro tile element.
FIG. 4 is a cross-sectional view showing a second step of the same manufacturing method.
FIG. 5 is a cross-sectional view showing a third step of the same manufacturing method.
FIG. 6 is a cross-sectional view showing a fourth step of the same manufacturing method.
FIG. 7 is a cross-sectional view showing a fifth step of the same manufacturing method.
FIG. 8 is a cross-sectional view showing a sixth step of the same manufacturing method.
FIG. 9 is a cross-sectional view showing a seventh step of the same manufacturing method.
FIG. 10 is a cross-sectional view showing an eighth step of the same manufacturing method.
FIG. 11 is a cross-sectional view showing a ninth step of the same manufacturing method.
FIG. 12 is a cross-sectional view showing an eleventh step of the manufacturing method.
FIG. 13 illustrates an example of an electronic device including the thin film device.
FIG. 14 illustrates an example of an electronic device including the thin film device.
FIG. 15 illustrates an example of an electronic device including the thin film device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 20 ... Micro tile-shaped element, 21 ... N-type semiconductor, 22 ... P-type semiconductor, 23 ... Insulating layer, 24 ... Anode electrode, 25 ... Cathode electrode, 31, 32 ... Insulator, 41, 42 ... Wiring

Claims (15)

基板と、
前記基板に貼り付けられているものであって、微小なタイル形状の素子からなる微小タイル状素子と、
前記微小タイル状素子と前記基板とを電気的に接続する配線の通り道となる部位であって、該微小タイル状素子の上面及び側面の一部を少なくとも含む部位に設けられた絶縁物と、
少なくとも前記絶縁物の上面を横断するように設けられた配線とを有することを特徴とする半導体装置。A substrate,
A small tile-shaped element that is affixed to the substrate and is composed of a small tile-shaped element;
An insulating material provided in a portion that becomes a path of wiring for electrically connecting the micro tile-shaped element and the substrate, and includes at least a part of an upper surface and a side surface of the micro tile-shaped element;
And a wiring provided so as to cross at least an upper surface of the insulator. 前記絶縁物は、前記基板における前記配線の通り道となる部位であって、前記微小タイル状素子の側面付近にも設けられていることを特徴とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the insulator is provided in a vicinity of a side surface of the micro tile-shaped element, which is a portion serving as a path of the wiring in the substrate. 前記絶縁物は、樹脂、ガラス、セラミックのいずれかからなることを特徴とする請求項１又は２に記載の半導体装置。The semiconductor device according to claim 1, wherein the insulator is made of any one of resin, glass, and ceramic. 前記絶縁物は、酸化シリコンからなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。The semiconductor device according to claim 1, wherein the insulator is made of silicon oxide. 前記微小タイル状素子は、エピタキシャルリフトオフ法を用いて前記基板に貼り付けられたものであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。5. The semiconductor device according to claim 1, wherein the micro tile-shaped element is attached to the substrate by using an epitaxial lift-off method. 前記微小タイル状素子は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。The micro tile-like element includes at least one of a surface emitting laser, a light emitting diode, a photodiode, a phototransistor, a high electron mobility transistor, a heterobipolar transistor, an inductor, a capacitor, and a resistor. The semiconductor device according to any one of 1 to 5. 前記微小タイル状素子は、面発光レーザを有し、
前記配線は、前記面発光レーザのアノード電極又はカソード電極と前記基板に設けられている電極又は素子とを電気的に接続するものであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。The micro tile element has a surface emitting laser,
7. The wiring according to claim 1, wherein the wiring electrically connects an anode electrode or a cathode electrode of the surface emitting laser and an electrode or element provided on the substrate. A semiconductor device according to 1. 請求項１乃至７のいずれか一項に記載の半導体装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the semiconductor device according to claim 1. 基板に微小タイル状素子を貼り付け、
前記微小タイル状素子の側面の所望箇所を横断するように該絶縁物を形成し、
前記絶縁物の上を横断するように、導電体膜からなる配線を形成することを特徴とする半導体装置の製造方法。A small tile-like element is attached to the substrate,
Forming the insulator so as to cross a desired portion of the side surface of the micro tile element;
A method of manufacturing a semiconductor device, comprising forming a wiring made of a conductor film so as to cross over the insulator. 前記配線は、前記微小タイル状素子の上面に設けられた電極と前記基板に設けられた電極とを接続するように形成されることを特徴とする請求項９に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 9, wherein the wiring is formed so as to connect an electrode provided on an upper surface of the micro tile-like element and an electrode provided on the substrate. 前記絶縁物は、液状体の絶縁材料を前記所望箇所に塗布し、その後硬化させることで形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 9, wherein the insulator is formed by applying a liquid insulating material to the desired portion and then curing the insulating material. 前記絶縁物は、液滴吐出方式を用いて形成することを特徴とする請求項１１に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 11, wherein the insulator is formed using a droplet discharge method. 前記配線は、液滴吐出方式を用いて形成することを特徴とする請求項９乃至１２のいずれか一項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 9, wherein the wiring is formed using a droplet discharge method. 前記微小タイル状素子は、エピタキシャルリフトオフ法を用いて前記基板に接着することを特徴とする請求項９乃至１３のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 9, wherein the micro tile element is bonded to the substrate using an epitaxial lift-off method. 前記微小タイル状素子は、
エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、
前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を形成し、
前記半導体基板の表面に、フィルムを貼り付け、
前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで形成し、
前記基板への微小タイル状素子の貼り付けは、
前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことを特徴とする請求項９乃至１３のいずれか一項に記載の半導体装置の製造方法。The micro tile element is:
A semiconductor element is formed on a semiconductor substrate having a sacrificial layer as a lowermost layer that can be removed by etching,
Forming a separation groove, which is a groove having a depth reaching at least the sacrificial layer, on the surface of the semiconductor substrate;
Affixing a film on the surface of the semiconductor substrate,
Injecting an etchant into the space surrounded by the separation groove and the film and etching the sacrificial layer to form the semiconductor element by separating it from the semiconductor substrate,
Affixing the micro tile element to the substrate is
The semiconductor element separated from the semiconductor substrate is handled by being attached to the film and bonded to a desired position of the substrate. The manufacturing method of the semiconductor device of description.
JP2003104018A 2003-04-08 2003-04-08 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE Expired - Fee Related JP4370796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003104018A JP4370796B2 (en) 2003-04-08 2003-04-08 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003104018A JP4370796B2 (en) 2003-04-08 2003-04-08 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Publications (3)

Publication Number Publication Date
JP2004311765A true JP2004311765A (en) 2004-11-04
JP2004311765A5 JP2004311765A5 (en) 2005-10-27
JP4370796B2 JP4370796B2 (en) 2009-11-25

Family

ID=33466967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003104018A Expired - Fee Related JP4370796B2 (en) 2003-04-08 2003-04-08 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP4370796B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061696A1 (en) 2006-12-28 2008-07-03 Robert Bosch Gmbh Mobile telephone for e.g. generating statement about health condition of patient, has radiation source and gas detector abutting at intermediate chamber via radiation-permeable window, and another chamber coupled to ambient atmosphere
JP2010044964A (en) * 2008-08-13 2010-02-25 Toshiba Corp Micro movable device
US7943488B2 (en) 2008-11-04 2011-05-17 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
US8415230B2 (en) 2009-03-04 2013-04-09 Canon Kabushiki Kaisha Method for transferring functional regions, LED array, LED printer head, and LED printer
US8420501B2 (en) 2008-11-04 2013-04-16 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
US8507360B2 (en) 2008-11-04 2013-08-13 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
FR3108777A1 (en) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives method of manufacturing a semiconductor structure by transferring thumbnails onto a support substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061696A1 (en) 2006-12-28 2008-07-03 Robert Bosch Gmbh Mobile telephone for e.g. generating statement about health condition of patient, has radiation source and gas detector abutting at intermediate chamber via radiation-permeable window, and another chamber coupled to ambient atmosphere
JP2010044964A (en) * 2008-08-13 2010-02-25 Toshiba Corp Micro movable device
US7943488B2 (en) 2008-11-04 2011-05-17 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
US8420501B2 (en) 2008-11-04 2013-04-16 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
US8507360B2 (en) 2008-11-04 2013-08-13 Canon Kabushiki Kaisha Transfer method of functional region, LED array, LED printer head, and LED printer
US8415230B2 (en) 2009-03-04 2013-04-09 Canon Kabushiki Kaisha Method for transferring functional regions, LED array, LED printer head, and LED printer
FR3108777A1 (en) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives method of manufacturing a semiconductor structure by transferring thumbnails onto a support substrate

Also Published As

Publication number Publication date
JP4370796B2 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4211256B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit manufacturing method, electro-optical device, and electronic apparatus
JP3956697B2 (en) Manufacturing method of semiconductor integrated circuit
US7709283B2 (en) Method of manufacturing a semiconductor device having an insulating protective film covering at least a portion of a tile-shaped element
JP4400327B2 (en) Wiring formation method for tile-shaped element
WO2018192322A1 (en) Micro light-emitting diode device and manufacturing method therefor
JP2016063231A (en) Printed circuit module having semiconductor device with polymer substrate, and methods of manufacturing the same
US10505079B2 (en) Flexible devices and methods using laser lift-off
JP5590837B2 (en) Relocation of functional areas
JP2010238845A (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor composite device
JP4370796B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2003347672A (en) Semiconductor element member and semiconductor device, their manufacturing method, electrooptical device, and electronic apparatus
JP3801160B2 (en) Semiconductor element, semiconductor device, semiconductor element manufacturing method, semiconductor device manufacturing method, and electronic device
US10115877B2 (en) Method for manufacturing semiconductor device
JP4042608B2 (en) Transistors and electronic devices
JP2000349113A (en) Semiconductor device and high-frequency circuit device using the same
JP4403712B2 (en) Manufacturing method of semiconductor device
JP4281488B2 (en) Wiring formation method
JP4586350B2 (en) Thin film device and electronic equipment
JP2005093703A (en) Wiring forming method for tile-like element, wiring structure therefor and electronic apparatus
JP2004311765A5 (en)
JP2008034638A (en) Method for manufacturing semiconductor device
JP4578070B2 (en) Millimeter wave oscillator
JP4578073B2 (en) Millimeter wave oscillator
JP2000200333A (en) Ic card and its manufacture
JP4502598B2 (en) Millimeter wave oscillator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees