JP2004310646A - システム機能拡張方法及び装置 - Google Patents
システム機能拡張方法及び装置 Download PDFInfo
- Publication number
- JP2004310646A JP2004310646A JP2003106296A JP2003106296A JP2004310646A JP 2004310646 A JP2004310646 A JP 2004310646A JP 2003106296 A JP2003106296 A JP 2003106296A JP 2003106296 A JP2003106296 A JP 2003106296A JP 2004310646 A JP2004310646 A JP 2004310646A
- Authority
- JP
- Japan
- Prior art keywords
- execution code
- code table
- sub
- execution
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】全体の動作を制御するCPU1と、メインメモリ2と、少なくとも1枚のインタフェースカード3とがシステムバス5を介して接続されたシステムにおいて、前記メインメモリ2内に、各ソフトウェアに共通な実行コードが登録されるコア実行コードテーブル10を、前記インタフェースカード3内に、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブル21を、それぞれ設け、前記ソフトウェアの実行時においては、前記サブ実行コードテーブル21をメインメモリ2内にコピーし、コア実行コードテーブル10と組みにしてソフトウェアを実行するように構成される。
【選択図】 図2
Description
【発明の属する技術分野】
本発明はシステム機能拡張方法及び装置に関し、更に詳しくは多種類のインタフェース機能を備える通信システムにおけるシステム機能拡張方法及び装置に関する。
【0002】
【従来の技術】
多種類のインタフェース機能を備えた通信システムにおいて、新しい種別のインタフェース機能を拡張する場合、従来は、通信機能を用いて、機能を追加したソフトウェア全体をダウンロードし、ソフトウェアが書き込まれた記憶部に上書きし、そのインタフェースを搭載したハードウェアを追加実装し、システムを再起動することで機能追加を行なっている(例えば特許文献1参照)。
【0003】
また、他の従来技術として、伝送装置へ新たなバージョンをダウンロードする時、予めネットワークに存在が可能な互換バージョン情報が設定される判定テーブルを設けておき、バージョン情報を要求した時には、各他伝送装置からのバージョン情報が前記判定テーブルに含まれている時に、新たなバージョンを伝送装置へダウンロードする技術が知られている(例えば特許文献2参照)。
【0004】
【特許文献1】
特開11−7382号公報(第2頁、第3頁、図1)
【特許文献2】
特開2000−112763号公報(第3頁、第4頁、図1)
【0005】
【発明が解決しようとする課題】
前記した従来のシステムでは、機能拡張の度にシステムの再起動が必要であり、拡張に影響を受けない部分のサービスも中断する必要があった。また、常に全ソフトウェア機能をシステムに搭載することになるため、システム毎に提供する機能を増減させるような柔軟性のある運用ができないため、メモリ等のリソースの最適化が不可能であった。
【0006】
本発明はこのような課題に鑑みてなされたものであって、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができるシステム機能拡張方法及び装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
(1)請求項1記載の発明は、以下の通りである。図1は本発明方法の原理を示すフローチャートである。本発明は、予め定義された各種イベントによって起動され、ソフトウェアの動作を決定づける実行コードが登録される実行コードテーブルを具備するものにおいて、前記実行コードテーブルを、各ソフトウェアに共通なコア実行コードが登録されるコア実行コードテーブルと、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルに分けておき(ステップ1)、前記ソフトウェアの実行時においては、前記コア実行コードテーブルに記憶されたソフトウェアとサブ実行コードテーブルに記憶されたソフトウェアとを組みにして実行する(ステップ2)ようにしたことを特徴とする。
【0008】
このように構成すれば、それぞれのインタフェースカードには、各インタフェースカード固有のサブ実行コードテーブルを搭載するだけでよいので、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができる。
(2)請求項2記載の発明は、以下の通りである。図2は本発明の原理ブロック図である。図において、1は全体の動作を制御するCPU、2はメインメモリ、3は少なくとも1枚のインタフェースカードであり、これらがシステムバス5を介して接続されたシステムを構成している。図において、10は前記メインメモリ2内に設けられた各ソフトウェアに共通な実行コードが登録される実行コードテーブル、11はサブ実行コードテーブルがコピー(記憶)されるサブ実行コードテーブル領域である。21は前記インタフェースカード3内に設けられた、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルである。
【0009】
このように構成された装置において、前記ソフトウェアの実行時においては、前記サブ実行コードテーブル21をメインメモリ2のサブ実行コードテーブル領域11にコピーし、コア実行コードテーブル10と組みにしてソフトウェアを実行するようにする。
【0010】
このように構成すれば、それぞれのインタフェースカード3には、インタフェースカード固有のサブ実行コードテーブルのみを搭載すればよいので、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができる。
(3)請求項3記載の発明は、イベント発生時に、一意に対応する一組みのコア実行コードとサブ実行コードを、テーブル上から検索して起動するシーケンスを動作させることを特徴とする。
【0011】
このように構成すれば、コア実行コードと対応するサブ実行コードを起動することで、1つのシーケンスを動作させることができる。
【0012】
また、この発明において、前記サブ実行コードテーブルが、各種機能部を特徴付けるハードウェア部に搭載されることを特徴とする。
【0013】
このように構成すれば、サブ実行コードテーブルを各種機能部を特徴付けるハードウェア部に搭載することにより、各ハードウェア毎にそれぞれの特徴を有する動作を行なわせることができる。
【0014】
また、この発明において、前記サブ実行コードテーブルがシステムに追加搭載されたとき、該サブ実行コードテーブルが、コア実行コードテーブルが実行されているメモリ空間の予め決められたアドレスに割り付けられることを特徴とする。
【0015】
このように構成すれば、コア実行コードテーブルとサブ実行コードテーブルを結合して動作させることが可能となる。
【0016】
また、この発明において、チェックサムを用いて、サブ実行コードテーブルの正当性を確認することを特徴とする。
【0017】
このように構成すれば、サブ実行コードテーブルの正当性を確認することができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【0019】
本発明は、ソフトウェアを基本機能に限定したコア部と、拡張機能を搭載するサブ部に分割し、サブ部を拡張機能を実現するためのハードウェアと一体化させるものである。そして、そのサブ部ソフトウェアを、コア部の機能停止を伴わずにシステムに追加できるようにすることで、サービス停止を伴わない機能拡張と、柔軟な機能追加性を提供するものである。
【0020】
図3は本発明の一実施の形態例を示すブロック図である。図2と同一のものは、同一の符号を付して示す。図に示すシステムは、多種類のインタフェース機能を備えることが可能な通信システムであり、10−100BASE−T,1000BASE−TX,OC48等のインタフェース機能を具備し、それらのインタフェース機能は個別のカードに搭載されるようになっている。本システムは、該インタフェースカードを実装することで該インタフェースカードの具備する機能を使用できるようになる。
【0021】
図において、30はCPUカードであり、CPU1と、メインメモリ2と、データベース4から構成されている。メインメモリ2は、コア実行コードテーブル10と、サブ実行コードテーブル領域11と、テーブル駆動プログラム12から構成されている。サブ実行コードテーブル領域11は、実際に1つのアプリケーションプログラムが実行される時に、対応するインタフェースカードからサブ実行コードテーブルがコピーされる領域である。テーブル駆動プログラム12はコア実行テーブル及びサブ実行テーブルを駆動するプログラムである。
【0022】
データベース4は、各種のパラメータが設定データとして記憶される領域である。実際に電源がオンにされた時に、前回設定された情報が記憶されているものである。
【0023】
3は前述したインタフェースカードであり、各機能毎のカードより構成されている。例えば、図に示すように、10−100BASE−Tインタフェースカードや、1000BASE−TXインタフェースカードや、OC48インタフェースカード等より構成されている。21はインタフェースカード3上に実装されるサブ実行コードテーブルである。該サブ実行コードテーブル21は、10−100BASE−Tや、1000BASE−TXや、OC48等の専用のテーブルより構成されている。このように、サブ実行コードテーブル21が各種機能部を有するハードウェア部に搭載されることで、各ハードウェア毎にそれぞれの特徴を有する動作を行なわせることができる。
【0024】
22はそれぞれのインタフェースカード毎に設けられたハードウェアであり、例えばLSIが用いられる。例えば、10−100BASE−Tインタフェースカードであれば、10−100BASE−T LSIが用いられ、1000BASE−TXインタフェースカードであれば、1000BASE−TX LSIが用いられ、OC48インタフェースカードであれば、OC48 LSIが用いられる。37は各インタフェースカード3と接続される光ケーブルである。
【0025】
これらインタフェースカード3はスロットに装着されるようになっており、例えば10−100BASE−TインタフェースカードはSLOT(スロット)1に装着され、1000BASE−TXインタフェースカードはSLOT2に装着され、OC48インタフェースカードはSLOT3に装着される。32はこれらインタフェースカード3がSLOTに装着されたことを検出する実装監視部である。該実装監視部32の出力は、CPU1に与えられる。35はCPUにコマンドを送り、例えば光信号を出す/出さない等の決定を行なうオペレータである。5は、CPU1、メインメモリ2、インタフェースカード3が接続されるシステムバスである。このように構成された装置の動作を説明すれば、以下の通りである。
【0026】
CPU1は、インタフェースカード3の実装状況を実装監視部32により監視し、インタフェースカード3がSLOT1〜SLOT4に実装されると、実装を認識する。ユーザは、SLOT1〜SLOT4にインタフェースカードの種別(例えば、10−BASE−T,1000BASE−TX,OC48)を問わず、自由に実装することができる。サブ実行コードの中に、当該インタフェースカードのIDが記憶されているため、どのSLOTに装着されても、そのインタフェースカード3の機能を認識することができるからである。また、オペレータ35は、本システムに信号出力開始等の各種のイベントを通知することが可能であり、システムの動作を制御することが可能である。
【0027】
CPUカード30には、コア実行コードテーブル10、テーブル駆動プログラム12、データベース4が搭載されている。コア実行コードテーブル10は、イベント(初期化、信号出力開始/停止、LED点灯/消灯)に一意に対応する各種のインタフェース機能に共通な実行コードが登録されるテーブルである。テーブル駆動プログラム12は、テーブルをイベントに対応して駆動させるプログラムである。データベース4は、各インタフェース機能に関する情報(信号出力オン/オフ、LED点灯/消灯等)を保存し、復元するために用いられる。
【0028】
10−BASE−T,1000BASE−TX,OC48のそれぞれのインタフェースカード3には、サブ実行コードテーブル21と、対応したLSI22が搭載されている。サブ実行コードテーブル21には、各イベントに対する各インタフェース機能の個別処理の実行コードが登録されている。22は、それぞれのインタフェースカード3に搭載されているインタフェース機能を実現するLSIである。
【0029】
CPU1は、インタフェースカード3がSLOTに実装されると、システムバス5を通じてメインメモリ2のサブ実行コードテーブル領域11にそれぞれのサブ実行コードテーブルをコピーする。サブ実行コードテーブルがメインメモリ2にコピーされる領域を図4に示す。
【0030】
図4はメインメモリマップを示す図である。コア実行コードテーブル10は、メインメモリ2にテーブル駆動プログラム12と共にロードされている。CPU1がインタフェースカード3に搭載されたサブ実行コードテーブル21をメインメモリ2にコピーする領域は、SLOT1〜4毎に予め割り付けられており、CPU1は、SLOTに実装されたインタフェースカード3に搭載されたサブ実行コードテーブルを割り付けられたメインメモリ2のサブ実行コードテーブル領域11にコピーする。
【0031】
このようにすれば、それぞれのインタフェースカード3には、インタフェースカード固有のサブ実行コードテーブルのみを搭載すればよいので、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができる。
【0032】
ここで、コア実行コードテーブルとは、多種類のインタフェースカード3(10−100BASE−T,1000BASE−TX,OC48)に共通部分の実行コード(あるイベントに対する前処理、後処理等)を登録したテーブルのことである。また、サブ実行コードテーブルとは、インタフェースカード3に搭載され、そのインタフェースカード個別部分の実行コードを登録したテーブルのことである。
【0033】
図5は、コア実行コードテーブル/サブ実行コードテーブル例を示す図である。コア実行コードテーブル、サブ実行コードテーブル共に、図5に示すようなテーブルを持っている。このテーブルは、チェックサム、イベント実行アドレス、イベント実行コード領域等で構成されている。
【0034】
チェックサムは、各インタフェースカード3がCPU1に実装確認され、CPU1がサブ実行テーブルをサブ実行コードテーブル領域11にコピーした時、コピー処理が正常に行なわれたことを判定するための変数である。チェックサムを用いれば、サブ実行コードテーブルの正当性を確認することができる。
【0035】
イベント実行アドレスは、コア実行コードテーブル10、各サブ実行コードテーブル21共に共通に定義されたイベント(初期化、信号出力開始/停止、LED点灯/消灯)に対応する処理を実行するコードを指すアドレスである。コア実行コードテーブル10のイベント実行アドレスには、該イベントに対するインタフェース共通処理の実行コードのアドレス、サブ実行コードテーブルのイベント実行アドレスには、該イベントに対するインタフェース個別処理の実行コードのアドレスが格納されている。
【0036】
イベント実行コード領域は、イベントを実行するコードを格納した領域である。インタフェース共通な実行コード、インタフェース個別な実行コードは、メインメモリのそれぞれ異なるアドレスに割り付けられている。コア実行コードテーブルとサブ実行コードテーブルのイベント実行アドレスに異なるアドレスを登録することで、同一なイベントに対してコア実行コードテーブルでインタフェース「共通」処理実行、サブ実行コードテーブルでインタフェース「個別」処理実行を実現している。
【0037】
図6は10−100BASE−Tのサブ実行コードテーブルのイベント実行アドレスとイベント実行コードの対応を示す図である。10−100BASE−Tインタフェースのサブ実行コードテーブルのイベント実行アドレスが10−100BASE−Tインタフェース個別の実行コードを指していることを示す。
【0038】
このようにすれば、コア実行コードテーブル10、サブ実行コードテーブル21の構成を共通化し、また、共通実行コード、個別実行コードでサブルーチンコールする際の引数と戻り値を共通化しているので、インタフェース種別に関わらず、テーブル駆動プログラム12が処理実行することができ、インタフェース機能追加に際してもコア部を変更する必要がない。また、コア実行コードテーブル10と、サブ実行コードテーブル21を結合して動作させることが可能となる。
【0039】
図7,図8はインタフェースカード実装時の動作例を示すフローチャートである。装置としては、図3に示す構成を用いる。各インタフェースカード3がSLOT1〜3に搭載されると(S1)、実装監視部32はそのことを認識し、CPU1に通知する。該CPU1は、実装認識を行なうと、メインメモリ2のSLOTに対応したサブ実行コードテーブル領域11に当該サブ実行コードテーブル21をコピーする(S2)。以下、サブ実行コードテーブル領域11にコピーされたサブ実行コードテーブルも符号21を付して示すものとする。
【0040】
次に、CPU1は、コピーしたサブ実行コードテーブル21のチェックサム計算を行なう(S3)。そして、コピーしたサブ実行コードテーブル21が正当性を有するか否かをチェックする(S4)。若し、チェックサムの結果、サブ実行コードテーブルの正当性が確認できなかった場合は、インタフェースカード3が実装されていないものとみなし、コピーしたサブ実行コードテーブルの削除処理を行なう(S15)。
【0041】
正当性が確認できた場合には、コア実行コードテーブル10の初期化アドレスからオフセット値を取得する(S5)。続いて、コア実行コードテーブル10のベースアドレスとオフセット値を加算し、初期化実行アドレスを取得する(S6)。次に、取得した初期化実行アドレスがNULLでないか、つまりアドレスに適正な値が入っているかを判定する(S7)。NULLである場合には、処理を終了する。NULLでないならば、初期化実行アドレスが指す初期化コードをサブルーチンコールし、インタフェースカード3が実装されたSLOT1〜SLOT3に対応するSLOTのデータベース初期化等を行なう(S8)。
【0042】
共通部分の初期化コードのサブルーチンが終了すると、復帰値判定(0:正常、1:異常)を行なう(S9)。異常な場合には、処理は終了する。正常な場合には、実装されたインタフェースカード個別の初期化処理を行なうため、コピーしたサブ実行コードテーブル21の初期化実行アドレスからインタフェースカード3個別の初期化実行アドレスのオフセット値を変数に格納して取得する(S10)。
【0043】
続いて実装されたSLOTに対応したサブ実行コードテーブル21のベースアドレスをオフセット値と加算し、初期化実行アドレスを取得する(S11)。次に、初期化実行アドレスにNULL以外の値が入っているかどうかチェックする(S12)。アドレスに適正な値が入っていなかった場合には、処理を終了する。アドレスに適正な値が入っていた場合には、初期化実行アドレスが指すコードをサブルーチンコールして、実装されたインタフェースカード3のLED消灯等の初期化処理を行なう(S13)。そのサブルーチンが終了すると、復帰値判定(0:正常、1:異常)を行なう(S14)。
【0044】
図9,図10は10−100BASE−T信号出力開始時の動作例を示すフローチャートである。オペレータ35から10−100BASE−Tインタフェースカード3に対する信号出力開始の命令が通知されると(S1)、CPU1はテーブル駆動プログラム12により、コア実行コードテーブル10を駆動させてインタフェース機能共通のデータベース保存処理を行なう。以下に、その処理内容を示す。
【0045】
CPU1は、コア実行コードテーブル10の信号出力開始アドレスから信号出力開始アドレスのオフセット値を変数に格納し取得する(S2)。続いて、コア実行コードテーブル10のベースアドレスと加算し、信号出力開始アドレスを取得する(S3)。次に、取得したアドレスがNULLであるかどうか判定を行なう(S4)。NULLであったら、処理を終了する。
【0046】
NULLでない場合は、アドレスが示す信号出力開始コードをサブルーチンコールし(S5)、データベース4に「信号出力がオンになった」という情報を記録する。信号出力開始サブルーチンが終了すると、復帰値判定(0:正常、1:異常)を行ない(S6)、信号出力開始時の共通処理が正常に行なわれたかを判定する。復帰値が“1”の場合には、処理を終了する。
【0047】
続いて、CPU1はテーブル駆動プログラム12により、サブ実行コードテーブル21を駆動させて、10−100BASE−Tインタフェースカード個別の信号出力開始処理を行なう。以下に、処理内容を示す。
【0048】
CPU1は、インタフェース個別の10−100BASE−Tインタフェースカード個別の信号出力開始処理を行なうため10−100BASE−Tインタフェースカード3に対応したサブ実行コードテーブル21のSLOT1の信号出力開始アドレスから10−100BASE−Tインタフェースカードの信号出力開始アドレスのオフセット値を変数に格納し取得する(S7)。
【0049】
続いて、サブ実行コードテーブル21のSLOT1のベースアドレスとオフセット値を加算し、信号出力開始アドレスを取得する(S8)。次に、信号出力開始アドレスがNULLであるかどうかの判定を行なう(S9)。アドレスに適正な値が入っていない場合には、処理を終了する。
【0050】
アドレスに適正な値が入っていた場合には、アドレスが指定する信号出力開始実行コードをサブルーチンコールして、システムバス5経由で10−100BASE−TのLSI22に対して信号出力開始のハード設定を行なう(S10)。信号出力開始サブルーチンが終了すると、復帰値判定(0:正常、1:異常)を行なう(S11)。異常の場合には、処理を終了する。正常な場合には、結果をオペレータ35に通知する(S12)。
【0051】
このように、本発明によれば、同じイベントに一意に対応する一組みのコア実行コードとサブ実行コードを起動することで、1つのシーケンスを動作させることができる。
【0052】
また、本発明によれば、インタフェース機能拡張の際に、システムの再起動が必要ない。そのため、拡張に影響を受けない部分のサービスも中断する必要がない。また、ソフトウェア機能を基本機能に限定したコア部と、拡張機能を搭載するサブ部に分割し、システムに搭載することになるため、システム毎に提供する機能を増減させるような柔軟性のある運用ができ、最適なメモリ等のリソースを確保することができる。
【0053】
(付記1) 予め定義された各種イベントによって起動され、ソフトウェアの動作を決定づける実行コードが登録される実行コードテーブルを具備するものにおいて、前記実行コードテーブルを、各ソフトウェアに共通なコア実行コードが登録されるコア実行コードテーブルと、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルに分けておき(ステップ1)、
前記ソフトウェアの実行時においては、前記コア実行コードテーブルに記憶されたソフトウェアとサブ実行コードテーブルに記憶されたソフトウェアとを組みにして実行する(ステップ2)
ようにしたことを特徴とするシステム機能拡張方法。
【0054】
(付記2) 全体の動作を制御するCPUと、メインメモリと、少なくとも1枚のインタフェースカードとがシステムバスを介して接続されたシステムにおいて、
前記メインメモリ内に、各ソフトウェアに共通な実行コードが登録される実行コードテーブルを、
前記インタフェースカード内に、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルと、
を設け、
前記ソフトウェアの実行時においては、前記サブ実行コードテーブルをメインメモリ内にコピーし、コア実行コードテーブルと合わせてソフトウェアを実行するように構成されたシステム機能拡張装置。
【0055】
(付記3) イベント発生時に、一意に対応する一組みのコア実行コードとサブ実行コードを、テーブル上から検索して起動するシーケンスを動作させることを特徴とする付記2記載のシステム機能拡張装置。
【0056】
(付記4) 前記サブ実行コードテーブルが、各種機能部を特徴付けるハードウェア部に搭載されることを特徴とする付記2乃至3の何れかに記載のシステム機能拡張装置。
【0057】
(付記5) 前記サブ実行コードテーブルがシステムに追加搭載されたとき、該サブ実行コードテーブルが、コア実行コードテーブルが実行されているメモリ空間の予め決められたアドレスに割り付けられることを特徴とする付記2乃至4の何れかに記載のシステム機能拡張装置。
【0058】
(付記6) チェックサムを用いて、サブ実行コードテーブルの正当性を確認することを特徴とする付記2乃至5の何れかに記載のシステム機能拡張装置。
【0059】
【発明の効果】
本発明によれば、以下のような効果が得られる。
(1)請求項1記載の発明によれば、それぞれのソフトウェアには、各ソフトウェア固有のサブ実行コードテーブルを搭載するだけでよいので、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができる。
(2)請求項2記載の発明によれば、それぞれのインタフェースカードには、インタフェースカード固有のサブ実行コードテーブルのみを搭載すればよいので、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができる。
(3)請求項3記載の発明によれば、コア実行コードと対応するサブ実行コードを起動することで、1つのシーケンスを動作させることができる。
【0060】
このように、本発明によれば、サービス停止を伴わない機能拡張と、柔軟な機能追加を行なうことができるシステム機能拡張方法及び装置を提供することができる。
【図面の簡単な説明】
【図1】本発明方法の原理を示すフローチャートである。
【図2】本発明の原理ブロック図である。
【図3】本発明の一実施の形態例を示すブロック図である。
【図4】メインメモリマップを示す図である。
【図5】コア実行コードテーブル/サブ実行コードテーブルの例を示す図である。
【図6】10−100BASE−Tのサブ実行コードテーブルのイベント実行アドレスとイベント実行コードの対応を示す図である。
【図7】インタフェースカード実装時の動作例を示すフローチャートである。
【図8】インタフェースカード実装時の動作例を示すフローチャートである。
【図9】10−100BASE−T信号出力開始時の動作例を示すフローチャートである。
【図10】10−100BASE−T信号出力開始時の動作例を示すフローチャートである。
【符号の説明】
1 CPU
2 メインメモリ
3 インタフェースカード
5 システムバス
10 コア実行コードテーブル
11 サブ実行コードテーブル領域
21 サブ実行コードテーブル
Claims (3)
- 予め定義された各種イベントによって起動され、ソフトウェアの動作を決定づける実行コードが登録される実行コードテーブルを具備するものにおいて、前記実行コードテーブルを、各ソフトウェアに共通なコア実行コードが登録されるコア実行コードテーブルと、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルに分けておき(ステップ1)、
前記ソフトウェアの実行時においては、前記コア実行コードテーブルに記憶されたソフトウェアとサブ実行コードテーブルに記憶されたソフトウェアとを組みにして実行する(ステップ2)
ようにしたことを特徴とするシステム機能拡張方法。 - 全体の動作を制御するCPUと、メインメモリと、少なくとも1枚のインタフェースカードとがシステムバスを介して接続されたシステムにおいて、
前記メインメモリ内に、各ソフトウェアに共通な実行コードが登録されるコア実行コードテーブルを、
前記インタフェースカード内に、各種機能毎に固有なサブ実行コードが登録されるサブ実行コードテーブルを、
それぞれ設け、
前記ソフトウェアの実行時においては、前記サブ実行コードテーブルをメインメモリ内にコピーし、コア実行コードテーブルと組みにしてソフトウェアを実行するように構成されたシステム機能拡張装置。 - イベント発生時に、一意に対応する一組みのコア実行コードとサブ実行コードを、テーブル上から検索して起動するシーケンスを動作させることを特徴とする請求項2記載のシステム機能拡張装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106296A JP2004310646A (ja) | 2003-04-10 | 2003-04-10 | システム機能拡張方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106296A JP2004310646A (ja) | 2003-04-10 | 2003-04-10 | システム機能拡張方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004310646A true JP2004310646A (ja) | 2004-11-04 |
Family
ID=33468530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003106296A Pending JP2004310646A (ja) | 2003-04-10 | 2003-04-10 | システム機能拡張方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004310646A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179260A (ja) * | 2005-12-27 | 2007-07-12 | Hitachi Ltd | 資産管理装置及び資産管理方法 |
JP2009112700A (ja) * | 2007-11-09 | 2009-05-28 | Daito Giken:Kk | 遊技台 |
-
2003
- 2003-04-10 JP JP2003106296A patent/JP2004310646A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179260A (ja) * | 2005-12-27 | 2007-07-12 | Hitachi Ltd | 資産管理装置及び資産管理方法 |
JP2009112700A (ja) * | 2007-11-09 | 2009-05-28 | Daito Giken:Kk | 遊技台 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001249907A (ja) | 起動処理方式 | |
US7111299B2 (en) | Method and device to assist in the execution of tasks of parallel jobs | |
US20070220350A1 (en) | Memory dump method, memory dump program and computer system | |
JP2005135389A (ja) | プリンタコントローラの自動プリンタドライバ構成 | |
CN110737453A (zh) | 安全芯片的升级方法、装置及安全芯片 | |
US6523103B2 (en) | Disablement of a write filter stored on a write-protected partition | |
JP2002132741A (ja) | プロセッサ追加方法、計算機及び記録媒体 | |
WO2015128914A1 (ja) | ソフトウェア搭載機器及びソフトウェア更新方法 | |
KR930006382B1 (ko) | 데이타 처리 시스템 부팅 및 구성 방법과 그 수단을 가진 시스템 | |
JP2004310646A (ja) | システム機能拡張方法及び装置 | |
JP2017126293A (ja) | 情報処理装置及びリソース管理方法 | |
JP4063573B2 (ja) | デバイスドライバの組み込み・実行方式、組み込み・実行方法、及びプログラム | |
JP4303828B2 (ja) | プリント管理システムおよび方法 | |
KR100617755B1 (ko) | Nand 플래시 메모리를 구비한 이동 통신 단말의 부팅방법 및 장치 | |
JP2004334679A (ja) | 情報処理装置、情報処理装置のプログラム実行方式、情報処理装置のプログラム実行方式を記録した記憶媒体 | |
JP2009177375A (ja) | 画像処理装置および画像処理装置への機能追加方法 | |
CN107220101B (zh) | 一种容器创建方法和装置 | |
JP3308920B2 (ja) | 情報処理装置 | |
JP2004013522A (ja) | 論理区画式計算機システム | |
JP2003099313A (ja) | メモリ書換え方法およびその方法をコンピュータに実行させるためのプログラム | |
JP2003259000A (ja) | Ip−pbxにおけるip電話機サービス機能のバージョンアップ方式および方法 | |
KR20120030573A (ko) | 부팅 프로세스 중에 파일들을 로딩하기 위한 방법, 장치 및 컴퓨터 판독가능 저장 매체 | |
JP2005084900A (ja) | プログラム管理方式 | |
JP2002094718A (ja) | 情報処理装置および情報処理装置のデータ処理方法および記憶媒体 | |
CN114385255A (zh) | Pos机的控制方法、系统、装置以及计算可读介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080710 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080806 |