JP2004304883A - Motor driving circuit and motor driving method - Google Patents

Motor driving circuit and motor driving method Download PDF

Info

Publication number
JP2004304883A
JP2004304883A JP2003092501A JP2003092501A JP2004304883A JP 2004304883 A JP2004304883 A JP 2004304883A JP 2003092501 A JP2003092501 A JP 2003092501A JP 2003092501 A JP2003092501 A JP 2003092501A JP 2004304883 A JP2004304883 A JP 2004304883A
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
motor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003092501A
Other languages
Japanese (ja)
Other versions
JP4314858B2 (en
Inventor
Koji Shimada
浩司 島田
Tomomitsu Ohara
智光 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2003092501A priority Critical patent/JP4314858B2/en
Publication of JP2004304883A publication Critical patent/JP2004304883A/en
Application granted granted Critical
Publication of JP4314858B2 publication Critical patent/JP4314858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To offer a motor driving circuit and a motor driving method which can prevent the breakage of a transistor without enlarging the chip size, concerning a motor driving circuit, which has at least a pair of transistors for supplying motor coils with currents and for drawing in currents from the motor coils, and to provide a motor driving method. <P>SOLUTION: This motor drive circuit, which has at least a pair of transistors (QA1 and QA2) for supplying the motor coils (Lu, Lv, and Lw) with currents and for drawing in the currents from the motor coils (Lu, Lv, and Lw), has a matrix circuit (134) which turns on one transistor (QA2) and turns off the other transistor (QA1) out of the pair of transistors (QA1, and QA2) at short brake, and a protective circuit (141) which clamps the base potential of the transistor (QA1) on the side of being turned off at the time of short brake to off potential out of the pair of transistors. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明はモータ駆動回路及びモータ駆動方法に係り、特に、モータコイルに電流を供給するとともに、モータコイルから電流を引き込む少なくとも一対のトランジスタを有するモータ駆動回路及びモータ駆動方法に関する。
【0002】
【従来の技術】
図12は従来のモータ駆動回路のブロック構成図を示す。
【0003】
モータ駆動回路1は、三相ブラシレスモータMを駆動するための回路であり、主に、U相駆動回路10a、V相駆動回路10b、W相駆動回路10c、アンプ11a、11b、11c、マトリクス回路12を含む構成とされている。なお、モータ駆動回路1は、通常、ICチップ化されている。
【0004】
モータMには、モータMのロータの回転を検出するための検出素子13a、13b、13cが設けられている。検出素子13a、13b、13cは、モータMの回転中心を中心として略120°間隔に配置されており、モータMのロータマグネット111が発生する磁界に応じた検出信号を出力する。検出素子13a、13b、13cの出力検出信号は、モータ駆動回路1に供給される。
【0005】
検出素子13aからの検出信号はモータ駆動回路1内でアンプ11aを通して、マトリクス回路12に供給され、検出素子13bからの検出信号はモータ駆動回路1内でアンプ11bを通してマトリクス回路12に供給され、検出素子13cからの検出信号はモータ駆動回路1内でアンプ11cを通してマトリクス回路12に供給される。マトリクス回路12は、検出素子13a、13b、13cからの検出信号に基づいてU相、V相、W相の三相制御信号を生成する。
【0006】
マトリクス回路12で生成された制御信号のうちU相制御信号はU相駆動回路10aに供給され、V相制御信号はV相駆動回路10bに供給され、W相制御信号はW相駆動回路10cに供給される。
【0007】
U相駆動回路10aは、マトリクス回路12からのU相制御信号からU相駆動信号を生成し、モータMを構成するU相コイルLuに供給する。V相駆動回路10bは、マトリクス回路12からのV相制御信号からV相駆動信号を生成し、モータMを構成するV相コイルLvに供給する。W相駆動回路10cは、マトリクス回路12からのW相制御信号からW相駆動信号を生成し、モータMを構成するW相コイルLwに供給する。
【0008】
図13はU相駆動回路10aの回路構成図、図14はそのICチップ上での断面図を示す。
【0009】
U相駆動回路10aは、トランジスタQA1〜QA4、寄生ダイオードDA1、寄生トランジスタQAS11、QAS12、QAS13、QAS2、QAS3、抵抗RA2を含む構成とされている。
【0010】
なお、V相駆動回路10b、W相駆動回路10cは、U相駆動回路10aと同様な構成とされているので、その説明は省略する。
【0011】
U相駆動回路10aのトランジスタQA3は、PNPトランジスタから構成されている。トランジスタQA3は、図14に示すようにP型半導体基板21上に形成されており、N型埋め込み層22、N型エピタキシャル層23、P型拡散層24、25、N+型拡散層26を含む構成とされ、エピタキシャル層23がベースとされ、P型拡散層24がエミッタ、P型拡散層25がコレクタとされている。
【0012】
トランジスタQA3のエミッタには電源電圧Vccが印加され、コレクタはトランジスタQA1のベースに接続され、ベースにはマトリクス回路12から第1のスイッチング信号が供給される。トランジスタQA3は、U相制御信号を構成する第1のスイッチング信号がハイレベルのときにオフし、第1のスイッチング信号がローレベルのときにオンする。
【0013】
トランジスタQA1は、NPNトランジスタで構成されている。トランジスタQA1は、図14に示すようにP型半導体基板21に形成されており、埋め込み層27、N型エピタキシャル層28、P型拡散層29、N型拡散層30、N型拡散層31、32、N型拡散層33を含む構成とされている。N型エピタキシャル層28、及び、N型拡散層31、32、並びに、N型拡散層33によりコレクタが形成され、P型拡散層29によりベースが形成され、N型拡散層30によりエミッタが形成されている。
【0014】
トランジスタQA1のコレクタには、電源電圧Vccを電流検出用抵抗Rを通して電圧が印加され、エミッタは出力端子Toutに接続され、ベースはトランジスタQA3のコレクタに接続されている。また、トランジスタQA1のベース−エミッタ間には、バイアス抵抗RA2が接続されている。
【0015】
トランジスタQA2は、NPNトランジスタから構成されている。トランジスタQA2は、半導体基板21に形成された埋め込み層34、N型エピタキシャル層35、P型拡散層36、N型拡散層37、N型拡散層38、39、コンタクト用N型拡散層40を含む構成とされている。N型エピタキシャル層35、及び、N型拡散層38、39、並びに、N型拡散層40がコレクタとされ、P型拡散層36がベースとされ、N型拡散層37がエミッタとされている。
【0016】
トランジスタQA2のコレクタは出力端子Toutに接続され、エミッタは接地され、ベースにはマトリクス回路12からU相制御信号を構成する第2のスイッチング信号が供給される。トランジスタQA2は、第2のスイッチング信号がハイレベルのときオンし、ローレベルのときオフする。
【0017】
さらに、トランジスタQA4は、NPNトランジスタから構成されており、半導体基板21に形成されたN型埋め込み層41、N型エピタキシャル層42、P型拡散層43、N型拡散層44、45を含む構成とされている。埋め込み層41、エピタキシャル層42、拡散層45はトランジスタQA4のコレクタとされ、拡散層43はトランジスタQA4のベースとされ、拡散層44はトランジスタQA4のエミッタとされる。トランジスタQA4は、ベース及びコレクタがトランジスタQA1のエミッタと出力端子Toutとの接続点に接続され、エミッタがトランジスタQA3のコレクタに接続されており、保護素子として作用する。
【0018】
なお、図14に示すような構造によって、埋め込み層22、及び、エピタキシャル層23、並びに、拡散層26をベースとし、拡散層24をエミッタとし、半導体基板21をコレクタとした寄生のトランジスタQAS2が形成されるとともに、埋め込み層27、及び、拡散層31、32、並びに、拡散層33をコレクタとし、埋め込み層32、及び、拡散層36、37、並びに、拡散層38をエミッタとし、半導体基板21をベースとして寄生のトランジスタQAS12が形成される。さらに、N型埋め込み層51、N型エピタキシャル層52、N型拡散層53をコレクタとし、埋め込み層32、及び、拡散層36、37、並びに、拡散層38をエミッタとし、半導体基板21をベースとして寄生トランジスタQAS13が形成される。
【0019】
次に、U相駆動回路10aの動作を説明する。
【0020】
モータ駆動回路1では、第1のスイッチング信号、及び、第2のスイッチング信号を共にローレベルにすると、トランジスタQA1がオンし、トランジスタQA2がオフする。これによって、出力端子ToutからコイルLuに電流が出力され、コイルLuに電流を供給することができる。また、第1のスイッチング信号、及び、第2のスイッチング信号を共にハイレベルにすると、トランジスタQA1がオフし、トランジスタQA2がオンする。これによって、コイルLuから出力端子Tout側に電流を引き込むことができる。さらに、第1のスイッチング信号をハイレベル、第2のスイッチング信号をローレベルにすることによりトランジスタQA1、QA2を共にオフし、コイルLuへの電流供給を停止できる。
【0021】
図15は通常動作時の駆動電流の動作波形図を示す。
【0022】
U相駆動回路10a、V相駆動回路10b、W相駆動回路10cの第1及び第2のスイッチング信号を図15に示すようにU相、V相、W相で互いに120°移動が異なるタイミングでコイルLu、Lv、Lwに駆動電流が流れるように制御することにより、ロータを回転させることができる。
【0023】
このようなモータMでは、コイルLu、Lv、Lwを接地にショートさせて、ロータの回転を停止させる、ショートブレーキ動作が行われる。ショートブレーキ動作時には、U相駆動回路10aはトランジスタQA1をオフし、トランジスタQA2をオンするとともに、V相駆動回路10b、W相駆動回路10cの対応するトランジスタをU相駆動回路10aと同様にスイッチングする。これによって、コイルLu、Lv、Lwが同時に接地にショートされ、ショートブレーキ状態となる。
【0024】
図16はU相駆動回路10aの要部の動作説明図を示す。
【0025】
通常動作時において、トランジスタQA1をオンし、トランジスタQA2をオフすることにより、U相コイルLuに図16(A)に示すような電流I1が供給される。また、トランジスタQA1をオフし、トランジスタQA2をオンすることにより、U相コイルLuから図16(A)に示すような電流I2が引き込まれる。
【0026】
また、モータMが回転した状態から停止させるときには、コイルLu、Lv、Lwをすべて接地にショートさせて、制動力を得る、いわゆる、ショートブレーキがかけられる。
【0027】
このとき、コイルLu、Lv、Lwを接地にショートさせるため、図16(B)に示すようにトランジスタQA1をオフし、トランジスタQA2をオンさせ、コイルLu、Lv、Lwをショートさせていた。
【0028】
なお、上記モータ駆動回路に相当する先行技術文献は発見できなかった。
【0029】
【発明が解決しようとする課題】
しかるに、モータ駆動回路では、ショートブレーキ動作時に、コイルLu、Lv、Lwに発生する逆起電力によりU相駆動回路10a、V相駆動回路10b、W相駆動回路10cで出力端子Toutの電位が下がる。例えば、U相駆動回路10aにおいて出力端子Toutの電位が下がると、寄生トランジスタQAS11のエミッタ電位が下がることになり、トランジスタQAS11がオンする。トランジスタQAS11がオンすると、寄生トランジスタQAS2がオンする。
【0030】
寄生トランジスタQAS2がオンすると、寄生トランジスタQAS11のコレクタ電流がさらに増加する。いわゆる、寄生電流が増加することになる。寄生トランジスタQAS11のコレクタ電流が増加すると、トランジスタQA3のコレクタ電流、すなわち、トランジスタQA1のベース電流が増加する。
【0031】
トランジスタQA1のコレクタ電流Icは、トランジスタQA1の電流増幅率をβとし、トランジスタQA1のベース電流をIbとすると、
Ic=β×Ib
で表される。
【0032】
このため、寄生電流が増加し、トランジスタQA1のベース電流Ibが増加すると、トランジスタQA1のコレクタ電流がベース電流Ibをβ倍して出力されることになる。これによって、電源からトランジスタQA1、QA2を通して貫通電流が流れることになる。貫通電流が流れることで、トランジスタQA1、QA2でジャンクションの温度が上昇し、素子破壊が起こる恐れがある。
【0033】
このとき、トランジスタQA1、QA2の破壊を防止するためには、トランジスタQA1、QA2の素子サイズを大きくする必要がある。しかしながら、トランジスタQA1、QA2の素子サイズを大きくすると、モータ駆動用ICのチップサイズが大きくなるなどの問題点があった。
【0034】
本発明は上記の点に鑑みてなされたもので、チップサイズを大きくすることなく、トランジスタの破壊を防止できるモータ駆動回路及びモータ駆動方法を提供することを目的とする。
【0035】
【課題を解決するための手段】
本発明は、モータコイル(Lu、Lv、Lw)に電流を供給するとともに、該モータコイル(Lu、Lv、Lw)から電流を引き込む少なくとも一対のトランジスタ(QA1、QA2)を有するモータ駆動回路において、ショートブレーキ時に前記一対のトランジスタ(QA1、QA2)のうち一方のトランジスタ(QA2)をオンさせ、他方のトランジスタ(QA1)をオフさせるショートブレーキ制御回路(34)と、前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタ(QA1)のベース電位をオフ電位にする保護回路(141)とを有することを特徴とする。
【0036】
本発明によれば、保護回路(141)によりショートブレーキ時にトランジスタ(QA1)のベース電位をオフ電位にクランプすることにより、トランジスタ(QA1)を確実にオフさせることができるため、寄生電流により出力トランジスタ(QA1、QA2)が共にオンし、貫通電流が流れるのを防止できる。よって、出力トランジスタ(QA1、QA2)の素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる。
【0037】
なお、参照符号はあくまでも参考であり、この参照符号によって特許請求の範囲が限定されるものではない。
【0038】
【発明の実施の形態】
図1は本発明のモータ駆動システムの一実施例のブロック構成図を示す。
【0039】
本実施例のモータ駆動システム100は、三相ブラシレスモータM、ホール素子101−1〜101−3、モータ駆動回路102を含む構成とされている。
【0040】
図2は三相ブラシレスモータMの構成図を示す。
【0041】
図2に示す三相ブラシレスモータMは、アウタロータ型のモータであり、多極性に着磁されたロータマグネット111、ステ−タヨーク112に巻回されたU相コイルLu、V相コイルLv、W相コイルLwを含む。ロータマグネット111は、ステ−タヨーク112の周囲に回転自在に配設される。
【0042】
ホール素子101−1〜101−3には、抵抗R1を介して制御電流が供給されており、印加磁界に応じた出力電圧をその出力端子に発生する。ホール素子101−1〜101−3は、例えば、モータMの回転中心を中心として略120°間隔に配置されており、ロータマグネット111が発生する磁界に応じた電圧を出力する。ホール素子101−1〜101−3の出力電圧は、モータ駆動回路102に供給される。
【0043】
モータ駆動回路102は、モータ駆動用IC(integrated circuit)103、電圧源104、105、抵抗R2、コンデンサC1を含む構成とされている。
【0044】
ホール素子101−1の出力端子は、モータ駆動用IC103の端子T1、T2に接続されている。また、ホール素子101−2の出力端子は、モータ駆動IC103の端子T3、T4に接続されている。さらに、ホール素子101−3の出力端子は、モータ駆動用IC103の端子T5、T6に接続されている。
【0045】
モータ駆動用IC103の端子T7には、電圧源104から電源電圧Vccが印加される。モータ駆動用IC103の端子T8には、電圧源104からの駆動電圧Vccを抵抗R2で降圧させた電圧が印加されている。モータ駆動用IC103の端子T9には、U相コイルLuの一端が接続される。モータ駆動用IC103の端子T10には、V相コイルLvの一端が接続される。モータ駆動用IC103の端子T11には、W相コイルLwの一端が接続される。また、コイルLu、Lv、Lwの他端は互いに接続されている。コイルLu、Lv、Lwは、いわゆる、スター結線された構成とされている。
【0046】
また、モータ駆動用IC103の端子T12、T13には、外部回路から回転制御用信号が供給される。さらに、モータ駆動用IC103の端子T16は、接地されている。
【0047】
モータ駆動用IC103は、ホール素子101−1〜101−3の出力電圧に基づいてコイルLu、Lv、Lwに回転磁界が発生するように駆動電流を供給する。このとき、端子T12、T13に供給される回転制御用信号に基づいて駆動電流を制御する。
【0048】
次にモータ駆動用IC103について詳細に説明する。
【0049】
図3はモータ駆動用IC103のブロック構成図を示す。
【0050】
モータ駆動用IC103は、ホールアンプ131〜133、マトリクス回路134、出力部135、回転制御回路136を含む構成とされている。
【0051】
ホールアンプ131は、非反転入力端子が端子T1に、反転入力端子が端子T2に接続されており、ホール素子101−1の出力電圧を矩形波に波形整形してマトリクス回路134に供給する。ホールアンプ132は、非反転入力端子が端子T3に、反転入力端子が端子T4に接続されており、ホール素子101−2の出力電圧を矩形波に波形整形してマトリクス回路134に供給する。ホールアンプ133は、非反転入力端子が端子T5に、反転入力端子が端子T6に接続されており、ホール素子101−3の出力電圧を矩形波に波形整形してマトリクス回路134に供給する。
【0052】
マトリクス回路134は、ホールアンプ131〜133からの矩形波に基づいてU相、V相、W相の三相制御信号を生成する。マトリクス回路134で生成された三相制御信号は、出力部135に供給される。なお、マトリクス回路134には、特許請求の範囲のショートブレーキ制御回路を含む構成とされおり、ショートブレーキ動作時には一対のトランジスタQA1、QA2のうち、一方のトランジスタQA2をオンさせ、他方のトランジスタQA1をオフさせるように制御を行なっている。
【0053】
出力部135は、U相駆動回路135a、V相駆動回路135b、W相駆動回路135cを含む構成とされている。U相駆動回路135aは、マトリクス回路134からのU相制御信号に基づいて出力端子T9に供給するU相駆動電流を制御する。V相駆動回路135bは、マトリクス回路134からのV相制御信号に基づいて出力端子T10に供給するV相駆動電流を制御する。W相駆動回路135cは、マトリクス回路134からのW相制御信号に基づいて出力端子T11に供給するW相駆動電流を制御する。
【0054】
回転制御回路136には、端子T12、T13から回転制御信号が供給される。回転制御回路136は、端子T12、T13からの回転制御信号に基づいてマトリクス回路134を制御する。マトリクス回路134から出力部135に供給する信号を制御する。
【0055】
次に出力部135を構成するU相駆動回路135a、及び、V相駆動回路135b、並びに、W相駆動回路135cについて説明する。なお、U相駆動回路135a、及び、V相駆動回路135b、並びに、W相駆動回路135cは、同じ構成であるので、駆動回路の構成を、U相駆動回路135aを例に詳細に説明する。
【0056】
図4はU相駆動回路135aの回路構成図を示す。同図中、図9と同一構成部分には同一符号を付し、その説明は省略する。
【0057】
U相駆動回路135aは、ショートブレーキ時にトランジスタQ1Aのベース電位をオフ電位にする保護回路141を含む構成とされている。
【0058】
図5は保護回路141の回路構成図を示す。
【0059】
U相駆動回路135aの保護回路141は、電流源201、トランジスタQ11、Q21〜Q23、Q31〜Q33、Q41〜Q43、抵抗R11〜R13を含む構成とされている。
【0060】
トランジスタQ11は、NPNトランジスタから構成され、ベースにはショートブレーキ制御信号が供給されており、ショートブレーキ制御信号がハイレベルのときにオンし、ローレベルのときにオフする。トランジスタQ11はオンのときにはコレクタに接続された電流源201からの電流をエミッタから出力し、オフのときにはエミッタからの電流出力を停止する。
【0061】
トランジスタQ11のエミッタ電流I11eは、NPNトランジスタQ21〜Q23、抵抗R11から構成されるカレントミラー回路に供給される。トランジスタQ21〜Q23及び抵抗R11から構成されるカレントミラー回路は、トランジスタQ11のエミッタ電流I11eに応じた電流I23cをトランジスタQ23のコレクタから引き込む。
【0062】
トランジスタQ23は、PNPトランジスタQ31〜Q33、抵抗R12から構成されるカレントミラー回路からコレクタ電流I23cを引き込む。トランジスタQ31〜Q33及び抵抗R12から構成されるカレントミラー回路は、トランジスタQ23のコレクタ電流I23cに応じた電流I33cをトランジスタQ33のコレクタから出力する。
【0063】
トランジスタQ33のコレクタ電流I33cは、NPNトランジスタQ41〜Q43及び抵抗R13から構成されるカレントミラー回路に供給される。トランジスタQ41〜Q43及び抵抗R13から構成されるカレントミラー回路は、トランジスタQ33のコレクタ電流I33cに応じた電流I43cをトランジスタQ43のコレクタから引き込む。
【0064】
トランジスタQ43のコレクタ電流I43cは、トランジスタQA1のベースに接続されており、ショートブレーキ時にトランジスタQA1のベースから電流を引き込む。
【0065】
次に、U相駆動回路135aのショートブレーキ時の動作について説明する。
【0066】
図6はU相駆動回路135aの動作波形図を示す。図6(A)はショートブレーキ制御信号、図6(B)は出力端子T9の電圧波形、図6(C)は電源電流波形を示す。また、図6で実線は保護回路141がある場合、一点鎖線は保護回路141がない場合の波形を示している。
【0067】
時刻t0でショートブレーキ動作が指示され、第1及び第2のスイッチング信号によりトランジスタQA1がオフされ、トランジスタQA2がオンされるとともに、図6(A)に示すようにショートブレーキ制御信号がハイレベルになると、モータコイルLuに発生する逆起電力により図6(B)に実線で示すように出力端子T9の電圧がGND電位より低下する。このとき、出力端子T9の電圧は、時刻t2でモータロータの回転が停止するまで徐々にGND電位まで上昇する。
【0068】
このとき、本実施例では、図6(A)に実線で示すショートブレーキ制御信号により保護回路141が駆動され、トランジスタQA1のベース電位がオフ電位にクランプされるため、トランジスタQA1は確実にオフしているので、トランジスタQA1、QA2がともにオンして、トランジスタQA1、QA2に貫通電流が流れることがないので、図6(C)に実線で示すように電源電流は、急激に低下し、時刻t2ではモータ駆動用IC103の消費電流程度となる。
【0069】
一方、保護回路141がない場合には、モータコイルLuの逆起電力によりトランジスタQA3がオンし、これによってトランジスタQA1がオンし、トランジスタQA1、QA2に貫通電流が流れることによって、時刻t1でトランジスタQA1、QA2が破壊する。これによって、図6(B)に一点鎖線で示すように出力端子T9の電圧が略電源電圧程度まで上昇するとともに、図6(C)に一点鎖線で示すように電源電流が最大になってしまう。
【0070】
図7はU相駆動回路135aのモータ回転数に対する電源電流の特性図を示す。
【0071】
本実施例によれば、ショートブレーキ時に保護回路141によりトランジスタQA3のベース電位をオフ電位にクランプすることにより、ショートブレーキ時に出力トランジスタQA1を確実にオフすることができる。このため、図7に一点鎖線で示すようにモータロータの回転数の増加によってモータコイルの逆起電力が増加しても、モータコイルの逆起電力の影響により出力トランジスタQA1がオンし、図7に実線で示すように電源電流が増加することがない。よって、出力トランジスタQA1、QA2に貫通電流が流れて、出力トランジスタQA1、QA2が破壊することを防止できる。
【0072】
このため、出力トランジスタQA1、QA2の耐圧を小さく設定することができる。よって、トランジスタQA1、QA2の素子サイズを大きくすることができ、モータ駆動用ICのチップサイズを大きくすることなく、ショートブレーキ時の出力端子電圧低下によるトランジスタQA1、QA2の破壊を防止できる。
【0073】
なお、本実施例では、トランジスタQ23のコレクタからの引き込み電流I23cをトランジスタQ31〜Q33及び抵抗R12からなるカレントミラー回路及びトランジスタQ41〜Q43及び抵抗R13からなるカレントミラー回路によりトランジスタQA1のベース電位を強制的にオフ電位にする構成としたが、回路構成を簡略化することも可能である。
【0074】
図8は保護回路141の変形例の回路構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。
【0075】
本変形例の保護回路141は、トランジスタQ23から引き込まれるコレクタ電流I23cによりトランジスタQA1のベース電位を直接的にオフ電位とする構成とされている。本変形例によれば、トランジスタQ31〜Q33、Q41〜Q43、抵抗R12、R13を省略できる。だたし、電流増幅率を大きくする必要がある場合には、例えば、トランジスタQ21〜Q23のエミッタ面積などを大きく設定する必要がある。
【0076】
図9はU相駆動回路135aの変形例のブロック構成図を示す。同図中、図4と同一構成部分には同一符号を付し、その説明は省略する。
【0077】
本変形例のU相駆動回路135aは、保護回路141に加えて、ショートブレーキ時にトランジスタQA3のベース電位をオフ電位にクランプする第2の保護回路151を含む構成としてなる。
【0078】
図10は第2の保護回路151の回路構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。
【0079】
第2の保護回路151は、クランプ回路152を有する。クランプ回路152は、NPNトランジスタQ51及び抵抗R14から構成され、トランジスタQ43のコレクタ電流I43cにより定電圧を生成する定電圧回路を構成している。クランプ回路152は、トランジスタQ43のコレクタ電流I43cにより駆動されて、ショートブレーキ時にトランジスタQA3のベース電位をオフ電位にクランプする。
【0080】
本実施例によれば、ショートブレーキ時に保護回路141によりトランジスタQA1のベース電位をオフ電位とし、第2の保護回路151によりトランジスタQA3をオフ電位とすることができるため、2重の保護が行なえ、トランジスタQA1を確実にオフすることができる。
【0081】
図11は第2の保護回路151の変形例の回路構成図を示す。同図中、図8と同一構成部分には同一符号を付し、その説明は省略する。
【0082】
本変形例は、クランプ回路152をトランジスタQ23のコレクタ電流I23cにより直接的に駆動する構成とされている。
【0083】
本変形例によれば、トランジスタQ31〜Q33、Q41〜Q43、抵抗R12、R13を省略できるため、回路構成を簡略化できる。
【0084】
また、上記実施例では、3相ブラシレスモータの駆動回路を例にとって説明を行なったが、これに限定されるものではなく、直流モータなどの駆動回路として適用できることは言うまでもない。
【0085】
さらに、本実施例では、ショートブレーキ動作時に出力トランジスタQA1のベース電位をオフ電位としたが、トランジスタQA3のベース電位を同時にオフ電位にクランプするようにしてもよい。
【0086】
【発明の効果】
上述の如く、本発明によれば、保護回路によりショートブレーキ時にトランジスタのベース電位をオフ電位にクランプすることにより、トランジスタを確実にオフさせることができるため、寄生電流により出力トランジスタが共にオンし、貫通電流が流れるのを防止でき、よって、出力トランジスタの素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる等の特長を有する。
【図面の簡単な説明】
【図1】本発明のモータ駆動システムの一実施例のブロック構成図である。
【図2】モータMの構成図である。
【図3】モータ駆動用IC103のブロック構成図である。
【図4】U相駆動回路135aのブロック構成図である。
【図5】保護回路141の回路構成図である。
【図6】U相駆動回路135aの動作波形図である。
【図7】U相駆動回路135aのモータ回転数に対する貫通電流の特性図である。
【図8】保護回路141の変形例の回路構成図である。
【図9】U相駆動回路135aの変形例のブロック構成図である。
【図10】第2の保護回路151の回路構成図を示す。
【図11】第2の保護回路151の変形例の回路構成図を示す。
【図12】従来のモータ駆動回路のブロック構成図である。
【図13】U相駆動回路10aの回路構成図である。
【図14】U相駆動回路10aのICチップ上での断面構成図である。
【図15】通常動作時の駆動電流の動作波形図である。
【図16】U相駆動回路10aの要部の動作説明図である。
【符号の説明】
100 モータ駆動システム
M モータ、101−1〜101−3 ホール素子、102 モータ駆動回路
103 モータ駆動用IC、104、105 電圧源
Lu U相コイル、Lv V相コイル、Lw W相コイル
134 マトリクス回路
141 保護回路、151 第2の保護回路、152 クランプ回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a motor drive circuit and a motor drive method, and more particularly, to a motor drive circuit and a motor drive method having at least a pair of transistors for supplying current to a motor coil and drawing current from the motor coil.
[0002]
[Prior art]
FIG. 12 shows a block diagram of a conventional motor drive circuit.
[0003]
The motor drive circuit 1 is a circuit for driving the three-phase brushless motor M, and mainly includes a U-phase drive circuit 10a, a V-phase drive circuit 10b, a W-phase drive circuit 10c, amplifiers 11a, 11b, 11c, and a matrix circuit. 12 are included. Note that the motor drive circuit 1 is usually formed as an IC chip.
[0004]
The motor M is provided with detection elements 13a, 13b, and 13c for detecting rotation of the rotor of the motor M. The detection elements 13a, 13b, and 13c are arranged at intervals of about 120 degrees about the rotation center of the motor M, and output detection signals according to the magnetic field generated by the rotor magnet 111 of the motor M. The output detection signals of the detection elements 13a, 13b, 13c are supplied to the motor drive circuit 1.
[0005]
The detection signal from the detection element 13a is supplied to the matrix circuit 12 through the amplifier 11a in the motor drive circuit 1, and the detection signal from the detection element 13b is supplied to the matrix circuit 12 through the amplifier 11b in the motor drive circuit 1. The detection signal from the element 13c is supplied to the matrix circuit 12 through the amplifier 11c in the motor drive circuit 1. The matrix circuit 12 generates U-phase, V-phase, and W-phase three-phase control signals based on the detection signals from the detection elements 13a, 13b, and 13c.
[0006]
Among the control signals generated by the matrix circuit 12, the U-phase control signal is supplied to the U-phase drive circuit 10a, the V-phase control signal is supplied to the V-phase drive circuit 10b, and the W-phase control signal is supplied to the W-phase drive circuit 10c. Supplied.
[0007]
The U-phase drive circuit 10a generates a U-phase drive signal from the U-phase control signal from the matrix circuit 12, and supplies the U-phase drive signal to the U-phase coil Lu constituting the motor M. The V-phase drive circuit 10b generates a V-phase drive signal from the V-phase control signal from the matrix circuit 12, and supplies the V-phase drive signal to the V-phase coil Lv constituting the motor M. The W-phase drive circuit 10c generates a W-phase drive signal from the W-phase control signal from the matrix circuit 12, and supplies the generated W-phase drive signal to the W-phase coil Lw constituting the motor M.
[0008]
FIG. 13 is a circuit configuration diagram of the U-phase drive circuit 10a, and FIG. 14 is a cross-sectional view on the IC chip.
[0009]
The U-phase drive circuit 10a is configured to include transistors QA1 to QA4, a parasitic diode DA1, parasitic transistors QAS11, QAS12, QAS13, QAS2, QAS3, and a resistor RA2.
[0010]
Note that the V-phase drive circuit 10b and the W-phase drive circuit 10c have the same configuration as the U-phase drive circuit 10a, and a description thereof will be omitted.
[0011]
The transistor QA3 of the U-phase drive circuit 10a is configured by a PNP transistor. The transistor QA3 is formed on a P-type semiconductor substrate 21 as shown in FIG. 14, and includes an N-type buried layer 22, an N-type epitaxial layer 23, P-type diffusion layers 24 and 25, and an N + type diffusion layer 26. The epitaxial layer 23 is used as a base, the P-type diffusion layer 24 is used as an emitter, and the P-type diffusion layer 25 is used as a collector.
[0012]
The power supply voltage Vcc is applied to the emitter of the transistor QA3, the collector is connected to the base of the transistor QA1, and a first switching signal is supplied from the matrix circuit 12 to the base. The transistor QA3 turns off when the first switching signal forming the U-phase control signal is at a high level, and turns on when the first switching signal is at a low level.
[0013]
The transistor QA1 is configured by an NPN transistor. The transistor QA1 is formed on a P-type semiconductor substrate 21 as shown in FIG. 14, and includes a buried layer 27, an N-type epitaxial layer 28, a P-type diffusion layer 29, an N-type diffusion layer 30, and N-type diffusion layers 31, 32. , N-type diffusion layer 33. The N-type epitaxial layer 28, the N-type diffusion layers 31, 32, and the N-type diffusion layer 33 form a collector, the P-type diffusion layer 29 forms a base, and the N-type diffusion layer 30 forms an emitter. ing.
[0014]
The power supply voltage Vcc is applied to the collector of the transistor QA1 through the current detection resistor R, the emitter is connected to the output terminal Tout, and the base is connected to the collector of the transistor QA3. Further, a bias resistor RA2 is connected between the base and the emitter of the transistor QA1.
[0015]
Transistor QA2 is formed of an NPN transistor. The transistor QA2 includes a buried layer 34, an N-type epitaxial layer 35, a P-type diffusion layer 36, an N-type diffusion layer 37, N-type diffusion layers 38 and 39, and a contact N-type diffusion layer 40 formed on the semiconductor substrate 21. It is configured. The N-type epitaxial layer 35, the N-type diffusion layers 38 and 39, and the N-type diffusion layer 40 are used as a collector, the P-type diffusion layer 36 is used as a base, and the N-type diffusion layer 37 is used as an emitter.
[0016]
The collector of the transistor QA2 is connected to the output terminal Tout, the emitter is grounded, and the base is supplied with the second switching signal constituting the U-phase control signal from the matrix circuit 12. The transistor QA2 turns on when the second switching signal is at a high level, and turns off when the second switching signal is at a low level.
[0017]
Further, the transistor QA4 includes an NPN transistor, and includes an N-type buried layer 41, an N-type epitaxial layer 42, a P-type diffusion layer 43, and N-type diffusion layers 44 and 45 formed on the semiconductor substrate 21. Have been. The buried layer 41, the epitaxial layer 42, and the diffusion layer 45 serve as a collector of the transistor QA4, the diffusion layer 43 serves as a base of the transistor QA4, and the diffusion layer 44 serves as an emitter of the transistor QA4. The transistor QA4 has a base and a collector connected to a connection point between the emitter of the transistor QA1 and the output terminal Tout, and an emitter connected to the collector of the transistor QA3, and functions as a protection element.
[0018]
A parasitic transistor QAS2 having the buried layer 22, the epitaxial layer 23, and the diffusion layer 26 as a base, the diffusion layer 24 as an emitter, and the semiconductor substrate 21 as a collector is formed by the structure as shown in FIG. At the same time, the buried layer 27, the diffusion layers 31, 32, and the diffusion layer 33 are used as collectors, the buried layer 32, the diffusion layers 36, 37, and the diffusion layer 38 are used as emitters. A parasitic transistor QAS12 is formed as a base. Further, the N-type buried layer 51, the N-type epitaxial layer 52, and the N-type diffusion layer 53 are used as collectors, the buried layer 32, the diffusion layers 36, 37, and the diffusion layer 38 are used as emitters, and the semiconductor substrate 21 is used as a base. A parasitic transistor QAS13 is formed.
[0019]
Next, the operation of the U-phase drive circuit 10a will be described.
[0020]
In the motor drive circuit 1, when the first switching signal and the second switching signal are both set to low level, the transistor QA1 turns on and the transistor QA2 turns off. As a result, a current is output from the output terminal Tout to the coil Lu, and the current can be supplied to the coil Lu. When both the first switching signal and the second switching signal are set to a high level, the transistor QA1 is turned off and the transistor QA2 is turned on. Thus, current can be drawn from the coil Lu to the output terminal Tout side. Further, by setting the first switching signal to a high level and the second switching signal to a low level, both the transistors QA1 and QA2 are turned off, and the current supply to the coil Lu can be stopped.
[0021]
FIG. 15 shows an operation waveform diagram of the drive current during normal operation.
[0022]
As shown in FIG. 15, the U-phase drive circuit 10a, the V-phase drive circuit 10b, and the W-phase drive circuit 10c change the first and second switching signals at timings at which the U-phase, V-phase, and W-phase move 120 ° different from each other. By controlling the drive current to flow through the coils Lu, Lv, Lw, the rotor can be rotated.
[0023]
In such a motor M, a short brake operation is performed in which the coils Lu, Lv, Lw are short-circuited to ground to stop the rotation of the rotor. During the short brake operation, the U-phase drive circuit 10a turns off the transistor QA1 and turns on the transistor QA2, and switches the corresponding transistors of the V-phase drive circuit 10b and the W-phase drive circuit 10c in the same manner as the U-phase drive circuit 10a. . As a result, the coils Lu, Lv, Lw are simultaneously short-circuited to the ground, and a short brake state is set.
[0024]
FIG. 16 is an operation explanatory diagram of a main part of the U-phase drive circuit 10a.
[0025]
In the normal operation, the transistor QA1 is turned on and the transistor QA2 is turned off, so that the current I1 as shown in FIG. 16A is supplied to the U-phase coil Lu. By turning off the transistor QA1 and turning on the transistor QA2, a current I2 as shown in FIG. 16A is drawn from the U-phase coil Lu.
[0026]
When the motor M is stopped from a rotated state, all the coils Lu, Lv, Lw are short-circuited to the ground to obtain a braking force, that is, a so-called short brake is applied.
[0027]
At this time, in order to short-circuit the coils Lu, Lv, and Lw to the ground, the transistor QA1 is turned off, the transistor QA2 is turned on, and the coils Lu, Lv, and Lw are short-circuited as shown in FIG.
[0028]
It should be noted that a prior art document corresponding to the motor drive circuit could not be found.
[0029]
[Problems to be solved by the invention]
However, in the motor drive circuit, the potential of the output terminal Tout decreases in the U-phase drive circuit 10a, the V-phase drive circuit 10b, and the W-phase drive circuit 10c due to the back electromotive force generated in the coils Lu, Lv, Lw during the short brake operation. . For example, when the potential of the output terminal Tout decreases in the U-phase drive circuit 10a, the emitter potential of the parasitic transistor QAS11 decreases, and the transistor QAS11 turns on. When the transistor QAS11 turns on, the parasitic transistor QAS2 turns on.
[0030]
When the parasitic transistor QAS2 turns on, the collector current of the parasitic transistor QAS11 further increases. That is, the parasitic current increases. When the collector current of the parasitic transistor QAS11 increases, the collector current of the transistor QA3, that is, the base current of the transistor QA1 increases.
[0031]
Assuming that the current amplification factor of the transistor QA1 is β and the base current of the transistor QA1 is Ib, the collector current Ic of the transistor QA1 is
Ic = β × Ib
Is represented by
[0032]
Therefore, when the parasitic current increases and the base current Ib of the transistor QA1 increases, the collector current of the transistor QA1 is output by multiplying the base current Ib by β. As a result, a through current flows from the power supply through the transistors QA1 and QA2. When the through current flows, the temperature of the junction rises in the transistors QA1 and QA2, and there is a possibility that the element is destroyed.
[0033]
At this time, in order to prevent the destruction of the transistors QA1 and QA2, it is necessary to increase the element size of the transistors QA1 and QA2. However, when the element size of the transistors QA1 and QA2 is increased, there is a problem that the chip size of the motor driving IC increases.
[0034]
The present invention has been made in view of the above points, and an object of the present invention is to provide a motor driving circuit and a motor driving method capable of preventing a transistor from being destroyed without increasing a chip size.
[0035]
[Means for Solving the Problems]
The present invention provides a motor drive circuit having at least a pair of transistors (QA1, QA2) that supplies current to a motor coil (Lu, Lv, Lw) and draws current from the motor coil (Lu, Lv, Lw). A short brake control circuit (34) for turning on one transistor (QA2) of the pair of transistors (QA1 and QA2) and turning off the other transistor (QA1) during short brake; A protection circuit (141) for turning off the base potential of the transistor (QA1) which is sometimes turned off.
[0036]
According to the present invention, the transistor (QA1) can be reliably turned off by clamping the base potential of the transistor (QA1) to the off-potential during short-circuit braking by the protection circuit (141). (QA1, QA2) are both turned on, and the flow of through current can be prevented. Therefore, it is possible to cope with a decrease in the output terminal voltage such as during a short brake without increasing the element size of the output transistors (QA1, QA2).
[0037]
It should be noted that reference numerals are for reference only, and do not limit the scope of the claims.
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a block diagram showing an embodiment of a motor drive system according to the present invention.
[0039]
The motor drive system 100 of the present embodiment includes a three-phase brushless motor M, hall elements 101-1 to 101-3, and a motor drive circuit 102.
[0040]
FIG. 2 shows a configuration diagram of the three-phase brushless motor M.
[0041]
The three-phase brushless motor M shown in FIG. 2 is an outer rotor type motor, and includes a rotor magnet 111 magnetized to have multiple polarities, a U-phase coil Lu wound around a stator yoke 112, a V-phase coil Lv, and a W-phase coil. Includes coil Lw. The rotor magnet 111 is rotatably disposed around the stator yoke 112.
[0042]
A control current is supplied to the Hall elements 101-1 to 101-3 via a resistor R1, and an output voltage corresponding to an applied magnetic field is generated at the output terminal. The Hall elements 101-1 to 101-3 are arranged, for example, at approximately 120 ° intervals around the rotation center of the motor M, and output a voltage corresponding to the magnetic field generated by the rotor magnet 111. The output voltages of the Hall elements 101-1 to 101-3 are supplied to the motor drive circuit 102.
[0043]
The motor drive circuit 102 includes a motor drive IC (integrated circuit) 103, voltage sources 104 and 105, a resistor R2, and a capacitor C1.
[0044]
The output terminal of the Hall element 101-1 is connected to the terminals T1 and T2 of the motor driving IC 103. The output terminal of the Hall element 101-2 is connected to the terminals T3 and T4 of the motor drive IC 103. Further, the output terminal of the Hall element 101-3 is connected to the terminals T5 and T6 of the motor driving IC 103.
[0045]
A power supply voltage Vcc is applied from a voltage source 104 to a terminal T7 of the motor driving IC 103. To the terminal T8 of the motor driving IC 103, a voltage obtained by lowering the driving voltage Vcc from the voltage source 104 by the resistor R2 is applied. One end of the U-phase coil Lu is connected to the terminal T9 of the motor driving IC 103. One end of the V-phase coil Lv is connected to the terminal T10 of the motor driving IC 103. One end of the W-phase coil Lw is connected to the terminal T11 of the motor driving IC 103. The other ends of the coils Lu, Lv, Lw are connected to each other. The coils Lu, Lv, Lw have a so-called star-connected configuration.
[0046]
Further, a rotation control signal is supplied from an external circuit to the terminals T12 and T13 of the motor driving IC 103. Further, the terminal T16 of the motor driving IC 103 is grounded.
[0047]
The motor driving IC 103 supplies a driving current such that a rotating magnetic field is generated in the coils Lu, Lv, Lw based on the output voltages of the Hall elements 101-1 to 101-3. At this time, the drive current is controlled based on the rotation control signal supplied to the terminals T12 and T13.
[0048]
Next, the motor driving IC 103 will be described in detail.
[0049]
FIG. 3 is a block diagram of the motor driving IC 103.
[0050]
The motor driving IC 103 is configured to include hall amplifiers 131 to 133, a matrix circuit 134, an output unit 135, and a rotation control circuit 136.
[0051]
The Hall amplifier 131 has a non-inverting input terminal connected to the terminal T1 and an inverting input terminal connected to the terminal T2. The Hall amplifier 131 shapes the output voltage of the Hall element 101-1 into a rectangular wave, and supplies the output voltage to the matrix circuit 134. The Hall amplifier 132 has a non-inverting input terminal connected to the terminal T3, and an inverting input terminal connected to the terminal T4. The Hall amplifier 132 shapes the output voltage of the Hall element 101-2 into a rectangular wave and supplies it to the matrix circuit 134. The hall amplifier 133 has a non-inverting input terminal connected to the terminal T5 and an inverting input terminal connected to the terminal T6. The Hall amplifier 133 shapes the output voltage of the Hall element 101-3 into a rectangular waveform and supplies the output voltage to the matrix circuit 134.
[0052]
The matrix circuit 134 generates U-phase, V-phase, and W-phase three-phase control signals based on rectangular waves from the hall amplifiers 131 to 133. The three-phase control signal generated by the matrix circuit 134 is supplied to the output unit 135. The matrix circuit 134 includes a short brake control circuit described in the claims. During the short brake operation, one of the pair of transistors QA1 and QA2 is turned on, and the other transistor QA1 is turned on. Control is performed to turn off.
[0053]
The output unit 135 is configured to include a U-phase drive circuit 135a, a V-phase drive circuit 135b, and a W-phase drive circuit 135c. The U-phase drive circuit 135a controls the U-phase drive current supplied to the output terminal T9 based on the U-phase control signal from the matrix circuit 134. V-phase drive circuit 135b controls the V-phase drive current supplied to output terminal T10 based on the V-phase control signal from matrix circuit 134. The W-phase drive circuit 135c controls the W-phase drive current supplied to the output terminal T11 based on the W-phase control signal from the matrix circuit 134.
[0054]
The rotation control circuit 136 is supplied with a rotation control signal from terminals T12 and T13. The rotation control circuit 136 controls the matrix circuit 134 based on the rotation control signals from the terminals T12 and T13. The signal supplied from the matrix circuit 134 to the output unit 135 is controlled.
[0055]
Next, the U-phase drive circuit 135a, the V-phase drive circuit 135b, and the W-phase drive circuit 135c that constitute the output unit 135 will be described. Since the U-phase drive circuit 135a, the V-phase drive circuit 135b, and the W-phase drive circuit 135c have the same configuration, the configuration of the drive circuit will be described in detail using the U-phase drive circuit 135a as an example.
[0056]
FIG. 4 is a circuit configuration diagram of the U-phase drive circuit 135a. 9, the same components as those in FIG. 9 are denoted by the same reference numerals, and the description thereof will be omitted.
[0057]
The U-phase drive circuit 135a includes a protection circuit 141 that turns off the base potential of the transistor Q1A during a short brake.
[0058]
FIG. 5 is a circuit diagram of the protection circuit 141.
[0059]
The protection circuit 141 of the U-phase drive circuit 135a includes a current source 201, transistors Q11, Q21 to Q23, Q31 to Q33, Q41 to Q43, and resistors R11 to R13.
[0060]
The transistor Q11 is formed of an NPN transistor, and has a base supplied with a short brake control signal. The transistor Q11 turns on when the short brake control signal is at a high level and turns off when the short brake control signal is at a low level. When the transistor Q11 is on, the current from the current source 201 connected to the collector is output from the emitter, and when off, the current output from the emitter is stopped.
[0061]
The emitter current I11e of the transistor Q11 is supplied to a current mirror circuit including NPN transistors Q21 to Q23 and a resistor R11. The current mirror circuit including the transistors Q21 to Q23 and the resistor R11 draws a current I23c corresponding to the emitter current I11e of the transistor Q11 from the collector of the transistor Q23.
[0062]
The transistor Q23 draws the collector current I23c from a current mirror circuit including the PNP transistors Q31 to Q33 and the resistor R12. The current mirror circuit including the transistors Q31 to Q33 and the resistor R12 outputs a current I33c corresponding to the collector current I23c of the transistor Q23 from the collector of the transistor Q33.
[0063]
The collector current I33c of the transistor Q33 is supplied to a current mirror circuit including NPN transistors Q41 to Q43 and a resistor R13. The current mirror circuit including the transistors Q41 to Q43 and the resistor R13 draws a current I43c corresponding to the collector current I33c of the transistor Q33 from the collector of the transistor Q43.
[0064]
The collector current I43c of the transistor Q43 is connected to the base of the transistor QA1, and draws current from the base of the transistor QA1 during a short brake.
[0065]
Next, the operation of the U-phase drive circuit 135a during a short brake will be described.
[0066]
FIG. 6 shows an operation waveform diagram of the U-phase drive circuit 135a. 6A shows a short brake control signal, FIG. 6B shows a voltage waveform at the output terminal T9, and FIG. 6C shows a power supply current waveform. In FIG. 6, a solid line indicates a waveform when the protection circuit 141 is provided, and a dashed line indicates a waveform when the protection circuit 141 is not provided.
[0067]
At time t0, a short brake operation is instructed, the transistor QA1 is turned off and the transistor QA2 is turned on by the first and second switching signals, and the short brake control signal goes high as shown in FIG. Then, the voltage at the output terminal T9 drops below the GND potential due to the back electromotive force generated in the motor coil Lu as shown by the solid line in FIG. 6B. At this time, the voltage of the output terminal T9 gradually increases to the GND potential until the rotation of the motor rotor stops at time t2.
[0068]
At this time, in this embodiment, the protection circuit 141 is driven by the short brake control signal indicated by the solid line in FIG. 6A, and the base potential of the transistor QA1 is clamped to the off potential, so that the transistor QA1 is reliably turned off. Therefore, the transistors QA1 and QA2 are both turned on and no through current flows through the transistors QA1 and QA2, so that the power supply current sharply decreases as shown by the solid line in FIG. In this case, the current consumption is about the current of the motor driving IC 103.
[0069]
On the other hand, when the protection circuit 141 is not provided, the transistor QA3 is turned on by the back electromotive force of the motor coil Lu, whereby the transistor QA1 is turned on, and a through current flows through the transistors QA1 and QA2. , QA2 is destroyed. As a result, the voltage of the output terminal T9 rises to approximately the power supply voltage as shown by the dashed line in FIG. 6B, and the power supply current becomes maximum as shown by the dashed line in FIG. 6C. .
[0070]
FIG. 7 shows a characteristic diagram of the power supply current with respect to the motor rotation speed of the U-phase drive circuit 135a.
[0071]
According to the present embodiment, the base potential of the transistor QA3 is clamped to the off-potential by the protection circuit 141 during short-circuit braking, so that the output transistor QA1 can be reliably turned off during short-circuit braking. For this reason, even if the back electromotive force of the motor coil increases due to the increase in the rotation speed of the motor rotor as shown by the one-dot chain line in FIG. 7, the output transistor QA1 is turned on by the effect of the back electromotive force of the motor coil, and FIG. As shown by the solid line, the power supply current does not increase. Therefore, it is possible to prevent a breakthrough of the output transistors QA1 and QA2 due to a through current flowing through the output transistors QA1 and QA2.
[0072]
For this reason, the withstand voltage of the output transistors QA1 and QA2 can be set small. Therefore, it is possible to increase the element size of the transistors QA1 and QA2, and it is possible to prevent the transistors QA1 and QA2 from being destroyed due to a decrease in the output terminal voltage during a short brake without increasing the chip size of the motor driving IC.
[0073]
In this embodiment, the base potential of the transistor QA1 is forcibly reduced by the current mirror circuit including the transistors Q31 to Q33 and the resistor R12 and the current mirror circuit including the transistors Q41 to Q43 and the resistor R13. Although the off-potential is used, the circuit configuration can be simplified.
[0074]
FIG. 8 is a circuit configuration diagram of a modification of the protection circuit 141. 5, the same components as those of FIG. 5 are denoted by the same reference numerals, and the description thereof will be omitted.
[0075]
The protection circuit 141 of the present modification is configured such that the base potential of the transistor QA1 is directly turned off by the collector current I23c drawn from the transistor Q23. According to this modification, the transistors Q31 to Q33, Q41 to Q43, and the resistors R12 and R13 can be omitted. However, when it is necessary to increase the current amplification factor, for example, it is necessary to set the emitter areas of the transistors Q21 to Q23 to be large.
[0076]
FIG. 9 is a block diagram showing a modification of the U-phase drive circuit 135a. 4, the same components as those of FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted.
[0077]
The U-phase drive circuit 135a of the present modified example is configured to include, in addition to the protection circuit 141, a second protection circuit 151 that clamps the base potential of the transistor QA3 to the off potential at the time of short braking.
[0078]
FIG. 10 is a circuit configuration diagram of the second protection circuit 151. 5, the same components as those of FIG. 5 are denoted by the same reference numerals, and the description thereof will be omitted.
[0079]
The second protection circuit 151 has a clamp circuit 152. The clamp circuit 152 includes an NPN transistor Q51 and a resistor R14, and forms a constant voltage circuit that generates a constant voltage by the collector current I43c of the transistor Q43. The clamp circuit 152 is driven by the collector current I43c of the transistor Q43, and clamps the base potential of the transistor QA3 to the off potential at the time of short brake.
[0080]
According to the present embodiment, the base potential of the transistor QA1 can be set to the off-potential by the protection circuit 141 and the transistor QA3 can be set to the off-potential by the second protection circuit 151 at the time of short braking, so that double protection can be performed. Transistor QA1 can be reliably turned off.
[0081]
FIG. 11 is a circuit configuration diagram of a modified example of the second protection circuit 151. 8, the same components as those of FIG. 8 are denoted by the same reference numerals, and the description thereof will be omitted.
[0082]
In this modification, the clamp circuit 152 is directly driven by the collector current I23c of the transistor Q23.
[0083]
According to this modification, the transistors Q31 to Q33, Q41 to Q43, and the resistors R12 and R13 can be omitted, so that the circuit configuration can be simplified.
[0084]
Further, in the above-described embodiment, the description has been given by taking the drive circuit of the three-phase brushless motor as an example. However, it is needless to say that the present invention is not limited to this and can be applied as a drive circuit of a DC motor or the like.
[0085]
Further, in this embodiment, the base potential of the output transistor QA1 is set to the off potential during the short brake operation, but the base potential of the transistor QA3 may be simultaneously clamped to the off potential.
[0086]
【The invention's effect】
As described above, according to the present invention, the transistor can be reliably turned off by clamping the base potential of the transistor to the off potential at the time of short braking by the protection circuit, so that both the output transistors are turned on by the parasitic current, It is possible to prevent a through current from flowing, and thus to cope with a decrease in output terminal voltage such as during a short brake without increasing the element size of the output transistor.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a motor drive system according to the present invention.
FIG. 2 is a configuration diagram of a motor M.
FIG. 3 is a block diagram of a motor driving IC 103;
FIG. 4 is a block diagram of a U-phase drive circuit 135a.
FIG. 5 is a circuit configuration diagram of a protection circuit 141.
FIG. 6 is an operation waveform diagram of a U-phase drive circuit 135a.
FIG. 7 is a characteristic diagram of a through current with respect to a motor rotation speed of a U-phase drive circuit 135a.
FIG. 8 is a circuit configuration diagram of a modification of the protection circuit 141.
FIG. 9 is a block diagram of a modification of the U-phase drive circuit 135a.
FIG. 10 shows a circuit configuration diagram of a second protection circuit 151.
FIG. 11 is a circuit configuration diagram of a modified example of the second protection circuit 151.
FIG. 12 is a block diagram of a conventional motor drive circuit.
FIG. 13 is a circuit configuration diagram of a U-phase drive circuit 10a.
FIG. 14 is a cross-sectional configuration diagram on the IC chip of the U-phase drive circuit 10a.
FIG. 15 is an operation waveform diagram of a drive current in a normal operation.
FIG. 16 is an operation explanatory diagram of a main part of the U-phase drive circuit 10a.
[Explanation of symbols]
Reference Signs List 100 motor drive system M motor, 101-1 to 101-3 Hall element, 102 motor drive circuit 103 motor drive IC, 104, 105 voltage source Lu U-phase coil, Lv V-phase coil, Lw W-phase coil 134 Matrix circuit 141 Protection circuit, 151 Second protection circuit, 152 Clamp circuit

Claims (8)

モータコイルに電流を供給するとともに、該モータコイルから電流を引き込む少なくとも一対のトランジスタを有するモータ駆動回路において、
ショートブレーキ時に前記一対のトランジスタのうち、一方のトランジスタをオンさせ、他方のトランジスタをオフさせるショートブレーキ制御回路と、
前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタのベース電位をオフ電位にする保護回路とを有することを特徴とするモータ駆動回路。
A motor drive circuit having at least a pair of transistors for supplying current to the motor coil and drawing current from the motor coil,
A short brake control circuit that turns on one transistor and turns off the other transistor among the pair of transistors during short brake,
A protection circuit for setting a base potential of a transistor that is turned off at the time of short brake among the pair of transistors to an off potential.
前記保護回路は、電流を出力する電流源と、
前記ショートブレーキ時にオンされ、前記電流源からの電流を出力するスイッチング素子と、
前記スイッチング素子がオンしたときに、前記電流源からの電流に応じて駆動電流を生成する駆動電流生成回路と、
前記駆動電流生成回路で生成された駆動電流によって駆動され、前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタのベース電位をオフ電位にするオフ電位設定回路とを有することを特徴とする請求項1記載のモータ駆動回路。
The protection circuit includes a current source that outputs a current,
A switching element that is turned on during the short brake and outputs a current from the current source;
When the switching element is turned on, a drive current generation circuit that generates a drive current according to the current from the current source,
An off-potential setting circuit that is driven by the driving current generated by the driving current generation circuit and sets an off-potential to a base potential of a transistor that is turned off during short-circuit braking of the pair of transistors. The motor drive circuit according to claim 1.
前記オフ電位設定回路は、前記駆動電流生成回路で生成された駆動電流に基づいて前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタのベースに供給される電流を制御することにより、オフ電位とすることを特徴とする請求項2記載のモータ駆動回路。The off-potential setting circuit controls a current supplied to a base of a transistor that is turned off at the time of short brake among the pair of transistors based on the driving current generated by the driving current generation circuit, thereby turning off the transistor. 3. The motor driving circuit according to claim 2, wherein the motor driving circuit has a potential. 前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタをスイッチングする電流供給トランジスタを有し、
ショートブレーキ時に前記電流供給トランジスタのベース電位をオフ電位にクランプする他の保護回路を有することを特徴とする請求項1乃至4のいずれか一項記載のモータ駆動回路。
A current supply transistor that switches a transistor that is turned off during short braking among the pair of transistors,
5. The motor drive circuit according to claim 1, further comprising another protection circuit that clamps a base potential of the current supply transistor to an off potential during a short brake.
前記他の保護回路は、電流を出力する電流源と、
前記ショートブレーキ時にオンされ、前記電流源からの電流を出力するスイッチング素子と、
前記スイッチング素子がオンしたときに、前記電流源からの電流に応じて駆動電流を生成する駆動電流生成回路と、
前記駆動電流生成回路で生成された駆動電流によって駆動され、前記電流供給トランジスタのベース電位をクランプするクランプ回路とを有することを特徴とする請求項4記載のモータ駆動回路。
The other protection circuit includes a current source that outputs a current,
A switching element that is turned on during the short brake and outputs a current from the current source;
When the switching element is turned on, a drive current generation circuit that generates a drive current according to the current from the current source,
5. The motor drive circuit according to claim 4, further comprising: a clamp circuit driven by the drive current generated by the drive current generation circuit to clamp a base potential of the current supply transistor.
前記クランプ回路は、前記駆動電流生成回路で生成された駆動電流に基づいて定電圧を発生する定電圧回路から構成されることを特徴とする請求項5記載のモータ駆動回路。6. The motor drive circuit according to claim 5, wherein the clamp circuit includes a constant voltage circuit that generates a constant voltage based on the drive current generated by the drive current generation circuit. モータコイルに電流を供給するとともに、該モータコイルから電流を引き込む少なくとも一対のトランジスタを有するモータ駆動回路のモータ駆動方法において、
ショートブレーキ時に前記一対のトランジスタのうち、一方のトランジスタをオンさせ、他方のトランジスタをオフさせるとともに、
前記一対のトランジスタのうちショートブレーキ時にオフされる側のトランジスタのベース電位をオフ電位とすることを特徴とするモータ駆動方法。
A motor driving method for a motor driving circuit having at least a pair of transistors that supplies current to a motor coil and draws current from the motor coil,
During short braking, one of the pair of transistors is turned on and the other transistor is turned off,
A motor driving method, characterized in that a base potential of a transistor that is turned off at the time of short braking among the pair of transistors is set to an off potential.
ショートブレーキ時に、さらに、前記一対のトランジスタのうち、ショートブレーキ時にオフされる側のトランジスタをスイッチングする電流供給トランジスタのベース電位をオフ電位にクランプすることを特徴とする請求項7記載のモータ駆動方法。8. The motor driving method according to claim 7, further comprising clamping a base potential of a current supply transistor that switches a transistor that is turned off during the short brake to an off potential during the short brake. .
JP2003092501A 2003-03-28 2003-03-28 Motor driving circuit and motor driving method Expired - Fee Related JP4314858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003092501A JP4314858B2 (en) 2003-03-28 2003-03-28 Motor driving circuit and motor driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003092501A JP4314858B2 (en) 2003-03-28 2003-03-28 Motor driving circuit and motor driving method

Publications (2)

Publication Number Publication Date
JP2004304883A true JP2004304883A (en) 2004-10-28
JP4314858B2 JP4314858B2 (en) 2009-08-19

Family

ID=33405568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003092501A Expired - Fee Related JP4314858B2 (en) 2003-03-28 2003-03-28 Motor driving circuit and motor driving method

Country Status (1)

Country Link
JP (1) JP4314858B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129787A (en) * 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd Motor drive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129787A (en) * 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd Motor drive

Also Published As

Publication number Publication date
JP4314858B2 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
JP4771303B2 (en) Integrated circuit for motor drive
US20070152612A1 (en) Motor controller
JP6549451B2 (en) Semiconductor integrated circuit device and electronic device
JPH09205789A (en) Motor driver
JP4641751B2 (en) Peak hold circuit, motor drive control circuit including the same, and motor device including the same
JP4314858B2 (en) Motor driving circuit and motor driving method
JP4321089B2 (en) Motor driving circuit and motor driving method
JP4178938B2 (en) Motor driving circuit and motor driving semiconductor device
JP3671300B2 (en) Limit circuit and electric motor drive device using the same
JP2750788B2 (en) Motor control circuit and motor control device
US7215093B2 (en) Motor drive circuit and motor drive method that can positively perform a brake operation
JP2006180608A (en) Brushless dc motor driving circuit and fan motor using it
JP2005201665A (en) Voltage detection circuit
JP2000299630A (en) Semiconductor device
JP4079702B2 (en) Motor drive control circuit and motor drive device
US7049770B2 (en) Current control circuit and motor drive circuit that can accurately and easily control a drive current
JP2652910B2 (en) Fan motor driver circuit and motor control device
JP3099571B2 (en) Power semiconductor device
JP3508613B2 (en) Drive circuit of brushless DC motor
JPH0787775A (en) Motor drive circuit
KR930011192B1 (en) Three-phase half wave motor drive circuit
JPH05215784A (en) Load current sampling art
JP2006288057A (en) Motor drive device
JP2005110368A (en) Motor driving unit, integrated circuit, and motor driving method
JPH08275576A (en) Drive circuit for brushless motor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Ref document number: 4314858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150529

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees