JP2004304020A - Simulation method of dielectric breakdown protective circuit - Google Patents

Simulation method of dielectric breakdown protective circuit Download PDF

Info

Publication number
JP2004304020A
JP2004304020A JP2003096383A JP2003096383A JP2004304020A JP 2004304020 A JP2004304020 A JP 2004304020A JP 2003096383 A JP2003096383 A JP 2003096383A JP 2003096383 A JP2003096383 A JP 2003096383A JP 2004304020 A JP2004304020 A JP 2004304020A
Authority
JP
Japan
Prior art keywords
current
drain
electrostatic discharge
discharge protection
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003096383A
Other languages
Japanese (ja)
Other versions
JP4365126B2 (en
Inventor
Hiromi Anzai
浩美 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003096383A priority Critical patent/JP4365126B2/en
Publication of JP2004304020A publication Critical patent/JP2004304020A/en
Application granted granted Critical
Publication of JP4365126B2 publication Critical patent/JP4365126B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simulation method for quickly and accurately analyzing the dielectric breakdown protective resistance of a dielectric breakdown protective circuit. <P>SOLUTION: A dielectric breakdown protective element constituted of an insulation gate type field effect transistor is replaced with an equivalent circuit using a bipolar transistor, and a current flowing from the drain of the dielectric breakdown protective element to a substrate is expressed by a first current source by an impact ionization current and a second current source by the current based on an electron / hole pair thermally generated in a depletion layer. The first current source is expressed by the product of a drain current in the case without impact ionization, a coefficient accompanying the impact ionization and a function for adjustment. The function for the adjustment is fixed when a drain voltage is smaller than a prescribed value and decreases when the drain voltage is larger than the prescribed value. With the first and second current sources as input, circuit simulation is repeatedly executed until desired dielectric breakdown protective resistance is obtained while changing the function for the adjustment. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、静電破壊保護回路のシミュレーション方法に関し、特に、半導体メモリや半導体論理回路素子を静電破壊(ESD:Electrostatic Discharge)から保護するための保護回路のESD耐性を、回路シミュレータを用いてシミュレーションする静電破壊保護回路のシミュレーション方法に関する。
【0002】
【従来の技術】
半導体デバイスにおいて、静電気による外部からの電荷により半導体デバイスが放電し、内部回路の特性の劣化や破壊を引き起こす問題がある。このような静電破壊から半導体デバイスを保護するために、ESD保護回路が用いられている。
従来のESD保護回路のESD耐性低下対策では、プロセス条件を変更しながら半導体デバイスの製作および製作した半導体デバイスの耐圧試験を繰り返し実施することで、ESD耐性の高い半導体デバイスを探す方法が実施されている。近時、半導体の素子構造の微細化に伴い、ESD保護回路の素子面積も縮小され、ESD耐性の確保が困難になってきている。このため、前述の方法では、ESD耐性の高い半導体デバイスを探すのに、長時間を要してしまう。この結果、半導体デバイスの開発期間が増大してしまう。従って、ESD保護回路のESD耐性をシミュレーションにより予め評価することが重要である。
【0003】
静電破壊によって発生した電流がESD保護素子のドレインから基板に流れるときの電流電圧特性において、ドレイン電圧が増加すると、電流電圧特性は、線形領域、飽和領域、アバランシェ領域と移行し、ドレイン電流が増加する。さらに、ドレイン電流が増加するにつれてドレイン電圧が減少するスナップバック領域(スナップバック特性)が存在する。ESD耐性の良否は、概ねスナップバック特性に依存する。ESD耐性は、スナップバック特性曲線の傾斜角度が大きく、かつスナップバック電圧(スナップバックが開始するドレイン電圧)が低いほど、良いと判断できる。
【0004】
ESD耐性をシミュレーションする方法として、デバイスシミュレータを使用する方法と、回路シミュレータを使用する方法とがある。前者は、解析できる範囲がトランジスタ数個レベルと狭く、計算時間が長いという欠点がある。後者は、レイアウトデータを反映でき、計算時間が短いという利点があるが、ESD耐性を精度よく評価できない。回路シミュレータを使用する方法の欠点を克服するために、スナップバック特性を考慮したESD保護回路の等価回路による回路シミュレーションによって、ESD耐性をシミュレーションする方法が提案されている(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2001−339052号公報
【0006】
【発明が解決しようとする課題】
この種のESD保護回路のシミュレーション方法では、所望の電流電圧特性(スナップバック特性)が得られるまで、等価回路内の抵抗値を経験に基づいて変更しながら回路シミュレーションを繰り返し実施する。等価回路内の抵抗値を変更すると、ドレインの高電界領域で生じるインパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係が変化する。このため、回路シミュレータに入力されるインパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係を変更しなければならない。実際の回路シミュレーションでは、インパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係を表すテーブルが用いられている。このため、インパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係が変化する毎に、テーブルを作成し直さなければならない。すなわち、テーブルの各数値を、所定の計算式を用いて再計算しなければならない。この結果、所望のスナップバック特性が得られるまでの時間が増大してしまう。
【0007】
本発明の目的は、ESD保護回路のESD耐性を迅速かつ正確に解析できるESD保護回路のシミュレーション方法を提供することにある。
【0008】
【課題を解決するための手段】
図1は、本発明の基本原理を示している。
請求項1の静電破壊保護回路のシミュレーション方法では、まず、絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換える。次に、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第1電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第2電流源とによって表す。また、第1電流源を、インパクトイオン化のない場合のドレイン電流と、インパクトイオン化に伴う係数と、調整用関数との積で表す。調整用関数は、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が所定値より大きいときに減少する。そして、第1および第2電流源を入力として、調整用関数を変更しながら、回路シミュレーションを所望の静電破壊保護耐性が得られるまで繰り返し実施する。
【0009】
本発明では、インパクトイオン化に伴う係数に調整用関数を乗じるだけで、回路シミュレーションにより得られる静電破壊保護耐性を調整できる。このため、静電破壊保護耐性を調整するときに、インパクトイオン化に伴う係数とドレイン電圧との関係を容易に変更できる。このため、等価回路内の抵抗値を変更する場合に比べて、所望の静電破壊保護耐性を短時間で得ることができる。また、静電破壊保護素子のドレインから基板に流れる電流を、第1および第2電流源によって表すことで、静電破壊保護耐性を正確に評価できる。
【0010】
請求項2の静電破壊保護回路のシミュレーション方法では、調整用関数を、定数で与えられるパラメータAとドレイン電圧の関数で与えられるパラメータBとを用いて、A/(1/A+1/B)で表す。
調整用関数を簡易な式で表すことで、調整用関数を容易に変更できる。すなわち、回路シミュレーションにより得られる静電破壊保護耐性を容易に調整できる。
【0011】
請求項3の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧特性を期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定する。期待値は、静電破壊保護素子のデバイスシミュレーションにより得られたドレインの電流電圧特性である。
静電破壊保護耐性の良否は、ドレインの電流電圧特性に依存する。このため、回路シミュレーションおよびデバイスシミュレーションにより得られたドレインの電流電圧特性同士を比較することで、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。
【0012】
請求項4の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られたドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きとの差が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定する。
【0013】
静電破壊保護耐性の良否は、ドレインの電流電圧特性におけるスナップバック特性に概ね依存する。このため、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバック後の線形領域の傾き同士の比較結果を、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【0014】
請求項5の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧曲線におけるスナップバックの開始点と、デバイスシミュレーションにより得られたドレインの電流電圧曲線におけるスナップバックの開始点との距離が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定する。
【0015】
静電破壊保護耐性の良否は、ドレインの電流電圧特性におけるスナップバック特性に概ね依存する。このため、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバックの開始点同士の比較結果を、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【0016】
【発明の実施の形態】
以下、図面を用いて実施形態を説明する。図2〜6は、本発明の静電破壊保護回路のシミュレーション方法の一実施形態を示している。
本発明の静電破壊保護回路のシミュレーション方法では、まず、静電破壊保護回路を構成する静電破壊保護素子(ESD保護素子)を等価回路に置き換える。
図2は、ESD保護素子の等価回路を示している。
等価回路100は、nMOSFET(MOSFET:Metal−Oxide−Semiconductor Field−Effect Transistor)により構成されるESD保護素子の等価回路である。なお、等価回路100は、半導体基板内に形成される領域(ソース、ドレイン、ウェル等)を対象に構成されている。このため、等価回路100は、nMOSFETのゲートを含まない。p形の基板104には、p形不純物の導入によりウェル103が形成されている。nMOSトランジスタ構造のソース101およびドレイン102は、ウェル103にn形不純物を導入して形成されている。
【0017】
等価回路100は、スナップバック特性を再現するために、寄生素子であるバイポーラトランジスタTRを有している。バイポーラトランジスタTRのコレクタと、電流源Ileakc、ξIc、および接合容量Cdの各一端とは、ドレイン抵抗Rdを介して、ドレイン端子Dに並列接続されている。電流源Ileakc、ξIc、および接合容量Cdの他端は、バイポーラトランジスタTRのベースに接続されている。バイポーラトランジスタTRのベースは、並列接続されたベース抵抗Rb、Rbsを介して、ベース端子Bに接続されている。バイポーラトランジスタTRのエミッタは、ソース抵抗Rsを介して、ソース端子Sに接続されている。また、バイポーラトランジスタTRにおいて、エミッタにはエミッタ電流Ieが流れ、コレクタにはコレクタ電流Icが流れ、ベースにはベース電流Ibが流れる。基板104には、ベース抵抗Rb、Rbsを介して基板電流Isubが流れる。なお、基板電流Isubは、基板104の正孔によるものか、ドレイン102近傍の空乏層でインパクトイオン化されて発生した正孔によるものかに応じて変化する。ベース抵抗Rbsは、この基板電流Isubの変化を表すために設けられている。
【0018】
電流源ξIc(第1電流源)、Ileakc(第2電流源)は、ESD耐性を評価するために設けられており、ESD保護素子のドレイン102から基板104に流れる電流を表している。電流源Ileakcは、ドレイン102とウェル103との間の空乏層で熱的に発生した電子・正孔対に基づく電流を表したものである。電流源ξIcは、ソース101とドレイン102との間を流れる電子がドレイン102近傍の空乏層の電界で加速されて発生するインパクトイオン化電流を表したものである。なお、電流源ξIcは、インパクトイオン化に伴う係数ξとドレイン電圧との関係を表すテーブルとして与えられる。
【0019】
抵抗Rd、Rb等のパラメータは、例えば、デバイスシミュレータMediciなどを用いて計算される。また、電流源Ileakc、ξIc、接合容量Cdなどは、ドレイン電圧の関数としてテーブル化されている。なお、前述のバイポーラパラメータの算出方法は、特開2001−339052号公報に記載されているため、ここでは、詳細な説明を省略する。
【0020】
次に、前述した各パラメータを回路シミュレータに入力し、回路シミュレーションが実施される。この際、別途モデル化された人や機械などの静電気源からドレイン端子Dに、ドレイン電圧が供給される。
次に、回路シミュレーションにより得られたドレインの電流電圧特性を期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定する。期待値は、ESD保護素子のデバイスシミュレーションを予め実施することで得られたドレインの電流電圧特性である。
【0021】
図3は、回路シミュレーションにより得られたドレインの電流電圧特性の一例を示している。
回路シミュレーションによりスナップバック特性を再現する場合、ドレインの電流電圧曲線において、スナップバック後の線形領域Xの傾きおよびスナップバックの開始点SP(ドレイン電圧Vds、ドレイン電流Ids)が正確に再現されることが重要である。
【0022】
図4は、図3の線形領域Xの一部を示している。
本実施形態では、回路シミュレーションにより得られたドレインの電流電圧曲線Lcにおけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られたドレインの電流電圧曲線Ldにおけるスナップバック後の線形領域の傾きとの差が、所定値以下であるか否かを判定する。電流電圧曲線Lc、Ldの傾きは、例えば、予め設定されたドレイン電圧Vd1、Vd2を用いて、(Idc2−Idc1)/(Vd2−Vd1)、(Idd2−Idd1)/(Vd2−Vd1)でそれぞれ算出される。
【0023】
図5は、図3のスナップバックの開始点SP付近を示している。
本実施形態では、回路シミュレーションにより得られたドレインの電流電圧曲線Lcにおけるスナップバックの開始点SPc(ドレイン電圧Vdsc、ドレイン電流Idsc)と、デバイスシミュレーションにより得られたドレインの電流電圧曲線Ldにおけるスナップバックの開始点SPd(ドレイン電圧Vdsd、ドレイン電流Idsd)との距離dが、所定値以下であるか否かを判定する。
【0024】
前述の二種類の判定条件が共に満たされた場合、ESD保護回路のシミュレーションは完了する。すなわち、回路シミュレーションにより、所望のスナップバック特性(静電破壊保護耐性)が得られる。
前述の二種類の判定条件の少なくともいずれかが満たされなかった場合、調整用関数fを変更する。調整用関数fは、パラメータA、Bを用いて、A/(1/A+1/B)で表される。パラメータAは、ドレイン電圧に対して定数で設定される。パラメータBは、ドレイン電圧に対して関数で設定される。なお、パラメータBとドレイン電圧との関係は、テーブル化されている。前述した電流源ξIcを表すための係数ξは、調整用関数fの変更前の係数ξに調整用関数fを乗じた結果に更新される。なお、調整用関数fは、初期値として1に設定されている。
【0025】
図6は、調整用関数fの変更処理を示している。
図6において、白い三角はパラメータAを、白い逆三角はパラメータBを、黒い三角は調整用関数fを、黒い丸は調整用関数fの変更前の係数ξを、白い丸は調整用関数fの変更後の係数ξを示している。前述したパラメータA、Bによって表される調整用関数fは、ドレイン電圧が所定値(5V)より小さいときに一定であり、ドレイン電圧が所定値(5V)より大きいときに減少する。このため、係数ξは、ドレイン電圧が所定値(5V)より小さいとき、パラメータAの影響により、調整用関数fの変更前後で一致する。係数ξは、ドレイン電圧が所定値(5V)より大きいとき、パラメータBの影響により、調整用関数fの変更前後で小さくなる。このように、係数ξとドレイン電圧との関係を表すテーブルの各数値に調整用関数fを乗じるだけで、新たなテーブルが短時間で作成される。そして、更新されたテーブルを回路シミュレータに入力し、回路シミュレーション以降の処理を再び実施する。
【0026】
以上、本実施形態では、次の効果が得られる。
係数ξに調整用関数fを乗じるだけで、回路シミュレーションにより得られる静電破壊保護耐性を調整できる。このため、静電破壊保護耐性を調整するときに、係数ξとドレイン電圧との関係を表すテーブルを容易に更新できる。このため、等価回路100内の抵抗Rb、Rd等の値を変更する場合に比べて、所望のスナップバック特性を短時間で得ることができる。また、ESD保護素子のドレイン102から基板104に流れる電流を、電流源ξIc、Ileakcによって表すことで、静電破壊保護耐性を正確に評価できる。
【0027】
調整用関数fを簡易な式で表しているため、調整用関数fを容易に変更できる。すなわち、回路シミュレーションにより得られる静電破壊保護耐性を容易に調整できる。
回路シミュレーションにより得られたドレインの電流電圧特性とデバイスシミュレーションにより得られたドレインの電流電圧特性とを比較することで、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。特に、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバック後の線形領域の傾き同士の比較結果と、スナップバックの開始点同士の比較結果とを、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【0028】
なお、前述の実施形態では、調整用関数fが、パラメータA、Bを用いて、A/(1/A+1/B)で表される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、調整用関数fは、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が前記所定値より大きいときに減少する特性を有するその他の式で表されてもよい。
【0029】
前述の実施形態では、回路シミュレーションの結果を判定するために、スナップバック後の線形領域の傾きを用いた判定処理と、スナップバックの開始点を用いた判定処理との両方を実施する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、回路シミュレーションの結果を判定するために、スナップバック後の線形領域の傾きを用いた判定処理と、スナップバックの開始点を用いた判定処理とのいずれかのみを実施してもよい。
【0030】
前述の実施形態では、nMOSFETをESD保護素子として用いた例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、pMOSFETをESD保護素子として用いてもよい。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【0031】
【発明の効果】
請求項1の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性を短時間で得ることができる。また、静電破壊保護耐性を正確に評価できる。
請求項2の静電破壊保護回路のシミュレーション方法では、調整用関数を容易に変更できる。すなわち、静電破壊保護耐性を容易に調整できる。
請求項3の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。
【0032】
請求項4および請求項5の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【図面の簡単な説明】
【図1】本発明の基本原理を示すフローチャートである。
【図2】ESD保護素子の等価回路を示す説明図である。
【図3】ドレインの電流電圧特性の一例を示す説明図である。
【図4】スナップバック後の線形領域の傾きを用いた判定処理を示す説明図である。
【図5】スナップバックの開始点を用いた判定処理を示す説明図である。
【図6】調整用関数の変更処理を示す説明図である。
【符号の説明】
100 等価回路
101 ソース
102 ドレイン
103 ウェル
104 基板
ξIc、Ileakc 電流源
Lc、Ld 電流電圧曲線
SP、SPc、SPd スナップバックの開始点
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for simulating an electrostatic breakdown protection circuit, and in particular, using a circuit simulator to determine the ESD resistance of a protection circuit for protecting a semiconductor memory or a semiconductor logic circuit element from electrostatic discharge (ESD). The present invention relates to a simulation method of an electrostatic discharge protection circuit to be simulated.
[0002]
[Prior art]
2. Description of the Related Art In a semiconductor device, there is a problem that the semiconductor device discharges due to external charges due to static electricity, causing deterioration or destruction of characteristics of an internal circuit. In order to protect a semiconductor device from such an electrostatic breakdown, an ESD protection circuit is used.
In the conventional countermeasures against the decrease in the ESD resistance of the ESD protection circuit, a method of searching for a semiconductor device having a high ESD resistance has been implemented by repeatedly manufacturing a semiconductor device and repeatedly performing a withstand voltage test of the manufactured semiconductor device while changing process conditions. I have. Recently, with the miniaturization of the element structure of a semiconductor, the element area of an ESD protection circuit has been reduced, and it has become difficult to secure ESD resistance. Therefore, in the above-described method, it takes a long time to search for a semiconductor device having high ESD resistance. As a result, the development period of the semiconductor device increases. Therefore, it is important to evaluate the ESD resistance of the ESD protection circuit in advance by simulation.
[0003]
In the current-voltage characteristics when the current generated by the electrostatic breakdown flows from the drain of the ESD protection element to the substrate, when the drain voltage increases, the current-voltage characteristics shift to a linear region, a saturation region, and an avalanche region, and the drain current is reduced. To increase. Further, there is a snapback region (snapback characteristic) in which the drain voltage decreases as the drain current increases. The quality of the ESD resistance largely depends on the snapback characteristics. It can be determined that the ESD resistance is better as the inclination angle of the snapback characteristic curve is larger and the snapback voltage (drain voltage at which snapback starts) is lower.
[0004]
Methods for simulating ESD resistance include a method using a device simulator and a method using a circuit simulator. The former has the drawback that the analysis range is as narrow as several transistors and the calculation time is long. The latter has an advantage that the layout data can be reflected and the calculation time is short, but the ESD resistance cannot be evaluated accurately. In order to overcome the drawbacks of the method using a circuit simulator, a method of simulating ESD resistance by circuit simulation using an equivalent circuit of an ESD protection circuit in consideration of snapback characteristics has been proposed (for example, see Patent Document 1). .
[0005]
[Patent Document 1]
JP 2001-339052 A
[Problems to be solved by the invention]
In this type of ESD protection circuit simulation method, the circuit simulation is repeatedly performed while changing the resistance value in the equivalent circuit based on experience until a desired current-voltage characteristic (snap-back characteristic) is obtained. When the resistance value in the equivalent circuit is changed, the relationship between the coefficient for expressing the current source due to the impact ionization current generated in the high electric field region of the drain and the drain voltage changes. For this reason, it is necessary to change the relationship between the coefficient representing the current source by the impact ionization current input to the circuit simulator and the drain voltage. In an actual circuit simulation, a table representing a relationship between a coefficient for representing a current source by an impact ionization current and a drain voltage is used. Therefore, the table must be re-created every time the relationship between the coefficient representing the current source due to the impact ionization current and the drain voltage changes. That is, each numerical value in the table must be recalculated using a predetermined calculation formula. As a result, the time required for obtaining the desired snapback characteristics increases.
[0007]
An object of the present invention is to provide a simulation method for an ESD protection circuit that can quickly and accurately analyze the ESD resistance of the ESD protection circuit.
[0008]
[Means for Solving the Problems]
FIG. 1 shows the basic principle of the present invention.
In the method for simulating an electrostatic discharge protection circuit according to the first aspect, first, an electrostatic discharge protection element constituted by an insulated gate field effect transistor is replaced with an equivalent circuit using a bipolar transistor. Next, a current flowing from the drain of the electrostatic discharge protection element to the substrate is divided into a first current source by an impact ionization current and a second current source by a current based on an electron-hole pair thermally generated in a depletion layer. Represent. Further, the first current source is represented by a product of a drain current when there is no impact ionization, a coefficient associated with the impact ionization, and an adjustment function. The adjusting function is constant when the drain voltage is lower than a predetermined value, and decreases when the drain voltage is higher than the predetermined value. Then, the circuit simulation is repeatedly performed using the first and second current sources as inputs and changing the adjustment function until a desired resistance to electrostatic discharge protection is obtained.
[0009]
In the present invention, the electrostatic breakdown protection resistance obtained by circuit simulation can be adjusted only by multiplying the coefficient accompanying impact ionization by the adjustment function. For this reason, when adjusting the electrostatic breakdown protection resistance, the relationship between the coefficient associated with impact ionization and the drain voltage can be easily changed. Therefore, a desired resistance to electrostatic discharge protection can be obtained in a shorter time than when the resistance value in the equivalent circuit is changed. Also, by expressing the current flowing from the drain of the electrostatic discharge protection element to the substrate by the first and second current sources, the resistance to electrostatic discharge protection can be accurately evaluated.
[0010]
In the method for simulating the electrostatic discharge protection circuit according to the second aspect, the adjustment function is represented by A / (1 / A + 1 / B) using a parameter A given by a constant and a parameter B given by a function of a drain voltage. Represent.
By expressing the adjustment function with a simple formula, the adjustment function can be easily changed. That is, the resistance to electrostatic breakdown protection obtained by circuit simulation can be easily adjusted.
[0011]
In the method for simulating the electrostatic discharge protection circuit according to the third aspect, the current-voltage characteristics of the drain obtained by the circuit simulation are compared with expected values to determine whether or not a desired resistance to electrostatic discharge protection has been obtained. The expected value is the drain current-voltage characteristic obtained by device simulation of the electrostatic discharge protection device.
The quality of the electrostatic breakdown protection resistance depends on the current-voltage characteristics of the drain. For this reason, by comparing the current-voltage characteristics of the drain obtained by the circuit simulation and the device simulation, it is possible to easily determine whether or not the desired resistance to electrostatic discharge protection has been obtained.
[0012]
In the method for simulating an electrostatic discharge protection circuit according to claim 4, the slope of the linear region after snapback in the current-voltage curve of the drain obtained by the circuit simulation and the snapback in the current-voltage curve of the drain obtained by the device simulation. When the difference from the inclination of the subsequent linear region is equal to or smaller than a predetermined value, it is determined that the desired electrostatic breakdown protection resistance has been obtained.
[0013]
The quality of the electrostatic breakdown protection resistance generally depends on the snapback characteristic in the current-voltage characteristic of the drain. For this reason, by using the comparison result between the slopes of the linear regions after snapback obtained by the circuit simulation and the device simulation for the determination of the result of the circuit simulation, it is determined whether or not a desired electrostatic breakdown protection resistance is obtained. Can be accurately determined.
[0014]
In the method for simulating an electrostatic discharge protection circuit according to claim 5, a snapback start point in a drain current-voltage curve obtained by circuit simulation and a snapback start point in a drain current-voltage curve obtained by device simulation. Is smaller than or equal to a predetermined value, it is determined that the desired electrostatic breakdown protection resistance has been obtained.
[0015]
The quality of the electrostatic breakdown protection resistance generally depends on the snapback characteristic in the current-voltage characteristic of the drain. For this reason, by using the comparison results between the snapback start points obtained by the circuit simulation and the device simulation, respectively, for determining the result of the circuit simulation, it is possible to accurately determine whether or not a desired electrostatic discharge protection resistance is obtained. Can be determined.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments will be described with reference to the drawings. 2 to 6 show one embodiment of the simulation method of the electrostatic discharge protection circuit according to the present invention.
In the method for simulating an electrostatic discharge protection circuit according to the present invention, first, an electrostatic discharge protection element (ESD protection element) constituting the electrostatic discharge protection circuit is replaced with an equivalent circuit.
FIG. 2 shows an equivalent circuit of the ESD protection element.
The equivalent circuit 100 is an equivalent circuit of an ESD protection element composed of an nMOSFET (MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor). Note that the equivalent circuit 100 is configured for a region (a source, a drain, a well, and the like) formed in the semiconductor substrate. Therefore, the equivalent circuit 100 does not include the gate of the nMOSFET. A well 103 is formed in a p-type substrate 104 by introducing a p-type impurity. The source 101 and the drain 102 of the nMOS transistor structure are formed by introducing an n-type impurity into the well 103.
[0017]
The equivalent circuit 100 has a bipolar transistor TR that is a parasitic element in order to reproduce the snapback characteristic. The collector of the bipolar transistor TR and one end of each of the current sources Ileakc, ξIc, and the junction capacitance Cd are connected in parallel to a drain terminal D via a drain resistance Rd. The other ends of the current sources Ileakc and ξIc and the junction capacitance Cd are connected to the base of the bipolar transistor TR. The base of the bipolar transistor TR is connected to a base terminal B via base resistors Rb and Rbs connected in parallel. The emitter of the bipolar transistor TR is connected to the source terminal S via the source resistor Rs. In the bipolar transistor TR, the emitter current Ie flows through the emitter, the collector current Ic flows through the collector, and the base current Ib flows through the base. The substrate current Isub flows through the substrate 104 via the base resistors Rb and Rbs. Note that the substrate current Isub changes depending on whether it is due to holes in the substrate 104 or to holes generated by impact ionization in the depletion layer near the drain 102. The base resistance Rbs is provided to represent a change in the substrate current Isub.
[0018]
The current sources ξIc (first current source) and Ileakc (second current source) are provided for evaluating ESD resistance, and represent a current flowing from the drain 102 of the ESD protection element to the substrate 104. The current source Ileakc represents a current based on an electron-hole pair thermally generated in a depletion layer between the drain 102 and the well 103. The current source ξIc represents an impact ionization current generated when electrons flowing between the source 101 and the drain 102 are accelerated by an electric field of a depletion layer near the drain 102. The current source ξIc is given as a table representing the relationship between the coefficient 伴 う due to impact ionization and the drain voltage.
[0019]
Parameters such as the resistances Rd and Rb are calculated using, for example, a device simulator Medici. The current sources Ileakc, ξIc, junction capacitance Cd, and the like are tabulated as a function of the drain voltage. Since the above-described method of calculating the bipolar parameter is described in Japanese Patent Application Laid-Open No. 2001-339052, a detailed description is omitted here.
[0020]
Next, the parameters described above are input to a circuit simulator, and a circuit simulation is performed. At this time, a drain voltage is supplied to the drain terminal D from a separately modeled electrostatic source such as a person or a machine.
Next, the current-voltage characteristics of the drain obtained by the circuit simulation are compared with expected values to determine whether or not a desired resistance to electrostatic discharge protection has been obtained. The expected value is a current-voltage characteristic of the drain obtained by performing a device simulation of the ESD protection element in advance.
[0021]
FIG. 3 shows an example of the current-voltage characteristics of the drain obtained by the circuit simulation.
When the snapback characteristic is reproduced by the circuit simulation, the slope of the linear region X after the snapback and the start point SP of the snapback (the drain voltage Vds and the drain current Ids) are accurately reproduced in the drain current-voltage curve. is important.
[0022]
FIG. 4 shows a part of the linear region X of FIG.
In the present embodiment, the slope of the linear region after snapback in the drain current-voltage curve Lc obtained by the circuit simulation, and the slope of the linear region after snapback in the drain current-voltage curve Ld obtained by the device simulation, It is determined whether or not the difference is equal to or smaller than a predetermined value. The slopes of the current-voltage curves Lc and Ld are, for example, (Idc2-Idc1) / (Vd2-Vd1) and (Idd2-Idd1) / (Vd2-Vd1) using preset drain voltages Vd1 and Vd2, respectively. Is calculated.
[0023]
FIG. 5 shows the vicinity of the start point SP of the snapback in FIG.
In this embodiment, the snapback start point SPc (drain voltage Vdsc, drain current Idsc) in the drain current-voltage curve Lc obtained by the circuit simulation and the snapback in the drain current-voltage curve Ld obtained by the device simulation It is determined whether the distance d from the start point SPd (drain voltage Vdsd, drain current Idsd) is equal to or less than a predetermined value.
[0024]
If both of the above two conditions are satisfied, the simulation of the ESD protection circuit is completed. That is, a desired snapback characteristic (electrostatic breakdown protection resistance) can be obtained by circuit simulation.
If at least one of the above two conditions is not satisfied, the adjustment function f is changed. The adjustment function f is represented by A / (1 / A + 1 / B) using the parameters A and B. The parameter A is set as a constant with respect to the drain voltage. Parameter B is set as a function of the drain voltage. Note that the relationship between the parameter B and the drain voltage is tabulated. The coefficient ξ for representing the current source ξIc described above is updated to a result obtained by multiplying the coefficient ξ before adjustment of the adjustment function f by the adjustment function f. The adjustment function f is set to 1 as an initial value.
[0025]
FIG. 6 shows a process of changing the adjustment function f.
In FIG. 6, a white triangle indicates the parameter A, a white inverted triangle indicates the parameter B, a black triangle indicates the adjustment function f, a black circle indicates the coefficient ξ before the adjustment function f is changed, and a white circle indicates the adjustment function f. Shows the coefficient ξ after the change. The adjustment function f represented by the parameters A and B described above is constant when the drain voltage is smaller than a predetermined value (5V), and decreases when the drain voltage is larger than the predetermined value (5V). Therefore, when the drain voltage is smaller than the predetermined value (5 V), the coefficient ξ matches before and after the adjustment function f is changed due to the influence of the parameter A. When the drain voltage is larger than the predetermined value (5 V), the coefficient ξ becomes smaller before and after the adjustment function f is changed due to the influence of the parameter B. Thus, a new table is created in a short time only by multiplying each numerical value of the table representing the relationship between the coefficient ξ and the drain voltage by the adjusting function f. Then, the updated table is input to the circuit simulator, and the processes after the circuit simulation are performed again.
[0026]
As described above, the present embodiment has the following advantages.
Simply multiplying the coefficient ξ by the adjustment function f can adjust the electrostatic breakdown protection resistance obtained by the circuit simulation. Therefore, when adjusting the electrostatic breakdown protection resistance, the table representing the relationship between the coefficient ξ and the drain voltage can be easily updated. Therefore, a desired snap-back characteristic can be obtained in a shorter time than when changing the values of the resistors Rb, Rd and the like in the equivalent circuit 100. In addition, by expressing the current flowing from the drain 102 of the ESD protection element to the substrate 104 by the current sources ξIc and Ileakc, the resistance to electrostatic discharge protection can be accurately evaluated.
[0027]
Since the adjustment function f is represented by a simple equation, the adjustment function f can be easily changed. That is, the resistance to electrostatic breakdown protection obtained by circuit simulation can be easily adjusted.
By comparing the current-voltage characteristics of the drain obtained by the circuit simulation with the current-voltage characteristics of the drain obtained by the device simulation, it is possible to easily determine whether or not a desired electrostatic breakdown protection resistance is obtained. In particular, by using the comparison result between the slopes of the linear region after snapback obtained by the circuit simulation and the device simulation and the comparison result between the start points of the snapback for circuit simulation result determination, a desired result is obtained. It is possible to accurately determine whether or not the electrostatic breakdown protection resistance is obtained.
[0028]
In the above-described embodiment, the example in which the adjustment function f is represented by A / (1 / A + 1 / B) using the parameters A and B has been described. The present invention is not limited to such an embodiment. For example, the adjustment function f may be represented by another expression having a characteristic that is constant when the drain voltage is lower than a predetermined value and decreases when the drain voltage is higher than the predetermined value.
[0029]
In the above-described embodiment, an example is described in which both a determination process using the slope of the linear region after snapback and a determination process using the start point of snapback are performed in order to determine the result of the circuit simulation. Was. The present invention is not limited to such an embodiment. For example, in order to determine the result of the circuit simulation, only one of the determination process using the inclination of the linear region after snapback and the determination process using the snapback start point may be performed.
[0030]
In the above-described embodiment, the example in which the nMOSFET is used as the ESD protection element has been described. The present invention is not limited to such an embodiment. For example, a pMOSFET may be used as an ESD protection element.
As described above, the present invention has been described in detail. However, the above-described embodiment and its modifications are merely examples of the present invention, and the present invention is not limited thereto. Obviously, modifications can be made without departing from the scope of the present invention.
[0031]
【The invention's effect】
According to the method for simulating the electrostatic discharge protection circuit of the first aspect, it is possible to obtain a desired resistance to electrostatic discharge protection in a short time. In addition, the electrostatic breakdown protection resistance can be accurately evaluated.
In the method for simulating the electrostatic discharge protection circuit according to the second aspect, the adjustment function can be easily changed. That is, the resistance to electrostatic breakdown protection can be easily adjusted.
According to the simulation method of the electrostatic discharge protection circuit of the third aspect, it can be easily determined whether or not a desired resistance to the electrostatic discharge protection has been obtained.
[0032]
In the simulation method of the electrostatic discharge protection circuit according to the fourth and fifth aspects, it is possible to accurately determine whether or not a desired resistance to the electrostatic discharge protection has been obtained.
[Brief description of the drawings]
FIG. 1 is a flowchart showing the basic principle of the present invention.
FIG. 2 is an explanatory diagram showing an equivalent circuit of the ESD protection element.
FIG. 3 is an explanatory diagram showing an example of a current-voltage characteristic of a drain.
FIG. 4 is an explanatory diagram illustrating a determination process using the inclination of a linear region after snapback.
FIG. 5 is an explanatory diagram illustrating a determination process using a snapback start point.
FIG. 6 is an explanatory diagram showing a process of changing an adjustment function.
[Explanation of symbols]
Reference Signs List 100 Equivalent circuit 101 Source 102 Drain 103 Well 104 Substrate ξIc, Ileakc Current source Lc, Ld Current-voltage curve SP, SPc, SPd Start point of snapback

Claims (5)

絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、
前記静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第1電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第2電流源とによって表し、
前記第1電流源を、インパクトイオン化のない場合のドレイン電流と、インパクトイオン化に伴う係数と、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が前記所定値より大きいときに減少する調整用関数との積で表し、
前記第1および第2電流源を入力として、前記調整用関数を変更しながら、回路シミュレーションを所望の静電破壊保護耐性が得られるまで繰り返し実施することを特徴とする静電破壊保護回路のシミュレーション方法。
Replace the electrostatic discharge protection element composed of insulated gate type field effect transistors with an equivalent circuit using bipolar transistors,
The current flowing from the drain of the electrostatic breakdown protection element to the substrate is represented by a first current source based on an impact ionization current and a second current source based on a current based on an electron-hole pair thermally generated in a depletion layer,
The first current source is configured such that the drain current in the absence of impact ionization, the coefficient associated with impact ionization, is constant when the drain voltage is lower than a predetermined value, and decreases when the drain voltage is higher than the predetermined value. Expressed as the product of the adjustment function and
A simulation of an electrostatic discharge protection circuit, wherein a circuit simulation is repeatedly performed until the desired resistance to electrostatic discharge protection is obtained while changing the adjusting function by using the first and second current sources as inputs. Method.
請求項1記載の静電破壊保護回路のシミュレーション方法において、
前記調整用関数を、定数で与えられるパラメータAとドレイン電圧の関数で与えられるパラメータBとを用いて、A/(1/A+1/B)で表すことを特徴とする静電破壊保護回路のシミュレーション方法。
The method for simulating an electrostatic discharge protection circuit according to claim 1,
A simulation of an electrostatic discharge protection circuit, wherein the adjustment function is represented by A / (1 / A + 1 / B) using a parameter A given by a constant and a parameter B given by a function of a drain voltage. Method.
請求項1記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧特性を、前記静電破壊保護素子のデバイスシミュレーションにより得られた前記ドレインの電流電圧特性である期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定することを特徴とする静電破壊保護回路のシミュレーション方法。
The method for simulating an electrostatic discharge protection circuit according to claim 1,
A current-voltage characteristic of the drain obtained by circuit simulation is compared with an expected value which is a current-voltage characteristic of the drain obtained by device simulation of the electrostatic discharge protection element, and a desired electrostatic discharge protection resistance is obtained. A method for simulating an electrostatic discharge protection circuit, which comprises determining whether or not the circuit has been damaged.
請求項3記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きとの差が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定することを特徴とする静電破壊保護回路のシミュレーション方法。
The simulation method for an electrostatic discharge protection circuit according to claim 3,
The difference between the slope of the linear region after snapback in the current-voltage curve of the drain obtained by the circuit simulation and the slope of the linear region after snapback in the current-voltage curve of the drain obtained by the device simulation is a predetermined value. A method for simulating an electrostatic discharge protection circuit, comprising determining that a desired resistance to electrostatic discharge protection has been obtained when the value is not more than a value.
請求項3記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバックの開始点と、デバイスシミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバックの開始点との距離が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定することを特徴とする静電破壊保護回路のシミュレーション方法。
The simulation method for an electrostatic discharge protection circuit according to claim 3,
When the distance between the start point of snapback in the current-voltage curve of the drain obtained by the circuit simulation and the start point of snapback in the current-voltage curve of the drain obtained by the device simulation is equal to or less than a predetermined value. A method for simulating an electrostatic discharge protection circuit, wherein it is determined that desired electrostatic discharge protection resistance is obtained.
JP2003096383A 2003-03-31 2003-03-31 Method for simulating electrostatic breakdown protection circuit Expired - Fee Related JP4365126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003096383A JP4365126B2 (en) 2003-03-31 2003-03-31 Method for simulating electrostatic breakdown protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003096383A JP4365126B2 (en) 2003-03-31 2003-03-31 Method for simulating electrostatic breakdown protection circuit

Publications (2)

Publication Number Publication Date
JP2004304020A true JP2004304020A (en) 2004-10-28
JP4365126B2 JP4365126B2 (en) 2009-11-18

Family

ID=33408466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003096383A Expired - Fee Related JP4365126B2 (en) 2003-03-31 2003-03-31 Method for simulating electrostatic breakdown protection circuit

Country Status (1)

Country Link
JP (1) JP4365126B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156531A (en) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd Method for determining configuration in esd protection circuit, and simulation method
JP2010040670A (en) * 2008-08-01 2010-02-18 Nec Electronics Corp Electrostatic discharge resistance simulation device and electrostatic discharge device model used for the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156531A (en) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd Method for determining configuration in esd protection circuit, and simulation method
JP4707374B2 (en) * 2004-11-26 2011-06-22 Okiセミコンダクタ株式会社 Method for determining configuration of ESD protection circuit and simulation method
JP2010040670A (en) * 2008-08-01 2010-02-18 Nec Electronics Corp Electrostatic discharge resistance simulation device and electrostatic discharge device model used for the same

Also Published As

Publication number Publication date
JP4365126B2 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
CN101097915B (en) Electrostatic discharge protection method and device for semiconductor device
US7302378B2 (en) Electrostatic discharge protection device modeling method and electrostatic discharge simulation method
KR100517766B1 (en) Circuit simulation apparatus incorporating diffusion length dependence of transistors and method for creating transistor model
US20060001100A1 (en) Method for simulating electrostatic discharge protective circuit
US7729096B2 (en) Semiconductor integrated circuit
US20100038683A1 (en) Integrated circuit modeling, design, and fabrication based on degradation mechanisms
TWI738180B (en) Method and system of analyzing leakage on semiconductor device
US5949694A (en) Method and system for extracting high current parasitic bipolar transistor parameters of an MOS device during overvoltage events
Jang et al. Novel diode-chain triggering SCR circuits for ESD protection
JP4707374B2 (en) Method for determining configuration of ESD protection circuit and simulation method
JP2006049818A (en) Simulation method of electrostatic discharge protect circuit
US7933753B2 (en) Modeling circuit of a field-effect transistor reflecting electrostatic-discharge characteristic
JP4365126B2 (en) Method for simulating electrostatic breakdown protection circuit
US20030220770A1 (en) Design rule generating system
JP2001339052A (en) Method of simulating protective circuit against electrostatic destruction
JP4390594B2 (en) Semiconductor device evaluation method
JP4357161B2 (en) Method for simulating electrostatic discharge protection circuit
CN111737937B (en) Semiconductor device modeling method
JP4334660B2 (en) Latch-up verification method and verification apparatus
US8429592B2 (en) N/P configurable LDMOS subcircuit macro model
KR100940413B1 (en) A method for predicting a drain current in MOS transistor
Li et al. Modeling IC snapback characteristics using a VCCS model for circuit-level ESD simulation
Park et al. A new CMOS NAND logic circuit for reducing hot-carrier problems
JP2004247601A (en) Circuit simulation method
Luchies et al. Fast transient ESD simulation of the NMOS protection transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060324

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090528

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Effective date: 20090728

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090818

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090820

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120828

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees