JP2004303206A - Processor, its driving method, and electronic information processing apparatus - Google Patents
Processor, its driving method, and electronic information processing apparatus Download PDFInfo
- Publication number
- JP2004303206A JP2004303206A JP2004054270A JP2004054270A JP2004303206A JP 2004303206 A JP2004303206 A JP 2004303206A JP 2004054270 A JP2004054270 A JP 2004054270A JP 2004054270 A JP2004054270 A JP 2004054270A JP 2004303206 A JP2004303206 A JP 2004303206A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- processor
- frequency
- supply voltage
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000010365 information processing Effects 0.000 title description 7
- 238000012545 processing Methods 0.000 claims abstract description 86
- 238000005265 energy consumption Methods 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 description 9
- 238000013500 data storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920001690 polydopamine Polymers 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
本発明は、低消費電力動作機能を有するプロセッサおよびそれを内蔵する情報処理機器における低消費電力技術に関する。 The present invention relates to a processor having a low-power-consumption operation function and a low-power-consumption technique in an information processing device incorporating the processor.
近年、電子情報機器や携帯型情報処理機器の分野においては、それらの機器に使用されるプロセッサの処理能力を向上させることに加えて、プロセッサの消費電力を軽減することが、特に携帯型の情報処理装置の技術分野において重要となってきている。
消費電力の軽減化は、一般に、プロセッサに供給するクロックの周波数の制御や、電源電圧の供給の制御により行われる(例えば、特許文献1および特許文献2参照)。従来のプロセッサの駆動モードとして、低電力動作モードを設け、プロセッサでの消費電力を通常の動作モード(非低電力動作モード)の場合よりも低下して、プロセッサ単体での消費電力を低下させている。すなわち、従来の低消費電力モードにおいては、プロセッサ単体の消費電力すなわちプロセッサの発熱量が小さくなるように、プロセッサへ供給するクロック周波数、電源電圧の制御がなされている。
In general, power consumption is reduced by controlling the frequency of a clock supplied to a processor and controlling the supply of a power supply voltage (for example, see Patent Documents 1 and 2). A low-power operation mode is provided as a drive mode of a conventional processor, and the power consumption of the processor is reduced as compared with the normal operation mode (non-low-power operation mode) to reduce the power consumption of the processor alone. I have. That is, in the conventional low power consumption mode, the clock frequency and the power supply voltage supplied to the processor are controlled so that the power consumption of the processor alone, that is, the heat generation amount of the processor is reduced.
以上のように、従来の低消費電力モードは、プロセッサの単位時間当たりの消費電力に着目している。しかし、電池の消耗の観点から考えた場合、時間的なトータルで消費される電力量を考慮する必要がある。すなわち、所定量の処理を完結するのに消費される電力について考える必要があり、この場合、従来の低消費電力モードは、必ずしも低消費電力動作を実現しているものではない。 As described above, the conventional low power consumption mode focuses on the power consumption of the processor per unit time. However, from the viewpoint of battery consumption, it is necessary to consider the total amount of power consumed over time. That is, it is necessary to consider the power consumed to complete a predetermined amount of processing. In this case, the conventional low power consumption mode does not always realize the low power consumption operation.
従来の低消費電力モードでプロセッサを動作させた場合、プロセッサにおける単位時間当たりの消費電力は確かに低減する。しかし、この場合、電源の効率が低下するとともにプロセッサの処理能力が低下するため、所定量の処理を完了するまでに要する時間はより長くなり、電池の消費時間が増加する。このため、単位時間当たりの消費電力は低減されていても、1つの処理を終えるのに要する時間は長くなるため、全体としての電力消費量(=単位時間当りの電力×処理に要した時間)は低減されていないという場合もある。つまり、低消費電力モードによる処理時間の増加の割合が、低消費電力モードによる消費電力の低下の割合を上回る場合は、電池の消耗という観点からみるとかえって増加することになる。 When the processor is operated in the conventional low power consumption mode, the power consumption per unit time in the processor is certainly reduced. However, in this case, the efficiency of the power supply is reduced and the processing capability of the processor is reduced, so that the time required to complete a predetermined amount of processing becomes longer, and the battery consumption time increases. For this reason, even if the power consumption per unit time is reduced, the time required to complete one process becomes longer, so that the total power consumption (= power per unit time × time required for processing) May not be reduced. That is, if the rate of increase in processing time in the low power consumption mode exceeds the rate of decrease in power consumption in the low power consumption mode, it will increase from the viewpoint of battery consumption.
本発明は上記問題点に鑑みてなされたものであり、その目的は、電池の消費電力を真に低減するプロセッサ及びその駆動方法並びにそのようなプロセッサを備えた電子情報機器を提供することにある。 The present invention has been made in view of the above problems, and has as its object to provide a processor that truly reduces the power consumption of a battery, a driving method thereof, and an electronic information device including such a processor. .
本発明に係るプロセッサは、クロック発振器から供給されるクロック信号の周波数で動作するとともに、電源回路から供給される電源電圧で動作し、クロック信号の周波数及び前記電源電圧を制御可能なプロセッサである。プロセッサは単位データ処理に対する消費エネルギがその最小値を含む所定範囲内の値となるように、クロック発振器が供給する周波数及び電源回路が供給する電源電圧を制御する。単位データ処理に対する消費エネルギは、周波数と、電源電圧と、電源回路の電源効率とによって規定される。 A processor according to the present invention is a processor that operates at a frequency of a clock signal supplied from a clock oscillator, operates at a power supply voltage supplied from a power supply circuit, and can control the frequency of the clock signal and the power supply voltage. The processor controls the frequency supplied by the clock oscillator and the power supply voltage supplied by the power supply circuit so that the energy consumption for the unit data processing falls within a predetermined range including the minimum value. Energy consumption for unit data processing is defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit.
プロセッサは、周波数と電源電圧と電源回路の電源効率とに基づいて、単位データ処理に対する消費エネルギを算出する手段と、消費エネルギがその最小値を含む所定範囲内の値となるように、クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する手段とを備えてもよい。 A processor configured to calculate energy consumption for the unit data processing based on the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit; and a clock oscillator configured to reduce the energy consumption to a value within a predetermined range including the minimum value. Means for controlling the frequency supplied by the power supply circuit and the power supply voltage supplied by the power supply circuit.
プロセッサは、周波数と電源電圧と電源回路の電源効率とによって規定される消費エネルギと、所定のデータ処理とを関連づけて格納するテーブルが記録された記憶手段と、記憶手段に格納されたテーブルに基づき、消費エネルギがその最小値を含む所定範囲内の値となるように、クロック発振器が供給する周波数及び電源回路が供給する電源電圧を制御する手段とを備えてもよい。 The processor is configured to store, based on a table stored in the storage unit, a table that stores the consumed energy defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit and predetermined data processing in association with each other. Means for controlling the frequency supplied by the clock oscillator and the power supply voltage supplied by the power supply circuit such that the energy consumption is within a predetermined range including the minimum value.
プロセッサは、周波数と電源電圧と電源回路の電源効率とによって規定される消費エネルギがその最小値を含む所定範囲内の値となるように、クロック発振器が供給する周波数及び電源回路が供給する電源電圧の値を設定する第1の動作モードと、第1の動作モードと異なる第2の動作モードとを有してもよい。 The processor controls the frequency supplied by the clock oscillator and the power supply voltage supplied by the power supply circuit so that the energy consumption defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit falls within a predetermined range including the minimum value. May be set, and a second operation mode different from the first operation mode may be provided.
プロセッサは、電源回路に接続される電池の状態をモニタし、電池の状態に応じて動作モードを切替えてもよい。 The processor may monitor the state of the battery connected to the power supply circuit, and switch the operation mode according to the state of the battery.
プロセッサは、第1の動作モードにおいて設定される周波数及び電源電圧の値を電源回路の温度に応じて変更してもよい。 The processor may change the value of the frequency and the power supply voltage set in the first operation mode according to the temperature of the power supply circuit.
プロセッサは、ダウンロード処理、静止画の表示処理、撮影した画像の記録処理等の所定の処理を行うときにのみ前記第1の動作モードで動作する。 The processor operates in the first operation mode only when performing predetermined processing such as download processing, display processing of a still image, and recording processing of a captured image.
本発明に係る電子機器は、クロック発振器、電源回路及び上記のプロセッサを含む。 An electronic device according to the present invention includes a clock oscillator, a power supply circuit, and the above processor.
本発明に係る方法は、クロック発振器から供給されるクロック信号の周波数で動作するとともに、電源回路から供給される電源電圧で動作し、クロック信号の周波数及び電源電圧を制御可能なプロセッサの駆動方法であって、周波数と、電源電圧と、電源回路の電源効率とによって規定される、単位データ処理に対する消費エネルギが最小値又はその最小値を含む所定範囲内の値となるように、クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する。 A method according to the present invention is a method for driving a processor that operates at a frequency of a clock signal supplied from a clock oscillator and operates at a power supply voltage supplied from a power supply circuit and that can control the frequency and the power supply voltage of the clock signal. The clock oscillator supplies the power so that the energy consumption per unit data processing, which is defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit, is a minimum value or a value within a predetermined range including the minimum value. And the power supply voltage supplied by the power supply circuit.
本発明によれば、単位データ処理について消費エネルギが小なる動作領域を、周波数と、電圧と、電源が有する電源効率とによって規定し、その小なる動作領域においてプロセッサの演算処理をさせるので、単にプロセッサのみの低消費電力化を行っていた技術と比較して、電子情報機器の消費電力を抑制することができる。その結果、例えば電池の使用時間を長くするという効果を得ることができる。この効果は、商用電源に直接接続せず、電池からエネルギを得る携帯型情報処理機器においてさらに顕著になる。 According to the present invention, an operation region in which energy consumption is small in unit data processing is defined by a frequency, a voltage, and a power supply efficiency of a power supply, and a processor operation process is performed in the small operation region. The power consumption of the electronic information device can be reduced as compared with the technology in which the power consumption of only the processor is reduced. As a result, for example, an effect of extending the use time of the battery can be obtained. This effect becomes more remarkable in a portable information processing device that obtains energy from a battery without directly connecting to a commercial power supply.
以下、図面を参照しながら、本発明に係るプロセッサ及びプロセッサの駆動方法の実施の形態を説明する。なお、図面においては実質的に同一の機能を有する構成要素を同一の参照符号で示す。 Hereinafter, embodiments of a processor and a method of driving a processor according to the present invention will be described with reference to the drawings. In the drawings, components having substantially the same function are denoted by the same reference numerals.
(実施の形態1)
図1に本発明の実施の形態1の電子情報機器の構成を示す。本実施形態の電子情報機器100は、プロセッサ10と、クロック発振器20と、電源回路30と、データ格納部50と、入力操作部60と、表示部70とを備えている。
(Embodiment 1)
FIG. 1 shows a configuration of an electronic information device according to Embodiment 1 of the present invention. The
プロセッサ10はCPU等の演算処理装置であり、クロック発振器20に周波数制御信号を発する。クロック発振器20は周波数制御信号に応じた周波数のクロック信号をプロセッサ10に出力する。プロセッサ10はクロック信号の周波数を動作周波数として動作(駆動)する。すなわち、プロセッサ10は、典型的には周波数制御信号の周波数で動作する。また、プロセッサ10は、電源回路30に電圧要求信号を発する。電源回路30は電圧要求信号に応じた電圧を出力し、プロセッサ10は電源回路30からの出力電圧を駆動電圧として動作する。プロセッサ10は動作途中でクロック周波数および電源電圧の少なくとも一つを変えることができる。
The
クロック発振器20は発振回路21と分周回路22とから構成されており、プロセッサ10から受けた周波数制御信号に基づいて出力クロック信号CLKの周波数を変更する。分周回路22は、発振回路21の周波数をプロセッサから与えられた分周比Nで分周したクロック信号を出力する。分周回路22は、例えば、発振回路21からのクロック信号の周期を1/2周期(N=2)や、1/4周期(N=4)にする。本実施形態では、周波数制御信号は、要求する周波数に応じた分周比Nを与えるものとする。なお、分周回路22を用いずに、リニアに周波数を可変する電圧制御発振器(VCO)を用いてもよい。
The
データ格納部50はプロセッサ10が電源供給の制御において使用する種々のパラメータを記録する。具体的には、データ格納部50は設定値テーブル51、処理量テーブル53を格納する。設定値テーブル51は、種々の動作モードに対する、プロセッサ10のクロック周波数と電源電圧の設定値を格納する。処理量テーブル53は、プロセッサ10が実行するコマンドとその処理量(負荷量)とを関連づけたテーブルである。
The
入力操作部60はキーボード、キーパッド、マウス等の電子情報機器100のユーザが情報や指示を入力するための手段である。表示部70は文字や画像等の情報を表示する。
The
電源回路30は、プロセッサ10からの電圧要求信号(V*)に基づいた電圧を生成し、プロセッサ10に電源電圧VDDとして印加する。したがって、プロセッサ10は、電圧要求信号(V*)の電圧で動作する。電子情報機器100が携帯型情報処理機器(例えば、ノートパソコン、携帯電話、PDAなど)である場合には、電源回路30は、電池40に電気的に接続されて、その電池40からエネルギの供給を行う。
The
図2に電源回路30の構成を示す。電源回路30はスイッチング素子31、デューティ制御器32、インダクタ33、ダイオード34及びコンデンサ35からなる。デューティ制御器32は例えばICからなり、スイッチング素子は例えばFETである。電源回路30はDC/DCコンバータであり、電池40から供給される一定電圧(Vin)を、プロセッサ10からの電圧要求信号(V*)に応じた電圧(Vout)に変換する。ここでスイッチング素子31は、典型的にはトランジスタ(FET)である。デューティ制御器32は、プロセッサ10からの電圧要求信号(V*)を受け、かつ電圧検出器36を介してVoutを検出し、出力電圧(Vout)が要求された電圧となるように、スイッチング素子31をON/OFFする。
FIG. 2 shows the configuration of the
ここで、電源回路30における損失(効率(η))について説明する。電源回路30における損失として、大きく分けて、固定損と、負荷電流によって発生する損失とがある。固定損には、例えば、スイッチング素子31駆動時に生ずるスイッチング素子の駆動損失、デューティ制御器32での消費による損失がある。一方、負荷電流によって発生する損失としては、例えば、スイッチング素子31の導通損失、インダクタ33の導通損失、ダイオード34の順方向電圧降下による損失が挙げられる。固定損は、常に一定値存在するので、電源回路30の出力をゼロにしても、固定損の分による損失があるため、損失がゼロになることはない。つまり、プロセッサ10のみで消費電力を最小にしようと動作させても、そのような軽負荷時の電源回路30の動作においては、固定損が存在する分、重負荷時の電源回路30の動作よりも固定損の損失全体に対する割合が大きくなってしまい、その結果、電源回路30においては軽負荷時には高効率になり得ないことが機器全体の消費電力に影響を与えてしまう。すなわち、機器全体の消費電力の低減化を考える場合、電源回路30の電源効率を考慮した上で、消費エネルギが実質的に最も小なる領域で動作させることが必要である。
Here, the loss (efficiency (η)) in the
ここで、本実施形態での低消費電力動作の考え方について説明する。
プロセッサ10の周囲の構成だけに注目した従来の低消費電力動作では、プロセッサ10に与えられた処理に対して消費電力が小さくなるように、クロック周波数と電源電圧と(場合によっては、周波数のみ)を制御する。言い換えると、プロセッサの発熱を最小化するように、クロック周波数と電源電圧を制御する。しかしながら、負荷であるプロセッサ10を電池から見た場合、電源回路30は、理想的なものでなく、実際には、所定の電源効率ηを持つので、電池駆動時間をのばすためには、電源回路30の損失も考慮すべきである。つまり、電源回路30とプロセッサ10の両方を含めて、より消費電力が小さくなるような、周波数と電圧とを設定するのが好ましい。
本発明者は、所定のプロセッサ(ここでは、インテル社製のXscale)を用いて所定量のデータ処理を行う場合の、消費電力、電池40からの電流、電池40からの供給電力の総量(消費電力)を試算した。結果を下記表1に示す。
In the conventional low power consumption operation focusing only on the configuration around the
The inventor of the present invention has proposed a method of performing a predetermined amount of data processing using a predetermined processor (here, Xscale manufactured by Intel Corporation), the power consumption, the current from the
なお、表1において、消費電力、電池電流、処理時間、消費エネルギの値は、説明の便宜上、所定の係数を省略した相対値で表している。表1において、電源電圧(VDD)とクロック周波数(f)はプロセッサ10の仕様により決定され、それらは一対一に対応づけられている。駆動電圧(VDD)とクロック周波数(f)とから消費電力はfV2で求まる。また、電源回路30の電源効率(η)は、電源電圧(VDD)とクロック周波数(f)に応じて電源回路30の仕様により定まる。電池電流の値はfV2/ηで表すことができる。
In Table 1, the values of the power consumption, the battery current, the processing time, and the energy consumption are represented by relative values from which a predetermined coefficient is omitted for convenience of explanation. In Table 1, the power supply voltage (VDD) and the clock frequency (f) are determined by the specifications of the
ここで、周波数の違いによって生じる処理時間を400/fとして求めている。なお、処理時間の値は、駆動電圧が1.3[V]の場合の処理時間を基準として正規化して得られる相対値で示している。消費エネルギは電池電流と処理時間(相対値)の積として算出している。表1の関係をプロットしたものを図3に示す。 Here, the processing time caused by the difference in frequency is determined as 400 / f. Note that the value of the processing time is shown as a relative value obtained by normalizing the processing time when the drive voltage is 1.3 [V] as a reference. The energy consumption is calculated as the product of the battery current and the processing time (relative value). FIG. 3 shows a plot of the relationship in Table 1.
図3に示すように、プロセッサ10の消費電力を抑制しようとして、クロック周波数(f)を最も低いレベル(133MHz)に下げたとしても、消費エネルギは最小とはなっていない。これは、電源効率(η)の影響によるものである。二番目に低いクロック周波数(200MHz)での動作の場合に、最も低い消費エネルギの値を示している。従来の方法では、最も周波数を小さくして消費電力の低減を図っていたが、同図に示すように、そのような制御方法では、消費エネルギは最小とはならない場合があることが分かる。
As shown in FIG. 3, even if the clock frequency (f) is reduced to the lowest level (133 MHz) in order to suppress the power consumption of the
そこで、本実施形態では、消費エネルギが最小となる動作点を見つけ、その動作点又はその動作点を含む所定の動作領域でプロセッサ10を駆動する動作モード(最適動作モード)を設けた。この動作モードでは、プロセッサ10単体での消費電力は必ずしも最小にはならないが、プロセッサ10の処理能力との兼ね合いで、電源回路30の効率をも考慮した消費エネルギは、単に周波数を最小とする場合よりも、低減することができる。
Thus, in the present embodiment, an operation mode (optimal operation mode) is provided in which an operating point at which energy consumption is minimized is found, and the
すなわち、本実施形態の電子情報機器の場合、プロセッサ10が、上記動作点またはそれを含む動作領域で駆動する。言い換えると、プロセッサ10は、単位データ処理について消費エネルギが最小または極小となる動作領域で、演算処理をさせる機能を備えている。ここで、単位データ処理についての消費エネルギは、周波数(CLK)と、電圧(V)と、電源回路30が有する電源効率(η)とによって規定される。なお、「単位データ処理」は、一定量のデータを処理する行為であるので、クロック周波数が高くなれば、処理は早く終わり、一方、クロック周波数が低くなれば、処理は遅く終わる。
That is, in the case of the electronic information device of the present embodiment, the
図4Aに、そのような機能をプロセッサ10に実現させるための構成の一例を示す。プロセッサ10は消費エネルギ算出部10aと駆動電力制御部10bとを備える。消費エネルギ算出部10aは、種々のクロック周波数について、クロック周波数と電源電圧と電源効率とから、単位データ処理についての消費エネルギを算出する。駆動電力制御部10bは、算出した結果から、単位データ処理について消費エネルギが小となる動作領域(すなわち周波数及び電源電圧)を求め、求めた動作領域(図3の場合、200[MHz]、1.1[V])で、プロセッサ10を駆動するように、周波数制御信号及び電圧要求信号を生成し、出力する。ここで「小となる動作領域」とは、典型的には、算出した「単位データ処理についての消費エネルギ」が極小(最小)となる点、又はその点を含む所定の領域のことをいい、例えば、極小点±(極小点の周波数×25%(好ましくは10%))の領域のことをいう。図3に示した例では、例えば、200MHz±50Mzの範囲(好ましくは、200MHz±20Mz)である。
FIG. 4A shows an example of a configuration for causing the
また、電子情報機器が携帯電話のような携帯型情報処理機器である場合、その演算処理の動作は、所定の動作パターンに限られることも多い。そこで、プロセッサ10は、図4Bに示すように、その動作パターンと、その動作パターンに対する消費エネルギとを関連づけたテーブル10cを有してもよい。そのテーブル10cは、プロセッサ10の外に設けられた記憶手段に格納されておいてもよい。そして、プロセッサ10の駆動電力制御部10bは、電子情報機器の動作パターンをモニタしながら、テーブル10cを参照して、消費エネルギに応じたクロック周波数及び電源電圧を設定するように、周波数制御信号及び電圧要求信号を生成してもよい。つまり、高速な処理が要求されない所定の動作パターンに対しては、消費エネルギが最小となる最適電力モードで駆動し、別の動作パターンでは高速モードで動作させるようにしてもよい。
When the electronic information device is a portable information processing device such as a mobile phone, the operation of the arithmetic processing is often limited to a predetermined operation pattern. Thus, as illustrated in FIG. 4B, the
(実施の形態2)
本実施形態の電子情報機器は、実施の形態1で説明した電力制御を行うプロセッサであって、さらに電力消費に関する4つの動作モードを有するプロセッサを備える。
(Embodiment 2)
The electronic information device of the present embodiment is a processor that performs the power control described in the first embodiment, and further includes a processor that has four operation modes related to power consumption.
最初に動作モードについて説明する。本実施形態のプロセッサ10は動作モードとして、「高速動作モード」、「最適電力モード」、「低電力モード」、「スリープモード」の4つの動作モードを有する。それぞれの動作モードは低消費電力の要求と要求される処理能力とのバランスに基づいて切替えられる。
「高速動作モード」
プロセッサ10の能力を十分に引き出すための駆動モードであり、他のモードに比して高い周波数、高い電源電圧で駆動するモードである。そのため、消費電力はより大きくなる。処理量が多いときに本モードに切替わる。表1及び図3の例では、クロック周波数400[MHz]、駆動電圧1.3[V]での駆動となる。
「最適電力モード」
プロセッサ10と電源回路30の双方の電力消費を考慮し、電池40の消耗を最も低く抑える動作モードである。すなわち、本モードでは、クロック周波数、電源電圧、電源回路の効率により定まる最も消費電力の低くなる電力領域でプロセッサ10を駆動する。表1及び図3の例では、消費エネルギが最小となるクロック周波数200[MHz]、電源電圧1.1[V]での駆動となる。
「低電力モード」
実行すべき処理を待っている状態(例えば、コマンド入力待ち状態)にあるときに用いられる。最適電力モードよりも低いクロック周波数、電源電圧でプロセッサ10を駆動するモードである。表1及び図3の例では、最小となるクロック周波数133[MHz]、電源電圧0.935[V]での駆動となる。
「スリープモード」
プロセッサがスリープ状態にあるときの動作モードであり、エネルギ消費の瞬時値が最小となるモードである。クロック周波数、電源電圧は低電力モードと同じであるが、間欠的に低電力モードが実行される。
First, the operation mode will be described. The
"High-speed operation mode"
This is a drive mode for fully exploiting the performance of the
"Optimal power mode"
This is an operation mode in which the consumption of the
"Low power mode"
Used when waiting for a process to be executed (for example, a command input waiting state). In this mode, the
"sleep mode"
This is an operation mode when the processor is in the sleep state, in which the instantaneous value of energy consumption is minimized. The clock frequency and the power supply voltage are the same as in the low power mode, but the low power mode is executed intermittently.
図5に、設定値テーブル51に格納される、各モードに対するクロック周波数、電源電圧の設定値の例を示す。 FIG. 5 shows an example of the set values of the clock frequency and the power supply voltage for each mode stored in the set value table 51.
図6のフローチャートを用いてプロセッサ10による動作モードの設定処理について説明する。本処理は所定のサイクルで周期的に実行される。
最初に、プロセッサ10がこれから実行しようとする処理の量(処理量)を求める(S11)。処理量(負荷量)については、例えば、処理しようとするコマンドについて処理量テーブル53を参照することによりそのコマンドに対する処理量を求める。次に、処理量が0か否かを判断し(S12)、処理量が0であれば動作モードをスリープモードに設定する(S13)。
The operation mode setting process by the
First, the amount of processing (processing amount) to be executed by the
処理量が0でない場合、電池40の電圧を検出して、その残量を検出し(S14)、電池40の残量が十分にあるか否かを判断する(S15)。
If the processing amount is not 0, the voltage of the
残量が十分にないとき(所定量に満たないとき)は、動作モードとして、低い電源電圧で駆動する低電力モードに設定する(S16)。低電力モードに設定する理由は、電池40の残量が少なく、電池40が高い電源電圧を供給できないからである。図7は、電池の残量と、電池から引き出せる電流(放電電流)の一般的な関係を示した図である。同図における放電条件は、定電流放電で温度は20℃である。同図に示すように、電池の残量と放電電流に応じて電池の出力電圧は決定されるため、以上のように電池の残量を考慮して動作モードを設定することが望ましい。低電力モードに設定されると、設定値テーブル51から低電力モード用のクロック周波数、電源電圧の設定値が読み出される。
When the remaining amount is not sufficient (when the remaining amount is less than the predetermined amount), the operation mode is set to a low power mode in which the device is driven with a low power supply voltage (S16). The reason for setting the low power mode is that the remaining amount of the
一方、電池の残量が十分にあるとき(所定量以上のとき)は、ユーザの指示が高速処理を要求しているか否かを判断し(S17)、ユーザの指示が高速処理を要求していれば高速動作モードに設定し(S18)、ユーザの指示が高速処理を要求していなければ最適電力モードに設定する(S19)。ユーザの指示は入力操作部60を介して入力される。このように、ユーザの指示により高速動作モードに設定するか否かの判断を行っているのは、処理量が多い場合、最適電力モードでは多大な時間がかかる場合があり、その場合に電池の消耗を優先させるか、処理時間を優先させるかはユーザの意思による方がユーザにとって都合がよいからである。
On the other hand, when the remaining amount of the battery is sufficient (when it is equal to or more than the predetermined amount), it is determined whether or not the user's instruction requires high-speed processing (S17), and the user's instruction requires high-speed processing. If it is, the high-speed operation mode is set (S18), and if the user's instruction does not request high-speed processing, the optimum power mode is set (S19). The user's instruction is input via the
次に、図8のフローチャートを用いてプロセッサ10による電源回路30の制御を説明する。本処理は動作モードが新たに設定された場合又は変更された場合に実行される。
Next, control of the
上記のようにして動作モードが設定されると、設定値テーブル51を参照し、設定された動作モードに応じて、クロック周波数及び電源電圧の設定値が読み出される(S31)。読み出したクロック周波数の設定値に基づいて、クロック発振器20に周波数制御信号を出力する(S32)。クロック発振器20はこれにより、周波数制御信号に応じた周波数のクロック信号を出力する。さらに、読出した電源電圧の設定値に基づいて電源回路30に電圧要求信号を出力する(S33)。電源回路30はこれにより電圧要求信号に応じた電源電圧を出力する。以上の処理により、プロセッサ10は設定された動作モードで駆動されることになる。
When the operation mode is set as described above, the set values of the clock frequency and the power supply voltage are read out according to the set operation mode with reference to the set value table 51 (S31). A frequency control signal is output to the
(実施の形態3)
上述の実施形態では、電源回路40の効率ηを考慮して消費エネルギが最小となるような動作モードを設定している。しかし、電源回路40の効率ηは周囲温度に応じて変動することが知られている。本実施形態では、温度変動を考慮した最適電力モードの設定値の決定方法を説明する。
(Embodiment 3)
In the above embodiment, the operation mode is set such that the energy consumption is minimized in consideration of the efficiency η of the
温度変動を考慮した設定値の決定を可能とするために、図9に示すような最適電力モード用設定値テーブル55を新たに設ける。最適電力モード用設定値テーブル55はデータ格納部50に格納される。最適電力モード用設定値テーブル55は、電源回路40の温度と、その温度において消費エネルギの最小点またはその近傍を与えるクロック周波数と電源電圧の設定値とを関連づけて管理している。これらの値は事前に実験により求めておく。
In order to enable setting values to be determined in consideration of temperature fluctuations, an optimum power mode setting value table 55 as shown in FIG. 9 is newly provided. The optimum power mode setting value table 55 is stored in the
図10のフローチャートを用いて、温度変動を考慮した最適電力モードにおける設定値の決定処理を説明する。最初に、電源回路30の周囲の温度をサーミスタ等の温度検出素子を用いて検出する(S41)。そして、最適電力モード用設定値テーブル55を参照し、検出した温度に関連づけられた、クロック周波数及び電源電圧の設定値を取得する(S42)。
With reference to the flowchart of FIG. 10, a description will be given of a process of determining a set value in the optimal power mode in consideration of temperature fluctuation. First, the temperature around the
以上のように温度変動に応じて設定値を最適化することにより、実際の使用環境に最適な設定が可能となる。また、上記のような設定値の最適化は、電子情報機器の電源オン時に行えばよいと考えられるが、定期的にまたは所定処理の出現毎に実施するようにしてもよい。 As described above, by optimizing the set value according to the temperature fluctuation, it is possible to set the optimum value for the actual use environment. It is considered that the above-described optimization of the set value may be performed when the power of the electronic information device is turned on. However, the optimization may be performed periodically or each time a predetermined process appears.
(実施の形態4)
温度変動を考慮した最適電力モードの設定値の決定方法の別の例を図11のフローチャートを用いて説明する。以下では、実際に測定したプロセッサ10の動作電力に基づいて最適化を行っている。
(Embodiment 4)
Another example of the method of determining the set value of the optimum power mode in consideration of the temperature fluctuation will be described with reference to the flowchart of FIG. In the following, optimization is performed based on the actually measured operating power of the
図11において、最初にプロセッサ10の動作電力(P)を測定する(S51)。プロセッサ10の電力Pは、例えば、プロセッサ10へ給電する電源回路30の入出力電圧Vin、Voutを監視し、次式で測定できる。
P=Vin*Iin/Vout*Iout
In FIG. 11, first, the operating power (P) of the
P = Vin * Iin / Vout * Iout
次に、クロック周波数(f)を変化させながら、複数の周波数に対して単位処理量当りの消費エネルギを次式で算出する(S52)。
単位処理量当りの消費エネルギ = 動作電力(P)/クロック周波数(f)
Next, while changing the clock frequency (f), the energy consumption per unit processing amount for a plurality of frequencies is calculated by the following equation (S52).
Energy consumption per unit processing amount = Operating power (P) / clock frequency (f)
算出した複数の単位処理量当りの消費エネルギのうち、最小の消費エネルギとなるものを特定し、そのときのクロック周波数(f)を設定値として決定する(S53)。そして決定したクロック周波数に基づいて電源電圧(VDD)の設定値を決定する(S54)。 Of the plurality of calculated energy consumptions per unit processing amount, the one with the minimum energy consumption is specified, and the clock frequency (f) at that time is determined as a set value (S53). Then, the set value of the power supply voltage (VDD) is determined based on the determined clock frequency (S54).
(実施の形態5)
実施の形態1の電子情報機器において、図12に示すようにプロセッサ10は電源回路30に接続される電池40の充電状態をモニタするようにしてもよい。図7に示すように、電池30は、使用する条件(図7中では、3つの電流値の線を明示)によって履歴が異なるので、そのような電池40の充電状態を考慮しながら、プロセッサ10を動作させるのは好ましいからである。電池40の充電状態は電池40の電圧(V)、電流(I)、温度(T)に基づいて判断できる。このとき、プロセッサ10は電池40の充電状態に応じてプロセッサ10の動作を制御する。
(Embodiment 5)
In the electronic information device of the first embodiment, the
図3に示した例においては、省消費電力の観点からは200MHzで動作させるのがよいが、電池状態(すなわち、そのときの電池状態から得られる電圧)の観点から、電池30の容量を考慮して動作可能な範囲を見つけ出し(または、予め求めておいて)、その動作可能な範囲内の所定の周波数で動作させるようにしてもよい。
In the example shown in FIG. 3, it is preferable to operate at 200 MHz from the viewpoint of power saving, but from the viewpoint of the battery state (that is, the voltage obtained from the battery state at that time), the capacity of the
表1に示す電池電流(fV2/η)に基づいて放電電流を算出し、電池40の電圧、電流、温度に基づいて容量(充電状態)(図3の横軸の値)を求めることにより、例えば、図3から、そのとき得られる最大電圧が求められる。
The discharge current is calculated based on the battery current (fV 2 / η) shown in Table 1, and the capacity (charged state) (the value on the horizontal axis in FIG. 3) is obtained based on the voltage, current, and temperature of the
最大電圧を求めた結果、最適電力モードで動作中であっても、電池40の充電状態が低くなり、最適電力モードに必要な電圧を継続して得ることが期待できない場合には、強制的に低電力モードに移行するようにしてもよい。
As a result of obtaining the maximum voltage, even when the
(変形例)
以上説明した実施形態1〜5の構成によれば、プロセッサ10が、動作途中で動作周波数および駆動電圧の少なくとも一つを変えることが可能なプロセッサであるため、通常レベルの消費電力の低減が図れるだけでなく、そのプロセッサの動作周波数(クロック周波数)と、電源電圧と、プロセッサに電圧を印加する電源が有する電源効率とを考慮した上で、単位データ量を処理する際に、実質的に最も消費エネルギが小となる動作領域で、プロセッサの演算処理を行わせることができる。このため、従来のプロセッサのみに注目した省電力設計では実現困難だった、より消費電力の少ない電子情報機器を実現することができる。
(Modification)
According to the configurations of the first to fifth embodiments described above, the
なお、消費エネルギが小となる動作領域において行う演算処理は、所定時間内での処理の完了が要求されない非リアルタイム処理(例えば、ダウンロード処理、静止画の表示処理、撮影した画像の記録)であることが好ましい。その理由は、所定時間内での処理の完了が要求されるリアルタイム処理(例えば、音声通話処理、動画の表示処理)は、消費電力のことを考えて、その処理を遅くしたとすれば、本来行わなければならない処理に支障がでるからである。 The arithmetic processing performed in the operation area where the energy consumption is small is a non-real-time processing that does not require the completion of the processing within a predetermined time (for example, download processing, display processing of a still image, recording of a captured image). Is preferred. The reason is that real-time processing (for example, voice call processing and moving image display processing) that requires completion of processing within a predetermined time is originally considered to be slow if the processing is delayed in consideration of power consumption. This is because the processing to be performed is hindered.
また、非リアルタイム処理においては、消費エネルギが実質的に最小となる周波数(図3の例では、200MHz)よりも低い周波数領域には低下できないようにし、処理を終えた後はクロック停止や電源停止などのスリープモードにCPUの状態を切り替えるようにしてもよい。 Further, in the non-real-time processing, the power consumption cannot be reduced to a frequency region lower than the frequency (200 MHz in the example of FIG. 3) at which the energy consumption is substantially minimized. The state of the CPU may be switched to a sleep mode such as.
なお、上記の実施形態の電子情報機器には、ノートパソコン、携帯電話、PDA、コンピュータ、デジタルカメラ、その他の、情報を電子的に処理する情報処理装置が含まれる。商用電源に接続可能な電子情報機器であっても、機器全体の省電力化は例えば電気代の節約の効果があるからである。電池を内蔵して、商用電源に接続せずに、携帯する機器(携帯機器)の方が、本発明の効果は顕著になる。 Note that the electronic information devices of the above embodiments include notebook computers, mobile phones, PDAs, computers, digital cameras, and other information processing devices that process information electronically. This is because, even for an electronic information device that can be connected to a commercial power source, power saving of the entire device has an effect of, for example, saving electricity costs. The effect of the present invention is more remarkable in a device (portable device) which has a built-in battery and is not connected to a commercial power supply and is carried.
また、電源回路30の出力は、それを使用する電子情報機器によって適時設定されるものであるが、例えば、1.2V〜15Vである。電池40も、それを使用する電子情報機器にあわせて好適なものが選定されてよい。ただし、寸法やコスト等の現実の問題を無視すれば、原理的には、電池40は、要求される電圧を供給できるものであれば、その種類は限定されず、一次電池、二次電池、燃料電池でもよく、あるいは、リチウムイオン電池でも、Ni−水素電池でも、アルカリ電池でも、マンガン電池でもよい。
The output of the
以上、本発明の好ましい例について説明したが、こうした記述は限定事項ではなく、勿論、種々の変形が可能である。 As described above, the preferred examples of the present invention have been described. However, such description is not a limitation and, of course, various modifications can be made.
本発明は、駆動周波数及び電源電圧の制御が可能なプロセッサを備えた電子情報機器に適用でき、特に、携帯情報端末のような限られた容量の電源から電源電圧が供給されるプロセッサを含む電子情報機器に有用である。 INDUSTRIAL APPLICABILITY The present invention can be applied to an electronic information device including a processor capable of controlling a driving frequency and a power supply voltage, and in particular, an electronic device including a processor to which a power supply voltage is supplied from a limited power supply such as a portable information terminal. Useful for information equipment.
10 プロセッサ(演算器)
20 クロック発振器
21 分周回路
22 発振回路
30 電源回路
40 電池
50 データ格納部
60 入力操作部
70 表示部
10. Processor (arithmetic unit)
Claims (9)
前記周波数と、前記電源電圧と、前記電源回路の電源効率とによって規定される、単位データ処理に対する消費エネルギがその最小値を含む所定範囲内の値となるように、前記クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する
ことを特徴とするプロセッサ。 A processor that operates at the frequency of the clock signal supplied from the clock oscillator, operates at the power supply voltage supplied from the power supply circuit, and can control the frequency of the clock signal and the power supply voltage,
The frequency supplied by the clock oscillator so that the energy consumption for unit data processing is defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit within a predetermined range including the minimum value. And a power supply voltage supplied by the power supply circuit.
前記消費エネルギがその最小値を含む所定範囲内の値となるように、前記クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する手段と
を備えたことを特徴とする請求項1記載のプロセッサ。 Means for calculating the energy consumption for the unit data processing, based on the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit,
Means for controlling a frequency supplied by the clock oscillator and a power supply voltage supplied by the power supply circuit so that the consumed energy is a value within a predetermined range including the minimum value. The processor of claim 1.
該記憶手段に格納されたテーブルに基づき、前記消費エネルギがその最小値を含む所定範囲内の値となるように、前記クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する手段と
を備えたことを特徴とする請求項1記載のプロセッサ。 The processor is a storage unit in which a table that stores the energy consumption defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit in association with predetermined data processing is recorded,
Means for controlling a frequency supplied by the clock oscillator and a power supply voltage supplied by the power supply circuit, based on a table stored in the storage means, such that the consumed energy falls within a predetermined range including the minimum value. The processor according to claim 1, further comprising:
電源回路と、
請求項1ないし7のいずれか1つに記載のプロセッサと
を含むことを特徴とする電子情報機器。 A clock oscillator,
Power supply circuit,
An electronic information device comprising: the processor according to claim 1.
前記周波数と、前記電源電圧と、前記電源回路の電源効率とによって規定される、単位データ処理に対する消費エネルギが最小値又はその最小値を含む所定範囲内の値となるように、前記クロック発振器が供給する周波数及び前記電源回路が供給する電源電圧を制御する
ことを特徴とするプロセッサの駆動方法。
A method of operating a processor that operates at a frequency of a clock signal supplied from a clock oscillator, operates at a power supply voltage supplied from a power supply circuit, and controls a frequency of the clock signal and the power supply voltage,
The clock oscillator is configured such that the energy consumption for unit data processing, which is defined by the frequency, the power supply voltage, and the power supply efficiency of the power supply circuit, is a minimum value or a value within a predetermined range including the minimum value. A method for driving a processor, comprising: controlling a supplied frequency and a power supply voltage supplied by the power supply circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054270A JP4360938B2 (en) | 2003-03-18 | 2004-02-27 | Processor, driving method thereof, and electronic information processing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073838 | 2003-03-18 | ||
JP2004054270A JP4360938B2 (en) | 2003-03-18 | 2004-02-27 | Processor, driving method thereof, and electronic information processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004303206A true JP2004303206A (en) | 2004-10-28 |
JP2004303206A5 JP2004303206A5 (en) | 2007-01-18 |
JP4360938B2 JP4360938B2 (en) | 2009-11-11 |
Family
ID=33421805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054270A Expired - Fee Related JP4360938B2 (en) | 2003-03-18 | 2004-02-27 | Processor, driving method thereof, and electronic information processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4360938B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006134325A (en) * | 2004-11-08 | 2006-05-25 | Thomson Licensing | Electrical supply apparatus and electrical power supply module |
WO2006080377A1 (en) * | 2005-01-31 | 2006-08-03 | Konica Minolta Medical & Graphic, Inc. | Radiation image detector and radiation imaging system |
JP2006302059A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Ltd | Composit type computing device and its management method |
JP2008139979A (en) * | 2006-11-30 | 2008-06-19 | Casio Comput Co Ltd | Mobile terminal |
JP2009003874A (en) * | 2007-06-25 | 2009-01-08 | Kyocera Corp | Information processor |
JP2010277350A (en) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | Electronic device |
JP2010539610A (en) * | 2007-09-29 | 2010-12-16 | インテル・コーポレーション | System and method for voltage regulator communication |
JP2011165215A (en) * | 2011-05-17 | 2011-08-25 | Sony Computer Entertainment Inc | Power supply and electronic equipment using the same |
JP2012113724A (en) * | 2006-05-11 | 2012-06-14 | Intel Corp | Electric power reduction method, device, readable medium, and system |
JP2012150815A (en) * | 2011-01-14 | 2012-08-09 | Apple Inc | Coordination of performance parameters in multiple circuits |
JP2013524367A (en) * | 2010-04-07 | 2013-06-17 | アップル インコーポレイテッド | System hardware automatic performance state transition for processor sleep and wake events |
JP2015036864A (en) * | 2013-08-12 | 2015-02-23 | 富士通株式会社 | Electronic device |
JP2015130730A (en) * | 2014-01-07 | 2015-07-16 | 日本電気株式会社 | Power control unit, power control method, and program |
US20150286257A1 (en) * | 2014-04-08 | 2015-10-08 | Qualcomm Incorporated | Energy efficiency aware thermal management in a multi-processor system on a chip |
JP2022015605A (en) * | 2020-07-09 | 2022-01-21 | 富士通株式会社 | Information processing apparatus and control method in information processing apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9936147B2 (en) * | 2014-03-28 | 2018-04-03 | Varex Imaging Corporation | Low power standby mode in wireless imagers |
-
2004
- 2004-02-27 JP JP2004054270A patent/JP4360938B2/en not_active Expired - Fee Related
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006134325A (en) * | 2004-11-08 | 2006-05-25 | Thomson Licensing | Electrical supply apparatus and electrical power supply module |
WO2006080377A1 (en) * | 2005-01-31 | 2006-08-03 | Konica Minolta Medical & Graphic, Inc. | Radiation image detector and radiation imaging system |
JP4555140B2 (en) * | 2005-04-22 | 2010-09-29 | 株式会社日立製作所 | Compound computer apparatus and management method thereof |
JP2006302059A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Ltd | Composit type computing device and its management method |
US7840824B2 (en) | 2005-04-22 | 2010-11-23 | Hitachi, Ltd. | Multiple computer system equipped with a management module determining number of power supply modules to be operated based upon system information |
JP2012113724A (en) * | 2006-05-11 | 2012-06-14 | Intel Corp | Electric power reduction method, device, readable medium, and system |
JP2008139979A (en) * | 2006-11-30 | 2008-06-19 | Casio Comput Co Ltd | Mobile terminal |
JP2009003874A (en) * | 2007-06-25 | 2009-01-08 | Kyocera Corp | Information processor |
JP2010539610A (en) * | 2007-09-29 | 2010-12-16 | インテル・コーポレーション | System and method for voltage regulator communication |
JP2010277350A (en) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | Electronic device |
JP2013524367A (en) * | 2010-04-07 | 2013-06-17 | アップル インコーポレイテッド | System hardware automatic performance state transition for processor sleep and wake events |
JP2012150815A (en) * | 2011-01-14 | 2012-08-09 | Apple Inc | Coordination of performance parameters in multiple circuits |
US8468373B2 (en) | 2011-01-14 | 2013-06-18 | Apple Inc. | Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state |
JP2011165215A (en) * | 2011-05-17 | 2011-08-25 | Sony Computer Entertainment Inc | Power supply and electronic equipment using the same |
JP2015036864A (en) * | 2013-08-12 | 2015-02-23 | 富士通株式会社 | Electronic device |
JP2015130730A (en) * | 2014-01-07 | 2015-07-16 | 日本電気株式会社 | Power control unit, power control method, and program |
US20150286257A1 (en) * | 2014-04-08 | 2015-10-08 | Qualcomm Incorporated | Energy efficiency aware thermal management in a multi-processor system on a chip |
JP2017513146A (en) * | 2014-04-08 | 2017-05-25 | クアルコム,インコーポレイテッド | Energy efficiency aware thermal management in multiprocessor system on chip |
US9823673B2 (en) * | 2014-04-08 | 2017-11-21 | Qualcomm Incorporated | Energy efficiency aware thermal management in a multi-processor system on a chip based on monitored processing component current draw |
US9977439B2 (en) | 2014-04-08 | 2018-05-22 | Qualcomm Incorporated | Energy efficiency aware thermal management in a multi-processor system on a chip |
JP2022015605A (en) * | 2020-07-09 | 2022-01-21 | 富士通株式会社 | Information processing apparatus and control method in information processing apparatus |
JP7547817B2 (en) | 2020-07-09 | 2024-09-10 | 富士通株式会社 | Information processing device and control method for information processing device |
Also Published As
Publication number | Publication date |
---|---|
JP4360938B2 (en) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7206949B2 (en) | System and method for controlling a clock oscillator and power supply voltage based on the energy consumed for processing a predetermined amount of data | |
JP4360938B2 (en) | Processor, driving method thereof, and electronic information processing apparatus | |
JP6262478B2 (en) | Power supply circuit and its control circuit, electronic equipment | |
US7535122B2 (en) | Various methods and apparatuses for a multiple input-voltage-level voltage-regulator and a multiple voltage-level DC power supply | |
US7446432B2 (en) | Electronic device having path of power supplied to display part switched according to whether external power is supplied | |
US7262588B2 (en) | Method and apparatus for power supply controlling capable of effectively controlling switching operations | |
US7898235B2 (en) | Method and apparatus to control voltage conversion mode | |
US7574617B2 (en) | Electronic device and control method thereof | |
US7688046B2 (en) | Power converters having varied switching frequencies | |
US7786696B2 (en) | Battery pack charged by external power generator and supplying discharge power to external load in parallel to external power generator | |
JP4553879B2 (en) | Electronics | |
US8046612B2 (en) | Power control system and method for controlling power adapter to input power to portable electronic device | |
KR20170103230A (en) | Electronic apparatus, method for controlling charge and computer-readable recording medium | |
JP2012100522A (en) | Dc-dc converter, semiconductor device, and power generator | |
US9032228B2 (en) | Standby power reducing apparatus | |
US20110233999A1 (en) | METHOD TO REDUCE SYSTEM IDLE POWER THROUGH SYSTEM VR OUTPUT ADJUSTMENTS DURING S0ix STATES | |
US20070035277A1 (en) | Recharging apparatus capable of selectively enabling or interrupting recharging procedure for rechargeable battery in portable electronic device and recharging method thereof | |
JP2008141845A (en) | Power supply control device, electronic apparatus and power supply control method | |
US20040085045A1 (en) | Electronic device | |
US8411419B2 (en) | Electronic apparatus to which AC adaptor can be connected | |
JP4718825B2 (en) | Power consumption control method and electronic device and electronic device system using the same | |
JP4709306B2 (en) | Power consumption control method and electronic device and electronic device system using the same | |
KR20210155842A (en) | Dc-dc converting apparatus for fast wake-up in electronic device and operation method thereof | |
JP5905300B2 (en) | Digital control power supply | |
JP2000253670A (en) | High frequency wave power converting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061128 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4360938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |