JP2004296738A - Method for manufacturing solid state imaging device - Google Patents

Method for manufacturing solid state imaging device Download PDF

Info

Publication number
JP2004296738A
JP2004296738A JP2003086335A JP2003086335A JP2004296738A JP 2004296738 A JP2004296738 A JP 2004296738A JP 2003086335 A JP2003086335 A JP 2003086335A JP 2003086335 A JP2003086335 A JP 2003086335A JP 2004296738 A JP2004296738 A JP 2004296738A
Authority
JP
Japan
Prior art keywords
spacer
solid
glass substrate
state imaging
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003086335A
Other languages
Japanese (ja)
Other versions
JP3955541B2 (en
Inventor
Yoshihisa Negishi
能久 根岸
Hiroshi Maeda
弘 前田
Kazuhiro Nishida
和弘 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2003086335A priority Critical patent/JP3955541B2/en
Publication of JP2004296738A publication Critical patent/JP2004296738A/en
Application granted granted Critical
Publication of JP3955541B2 publication Critical patent/JP3955541B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a solid state imaging device in which the need for cleaning work is eliminated after residual organic matters are removed. <P>SOLUTION: A wafer for a spacer is pasted with an adhesive to a glass substrate, i.e. the substrate of cover glass for protecting the upper part of a solid state image sensor. The wafer for a spacer is applied with a resist mask and then etched to form a spacer for protecting the circumference of the solid state image sensor on the glass substrate. Organic matters, e.g. the adhesive and the resist mask remaining on the glass substrate after etching are removed by ashing which causes neither contamination nor damage to the glass substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ウエハレベルチップサイズパッケージ構造が用いられた固体撮像装置の製造方法に関するものである。
【0002】
【従来の技術】
銀塩フイルムの代わりに固体撮像装置と半導体メモリとを使用したデジタルカメラが普及している。また、固体撮像装置と半導体メモリとを組み込むことで、手軽に撮影を行なえるようにした携帯電話や、電子手帳等の小型電子機器も普及している。そのため、固体撮像装置の小型化が望まれている。
【0003】
固体撮像装置を小型化する実装方式の一つとして、パッケージを使用せずにウエハレベルで固体撮像装置の実装を完了するウエハレベルチップサイズパッケージ構造(以下、ウエハレベルCSPと略称する)がある(例えば、特許文献1参照)。このウエハレベルCSPを用いた固体撮像装置は、固体撮像素子チップの上面に、固体撮像素子の周囲を取り囲むようにスペーサーを配し、このスペーサーの上に固体撮像素子を封止するカバーガラスを取り付けて固体撮像装置を形成している。
【0004】
上記固体撮像装置の後工程は、次のようにして行なわれる。まず、カバーガラスの基材となる透明なガラス基板に、スペーサーの基材となる無機材料基板、例えばシリコンウエハ(以下、スペーサ用ウエハと呼称する)を接着剤等で貼り合わせる。このスペーサ用ウエハに、フォトリソグラフィを用いてスペーサーの形状のレジストマスクを形成し、レジストマスクで覆われていない部分をエッチングする。これにより、ガラス基板上に多数のスペーサーが形成される。各スペーサーの端面に接着剤を塗布し、多数の固体撮像素子が形成されているチップ用ウエハにガラス基板を貼り合わせる。その後、ガラス基板とウエハとをダイシングすることで、多数のウエハレベルCSP構造の固体撮像装置が完成する。
【0005】
【特許文献1】
特開2002−231921号公報
【0006】
【発明が解決しようとする課題】
エッチングによってスペーサーが形成された後のガラス基板とスペーサーの裏面には、レジストマスクと接着剤とが残留している。これらの残留有機物は、ガラス基板とチップ用ウエハとを貼り合わせる前に除去しなければならない。カバーガラスは、固体撮像素子の受光を妨げないように清浄であることが求められる。そのため、残留有機物の除去方法によってはガラス基板に傷や汚れがつくため、ガラス基板の清浄工程を工夫する必要がある。この清浄工程は、固体撮像装置の製造工数及びコストを増加させる。上記特許文献1には、ガラス基板からレジストマスクと接着剤とを除去する方法が開示されておらず、接着剤とレジストマスクとの除去後にガラス基板を清浄な状態で維持できる方法の開発が望まれていた。
【0007】
本発明は、上記課題を解決するためのもので、残留有機物の除去後の清浄作業が不用となる固体撮像装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明の固体撮像装置の製造方法は、多数のスペーサーが形成された透明基板から接着剤とマスクとを除去する際に、アッシング、又はウエット処理を使用するようにしたものである。これによれば、残留有機物を効率よく除去し、かつ除去後の清浄作業を必要としないため、製造工数及びコストを低減することができる。また、アッシングによって残留有機物の除去を行なう場合には、アッシング適性の高い接着剤を用いる。
【0009】
【発明の実施の形態】
図1及び図2は、本発明の製造方法によって製造されたウエハレベルCSP構造の固体撮像装置の外観形状を示す斜視図、及び要部断面図である。固体撮像装置2は、固体撮像素子3が設けられた矩形状の固体撮像素子チップ4と、固体撮像素子3を取り囲むようにチップ4上に取り付けられた枠形状のスペーサー5と、このスペーサー5の上に取り付けられて固体撮像素子3を封止するカバーガラス6とからなる。
【0010】
固体撮像素子チップ4は、矩形のシリコン基板4aと、このシリコン基板4a上に形成された固体撮像素子3と、固体撮像装置2が組み込まれる電子機器との接続に用いられる複数個の接続端子8とからなる。この固体撮像素子チップ4は、チップ用ウエハ上に多数の固体撮像素子3及び接続端子8を形成し、ウエハを各固体撮像素子3毎にダイシングして形成される。シリコン基板4aの厚みは、例えば300μm程度となる。
【0011】
固体撮像素子3は、例えば、CCDからなる。このCCDの上には、カラーフイルタやマイクロレンズが積層されている。接続端子8は、例えば、導電性材料を用いてシリコン基板4aの上に印刷により形成されている。接続端子8と固体撮像素子3との間は、シリコン基板4a上に形成された配線層により接続されている。スペーサー5は、無機材料、例えばシリコンで形成されており、幅寸法が例えば200μm程度、厚みが10〜200μm程度とされる。カバーガラス6には、CCDのフォトダイオードの破壊を防止するために、透明なα線遮蔽、又は自身からα線を発生しないガラスが用いられている。カバーガラス6は、固体撮像装置2を補強する機能も有しており、例えば500μm程度の厚みとされる。
【0012】
図3は、上記固体撮像装置の後工程を示すフローチャートであり、「ガラス基板上へのスペーサーの形成(第1工程)」、「ガラス基板とチップ用ウエハとの貼り合わせ(第2工程)」、「ダイシング(第3工程)」からなる。図4は、第1工程の第1〜第5ステップを示すフローチャートである。図5(A)に示すように、第1ステップでは、カバーガラス6の基材となるウエハ状のガラス基板10と、スペーサー5の基材となるスペーサ用ウエハ11とが接着剤12によって貼り合わされる。
【0013】
ガラス基板10とスペーサ用ウエハ11には、厚めのもの(例えば、スペーサ用ウエハ11の場合、φ6インチサイズのシリコンウエハであればt625μmの標準ウエハ)が使用される。そして、両者を貼り合わせた後に、第2ステップにおいて研削,研磨することで、必要な厚みのガラス基板10とスペーサ用ウエハ11とを得ることができる。これにより、材料コストを抑えることができ、かつハンドリング性を向上させることができる。
【0014】
接着剤12は、スピンコート法などを用いてガラス基板10に薄く(例えば、t10μm以下)均一に塗布する必要があるため、500cps以下の低粘度なものが好ましい。接着剤12の種類としては、熱硬化型(常温型)やUV硬化型等がポピュラーである。しかし、α線遮蔽機能を有するガラス基板10は、シリコンからなるスペーサ用ウエハ11と熱膨張係数が異なるため、接着剤12の加熱硬化時にガラス基板10やスペーサ用ウエハ11に反りや破損が生じることがある。そのため、本実施形態では、接着剤12としてUV硬化型接着剤を用いている。このUV硬化型接着剤は、ガラス基板10側から紫外線を照射して硬化させることができるので、短時間でガラス基板10とスペーサ用ウエハ11とを貼り合わせることができる。
【0015】
また、ガラス基板10とスペーサ用ウエハ11との貼り合わせに用いる接着剤12の選択基準として、除去適性を挙げることもできる。詳しくは第5ステップで説明するが、本実施形態では、アッシングによってガラス基板10上に残った不用な接着剤12を除去するようにしている。そのため、アッシングによって除去しやすい接着剤として低分子量の接着剤を選択することも、固体撮像装置2の製造効率化に対して有効である。
【0016】
また、低分子量の接着剤以外でアッシングによる除去効率のよい接着剤としては、C=C結合を含まない、又は結合割合の少ない接着剤を選択することができる。これは、C=Cの結合力は、酸素プラズマによる分解エネルギーでも断ち切ることが容易ではないためである。
【0017】
ガラス基板10とスペーサ用ウエハ11との貼り合わせには、アライメント貼付け装置が使用される。アライメント貼付け装置は、スピンコート法を用いてガラス基板10の上面に接着剤12を塗布し、このガラス基板10上に、オリフラによってXY方向及び回転方向の位置調整が行なわれたスペーサ用ウエハ11を重ね合わせ、その後にガラス基板10から紫外線を照射して接着剤12を硬化させる。
【0018】
なお、ガラス基板10とスペーサ用ウエハ11との貼り合わせの際に、両者の間に気泡や空隙が生じてはならない。これは、接着剤12の層はガラス基板10とスペーサ用ウエハ11とを貼り合わせるだけではなく、固体撮像素子3を確実に封止するという機能をも果たさなければならないためである。そのため、アライメント貼付け装置は、ガラス基板10とスペーサ用ウエハ11との貼り合わせを、減圧〜真空状態(例えば、10Torr以下)の作業環境を形成することのできるチャンバー内で実施する。また、ガラス基板10とスペーサ用ウエハ11との貼り合わせには、接着剤や介在物を全く使用しない陽極接合,フュージョン接合,直接接合,常温接合等を用いてもよい。
【0019】
図5(B)に示すように、第2ステップでは、貼り合わされたガラス基板10とスペーサ用ウエハ11との厚み寸法を薄くする研削,研磨が行なわれる。なお、完成後の厚みのガラス基板10及びスペーサ用ウエハ11を使用することもでき、この場合には、研削,研磨を目的とする第2ステップを省略することができる。
【0020】
図5(C)に示すように、第3ステップでは、スペーサ用ウエハ11の上面にレジストマスク15が作成される。このレジストマスク15の作成は、周知のフォトリソグラフィ技術が用いられる。まず、スペーサ用ウエハ11の上に未露光のレジストが塗布される。次いで、スペーサー5のパターンが形成された露光マスクを介してレジストを露光し、現像処理する。これにより、スペーサ用ウエハ11の上には、スペーサー5の形状をしたレジストマスク15が多数形成される。
【0021】
なお、レジストマスク15の厚みとしては、第4ステップのドライエッチングでスペーサ用ウエハ11を貫通エッチングする際に、レジストマスク15そのものがエッチングガスで消耗されないだけの厚みを形成しておく必要がある。また、このレジストマスク15の作成時には、スペーサー5のパターンだけではなく、アライメントマークや、ウエハの外周に設けられる外周リングのレジストパターンも形成される。
【0022】
図5(D)に示すように、第4ステップでは、エッチングによってガラス基板10上に多数のスペーサー5が形成される。スペーサー5の作成に使用できるエッチング方法としては、例えば、異方性ドライエッチングがあり、塩素系又はフッ素系のエッチングガスを使用することができる。異方性ドライエッチングを行なう装置としては、平行平板型のRIE(リアクティブ・イオン・エッチング)が一般的であるが、スペーサー5の高さが100μmを超えるような場合には、寸法精度を維持しかつ高生産性を確保するために、ICP(誘導結合型プラズマ)型ドライエッチャを使用するとよい。
【0023】
更に、スペーサー5の側面の直角度を±5°以下に抑える必要がある場合には、側面のサイドエッチングを防止しつつ、垂直方向の加工を進めることができるBoschプロセスを利用するとよい。このBoschプロセスは、エッチングと、このエッチングによって浸食されないポリマーをワーク全体にコーティングするデポジションという作業とを交互に繰り返すプロセスをいう。Boschプロセスをスペーサー5の製造に使用すると、デポジション工程でコーティングしたポリマーがガラス基板10の表面に残り(以下、ポリマー残渣と呼ぶ)ガラス基板10の透明性が損なわれてしまう。そのため、このポリマー残渣を無くすために、スペーサー5の加工終了間際のデポジション工程で、ポリマーのコーティングレベルを低くするとよい。また、このコーティングレートの低下に合わせて、エッチングレートも低くするとよい。
【0024】
また、Boschプロセスによるポリマー残渣を少なくするために、次のような方法をとることもできる。それは、スペーサ用ウエハ11を貫通するエッチング終了間際にBoschプロセスを終了し、デポジションを行なわない通常のエッチングによってスペーサー5の形成を完了する、という方法である。
【0025】
また、スペーサーを形成するためのエッチングには、ウェットエッチングを用いることもできる。ウエットエッチングは、1枚あたりの処理時間,寸法精度に若干難があるものの、一度に数十枚程度のバッチ処理や連続処理ができるため、総合的なスループットではドライエッチングよりも格段に効率的である。また、ドライエッチング装置に比べ、装置費用を低く抑えることができるという利点も備えている。
【0026】
ウエットエッチングに使用するエッチャントとしては、水酸化カリウム(KOH)又は水酸化テトラメチルアンモニウム(TMAH)が適している。また、レジストマスクでは薬液に侵されてしまうため、Si酸化膜又は金属薄膜等によってマスクを形成する必要がある。更に、通常のウェットエッチングは等方性エッチングであるが、結晶面の面方位が「110」となっているスペーサ用ウエハを採用し、オリフラ面から45°回転させてスペーサーのマスクを形成することで、結晶面に沿った異方性エッチングを行なうことができ、スペーサー5の側面を直角に仕上げることができる。
【0027】
図5(E)に示すように、第5ステップでは、ガラス基板10上に残った接着剤12とレジストマスク15とが除去される。この残留有機物の除去処理には、酸素プラズマによって有機物を分解除去するアッシング(灰化)処理が用いられる。このアッシング処理では、ガラス基板10が汚染されないため、残留有機物の除去後にガラス基板10を清浄する工程は必要ない。アッシング処理は、スペーサー5のエッチング形成の直後にドライエッチャ上で行なってもよいし、専用のアッシャによって行なってもよい。また、接着剤12の組成(灰化特性)や目標とする処理速度を実現するために、フッ素系,水素系,アルゴン系のガスを利用したり、酸素に添加してもよい。
【0028】
このように、スペーサー5のエッチング形成と、接着剤12及びレジストマスク15の除去とをドライ一貫工程で処理することで、ガラス基板10が清浄な状態で加工を終えることができ、清浄工程を経ることなく、固体撮像素子3の形成されたチップ用ウエハに接合させることができる。
【0029】
なお、接着剤12とレジストマスク15との除去には、ウエット処理を用いることもできる。このウエット処理では、溶剤や強酸,強アルカリ溶液等の薬液にガラス基板10を浸すことで、残留有機物を分解(溶解)させることになる。ウエット処理の利点としては、装置費用の抑制,スループット向上に加え、薬液の清浄工程によって、ガラス基板10全体を清浄にすることができる。
【0030】
以上、第1工程の第1〜第5ステップで説明したように、ガラス基板10とスペーサ用ウエハ11とを最初に一体化させてから、スペーサ5の加工や残留有機物の除去を行なうようにしたので、薄く脆いスペーサ用ウエハ11を単体で取り扱う場合よりも、工程を簡略化することができる。
【0031】
第2工程では、図6及び図7(B)に示すように、多数のスペーサー5が形成されたガラス基板10と、多数の固体撮像素子3が形成されたチップ用ウエハ17とが貼り合わされる。まず、図7(A)に示すように、ガラス基板10のスペーサー5,アライメントマーク,外周リング上に接着剤18が薄く均一に塗布される。接着剤18のスペーサー5への塗布には、別のシートやウエハ等のプレート上に接着剤を薄く均一な厚みで塗布し、これをガラス基板10のスペーサー5,アライメントマーク,外周リングに転写する方法が用いられている。この方法によれば、粘度を代表とする接着剤18の取り扱い性に左右されることなく、薄く均一な厚みの接着剤18の層をスペーサー5上に形成することができる。
【0032】
また、接着剤18の別の塗布方法としては、接着剤18の取り扱い性に応じてディスペンサを利用する方式や、固体撮像素子3と対向すべき領域にのみ覆いをして一括でスプレーコートする方法、スクリーン印刷技術を利用する方法等を選択することができる。
【0033】
このように、多数のスペーサー5を一括してチップ用ウエハ17に貼り合わせる方法では、1個ずつ分離されたスペーサー5をチップ用ウエハ17上に配置する場合よりも、位置精度,接着工程の観点からも現実的である。また、ダイシング工程の前にガラス基板10とチップ用ウエハ17とを貼り合わせて固体撮像素子3を封止することで、塵埃に対する懸念を完全に打ち消すことができる。
【0034】
図7(C),(D)に示すように、第3工程では、ガラス基板10とチップ用ウエハ17とを貼り合わせた接着剤18が充分に硬化した後、ガラス基板10とチップ用ウエハ17とのダイシングが実施される。チップ用ウエハ17の裏面には、ダイシング後に各固体撮像装置2がバラバラにならないようにダイシングテープ20が貼着される。また、ガラス基板10の表面には、研削屑や研削液による汚染を防止するために、汚染防止用の保護テープ21を貼付しておくとよい。なお、ダイシングテープ20や保護テープ21の代わりに、塗布及び除去の容易な表面保護コーティングを施すこともできる。
【0035】
ガラス基板10のダイシングには、#400〜#1500程度のダイヤモンド又はCBN砥粒で形成した砥石が使用される。ガラス基板10は、硬く脆い素材であるため、切断時には切断エッジのチッピング,砥石の損耗が問題となり、切断速度を上げることはできない。そのため、1枚の砥石で加工を行なうのではなく、数枚を砥石を軸上に組み付け、一括して多条切断するマルチブレード化を採用するとよい。これにより、通常では0.1〜10mm/s程度の処理効率だったものを、組んだブレード枚数分だけ効率を倍増させることができる。
【0036】
ガラス基板10のダイシング完了後、同様にしてチップ用ウエハ17のダイシングが行なわれる。その後、ダイシングテープ20や保護テープ21を剥離して固体撮像装置2が完成する。
【0037】
【発明の効果】
以上説明したように、本発明の固体撮像装置の製造方法によれば、スペーサーのエッチング加工後に透明基板上に残る接着剤やマスク等の残留有機物を効率的に除去でき、この残留有機物の除去後の透明基板の清浄作業を必要としないので、製造工数及びコストを削減することができる。
【図面の簡単な説明】
【図1】本発明を用いて製造される固体撮像装置の構成を示す外観斜視図である。
【図2】固体撮像装置の構成を示す要部断面図である。
【図3】固体撮像装置の後工程の手順を示すフローチャートである。
【図4】第1工程の手順を示すフローチャートである。
【図5】第1工程のガラス基板及びスペーサ用ウエハの状態を示す要部断面図である。
【図6】ガラス基板とチップ用ウエハとの貼り合わせ状態を示す斜視図である。
【図7】第2及び第3工程のガラス基板及びスペーサ用ウエハの状態を示す要部断面図である。
【符号の説明】
2 固体撮像装置
3 固体撮像素子
4 固体撮像素子チップ
5 スペーサー
6 カバーガラス
10 ガラス基板
11 スペーサ用ウエハ
12 接着剤
15 レジストマスク
17 チップ用ウエハ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a solid-state imaging device using a wafer level chip size package structure.
[0002]
[Prior art]
Digital cameras using a solid-state imaging device and a semiconductor memory instead of a silver salt film have become widespread. In addition, portable telephones that can be taken easily by incorporating a solid-state imaging device and a semiconductor memory, and small electronic devices such as electronic notebooks are also widespread. Therefore, downsizing of the solid-state imaging device is desired.
[0003]
One mounting method for reducing the size of a solid-state imaging device is a wafer level chip size package structure (hereinafter abbreviated as wafer level CSP) that completes mounting of the solid-state imaging device at a wafer level without using a package (hereinafter referred to as wafer level CSP). For example, see Patent Document 1). In this solid-state imaging device using the wafer level CSP, a spacer is arranged on the upper surface of the solid-state imaging device chip so as to surround the solid-state imaging device, and a cover glass for sealing the solid-state imaging device is attached on the spacer. Thus, a solid-state imaging device is formed.
[0004]
The post-process of the solid-state imaging device is performed as follows. First, an inorganic material substrate, such as a silicon wafer (hereinafter referred to as a spacer wafer), which serves as a spacer substrate, is bonded to a transparent glass substrate which serves as a cover glass substrate with an adhesive or the like. A resist mask having a spacer shape is formed on the spacer wafer using photolithography, and a portion not covered with the resist mask is etched. Thereby, a large number of spacers are formed on the glass substrate. An adhesive is applied to the end face of each spacer, and a glass substrate is bonded to a chip wafer on which a large number of solid-state imaging elements are formed. Thereafter, by dicing the glass substrate and the wafer, a large number of solid-state imaging devices having a wafer level CSP structure are completed.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-231921
[Problems to be solved by the invention]
The resist mask and the adhesive remain on the glass substrate and the back surface of the spacer after the spacer is formed by etching. These residual organic substances must be removed before the glass substrate and the chip wafer are bonded together. The cover glass is required to be clean so as not to prevent light reception by the solid-state imaging device. Therefore, depending on the method for removing the residual organic matter, the glass substrate may be scratched or soiled, and it is necessary to devise a cleaning process for the glass substrate. This cleaning process increases the number of manufacturing steps and costs of the solid-state imaging device. Patent Document 1 does not disclose a method for removing the resist mask and the adhesive from the glass substrate, and the development of a method capable of maintaining the glass substrate in a clean state after the removal of the adhesive and the resist mask is desired. It was rare.
[0007]
An object of the present invention is to provide a method for manufacturing a solid-state imaging device that eliminates the need for a cleaning operation after removal of residual organic matter.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the method for manufacturing a solid-state imaging device according to the present invention uses ashing or wet processing when removing the adhesive and the mask from the transparent substrate on which a large number of spacers are formed. It is what. According to this, since the residual organic matter is efficiently removed and the cleaning operation after the removal is not required, the number of manufacturing steps and the cost can be reduced. In addition, when removing residual organic substances by ashing, an adhesive having high ashing suitability is used.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 and FIG. 2 are a perspective view and a cross-sectional view showing a main part of a solid-state imaging device having a wafer level CSP structure manufactured by the manufacturing method of the present invention. The solid-state imaging device 2 includes a rectangular solid-state imaging element chip 4 provided with the solid-state imaging element 3, a frame-shaped spacer 5 attached on the chip 4 so as to surround the solid-state imaging element 3, and the spacer 5 And a cover glass 6 which is attached on top and seals the solid-state imaging device 3.
[0010]
The solid-state imaging device chip 4 includes a plurality of connection terminals 8 used for connecting a rectangular silicon substrate 4a, a solid-state imaging device 3 formed on the silicon substrate 4a, and an electronic device in which the solid-state imaging device 2 is incorporated. It consists of. The solid-state image sensor chip 4 is formed by forming a large number of solid-state image sensors 3 and connection terminals 8 on a chip wafer and dicing the wafer for each solid-state image sensor 3. The thickness of the silicon substrate 4a is, for example, about 300 μm.
[0011]
The solid-state image sensor 3 is composed of a CCD, for example. A color filter and a microlens are stacked on the CCD. The connection terminal 8 is formed by printing on the silicon substrate 4a using, for example, a conductive material. The connection terminal 8 and the solid-state imaging device 3 are connected by a wiring layer formed on the silicon substrate 4a. The spacer 5 is made of an inorganic material such as silicon, and has a width dimension of, for example, about 200 μm and a thickness of about 10 to 200 μm. The cover glass 6 is made of transparent α-ray shielding or glass that does not generate α-rays from itself in order to prevent destruction of the photodiode of the CCD. The cover glass 6 also has a function of reinforcing the solid-state imaging device 2 and has a thickness of about 500 μm, for example.
[0012]
FIG. 3 is a flowchart showing a post-process of the solid-state imaging device, “formation of spacer on glass substrate (first process)”, “bonding of glass substrate and chip wafer (second process)”. , “Dicing (third step)”. FIG. 4 is a flowchart showing the first to fifth steps of the first step. As shown in FIG. 5A, in the first step, a wafer-shaped glass substrate 10 that is a base material of the cover glass 6 and a spacer wafer 11 that is a base material of the spacer 5 are bonded together by an adhesive 12. The
[0013]
A thicker glass substrate 10 and spacer wafer 11 (for example, in the case of the spacer wafer 11, a standard wafer of t625 μm in the case of a φ6 inch size silicon wafer) is used. And after bonding together, the glass substrate 10 and the wafer 11 for spacers of required thickness can be obtained by grinding and grind | polishing in a 2nd step. Thereby, material cost can be suppressed and handling property can be improved.
[0014]
Since the adhesive 12 needs to be applied thinly (for example, t10 μm or less) and uniformly to the glass substrate 10 using a spin coating method or the like, a low viscosity of 500 cps or less is preferable. As the type of the adhesive 12, a thermosetting type (room temperature type), a UV curable type, or the like is popular. However, since the glass substrate 10 having the α-ray shielding function has a different thermal expansion coefficient from the spacer wafer 11 made of silicon, the glass substrate 10 and the spacer wafer 11 are warped or damaged when the adhesive 12 is heated and cured. There is. Therefore, in the present embodiment, a UV curable adhesive is used as the adhesive 12. Since this UV curable adhesive can be cured by irradiating ultraviolet rays from the glass substrate 10 side, the glass substrate 10 and the spacer wafer 11 can be bonded together in a short time.
[0015]
In addition, as a selection criterion for the adhesive 12 used for bonding the glass substrate 10 and the spacer wafer 11, removal suitability can be given. Although details will be described in the fifth step, in this embodiment, the unnecessary adhesive 12 remaining on the glass substrate 10 is removed by ashing. Therefore, selecting a low molecular weight adhesive as an adhesive that can be easily removed by ashing is also effective for improving the manufacturing efficiency of the solid-state imaging device 2.
[0016]
As an adhesive having a high removal efficiency by ashing other than a low molecular weight adhesive, an adhesive that does not contain a C═C bond or has a low bonding ratio can be selected. This is because the binding force of C = C is not easy to break even with decomposition energy by oxygen plasma.
[0017]
An alignment sticking device is used for bonding the glass substrate 10 and the spacer wafer 11 together. The alignment sticking apparatus applies the adhesive 12 to the upper surface of the glass substrate 10 by using a spin coat method, and the spacer wafer 11 whose position is adjusted in the XY direction and the rotational direction by the orientation flat on the glass substrate 10. After the superposition, the adhesive 12 is cured by irradiating ultraviolet rays from the glass substrate 10.
[0018]
In addition, when the glass substrate 10 and the spacer wafer 11 are bonded together, no bubbles or voids should be generated between them. This is because the layer of the adhesive 12 not only bonds the glass substrate 10 and the spacer wafer 11 but also functions to securely seal the solid-state imaging device 3. For this reason, the alignment sticking apparatus performs the bonding of the glass substrate 10 and the spacer wafer 11 in a chamber capable of forming a working environment in a reduced pressure to vacuum state (for example, 10 Torr or less). Further, for bonding the glass substrate 10 and the spacer wafer 11, anodic bonding, fusion bonding, direct bonding, room temperature bonding, or the like that does not use any adhesive or inclusions may be used.
[0019]
As shown in FIG. 5B, in the second step, grinding and polishing are performed to reduce the thickness of the bonded glass substrate 10 and spacer wafer 11. It is also possible to use the glass substrate 10 and the spacer wafer 11 having a thickness after completion, and in this case, the second step for the purpose of grinding and polishing can be omitted.
[0020]
As shown in FIG. 5C, in the third step, a resist mask 15 is formed on the upper surface of the spacer wafer 11. The resist mask 15 is created using a known photolithography technique. First, an unexposed resist is applied on the spacer wafer 11. Next, the resist is exposed through an exposure mask in which the pattern of the spacer 5 is formed, and development processing is performed. Thereby, a large number of resist masks 15 having the shape of the spacers 5 are formed on the spacer wafer 11.
[0021]
It should be noted that the resist mask 15 needs to have a thickness that prevents the resist mask 15 itself from being consumed by the etching gas when the spacer wafer 11 is through-etched by dry etching in the fourth step. When the resist mask 15 is formed, not only the pattern of the spacer 5 but also an alignment mark and a resist pattern of an outer ring provided on the outer periphery of the wafer are formed.
[0022]
As shown in FIG. 5D, in the fourth step, a large number of spacers 5 are formed on the glass substrate 10 by etching. As an etching method that can be used for creating the spacer 5, for example, there is anisotropic dry etching, and a chlorine-based or fluorine-based etching gas can be used. A parallel plate RIE (reactive ion etching) is generally used as an anisotropic dry etching apparatus, but the dimensional accuracy is maintained when the height of the spacer 5 exceeds 100 μm. In order to secure high productivity, it is preferable to use an ICP (inductively coupled plasma) type dry etcher.
[0023]
Furthermore, when it is necessary to suppress the squareness of the side surface of the spacer 5 to ± 5 ° or less, it is preferable to use a Bosch process that can proceed with vertical processing while preventing side etching of the side surface. The Bosch process refers to a process in which etching and deposition, which coats the entire workpiece with a polymer that is not eroded by the etching, are alternately repeated. When the Bosch process is used for manufacturing the spacer 5, the polymer coated in the deposition step remains on the surface of the glass substrate 10 (hereinafter referred to as a polymer residue) and the transparency of the glass substrate 10 is impaired. Therefore, in order to eliminate this polymer residue, it is preferable to lower the polymer coating level in the deposition process just before the spacer 5 is processed. Also, the etching rate may be lowered in accordance with the decrease in the coating rate.
[0024]
Moreover, in order to reduce the polymer residue by the Bosch process, the following method can also be taken. That is, the Bosch process is terminated just before the etching through the spacer wafer 11 is completed, and the formation of the spacer 5 is completed by normal etching without performing deposition.
[0025]
In addition, wet etching can be used for etching for forming the spacer. Although wet etching has some difficulty in processing time and dimensional accuracy, it can perform batch processing and continuous processing of several tens of wafers at a time, so overall throughput is much more efficient than dry etching. is there. In addition, there is an advantage that the cost of the apparatus can be kept lower than that of the dry etching apparatus.
[0026]
As an etchant used for wet etching, potassium hydroxide (KOH) or tetramethylammonium hydroxide (TMAH) is suitable. Further, since the resist mask is affected by the chemical solution, it is necessary to form the mask with a Si oxide film or a metal thin film. Furthermore, normal wet etching is isotropic etching, but a spacer wafer having a crystal plane orientation of “110” is employed, and a spacer mask is formed by rotating 45 ° from the orientation flat surface. Thus, anisotropic etching along the crystal plane can be performed, and the side surface of the spacer 5 can be finished at a right angle.
[0027]
As shown in FIG. 5E, in the fifth step, the adhesive 12 and the resist mask 15 remaining on the glass substrate 10 are removed. For the removal process of the residual organic substance, an ashing process in which the organic substance is decomposed and removed by oxygen plasma is used. In this ashing process, since the glass substrate 10 is not contaminated, there is no need to clean the glass substrate 10 after the residual organic substances are removed. The ashing process may be performed on the dry etcher immediately after the etching of the spacer 5 or may be performed by a dedicated asher. Further, in order to realize the composition (ashing characteristics) of the adhesive 12 and the target processing speed, a fluorine-based, hydrogen-based, or argon-based gas may be used or added to oxygen.
[0028]
Thus, the etching formation of the spacer 5 and the removal of the adhesive 12 and the resist mask 15 are processed in a dry consistent process, so that the processing can be finished in a clean state of the glass substrate 10, and the cleaning process is performed. Without being bonded to the chip wafer on which the solid-state imaging device 3 is formed.
[0029]
Note that a wet process can be used to remove the adhesive 12 and the resist mask 15. In this wet treatment, the residual organic matter is decomposed (dissolved) by immersing the glass substrate 10 in a chemical solution such as a solvent, a strong acid, or a strong alkali solution. As an advantage of the wet processing, the entire glass substrate 10 can be cleaned by the chemical cleaning process in addition to the reduction of the apparatus cost and the improvement of the throughput.
[0030]
As described above, as described in the first to fifth steps of the first process, the glass substrate 10 and the spacer wafer 11 are first integrated, and then the spacer 5 is processed and residual organic substances are removed. Therefore, the process can be simplified as compared with the case where the thin and fragile spacer wafer 11 is handled alone.
[0031]
In the second step, as shown in FIGS. 6 and 7B, a glass substrate 10 on which a large number of spacers 5 are formed and a chip wafer 17 on which a large number of solid-state imaging elements 3 are formed are bonded together. . First, as shown in FIG. 7A, the adhesive 18 is thinly and uniformly applied on the spacer 5, alignment mark, and outer ring of the glass substrate 10. For applying the adhesive 18 to the spacer 5, the adhesive is thinly and evenly applied on a plate such as another sheet or wafer, and this is transferred to the spacer 5, alignment mark, and outer ring of the glass substrate 10. The method is used. According to this method, a thin layer of the adhesive 18 having a uniform thickness can be formed on the spacer 5 without being influenced by the handleability of the adhesive 18 represented by viscosity.
[0032]
Further, as another application method of the adhesive 18, a method using a dispenser according to the handleability of the adhesive 18 or a method of spray coating in a lump by covering only the region to be opposed to the solid-state imaging device 3. A method using screen printing technology can be selected.
[0033]
As described above, in the method in which a large number of spacers 5 are bonded to the chip wafer 17 in a lump, the positional accuracy and the bonding process are more important than the case where the spacers 5 separated one by one are arranged on the chip wafer 17. Is also realistic. Further, the glass substrate 10 and the chip wafer 17 are bonded to each other and the solid-state imaging device 3 is sealed before the dicing process, so that the concern about dust can be completely canceled.
[0034]
As shown in FIGS. 7C and 7D, in the third step, after the adhesive 18 that bonds the glass substrate 10 and the chip wafer 17 is sufficiently cured, the glass substrate 10 and the chip wafer 17 are then cured. And dicing. A dicing tape 20 is attached to the back surface of the chip wafer 17 so that the solid-state imaging devices 2 do not fall apart after dicing. Further, in order to prevent contamination by grinding scraps or grinding liquid, a protective tape 21 for preventing contamination may be attached to the surface of the glass substrate 10. Instead of the dicing tape 20 and the protective tape 21, a surface protective coating that can be easily applied and removed can be applied.
[0035]
For dicing the glass substrate 10, a grindstone formed of diamond or CBN abrasive grains of about # 400 to # 1500 is used. Since the glass substrate 10 is a hard and brittle material, chipping of the cutting edge and wear of the grinding wheel become problems during cutting, and the cutting speed cannot be increased. Therefore, instead of processing with a single grindstone, it is advisable to adopt a multi-blade configuration in which several grindstones are assembled on a shaft and multiple pieces are cut at once. As a result, the processing efficiency of about 0.1 to 10 mm / s can be doubled by the number of blades assembled.
[0036]
After the dicing of the glass substrate 10 is completed, the chip wafer 17 is diced in the same manner. Thereafter, the dicing tape 20 and the protective tape 21 are peeled off to complete the solid-state imaging device 2.
[0037]
【The invention's effect】
As described above, according to the method for manufacturing a solid-state imaging device of the present invention, residual organic substances such as an adhesive and a mask remaining on the transparent substrate after etching of the spacer can be efficiently removed, and after the removal of the residual organic substances Since the transparent substrate is not required to be cleaned, manufacturing man-hours and costs can be reduced.
[Brief description of the drawings]
FIG. 1 is an external perspective view showing a configuration of a solid-state imaging device manufactured using the present invention.
FIG. 2 is a cross-sectional view of a main part showing a configuration of a solid-state imaging device.
FIG. 3 is a flowchart illustrating a procedure of a post-process of the solid-state imaging device.
FIG. 4 is a flowchart showing a procedure of a first step.
FIG. 5 is a cross-sectional view of the main part showing the state of the glass substrate and spacer wafer in the first step.
FIG. 6 is a perspective view showing a bonded state of a glass substrate and a chip wafer.
FIG. 7 is a cross-sectional view of the main part showing the state of the glass substrate and spacer wafer in the second and third steps.
[Explanation of symbols]
2 Solid-state imaging device 3 Solid-state imaging device 4 Solid-state imaging device chip 5 Spacer 6 Cover glass 10 Glass substrate 11 Spacer wafer 12 Adhesive 15 Resist mask 17 Chip wafer

Claims (2)

固体撮像素子を取り囲むスペーサーを透明基板上に多数形成する工程と、
多数の固体撮像素子が形成されたチップ用ウエハと透明基板上のスペーサーとを貼り合わせ、各固体撮像素子をスペーサーで取り囲み、かつ各固体撮像素子の上を透明基板で封止する工程と、
チップ用ウエハと透明基板とを各固体撮像素子毎に分割し、多数個の固体撮像装置を形成する工程とからなる固体撮像装置の製造方法において、
前記スペーサーを透明基板上に形成する工程は、
透明基板と、スペーサーの基材となるスペーサ用基板とを接着剤で貼り合わせるステップと、
スペーサ用基板の表面にスペーサ形状のマスクを形成するステップと、
スペーサ用基板にエッチングを施して透明基板上に多数のスペーサーを形成するステップと、
アッシング又はウエット処理を用いて、透明基板から接着剤とマスクとを除去するステップとを含むことを特徴とする固体撮像装置の製造方法。
Forming a number of spacers surrounding the solid-state image sensor on a transparent substrate;
Bonding a wafer for a chip on which a large number of solid-state image sensors are formed and a spacer on a transparent substrate, surrounding each solid-state image sensor with a spacer, and sealing the top of each solid-state image sensor with a transparent substrate;
In a manufacturing method of a solid-state imaging device comprising a step of dividing a chip wafer and a transparent substrate for each solid-state imaging device and forming a large number of solid-state imaging devices,
The step of forming the spacer on the transparent substrate includes:
Bonding the transparent substrate and the spacer substrate to be a base material of the spacer with an adhesive;
Forming a spacer-shaped mask on the surface of the spacer substrate;
Etching the spacer substrate to form a number of spacers on the transparent substrate;
And a step of removing the adhesive and the mask from the transparent substrate using ashing or wet processing.
前記アッシングを用いる場合、透明基板とスペーサ用基板との貼り合わせに使用する接着剤として、アッシング適性の高い接着剤を使用することを特徴とする請求項1記載の固体撮像装置の製造方法。2. The method of manufacturing a solid-state imaging device according to claim 1, wherein when the ashing is used, an adhesive having high ashing suitability is used as an adhesive used for bonding the transparent substrate and the spacer substrate.
JP2003086335A 2003-03-26 2003-03-26 Method for manufacturing solid-state imaging device Expired - Fee Related JP3955541B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003086335A JP3955541B2 (en) 2003-03-26 2003-03-26 Method for manufacturing solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003086335A JP3955541B2 (en) 2003-03-26 2003-03-26 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2004296738A true JP2004296738A (en) 2004-10-21
JP3955541B2 JP3955541B2 (en) 2007-08-08

Family

ID=33401021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003086335A Expired - Fee Related JP3955541B2 (en) 2003-03-26 2003-03-26 Method for manufacturing solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3955541B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295110A (en) * 2005-03-14 2006-10-26 Fuji Photo Film Co Ltd Washing method of cover glass with spacer
JP2007227439A (en) * 2006-02-21 2007-09-06 Denso Corp Method and apparatus of manufacturing semiconductor device
KR100758887B1 (en) * 2006-02-17 2007-09-19 후지쯔 가부시끼가이샤 Manufacturing method of semiconductor device
WO2010029876A1 (en) * 2008-09-11 2010-03-18 富士フイルム株式会社 Method for manufacturing solid-state imaging device
JP2017122933A (en) * 2007-05-18 2017-07-13 株式会社半導体エネルギー研究所 Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210012302A (en) 2019-07-24 2021-02-03 삼성전자주식회사 Semiconductor package comprising an image sensor chip and method of fabricating the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295110A (en) * 2005-03-14 2006-10-26 Fuji Photo Film Co Ltd Washing method of cover glass with spacer
JP4706086B2 (en) * 2005-03-14 2011-06-22 富士フイルム株式会社 Cleaning method for cover glass with spacer
KR100758887B1 (en) * 2006-02-17 2007-09-19 후지쯔 가부시끼가이샤 Manufacturing method of semiconductor device
US7655505B2 (en) 2006-02-17 2010-02-02 Fujitsu Microelectronics Limited Manufacturing method of semiconductor device
JP2007227439A (en) * 2006-02-21 2007-09-06 Denso Corp Method and apparatus of manufacturing semiconductor device
JP4591378B2 (en) * 2006-02-21 2010-12-01 株式会社デンソー Manufacturing method of semiconductor device
JP2017122933A (en) * 2007-05-18 2017-07-13 株式会社半導体エネルギー研究所 Semiconductor device
WO2010029876A1 (en) * 2008-09-11 2010-03-18 富士フイルム株式会社 Method for manufacturing solid-state imaging device
JP2010067836A (en) * 2008-09-11 2010-03-25 Fujifilm Corp Method of manufacturing solid state imaging apparatus
US20110189808A1 (en) * 2008-09-11 2011-08-04 Fujifilm Corporation Method for manufacturing solid-state imaging device
US8772070B2 (en) 2008-09-11 2014-07-08 Fujifilm Corporation Method for manufacturing solid-state imaging device

Also Published As

Publication number Publication date
JP3955541B2 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
JP5091066B2 (en) Method for manufacturing solid-state imaging device
EP1825507B1 (en) Increasing die strength by etching during or after dicing
TWI313057B (en) Manufacturing method of semiconductor device
US7659147B2 (en) Method for cutting solid-state image pickup device
JP6730891B2 (en) Wafer processing method
CN100385630C (en) Method of manufacturing semiconductor wafer
JP4018013B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP2007258750A (en) Solid-state imaging apparatus and method of manufacturing same
JP3955541B2 (en) Method for manufacturing solid-state imaging device
JP2004296739A (en) Method for manufacturing solid state imaging device
JP2006080298A (en) Photoresist coating method
JP2006080297A (en) Solid-state imaging apparatus and manufacturing method thereof
US8159575B2 (en) Solid-state image pickup apparatus and method for manufacturing the same
JP2006100587A (en) Method of manufacturing solid-state imaging device
TW201034060A (en) Techniques for glass attachment in an image sensor package
JP7349784B2 (en) Substrate processing system and substrate processing method
JP2005150371A (en) Grinding method and grinder of substrate
JP4706086B2 (en) Cleaning method for cover glass with spacer
JP2006093458A (en) Method for manufacturing solid-state image pickup device
JP7214309B2 (en) Wafer processing method
JP2006080123A (en) Method for manufacturing solid state imaging device
TW202103243A (en) Wafer processing method that can align the ground wafer accurately with the annular frame to grasp crystal orientation of the wafer
JP2005057052A (en) Method of processing semiconductor substrate
JP2022087377A (en) Method for manufacturing soi wafer
JP2006253597A (en) Method for processing laminate sheet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees