JP2004289355A - デジタル変調送信装置および方法 - Google Patents
デジタル変調送信装置および方法 Download PDFInfo
- Publication number
- JP2004289355A JP2004289355A JP2003077119A JP2003077119A JP2004289355A JP 2004289355 A JP2004289355 A JP 2004289355A JP 2003077119 A JP2003077119 A JP 2003077119A JP 2003077119 A JP2003077119 A JP 2003077119A JP 2004289355 A JP2004289355 A JP 2004289355A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital modulation
- carrier
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】複複雑な回路構成を必要とすることなく信号経路の遅延を調整でき、、電力付加効率を高くして消費電力を低減する。
【解決手段】ＩＱ信号発生回路１で、べースバンド信号ｇからデジタル変調方式に対応したＩＱ信号を生成し、位相成分抽出回路２でこのＩＱ信号から位相成分を抽出する。キャリア信号発生回路３で、位相の異なる複数のキャリア信号を発生させ、位相成分抽出回路２で抽出された位相成分に対応するキャリア信号を切替スイッチ４で選択出力し、電力増幅回路５で、この切替スイッチ４から選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として送信する。この際、振幅成分抽出回路６で、ＩＱ信号から振幅成分を抽出し、増幅利得制御回路７で、その振幅成分に基づき電力増幅回路５の利得を制御する。
【選択図】 図１
【解決手段】ＩＱ信号発生回路１で、べースバンド信号ｇからデジタル変調方式に対応したＩＱ信号を生成し、位相成分抽出回路２でこのＩＱ信号から位相成分を抽出する。キャリア信号発生回路３で、位相の異なる複数のキャリア信号を発生させ、位相成分抽出回路２で抽出された位相成分に対応するキャリア信号を切替スイッチ４で選択出力し、電力増幅回路５で、この切替スイッチ４から選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として送信する。この際、振幅成分抽出回路６で、ＩＱ信号から振幅成分を抽出し、増幅利得制御回路７で、その振幅成分に基づき電力増幅回路５の利得を制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル変調送信装置および方法に関し、特に無線または有線通信システムで用いられ、デジタル変調方式をに基づき変調して得られたデジタル変調信号を送信するデジタル変調送信装置および方法に関するものである。
【０００２】
【従来の技術】
無線通信システムや有線通信システムでは、伝送路特性に対して送信信号を適合化させるとともに、送信信号を多重化してデータ伝送量を増大させることを目的として、アナログ変調方式やデジタル変調方式に基づく各種の変調方式が用いられている。
【０００３】
アナログ変調方式とは、アナログの入力信号に基づき搬送波の振幅、位相、周波数などを変調する方式である。
従来、このようなアナログ変調方式を用いて変調して得られたアナログ変調信号を送信する装置として、図１０に示すようなアナログ変調送信装置が提案されている（例えば、非特許文献１など参照）。
このアナログ変調送信装置は、１９５２年にＬ．Ｋａｈｎが提案したＥＥＲ（Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）と呼ばれる送信装置構成方法を利用して実現したものである。
【０００４】
まず、ＳＳＢ変調波発生回路５１では、入力されたべースバンド信号を単側波帯（ＳＳＢ：Ｓｉｎｇｌｅ−Ｓｉｄｅ Ｂａｎｄ）信号に変換したのち２系統に分ける。そのうち一方の系統では、リミッタ増幅回路５２で、信号の包絡線を一定化し（ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ）、飽和型増幅回路５３で、その信号を増幅し変調段増幅回路４に必要な信号レベルとする。
もう一方の系統では、包絡線検出回路５５により、ＳＳＢ信号の包絡線のみを取り出し、線形増幅回路５６で信号を増幅したのち、変調信号発生回路５７により変調段増幅回路５４の利得制御信号を生成する。
【０００５】
変調段増幅回路５４では、変調信号発生回路５７からの出力に応じてその利得を制御することにより、飽和型増幅回路５３からの信号を再度変調する（ｅｎｖｅｌｏｐｅ ｒｅｓｔｏｒａｔｉｏｎ）。
このような構成をとることにより、所望の信号レベルまで増幅するために必要な増幅回路として飽和型の増幅回路を用いることができるので、線形増幅回路を使用した構成と比較して電力付加効率の高い送信装置を実現できる。
【０００６】
これに対して、デジタル変調方式とは、搬送波の振幅、位相、周波数などを、デジタルの入力情報に基づき変調する方式である。例えば、２ビットからなる４種類”００”，”０１”，”１０”，”１１”の各入力情報に、０，π／４，π／２，３π／４の位相変調量を割り当てて変調する方式は、ＱＰＳＫ（Ｑｕａｄｒｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）と呼ばれている。
【０００７】
従来、このようなデジタル変調方式を用いて変調して得られたデジタル変調信号を送信する装置として、図１１に示すようなデジタル変調送信装置（以下、従来技術１という）が提案されている（例えば、非特許文献２など参照）。
このデジタル変調送信装置は、Ｄ．Ｋ．Ｓｕらが提案している送信装置構成方法に基づき実現したものであり、前述した従来技術１のＥＥＲ方式をデジタル変調方式の送信装置に適用するとともにフィードバック回路を付加していることが特徴である。
【０００８】
まず、デジタル変調したＲＦ信号を従来技術１と同様に２系統に分け、一方の系統では、リミッタ増幅回路６１で、信号の包絡線を一定化し、バッファ増幅回路６２とＲＦ電力増幅回路６３で、必要な信号レベルへ増幅する。
もう一方の系統では、包絡線検出回路６４により、包絡線のみ取り出し、加算器６７を通したのちにスイッチング電源回路６８を制御する。スイッチング電源回路６８によりＲＦ電力増幅回路６３の電源電圧を制御することでデジタル変調信号を得る。
【０００９】
この際、得られたデジタル変調信号をアッテネータ６５で減衰させた後、包絡線検出回路６６でその包絡線を検出し、加算器６７で元のデジタル変調信号と加算処理をするフィードバックループを構成している。
このフィードバックループにより、再度変調したＲＦ信号の包絡線が元の信号の包絡線に近づくように自動的に補正されるので、送信装置の線形性が向上するとともに、スイッチング電源回路６８の制御方法とＲＦ電力増幅回路６３の回路構成を簡単にすることができる。
【００１０】
また、他のデジタル変調送信装置として、図１２に示すようなデジタル変調送信装置（以下、従来技術２という）が提案されている（例えば、非特許文献３など参照）。
このデジタル変調送信装置は、ＰＪ．Ｎａｇｌｅらが提案している送信装置構成方法に基づき実現したものであり、べースバンド信号からＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）によるデジタル信号処理で位相情報と振幅情報を直接生成し、その信号を元に２系統の信号処理をしていることが特徴である。
【００１１】
ます、入力されたべースバンド信号は、ＤＳＰ７１により直交信号（ＩＱ信号）に変換され、さらにそのＩＱ信号からＤＳＰ７２で振幅成分Ｒと位相成分θが生成される（これらＤＳＰ７１，７２は同一のＤＳＰ）。そのうち位相成分θは、Ｄ／Ａコンバータ（ＤＡＣ）７３によりアナログ信号に変換され、この信号により発振器７４で発生するＲＦ信号の位相を制御する。また振幅成分Ｒは、Ｄ／Ａコンバータ（ＤＡＣ）７６によりアナログ信号に変換され、この信号によりスイッチング電源回路７７を制御する。
【００１２】
そして、飽和型増幅回路７５により発振器７４からのＲＦ信号を増幅し、その増幅利得をスイッチング電源回路７７で電源電圧を可変とすることで、所望のレベルに増幅された変調信号を得る。
このような構成を取ることにより、べースバンド信号から振幅成分Ｒと位相成分θの２系統の信号をデジタル処理で生成できるとともに、ＤＳＰ７１およびＤＡＣ７３，ＤＡＣ７６のデジタル処理部分で２系統の信号遅延を比較的簡単に合わせることができる。
【００１３】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【００１４】
【非特許文献１】
Ｌ．Ｋａｈｎ，”Ｓｉｎｇｌｅ−ｓｉｄｅｄ ｔｒａｎｓｍｉｓｓｉｏｎ ｂｙ ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ ｒｅｓｔｏｒａｔｉｏｎ，” Ｐｒｏｃ．ＩＲＥ，ｐｐ．８０３−８０６，Ｊｕ１ｙ１９５２
【非特許文献２】
Ｄ．Ｋ．Ｓｕ，ａｎｄ Ｗ．Ｊ．ＭｃＦａｒｌａｎｄ，”Ａｎ ＩＣ ｆｏｒ ｌｉｎｅａｒｉｚｉｎｇ ＲＦ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒｓ ｕｓｉｎｇ ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ ｒｅｓｔｏｒａｔｉｏｎ，” ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３３，ｎｏ．１２，ｐｐ．２２５２−２２５８，Ｄｅｃ．１９９８
【非特許文献３】
Ｐ．Ｊ．Ｎａｇｌｅ，Ｄ．Ｐ．Ｂｕｒｔｏｎ，Ｅ．Ｐ．Ｈｅａｎｅｙ，ａｎｄ Ｆ．Ｊ．ＭｃＧｒａｔｈ，”Ａ ｗｉｄｅｂａｎｄ ｌｉｎｅａｒ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｏｒ ｆｏｒ ｐｏｌａｒ ｔｒａｎｓｍｉｔｔｅｒｓ ｂａｓｅｄ ｏｎ ｔｈｅ ｃｏｎｃｅｐｔ ｏｆ ｉｎｔｅｒｌｅａｖｉｎｇ ｄｅｌｔａ ｍｏｄｕｌａｔｉｏｎ，”２００２ ＩＥＥＥ Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ），ｐｐ．２９６−２９７，Ｆｅｂ．２００２
【００１５】
【発明が解決しようとする課題】
しかしながら、このような従来のデジタル変調送信装置では、いずれについても送信装置の構成が複雑になってしまうという問題点があった。
例えば、従来技術１では、入力された信号を２系統に分けて処理していることから、実際には、これら２系統に分けた信号経路の遅延を合わせるための回路を追加する必要がある。これに対して従来技術２では、ＤＳＰで各信号経路の遅延を調整しているものの、位相成分θをＤＡＣで変換した信号で発振器のＲＦ出力信号の位相を制御しており、ＲＦ信号の位相を高精度に制御するためには発振器およびその周辺回路、制御回路の構成が複雑になる。
本発明はこのような課題を解決するためのものであり、複雑な回路構成を必要とすることなく、電力付加効率が高く消費電力の小さいデジタル変調送信装置および方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
このような目的を達成するために、本発明にかかるデジタル変調送信装置は、通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置において、べースバンド信号からデジタル変調方式に対応したＩＱ信号を生成するＩＱ信号発生回路と、このＩＱ信号発生回路で生成されたＩＱ信号から位相成分を抽出して出力する位相成分抽出回路と、位相の異なる複数のキャリア信号を発生するキャリア信号発生回路と、このキャリア信号発生回路からのキャリア信号のうち、位相成分抽出回路で抽出された位相成分に対応するキャリア信号を選択して出力する切替スイッチと、この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する電力増幅回路と、ＩＱ信号発生回路で生成されたＩＱ信号から振幅成分を抽出して出力する振幅成分抽出回路と、この振幅成分抽出回路で抽出された振幅成分に基づき、電力増幅回路の利得を制御する増幅利得制御回路とを備えるものである。
【００１７】
電力増幅回路については、飽和型増幅回路を用いてもよい。
さらに、増幅利得制御回路として、飽和型増幅回路の電源電圧を制御することにより飽和型増幅回路の利得を制御する電源電圧制御回路を用いてもよい。
キャリア信号発生回路の具体例として、所定周波数のクロック信号を発生する発振器と、この発振器からのクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力する分周回路とを用いてもよい。
【００１８】
本発明にかかるデジタル変調送信方法は、通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置で、べースバンド信号からデジタル変調方式に対応したＩＱ信号を生成する第１のステップと、この第１のステップで生成されたＩＱ信号から位相成分を抽出して出力する第２のステップと、位相の異なる複数のキャリア信号を発生する第３のステップと、この第３のステップで発生させたキャリア信号のうち、第２のステップで抽出された位相成分に対応するキャリア信号を選択して出力する第４のステップと、この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する第５のステップと、第１のステップで生成されたＩＱ信号から振幅成分を抽出して出力する第６のステップと、この第６のステップで抽出された振幅成分に基づき、第５のステップでの増幅利得を制御する第７のステップとを実行するようにしたものである。
【００１９】
第５のステップにおいて、飽和型増幅回路を用いてもよい。
さらに、記第７のステップで、飽和型増幅回路の電源電圧を制御することにより飽和型増幅回路の利得を制御する電源電圧制御回路を用いてもよい。
第３のステップの具体例として、所定周波数のクロック信号を発生するステップと、これらクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力するステップとを実行するようにしてもよい。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
まず、図１を参照して、本発明の一実施の形態にかかるデジタル変調送信装置について説明する。図１は本発明の一実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
このデジタル変調送信装置には、ＩＱ信号発生回路１、位相成分抽出回路２、キャリア信号発生回路３、切替スイッチ４、電力増幅回路５、振幅成分抽出回路６、および増幅利得制御回路７が設けられている。
【００２１】
ＩＱ信号発生回路１は、情報として送信したいべースバンド信号ｇからデジタル変調されたＩ信号およびＱ信号を生成する回路部である。
位相成分抽出回路２は、ＩＱ信号発生回路１からのＩ信号およびＱ信号から位相成分を抽出する回路部である。
振幅成分抽出回路６は、ＩＱ信号発生回路１からのＩ信号およびＱ信号から振幅成分を抽出する回路部である。
【００２２】
これらＩＱ信号発生回路１、位相成分抽出回路２、および振幅成分抽出回路６は、アナログ回路で構成することも可能であるが、本実施の形態においては、いずれもデジタル信号を扱うため、論理回路、順序回路などのデジタル回路により簡単に構成することができる。
したがって、例えば前述した非特許文献３にあるようにＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）で構成すれば、遅延の補償なども容易に実現することができる。なお、このようなＤＳＰ以外にも、専用に作成したハードウェア論理やソフトウェア論理で構成してもよい。
【００２３】
キャリア信号発生回路３は、所望のキャリア周波数で位相の異なる複数のキャリア信号を発生する回路部である。
切替スイッチ４は、キャリア信号発生回路３から供給されている各キャリア信号のうち、位相成分抽出回路２で抽出された位相成分信号に対応するキャリア信号を選択する回路部である。
電力増幅回路５は、切替スイッチ４で選択されたキャリア信号を所望の送信電力まで増幅し、デジタル変調信号として送信する回路部である。
増幅利得制御回路７は、振幅成分抽出回路６で抽出された振幅成分を示す信号に基づき、電力増幅回路５の利得を制御する回路部である。
【００２４】
次に、本実施の形態にかかるデジタル変調送信装置の動作について説明する。まず、ＩＱ信号発生回路１では、情報として送信したいべースバンド信号ｇから、ＩＱ信号発生回路１によりデジタル変調されたＩ信号およびＱ信号を生成し、これらＩ信号およびＱ信号から、位相成分抽出回路２と振幅成分抽出回路６により位相成分と振幅成分を抽出する。
【００２５】
このうち、位相成分側の信号経路では、位相成分抽出回路２からの位相成分信号によって切替スイッチ４を切り替えて、キャリア信号発生回路３で生成した複数のキャリア信号のうち、その位相成分に対応するものを選択し、電力増幅回路５により所望の送信電力まで増幅する。
一方、振幅成分側の信号経路では、振幅成分抽出回路６で抽出された振幅成分を示す信号によって増幅利得制御回路７を制御し、電力増幅回路５の利得を変化させることで振幅情報をキャリア信号に追加する。
【００２６】
例えば、ＱＰＳＫ変調方式の場合を例にとると、キャリア信号発生回路３では、９０゜ずつ（π，π／４，π／２，３π／４）位相の異なる同じ周波数の４つの信号を発生する。
位相成分抽出回路２では、各位相のキャリア信号に対応した４つの信号を抽出し、これら位相抽出信号に基づいて、切替スイッチ回路４のうち対応するキャリア信号のスイッチをＯＮ，ＯＦＦする。
切替スイッチ４は、ＦＥＴを使用したパストランジスタなどの簡単な回路構成で実現することができ、さらには本実施の形態の全ての構成回路を１つの集積回路に搭載することも可能である。
【００２７】
このようにして切替スイッチ４で得られた各位相のキャリア信号は、スイッチ切替時に発生する不要な高調波成分を含むので、振幅成分で電力増幅回路５の利得を制御し、振幅情報を追加することで高調波成分を抑えることができる。
このとき、ＱＰＳＫ変調されたキャリア信号は、振幅情報に応じた包絡線変動を持つ。振幅情報でキャリア信号の包絡線を制御しているので、実際の送信装置を構成する場合には、アンテナフィルタなどを追加しなくとも不要な高調波を抑えた送信信号を得ることができる。
【００２８】
このように、本実施の形態では、キャリア信号発生回路で、位相の異なる複数のキャリア信号を発生させるとともに、これらキャリア信号のうち、位相成分抽出回路でＩＱ信号から抽出された位相成分に対応するキャリア信号を切替スイッチで選択し、電力増幅回路へ出力するとともに、振幅成分抽出回路でＩＱ信号から抽出された振幅成分に基づき電力増幅回路の利得を制御するようにしたので、位相成分の信号により変調方式に対応した複数のキャリア信号が切り替えられることにより変調が行われるとともに、振幅成分に基づきそのキャリア信号の電力増幅利得が制御されてキャリア信号に振幅成分を追加されることになる。
【００２９】
したがって、従来のように変調回路部分で高精度の位相制御をする必要がなくなり、そのための回路構成も不要となる。
これにより、切替スイッチを用いた簡単な回路構成で、高精度の多相キャリア信号を容易に生成でき、本来のＥＥＲ方式の特徴である、電力付加効率が高く消費電力の小さいデジタル変調送信装置を実現できる。
なお、本実施の形態では、電力増幅回路５の具体的構成について限定するものではなく、飽和型、線形型など各種の増幅器を利用できる。
【００３０】
次に、図２を参照して、本発明の第２の実施の形態にかかるデジタル変調送信装置について説明する。図２は第２の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、電力増幅回路５に代えて飽和型増幅回路５Ａを用いたものである。そして、振幅成分抽出回路６からの制御信号で増幅利得制御回路７の出力を変化させ、この出力で飽和型増幅回路５Ａの利得を振幅成分に応じて制御することにより、キャリア信号の包絡線を制御するようにしたものである。
【００３１】
飽和型増幅回路とは、例えばＭＯＳトランジスタで増幅器を構成した場合、そのＭＯＳトランジスタをその飽和領域で動作させることにより入力信号を増幅する回路のことを指す。このような飽和領域では、ドレイン電圧ＶＤＳの変化がドレイン電流ＩＤにあまり影響せず、ＭＯＳトランジスタが電流源として動作するため、これを利用して高効率の増幅器を実現できる。なお、この種の高周波増幅器に関する詳細は、例えば、高山洋一郎，「マイクロ波トランジスタ」，電子情報通信学会，ｐｐ１９２−２００，１９９８ や、黒田監訳，「ＲＦマイクロエレクトロニクス」，丸善，ｐｐ３２５−３３９，２００２ などに説明されており、ここでの詳細な説明は省略する。
このような飽和型増幅回路は、例えば増幅段のトランジスタに対するバイアス電圧を制御することにより利得を制御することができ、線形増幅器と比較して電力付加効率が高く消費電力を低減できる。
【００３２】
次に、図３を参照して、本発明の第３の実施の形態にかかるデジタル変調送信装置について説明する。図３は第３の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、電力増幅回路５に代えて飽和型増幅回路５Ａを用いるとともに、増幅利得制御回路７に代えて電源電圧制御回路７Ａを用いたものである。そして、振幅成分抽出回路６からの制御信号で電源電圧制御回路７Ａの出力を変化させ、この出力で飽和型増幅回路５Ａの電源電圧を振幅成分に応じて制御することにより、キャリア信号の包絡線を制御して、振幅情報をキャリア信号に追加するようにしたものである。
【００３３】
線形増幅回路で電源電圧を変えた場合、増幅器の動作点が変化し線形動作をしなくなる場合があるので、可変範囲が限定される。一方、飽和型増幅器では、ある程度以上の電源電圧であれば動作するので、増幅器の線形性を考慮する必要がない。また、利得が小さくてよい場合には電源電圧を下げて増幅利得を下げているので、消費電力が小さく電力付加効率のよい送信装置を構成することができる。
以上のように、信号の増幅に飽和型増幅器を使用しているという特徴から、その利得を電源電圧により制御することができ、利得制御回路を簡単な回路構成とすることができるとともに、電力効率の良いデジタル変調送信装置を構成することができる。
【００３４】
次に、図４を参照して、本発明の第４の実施の形態にかかるデジタル変調送信装置について説明する。図４は第４の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、キャリア信号発生回路３に代えて、分周回路３Ａと発振器３Ｂとを用いたものである。
【００３５】
ここでは、分周回路３Ａにおいて、発振器３Ｂからの基準信号を所望の周波数のキャリア信号に分周するとともに、位相の異なる所望のキャリア信号を生成している。これにより、簡単な回路構成で高精度に位相を制御したキャリア信号を生成できる。
デジタル変調方式で変調されたキャリア信号の位相は離散的な値をとることから、キャリア信号発生回路３の位相を連続的に可変できるような制御をする必要はなく、所望の変調方式に対応した離散的な位相の値、多くの場合には等間隔の位相差を持ったキャリア信号が得られれば十分である。
【００３６】
このことから、分周回路３Ａでは、等間隔の位相差を持ったキャリア信号を生成するという簡単な回路構成をとることができる。生成したキャリア信号は、切替スイッチ４により容易に切り替えることができ、所望の位相変調信号を得ることができる。
なお、本実施の形態は、前述した第２または第３の実施の形態にかかるデジタル変調送信装置にも適用可能であり、前述と同様の作用効果が得られる。
【００３７】
図５に、発振器３Ｂの具体的回路例を示す。この例では、インダクタＬとＭＯＳバラクタ容量Ｃにより共振周波数ω＝１／√ＬＣを持つＬＣ共振器を構成し、ＭＯＳトランジスタＭ３１とＭＯＳトランジスタＭ３２のクロスカップル型の負性抵抗素子と組み合わせることにより発振器（無安定マルチバイブレータ）か構成されている。
【００３８】
すなわち、この発振器では、Ｍ３３のソース端子が電源電圧Ｖに接続され、そのドレイン端子に２つＬの一端が接続されている。そして、これらＬの他端の間にそれぞれＭＯＳトランジスタＭ３４，Ｍ３５からなる２つの容量Ｃが直列接続されているとともに、これらＬの２つの他端と接地電位ＧＮＤとの間にＭ３１，Ｍ３２からなる負性抵抗素子が接続されている。また、共通接続されたＭ３４，Ｍ３５のゲート、およびＭ３３には所定の電位Ｖｂｉａｓが接続されている。
この発振器では、０゜および１８０゜の差動のクロック信号ｖｐ，ｖｎを発生することができる。トランジスタＭ３３は、回路の消費電流を一定とし、出力差動信号の位相差を１８０゜に保つ役割も同時に果たしている。
【００３９】
図６に、分周回路３Ａの具体的回路例を示す。この分周回路は、ジョンソンカウンタと呼ばれる、Ｄフリップフロップ（Ｄ−ＦＦ）を２個用いた１／４分周回路である。ここでは、ＱＰＳＫ変調方式で用いる、９０゜ずつ（π，π／４，π／２，３π／４）位相の異なるキャリア信号が生成される。
【００４０】
すなわち、Ｄ−ＦＦ３６およびＤ−ＦＦ３７のｃｌｋ入力端子のそれぞれに、発振器３Ｂからのクロック信号ｖｐが入力され、／ｃｌｋ入力端子（ｃｌｋ入力端子の反転論理）のそれぞれに、ｖｐと１８０゜の位相差を持つ、発振器３Ｂからのクロック信号ｖｒが入力されている。
Ｄ−ＦＦ３６のＤ入力端子および／Ｄ入力端子（Ｄ入力端子の反転論理）には、Ｄ−ＦＦ３７のＱ出力端子および／Ｑ出力端子（Ｑ出力端子の反転論理）がそれぞれ接続され、Ｄ−ＦＦ３７のＤ入力端子および／Ｄ入力端子（Ｄ入力端子の反転論理）には、Ｄ−ＦＦ３６のＱ出力端子および／Ｑ出力端子がそれぞれ接続されている。
【００４１】
このような構成により、差動のクロック信号ｖｐ，ｖｎから、クロック周期を１／４分周した４相の信号ＩＰ，ＩＮ，ＱＰ，ＱＮが生成され、それぞれＤ−ＦＦ３６のＱ出力端子、／Ｑ出力端子、Ｄ−ＦＦ３７のＱ出力端子、および／Ｑ出力端子から出力される。
したがって、これらＤフリップフロップの構成と回路の接続が対称的になっているため、高精度に４相のキャリア信号信号を簡素な回路構成で生成することができ、分周出力を切り替えることによりＱＰＳＫ変調の変調信号を実現できる。
【００４２】
図７に、図６の分周回路３Ｂで用いられるＤフリップフロップの具体的回路例を示す。
このＤフリップフロップは、２つのＭＯＳトランジスタから構成される差動増幅器を複数組み合わせて構成した、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）構成をとっており、高速動作が可能であるとともに、適切な回路設計によりアナログ信号を扱うこともでき、キャリア信号を生成するための分周回路に使用することができる。なお、図７のＤフリップフロップは公知の技術に基づくものであり、その構成および動作の詳細についての説明は省略する。
【００４３】
図８および図９に、これら発振器３Ｂおよび分周回路３Ａの動作に対するシミュレーション結果を示す。図８は図６の発振器３Ｂの出力波形図であり、図９は図７の分周回路３Ａの出力波形図である。
これら出力波形図において、横軸は時間（ｎｓ）であり、縦軸は出力電圧（ｍＶ）である。ここでは、発振器３Ｂにおいて、周波数１．２ＧＨｚで逆位相のクロック信号ｖｐ，ｖｒが生成されていることがわかる。また、分周回路３Ａにおいて、これらｖｐ，ｖｒから、周波数３００ＭＨｚの９０゜ずつ位相が互いに異なった４つの信号ＩＰ，ＩＮ，ＱＰ，ＱＮがキャリア信号として生成されていることがわかる。
【００４４】
なお、以上の各実施の形態では、本発明のデジタル変調送信装置および方法を、無線通信システムへ適用した場合を例として説明したが、これに限定されるものではなく、有線通信システムにも前述と同様に適用でき、同様の作用効果が得られる。
また、本発明で用いる飽和型増幅回路は、ＭＯＳトランジスタを用いた増幅器に限定されるものではなく、前述したような動作特性を有するバイポーラトランジスタ、化合物ＦＥＴ、さらには真空管、電子管などの回路素子を用いて構成してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明は、キャリア信号発生回路で、位相の異なる複数のキャリア信号を発生させるとともに、これらキャリア信号のうち、位相成分抽出回路でＩＱ信号から抽出された位相成分に対応するキャリア信号を切替スイッチで選択し、電力増幅回路へ出力するとともに、振幅成分抽出回路でＩＱ信号から抽出された振幅成分に基づき電力増幅回路の利得を制御するようにしたので、位相成分の信号により変調方式に対応した複数のキャリア信号が切り替えられることにより変調が行われるとともに、振幅成分に基づきそのキャリア信号の電力増幅利得が制御されてキャリア信号に振幅成分を追加されることになる。
したがって、前述した従来技術２のように変調回路部分で高精度の位相制御をする必要がなくなり、そのための回路構成も不要となる。これにより、切替スイッチを用いた簡単な回路構成で、高精度の多相キャリア信号を容易に生成でき、本来のＥＥＲ方式の特徴である、電力付加効率が高く消費電力の小さいデジタル変調送信装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図２】本発明の第２の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図３】本発明の第３の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図４】本発明の第４の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図５】図４で用いられる発振器の具体的構成例を示す回路図である。
【図６】図４で用いられる分周回路の具体的構成例を示す回路図である。
【図７】図６で用いられるＤフリップフロップの具体的構成例を示す回路図である。
【図８】図５の発振器のシミュレーション結果で得られた発振出力を示す波形図である。
【図９】図６の分周回路のシミュレーション結果で得られた分周出力を示す波形図である。
【図１０】従来のアナログ変調送信装置の構成例を示すブロック図である。
【図１１】従来のデジタル変調送信装置の構成例を示すブロック図である。
【図１２】従来のデジタル変調送信装置の他の構成例を示すブロック図である。
【符号の説明】
１…ＩＱ信号発生回路、２…位相成分抽出回路、３…キャリア信号発生回路、３Ａ…分周回路、３Ｂ…発振器、４…切替スイッチ、５…電力増幅回路、５Ａ…飽和型増幅回路、６…振幅成分抽出回路、７…増幅利得制御回路、７Ａ…電源電圧増幅回路、３１，３２…トランジスタ（負性抵抗素子）、３３…トランジスタ、３４，３５…トランジスタ（ＭＯＳバラクタ容量Ｃ）、３６，３７…Ｄフリップフロップ、Ｌ…インダクタ。
【発明の属する技術分野】
本発明は、デジタル変調送信装置および方法に関し、特に無線または有線通信システムで用いられ、デジタル変調方式をに基づき変調して得られたデジタル変調信号を送信するデジタル変調送信装置および方法に関するものである。
【０００２】
【従来の技術】
無線通信システムや有線通信システムでは、伝送路特性に対して送信信号を適合化させるとともに、送信信号を多重化してデータ伝送量を増大させることを目的として、アナログ変調方式やデジタル変調方式に基づく各種の変調方式が用いられている。
【０００３】
アナログ変調方式とは、アナログの入力信号に基づき搬送波の振幅、位相、周波数などを変調する方式である。
従来、このようなアナログ変調方式を用いて変調して得られたアナログ変調信号を送信する装置として、図１０に示すようなアナログ変調送信装置が提案されている（例えば、非特許文献１など参照）。
このアナログ変調送信装置は、１９５２年にＬ．Ｋａｈｎが提案したＥＥＲ（Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）と呼ばれる送信装置構成方法を利用して実現したものである。
【０００４】
まず、ＳＳＢ変調波発生回路５１では、入力されたべースバンド信号を単側波帯（ＳＳＢ：Ｓｉｎｇｌｅ−Ｓｉｄｅ Ｂａｎｄ）信号に変換したのち２系統に分ける。そのうち一方の系統では、リミッタ増幅回路５２で、信号の包絡線を一定化し（ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ）、飽和型増幅回路５３で、その信号を増幅し変調段増幅回路４に必要な信号レベルとする。
もう一方の系統では、包絡線検出回路５５により、ＳＳＢ信号の包絡線のみを取り出し、線形増幅回路５６で信号を増幅したのち、変調信号発生回路５７により変調段増幅回路５４の利得制御信号を生成する。
【０００５】
変調段増幅回路５４では、変調信号発生回路５７からの出力に応じてその利得を制御することにより、飽和型増幅回路５３からの信号を再度変調する（ｅｎｖｅｌｏｐｅ ｒｅｓｔｏｒａｔｉｏｎ）。
このような構成をとることにより、所望の信号レベルまで増幅するために必要な増幅回路として飽和型の増幅回路を用いることができるので、線形増幅回路を使用した構成と比較して電力付加効率の高い送信装置を実現できる。
【０００６】
これに対して、デジタル変調方式とは、搬送波の振幅、位相、周波数などを、デジタルの入力情報に基づき変調する方式である。例えば、２ビットからなる４種類”００”，”０１”，”１０”，”１１”の各入力情報に、０，π／４，π／２，３π／４の位相変調量を割り当てて変調する方式は、ＱＰＳＫ（Ｑｕａｄｒｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）と呼ばれている。
【０００７】
従来、このようなデジタル変調方式を用いて変調して得られたデジタル変調信号を送信する装置として、図１１に示すようなデジタル変調送信装置（以下、従来技術１という）が提案されている（例えば、非特許文献２など参照）。
このデジタル変調送信装置は、Ｄ．Ｋ．Ｓｕらが提案している送信装置構成方法に基づき実現したものであり、前述した従来技術１のＥＥＲ方式をデジタル変調方式の送信装置に適用するとともにフィードバック回路を付加していることが特徴である。
【０００８】
まず、デジタル変調したＲＦ信号を従来技術１と同様に２系統に分け、一方の系統では、リミッタ増幅回路６１で、信号の包絡線を一定化し、バッファ増幅回路６２とＲＦ電力増幅回路６３で、必要な信号レベルへ増幅する。
もう一方の系統では、包絡線検出回路６４により、包絡線のみ取り出し、加算器６７を通したのちにスイッチング電源回路６８を制御する。スイッチング電源回路６８によりＲＦ電力増幅回路６３の電源電圧を制御することでデジタル変調信号を得る。
【０００９】
この際、得られたデジタル変調信号をアッテネータ６５で減衰させた後、包絡線検出回路６６でその包絡線を検出し、加算器６７で元のデジタル変調信号と加算処理をするフィードバックループを構成している。
このフィードバックループにより、再度変調したＲＦ信号の包絡線が元の信号の包絡線に近づくように自動的に補正されるので、送信装置の線形性が向上するとともに、スイッチング電源回路６８の制御方法とＲＦ電力増幅回路６３の回路構成を簡単にすることができる。
【００１０】
また、他のデジタル変調送信装置として、図１２に示すようなデジタル変調送信装置（以下、従来技術２という）が提案されている（例えば、非特許文献３など参照）。
このデジタル変調送信装置は、ＰＪ．Ｎａｇｌｅらが提案している送信装置構成方法に基づき実現したものであり、べースバンド信号からＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）によるデジタル信号処理で位相情報と振幅情報を直接生成し、その信号を元に２系統の信号処理をしていることが特徴である。
【００１１】
ます、入力されたべースバンド信号は、ＤＳＰ７１により直交信号（ＩＱ信号）に変換され、さらにそのＩＱ信号からＤＳＰ７２で振幅成分Ｒと位相成分θが生成される（これらＤＳＰ７１，７２は同一のＤＳＰ）。そのうち位相成分θは、Ｄ／Ａコンバータ（ＤＡＣ）７３によりアナログ信号に変換され、この信号により発振器７４で発生するＲＦ信号の位相を制御する。また振幅成分Ｒは、Ｄ／Ａコンバータ（ＤＡＣ）７６によりアナログ信号に変換され、この信号によりスイッチング電源回路７７を制御する。
【００１２】
そして、飽和型増幅回路７５により発振器７４からのＲＦ信号を増幅し、その増幅利得をスイッチング電源回路７７で電源電圧を可変とすることで、所望のレベルに増幅された変調信号を得る。
このような構成を取ることにより、べースバンド信号から振幅成分Ｒと位相成分θの２系統の信号をデジタル処理で生成できるとともに、ＤＳＰ７１およびＤＡＣ７３，ＤＡＣ７６のデジタル処理部分で２系統の信号遅延を比較的簡単に合わせることができる。
【００１３】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【００１４】
【非特許文献１】
Ｌ．Ｋａｈｎ，”Ｓｉｎｇｌｅ−ｓｉｄｅｄ ｔｒａｎｓｍｉｓｓｉｏｎ ｂｙ ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ ｒｅｓｔｏｒａｔｉｏｎ，” Ｐｒｏｃ．ＩＲＥ，ｐｐ．８０３−８０６，Ｊｕ１ｙ１９５２
【非特許文献２】
Ｄ．Ｋ．Ｓｕ，ａｎｄ Ｗ．Ｊ．ＭｃＦａｒｌａｎｄ，”Ａｎ ＩＣ ｆｏｒ ｌｉｎｅａｒｉｚｉｎｇ ＲＦ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒｓ ｕｓｉｎｇ ｅｎｖｅｌｏｐｅ ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ ｒｅｓｔｏｒａｔｉｏｎ，” ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３３，ｎｏ．１２，ｐｐ．２２５２−２２５８，Ｄｅｃ．１９９８
【非特許文献３】
Ｐ．Ｊ．Ｎａｇｌｅ，Ｄ．Ｐ．Ｂｕｒｔｏｎ，Ｅ．Ｐ．Ｈｅａｎｅｙ，ａｎｄ Ｆ．Ｊ．ＭｃＧｒａｔｈ，”Ａ ｗｉｄｅｂａｎｄ ｌｉｎｅａｒ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｏｒ ｆｏｒ ｐｏｌａｒ ｔｒａｎｓｍｉｔｔｅｒｓ ｂａｓｅｄ ｏｎ ｔｈｅ ｃｏｎｃｅｐｔ ｏｆ ｉｎｔｅｒｌｅａｖｉｎｇ ｄｅｌｔａ ｍｏｄｕｌａｔｉｏｎ，”２００２ ＩＥＥＥ Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ），ｐｐ．２９６−２９７，Ｆｅｂ．２００２
【００１５】
【発明が解決しようとする課題】
しかしながら、このような従来のデジタル変調送信装置では、いずれについても送信装置の構成が複雑になってしまうという問題点があった。
例えば、従来技術１では、入力された信号を２系統に分けて処理していることから、実際には、これら２系統に分けた信号経路の遅延を合わせるための回路を追加する必要がある。これに対して従来技術２では、ＤＳＰで各信号経路の遅延を調整しているものの、位相成分θをＤＡＣで変換した信号で発振器のＲＦ出力信号の位相を制御しており、ＲＦ信号の位相を高精度に制御するためには発振器およびその周辺回路、制御回路の構成が複雑になる。
本発明はこのような課題を解決するためのものであり、複雑な回路構成を必要とすることなく、電力付加効率が高く消費電力の小さいデジタル変調送信装置および方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
このような目的を達成するために、本発明にかかるデジタル変調送信装置は、通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置において、べースバンド信号からデジタル変調方式に対応したＩＱ信号を生成するＩＱ信号発生回路と、このＩＱ信号発生回路で生成されたＩＱ信号から位相成分を抽出して出力する位相成分抽出回路と、位相の異なる複数のキャリア信号を発生するキャリア信号発生回路と、このキャリア信号発生回路からのキャリア信号のうち、位相成分抽出回路で抽出された位相成分に対応するキャリア信号を選択して出力する切替スイッチと、この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する電力増幅回路と、ＩＱ信号発生回路で生成されたＩＱ信号から振幅成分を抽出して出力する振幅成分抽出回路と、この振幅成分抽出回路で抽出された振幅成分に基づき、電力増幅回路の利得を制御する増幅利得制御回路とを備えるものである。
【００１７】
電力増幅回路については、飽和型増幅回路を用いてもよい。
さらに、増幅利得制御回路として、飽和型増幅回路の電源電圧を制御することにより飽和型増幅回路の利得を制御する電源電圧制御回路を用いてもよい。
キャリア信号発生回路の具体例として、所定周波数のクロック信号を発生する発振器と、この発振器からのクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力する分周回路とを用いてもよい。
【００１８】
本発明にかかるデジタル変調送信方法は、通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置で、べースバンド信号からデジタル変調方式に対応したＩＱ信号を生成する第１のステップと、この第１のステップで生成されたＩＱ信号から位相成分を抽出して出力する第２のステップと、位相の異なる複数のキャリア信号を発生する第３のステップと、この第３のステップで発生させたキャリア信号のうち、第２のステップで抽出された位相成分に対応するキャリア信号を選択して出力する第４のステップと、この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する第５のステップと、第１のステップで生成されたＩＱ信号から振幅成分を抽出して出力する第６のステップと、この第６のステップで抽出された振幅成分に基づき、第５のステップでの増幅利得を制御する第７のステップとを実行するようにしたものである。
【００１９】
第５のステップにおいて、飽和型増幅回路を用いてもよい。
さらに、記第７のステップで、飽和型増幅回路の電源電圧を制御することにより飽和型増幅回路の利得を制御する電源電圧制御回路を用いてもよい。
第３のステップの具体例として、所定周波数のクロック信号を発生するステップと、これらクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力するステップとを実行するようにしてもよい。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
まず、図１を参照して、本発明の一実施の形態にかかるデジタル変調送信装置について説明する。図１は本発明の一実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
このデジタル変調送信装置には、ＩＱ信号発生回路１、位相成分抽出回路２、キャリア信号発生回路３、切替スイッチ４、電力増幅回路５、振幅成分抽出回路６、および増幅利得制御回路７が設けられている。
【００２１】
ＩＱ信号発生回路１は、情報として送信したいべースバンド信号ｇからデジタル変調されたＩ信号およびＱ信号を生成する回路部である。
位相成分抽出回路２は、ＩＱ信号発生回路１からのＩ信号およびＱ信号から位相成分を抽出する回路部である。
振幅成分抽出回路６は、ＩＱ信号発生回路１からのＩ信号およびＱ信号から振幅成分を抽出する回路部である。
【００２２】
これらＩＱ信号発生回路１、位相成分抽出回路２、および振幅成分抽出回路６は、アナログ回路で構成することも可能であるが、本実施の形態においては、いずれもデジタル信号を扱うため、論理回路、順序回路などのデジタル回路により簡単に構成することができる。
したがって、例えば前述した非特許文献３にあるようにＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）で構成すれば、遅延の補償なども容易に実現することができる。なお、このようなＤＳＰ以外にも、専用に作成したハードウェア論理やソフトウェア論理で構成してもよい。
【００２３】
キャリア信号発生回路３は、所望のキャリア周波数で位相の異なる複数のキャリア信号を発生する回路部である。
切替スイッチ４は、キャリア信号発生回路３から供給されている各キャリア信号のうち、位相成分抽出回路２で抽出された位相成分信号に対応するキャリア信号を選択する回路部である。
電力増幅回路５は、切替スイッチ４で選択されたキャリア信号を所望の送信電力まで増幅し、デジタル変調信号として送信する回路部である。
増幅利得制御回路７は、振幅成分抽出回路６で抽出された振幅成分を示す信号に基づき、電力増幅回路５の利得を制御する回路部である。
【００２４】
次に、本実施の形態にかかるデジタル変調送信装置の動作について説明する。まず、ＩＱ信号発生回路１では、情報として送信したいべースバンド信号ｇから、ＩＱ信号発生回路１によりデジタル変調されたＩ信号およびＱ信号を生成し、これらＩ信号およびＱ信号から、位相成分抽出回路２と振幅成分抽出回路６により位相成分と振幅成分を抽出する。
【００２５】
このうち、位相成分側の信号経路では、位相成分抽出回路２からの位相成分信号によって切替スイッチ４を切り替えて、キャリア信号発生回路３で生成した複数のキャリア信号のうち、その位相成分に対応するものを選択し、電力増幅回路５により所望の送信電力まで増幅する。
一方、振幅成分側の信号経路では、振幅成分抽出回路６で抽出された振幅成分を示す信号によって増幅利得制御回路７を制御し、電力増幅回路５の利得を変化させることで振幅情報をキャリア信号に追加する。
【００２６】
例えば、ＱＰＳＫ変調方式の場合を例にとると、キャリア信号発生回路３では、９０゜ずつ（π，π／４，π／２，３π／４）位相の異なる同じ周波数の４つの信号を発生する。
位相成分抽出回路２では、各位相のキャリア信号に対応した４つの信号を抽出し、これら位相抽出信号に基づいて、切替スイッチ回路４のうち対応するキャリア信号のスイッチをＯＮ，ＯＦＦする。
切替スイッチ４は、ＦＥＴを使用したパストランジスタなどの簡単な回路構成で実現することができ、さらには本実施の形態の全ての構成回路を１つの集積回路に搭載することも可能である。
【００２７】
このようにして切替スイッチ４で得られた各位相のキャリア信号は、スイッチ切替時に発生する不要な高調波成分を含むので、振幅成分で電力増幅回路５の利得を制御し、振幅情報を追加することで高調波成分を抑えることができる。
このとき、ＱＰＳＫ変調されたキャリア信号は、振幅情報に応じた包絡線変動を持つ。振幅情報でキャリア信号の包絡線を制御しているので、実際の送信装置を構成する場合には、アンテナフィルタなどを追加しなくとも不要な高調波を抑えた送信信号を得ることができる。
【００２８】
このように、本実施の形態では、キャリア信号発生回路で、位相の異なる複数のキャリア信号を発生させるとともに、これらキャリア信号のうち、位相成分抽出回路でＩＱ信号から抽出された位相成分に対応するキャリア信号を切替スイッチで選択し、電力増幅回路へ出力するとともに、振幅成分抽出回路でＩＱ信号から抽出された振幅成分に基づき電力増幅回路の利得を制御するようにしたので、位相成分の信号により変調方式に対応した複数のキャリア信号が切り替えられることにより変調が行われるとともに、振幅成分に基づきそのキャリア信号の電力増幅利得が制御されてキャリア信号に振幅成分を追加されることになる。
【００２９】
したがって、従来のように変調回路部分で高精度の位相制御をする必要がなくなり、そのための回路構成も不要となる。
これにより、切替スイッチを用いた簡単な回路構成で、高精度の多相キャリア信号を容易に生成でき、本来のＥＥＲ方式の特徴である、電力付加効率が高く消費電力の小さいデジタル変調送信装置を実現できる。
なお、本実施の形態では、電力増幅回路５の具体的構成について限定するものではなく、飽和型、線形型など各種の増幅器を利用できる。
【００３０】
次に、図２を参照して、本発明の第２の実施の形態にかかるデジタル変調送信装置について説明する。図２は第２の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、電力増幅回路５に代えて飽和型増幅回路５Ａを用いたものである。そして、振幅成分抽出回路６からの制御信号で増幅利得制御回路７の出力を変化させ、この出力で飽和型増幅回路５Ａの利得を振幅成分に応じて制御することにより、キャリア信号の包絡線を制御するようにしたものである。
【００３１】
飽和型増幅回路とは、例えばＭＯＳトランジスタで増幅器を構成した場合、そのＭＯＳトランジスタをその飽和領域で動作させることにより入力信号を増幅する回路のことを指す。このような飽和領域では、ドレイン電圧ＶＤＳの変化がドレイン電流ＩＤにあまり影響せず、ＭＯＳトランジスタが電流源として動作するため、これを利用して高効率の増幅器を実現できる。なお、この種の高周波増幅器に関する詳細は、例えば、高山洋一郎，「マイクロ波トランジスタ」，電子情報通信学会，ｐｐ１９２−２００，１９９８ や、黒田監訳，「ＲＦマイクロエレクトロニクス」，丸善，ｐｐ３２５−３３９，２００２ などに説明されており、ここでの詳細な説明は省略する。
このような飽和型増幅回路は、例えば増幅段のトランジスタに対するバイアス電圧を制御することにより利得を制御することができ、線形増幅器と比較して電力付加効率が高く消費電力を低減できる。
【００３２】
次に、図３を参照して、本発明の第３の実施の形態にかかるデジタル変調送信装置について説明する。図３は第３の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、電力増幅回路５に代えて飽和型増幅回路５Ａを用いるとともに、増幅利得制御回路７に代えて電源電圧制御回路７Ａを用いたものである。そして、振幅成分抽出回路６からの制御信号で電源電圧制御回路７Ａの出力を変化させ、この出力で飽和型増幅回路５Ａの電源電圧を振幅成分に応じて制御することにより、キャリア信号の包絡線を制御して、振幅情報をキャリア信号に追加するようにしたものである。
【００３３】
線形増幅回路で電源電圧を変えた場合、増幅器の動作点が変化し線形動作をしなくなる場合があるので、可変範囲が限定される。一方、飽和型増幅器では、ある程度以上の電源電圧であれば動作するので、増幅器の線形性を考慮する必要がない。また、利得が小さくてよい場合には電源電圧を下げて増幅利得を下げているので、消費電力が小さく電力付加効率のよい送信装置を構成することができる。
以上のように、信号の増幅に飽和型増幅器を使用しているという特徴から、その利得を電源電圧により制御することができ、利得制御回路を簡単な回路構成とすることができるとともに、電力効率の良いデジタル変調送信装置を構成することができる。
【００３４】
次に、図４を参照して、本発明の第４の実施の形態にかかるデジタル変調送信装置について説明する。図４は第４の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図であり、前述した第１の実施の形態（図１参照）と、同じまたは同等部分には同一符号を付してある。
本実施の形態にかかるデジタル変調送信装置は、前述した第１の実施の形態のうち、キャリア信号発生回路３に代えて、分周回路３Ａと発振器３Ｂとを用いたものである。
【００３５】
ここでは、分周回路３Ａにおいて、発振器３Ｂからの基準信号を所望の周波数のキャリア信号に分周するとともに、位相の異なる所望のキャリア信号を生成している。これにより、簡単な回路構成で高精度に位相を制御したキャリア信号を生成できる。
デジタル変調方式で変調されたキャリア信号の位相は離散的な値をとることから、キャリア信号発生回路３の位相を連続的に可変できるような制御をする必要はなく、所望の変調方式に対応した離散的な位相の値、多くの場合には等間隔の位相差を持ったキャリア信号が得られれば十分である。
【００３６】
このことから、分周回路３Ａでは、等間隔の位相差を持ったキャリア信号を生成するという簡単な回路構成をとることができる。生成したキャリア信号は、切替スイッチ４により容易に切り替えることができ、所望の位相変調信号を得ることができる。
なお、本実施の形態は、前述した第２または第３の実施の形態にかかるデジタル変調送信装置にも適用可能であり、前述と同様の作用効果が得られる。
【００３７】
図５に、発振器３Ｂの具体的回路例を示す。この例では、インダクタＬとＭＯＳバラクタ容量Ｃにより共振周波数ω＝１／√ＬＣを持つＬＣ共振器を構成し、ＭＯＳトランジスタＭ３１とＭＯＳトランジスタＭ３２のクロスカップル型の負性抵抗素子と組み合わせることにより発振器（無安定マルチバイブレータ）か構成されている。
【００３８】
すなわち、この発振器では、Ｍ３３のソース端子が電源電圧Ｖに接続され、そのドレイン端子に２つＬの一端が接続されている。そして、これらＬの他端の間にそれぞれＭＯＳトランジスタＭ３４，Ｍ３５からなる２つの容量Ｃが直列接続されているとともに、これらＬの２つの他端と接地電位ＧＮＤとの間にＭ３１，Ｍ３２からなる負性抵抗素子が接続されている。また、共通接続されたＭ３４，Ｍ３５のゲート、およびＭ３３には所定の電位Ｖｂｉａｓが接続されている。
この発振器では、０゜および１８０゜の差動のクロック信号ｖｐ，ｖｎを発生することができる。トランジスタＭ３３は、回路の消費電流を一定とし、出力差動信号の位相差を１８０゜に保つ役割も同時に果たしている。
【００３９】
図６に、分周回路３Ａの具体的回路例を示す。この分周回路は、ジョンソンカウンタと呼ばれる、Ｄフリップフロップ（Ｄ−ＦＦ）を２個用いた１／４分周回路である。ここでは、ＱＰＳＫ変調方式で用いる、９０゜ずつ（π，π／４，π／２，３π／４）位相の異なるキャリア信号が生成される。
【００４０】
すなわち、Ｄ−ＦＦ３６およびＤ−ＦＦ３７のｃｌｋ入力端子のそれぞれに、発振器３Ｂからのクロック信号ｖｐが入力され、／ｃｌｋ入力端子（ｃｌｋ入力端子の反転論理）のそれぞれに、ｖｐと１８０゜の位相差を持つ、発振器３Ｂからのクロック信号ｖｒが入力されている。
Ｄ−ＦＦ３６のＤ入力端子および／Ｄ入力端子（Ｄ入力端子の反転論理）には、Ｄ−ＦＦ３７のＱ出力端子および／Ｑ出力端子（Ｑ出力端子の反転論理）がそれぞれ接続され、Ｄ−ＦＦ３７のＤ入力端子および／Ｄ入力端子（Ｄ入力端子の反転論理）には、Ｄ−ＦＦ３６のＱ出力端子および／Ｑ出力端子がそれぞれ接続されている。
【００４１】
このような構成により、差動のクロック信号ｖｐ，ｖｎから、クロック周期を１／４分周した４相の信号ＩＰ，ＩＮ，ＱＰ，ＱＮが生成され、それぞれＤ−ＦＦ３６のＱ出力端子、／Ｑ出力端子、Ｄ−ＦＦ３７のＱ出力端子、および／Ｑ出力端子から出力される。
したがって、これらＤフリップフロップの構成と回路の接続が対称的になっているため、高精度に４相のキャリア信号信号を簡素な回路構成で生成することができ、分周出力を切り替えることによりＱＰＳＫ変調の変調信号を実現できる。
【００４２】
図７に、図６の分周回路３Ｂで用いられるＤフリップフロップの具体的回路例を示す。
このＤフリップフロップは、２つのＭＯＳトランジスタから構成される差動増幅器を複数組み合わせて構成した、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）構成をとっており、高速動作が可能であるとともに、適切な回路設計によりアナログ信号を扱うこともでき、キャリア信号を生成するための分周回路に使用することができる。なお、図７のＤフリップフロップは公知の技術に基づくものであり、その構成および動作の詳細についての説明は省略する。
【００４３】
図８および図９に、これら発振器３Ｂおよび分周回路３Ａの動作に対するシミュレーション結果を示す。図８は図６の発振器３Ｂの出力波形図であり、図９は図７の分周回路３Ａの出力波形図である。
これら出力波形図において、横軸は時間（ｎｓ）であり、縦軸は出力電圧（ｍＶ）である。ここでは、発振器３Ｂにおいて、周波数１．２ＧＨｚで逆位相のクロック信号ｖｐ，ｖｒが生成されていることがわかる。また、分周回路３Ａにおいて、これらｖｐ，ｖｒから、周波数３００ＭＨｚの９０゜ずつ位相が互いに異なった４つの信号ＩＰ，ＩＮ，ＱＰ，ＱＮがキャリア信号として生成されていることがわかる。
【００４４】
なお、以上の各実施の形態では、本発明のデジタル変調送信装置および方法を、無線通信システムへ適用した場合を例として説明したが、これに限定されるものではなく、有線通信システムにも前述と同様に適用でき、同様の作用効果が得られる。
また、本発明で用いる飽和型増幅回路は、ＭＯＳトランジスタを用いた増幅器に限定されるものではなく、前述したような動作特性を有するバイポーラトランジスタ、化合物ＦＥＴ、さらには真空管、電子管などの回路素子を用いて構成してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明は、キャリア信号発生回路で、位相の異なる複数のキャリア信号を発生させるとともに、これらキャリア信号のうち、位相成分抽出回路でＩＱ信号から抽出された位相成分に対応するキャリア信号を切替スイッチで選択し、電力増幅回路へ出力するとともに、振幅成分抽出回路でＩＱ信号から抽出された振幅成分に基づき電力増幅回路の利得を制御するようにしたので、位相成分の信号により変調方式に対応した複数のキャリア信号が切り替えられることにより変調が行われるとともに、振幅成分に基づきそのキャリア信号の電力増幅利得が制御されてキャリア信号に振幅成分を追加されることになる。
したがって、前述した従来技術２のように変調回路部分で高精度の位相制御をする必要がなくなり、そのための回路構成も不要となる。これにより、切替スイッチを用いた簡単な回路構成で、高精度の多相キャリア信号を容易に生成でき、本来のＥＥＲ方式の特徴である、電力付加効率が高く消費電力の小さいデジタル変調送信装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図２】本発明の第２の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図３】本発明の第３の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図４】本発明の第４の実施の形態にかかるデジタル変調送信装置の構成を示すブロック図である。
【図５】図４で用いられる発振器の具体的構成例を示す回路図である。
【図６】図４で用いられる分周回路の具体的構成例を示す回路図である。
【図７】図６で用いられるＤフリップフロップの具体的構成例を示す回路図である。
【図８】図５の発振器のシミュレーション結果で得られた発振出力を示す波形図である。
【図９】図６の分周回路のシミュレーション結果で得られた分周出力を示す波形図である。
【図１０】従来のアナログ変調送信装置の構成例を示すブロック図である。
【図１１】従来のデジタル変調送信装置の構成例を示すブロック図である。
【図１２】従来のデジタル変調送信装置の他の構成例を示すブロック図である。
【符号の説明】
１…ＩＱ信号発生回路、２…位相成分抽出回路、３…キャリア信号発生回路、３Ａ…分周回路、３Ｂ…発振器、４…切替スイッチ、５…電力増幅回路、５Ａ…飽和型増幅回路、６…振幅成分抽出回路、７…増幅利得制御回路、７Ａ…電源電圧増幅回路、３１，３２…トランジスタ（負性抵抗素子）、３３…トランジスタ、３４，３５…トランジスタ（ＭＯＳバラクタ容量Ｃ）、３６，３７…Ｄフリップフロップ、Ｌ…インダクタ。
Claims (8)
- 通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置において、
べースバンド信号から前記デジタル変調方式に対応したＩＱ信号を生成するＩＱ信号発生回路と、
このＩＱ信号発生回路で生成されたＩＱ信号から位相成分を抽出して出力する位相成分抽出回路と、
位相の異なる複数のキャリア信号を発生するキャリア信号発生回路と、
このキャリア信号発生回路からのキャリア信号のうち、前記位相成分抽出回路で抽出された位相成分に対応するキャリア信号を選択して出力する切替スイッチと、
この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する電力増幅回路と、
前記ＩＱ信号発生回路で生成されたＩＱ信号から振幅成分を抽出して出力する振幅成分抽出回路と、
この振幅成分抽出回路で抽出された振幅成分に基づき、前記電力増幅回路の利得を制御する増幅利得制御回路とを備えることを特徴とするデジタル変調送信装置。 - 請求項１に記載のデジタル変調送信装置において、
前記電力増幅回路は、飽和型増幅回路からなることを特徴とするデジタル変調送信装置。 - 請求項２に記載のデジタル変調送信装置において、
前記増幅利得制御回路は、前記飽和型増幅回路の電源電圧を制御することにより前記飽和型増幅回路の利得を制御する電源電圧制御回路からなることを特徴とするデジタル変調送信装置。 - 請求項１に記載のデジタル変調送信装置において、
前記キャリア信号発生回路は、所定周波数のクロック信号を発生する発振器と、この発振器からのクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力する分周回路とを有することを特徴とするデジタル変調送信装置。 - 通信システムで用いられ、入力されたベースバンド信号を所望のデジタル変調方式に基づき変調し、得られたデジタル変調信号を送信するデジタル変調送信装置で、
べースバンド信号から前記デジタル変調方式に対応したＩＱ信号を生成する第１のステップと、
この第１のステップで生成されたＩＱ信号から位相成分を抽出して出力する第２のステップと、
位相の異なる複数のキャリア信号を発生する第３のステップと、
この第３のステップで発生させたキャリア信号のうち、前記第２のステップで抽出された位相成分に対応するキャリア信号を選択して出力する第４のステップと、
この切替スイッチから選択出力されたキャリア信号を所望の送信電力へ増幅しデジタル変調信号として出力する第５のステップと、
前記第１のステップで生成されたＩＱ信号から振幅成分を抽出して出力する第６のステップと、
この第６のステップで抽出された振幅成分に基づき、前記第５のステップでの増幅利得を制御する第７のステップとを実行することを特徴とするデジタル変調送信方法。 - 請求項５に記載のデジタル変調送信方法において、
前記第５のステップは、飽和型増幅回路を用いることを特徴とするデジタル変調送信方法。 - 請求項６に記載のデジタル変調送信方法において、
前記第７のステップは、前記飽和型増幅回路の電源電圧を制御することにより前記飽和型増幅回路の利得を制御する電源電圧制御回路を用いることを特徴とするデジタル変調送信方法。 - 請求項５に記載のデジタル変調送信方法において、
前記第３のステップは、所定周波数のクロック信号を発生するステップと、これらクロック信号を異なる位相で分周して得られた複数のキャリア信号を出力するステップとを有することを特徴とするデジタル変調送信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077119A JP3953969B2 (ja) | 2003-03-20 | 2003-03-20 | デジタル変調送信装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077119A JP3953969B2 (ja) | 2003-03-20 | 2003-03-20 | デジタル変調送信装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004289355A true JP2004289355A (ja) | 2004-10-14 |
| JP3953969B2 JP3953969B2 (ja) | 2007-08-08 |
Family
ID=33291953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003077119A Expired - Fee Related JP3953969B2 (ja) | 2003-03-20 | 2003-03-20 | デジタル変調送信装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953969B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303212A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 |
| JP2012520618A (ja) * | 2009-03-11 | 2012-09-06 | クゥアルコム・インコーポレイテッド | 広帯域位相変調器 |
| US8588720B2 (en) | 2009-12-15 | 2013-11-19 | Qualcomm Incorproated | Signal decimation techniques |
| JP2015056756A (ja) * | 2013-09-11 | 2015-03-23 | 富士通セミコンダクター株式会社 | 移相器、プリディストータ、及びフェーズドアレイアンテナ |
| US9000858B2 (en) | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
| CN114268123A (zh) * | 2021-11-16 | 2022-04-01 | 云南电网有限责任公司迪庆供电局 | 一种并离网切换系统自动调节发射功率的载波通信方法 |
-
2003
- 2003-03-20 JP JP2003077119A patent/JP3953969B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303212A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 |
| JP2012520618A (ja) * | 2009-03-11 | 2012-09-06 | クゥアルコム・インコーポレイテッド | 広帯域位相変調器 |
| US8723613B2 (en) | 2009-03-11 | 2014-05-13 | Qualcomm Incorporated | Wideband phase modulator |
| US8588720B2 (en) | 2009-12-15 | 2013-11-19 | Qualcomm Incorproated | Signal decimation techniques |
| US9000858B2 (en) | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
| JP2015056756A (ja) * | 2013-09-11 | 2015-03-23 | 富士通セミコンダクター株式会社 | 移相器、プリディストータ、及びフェーズドアレイアンテナ |
| CN114268123A (zh) * | 2021-11-16 | 2022-04-01 | 云南电网有限责任公司迪庆供电局 | 一种并离网切换系统自动调节发射功率的载波通信方法 |
| CN114268123B (zh) * | 2021-11-16 | 2023-08-22 | 云南电网有限责任公司迪庆供电局 | 一种并离网切换系统自动调节发射功率的载波通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3953969B2 (ja) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Godoy et al. | A 2.4-GHz, 27-dBm asymmetric multilevel outphasing power amplifier in 65-nm CMOS | |
| US7184723B2 (en) | Systems and methods for vector power amplification | |
| Khalaf et al. | Digitally modulated CMOS polar transmitters for highly-efficient mm-wave wireless communication | |
| US20070014382A1 (en) | Reconfigurable transmitter | |
| US20010016016A1 (en) | Power amplification using a direct-upconverting quadrature mixer topology | |
| Heidari et al. | All-digital outphasing modulator for a software-defined transmitter | |
| US8106720B2 (en) | Polar modulation apparatus and method with common-mode control | |
| JP2006521062A (ja) | ４つの９０度シフトされた搬送波を採用する直交変調器 | |
| JP2004266351A (ja) | 送信装置及びその調整方法 | |
| JP2008283678A (ja) | 送信回路、及び通信機器 | |
| US8179957B2 (en) | Quadrature pulse-width modulation methods and apparatus | |
| WO2005062565A1 (en) | Polar modulation using amplitude modulated quadrature signals | |
| Shi et al. | A voltage-translinear based CMOS signal component separator chip for linear LINC transmitters | |
| US8169272B2 (en) | Multi-phase pulse modulation polar transmitter and method of generating a pulse modulated envelope signal carrying modulated RF signal | |
| Watkins et al. | How not to rely on Moore's Law alone: low-complexity envelope-tracking amplifiers | |
| JP2008022513A (ja) | 歪制御機能付き増幅装置 | |
| Teikari | Digital predistortion linearization methods for RF power amplifiers | |
| JP3953969B2 (ja) | デジタル変調送信装置および方法 | |
| US6940920B2 (en) | Multiplier arrangement, signal modulator and transmitter | |
| GB2456889A (en) | A PWM modulator for a Cartesian transmitter | |
| US20090245418A1 (en) | Transmitter using cartesian loop | |
| JP3987455B2 (ja) | デジタル変調送信機 | |
| Veetil et al. | Highly linear and reconfigurable three-way amplitude modulation-based mixerless wireless transmitter | |
| KR101069781B1 (ko) | 전송 신호를 생성하는 방법 | |
| Kopta et al. | A 2.4-GHz low power polar transmitter for wireless body area network applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |