JP2004281453A - Method and system of manufacturing semiconductor device - Google Patents
Method and system of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2004281453A JP2004281453A JP2003066910A JP2003066910A JP2004281453A JP 2004281453 A JP2004281453 A JP 2004281453A JP 2003066910 A JP2003066910 A JP 2003066910A JP 2003066910 A JP2003066910 A JP 2003066910A JP 2004281453 A JP2004281453 A JP 2004281453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- semiconductor device
- thinned
- probe test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体デバイス製造方法及びシステムに関し、特にバックグラインディング(BG)やポリッシュグラインディング(PG)により薄片化される半導体ウエハの製造方法及びシステムにおけるプローブテストに関係する。
【0002】
【従来の技術】
半導体デバイスの製造工程においては、製造効率を向上させるため、デバイス形成プロセス(前工程)が終了した後、半導体ウエハ上に形成された各半導体チップ(ダイ)を、その電極パッドにプローブを接触させ、このプローブを介して半導体チップに電源を印加して動作状態とし、試験信号の印加及び検出を行うことにより動作検査を行い、不良チップは後の組立工程より除くことが行われる。この検査をプローブテストと呼んでおり、半導体ウエハを保持してプローブを接触させる装置をプローバ、プローバに試験信号を供給すると共に半導体チップからの信号を解析する装置をテスタと呼ぶ。すなわち、プローブテストはプローバとテスタを組み合わせた装置で行われる。
【0003】
完成したデバイスは更に最終的な検査を経て出荷される。プローブテストは、完成した半導体チップを検査して良品と不良品を識別する検査であり、プローブテストの後は半導体ウエハを損傷するような工程を行わず、組み立てることが望ましい。しかし、ダイシング工程で切断した後にプローブテストを行うのは、半導体ウエハ上に配列された半導体チップを検査するのに比べて検査効率の点で問題がある。そこで、プローブテストはダイシング工程の前に行う。すなわち、半導体ウエハは、プローブテストの後、ダイサーで切断され、良品チップのみが後工程(組立工程)で組み立てられる。
【0004】
近年、薄片化した半導体デバイスをICカードなどに搭載することが行われている。半導体デバイスを薄片化するには、バックグラインダ/ポリシュグラインダで前工程の終了した半導体ウエハの裏面を研磨する。
【0005】
薄片化した半導体ウエハをプローブテストするために、半導体ウエハをステージに保持してプローブを接触させると、プローブの接触圧のためにウエハを破損するという問題がある。そこで、従来の薄片化半導体デバイスの製造工程では、前工程の終了した半導体ウエハをプローブテストし、その後にバックグラインダ/ポリシュグラインダで半導体ウエハの裏面を研磨して薄片化し、ダイサーで切断して組み立てる。
【0006】
図1は、この従来の薄片化半導体デバイスの製造工程を示すフローチャートである。図示のように、デバイス形成プロセス(前工程)1において半導体ウエハの表面に半導体チップ(ダイ)を形成し、プローブテスト工程2で各チップの電気的な動作検査を行い、薄片化処理(バックグラインド/ポリッシュグラインド(BG/PG))工程3で半導体ウエハを薄片化し、ダイシング工程4で切断し、組立工程(後工程)5で組み立てる。その後、最終検査工程6で最終的な検査が行われ、出荷される。
【0007】
【特許文献1】
特開平5−335384号公報(全体)
【0008】
【発明が解決しようとする課題】
上記のように、薄片化した半導体ウエハをステージに保持してプローブを接触させると、プローブの接触圧のためにウエハを破損するという問題があるため、プローブテストは薄片化処理の前に行っている。しかし、薄片化工程3では、バックグラインダ/ポリシュグラインダで半導体ウエハの裏面を研磨するため、研磨液が供給されると共に半導体ウエハに物理的な力がかかるので、薄片化工程において半導体ウエハを損傷し、チップを不良品にする場合が起きる。上記のように既にプローブテストは終了しているので、薄片化工程で発生した不良は発見することができず、電気特性に異常のあるチップが次工程に持ち越され、歩留まりの悪化を生じるという問題がある。
【0009】
本発明は、このような問題を解決して、薄片化半導体デバイスの製造工程において、より適切にプローブテストを行える方法及びシステムを実現することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を実現するため、本発明の半導体デバイス製造方法及びシステムは、薄片化工程の後のダイシング工程の直前にプローブテストを行うことを特徴とする。
【0011】
図2は、本発明の半導体デバイス製造方法及びシステムの処理の流れを示すフローチャートである。
【0012】
図2に示すように、本発明の半導体デバイス製造方法及びシステムでは、デバイス形成プロセス(前工程)11において半導体ウエハの表面に半導体チップ(ダイ)を形成し、薄片化処理(バックグラインド/ポリッシュグラインド(BG/PG))工程12で半導体ウエハを薄片化し、プローブテスト工程13で各チップの電気的な動作検査を行い、ダイシング工程14で半導体ウエハを各チップに切断し、組立工程(後工程)15で組み立て、最終検査工程16で最終的な検査を行う。
【0013】
上記のように、薄片化した半導体ウエハにプローブを接触させると接触圧によりウエハを破損するという問題があるが、本発明では、プローバは粘着テープに接着した状態の半導体ウエハを保持して検査が行えるようにする。半導体ウエハは薄片化されていても粘着テープに接着されているので、プローブを接触させても接触圧は粘着テープに吸収されるので半導体ウエハの損傷が防げる。ダイシング工程では、切断したチップがばらばらにならないように、半導体ウエハをフレームに貼り付けた粘着テープに貼り付けた状態で切断するが、本発明のプローブテストを行う場合も、このフレームに貼り付けた粘着テープに半導体ウエハを貼り付けて保持することが望ましい。粘着テープは導電性であることが望ましい。
【0014】
また、従来のダイシング工程ではブレードにより半導体ウエハを切断しているが、本発明では、光ビーム(レーザ光)を照射した後、力を加えて切断する。これであれば研磨液を使用しないので、プローバにレーザ照射機構を設けてプローバの移動ステージを利用してレーザを照射することが可能であり、システム全体のコストを低減できる。また、薄片化した半導体ウエハをブレードにより切断すると欠け(チッピング)が発生するという問題があるが、レーザ光を照射する方法であれば欠けの発生を低減できる。
【0015】
【発明の実施の形態】
図3は、本発明の実施例の半導体デバイスの製造システムの構成を示す図である。図示のように、半導体ウエハ上にデバイスを形成する前工程装置群21と、半導体ウエハの裏面を研磨して薄片化するポリッシュグラインダ22と、テスタとプローバとレーザ照射器を組み合わせたプローブテスト装置23と、ダイボンダやワイヤボンダなどを組み合わせた組立装置24とを有する。
【0016】
図4は、表面に複数の半導体チップ110を形成した半導体ウエハ100を示す図である。各チップは、プローブテスト装置23で検査される。薄片化された半導体ウエハのチップ110の間の部分に収束したレーザ光を小さな間隔をあけて照射することにより、半導体ウエハが改質され、力を加えることによりレーザ光の照射部分に沿って切断される。
【0017】
ポリッシュグラインダ22では、図4に示す半導体ウエハ100の表面に保護テープを貼り付けた状態で保持し、裏面を研磨して半導体ウエハ100を薄片化する。薄片化した半導体ウエハ100は、図5に示す粘着テープ102を有する硬質材(アルミ)製のフレーム101に貼り付けられる。その状態で表面の保護テープが剥がされる。ここで、薄片化した半導体ウエハ100は反ってしまうので、フレーム101の粘着テープ102に貼り付けられた後に保護テープを剥がすことが重要である。
【0018】
図6は、プローブテスト装置23の構成を示す図である。このプローブテスト装置23は従来と類似の構成を有しているが、図5のフレーム101の粘着テープ102に貼り付けられた半導体ウエハが保持できる点と、レーザ照射器40が設けられている点が異なる。図6に示すように、プローブテスト装置23は、半導体ウエハが粘着テープ102に貼り付けられたフレーム101を保持するチャック31と、プローブ34を有するプローブカード33と、パフォーマンスボード32と、テストヘッド36と、回転軸38を中心としてテストヘッド36を回転させる機構と、チャック31を移動する移動機構39と、レーザ照射器40とを有する。移動機構39によりチャック31を移動して、プローブ34を、フレーム101の粘着テープ102に貼り付けられた半導体ウエハの各チップの電極パッドに接触させる。その状態で、テストヘッド36は、電源と試験信号をパフォーマンスボード32とプローブカード33とプローブ34とを介して各チップに印加し、各チップからの信号検出して動作が正常であるかを判定し、不良のチップの位置を記憶する。このようにしてプローブテストが行われる。半導体ウエハが帯電していると、プローブテストが正しく行なえなかったり、プローブカードの破損の一因となるので、粘着テープ102は導電性であることが望ましい。
【0019】
プローブテストの終了した半導体ウエハは、図示していないマーカにより不良チップにマークが付けられた後、破線で示した部分に移動する。そして、移動機構39によりチャック31上の半導体ウエハを移動して、半導体ウエハのチップの間の部分にレーザ照射器40から出力される収束したレーザ光を所定の間隔で照射する。これにより、レーザを照射した部分が改質されて、力を加えることにより切断できる。薄片化した半導体ウエハをブレードで切断すると欠け(チッピング)が生じるが、レーザ光を照射して切断する方法であれば、チッピングが低減できる。
【0020】
以上のように、本発明の実施例の半導体デバイス製造システムでは、ポリシュグラインドの後の薄片化した半導体ウエハ上のチップをプローブテストするので、薄片化工程で生じた損傷による不良品を発見でき、後工程への不良チップ(ダイ)の持ち越しを防止できる。また、プローブテスト装置にレーザ照射器を設けるだけでプローブテスト装置の移動機構を利用してダイシングが行えるので、システムのコストを低減できる。
【0021】
【発明の効果】
以上説明したように、本発明によれば、薄片化半導体デバイスの製造工程において、より適切にプローブテストを行い、後工程への不良チップの持ち越しを低減できる。また、ダイシングまで含めたシステムのコストを低減できる。
【図面の簡単な説明】
【図1】従来の半導体デバイスの製造工程を示すフローチャートである。
【図2】本発明の半導体デバイスの製造工程を示すフローチャートである。
【図3】本発明の実施例の半導体デバイスの製造システムの構成を示す図である。
【図4】表面に半導体チップ(ダイ)を形成した半導体ウエハを示す図である。
【図5】フレームの粘着テープに貼り付けた半導体ウエハを示す図である。
【図6】実施例のプローブテスト装置の構成を示す図である。
【符号の説明】
22…ポリシュグラインダ
23…プローブテスト装置
24…組立装置
40…レーザ照射器
100…半導体ウエハ
101…フレーム
102…粘着テープ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and a system for manufacturing a semiconductor device, and more particularly to a probe test in a method and a system for manufacturing a semiconductor wafer to be sliced by back grinding (BG) or polish grinding (PG).
[0002]
[Prior art]
In a semiconductor device manufacturing process, after a device forming process (previous process) is completed, a probe is brought into contact with an electrode pad of each semiconductor chip (die) formed on a semiconductor wafer in order to improve manufacturing efficiency. Then, a power is applied to the semiconductor chip via the probe to make the semiconductor chip in an operation state, an operation test is performed by applying and detecting a test signal, and a defective chip is removed from a later assembly process. This inspection is called a probe test, and a device that holds a semiconductor wafer and makes probes come into contact is called a prober, and a device that supplies a test signal to the prober and analyzes a signal from a semiconductor chip is called a tester. That is, the probe test is performed by an apparatus combining a prober and a tester.
[0003]
The completed device is further subjected to final inspection before shipment. The probe test is a test for inspecting a completed semiconductor chip to discriminate a non-defective product from a non-defective product. After the probe test, it is desirable to perform an assembly without performing a process that damages a semiconductor wafer. However, performing a probe test after cutting in the dicing process has a problem in terms of inspection efficiency as compared with inspecting semiconductor chips arranged on a semiconductor wafer. Therefore, the probe test is performed before the dicing process. That is, the semiconductor wafer is cut by the dicer after the probe test, and only the non-defective chips are assembled in the post-process (assembly process).
[0004]
In recent years, thinned semiconductor devices have been mounted on IC cards and the like. To thin a semiconductor device, the back surface of the semiconductor wafer that has been subjected to the previous process is polished by a back grinder / polishing grinder.
[0005]
When a probe is brought into contact with a semiconductor wafer held on a stage in order to perform a probe test on a thinned semiconductor wafer, there is a problem that the wafer is damaged due to the contact pressure of the probe. Therefore, in a conventional manufacturing process of a thinned semiconductor device, a probe test is performed on a semiconductor wafer that has been subjected to a previous process, and then the back surface of the semiconductor wafer is polished and thinned with a back grinder / polysh grinder, and cut and assembled with a dicer. .
[0006]
FIG. 1 is a flowchart showing a manufacturing process of this conventional thinned semiconductor device. As shown in the figure, a semiconductor chip (die) is formed on the surface of a semiconductor wafer in a device forming process (pre-process) 1, an electrical operation test of each chip is performed in a
[0007]
[Patent Document 1]
JP-A-5-335384 (whole)
[0008]
[Problems to be solved by the invention]
As described above, if a thinned semiconductor wafer is held on a stage and brought into contact with a probe, there is a problem that the wafer may be damaged due to the contact pressure of the probe, so the probe test is performed before the thinning process. I have. However, in the thinning
[0009]
An object of the present invention is to solve such a problem and to realize a method and a system that can more appropriately perform a probe test in a manufacturing process of a thinned semiconductor device.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device manufacturing method and system according to the present invention is characterized in that a probe test is performed immediately before a dicing step after a thinning step.
[0011]
FIG. 2 is a flowchart showing the flow of processing of the semiconductor device manufacturing method and system of the present invention.
[0012]
As shown in FIG. 2, in the semiconductor device manufacturing method and system according to the present invention, a semiconductor chip (die) is formed on the surface of a semiconductor wafer in a device forming process (pre-process) 11, and a thinning process (back grinding / polishing grinding) is performed. (BG / PG)) The semiconductor wafer is sliced in a
[0013]
As described above, when a probe is brought into contact with a thinned semiconductor wafer, there is a problem that the wafer may be damaged by contact pressure.However, in the present invention, the prober holds the semiconductor wafer in a state of being adhered to the adhesive tape and performs inspection. Be able to do it. Even if the semiconductor wafer is thinned, the semiconductor wafer is adhered to the adhesive tape, so that even if the probe is brought into contact, the contact pressure is absorbed by the adhesive tape, thereby preventing damage to the semiconductor wafer. In the dicing step, the semiconductor wafer is cut in a state where the semiconductor wafer is stuck to an adhesive tape stuck to a frame so that the cut chips do not fall apart, but when the probe test of the present invention is performed, the chip is stuck to this frame. It is desirable that a semiconductor wafer be attached to and held by an adhesive tape. Preferably, the adhesive tape is conductive.
[0014]
In the conventional dicing process, a semiconductor wafer is cut by a blade. In the present invention, a light beam (laser light) is irradiated, and then the semiconductor wafer is cut by applying a force. In this case, since the polishing liquid is not used, a laser irradiation mechanism can be provided in the prober to irradiate the laser using the moving stage of the prober, thereby reducing the cost of the entire system. Further, there is a problem that chipping occurs when a thinned semiconductor wafer is cut with a blade, but the method of irradiating a laser beam can reduce the occurrence of chipping.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 3 is a diagram illustrating a configuration of a semiconductor device manufacturing system according to an embodiment of the present invention. As shown, a
[0016]
FIG. 4 is a diagram showing a
[0017]
In the
[0018]
FIG. 6 is a diagram showing a configuration of the
[0019]
The semiconductor wafer on which the probe test has been completed moves to a portion shown by a broken line after a defective chip is marked by a marker (not shown). Then, the semiconductor wafer on the
[0020]
As described above, in the semiconductor device manufacturing system according to the embodiment of the present invention, a chip on a thinned semiconductor wafer after polishing is subjected to a probe test, so that defective products due to damage caused in the thinning process can be found. It is possible to prevent a defective chip (die) from being carried over to a subsequent process. Further, since dicing can be performed by using the moving mechanism of the probe test apparatus only by providing the laser irradiator in the probe test apparatus, the cost of the system can be reduced.
[0021]
【The invention's effect】
As described above, according to the present invention, in a manufacturing process of a thinned semiconductor device, a probe test can be more appropriately performed, and carryover of a defective chip to a subsequent process can be reduced. Further, the cost of the system including dicing can be reduced.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a conventional semiconductor device manufacturing process.
FIG. 2 is a flowchart showing a manufacturing process of the semiconductor device of the present invention.
FIG. 3 is a diagram illustrating a configuration of a semiconductor device manufacturing system according to an embodiment of the present invention.
FIG. 4 is a view showing a semiconductor wafer having a semiconductor chip (die) formed on a surface.
FIG. 5 is a view showing a semiconductor wafer attached to an adhesive tape of a frame.
FIG. 6 is a diagram illustrating a configuration of a probe test apparatus according to an embodiment.
[Explanation of symbols]
Reference numeral 22:
Claims (7)
前記半導体ウエハを薄片化する薄片化工程と、
薄片化した前記半導体ウエハを個別の半導体デバイスに分離するための処理を行うダイシング工程と、
分離された半導体デバイスを組み立てる組立工程とを備える半導体デバイス製造方法において、
前記薄片化工程後の前記ダイシング工程の前に、薄片化した前記半導体ウエハの前記複数の半導体デバイスにプローブを接触させて電気的な検査を行うプローブテストを行うことを特徴とする半導体デバイス製造方法。A semiconductor device forming step of forming a plurality of semiconductor devices on a semiconductor wafer,
A thinning step of thinning the semiconductor wafer,
A dicing step of performing a process for separating the thinned semiconductor wafer into individual semiconductor devices,
An assembly step of assembling the separated semiconductor device.
A method for manufacturing a semiconductor device, comprising: performing a probe test in which a probe is brought into contact with the plurality of semiconductor devices on the thinned semiconductor wafer and an electrical inspection is performed before the dicing step after the thinning step. .
前記プローブテストは、薄片化した前記半導体ウエハを粘着テープに接着した状態で行う半導体デバイス製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein
The semiconductor device manufacturing method, wherein the probe test is performed in a state where the thinned semiconductor wafer is adhered to an adhesive tape.
ダイシング工程では、薄片化した前記半導体ウエハの切断をしようとする部分に光ビームを照射し、
前記光ビームの照射は、前記プローブテストを行うために薄片化した前記半導体ウエハを保持する機構で保持した状態で行われる半導体デバイス製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein
In the dicing step, a light beam is applied to a portion of the thinned semiconductor wafer to be cut,
The method of manufacturing a semiconductor device, wherein the irradiation of the light beam is performed in a state where the light beam is held by a mechanism for holding the sliced semiconductor wafer for performing the probe test.
前記半導体ウエハを薄片化する薄片化装置と、
薄片化した前記半導体ウエハを個別の半導体デバイスに分離するための処理を行うダイシング装置と、
分離された半導体デバイスを組み立てる組立装置とを備える半導体デバイス製造システムにおいて、
薄片化した前記半導体ウエハを分離する前に、薄片化した前記半導体ウエハの前記複数の半導体デバイスにプローブを接触させて電気的な検査を行うプローブテスト装置を備えることを特徴とする半導体デバイス製造システム。A semiconductor device forming apparatus for forming a plurality of semiconductor devices on a semiconductor wafer,
A thinning device for thinning the semiconductor wafer,
A dicing apparatus for performing a process for separating the sliced semiconductor wafer into individual semiconductor devices,
A semiconductor device manufacturing system comprising: an assembling apparatus that assembles separated semiconductor devices;
A semiconductor device manufacturing system, comprising: a probe test apparatus that performs an electrical inspection by bringing a probe into contact with the plurality of semiconductor devices on the thinned semiconductor wafer before separating the thinned semiconductor wafer. .
前記プローブテスト装置は、薄片化した前記半導体ウエハを粘着テープに接着した状態で保持する保持機構を備え、粘着テープに接着した前記半導体ウエハをテストする半導体デバイス製造システム。The semiconductor device manufacturing system according to claim 4, wherein
A semiconductor device manufacturing system, wherein the probe test apparatus includes a holding mechanism that holds the thinned semiconductor wafer in a state of being adhered to an adhesive tape, and tests the semiconductor wafer adhered to the adhesive tape.
前記ダイシング装置は、前記プローブテスト装置に設けられた、薄片化した前記半導体ウエハの切断しようとする部分に光ビームを照射する光ビーム照射機構を備え、
前記プローブテスト装置に保持された前記半導体ウエハに対して、前記光ビームの照射を行う半導体デバイス製造システム。The semiconductor device manufacturing system according to claim 4, wherein
The dicing apparatus, provided in the probe test apparatus, includes a light beam irradiation mechanism for irradiating a light beam to a portion of the thinned semiconductor wafer to be cut,
A semiconductor device manufacturing system for irradiating the semiconductor wafer held by the probe test apparatus with the light beam.
前記粘着テープは導電性である半導体デバイス製造システム。The semiconductor device manufacturing system according to claim 4, wherein
The semiconductor device manufacturing system, wherein the adhesive tape is conductive.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003066910A JP2004281453A (en) | 2003-03-12 | 2003-03-12 | Method and system of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003066910A JP2004281453A (en) | 2003-03-12 | 2003-03-12 | Method and system of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281453A true JP2004281453A (en) | 2004-10-07 |
Family
ID=33284677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003066910A Pending JP2004281453A (en) | 2003-03-12 | 2003-03-12 | Method and system of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281453A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019461A (en) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | Method for processing wafer and wafer |
JP2009114394A (en) * | 2007-11-08 | 2009-05-28 | Nitto Denko Corp | Adhesive sheet for inspection |
JP2009114393A (en) * | 2007-11-08 | 2009-05-28 | Nitto Denko Corp | Adhesive sheet for inspection |
-
2003
- 2003-03-12 JP JP2003066910A patent/JP2004281453A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019461A (en) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | Method for processing wafer and wafer |
JP2009114394A (en) * | 2007-11-08 | 2009-05-28 | Nitto Denko Corp | Adhesive sheet for inspection |
JP2009114393A (en) * | 2007-11-08 | 2009-05-28 | Nitto Denko Corp | Adhesive sheet for inspection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106997867B (en) | Method for processing wafer | |
US7098077B2 (en) | Semiconductor chip singulation method | |
CN103681297B (en) | Wafer processing method | |
JP2003258067A (en) | Dicing method, inspecting method for integrated circuit chip, and substrate-retaining apparatus | |
JP2007235069A (en) | Wafer machining method | |
JP2004079746A (en) | Method of manufacturing chip | |
JP2007165706A (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2007235068A (en) | Wafer machining method | |
US20150357242A1 (en) | Wafer processing method | |
US20040087146A1 (en) | Method of preparing whole semiconductor wafer for analysis | |
JP5059449B2 (en) | Wafer processing method | |
JP2005032903A (en) | Semiconductor device and its manufacturing method | |
JPH11505076A (en) | Method of machining backside of semiconductor chip | |
JP2007173770A (en) | Re-taping process, and method of dividing substrate using same | |
JP2006222119A (en) | Method of manufacturing semiconductor device | |
JP2007227840A (en) | Cleaning device for probe needle | |
JP4505789B2 (en) | Chip manufacturing method | |
JP2003133260A (en) | Manufacturing method of semiconductor device | |
US20140342475A1 (en) | Semiconductor test method and semiconductor test apparatus | |
US6448801B2 (en) | Method and device for supporting flip chip circuitry in analysis | |
JP2004281453A (en) | Method and system of manufacturing semiconductor device | |
JP5995616B2 (en) | Wafer processing method | |
JP5995545B2 (en) | Wafer processing method | |
JP4553878B2 (en) | Manufacturing method of semiconductor device | |
KR20170139449A (en) | Wafer processing method |