JP2004272349A - Data processing system, control method for data processing system, external storage device, and control method for external storage device - Google Patents
Data processing system, control method for data processing system, external storage device, and control method for external storage device Download PDFInfo
- Publication number
- JP2004272349A JP2004272349A JP2003058500A JP2003058500A JP2004272349A JP 2004272349 A JP2004272349 A JP 2004272349A JP 2003058500 A JP2003058500 A JP 2003058500A JP 2003058500 A JP2003058500 A JP 2003058500A JP 2004272349 A JP2004272349 A JP 2004272349A
- Authority
- JP
- Japan
- Prior art keywords
- identification information
- frame
- logical
- input
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、データ処理システムおよび外部記憶装置の制御技術に関し、特に、メインフレーム系の中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力の制御技術等に適用して有効な技術に関する。
【0002】
【従来の技術】
メインフレーム系データ処理システムにおける中央処理装置のチャネル部は、磁気ディスク制御装置に対してデータ転送(READ/WRITE)要求等のI/Oを処理するため、業界標準のチャネル部と磁気ディスク制御装置のシリアルチャネルインタフェースで決められたフレームを送受信することを行なう。
【0003】
この場合、中央処理装置が同一VOLに対する複数I/O処理要求を発生させても、チャネル部が同時検出せず、同時に複数I/O処理のフレーム送受信をしない様に制御されている。
【0004】
このため、中央処理装置が要求した複数I/O処理の内、処理できないI/O処理はチャネル部で処理待ち状態になっており、待ち時間が発生し、システム全体の性能劣化の一因となっている。
【0005】
そこで同一VOLに対する複数I/O処理を並行して行なうことを可能とするために、特許文献1では、中央処理装置とディスク制御装置からなるデータ処理システムにおいて、要求されたI/O処理をチャネル部でキューイング管理する際、通常VOL単位のUCBと呼ばれるデータ構造にI/O処理が割り当てられるが、このUCBをVOL単位ではなく、VOL単位のUCBが使用できない場合にI/O処理単位に別なVOLとして割り当てられ使用されていない自由なUCBを選択し、そのI/O処理に対して割り当てることで、同一VOLに対する処理要求であっても、複数UCBを割り当てて使用することにより、複数I/O処理の同時処理を実現することを提案している。
【0006】
また、この複数UCBに割り当てた複数I/O処理を、実際のVOL番号以外の別VOL番号を使用するためにbinding command(BIND ADRESS)という特別なフレームを用いて磁気ディスク制御装置に対して通知した上で、実際のVOLと仮想のVOLに対して同時にI/O発行することを可能にし、複数I/O処理の並行処理を提案している。
【0007】
【特許文献1】
米国特許第5,530,897号明細書
【0008】
【発明が解決しようとする課題】
前記特許文献1では、複数UCBに割り当てたI/O処理を複数VOLに対して処理するために、binding commandフレームを磁気ディスク制御装置に通知し、複数I/O処理を実現しているが、複製となる仮VOLアドレスに相当するVOLが実際に磁気ディスク制御装置の管理下に有る場合、そのVOLを使用できなくなるため、通常、複製となる仮VOLアドレスは磁気ディスク制御装置が管理する未実装なVOLのアドレスが使用される。
【0009】
その結果、磁気ディスク制御装置が管理するコントロールユニット(以下、CUという)内に実装されているVOL数により、仮VOLアドレスに制限を生じ、常時は複数I/O処理を実現できない可能性がある。
【0010】
また、binding commandフレームを必要とするため、無駄なアクセスが生じてしまい、さらにbinding commandフレームによって磁気ディスク制御装置は本来のVOLとbindされた仮想VOLの組み合わせを認識するため、中央処理装置と認識が合わない状態に陥った場合、データ破壊の可能性もある。
【0011】
本発明の目的は、外部記憶装置等の周辺装置を構成する物理的な記憶装置や周辺装置の数や利用可能なアドレス等に制約されることなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【0012】
本発明の他の目的は、特別の余分なフレームの発行による無駄なアクセスを生じることなく、また、フレーム自体に新たな情報を付加することなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【0013】
本発明の他の目的は、中央処理装置と、外部記憶装置等の周辺装置との間における、論理ボリュームや論理周辺装置の認識の矛盾等に起因するデータ障害を生じることなく、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【0014】
本発明の他の目的は、中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力性能の向上を実現することが可能な技術を提供することにある。
【0015】
【課題を解決するための手段】
本発明は、外部との間における情報の入出力を制御する入出力チャネル部を備えた中央処理装置と、記憶制御装置および記憶装置からなる外部記憶装置と、入出力チャネル部と記憶制御装置とを接続するチャネルインターフェイスと、チャネルインターフェイスを介して、入出力チャネル部と記憶制御装置との間における情報を多重化して授受するプロトコルを用いたフレームとを含み、記憶制御装置は、記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として中央処理装置からのアクセスを受け付けることが可能なデータ処理システムであって、フレームは、アクセス対象の任意の論理ボリュームまたは論理デバイスを特定する第1の識別情報と、当該論理ボリュームまたは論理デバイスに対する入出力チャネル部からの複数のアクセスの並行動作を指示する第2の識別情報に基づいて割り当てられ、プロトコルに規定された第3の識別情報とを含む構成としたものである。
【0016】
より具体的には一例として、データ転送を制御する入出力チャネル部(以下、チャネル部という)を有する中央処理装置と磁気ディスク制御装置間のシリアルチャネルインタフェースで使用するI/Oを多重化して授受するプロトコルを用いたフレームにおいて、該中央処理装置と該磁気ディスク制御装置が管理する論理デバイス(以下、VOLという)に対して、該VOLアドレスとは別に複数I/Oの並行動作を管理する並行アクセス識別情報(以下、識別情報という)に基づいて割り当てられ、プロトコルに規定されたエクスチェンジ識別子を加え、前記チャネル部からフレーム転送し、同一VOLに対する複数I/Oの並行動作を指示するものである。
【0017】
また、前記エクスチェンジ識別子に基づいた識別情報により前記磁気ディスク制御装置における同一VOLに対する複数I/Oの並行動作を可能とするために、該磁気ディスク制御装置における各VOLに対するI/O処理単位の管理情報エリアを並行動作の数だけ割り当てて個々の識別情報を記憶し、I/O処理終了時に磁気ディスク制御装置からチャネル部に対して、当該I/O処理に対応する識別情報に基づいて割り当てられたエクスチェンジ識別子を加えて終了報告をするものである。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【0019】
図1は本発明の一実施の形態であるデータ処理システムの制御方法を実施するデータ処理システムの一例であるメインフレームコンピュータシステムの構成例を示す概念図である。
【0020】
本実施の形態のメインフレームコンピュータシステムは、中央処理装置であるCPU101と、ディスク制御装置(DKC)102と、ディスク駆動装置(DKU)103と、CPU101とDKC102間を結合する一つまたは複数のケーブル104と、DKC102とDKU103の間を結合する一つまたは複数のケーブル105で構成される。
【0021】
また、CPU101からDKC102を介したDKU103へのアクセス要求は、後述の図5に例示されるフレーム500を、CPU101とDKC102との間で授受することで実行される。
【0022】
CPU101内の構成としては、オペレーティングシステム等を実行する演算処理部(IP)111と、前記プログラム及び、プログラムが処理するデータ等を格納する主記憶装置部(MS)112と、外部の入出力装置とのデータ転送の制御及び、入出力装置とのインタフェースの制御を行う入出力チャネル部(CH)113と、これら各部間のデータ転送を制御するシステムコントローラ部(SC)114から構成される。
【0023】
またDKC102内は、一例として、CPU101の入出力チャネル部113とインタフェースを制御するチャネルポート(PORT)121と、データを高速処理するためのキャッシュメモリ部(CACHE)122と、DKC102内のデータを管理する制御プロセッサ123と、これら各部間のデータ転送を制御するデータ転送制御部124と、I/Oの制御やデータを管理するための制御情報等を格納する共有メモリ(SM)125から構成される。また、DKU103内には、データを格納する複数のディスク装置131が存在する。
【0024】
DKU103には、複数のディスク装置131上に複数の論理ディスク装置(論理ボリューム)(VOL)が論理的に構築され、CPU101からDKC102を介したDKU103へのアクセスは、この論理ボリューム(VOL)を指定して実行される。
【0025】
図2は本実施の形態のメインフレームコンピュータシステムのCPU101にて、配下のDKC102に複数I/Oを発行するためにMS112内に生成される制御情報の構成例を示した概念図である。
【0026】
MS112内には、VOL管理アドレス等を管理するUCB(201,202,203,204)と、複数I/O処理の実行時に使用され、現状未割り当てになっているフリーなUCBを管理するフリーUCBキュー205、入出力チャネル部113がI/O処理を実行する際に入出力要求を管理するために作られるIOQ206、入出力チャネル部113にチャネルプログラム情報等を渡すためのIOSB207、I/O処理を実行するためのチャネルプログラム208から構成される。
【0027】
UCBの種類として、VOL毎に存在する基本UCB201,202に対して、複数I/O処理を実現するための並行アクセス用UCB203,204と、フリーUCB252,253,254がある。基本UCB201,202、並行アクセス用UCB203,204と、フリーUCB252〜254の構造は同一のものとする。尚、本図2ではVOLアドレス Aの基本UCB201、VOLアドレス Bの基本UCB202を示し、VOLアドレス Aには並行アクセス用UCBが2個(並行アクセス用UCB203,204)接続されている状態を示している。
【0028】
以下では、基本UCB201を元にしてUCBの構造について示す。
【0029】
UCB内にはVOLアドレス211、UCBの種別(基本UCB,並行アクセス用UCB,フリーUCB)をあらわすUCB属性フラグ212、入出力チャネル部113にて入出力要求毎に作られるIOQ206のIOQアドレス213、VOLに対するI/Oを管理するためのUCB管理フラグ214、並行アクセス用UCB203につながる次UCBアドレス215、並行アクセス識別情報216、該VOLの基本UCB201に戻る基本UCBアドレス217からなる。
【0030】
フリーUCBキュー205は、フリーUCBの先頭ポインタ251から未割り当てなフリーUCB252,253,254がキュー構造で接続されている。フリーUCBは並行アクセス用UCBが未割り当ての場合の状態であり、並行アクセス用UCBとフリーUCBの構造は当然ながら同一のものである。フリーUCBがキュー構造で接続されるためのポインタは、UCB内の次UCBアドレスを使用する。
【0031】
IOQ206にはIOSBアドレス261があり、IOSBアドレス261は使用可能なUCBが割り当てられた時点で、設定される。IOSB207はチャネルプログラムアドレス273、使用されるUCBのUCBアドレス272が格納される。またチャネルプログラム208は、I/O処理を実現するためのチャネルコマンドワード(CCW)281からなる。
【0032】
図3は本実施の形態のメインフレームコンピュータシステムのDKC102にてI/O受領時における複数I/Oの並行処理を実現するためのSM125内に設定される制御情報の構成例を示す概念図である。
【0033】
SM125内には、VOL単位にVOLアドレスや構成情報を管理するLDCB301,302、各VOL毎にI/O処理単位の動作を管理するJCB(303,304,305)、未使用JCB362〜364を管理するフリーJCBキュー306がある。
【0034】
LDCB301,302は、VOLアドレス311と、LDCBに接続されているJCBを管理するJCB管理フラグ312、基本JCB303,305へのJCBポインタアドレス313、VOLの構成状態の情報を格納する構成情報314からなる。
【0035】
JCBの種類として、LDCB301,302に必ず1個接続している基本JCB303,305、各VOL毎に複数I/Oの並行処理を実現するために使用する並行アクセス用JCB304と、未割り当て状態の並行アクセス用JCBとしてフリーJCBキュー306に接続されているフリーJCB362,363,364が存在する。どの種類のJCBも同一な構造を持つ。
【0036】
以下では、基本JCB303を元にしてJCBの構造について示す。JCBには並行アクセス用JCBと接続するための次JCBポインタアドレス331、JCBの種類を示すためのJCB属性フラグ332、並行動作時に使用する並行アクセス識別情報333、ディスク制御装置102がI/O受領時にフレーム500内の情報を格納したり、I/O処理に必要な情報を確保するためのI/O処理用領域334、当該VOLを管理するLDCBへのポインタアドレスが入るLDCBポインタアドレス335からなる。
【0037】
フリーJCBキュー306には、フリーJCBの先頭を指すJCBポインタ361から未割り当てのフリーJCB362,363,364がキュー構造で接続される。
【0038】
図5は、本実施の形態のメインフレームコンピュータシステムの入出力チャネル部113とディスク制御装置102間のシリアルチャネルインタフェースにおけるフレーム構造の一例を示した概念図、図6は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するフレームヘッダーの一例を示した構成図、図7は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するSB2ヘッダーの一例を示した構成図、図8は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するIUヘッダーの一例を示した構成図、図9は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するデバイス情報ブロックの一例を示した構成図である。
【0039】
図5に示すフレーム500は、I/Oを多重化するプロトコルであるFC−PH(FIBRE CHANNEL PHYSICAL AND SIGNALING INTERFACE(FC−PH)REV4.3)に準拠したFC−SB3(FIBRE CHANNEL SINGLE−BYTE COMMAND CODE SETS−3 MAPPING PROTOCOL(FC−SB−3)REV1.3)に規定されたフレームを示しており、フレーム先頭を示す情報が含まれるSOF501、Frame Header(フレームヘッダ)502、SB2 Header(SB2ヘッダ)503、IU Header(UIヘッダ)504、DIB(Device Information Block:デバイス情報ブロック)505、フレーム終端を示す情報が含まれるEOF506から構成される。
【0040】
図6に示すFrame Header(フレームヘッダ)502は、リンクオペレーション、制御装置プロトコル転送をコントロールする為に用いられるヘッダであり、S−ID/D−ID/SEQ−ID/SEQ−CNTは個々のフレームをユニークに決定する為に用いられる。エクスチェンジ識別子であるOX−ID510はFC−PHで規定されたエクスチェンジID(EX−ID)を識別する2バイトのフィールドである。
【0041】
図7に示すSB2 Header(SB2ヘッダ)は、エクスチェンジの論理パスとI/Oデバイスを識別するために必要なアドレス指定情報を供給するヘッダであり、VOLアドレスであるDEV ADR520、CH Image、CU Imageが含まれる。
【0042】
図8に示すIU Hearder(UIヘッダ)504は、コントロールフラグと特定のCCWにIUを関連づけるための必要なインフォメーションを供給するヘッダであり、情報ユニット識別子(IUI)、DH Flag、CCW Numberから構成される。情報ユニット識別子(IUI)はDIB505を識別する為に用いられる。CCW Numberは、送信されるIUと関連づけられたCCWにチャネルによって割り当てられるモデル依存の16ビットの2進数で示される。
【0043】
図9に示すDIBは、CCWに関する情報が格納されるDIB Hearder(DIBヘッダ)、LRC、いくつかのDIBタイプのためのDIB Data(DIBデータフィールド)から成り立つ。DIBタイプは、IUヘッダ504のIUIによって識別される。
【0044】
本実施の形態では、入出力チャネル部113またはディスク制御装置102からフレーム転送する際に、Frame Header(フレームヘッダ)502のOX−IDのエリアを、並行アクセス識別情報216,226,236,246に基づいた情報を格納するエリアとして使用し、このOX−IDにより、入出力チャネル部113とディスク制御装置102内にて同一VOLに対する複数I/Oの並行処理を実現する。
【0045】
図4は、CPU101でMS112内の基本UCBまたは並行アクセス用UCBを選択し、フレーム500を生成してDKC102に転送するまでのI/O処理の一例を示すフローチャートである。
【0046】
入出力チャネル部113は、たとえばVOLアドレス=“A”のVOLに対するI/O処理要求を検出(ステップ401)すると、IOQ206を取得し(ステップ402)、IOSB207に指定するUCBアドレス272から、UCBを特定する(ステップ403)。UCBが基本UCB201を使用可能(すなわち、目的のVOLに対する入出力処理が現在一つもない)か判断し(ステップ404)、基本UCB201が未使用であれば、UCB管理フラグ214内を基本UCB使用中状態にし(ステップ410)、基本UCB201内のIOQアドレス213を設定し(ステップ416)、IOQ206内のIOSBアドレス261を設定し(ステップ417)、基本UCB201に設定されているVOLアドレス211と並行アクセス識別情報216を取得し(ステップ418)、IOSB207に格納されているチャネルプログラムアドレス273からチャネルプログラム208を求め、チャネルプログラム208よりCCW281を取り込み(ステップ419)、VOLアドレス241と並行アクセス識別情報246に基づいて、新規にoutboundのOX−IDを割り当て、フレーム500内のFrame Header(フレームヘッダ)502のOX−ID510として指定し、取り込んだCCW281を実行する(ステップ420)ことにより、従来論理によりディスク制御装置102にフレーム送信される(ステップ421)。
【0047】
また、基本UCB201が使用不可の場合(すなわち、目的のVOLに対して現在実行中の入出力処理がある場合)、フリーUCB252〜254があるかフリーUCBキュー205をサーチし(ステップ405)、フリーUCB252〜254があればフリーUCBキュー205からUCBを取出し(ステップ406)、取得したフリーUCBのVOLアドレスに、接続する基本UCB201のVOLアドレスを格納し(ステップ407)、取得したUCB(たとえば並行アクセス用UCB204)の基本UCBアドレス247に基本UCB201のアドレスを設定し(ステップ408)、取得UCBのUCB属性フラグ242を並行アクセス用UCBと設定し(ステップ409)、基本UCB201内のUCB管理フラグ214より、並行アクセス識別情報216の空き番号を選択し、取得UCBの並行アクセス識別情報246に設定し(ステップ413)、基本UCB201から次UCBアドレス215を辿り、最後尾のUCB(並行アクセス用UCB203)の次UCBアドレス235に取得UCBアドレスを設定し(ステップ414)、基本UCB201内のUCB管理フラグ214に取得UCB使用中を設定し(ステップ415)、UCB内のIOQアドレス243を設定し(ステップ416)、IOQ206内のIOSBアドレス261を設定し(ステップ417)、UCB(取得した並行アクセス用UCB204)に設定されているVOLアドレス241と並行アクセス識別情報246を取得し(ステップ418)、IOSB207に格納されているチャネルプログラムアドレス273からチャネルプログラム208を求め、チャネルプログラム208よりCCW281を取り込み(ステップ419)、VOLアドレス241と並行アクセス識別情報246に基づいて、新規にoutboundのOX−IDを割り当て、フレーム500内のFrame Header(フレームヘッダ)502のOX−ID510として指定し、取り込んだCCW281を実行する(ステップ420)ことにより、従来論理によりディスク制御装置102にフレーム500が送信される(ステップ421)。
【0048】
また、基本UCB201が使用不可の場合で、フリーUCB252〜254があるかフリーUCBキュー205をサーチし(ステップ405)、フリーUCB252〜254が無い場合、UCB管理フラグ214にUCB空き待ちを設定し(ステップ411)、IOQ206を解放し(ステップ412)、従来論理のUCB待ち状態にすることで、フリーUCB252〜254が発生するか基本UCB201,202が未使用になれば、常にI/O要求は残っているため、直ぐにIOQ206の取得(ステップ402)から処理が再開される。
【0049】
図10は、本実施の形態のメインフレームコンピュータシステムのディスク制御装置(DKC)102でフレーム500の受領にて複数I/Oの並行処理を実現し、終了報告するまでの処理に関するフローチャートである。
【0050】
PORT121で各I/O処理の初期フレーム受領を検出時(ステップ601)、制御プロセッサ123にてフレーム受信処理(ステップ602)し、フレーム500内のVOLアドレス520、OX−ID510を取得する(ステップ603)。
【0051】
次に、該VOLアドレス(たとえばVOLアドレス=“A”)のLDCB301より、基本JCBが使用可能かJCB管理フラグ312にて判定し(ステップ604)、基本JCB303が使用可能(すなわち、VOLアドレス=“A”のVOLに現在アクセスがない場合)であればJCB管理フラグ312を基本JCB使用中を設定し(ステップ605)、基本JCB303内の並行アクセス識別情報333にフレーム500から取得したoutboundのOX−ID510に基づいた並行アクセス識別情報を設定し(ステップ606)、I/O処理を行なうためフレーム500をI/O処理用領域334に格納し(ステップ607)、格納したフレーム500を用い、要求されたI/O処理を実行する(ステップ608)。このI/O処理の終了判定を行ない(ステップ609)、関連する後続フレームがなくなるまで、関連する次フレームの受領(ステップ611)および前記ステップ607、ステップ608を反復し、終了した場合、VOLアドレス520と並行アクセス識別情報からinboundのOX−ID510を指定して、CPU101の入出力チャネル部113に対して、終了報告を行ない(ステップ610)、終了報告後の従来論理に進む(ステップ619)。
【0052】
また、ステップ604の判定で基本JCB303が使用不可であれば(すなわち、目的VOLに対する現在実行中のI/O処理が存在する)、フリーJCBキュー306にフリーJCB362〜364があるか判定し(ステップ612)、フリーJCBがあればフリーJCBキュー306からJCBを取出し(ステップ615)、取得した該JCB(並行アクセス用JCB304となる)のJCB属性フラグ342を並行アクセス用JCBに設定し(ステップ616)、LDCB301のJCBポインタアドレス313から基本JCB303の次JCBポインタアドレス331、更に接続されているJCBがあればその次JCBポインタアドレスを辿り、最後尾のJCBの次JCBポインタアドレスにフリーJCBキュー306から取得した該JCBのアドレスを設定し(ステップ617)、JCB管理フラグ312に並行アクセス用JCB使用中を設定し(ステップ618)、該JCB内の並行アクセス識別情報343にフレーム500から取得したoutboundのOX−ID510に基づいた並行アクセス識別情報を設定し(ステップ606)、I/O処理を行なうためフレーム500をI/O処理用領域344に格納し(ステップ607)、I/O処理用領域344に格納したフレーム500を用い、要求されたI/O処理を実行する(ステップ608)。このI/O処理の終了判定を行ない(ステップ609)、関連する後続フレームがなくなるまで、関連する次フレームの受領(ステップ611)および前記ステップ607、ステップ608を反復し、終了した場合、VOLアドレス520と並行アクセス識別情報からinboundのOX−ID510を指定して、CPU101の入出力チャネル部113に対して、終了報告を行ない(ステップ610)、終了報告後の従来論理に進む(ステップ619)。
【0053】
また、基本JCB303が使用不可能の場合で、フリーJCBキュー306にフリーJCB362〜364があるか判定し(ステップ612)、フリーJCB362〜364が無い場合、ディスク制御装置102はCPU101の入出力チャネル部113に対して、該VOLがデバイスビジー状態であることを報告し(ステップ613)、該VOLのLDCB301の構成情報314にデバイスビジー報告した並行アクセス識別情報基づいたinboundのOX−ID510を格納し(ステップ614)、デバイスビジー状態で待つ従来論理に進む(ステップ619)。
【0054】
以上説明したように、本実施の形態のデータ処理システムおよびその制御方法によれば、データ転送を制御する入出力チャネル部113を有する中央処理装置101とディスク制御装置102の間のシリアルチャネルインタフェースで使用するフレーム500において、I/Oを多重化するプロトコルであるFC−PH(FIBRE CHANNEL PHYSICAL AND SIGNALING INTERFACE(FC−PH)REV4.3)で使用される、エクスチェンジ識別子(例えば、OX−ID)510のエリアに、VOLアドレス520とは別に複数I/Oの並行動作を管理する並行アクセス識別情報に基づいた情報を格納することで、ディスク制御装置102に対して入出力要求を指示し、ディスク制御装置102内ではI/O処理単位にSM125内に、LDCBやJCB等の管理情報エリアを割り当て、管理情報エリア内にOX−ID510に基づいた並行アクセス識別情報を記憶することで、I/O処理終了時にディスク制御装置102から入出力チャネル部113に対して、当該並行アクセス識別情報を加えて終了報告をすることによって、入出力チャネル部113からDKU103内の同一VOL(論理ボリューム)に対する複数I/O処理を実現することが可能となる。
【0055】
これにより、たとえば、同一VOLに対する並行アクセスを実現する目的で、特定のVOLアドレスと仮VOLアドレスを結びつけることをディスク制御装置102に通知するための余分なコマンド(フレーム)の発行が不要となり、余分なフレームの発行による無駄なアクセスを生じることがなくなる。
【0056】
また、同一のVOLアドレスを用いて、並行アクセス識別情報に基づいたOX−ID510を変化させるだけで、特定のVOLに対する複数の入出力処理が行われるので、仮アドレス等の確保が不要であり、ディスク制御装置102が管理するVOLアドレスの上限や、ディスク装置131の台数等による並行アクセスの制限が発生せず、確実に並行アクセスを実現できる。
【0057】
さらに、入出力チャネル部113と、ディスク制御装置102の双方で、VOLアドレス520と並行アクセス識別情報に基づいたOX−ID510を共通に用いるので、たとえば本来のVOLアドレスと仮VOLアドレスとの対応関係が、入出力チャネル部113と、ディスク制御装置102で異なって認識される懸念がなくなり、誤ったVOLへのアクセスによりデータ破壊等の障害の発生を防止できる。
【0058】
この結果、入出力チャネル部113とディスク制御装置102を経由したディスク装置131へのデータアクセス性能が向上し、メインフレームコンピュータシステム全体の性能が向上する。
【0059】
また、I/Oを多重化するプロトコルであるFC−PH(Fibre Channelプロトコル)に準拠したFC−SB3(FIBRE CHANNEL SINGLE−BYTE COMMAND CODE SETS−3 MAPPING PROTOCOL(FC−SB−3)REV1.3)に規定されたフレーム500内の、エクスチェンジ(EX−ID)を識別するためのエクスチェンジ識別子(OX−ID)510の情報を、並行アクセス識別情報に基づいた情報とすることにより、本来のフレーム500の情報を変更することなく、同一VOLに対する並行アクセスを実現することができる。
【0060】
本願の特許請求の範囲に記載された発明を見方を変えて表現すれば以下の通りである。
【0061】
<1> データ転送を制御する入出力チャネル部を有する中央処理装置と、ディスク制御装置間のシリアルチャネルインタフェースで使用する、I/Oを多重化して授受するプロトコルを用いたフレームにおいて、前記中央処理装置と前記ディスク制御装置が管理する論理ボリュームに対するI/Oに際して、前記論理ボリュームアドレスとは別に複数I/Oの並行動作を管理する並行アクセス識別情報に基づいて割り当てられ、前記プロトコルに規定されたエクスチェンジ識別子を前記フレームに付加して、前記入出力チャネル部から前記ディスク制御装置に転送し、同一論理ボリュームに対する複数I/Oの並行動作を指示する手段を有することを特徴とするデータ処理システム。
【0062】
<2> 項目<1>記載のデータ処理システムにおいて、前記エクスチェンジ識別子に基づいた並行アクセス識別情報により前記ディスク制御装置における同一論理ボリュームに対する複数I/Oの並行動作を可能とするために、前記ディスク制御装置における各論理ボリュームに対するI/O処理単位の管理情報エリアを並行動作の数だけ割り当てて、対応する前記エクスチェンジ識別子に基づいた前記並行アクセス識別情報を記憶し、個々のI/O処理終了時に前記ディスク制御装置から入出力チャネル部に対して、前記並行アクセス識別情報に基づいたエクスチェンジ識別子を加えて終了報告をする手段を有することを特徴とするデータ処理システム。
【0063】
<3> 上位装置と、ディスク制御装置間のシリアルチャネルインタフェースで使用する、I/Oを多重化して授受するプロトコルを用いたフレームにおいて、上位装置とディスク制御装置が管理する論理ボリュームに対するI/Oに際して、論理ボリュームアドレスとは別に複数I/Oの並行動作を管理する並行アクセス識別情報に基づいて割り当てられ、前記プロトコルに規定されたエクスチェンジ識別子が付加されて前記上位装置から転送された前記フレームに基づいて、前記エクスチェンジ識別子に基づいた並行アクセス識別情報により前記ディスク制御装置における同一論理ボリュームに対する複数I/Oの並行動作を可能とするために、前記ディスク制御装置における各論理ボリュームに対するI/O処理単位の管理情報エリアを並行動作の数だけ割り当てて、対応する前記エクスチェンジ識別子に基づいた並行アクセス識別情報を記憶し、個々のI/O処理終了時に前記ディスク制御装置から前記上位装置に対して、前記並行アクセス識別情報に基づいたエクスチェンジ識別子を加えて終了報告をする手段を有することを特徴とする外部記憶装置。
【0064】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0065】
【発明の効果】
本発明によれば、外部記憶装置等の周辺装置を構成する物理的な記憶装置や周辺装置の数や利用可能なアドレス等に制約されることなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【0066】
本発明によれば、特別の余分なフレームの発行による無駄なアクセスを生じることなく、また、フレーム自体に新たな情報を付加することなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【0067】
本発明によれば、中央処理装置と、外部記憶装置等の周辺装置との間における、論理ボリュームや論理周辺装置の認識の矛盾等に起因するデータ障害を生じることなく、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【0068】
本発明によれば、中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力性能の向上を実現することができる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるデータ処理システムの制御方法を実施するデータ処理システムの一例であるメインフレームコンピュータシステムの構成例を示す概念図である。
【図2】本発明の一実施の形態であるメインフレームコンピュータシステムのCPUにて、配下のDKCに複数I/Oを発行するためにMS内に生成される制御情報の一例を示す概念図である。
【図3】本発明の一実施の形態であるメインフレームコンピュータシステムのDKCにてI/O受領時における複数I/Oの並行処理を実現するためのSM内に設定される制御情報の一例を示す概念図である。
【図4】本発明の一実施の形態であるメインフレームコンピュータシステムの入出力チャネル部におけるフレーム生成および転送処理の一例を示すフローチャートである。
【図5】本発明の一実施の形態であるメインフレームコンピュータシステムの入出力チャネル部とディスク制御装置間のシリアルチャネルインタフェースにおけるフレームの構成例を示す概念図である。
【図6】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するフレームヘッダーの一例を示した構成図である。
【図7】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるSB2ヘッダーの一例を示した構成図である。
【図8】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するIUヘッダーの一例を示した構成図である。
【図9】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するデバイス情報ブロックの一例を示した構成図である。
【図10】本発明の一実施の形態であるメインフレームコンピュータシステムのディスク制御装置におけるフレーム受信および複数I/Oの並行処理の一例を示すフローチャートである。
【符号の説明】
101…中央処理装置(CPU)、102…ディスク制御装置(DKC)(記憶制御装置)、103…ディスク駆動装置(DKU)(記憶装置)、104…CPU−DKC間接続ケーブル、105…DKC−DKU間接続ケーブル、111…演算処理部(IP)、112…主記憶装置部(MS)、113…入出力チャネル部(CH)、114…システムコントローラ部(SC)、121…チャネルポート(PORT)、122…キャッシュメモリ部(CACHE)、123…制御プロセッサ、124…データ転送制御部、125…共有メモリ(SM)、131…ディスク装置、201,202…基本UCB(第1の入出力管理情報ブロック)、211,221…VOLアドレス(第1の識別情報)、216,226…並行アクセス識別情報(第2の識別情報)、203,204…並行アクセス用UCB(第1の入出力管理情報ブロック)、231,241…VOLアドレス(第1の識別情報)、236,246…並行アクセス識別情報(第2の識別情報)、303,305…基本JCB(第2の入出力管理情報ブロック)、304…並行アクセス用JCB(第2の入出力管理情報ブロック)、500…フレーム、501…SOF、502…フレームヘッダ、503…SB2ヘッダ、504…IUヘッダ、505…デバイス情報ブロック、510…OX−ID(エクスチェンジ識別子、第3の識別情報)、520…DEV ADR(VOLアドレス、第1の識別情報)。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a control technology of a data processing system and an external storage device, and is particularly effective when applied to a control technology of data input / output between a central processing unit of a mainframe system and peripheral devices such as an external storage device. Technology.
[0002]
[Prior art]
The channel unit of the central processing unit in the mainframe data processing system processes an I / O such as a data transfer (READ / WRITE) request to the magnetic disk controller. The transmission / reception of a frame determined by the serial channel interface is performed.
[0003]
In this case, even if the central processing unit issues a plurality of I / O processing requests for the same VOL, the control is controlled so that the channel unit does not simultaneously detect and simultaneously transmit and receive frames for the plurality of I / O processing.
[0004]
For this reason, among the plurality of I / O processes requested by the central processing unit, I / O processes that cannot be processed are in a waiting state in the channel unit, causing a waiting time, which is one of the causes of performance degradation of the entire system. Has become.
[0005]
In order to make it possible to perform a plurality of I / O processes for the same VOL in parallel, Japanese Patent Application Laid-Open No. H11-163873 discloses a data processing system including a central processing unit and a disk control unit. When queuing management is performed by a unit, I / O processing is normally assigned to a data structure called UCB in VOL units. However, when this UCB is not used in VOL units, but when UCB in VOL units cannot be used, it is used as an I / O processing unit. By selecting a free UCB that is allocated and used as another VOL and assigning it to the I / O processing, even if a processing request is for the same VOL, a plurality of UCBs are allocated and used, so that a plurality of UCBs are used. It proposes realizing simultaneous processing of I / O processing.
[0006]
Also, the plurality of I / O processes assigned to the plurality of UCBs are notified to the magnetic disk control device using a special frame called binding command (BIND ADDRESS) in order to use another VOL number other than the actual VOL number. Then, it is possible to issue I / O to an actual VOL and a virtual VOL at the same time, and propose a parallel processing of a plurality of I / O processes.
[0007]
[Patent Document 1]
U.S. Pat. No. 5,530,897
[0008]
[Problems to be solved by the invention]
In
[0009]
As a result, the number of VOLs mounted in a control unit (hereinafter, referred to as a CU) managed by the magnetic disk controller may limit the temporary VOL address, and may not always be able to implement a plurality of I / O processes. .
[0010]
Further, since a binding command frame is required, useless access occurs. Further, the magnetic disk control device recognizes the combination of the original VOL and the bound virtual VOL by the binding command frame. If the data does not match, the data may be destroyed.
[0011]
An object of the present invention is to provide a peripheral device such as a central processing unit and an external storage device without being limited by the number of physical storage devices and peripheral devices constituting a peripheral device such as an external storage device and available addresses. It is an object of the present invention to provide a technology capable of realizing a plurality of input / output parallel operations for the same logical volume, logical peripheral device, and the like.
[0012]
Another object of the present invention is to provide a central processing unit and peripheral devices such as an external storage device without causing unnecessary access by issuing a special extra frame and without adding new information to the frame itself. It is an object of the present invention to provide a technology capable of realizing a plurality of input / output parallel operations for the same logical volume, logical peripheral device, and the like.
[0013]
Another object of the present invention is to provide the same logical volume without causing a data failure between a central processing unit and peripheral devices such as an external storage device due to inconsistency in recognition of logical volumes and logical peripheral devices. It is an object of the present invention to provide a technology capable of realizing a parallel operation of a plurality of inputs / outputs to and from a logical peripheral device.
[0014]
It is another object of the present invention to provide a technique capable of improving data input / output performance between a central processing unit and peripheral devices such as an external storage device.
[0015]
[Means for Solving the Problems]
The present invention provides a central processing unit having an input / output channel unit for controlling input / output of information to / from an external device, an external storage device including a storage control device and a storage device, an input / output channel unit, and a storage control device. And a frame using a protocol for multiplexing and transmitting information between the input / output channel unit and the storage control device via the channel interface, and the storage control device A data processing system capable of accepting access from a central processing unit in units of logical volumes or logical devices logically set by a frame, wherein the frame specifies any logical volume or logical device to be accessed First identification information and input / output channels for the logical volume or the logical device; Assigned based on second identification information indicating the parallel operation of a plurality of access from pole tip, it is obtained by a structure comprising a third identification information specified in the protocol.
[0016]
More specifically, as an example, I / O used in a serial channel interface between a central processing unit having an input / output channel unit (hereinafter, referred to as a channel unit) for controlling data transfer and a magnetic disk controller is multiplexed and transmitted and received. In a frame using a protocol that performs the above operation, a logical device (hereinafter, referred to as a VOL) managed by the central processing unit and the magnetic disk controller controls a parallel operation of a plurality of I / Os separately from the VOL address. It is assigned based on access identification information (hereinafter referred to as identification information), adds an exchange identifier defined in a protocol, transfers a frame from the channel unit, and instructs a parallel operation of a plurality of I / Os to the same VOL. .
[0017]
Further, in order to enable a plurality of I / Os to be performed in parallel on the same VOL in the magnetic disk control device by the identification information based on the exchange identifier, management of I / O processing units for each VOL in the magnetic disk control device is performed. The information areas are allocated by the number of parallel operations, and the individual identification information is stored. When the I / O processing is completed, the information is allocated from the magnetic disk control device to the channel unit based on the identification information corresponding to the I / O processing. The end report is added with the exchange identifier.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0019]
FIG. 1 is a conceptual diagram showing a configuration example of a mainframe computer system which is an example of a data processing system that executes a control method of the data processing system according to an embodiment of the present invention.
[0020]
The mainframe computer system according to the present embodiment includes a
[0021]
An access request from the
[0022]
The configuration in the
[0023]
In the
[0024]
In the
[0025]
FIG. 2 is a conceptual diagram showing a configuration example of control information generated in the
[0026]
In the
[0027]
As the types of UCB, there are a
[0028]
Hereinafter, the structure of the UCB based on the
[0029]
In the UCB, a
[0030]
In the
[0031]
The
[0032]
FIG. 3 is a conceptual diagram showing a configuration example of control information set in the
[0033]
In the
[0034]
The
[0035]
As the types of JCB,
[0036]
Hereinafter, the structure of the JCB will be described based on the
[0037]
The unassigned
[0038]
FIG. 5 is a conceptual diagram showing an example of a frame structure in a serial channel interface between the input /
[0039]
The
[0040]
A Frame Header (frame header) 502 shown in FIG. 6 is a header used for controlling link operation and control device protocol transfer, and S-ID / D-ID / SEQ-ID / SEQ-CNT are individual frames. Is used to uniquely determine The OX-
[0041]
The SB2 Header (SB2 header) shown in FIG. 7 is a header that supplies address designation information necessary for identifying a logical path of an exchange and an I / O device, and is a VOL address such as
[0042]
An IU Header (UI header) 504 illustrated in FIG. 8 is a header that supplies information necessary for associating a control flag with an IU to a specific CCW, and includes an information unit identifier (IUI), a DH Flag, and a CCW Number. You. The information unit identifier (IUI) is used to identify the
[0043]
The DIB shown in FIG. 9 includes a DIB Header (DIB header) in which information on the CCW is stored, LRC, and DIB Data (DIB data field) for some DIB types. The DIB type is identified by the IUI in the
[0044]
In the present embodiment, when a frame is transferred from the input /
[0045]
FIG. 4 is a flowchart showing an example of I / O processing from when the
[0046]
For example, upon detecting an I / O processing request for the VOL with the VOL address = “A” (step 401), the input /
[0047]
If the
[0048]
If the
[0049]
FIG. 10 is a flowchart of a process performed by the disk controller (DKC) 102 of the mainframe computer system according to the present embodiment for implementing parallel processing of a plurality of I / Os upon receipt of the
[0050]
When the
[0051]
Next, based on the
[0052]
If the
[0053]
If the
[0054]
As described above, according to the data processing system and the control method of the present embodiment, a serial channel interface between the
[0055]
This eliminates the need to issue an extra command (frame) for notifying the
[0056]
In addition, since a plurality of input / output processes for a specific VOL are performed only by changing the OX-
[0057]
Further, since the VOL-
[0058]
As a result, the performance of data access to the
[0059]
Also, FC-SB3 (FIBER CHANNEL SINGLE-BYTE COMMAND CODE SETS-3 MAPPING PROTOCOL (FC-SB-3) REV1.3) conforming to FC-PH (Fibre Channel protocol) which is a protocol for multiplexing I / O. The information of the exchange identifier (OX-ID) 510 for identifying the exchange (EX-ID) in the
[0060]
The invention described in the claims of the present application is expressed as follows from a different viewpoint.
[0061]
<1> In a frame using a protocol for multiplexing and transmitting and receiving I / O used in a serial channel interface between a central processing unit having an input / output channel unit for controlling data transfer and a disk control unit, the central processing unit At the time of I / O for a device and a logical volume managed by the disk control device, the I / O is assigned based on concurrent access identification information for managing concurrent operations of a plurality of I / Os, separately from the logical volume address, and is defined in the protocol. A data processing system comprising means for adding an exchange identifier to the frame, transferring the frame from the input / output channel unit to the disk controller, and instructing a parallel operation of a plurality of I / Os to the same logical volume.
[0062]
<2> In the data processing system according to item <1>, in order to enable a parallel operation of a plurality of I / Os to the same logical volume in the disk control device by the parallel access identification information based on the exchange identifier, In the control device, the management information area of the I / O processing unit for each logical volume is allocated by the number of parallel operations, and the parallel access identification information based on the corresponding exchange identifier is stored. When the individual I / O processing ends, A data processing system comprising: means for adding an exchange identifier based on the concurrent access identification information to the input / output channel unit from the disk control device and reporting the completion of the exchange.
[0063]
<3> In a frame using a protocol for multiplexing and transmitting I / O used in a serial channel interface between a higher-level device and a disk controller, I / O to a logical volume managed by the upper-level device and the disk controller. At the time, the frame is assigned based on the parallel access identification information for managing the parallel operations of a plurality of I / Os separately from the logical volume address, and the exchange identifier specified in the protocol is added to the frame and transferred to the frame. I / O processing for each logical volume in the disk control device to enable parallel operation of a plurality of I / Os to the same logical volume in the disk control device based on the parallel access identification information based on the exchange identifier. Unit management information area The parallel access identification information is allocated by the number of the parallel operations, and the parallel access identification information based on the corresponding exchange identifier is stored. When the individual I / O processing is completed, the disk control device sends the parallel access identification information to the host device. An external storage device having means for adding an exchange identifier based on the information and reporting the completion.
[0064]
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment, and various changes can be made without departing from the gist of the invention. Needless to say.
[0065]
【The invention's effect】
According to the present invention, peripheral devices such as a central processing unit and an external storage device can be used without being limited by the number of physical storage devices and peripheral devices constituting a peripheral device such as an external storage device, available addresses, and the like. Between them, it is possible to achieve a plurality of input / output parallel operations for the same logical volume, logical peripheral device, and the like.
[0066]
According to the present invention, between the central processing unit and a peripheral device such as an external storage device, without causing unnecessary access by issuing a special extra frame and without adding new information to the frame itself. Thus, an effect is obtained that a plurality of inputs and outputs can be performed in parallel with respect to the same logical volume, logical peripheral device, and the like.
[0067]
According to the present invention, the same logical volume or logical device can be used without causing a data failure between the central processing unit and peripheral devices such as an external storage device due to inconsistency in recognition of logical volumes and logical peripheral devices. The advantage is that a plurality of inputs and outputs can be performed in parallel to peripheral devices and the like.
[0068]
According to the present invention, it is possible to achieve an effect of improving data input / output performance between a central processing unit and a peripheral device such as an external storage device.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram illustrating a configuration example of a mainframe computer system as an example of a data processing system that executes a control method of the data processing system according to an embodiment of the present invention.
FIG. 2 is a conceptual diagram showing an example of control information generated in an MS for issuing a plurality of I / Os to a subordinate DKC by a CPU of a mainframe computer system according to an embodiment of the present invention; is there.
FIG. 3 shows an example of control information set in an SM for realizing parallel processing of a plurality of I / Os at the time of I / O reception by a DKC of a mainframe computer system according to an embodiment of the present invention. FIG.
FIG. 4 is a flowchart illustrating an example of frame generation and transfer processing in an input / output channel unit of a mainframe computer system according to an embodiment of the present invention.
FIG. 5 is a conceptual diagram showing a configuration example of a frame in a serial channel interface between an input / output channel unit and a disk controller of a mainframe computer system according to an embodiment of the present invention.
FIG. 6 is a configuration diagram showing an example of a frame header constituting a frame in a mainframe computer system according to an embodiment of the present invention.
FIG. 7 is a configuration diagram showing an example of an SB2 header in a mainframe computer system according to an embodiment of the present invention.
FIG. 8 is a configuration diagram showing an example of an IU header constituting a frame in a mainframe computer system according to an embodiment of the present invention.
FIG. 9 is a configuration diagram illustrating an example of a device information block configuring a frame in a mainframe computer system according to an embodiment of the present invention;
FIG. 10 is a flowchart illustrating an example of parallel processing of frame reception and multiple I / O in a disk controller of a mainframe computer system according to an embodiment of the present invention.
[Explanation of symbols]
101: central processing unit (CPU), 102: disk control unit (DKC) (storage control unit), 103: disk drive unit (DKU) (storage device), 104: connection cable between CPU and DKC, 105: DKC-DKU Connection cable, 111: arithmetic processing unit (IP), 112: main storage unit (MS), 113: input / output channel unit (CH), 114: system controller unit (SC), 121: channel port (PORT), 122: Cache memory unit (CACHE), 123: Control processor, 124: Data transfer control unit, 125: Shared memory (SM), 131: Disk device, 201, 202 ... Basic UCB (first input / output management information block) , 211, 221... VOL address (first identification information), 216, 226. ., 203, 204... Concurrent access UCB (first input / output management information block), 231, 241... VOL address (first identification information), 236, 246... Parallel access identification information (second , 303, 305: basic JCB (second input / output management information block), 304: parallel access JCB (second input / output management information block), 500: frame, 501: SOF, 502:
Claims (5)
前記記憶制御装置は、前記記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として前記中央処理装置からのアクセスを受け付けることが可能なデータ処理システムであって、
前記フレームは、アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第1の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記入出力チャネル部からの複数のアクセスの並行動作を指示する第2の識別情報に基づいて割り当てられ、前記プロトコルに規定された第3の識別情報とを含む、ことを特徴とするデータ処理システム。A central processing unit provided with an input / output channel unit for controlling input / output of information to / from the outside, an external storage device including a storage control device and a storage device, and connecting the input / output channel unit and the storage control device And a frame using a protocol for multiplexing and transmitting the information between the input / output channel unit and the storage controller via the channel interface,
The storage control device is a data processing system capable of accepting access from the central processing unit in units of logical volumes or logical devices logically set for the storage device,
The frame includes first identification information for specifying any of the logical volumes or logical devices to be accessed, and a second for instructing a parallel operation of a plurality of accesses to the logical volume or logical device from the input / output channel unit. And a third identification information assigned based on the identification information and the third identification information defined in the protocol.
前記入出力チャネル部は、同一の前記論理ボリュームまたは論理デバイスに対する複数のアクセス要求の各々について、共通の前記第1の識別情報と、互いに異なる前記第2の識別情報とを含む複数の第1の入出力管理情報ブロックを動的に生成し、個々の前記第1の入出力管理情報ブロック毎に、前記第1の識別情報および前記第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを生成して前記記憶制御装置に発行することで個々の前記アクセス要求を実行し、
前記記憶制御装置は、前記入出力チャネル部から到来する前記フレームに含まれる前記第1の識別情報および前記第3の識別情報に基づいた前記第2の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の第2の入出力管理情報ブロックを生成し、前記アクセス要求に対する前記入出力チャネル部への応答には、対応する前記第1の識別情報および前記第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを用いることを特徴とするデータ処理システム。The data processing system according to claim 1,
The input / output channel unit includes, for each of a plurality of access requests to the same logical volume or logical device, a plurality of first requests including common first identification information and different second identification information from each other. An input / output management information block is dynamically generated, and the third identification assigned to each of the first input / output management information blocks based on the first identification information and the second identification information Executing the individual access request by generating the frame including information and issuing the frame to the storage controller,
The storage control device may control the same logical unit for each combination of the first identification information and the second identification information based on the third identification information included in the frame coming from the input / output channel unit. A plurality of second input / output management information blocks for accessing a volume or a logical device in parallel are generated, and a response to the input / output channel unit in response to the access request includes a corresponding first identification information and A data processing system using the frame including the third identification information allocated based on the second identification information.
前記フレームは、個々の前記論理周辺装置を特定する第1の識別情報と、当該論理周辺装置に対する複数の入出力要求の並行動作を指定する第2の識別情報に基づいて割り当てられ、前記プロトコルに規定された第3の識別情報とを含み、
前記中央処理装置は、同一の前記論理周辺装置に対する複数の入出力要求の各々について、共通の前記第1の識別情報と、互いに異なる前記第2の識別情報とを含む複数の第1の入出力管理情報ブロックを動的に生成し、個々の前記第1の入出力管理情報ブロック毎に、前記第1の識別情報および前記第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを生成して前記周辺装置に発行することで個々の前記入出力要求を実行し、
前記周辺装置は、前記中央処理装置から到来する前記フレームに含まれる前記第1の識別情報および前記第3の識別情報に基づいた前記第2の識別情報の組み合わせ毎に、同一の前記論理周辺装置に対する複数の入出力を並行して実行するための複数の第2の入出力管理情報ブロックを生成し、前記入出力要求に対する前記中央処理装置への応答には、対応する前記第1の識別情報および前記第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを用いることを特徴とするデータ処理システムの制御方法。By transmitting and receiving a frame using a protocol for multiplexing and transmitting information between a central processing unit and a peripheral device constituting a plurality of logical peripheral devices, a communication between the central processing unit and the peripheral device is performed. A method for controlling a data processing system for inputting and outputting data, comprising:
The frame is allocated based on first identification information that specifies each of the logical peripheral devices and second identification information that specifies a parallel operation of a plurality of I / O requests to the logical peripheral device, and is assigned to the protocol. Specified third identification information,
The central processing unit includes, for each of a plurality of I / O requests for the same logical peripheral device, a plurality of first I / Os including a common first identification information and a different second identification information from each other. A management information block is dynamically generated, and for each of the first input / output management information blocks, the third identification information assigned based on the first identification information and the second identification information is determined. Execute the individual input / output requests by generating the frame including and issuing the frame to the peripheral device,
The same logical peripheral device is used for each combination of the first identification information and the second identification information based on the third identification information included in the frame coming from the central processing unit. Generating a plurality of second input / output management information blocks for executing a plurality of inputs / outputs in parallel with respect to the first identification information corresponding to the response to the central processing unit in response to the input / output request And using the frame including the third identification information assigned based on the second identification information.
前記フレームは、アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第1の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記上位装置からの複数のアクセスの並行動作を指示する第2の識別情報に基づいて割り当てられ、前記プロトコルに規定された第3の識別情報とを含み、
前記記憶制御装置は、前記上位装置から到来する前記フレームに含まれる前記第1の識別情報および前記第3の識別情報に基づいた前記第2の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の入出力管理情報ブロックを生成し、アクセス要求に対する前記上位装置への応答には、対応する前記第1の識別情報および前記第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを用いる制御論理を備えたことを特徴とする外部記憶装置。A storage control device and a storage device, wherein the storage control device transmits and receives information to and from a higher-level device via a frame using a protocol for multiplexing and transmitting information, and logically communicates with the storage device. An external storage device that receives access from the higher-level device in units of a logical volume or a logical device set to
The frame includes first identification information for specifying any logical volume or logical device to be accessed, and second identification for instructing a parallel operation of a plurality of accesses to the logical volume or logical device from the higher-level device. Assigned on the basis of the information, the third identification information defined in the protocol,
The storage control device may include, for each combination of the first identification information and the second identification information based on the third identification information included in the frame coming from the higher-level device, the same logical volume or A plurality of input / output management information blocks for accessing a logical device in parallel are generated, and a response to the access request to the higher-level device is based on the corresponding first identification information and the second identification information. An external storage device, comprising: a control logic that uses the frame including the third identification information allocated by the control unit.
アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第1の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記上位装置からの複数のアクセスの並行動作を指示する第2の識別情報に基づいて割り当てられ、前記プロトコルに規定された第3の識別情報とが設定されたフレームを受信するステップ、
前記上位装置から受信する前記フレームに含まれる前記第1の識別情報および前記第3の識別情報に基づいた前記第2の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の入出力管理情報ブロックを生成するステップ、および、
アクセス要求に対しては、対応する前記第1の識別情報および第2の識別情報に基づいて割り当てられた前記第3の識別情報を含む前記フレームを用いて前記上位装置へ応答するステップ、
からなることを特徴とする外部記憶装置の制御方法。A storage control device and a storage device, wherein the storage control device transmits and receives information to and from a higher-level device via a frame using a protocol for multiplexing and transmitting information, and logically communicates with the storage device. A method for controlling an external storage device that receives an access request from the higher-level device in units of a logical volume or a logical device set to
Based on first identification information for specifying any logical volume or logical device to be accessed, and second identification information for instructing a parallel operation of a plurality of accesses to the logical volume or logical device from the higher-level device. Receiving a frame allocated and set with third identification information defined in the protocol;
For each combination of the first identification information and the second identification information based on the third identification information included in the frame received from the higher-level device, in parallel with the same logical volume or logical device. Generating a plurality of input / output management information blocks for access; and
Responding to the access request to the upper-level device using the frame including the third identification information allocated based on the corresponding first identification information and second identification information;
A method for controlling an external storage device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058500A JP2004272349A (en) | 2003-03-05 | 2003-03-05 | Data processing system, control method for data processing system, external storage device, and control method for external storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058500A JP2004272349A (en) | 2003-03-05 | 2003-03-05 | Data processing system, control method for data processing system, external storage device, and control method for external storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004272349A true JP2004272349A (en) | 2004-09-30 |
JP2004272349A5 JP2004272349A5 (en) | 2006-03-02 |
Family
ID=33121597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058500A Pending JP2004272349A (en) | 2003-03-05 | 2003-03-05 | Data processing system, control method for data processing system, external storage device, and control method for external storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004272349A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7373465B2 (en) | 2005-08-25 | 2008-05-13 | Hitachi, Ltd. | Data processing system configuring and transmitting access request frames with a field in channel command words to accommendate a plurality of logical device address data therein |
CN103392166A (en) * | 2011-04-27 | 2013-11-13 | 株式会社日立制作所 | Information storage system and storage system management method |
-
2003
- 2003-03-05 JP JP2003058500A patent/JP2004272349A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7373465B2 (en) | 2005-08-25 | 2008-05-13 | Hitachi, Ltd. | Data processing system configuring and transmitting access request frames with a field in channel command words to accommendate a plurality of logical device address data therein |
CN103392166A (en) * | 2011-04-27 | 2013-11-13 | 株式会社日立制作所 | Information storage system and storage system management method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200278880A1 (en) | Method, apparatus, and system for accessing storage device | |
US6499075B2 (en) | Computer system including a device with a plurality of identifiers | |
US9513825B2 (en) | Storage system having a channel control function using a plurality of processors | |
JP4818395B2 (en) | Storage apparatus and data copy method | |
US6985994B2 (en) | Storage control apparatus and method thereof | |
US8332542B2 (en) | Communication with input/output system devices | |
JP6406707B2 (en) | Semiconductor memory device | |
JP2004199420A (en) | Computer system, magnetic disk device, and method for controlling disk cache | |
CN107924289A (en) | Computer system and access control method | |
JP5226810B2 (en) | Method, apparatus, system, and computer program for dynamically managing logical path resources | |
WO2015079528A1 (en) | Computer system, and computer system control method | |
JP2003085117A (en) | Storage controlling device, and its operating method | |
JP2004272349A (en) | Data processing system, control method for data processing system, external storage device, and control method for external storage device | |
JP2006072634A (en) | Disk device | |
JP2005293478A (en) | Storage control system, channel controller equipped with the same system and data transferring device | |
US7574529B2 (en) | Addressing logical subsystems in a data storage system | |
JP2005309648A (en) | File arrangement system | |
JP7235295B2 (en) | Virtual machine management device, virtual machine management method, and program | |
JP2001312454A (en) | Data processing system and control method of data processing system, and external storage device and control method of external storage device | |
JP2001034567A (en) | External storage subsystem and control method of external storage subsystem | |
JP2005011210A (en) | Control device for disk drive allocation and allocation control method therefor | |
JP2018081346A (en) | Storage device, storage system, storage control method, and storage control program | |
JP2019016377A (en) | Control method of semiconductor memory device | |
JPH10307687A (en) | Disk array device | |
JP2000010900A (en) | Disk array controller and disk array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |