JP2004272185A - 統合型データ駆動回路構造 - Google Patents
統合型データ駆動回路構造 Download PDFInfo
- Publication number
- JP2004272185A JP2004272185A JP2003143736A JP2003143736A JP2004272185A JP 2004272185 A JP2004272185 A JP 2004272185A JP 2003143736 A JP2003143736 A JP 2003143736A JP 2003143736 A JP2003143736 A JP 2003143736A JP 2004272185 A JP2004272185 A JP 2004272185A
- Authority
- JP
- Japan
- Prior art keywords
- data driving
- digital
- current
- circuit structure
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】従来技術の安定性の問題を解決するため、電流保存複製機能の持ち、デジタル/アナログ電流変換器と複数組のデータ駆動回路とを含む統合型データ駆動回路構造を提供する。
【解決手段】統合型データ駆動回路構造31は、デジタル/アナログ電流変換器38と、デジタル/アナログ電流変換器38と電気的に接続され、複数組のデータ駆動回路30とを含む。各組のデータ駆動回路30は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータライン39に導通する電流保存複製モジュール42と、デジタル/アナログ電流変換器38と電流保存複製モジュール42との間に電気的に接続され、該組のデータ駆動回路30を変換保存段階と再生調節段階に切り替えさせる制御回路44とを含む。
【選択図】 図4
【解決手段】統合型データ駆動回路構造31は、デジタル/アナログ電流変換器38と、デジタル/アナログ電流変換器38と電気的に接続され、複数組のデータ駆動回路30とを含む。各組のデータ駆動回路30は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータライン39に導通する電流保存複製モジュール42と、デジタル/アナログ電流変換器38と電流保存複製モジュール42との間に電気的に接続され、該組のデータ駆動回路30を変換保存段階と再生調節段階に切り替えさせる制御回路44とを含む。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
この発明は電流駆動の表示デバイスに使用される統合型データ駆動回路構造に関し、特にデジタル/アナログ電流変換器と複数組のデータ駆動回路を含み、電流保存複製機能の持つ統合型データ駆動回路構造に関する。
【0002】
【従来の技術】
有機発光ダイオードは電流駆動デバイスであり、その光度は通過電流によって決められる。現在有機発光ダイオードがマトリックス式ディスプレイにおける応用は有機発光ダイオードの駆動電流を制御することによって、それぞれの光度(グレイスケール値とも称する)を表示させる。スキャンライン駆動方法の差異によって、マトリックス式有機発光ダイオードディスプレイは受動型マトリックスディスプレイと能動型マトリックスディスプレイと二種類に分けられる。受動型マトリックスディスプレイはスキャンラインを順次駆動する方法によって、それぞれの行/列におけるピクセルを一つずつ駆動するため、各行/列におけるピクセルの発光時間はディスプレイの走査周波数とスキャンラインの数量に限られ、大画面と高解像度(スキャンラインの増加に等しい)のディスプレイに不向きである。能動型マトリックスディスプレイは各ピクセルにおいて独立したピクセル回路を形成する。図1を参照されたい。図1はピクセル20の回路構造を表わす説明図である。図1におけるピクセル20はコンデンサーC1と、有機発光ダイオードDと、複数のMOSトランジスターもしくは薄膜トランジスターT1〜T4を含み、ピクセル20の回路を通して有機発光ダイオードDの駆動電流Iを制御するため、大画面と高解像度の要求においても、各ピクセル20に安定した駆動電流Iを持続的に提供し、ディスプレイの光度の均一性を向上させる。
【0003】
有機発光ダイオードディスプレイシステムにおいて、前述の複数のマトリックス方式で配列されるピクセルに対応するデータ駆動回路構造を図2に示す。図2は従来のデータ駆動回路構造11のブロック図である。注意すべき点は、有機発光ダイオードディスプレイの光度は電流によって制御され、デジタル/アナログ変換器に関わるデバイスはデジタルデータをアナログ電流に変換するデジタル/アナログ変換回路でなければならず、いわばデジタル/アナログ電流変換回路である。同時に、関連のピクセルは図1におけるピクセル20のような電流駆動のピクセルでなければならない。図2は従来の表示デバイスにおけるデータ駆動回路構造11及びマトリックス方式で配列される複数のピクセル20と、複数のピクセルに対応する複数のスキャンライン21を表わす。データ駆動回路構造11はシフトレジスター16と複数組のデータ駆動回路10を含み、各組のデータ駆動回路10はレベルシフター12と、ラッチ14と、デジタル/アナログ電流変換器18を含む。一定時間内において少なくとも一組のデータ駆動回路10がデジタル信号を受信するために作動し、該組のデータ駆動回路10のレベルシフター12はデジタル信号(ここでは六ビットのデジタル信号)を受信して電位を調整する。ラッチ14はレベルシフターの後ろに電気的に接続され、デジタル信号をバッファリングする機能を持つようになり、ラッチ14は六ビットのデジタル信号をラッチングできる。ゆえに従来の技術においてラッチ14は六ビットのラッチであり、シフトレジスター16はシフトレジスター信号を出力してディスプレーにおけるピクセル20に対応するデジタル信号を一回に全部レベルシフターへ送信し、レベルシフターに電圧を調整してバッファリングさせてから、デジタル信号をラッチ14に送信し、ラッチ14にレベルシフティングとバッファリングさせる。
【0004】
図2を参照するに、作動する該組のデータ駆動回路10におけるデジタル/アナログ電流変換器18はラッチ14から出力されるデジタル信号を受信でき、デジタルデータをアナログ電流信号に変換し、アナログ電流信号を対応するデータライン19に出力する。データライン19は複数のピクセル20と電気的に接続され、この時スキャンライン21が作動しはじめ(電位が高電位になる)、このスキャンライン21と接続されるピクセルをオンにする。かくして、組となるデータ駆動回路10のデジタル/アナログ電流変換器18はデータラインとスキャンライン21にオンにされたピクセル20と短絡し、デジタル/アナログ電流変換器18はアナログ電流信号をそれと接続されるピクセル20にまで導通し、組となるデータ駆動回路10はアナログ電流信号によってパネルのグレイスケール色合いを制御する。前述の従来の技術の基本構造は数多くの液晶ディスプレイのデータ駆動回路の設計に関わる特許と文献に掲げられ、有機発光ダイオードディスプレイはその構造をわずかに変更するものであり、例えば液晶ディスプレイのデジタル/アナログ変換器をデジタル/アナログ電流変換器に入れ替える。1996年SID 96 Digest誌の”Low Temperature poly−Si TFT−LCD with integrated 6−bit Digital Data Driver”において、Yojiro Matsueda及びその他は低温ポリシリコン技術によってデータ駆動回路をガラスに製作し、デジタル六ビットのデータ駆動回路構造を掲示する。更にアメリカ合衆国特許第6,256,024号”Liquid crystal display device”において、Maekawa及びその他は前述に類似する液晶ディスプレイの構造を掲示する。
【0005】
四ビットデジタルデータ入力のパネルを例にとれば、J. Kanicki及びその他(アメリカ合衆国ミシガン大学)は簡単なデジタル/アナログ電流変換器回路を掲示する。寸法比率が1:2:4:8である四つの薄膜トランジスターを具える電流ソースによって十六種類のグレイスケール電流Igを発生させる。図3を参照されたい。図3は図2におけるデジタル駆動回路10の一組におけるデジタル/アナログ電流変換器18を表わす説明図である。図示によれば、デジタル/アナログ電流変換器18は複数のトランジスターT5〜T9によって構成される。グレイスケール電流Igは四個の寸法比率が1:2:4:8である薄膜トランジスターT1〜T4によって制御されるため、万一そのうちいずれかの薄膜トランジスターの閾値電圧と移動度により多い変化量が生じれば、グレイスケール電流Igは直ちに影響され、進んで対応するパネルのピクセル(例えば図1と図2におけるピクセル20)の表示均一性は影響される。なお、かかるデジタル/アナログ電流変換器18の出力インピーダンスが足りず、デジタル/アナログ電流変換器18を通過する電流の影響を受けやすく、デジタル/アナログ電流変換器18の出力電圧が出力電流によって変わり、デジタル/アナログ電流変換器18に対応するピクセル(例えば図1と図2におけるピクセル20)とが短絡するとき、その出力電流は安定した十六個のグレイスケール電流ではなくなる。よって、従来のデータ駆動回路10には未だに改善する余地がある。
【0006】
【発明が解決しようとする課題】
この発明は前述の問題を解決するため、電流保存複製機能の持ち、デジタル/アナログ電流変換器と複数組のデータ駆動回路とを含み、そのうち各組のデータ駆動回路は電流保存複製モジュールを含む統合型データ駆動回路構造を提供することによって、安定したグレイスケール電流を提供して表示デバイスを駆動することを課題とする。
【0007】
【課題を解決するための手段】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、受信したデジタル信号をアナログ電流信号に変換する少なくとも一つのデジタル/アナログ電流変換器と、デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路とを含む。
【0008】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、デジタル信号の電位を調整する少なくとも一つのレベルシフターと、レベルシフターと電気的に接続されてデジタル信号をアナログ電流信号に変換する少なくとも一つの電流調節型デジタル/アナログ電流変換器と、デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において予定電圧によって発生してアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路を含む。
【0009】
かかる電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【0010】
【発明の実施の形態】
図4を参照するに、図4はこの発明による統合型データ駆動回路構造31のブロック図である。統合型データ駆動回路構造31は電流駆動の表示デバイスに応用される。図4にはまたマトリックス方式で配列される複数のピクセル40と、複数のピクセル40に対応する複数のスキャンライン41とを表わす。統合型データ駆動回路構造31は受信したデジタル信号(この実施例においては六ビットのデジタル信号)の電位を調整するレベルシフター32と、デジタル/アナログ電流変換器38と、複数組のデータ駆動回路30a、30b、…、30jを含む。レベルシフター32は受信したデジタル信号の電位を調整し、デジタル/アナログ電流変換器38はレベルシフター32の後ろに電気的に接続され、デジタル信号をアナログ電流信号に変換し、デジタル/アナログ電流変換器38とレベルシフター32を共用する複数組のデータ駆動回路30a、30b、…、30jはデジタル/アナログ電流変換器38の後ろに電気的に接続され、表示デバイスの複数のデータライン39a、39b、…、39j(複数のデータライン39a、39b、…、39jは複数組のデータ駆動回路30a、30b、…、30jとそれぞれ対応する)を駆動する。複数組のデータ駆動回路30a、30b、…、30jはそれぞれ電流保存複製モジュール42a、42b、…、42jと制御回路44a、44b、…、44jを含む。電流保存複製モジュール(42a、42b、…、42jにおける一つ)は変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において複製電流信号を電流保存複製モジュール(42a、42b、…、42jにおける一つ)に対応するデータライン(39a、39b、…、39jにおける一つ)にまで導通し、複製電流信号は予定電圧によって発生してアナログ電流信号とほぼ同じである。制御回路44a、44b、…、44jはそれぞれデジタル/アナログ電流変換器38と電流保存複製モジュール42a、42b、…、42jとの間に電気的に接続され、そのうち一つの制御回路に対応する該組のデータ駆動回路(30a、30b、…、30jにおける一つ)を変換保存段階と再生調節段階に切り替えさせる。
【0011】
実際の実施において、ラッチでレベルシフター32に取って代わってもよく、レベルシフター32(或いはラッチ)の数量は限られず、もしくはレベルシフター32をシステムから取り外してもこの発明の範囲内に属する。ただし、デジタル信号の電位を調整するレベルシフター32がなければ、デジタル信号は大振幅信号の形式でデータ駆動回路30a、30b、…、30jに入力され、システムの安定性と電力消費に影響がある。図4におけるデータ駆動回路構造31は更にシフトレジスター36を具え、シフトレジスター36は複数組のデータ駆動回路30a、30b、…、30jにそれぞれ対応する複数のスイッチ信号SWa、SWb、…、SWjを出力し、前述の変換保存段階と再生調節段階との切り替えは各組のデータ駆動回路(30a、30b、…、30jにおける一つ)の制御回路(44a、44b、…、44jにおける一つ)が対応するスイッチ信号(SWa、SWb、…、SWjにおける一つ)に合わせて行われる。実際の実施において、複数のスイッチ信号SWa、SWb、…、SWjは図4に示されるようにシフトレジスター36によって発生し、または複数のシフトレジスター36によって発生してもよい。即ち、シフトレジスター36の数量は限られず、複数のスイッチ信号SWa、SWb、…、SWjは付加の関連制御モジュールによって発生してもよい。
【0012】
図5を参照するに、図5は図4における統合型データ駆動回路構造31を表わす説明図である。即ち図5は図4におけるデジタル/アナログ電流変換器38と関連の複数組のデータ駆動回路30a、30b、…、30j(各組のデータ駆動回路30a、30b、…、30jはそれぞれ電流保存複製モジュール42a、42b、…、42jと制御回路44a、44b、…、44jを含む)を選んで、更にそれに対応する複数のデータライン39a、39b、…、39jと合わせて説明するものである。注意すべき点は、図5は前述における変換保存段階を表わすことである。デジタル/アナログ電流変換器38は図5において電流調節型デジタル/アナログ電流変換器38であり、より高い出力インピーダンスを具え、デジタル/アナログ電流変換器38を通過する電流による出力電圧値への影響が少ない。各制御回路44a、44b、…、44jはデジタル/アナログ電流変換器38と対応する電流保存複製モジュール42a、42b、…、42jとの間に電気的に接続されてスイッチ信号SWa、SWb、…、SWjを受信するもので、二つのトランジスターT10、T11によって構成されると見なしてもよい。この実施例による各電流保存複製モジュール42a、42b、…、42jはコンデンサーCと、複数のMOSトランジスターもしくは薄膜トランジスターを具え、そのうちコンデンサーCはアナログ電流信号を導通するに必要な予定電圧を保存する機能を持つ。適当な外部電圧ソース(例えばVdd、Vbias)と、電流ソース(i、2i、…、2N−1i)と、データ入力(D0、D1、…、DN−1)と、接地などの動作条件を提供する場合においては、統合型データ駆動回路構造31は関連動作を行える。
【0013】
一組のデータ駆動回路(30a、30b、…、30jにおける一つ)の制御回路(44a、44b、…、44jにおける一つ、例えば図5におけるデータ駆動回路30aの制御回路44a)は受信した対応するスイッチ信号SWaが高電位にある場合、該組のデータ駆動回路30aは変換保存段階にあり、本来図4におけるレベルシフター32によって調整されるデジタル信号は図5におけるデジタル/アナログ電流変換器38によって処理された後、対応するアナログ電流信号を出力する。変換保存段階において、スイッチ信号SWaが高電位にあるため、制御回路44aのトランジスターT11aはオフにされ、制御回路44aはデータライン39aにまでの経路を切断し、トランジスターT10aはオンにされて作動し、即ち制御回路44aはデジタル/アナログ電流変換器38と電流保存複製モジュール42aとの間の経路を接続し、アナログ電流信号を電流保存複製モジュール42aにまで導通する(図5における電流方向を表わす矢印Icの通り)。
【0014】
この時アナログ電流信号は電流保存複製モジュール42aにおける電圧VddとコンデンサーCaと接続されるP型MOSトランジスターTaとコンデンサーCaを通過し、コンデンサーCaにアナログ電流信号を導通するに必要な予定電圧を保存させる。言い換えれば、この実施例において、予定電圧はP型MOSトランジスターTaのゲート−ソース電圧(Vgs)である。注意すべき点は、まず、電流保存複製モジュール42aはMOSトランジスターまたは薄膜トランジスターによって構成されてもよく、即ち、予定電圧はP型薄膜トランジスターTaのゲート−ソース電圧(Vgs)であってもよいことである。
【0015】
実際に、この実施例における電流保存複製モジュール42aについての主要な技術特徴は特定の電圧を保存してアナログ電流信号の導通に提供することにあるため、その他のトランジスターとコンデンサーCaもしくは回路デバイスからなる結合もこの実施例における電流保存複製モジュール42aに属する。もっとも、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うため、制御回路44aが受信するスイッチ信号SWaは必ずしもこの実施例のような高電位であるわけでなく、適当な調整は必要である。同じ論理はその他のデータ駆動回路30b、…、30jにも適用する。
【0016】
前述のスイッチ信号SWaが低電位に戻る場合、該組のデータ駆動回路30aは再生調節段階になり、この時次の組のデータ駆動回路30b(例えば図5におけるデータ駆動回路30bはデータ駆動回路30aの次の組のデータ駆動回路である)は対応する高電位のスイッチ信号SWbを受信し、データ駆動回路30bが変換保存段階にあるようにさせ、図6における電流方向ICにあたる電流を発生させる。
【0017】
図6を参照するに、図6は図5におけるデータ駆動回路30aが再生調節段階における動作を表わす説明図である。図6におけるデバイスの機能と符号付けは図5と同じである。図6は該組のデータ駆動回路30aが再生調節段階において、その次の組のデータ駆動回路30bは変換保存段階にあることを表わす。よって、変換保存段階(または再生調節段階)は複数組のデータ駆動回路30a、30b、…、30jにおいて順次に現れ、各組のデータ駆動回路30a、30b、…、30jにとって、変換保存段階と再生調節段階は交替に現れる作動モードである。該組のデータ駆動回路30aは受信するスイッチ信号SWaが高電位から低電位に変わった後、制御回路44a(低電位のスイッチ信号SWaはトランジスターT10aをオフにする)はデジタル/アナログ電流変換器38と電流保存複製モジュール42aとの接続を切断する。この時トランジスターT11aは作動し、電流保存複製モジュール42aは再生調節段階において複製電流信号をデータライン39aにまで導通し(図6における電流方向を表わす矢印Ioの通り)、データライン39aと接続されるピクセル40を駆動する。複製電流信号は電流保存複製モジュール42aが変換保存段階において保存した予定電圧によって発生する。予定電圧はアナログ電流信号を導通する必要に応じて保存維持されるため、複製電流信号は本来のデジタル/アナログ電流変換器38によって発生されるアナログ電流信号とほぼ同じである。
【0018】
注意すべき点は、図5における変換保存段階と同じく、トランジスターとコンデンサーCaもしくは回路デバイスからなる結合はこの発明による電流保存複製モジュール42aに属するため、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うために、制御回路44aが受信するスイッチ信号SWaは適当な調整が必要であり、同じ論理はその他のデータ駆動回路30b、…、30jにも適用することである。
【0019】
図4と図6とを参照する。一組のデータ駆動回路(30a、30b、…、30jにおける一つ)がデジタル/アナログ電流変換器38への経路を切断して対応するデータライン(39a、39b、…、39jにおける一つ)への経路を開放すると同時に、スキャンライン41は作動し(電位が高電位になる)、スキャンライン41と接続されるピクセル40をオンにする。データ駆動回路30aを例にすれば、該組のデータ駆動回路30aの電流保存複製モジュール42aにおいて予定電圧を保存しているコンデンサーCaと接続されるトランジスターTaは、データライン39aと、スキャンライン41にオンにされたピクセル40と短絡する。即ち少なくとも一つのピクセル40には電流保存複製モジュール42aによって導通された電流が注入され、その電流は本来デジタル信号から変換して得たアナログ電流信号とほぼ同じかやや低いである。スキャンライン41がオフにされた後(電位が低電位になる)、電流を注入されたピクセル40は電流保存複製機能の持つピクセル40であるため、ピクセル40は本来データライン39aから注入される電流信号と同じかそれに正比例する電流信号を複製し、電流信号をピクセル40における有機発光ダイオードまたは有機ポリマー発光ダイオードに引き続き流通させ、ピクセル40における有機発光ダイオードまたは有機ポリマー発光ダイオードに対応する光度をそのピクセル40に対応するスキャンライン41が再びオンにされるまで維持させる。
【0020】
図7を参照するに、図7はこの発明による統合型データ駆動回路構造31のタイミング図である。図7は図4から図6までのデータ駆動回路構造31の動作を表わし、図5と図6におけるデータ駆動回路30a、30bの動作を例にする。図7によれば、変換保存段階(または再生調節段階)は複数組のデータ駆動回路30a、30b、…、30jにおいて順次に現れ、各組のデータ駆動回路30a、30b、…、30jにとって、変換保存段階と再生調節段階は交替に現れる。なお、図7は図4におけるスキャンライン41がオフにされた後(電位が低電位になる)、対応するピクセル40はピクセル電流複製段階にあることを表わす。
【0021】
【発明の効果】
この発明による統合型データ駆動回路構造は有機発光ダイオードディスプレイ、有機ポリマー発光ダイオードまたはその他の電流駆動のディスプレイシステムに応用される。なお、この発明による統合型データ駆動回路構造はデジタル/アナログ電流変換器と複数組のデータ駆動回路を統合する。各組のデータ駆動回路は電流保存複製機能を具え、変換保存段階において予定電圧を保存し、再生調節段階において安定したグレイスケール電流を導通することによって、電流を安定化して構造を簡略化し、電力消費を節約する。
【図面の簡単な説明】
【図1】従来のピクセルの回路構造を表わす説明図である。
【図2】従来のデータ駆動回路構造のブロック図である。
【図3】図2におけるデジタル駆動回路の一組におけるデジタル/アナログ電流変換器を表わす説明図である。
【図4】この発明による統合型データ駆動回路構造のブロック図である。
【図5】図4における統合型データ駆動回路構造を表わす説明図である。
【図6】図5におけるデータ駆動回路が再生調節段階における動作を表わす説明図である。
【図7】この発明による統合型データ駆動回路構造のタイミング図である。
【符号の説明】
10、30 データ駆動回路
11 データ駆動回路構造
12、32 レベルシフター
14 ラッチ
16、36 シフトレジスター
18、38 デジタル/アナログ電流変換器
19、39 データライン
20、40 ピクセル
21、41 スキャンライン
31 統合型データ駆動回路構造
42 電流保存複製モジュール
44 制御回路
【発明の属する技術分野】
この発明は電流駆動の表示デバイスに使用される統合型データ駆動回路構造に関し、特にデジタル/アナログ電流変換器と複数組のデータ駆動回路を含み、電流保存複製機能の持つ統合型データ駆動回路構造に関する。
【0002】
【従来の技術】
有機発光ダイオードは電流駆動デバイスであり、その光度は通過電流によって決められる。現在有機発光ダイオードがマトリックス式ディスプレイにおける応用は有機発光ダイオードの駆動電流を制御することによって、それぞれの光度(グレイスケール値とも称する)を表示させる。スキャンライン駆動方法の差異によって、マトリックス式有機発光ダイオードディスプレイは受動型マトリックスディスプレイと能動型マトリックスディスプレイと二種類に分けられる。受動型マトリックスディスプレイはスキャンラインを順次駆動する方法によって、それぞれの行/列におけるピクセルを一つずつ駆動するため、各行/列におけるピクセルの発光時間はディスプレイの走査周波数とスキャンラインの数量に限られ、大画面と高解像度(スキャンラインの増加に等しい)のディスプレイに不向きである。能動型マトリックスディスプレイは各ピクセルにおいて独立したピクセル回路を形成する。図1を参照されたい。図1はピクセル20の回路構造を表わす説明図である。図1におけるピクセル20はコンデンサーC1と、有機発光ダイオードDと、複数のMOSトランジスターもしくは薄膜トランジスターT1〜T4を含み、ピクセル20の回路を通して有機発光ダイオードDの駆動電流Iを制御するため、大画面と高解像度の要求においても、各ピクセル20に安定した駆動電流Iを持続的に提供し、ディスプレイの光度の均一性を向上させる。
【0003】
有機発光ダイオードディスプレイシステムにおいて、前述の複数のマトリックス方式で配列されるピクセルに対応するデータ駆動回路構造を図2に示す。図2は従来のデータ駆動回路構造11のブロック図である。注意すべき点は、有機発光ダイオードディスプレイの光度は電流によって制御され、デジタル/アナログ変換器に関わるデバイスはデジタルデータをアナログ電流に変換するデジタル/アナログ変換回路でなければならず、いわばデジタル/アナログ電流変換回路である。同時に、関連のピクセルは図1におけるピクセル20のような電流駆動のピクセルでなければならない。図2は従来の表示デバイスにおけるデータ駆動回路構造11及びマトリックス方式で配列される複数のピクセル20と、複数のピクセルに対応する複数のスキャンライン21を表わす。データ駆動回路構造11はシフトレジスター16と複数組のデータ駆動回路10を含み、各組のデータ駆動回路10はレベルシフター12と、ラッチ14と、デジタル/アナログ電流変換器18を含む。一定時間内において少なくとも一組のデータ駆動回路10がデジタル信号を受信するために作動し、該組のデータ駆動回路10のレベルシフター12はデジタル信号(ここでは六ビットのデジタル信号)を受信して電位を調整する。ラッチ14はレベルシフターの後ろに電気的に接続され、デジタル信号をバッファリングする機能を持つようになり、ラッチ14は六ビットのデジタル信号をラッチングできる。ゆえに従来の技術においてラッチ14は六ビットのラッチであり、シフトレジスター16はシフトレジスター信号を出力してディスプレーにおけるピクセル20に対応するデジタル信号を一回に全部レベルシフターへ送信し、レベルシフターに電圧を調整してバッファリングさせてから、デジタル信号をラッチ14に送信し、ラッチ14にレベルシフティングとバッファリングさせる。
【0004】
図2を参照するに、作動する該組のデータ駆動回路10におけるデジタル/アナログ電流変換器18はラッチ14から出力されるデジタル信号を受信でき、デジタルデータをアナログ電流信号に変換し、アナログ電流信号を対応するデータライン19に出力する。データライン19は複数のピクセル20と電気的に接続され、この時スキャンライン21が作動しはじめ(電位が高電位になる)、このスキャンライン21と接続されるピクセルをオンにする。かくして、組となるデータ駆動回路10のデジタル/アナログ電流変換器18はデータラインとスキャンライン21にオンにされたピクセル20と短絡し、デジタル/アナログ電流変換器18はアナログ電流信号をそれと接続されるピクセル20にまで導通し、組となるデータ駆動回路10はアナログ電流信号によってパネルのグレイスケール色合いを制御する。前述の従来の技術の基本構造は数多くの液晶ディスプレイのデータ駆動回路の設計に関わる特許と文献に掲げられ、有機発光ダイオードディスプレイはその構造をわずかに変更するものであり、例えば液晶ディスプレイのデジタル/アナログ変換器をデジタル/アナログ電流変換器に入れ替える。1996年SID 96 Digest誌の”Low Temperature poly−Si TFT−LCD with integrated 6−bit Digital Data Driver”において、Yojiro Matsueda及びその他は低温ポリシリコン技術によってデータ駆動回路をガラスに製作し、デジタル六ビットのデータ駆動回路構造を掲示する。更にアメリカ合衆国特許第6,256,024号”Liquid crystal display device”において、Maekawa及びその他は前述に類似する液晶ディスプレイの構造を掲示する。
【0005】
四ビットデジタルデータ入力のパネルを例にとれば、J. Kanicki及びその他(アメリカ合衆国ミシガン大学)は簡単なデジタル/アナログ電流変換器回路を掲示する。寸法比率が1:2:4:8である四つの薄膜トランジスターを具える電流ソースによって十六種類のグレイスケール電流Igを発生させる。図3を参照されたい。図3は図2におけるデジタル駆動回路10の一組におけるデジタル/アナログ電流変換器18を表わす説明図である。図示によれば、デジタル/アナログ電流変換器18は複数のトランジスターT5〜T9によって構成される。グレイスケール電流Igは四個の寸法比率が1:2:4:8である薄膜トランジスターT1〜T4によって制御されるため、万一そのうちいずれかの薄膜トランジスターの閾値電圧と移動度により多い変化量が生じれば、グレイスケール電流Igは直ちに影響され、進んで対応するパネルのピクセル(例えば図1と図2におけるピクセル20)の表示均一性は影響される。なお、かかるデジタル/アナログ電流変換器18の出力インピーダンスが足りず、デジタル/アナログ電流変換器18を通過する電流の影響を受けやすく、デジタル/アナログ電流変換器18の出力電圧が出力電流によって変わり、デジタル/アナログ電流変換器18に対応するピクセル(例えば図1と図2におけるピクセル20)とが短絡するとき、その出力電流は安定した十六個のグレイスケール電流ではなくなる。よって、従来のデータ駆動回路10には未だに改善する余地がある。
【0006】
【発明が解決しようとする課題】
この発明は前述の問題を解決するため、電流保存複製機能の持ち、デジタル/アナログ電流変換器と複数組のデータ駆動回路とを含み、そのうち各組のデータ駆動回路は電流保存複製モジュールを含む統合型データ駆動回路構造を提供することによって、安定したグレイスケール電流を提供して表示デバイスを駆動することを課題とする。
【0007】
【課題を解決するための手段】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、受信したデジタル信号をアナログ電流信号に変換する少なくとも一つのデジタル/アナログ電流変換器と、デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路とを含む。
【0008】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、デジタル信号の電位を調整する少なくとも一つのレベルシフターと、レベルシフターと電気的に接続されてデジタル信号をアナログ電流信号に変換する少なくとも一つの電流調節型デジタル/アナログ電流変換器と、デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において予定電圧によって発生してアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路を含む。
【0009】
かかる電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【0010】
【発明の実施の形態】
図4を参照するに、図4はこの発明による統合型データ駆動回路構造31のブロック図である。統合型データ駆動回路構造31は電流駆動の表示デバイスに応用される。図4にはまたマトリックス方式で配列される複数のピクセル40と、複数のピクセル40に対応する複数のスキャンライン41とを表わす。統合型データ駆動回路構造31は受信したデジタル信号(この実施例においては六ビットのデジタル信号)の電位を調整するレベルシフター32と、デジタル/アナログ電流変換器38と、複数組のデータ駆動回路30a、30b、…、30jを含む。レベルシフター32は受信したデジタル信号の電位を調整し、デジタル/アナログ電流変換器38はレベルシフター32の後ろに電気的に接続され、デジタル信号をアナログ電流信号に変換し、デジタル/アナログ電流変換器38とレベルシフター32を共用する複数組のデータ駆動回路30a、30b、…、30jはデジタル/アナログ電流変換器38の後ろに電気的に接続され、表示デバイスの複数のデータライン39a、39b、…、39j(複数のデータライン39a、39b、…、39jは複数組のデータ駆動回路30a、30b、…、30jとそれぞれ対応する)を駆動する。複数組のデータ駆動回路30a、30b、…、30jはそれぞれ電流保存複製モジュール42a、42b、…、42jと制御回路44a、44b、…、44jを含む。電流保存複製モジュール(42a、42b、…、42jにおける一つ)は変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において複製電流信号を電流保存複製モジュール(42a、42b、…、42jにおける一つ)に対応するデータライン(39a、39b、…、39jにおける一つ)にまで導通し、複製電流信号は予定電圧によって発生してアナログ電流信号とほぼ同じである。制御回路44a、44b、…、44jはそれぞれデジタル/アナログ電流変換器38と電流保存複製モジュール42a、42b、…、42jとの間に電気的に接続され、そのうち一つの制御回路に対応する該組のデータ駆動回路(30a、30b、…、30jにおける一つ)を変換保存段階と再生調節段階に切り替えさせる。
【0011】
実際の実施において、ラッチでレベルシフター32に取って代わってもよく、レベルシフター32(或いはラッチ)の数量は限られず、もしくはレベルシフター32をシステムから取り外してもこの発明の範囲内に属する。ただし、デジタル信号の電位を調整するレベルシフター32がなければ、デジタル信号は大振幅信号の形式でデータ駆動回路30a、30b、…、30jに入力され、システムの安定性と電力消費に影響がある。図4におけるデータ駆動回路構造31は更にシフトレジスター36を具え、シフトレジスター36は複数組のデータ駆動回路30a、30b、…、30jにそれぞれ対応する複数のスイッチ信号SWa、SWb、…、SWjを出力し、前述の変換保存段階と再生調節段階との切り替えは各組のデータ駆動回路(30a、30b、…、30jにおける一つ)の制御回路(44a、44b、…、44jにおける一つ)が対応するスイッチ信号(SWa、SWb、…、SWjにおける一つ)に合わせて行われる。実際の実施において、複数のスイッチ信号SWa、SWb、…、SWjは図4に示されるようにシフトレジスター36によって発生し、または複数のシフトレジスター36によって発生してもよい。即ち、シフトレジスター36の数量は限られず、複数のスイッチ信号SWa、SWb、…、SWjは付加の関連制御モジュールによって発生してもよい。
【0012】
図5を参照するに、図5は図4における統合型データ駆動回路構造31を表わす説明図である。即ち図5は図4におけるデジタル/アナログ電流変換器38と関連の複数組のデータ駆動回路30a、30b、…、30j(各組のデータ駆動回路30a、30b、…、30jはそれぞれ電流保存複製モジュール42a、42b、…、42jと制御回路44a、44b、…、44jを含む)を選んで、更にそれに対応する複数のデータライン39a、39b、…、39jと合わせて説明するものである。注意すべき点は、図5は前述における変換保存段階を表わすことである。デジタル/アナログ電流変換器38は図5において電流調節型デジタル/アナログ電流変換器38であり、より高い出力インピーダンスを具え、デジタル/アナログ電流変換器38を通過する電流による出力電圧値への影響が少ない。各制御回路44a、44b、…、44jはデジタル/アナログ電流変換器38と対応する電流保存複製モジュール42a、42b、…、42jとの間に電気的に接続されてスイッチ信号SWa、SWb、…、SWjを受信するもので、二つのトランジスターT10、T11によって構成されると見なしてもよい。この実施例による各電流保存複製モジュール42a、42b、…、42jはコンデンサーCと、複数のMOSトランジスターもしくは薄膜トランジスターを具え、そのうちコンデンサーCはアナログ電流信号を導通するに必要な予定電圧を保存する機能を持つ。適当な外部電圧ソース(例えばVdd、Vbias)と、電流ソース(i、2i、…、2N−1i)と、データ入力(D0、D1、…、DN−1)と、接地などの動作条件を提供する場合においては、統合型データ駆動回路構造31は関連動作を行える。
【0013】
一組のデータ駆動回路(30a、30b、…、30jにおける一つ)の制御回路(44a、44b、…、44jにおける一つ、例えば図5におけるデータ駆動回路30aの制御回路44a)は受信した対応するスイッチ信号SWaが高電位にある場合、該組のデータ駆動回路30aは変換保存段階にあり、本来図4におけるレベルシフター32によって調整されるデジタル信号は図5におけるデジタル/アナログ電流変換器38によって処理された後、対応するアナログ電流信号を出力する。変換保存段階において、スイッチ信号SWaが高電位にあるため、制御回路44aのトランジスターT11aはオフにされ、制御回路44aはデータライン39aにまでの経路を切断し、トランジスターT10aはオンにされて作動し、即ち制御回路44aはデジタル/アナログ電流変換器38と電流保存複製モジュール42aとの間の経路を接続し、アナログ電流信号を電流保存複製モジュール42aにまで導通する(図5における電流方向を表わす矢印Icの通り)。
【0014】
この時アナログ電流信号は電流保存複製モジュール42aにおける電圧VddとコンデンサーCaと接続されるP型MOSトランジスターTaとコンデンサーCaを通過し、コンデンサーCaにアナログ電流信号を導通するに必要な予定電圧を保存させる。言い換えれば、この実施例において、予定電圧はP型MOSトランジスターTaのゲート−ソース電圧(Vgs)である。注意すべき点は、まず、電流保存複製モジュール42aはMOSトランジスターまたは薄膜トランジスターによって構成されてもよく、即ち、予定電圧はP型薄膜トランジスターTaのゲート−ソース電圧(Vgs)であってもよいことである。
【0015】
実際に、この実施例における電流保存複製モジュール42aについての主要な技術特徴は特定の電圧を保存してアナログ電流信号の導通に提供することにあるため、その他のトランジスターとコンデンサーCaもしくは回路デバイスからなる結合もこの実施例における電流保存複製モジュール42aに属する。もっとも、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うため、制御回路44aが受信するスイッチ信号SWaは必ずしもこの実施例のような高電位であるわけでなく、適当な調整は必要である。同じ論理はその他のデータ駆動回路30b、…、30jにも適用する。
【0016】
前述のスイッチ信号SWaが低電位に戻る場合、該組のデータ駆動回路30aは再生調節段階になり、この時次の組のデータ駆動回路30b(例えば図5におけるデータ駆動回路30bはデータ駆動回路30aの次の組のデータ駆動回路である)は対応する高電位のスイッチ信号SWbを受信し、データ駆動回路30bが変換保存段階にあるようにさせ、図6における電流方向ICにあたる電流を発生させる。
【0017】
図6を参照するに、図6は図5におけるデータ駆動回路30aが再生調節段階における動作を表わす説明図である。図6におけるデバイスの機能と符号付けは図5と同じである。図6は該組のデータ駆動回路30aが再生調節段階において、その次の組のデータ駆動回路30bは変換保存段階にあることを表わす。よって、変換保存段階(または再生調節段階)は複数組のデータ駆動回路30a、30b、…、30jにおいて順次に現れ、各組のデータ駆動回路30a、30b、…、30jにとって、変換保存段階と再生調節段階は交替に現れる作動モードである。該組のデータ駆動回路30aは受信するスイッチ信号SWaが高電位から低電位に変わった後、制御回路44a(低電位のスイッチ信号SWaはトランジスターT10aをオフにする)はデジタル/アナログ電流変換器38と電流保存複製モジュール42aとの接続を切断する。この時トランジスターT11aは作動し、電流保存複製モジュール42aは再生調節段階において複製電流信号をデータライン39aにまで導通し(図6における電流方向を表わす矢印Ioの通り)、データライン39aと接続されるピクセル40を駆動する。複製電流信号は電流保存複製モジュール42aが変換保存段階において保存した予定電圧によって発生する。予定電圧はアナログ電流信号を導通する必要に応じて保存維持されるため、複製電流信号は本来のデジタル/アナログ電流変換器38によって発生されるアナログ電流信号とほぼ同じである。
【0018】
注意すべき点は、図5における変換保存段階と同じく、トランジスターとコンデンサーCaもしくは回路デバイスからなる結合はこの発明による電流保存複製モジュール42aに属するため、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うために、制御回路44aが受信するスイッチ信号SWaは適当な調整が必要であり、同じ論理はその他のデータ駆動回路30b、…、30jにも適用することである。
【0019】
図4と図6とを参照する。一組のデータ駆動回路(30a、30b、…、30jにおける一つ)がデジタル/アナログ電流変換器38への経路を切断して対応するデータライン(39a、39b、…、39jにおける一つ)への経路を開放すると同時に、スキャンライン41は作動し(電位が高電位になる)、スキャンライン41と接続されるピクセル40をオンにする。データ駆動回路30aを例にすれば、該組のデータ駆動回路30aの電流保存複製モジュール42aにおいて予定電圧を保存しているコンデンサーCaと接続されるトランジスターTaは、データライン39aと、スキャンライン41にオンにされたピクセル40と短絡する。即ち少なくとも一つのピクセル40には電流保存複製モジュール42aによって導通された電流が注入され、その電流は本来デジタル信号から変換して得たアナログ電流信号とほぼ同じかやや低いである。スキャンライン41がオフにされた後(電位が低電位になる)、電流を注入されたピクセル40は電流保存複製機能の持つピクセル40であるため、ピクセル40は本来データライン39aから注入される電流信号と同じかそれに正比例する電流信号を複製し、電流信号をピクセル40における有機発光ダイオードまたは有機ポリマー発光ダイオードに引き続き流通させ、ピクセル40における有機発光ダイオードまたは有機ポリマー発光ダイオードに対応する光度をそのピクセル40に対応するスキャンライン41が再びオンにされるまで維持させる。
【0020】
図7を参照するに、図7はこの発明による統合型データ駆動回路構造31のタイミング図である。図7は図4から図6までのデータ駆動回路構造31の動作を表わし、図5と図6におけるデータ駆動回路30a、30bの動作を例にする。図7によれば、変換保存段階(または再生調節段階)は複数組のデータ駆動回路30a、30b、…、30jにおいて順次に現れ、各組のデータ駆動回路30a、30b、…、30jにとって、変換保存段階と再生調節段階は交替に現れる。なお、図7は図4におけるスキャンライン41がオフにされた後(電位が低電位になる)、対応するピクセル40はピクセル電流複製段階にあることを表わす。
【0021】
【発明の効果】
この発明による統合型データ駆動回路構造は有機発光ダイオードディスプレイ、有機ポリマー発光ダイオードまたはその他の電流駆動のディスプレイシステムに応用される。なお、この発明による統合型データ駆動回路構造はデジタル/アナログ電流変換器と複数組のデータ駆動回路を統合する。各組のデータ駆動回路は電流保存複製機能を具え、変換保存段階において予定電圧を保存し、再生調節段階において安定したグレイスケール電流を導通することによって、電流を安定化して構造を簡略化し、電力消費を節約する。
【図面の簡単な説明】
【図1】従来のピクセルの回路構造を表わす説明図である。
【図2】従来のデータ駆動回路構造のブロック図である。
【図3】図2におけるデジタル駆動回路の一組におけるデジタル/アナログ電流変換器を表わす説明図である。
【図4】この発明による統合型データ駆動回路構造のブロック図である。
【図5】図4における統合型データ駆動回路構造を表わす説明図である。
【図6】図5におけるデータ駆動回路が再生調節段階における動作を表わす説明図である。
【図7】この発明による統合型データ駆動回路構造のタイミング図である。
【符号の説明】
10、30 データ駆動回路
11 データ駆動回路構造
12、32 レベルシフター
14 ラッチ
16、36 シフトレジスター
18、38 デジタル/アナログ電流変換器
19、39 データライン
20、40 ピクセル
21、41 スキャンライン
31 統合型データ駆動回路構造
42 電流保存複製モジュール
44 制御回路
Claims (17)
- デジタル信号を受信するために電流駆動の表示デバイスに使用される統合型データ駆動回路構造であって、該統合型データ駆動回路構造は、
受信したデジタル信号をアナログ電流信号に変換する少なくとも一つのデジタル/アナログ電流変換器と、
デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含み、
各組のデータ駆動回路は、
変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、
デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路とを含むことを特徴とする統合型データ駆動回路構造。 - 前記各組のデータ駆動回路の電流保存複製モジュールにおいて、複製電流信号は予定電圧によって発生することを特徴とする請求項1記載の統合型データ駆動回路構造。
- 前記統合型データ駆動回路構造は更に、デジタル/アナログ電流変換器の前方に電気的に接続されてデジタル信号の電位を調整するための少なくとも一つのレベルシフターを具えることを特徴とする請求項1記載の統合型データ駆動回路構造。
- 前記統合型データ駆動回路構造は更に、複数のスイッチ信号を複数組のデータ駆動回路における制御回路に出力するシフトレジスターを具え、そのうち各スイッチ信号は対応する組となるデータ駆動回路を変換保存段階と再生調節段階に切り替えさせることを特徴とする請求項1記載の統合型データ駆動回路構造。
- 前記スイッチ信号が高電位にある場合、該スイッチ信号に対応する前記組となるデータ駆動回路は変換保存段階にあり、スイッチ信号を受信する制御回路はデジタル/アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとを接続し、デジタル/アナログ電流変換器により発生するアナログ電流信号を電流保存複製モジュールに導通し、電流保存複製モジュールはアナログ電流信号を導通するに必要な予定電圧を保存することを特徴とする請求項4記載の統合型データ駆動回路構造。
- 前記電流保存複製モジュールは少なくとも一つのコンデンサーと、複数のMOSトランジスターもしくは薄膜トランジスターとを具え、前記予定電圧値はそのうち一つのトランジスターのゲート−ソース電圧であることを特徴とする請求項5記載の統合型データ駆動回路構造。
- 前記スイッチ信号が低電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は再生調節段階にあり、スイッチ信号を受信する制御回路はデジタル/アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとの間の経路を切断し、複製電流信号を対応するデータラインに導通することを特徴とする請求項4記載の統合型データ駆動回路構造。
- 前記デジタル/アナログ電流変換器が電流調節型デジタル/アナログ電流変換器であることを特徴とする請求項1記載の統合型データ駆動回路構造。
- 前記表示デバイスは有機発光ダイオードディスプレイ、ポリマー発光ダイオードディスプレイまたはその他の電流駆動のディスプレイであることを特徴とする請求項1記載の統合型データ駆動回路構造。
- デジタル信号を受信するために電流駆動の表示デバイスに使用される統合型データ駆動回路構造であって、該統合型データ駆動回路構造は、
デジタル信号の電位を調整する少なくとも一つのレベルシフターと、
レベルシフターと電気的に接続されてデジタル信号をアナログ電流信号に変換する少なくとも一つの電流調節型デジタル/アナログ電流変換器と、
デジタル/アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含み、
各組のデータ駆動回路は、
変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において予定電圧によって発生してアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、
デジタル/アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路を含むことを特徴とする統合型データ駆動回路構造。 - 前記統合型データ駆動回路構造は更に、複数のスイッチ信号を複数組のデータ駆動回路における制御回路に出力する少なくとも一つのシフトレジスターを具え、そのうち各スイッチ信号は対応する組となるデータ駆動回路を変換保存段階と再生調節段階に切り替えさせることを特徴とする請求項10記載の統合型データ駆動回路構造。
- 前記スイッチ信号が高電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は変換保存段階にあり、スイッチ信号を受信する制御回路はデジタル/アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとを接続し、デジタル/アナログ電流変換器により発生するアナログ電流信号を電流保存複製モジュールに導通し、電流保存複製モジュールはアナログ電流信号を導通するに必要な予定電圧を保存することを特徴とする請求項11記載の統合型データ駆動回路構造。
- 前記電流保存複製モジュールは少なくとも一つのコンデンサーと、複数のMOSトランジスターもしくは薄膜トランジスターとを具え、前記予定電圧値はそのうち一つのトランジスターのゲート−ソース電圧であることを特徴とする請求項12記載の統合型データ駆動回路構造。
- 前記スイッチ信号が低電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は再生調節段階にあり、スイッチ信号を受信する制御回路はデジタル/アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとの間の経路を切断し、複製電流信号を対応するデータラインに導通することを特徴とする請求項11記載の統合型データ駆動回路構造。
- 前記各組のデータ駆動回路におけるデータラインは複数のピクセルとそれぞれ対応し、複数のピクセルはマトリックス方式で配列されて電流保存複製機能を持つことを特徴とする請求項14記載の統合型データ駆動回路構造。
- 前記複数のピクセルは複数のスキャンラインに対応し、前記組となるデータ駆動回路が再生調節段階にある場合、少なくとも一つのスキャンラインは対応するピクセルを作動させ、データラインが複製電流信号を対応するピクセルに導通するようにさせることを特徴とする請求項15記載の統合型データ駆動回路構造。
- 前記表示デバイスは有機発光ダイオードディスプレイ、ポリマー発光ダイオードディスプレイまたはその他の電流駆動のディスプレイであることを特徴とする請求項10記載の統合型データ駆動回路構造。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092105008A TW589604B (en) | 2003-03-07 | 2003-03-07 | Integrated data driver structure used in a current-driving display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004272185A true JP2004272185A (ja) | 2004-09-30 |
Family
ID=32924606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143736A Pending JP2004272185A (ja) | 2003-03-07 | 2003-05-21 | 統合型データ駆動回路構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6999048B2 (ja) |
JP (1) | JP2004272185A (ja) |
TW (1) | TW589604B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101020727B1 (ko) | 2009-02-03 | 2011-03-09 | 엘지이노텍 주식회사 | 액정 표시 장치의 백라이트용 인버터 회로 및 그를 포함하는 구동 시스템 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
TWI256607B (en) | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
TW588305B (en) * | 2003-03-07 | 2004-05-21 | Au Optronics Corp | Data driver used in a current-driving display device |
US8378939B2 (en) * | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8085226B2 (en) * | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI272560B (en) * | 2004-05-21 | 2007-02-01 | Au Optronics Corp | Data driving circuit and active matrix organic light emitting diode display |
GB0421710D0 (en) | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
GB0421711D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
KR101073355B1 (ko) * | 2004-12-31 | 2011-10-14 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 구동방법 |
KR100707623B1 (ko) * | 2005-03-19 | 2007-04-13 | 한양대학교 산학협력단 | 화소 및 이를 이용한 발광 표시장치 |
TWI292139B (en) * | 2005-04-22 | 2008-01-01 | Au Optronics Corp | A driving circuit of the display devices |
TWI339833B (en) * | 2005-04-22 | 2011-04-01 | Au Optronics Corp | A driving circuit of the display devices,methods and application |
KR100818181B1 (ko) * | 2007-09-20 | 2008-03-31 | 주식회사 아나패스 | 데이터 구동 회로 및 지연 고정 루프 회로 |
US7514989B1 (en) | 2007-11-28 | 2009-04-07 | Dialog Semiconductor Gmbh | Dynamic matching of current sources |
KR101509118B1 (ko) * | 2008-10-27 | 2015-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 그 보정 정보 생성 장치 및 방법 |
US8730199B2 (en) | 2009-09-04 | 2014-05-20 | Atmel Corporation | Capacitive control panel |
KR101928018B1 (ko) * | 2012-07-19 | 2018-12-12 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
TWI570692B (zh) * | 2015-10-05 | 2017-02-11 | 力領科技股份有限公司 | 有機發光二極體顯示器的驅動模組 |
-
2003
- 2003-03-07 TW TW092105008A patent/TW589604B/zh not_active IP Right Cessation
- 2003-05-21 JP JP2003143736A patent/JP2004272185A/ja active Pending
- 2003-06-18 US US10/463,585 patent/US6999048B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101020727B1 (ko) | 2009-02-03 | 2011-03-09 | 엘지이노텍 주식회사 | 액정 표시 장치의 백라이트용 인버터 회로 및 그를 포함하는 구동 시스템 |
Also Published As
Publication number | Publication date |
---|---|
TW200417967A (en) | 2004-09-16 |
US20040174282A1 (en) | 2004-09-09 |
TW589604B (en) | 2004-06-01 |
US6999048B2 (en) | 2006-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004272185A (ja) | 統合型データ駆動回路構造 | |
US10818228B2 (en) | Pixel circuit, method for driving pixel circuit and display panel | |
US7554362B2 (en) | Semiconductor device, driving method thereof and electronic device | |
JP5174938B2 (ja) | 信号駆動回路 | |
JPH08129358A (ja) | エレクトロルミネセンス表示装置 | |
JP2004126056A (ja) | 表示装置およびその駆動方法 | |
KR100321272B1 (ko) | 액정표시장치 | |
JP2004272191A (ja) | データ駆動回路 | |
US7391393B2 (en) | Low power and high density source driver and current driven active matrix organic electroluminescent device having the same | |
US20030122750A1 (en) | Display device using light-emitting elements | |
US6998788B2 (en) | Architecture of data driver applied at display elements with current-driven pixels | |
JP2003036054A (ja) | 表示装置 | |
CN112967672B (zh) | 斜波产生电路 | |
US6809670B2 (en) | Current-steering/reproducing digital-to-analog current converter | |
KR100524122B1 (ko) | 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치 | |
CN1323382C (zh) | 用于一电流驱动的显示元件的组合式数据驱动电路结构 | |
KR20050014637A (ko) | 화상 표시 장치 | |
TW200419493A (en) | Circuit, display device, and electronic apparatus | |
US6919834B2 (en) | Circuit, display device, and electronic device | |
CN100353391C (zh) | 用于一电流驱动的显示元件的数据驱动电路 | |
JP4133244B2 (ja) | 表示装置 | |
CN114120916A (zh) | 驱动电路 | |
TW201108601A (en) | Buffer amplifier | |
JP2004236303A (ja) | 回路、表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |