JP2004264579A - 表示装置および投射型表示装置 - Google Patents
表示装置および投射型表示装置 Download PDFInfo
- Publication number
- JP2004264579A JP2004264579A JP2003054632A JP2003054632A JP2004264579A JP 2004264579 A JP2004264579 A JP 2004264579A JP 2003054632 A JP2003054632 A JP 2003054632A JP 2003054632 A JP2003054632 A JP 2003054632A JP 2004264579 A JP2004264579 A JP 2004264579A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- clock signal
- signal
- stage
- monitor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Projection Apparatus (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】出力電位変化の位相が変化せず、いずれのスキャン方向で動作しても精度の高い画像表示を実現できる表示装置および投射型表示装置を提供する。
【解決手段】水平スキャナ２３で、第１スキャン動作時には初段からスキャン動作を行って最終シフト段２３１−４による信号を第１モニタ回路２４でシフトインすると、でシフトパルスに応答して最終シフト段２３１−４が抜き取った信号ＤＣＫと異なる信号ＤＣＫＸを抜き取り、このサンプルホールドパルスに応答してモニタラインＭＮＴＬ２１の電位を接地電位に設定し、第２スキャン動作時には最終段スキャン動作を行って初段シフト段２３１−１による信号を第２モニタ回路２５でシフトインすると、シフトパルスに応答してシフト段２３１−１が抜き取った信号ＤＣＫＸと異なる信号ＤＣＫを抜き取りこのサンプルホールドパルスに応答してモニタラインＭＮＴＬ２１の電位を接地電位に設定する。
【選択図】 図１１
【解決手段】水平スキャナ２３で、第１スキャン動作時には初段からスキャン動作を行って最終シフト段２３１−４による信号を第１モニタ回路２４でシフトインすると、でシフトパルスに応答して最終シフト段２３１−４が抜き取った信号ＤＣＫと異なる信号ＤＣＫＸを抜き取り、このサンプルホールドパルスに応答してモニタラインＭＮＴＬ２１の電位を接地電位に設定し、第２スキャン動作時には最終段スキャン動作を行って初段シフト段２３１−１による信号を第２モニタ回路２５でシフトインすると、シフトパルスに応答してシフト段２３１−１が抜き取った信号ＤＣＫＸと異なる信号ＤＣＫを抜き取りこのサンプルホールドパルスに応答してモニタラインＭＮＴＬ２１の電位を接地電位に設定する。
【選択図】 図１１
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその駆動方法に係り、特に水平駆動回路（水平スキャナ）にいわゆるクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置および投射型表示装置に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）に用いたアクティブマトリクス型液晶表示装置において、水平駆動回路（水平スキャナ部）に、点順次駆動方式が採用されている。
【０００３】
図１は、一般的な点順次駆動方式を採用したアクティブマトリクス型液晶表示装置の構成を示す回路図である（たとえば、特許文献１参照）。
【０００４】
この液晶表示装置（ＬＣＤパネル）１０は、図１に示すように、有効画素部（ＰＸＬＰ）１１、垂直スキャナ（ＶＳＣＮ）１２、水平スキャナ（ＨＳＣＮ）１３、第１のクロック生成回路（ＧＥＮ１：タイミングジェネレータ）１４、および第２のクロック生成回路（ＧＥＮ２）１５を主構成要素として有している。
なお、図２に示すように、垂直スキャナに関しては、画素部１１の一側部のみでなく、両側部に配置されることもあり、また、信号線のプリチャージ回路（ＰＲＣＧ）１６が設けられる。
【０００５】
画素部１１は、複数の画素ＰＸＬがｎ行ｍ列のマトリクス状に配列されている。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。
マトリクス状に配置された画素ＰＸＬの各々は、画素トランジスタである薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）１１と、このＴＦＴ１１のドレイン電極に画素電極が接続された液晶セルＬＣと、ＴＦＴ１１のドレイン電極に一方の電極が接続された保持容量Ｃｓ とから構成されている。
これら画素ＰＸＬの各々に対して、信号ラインＳＧＮＬ１〜ＳＧＮＬ４が各列ごとにその画素配列方向に沿って配線され、ゲートラインＧＴＬ１〜ＧＴＬ４が各行ごとにその画素配列方向に沿って配線されている。
画素ＰＸＬの各々において、ＴＦＴ１１のソース電極（または、ドレイン電極）が、対応する信号ラインＳＧＮＬ１〜ＳＧＮＬ４に各々接続されている。ＴＦＴ１１のゲート電極が、ゲートラインＧＴＬ１〜ＧＴＬ４にそれぞれ接続されている。液晶セルＬＣの対向電極および保持容量Ｃｓ の他方の電極は、各画素間で共通にＣｓ ラインＣｓＬ１に接続されている。このＣｓ ラインＣｓ Ｌ１には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
この画素部１１において、ゲートラインＧＴＬ１〜ＧＴＬ４の各一端は、画素部１１のたとえば図中、左側に配置された垂直スキャナ１２の各行の出力端に接続されている。
【０００６】
垂直スキャナ１２は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートラインＧＴＬ１〜ＧＴＬ４に接続された各画素ＰＸＬを行単位で順次選択する処理を行う。
すなわち、垂直スキャナ１２からゲートラインＧＴＬ１に対して走査パルスＳＰ１が与えられたときには１行目の各列の画素が選択され、ゲートラインＧＴＬ２に対して走査パルスＳＰ２が与えられたときには２行目の各列の画素が選択される。以下同様にして、ゲートラインＧＴＬ３，ＧＴＬ４に対して走査パルスＳＰ３，ＳＰ４が順に与えられる。
【０００７】
画素部１１のたとえば図中の上側には、水平スキャナ１３が配置されている。
水平スキャナ１３は、入力される映像信号ＶＤＯを１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直スキャナ１２によって行単位で選択される各画素ＰＸＬに対して書き込む処理を行う。
水平スキャナ１３は、図１に示すように、クロックドライブ方式を採用しており、シフトレジスタ１３１、クロック抜き取りスイッチ群１３２、位相調整回路（ＰＡＣ；Ｐｈａｓｅ Ａｄｊｕｓｔ Ｃｉｒｓｕｉｔ）群１３３、およびサンプリングスイッチ群１３４を有している。
【０００８】
シフトレジスタ１３１は、画素部１１の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）１３１−１〜１３１−４を有し、第１のクロック生成回路１４により水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が順次出力される。
【０００９】
クロック抜き取りスイッチ群１３２は、画素部１１の画素列に対応した４個のスイッチ１３２−１〜１３２−４を有し、これらスイッチ１３２−１〜１３２−４の各一端が、第１のクロック生成回路１５によるクロックＤＣＫＸ，ＤＣＫを伝送するクロックラインＤＫＬ１，ＤＫＸＬ１に交互に接続されている。
すなわち、スイッチ１３２−１，１３２−３の各一端がクロックラインＤＫＸＬ１に、スイッチ１３２−２，１３２−４の各一端がクロックラインＤＫＬ１にそれぞれ接続されている。
クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４には、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４から順次出力されるシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が与えられる。クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４は、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４からシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が与えられると、これらシフトパルスＳＦＴＰ１〜ＳＦＴＰ４に応答して順にオン状態となることにより、互いに逆相の第２のクロックＤＣＫＸ，ＤＣＫを交互に抜き取る。
【００１０】
位相調整回路群１３３は、画素部１１の画素列に対応した４個の位相調整回路１３３−１〜１３３−４を有し、各位相調整回路１３３−１〜１３３−４でクロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４でそれぞれ抜き取られた第２のクロックＤＣＫＸ，ＤＣＫの位相調整した後、対応するサンプリングスイッチ群１３４のサンプリングスイッチに供給する。
【００１１】
サンプリングスイッチ群１３４は、画素部１１の画素列に対応した４個のサンプリングスイッチ１３４−１〜１３４−４を有し、これらのサンプリングスイッチ１３４−１〜１３４−４の各一端が映像信号ＶＤＯを入力するビデオラインＶＤＬ１に接続されている。各サンプリングスイッチ１３４−１〜１３４−４には、クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４によって抜き取られ、位相調整回路群１３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ１〜ＳＨＰ４として与えられる。
サンプリングスイッチ群１３４の各サンプリングスイッチ１３４−１〜１３４−４は、サンプルホールドパルスＳＨＰ１〜ＳＨＰ４が与えられると、これらサンプルホールドパルスＳＨＰ１〜ＳＨＰ４に応答して順にオン状態となることにより、ビデオラインＶＤＬ１を通して入力される映像信号ＶＤＯを順次サンプリングし、画素部１１の信号ラインＳＧＮＬ１〜ＳＧＮＬ４に供給する。
【００１２】
また、第１のクロック生成回路１８は、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸを生成し、垂直スタートパルスＶＳＴ、および垂直クロックＶＣＫ，ＶＣＫＸを垂直スキャナ１２に供給し、水平クロックＨＣＫ，ＨＣＫＸを水平スキャナ１３および第２のクロック生成回路１５に供給する。
【００１３】
第２のクロック生成回路１５は、第１のクロック生成回路１４で生成された水平クロック（第１のクロック）ＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相の第２のクロックＤＣＫ，ＤＣＫＸを生成し、水平スキャナ１３に供給する。ここで、デューティ比とは、パルス波形において、パルス幅ｔとパルス繰り返し周期Ｔとの比である。
たとえば、図３（Ａ）〜（Ｄ）に示すように、水平クロックＨＣＫ，ＨＣＫＸのデューティ比（ｔ１／Ｔ１）が５０％であり、これよりもクロックＤＣＫ，ＤＣＫＸのデューティ比（ｔ２／Ｔ２）が小さく、即ちクロックＤＣＫ，ＤＣＫＸのパルス幅ｔ２が水平クロックＨＣＫ，ＨＣＫＸのパルス幅ｔ１よりも狭く設定さる。
【００１４】
上述した水平スキャナ１３では、シフトレジスタ１３１から順次出力されるシフトパルスＳＦＴＰ１〜ＳＦＴＰ４をサンプルホールドパルスとして用いるのではなく、シフトパルスＳＦＴＰ１〜ＳＦＴＰ４に同期して、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、これらクロックＤＣＫＸ，ＤＣＫを位相調整回路を介してサンプルホールドパルスＳＨＰ１〜ＳＨＰとして用いるようにしている。これにより、サンプルホールドパルスＳＨＰ１〜ＳＨＰのばらつきを抑えることができる。その結果、サンプルホールドパルスＳＨＰ１〜ＳＨＰのばらつきに起因するゴーストを除去できる。
【００１５】
しかも、水平スキャナ１３においては、シフトレジスタ１３１のシフト動作の基準となる水平クロックＨＣＫＸ，ＨＣＫを抜き取ってサンプルホールドパルスとして用いるのではなく、水平クロックＨＣＫＸ，ＨＣＫに対して同じ周期でかつデューティ比の小さいクロックＤＣＫＸ，ＤＣＫを別途生成し、これらクロックＤＣＫＸ，ＤＣＫを抜き取ってサンプルホールドパルスＳＨＰ１〜ＳＨＰとして用いるようにしているので、水平駆動の際に、サンプリングパルス相互間での完全ノンオーバーラップサンプリングを実現できることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができる。
【００１６】
ここでたとえば、図４に示すように、隣接するＮ段目とＮ＋１段目でビデオ信号ＶＤＯの対応画素への書き込みを行う場合の動作について、図５（Ａ）〜（Ｄ）に関連付けて説明する。
この場合、たとえば、ビデオ信号ＶＤＯ、Ｎ段目の信号線ＳＧＮＬ−Ｎのドライブ信号ＤＲＶＰ−Ｎ、およびＮ＋１段目の信号線ＳＧＮＬ−Ｎ＋１のドライブパルスＤＲＶＰ−Ｎ＋１が、図５（Ａ）〜（Ｃ）に示すようなタイミング関係を有する場合、理想的には、Ｎ段目には白信号が、Ｎ＋１段目には黒信号が書き込まれ、図５（Ｄ）に示すような、ゴーストのない画像が得られる。
【００１７】
ところが、ＴＦＴを用いているＬＣＤにおいては、一般的にパネルエージングによるトランジスタの特性変化が生じる。この特性変化により、各トランジスタにてパルスの遅延が起こり、最終的にはサンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまう。
このドリフトにより、ゴーストに対する最適なサンプルホールドポジションがずれてしまい、初期出荷時のサンプルホールドポジション設定値のままでは隣接段の映像信号をサンプルホールドしてしまい、ゴーストが発生してしまう。
具体的には、図６（Ａ）〜（Ｃ）に示すように、Ｎ段目の信号線ＳＧＮＬ−Ｎのドライブ信号ＤＲＶＰ−Ｎ、およびＮ＋１段目の信号線ＳＧＮＬ−Ｎ＋１のドライブパルスＤＲＶＰ−Ｎ＋１が、破線で示す初期状態からエージング後に、実線で示すように遅延してしまう。その結果として、図６（Ｄ）に示すように、Ｎ段目には黒信号が書き込まれてしまい、ゴーストＧＳＴが発生する。
【００１８】
このドリフトによるゴーストの発生を防止するために、モニタ回路（ダミースキャナ）を配置し、そのサンプリングスイッチの出力をパネル外部に出力し、その出力の初期状態からの位相の変化を外部ＩＣにてモニタし、位相の変化分をパネル入力のクロックへとフィードバックする対策が一般的になっている（たとえば、特許文献２、あるいは特許文献３参照）。
【００１９】
図７は、モニタ回路１７を設けた従来の液晶表示装置の構成例を示すブロック図である。図８は、図７のモニタ回路１７と周辺の水平スキャナ１３の一部の具体的な構成例を示す回路図である。
【００２０】
図８のモニタ回路１７は、水平スキャナ１３の第１段目、すなわち、水平スタートパルスＨＳＴが最初に入力されてシフト動作を開始する段に隣接して、配置されている。
モニタ回路１７は、水平スキャナ１３の各段の出力パルスの遅延量を揃えるために、水平スキャナ１３の各段の構成と同様に構成することが理想である。
図８のモニタ回路１７は、水平スタートパルスＨＳＴが入力され、シフトパルスＳＦＴＰ１７を出力するシフト段（Ｓ／Ｒ段）１７１と、第２のクロックＤＣＫＸをシフト段１７１によるシフトパルスＳＦＴＰ１７で抜き取るスイッチ１７２と、スイッチ１７１で抜き取られたクロックＤＣＬＸの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ１７を生成する位相調整回路１７３と、位相調整回路１７３によるサンプルホールドパルスＳＨＰ１７により第１端子と第２端子間の導通制御されるサンプリングスイッチ１７４を有している。
【００２１】
モニタ回路１７のサンプリングスイッチ１７４は、第１端子が接地され、他端がモニタラインＭＮＴＬ１の一端に接続されている。モニタラインＭＮＴＬ１の他端がＬＣＤパネル外部のフィードバックＩＣ１８に接続されている。
モニタラインＭＮＴＬ１は、パネル外部にてプルアップされており、外部のフィードバックＩＣ１８は、サンプリングスイッチ１７３が導通してモニタラインＭＮＴＬ１が接地レベルに遷移したタイミングから初期状態からの位相の変化をモニタし、位相の変化分をパネル入力のクロックへとフィードバックする。
なお、図８の例では、水平クロックＨＣＫＸ，ＨＣＫ等は、外部のフィードバックＩＣ１８で生成するように構成されている。
【００２２】
【特許文献１】
特願２００１−１０９４６０号
【特許文献２】
特開平１１−１１９７４６号公報
【特許文献３】
特開２０００−２９８４５９号公報
【００２３】
【発明が解決しようとする課題】
ところで、上述した点順次駆動方式を採用したアクティブマトリクス型液晶表示装置は、たとえば投射型液晶表示装置（液晶プロジェクタ）の表示パネル、すなわちＬＣＤパネルとして用いられる。そして、カラーの場合、色の３原色Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれに対応して３つのＬＣＤパネルが配置される。
この場合、光学系や光路等の関係から、一つのＬＣＤパネルでは、他のＬＣＤパネルと反転し、水平スキャナにおいて逆スキャンを行う必要がある。
そのため、ＬＣＤパネルは、適用に応じて、たとえば図１の図中左側からスキャンする機能に加えて、図中の右側からスキャン、すなわち逆スキャンする機能を併せ持つように構成される。
【００２４】
しかしながら、従来のモニタ回路（ダミースキャナ）を一つ配置する回路では、左右反転にてクロックの位相が反転する水平スキャナにおいて、一般的には水平スキャナ１３に設けられるシフトレジスタの個数が偶数であることから、以下の不利益がある。
【００２５】
図９（Ａ）〜（Ｋ）に示すように、左から右にスキャンするときは、たとえば図９（Ｂ）に示すように、水平クロックＨＣＫのパルス▲１▼、▲２▼、▲３▼の符号を付した場合に、水平クロックＨＣＫの第２番目のタイミング▲２▼で、かつ第２のクロックＤＣＫＸのタイミングで水平スキャナ１３の第１段目のサンプルホールドパルスＳＨＰ１とモニタ回路１７のサンプルホールドパルスＳＨＰ１７が略同一タイミングで生成され、問題なく画像表示が行われる。
【００２６】
これに対して、図１０（Ａ）〜（Ｋ）に示すように、右から左にスキャンするときは、たとえば図１０（Ｂ）に示すように、水平クロックＨＣＫのパルス▲１▼、▲２▼、▲３▼の符号を付した場合に、水平クロックＨＣＫの第１番目のタイミング▲１▼で、かつ第２のクロックＤＣＫＸのタイミングでモニタ回路１７のサンプルホールドパルスＳＨＰ１７が生成される。ＳＨＰ１はタイミング▲２▼で、かつ第１のクロックＤＣＫのタイミングで生成される。
すなわち、この場合、フィードバック用のサンプルホールドパルスＳＨＰ１７の位相が左右反転にて１パルス分変化してしまい、正確なフィードバックを行うことができなかった。このような場合、画が半分ずれてしまい、精度の高い画像表を行うことができない。
【００２７】
本発明の目的は、スキャン方向を反転でき、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても精度の高い画像表示を実現できる表示装置および投射型表示装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、第１電位に保持されたモニタラインと、少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、水平スキャナと、第１モニタ回路と、第２モニタ回路と、を有し、上記水平スキャナは、複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、上記第１モニタ回路は、上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、映像信号を上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、上記第２モニタ回路は、上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、映像信号を上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む。
【００２９】
本発明の第２の観点に係る投射型表示装置は、第１電位に保持されたモニタラインと、少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、水平スキャナと、第１モニタ回路と、第２モニタ回路とを含む表示パネルと、上記表示パネルに光を照射する照射手段と、上記表示パネルを経た光をスクリーン上に投影する投影手段と、を有し、上記表示パネルの水平スキャナは、複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、上記表示パネルの第１モニタ回路は、上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、映像信号を上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、上記上記表示パネルの第２モニタ回路は、上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、映像信号を上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む。
【００３０】
好適には、上記第１スキャン動作および上記第２スキャン動作は、水平スタートパルスを受けて開始され、当該水平スタートパルスは、上記第１スキャン動作時には上記シフトレジスタの初段シフト段に供給され、上記第２スキャン動作時には上記シフトレジスタの最終シフト段に供給され、上記第１モニタ回路および上記第２モニタ回路には供給されない。
【００３１】
好適には、上記第１モニタ回路は、上記水平スキャナの最終シフト段の配置位置の近傍に配置され、上記第２モニタ回路は、上記水平スキャナの初段シフト段の配置位置の近傍に配置されている。
【００３２】
上記モニタラインは、上記第１モニタ回路と上記第２モニタ回路とで共用している。
好適には、上記モニタラインは、上記第１モニタ回路に接続された第１モニタラインと上記第２モニタ回路に接続された第２モニタラインとに個別に形成されている。
【００３３】
また、上記水平スキャナのシフトレジスタにおけるシフト段の数は偶数である。
【００３４】
好適には、上記制御回路で生成されたクロック信号および反転クロック信号に基づいて、当該クロック信号および反転クロック信号に対して周期が同じでかつデューティ比が小さい第２のクロック信号および第２の反転クロック信号を生成し、上記水平スキャナ、第１モニタ回路、および第２モニタ回路に供給するクロック生成手段を有し、上記水平スキャナの第１スイッチ群の各スイッチ、上記第１モニタ回路の第３スイッチ、上記第２モニタ回路の第５スイッチは、上記クロック生成手段による２のクロック信号またたび第２の反転クロック信号を抜き取る。
【００３５】
また、上記画素の表示エレメントが液晶セルである。
【００３６】
本発明によれば、たとえば制御回路において、水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成が生成され、水平スキャナ、第１モニタ回路（および／または第２モニタ回路）に供給される。
また、たとえば切替信号により第１スキャン動作またはこの第１スキャン動作とは逆方向にスキャンする第２スキャン動作が指定される。
第１スキャン動作が指定されると、たとえば水平スタートパルスが水平スキャナのシフトレジスタにおける初段シフト段に供給される。
そして、水平スキャナにおいては、クロック信号および反転クロック信号に同期して各シフト段からシフトパルスが第１のスイッチ群の対応する各スイッチに順次出力される。
第１のスイッチ群においては、対応するシフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号が交互に順次抜き取られる。そして、抜き取られた信号がサンプルホールドパルスとして第２のスイッチ群の対応する各スイッチに出力される。
第２のスイッチ群においては、入力された映像信号が第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングされて、画素部の対応する各信号ラインに供給される。
以上の水平スキャナにおける第１スキャン動作が最終シフト段まで行われると、第１モニタ回路のシフト段に水平スキャナの最終シフト段による信号がシフトインされる。これにより、第１モニタ回路のシフト段でクロック信号および反転クロック信号に同期してシフトパルスが第３のスイッチに出力される。
第３のスイッチにおいては、シフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号のうち、水平スキャナの最終シフト段が抜き取った信号と異なる信号が抜き取られ、サンプルホールドパルスとして第４のスイッチに出力される。
第１モニタ回路の第４のスイッチにおいては、第３のスイッチによるサンプルホールドパルスに応答してモニタラインの電位が第１電位から第２電位（たとえば接地電位）に設定される。
そして、制御回路において、モニタラインの電位変化がモニタされる。具体的には、制御回路では、第１モニタ回路の出力の初期状態からの位相の変化がモニタされ、位相に変化分を相殺するように、クロック信号および反転クロック信号の生成タイミングが補正される。
これにより、パネルエージング等でのトランジスタの特性変化による、サンプルホールドパルスのドリフトが補正される。
【００３７】
第２スキャン動作が指定されると、たとえば水平スタートパルスが水平スキャナのシフトレジスタにおける最終シフト段に供給される。
そして、水平スキャナにおいては、クロック信号および反転クロック信号に同期して各シフト段からシフトパルスが第１のスイッチ群の対応する各スイッチに順次出力される。
第１のスイッチ群においては、対応するシフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号が交互に順次抜き取られる。そして、抜き取られた信号がサンプルホールドパルスとして第２のスイッチ群の対応する各スイッチに出力される。
第２のスイッチ群においては、入力された映像信号が第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングされて、画素部の対応する各信号ラインに供給される。
以上の水平スキャナにおける第１スキャン動作が初段シフト段まで行われると、第２モニタ回路のシフト段に水平スキャナの初段シフト段による信号がシフトインされる。これにより、第２モニタ回路のシフト段でクロック信号および反転クロック信号に同期してシフトパルスが第５のスイッチに出力される。
第５のスイッチにおいては、シフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号のうち、水平スキャナの初段シフト段が抜き取った信号と異なる信号が抜き取られ、サンプルホールドパルスとして第６のスイッチに出力される。
第２モニタ回路の第６のスイッチにおいては、第５のスイッチによるサンプルホールドパルスに応答してモニタラインの電位が第１電位から第２電位（たとえば接地電位）に設定される。
そして、制御回路において、モニタラインの電位変化がモニタされる。具体的には、制御回路では、第１モニタ回路の出力の初期状態からの位相の変化がモニタされ、位相に変化分を相殺するように、クロック信号および反転クロック信号の生成タイミングが補正される。
これにより、パネルエージング等でのトランジスタの特性変化による、サンプルホールドパルスのドリフトが補正される。
このように、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても精度の高い画像表示が実現される。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
第１実施形態
図１１は、たとえば液晶セルを画素の表示エレメント（電気光学素子）として用いた本発明の第１の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【００４０】
この液晶表示装置２０は、図１１に示すように、有効画素部（ＰＸＬＰ）２１、垂直スキャナ（ＶＳＣＮ）２２、水平スキャナ（ＨＳＣＮ）２３、第１モニタ回路（ＭＮＴ１）２４、第２モニタ回路（ＭＮＴ２）２５、クロック生成回路（ＧＥＮ）２６、およびタイミングジェネレータを含むフィードバック制御回路（ＦＤＢＣＩＣ）２７を主構成要素として有している。
なお、図１２に示すように、垂直スキャナに関しては、画素部２１の一側部（図中、左側部）のみでなく、両側部（図中、左側部および右側部）に配置されることもあり、また、信号線のプリチャージ回路（ＰＲＣＧ）２８が設けられる。
そして、有効画素部（ＰＸＬＰ）２１、垂直スキャナ（ＶＳＣＮ）２２（２２−１，２２−２）、水平スキャナ（ＨＳＣＮ）２３、第１モニタ回路２４、第２モニタ回路２５、クロック生成回路（ＧＥＮ）２６（およびプリチャージ回路２７）が表示パネル（ＬＣＤパネル）３０に実装される。
【００４１】
画素部２１は、複数の画素ＰＸＬがｎ行ｍ列のマトリクス状に配列されている。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。
マトリクス状に配置された画素ＰＸＬの各々は、画素トランジスタである薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セルＬＣ２１と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量Ｃｓ ２１とから構成されている。
これら画素ＰＸＬの各々に対して、信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４が各列ごとにその画素配列方向に沿って配線され、ゲートラインＧＴＬ２１〜ＧＴＬ２４が各行ごとにその画素配列方向に沿って配線されている。
画素ＰＸＬの各々において、ＴＦＴ２１のソース電極（または、ドレイン電極）が、対応する信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に各々接続されている。ＴＦＴ２１のゲート電極が、ゲートラインＧＴＬ２１〜ＧＴＬ２４にそれぞれ接続されている。液晶セルＬＣ２１の対向電極および保持容量Ｃｓ ２１の他方の電極は、各画素間で共通にＣｓ ラインＣｓＬ２１に接続されている。このＣｓ ラインＣｓ Ｌ２１には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
この画素部２１において、ゲートラインＧＴＬ２１〜ＧＴＬ２４の各一端は、画素部２１のたとえば図中、左側に配置された垂直スキャナ２２の各行の出力端に接続されている。
【００４２】
垂直スキャナ２２は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートラインＧＴＬ２１〜ＧＴＬ２４に接続された各画素ＰＸＬを行単位で順次選択する処理を行う。
すなわち、垂直スキャナ２２からゲートラインＧＴＬ２１に対して走査パルスＳＰ２１が与えられたときには１行目の各列の画素ＰＸＬが選択され、ゲートラインＧＴＬ２２に対して走査パルスＳＰ２２が与えられたときには２行目の各列の画素ＰＸＬが選択される。以下同様にして、ゲートラインＧＴＬ２３，ＧＴＬ２４に対して走査パルスＳＰ２３，ＳＰ２４が順に与えられる。
【００４３】
画素部２１のたとえば図中の上側には、水平スキャナ２３、第１モニタ回路（第１ダミースキャナ）２４、および第２モニタ回路（第２ダミースキャナ）２５が配置されている。
【００４４】
水平スキャナ２３は、入力される映像信号ＶＤＯを１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直スキャナ２２によって行単位で選択される各画素ＰＸＬに対して書き込む処理を行う。
水平スキャナ２３は、図１１に示すように、クロックドライブ方式を採用しており、シフトレジスタ２３１、クロック抜き取りスイッチ群２３２、位相調整回路（ＰＡＣ；Ｐｈａｓｅ Ａｄｊｕｓｔ Ｃｉｒｓｕｉｔ）群２３３、およびサンプリングスイッチ群２３４を有している。
【００４５】
シフトレジスタ２３１は、画素部２１の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）２３１−１〜２３１−４を有し、たとえば外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが第１（初段）シフト段２３１−１または第４（最終）シフト段２３１−４に与えられると、互いに逆相の水平クロックＨＣＫおよび反転水平クロックＨＣＫＸ（以下、両者共、水平クロックという）に同期して第１シフト動作（通常シフト動作）または第２シフト動作（逆シフト動作）を行う。
これにより、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が順次出力される。
【００４６】
ここで、通常シフト動作とは、図１１中の左から右方向、すなわち、初段の第１シフト段２３１−１、第２シフト段２３１−２、第３シフト段２３１−３、第４シフト段２３１−４、さらには第２モニタ回路２５の順にスキャンしていくことをいう。
一方、逆シフト動作とは、図１１中の右から左方向、すなわち、第４シフト段２３１−４、第３シフト段２３１−３、第２シフト段２３１−２、第１シフト段２３１−１、さらには第１モニタ回路２４の順にスキャンしていくことをいう。
【００４７】
通常シフト動作と逆シフト動作は、外部から与えられるシフト方向切替信号ＲＧＴにより決定される。
たとえば、水平スキャナ２３のシフトレジスタ２３１は、シフト方向切替信号ＲＧＴをハイレベルで受けると通常シフト動作を行い、ローレベルで受けると逆シフト動作を行う。
【００４８】
シフトレジスタ２３１は、水平スタートパルスＨＳＴを受けてシフトパルスＳＦＴＰを第１シフト段２３１−１から第４シフト段２３１−４、第２モニタ回路２５に向かう通常方向に伝搬させるか、第４シフト段２３１−４から第１シフト段２３１−１、第１モニタ回路２４に向かう逆方向に伝搬させるかを切り替える切替回路２３１１，２３１２，２３１３が、各シフト段間に挿入されている。
具体的には、第１シフト段２３１−１と第２シフト段２３１−２間に切替回路２３１１が挿入され、第２シフト段２３１−２と第３シフト段２３１−３間に切替回路２３１２が挿入され、第３シフト段２３１−３と第４シフト段２３１−４間に切替回路２３１３が挿入されている。
また、シフトレジスタ２３１は、第４シフト段２３１−４と第２モニタ回路２５の後述するシフト段２５１とが続続され、その接続経路に切替回路２３１４が挿入されている。同様に、第１シフト段２３１−１と第１モニタ回路２４の後述するシフト段２４１とが接続され、その接続経路に切替回路２３１５が挿入されている。
各切替回路２３１１〜２３１５は、シフト方向切替信号ＲＧＴを受けて信号伝搬方向を通常方向または逆方向に切え替る。
【００４９】
ただし、第４シフト段２３１−４と第２モニタ回路２５の後述するシフト段２５１間の切替回路２３１４、および第１シフト段２３１−１と第１モニタ回路２４の後述するシフト段２４１間の切替回路２３１５は必ずしも設ける必要はない。
【００５０】
図１３は、シフトレジスタのシフト段間に挿入される切替回路２３１１（〜２３１５）の構成例を示す回路図である。なお、図３では、第１シフト段２３１−１と第２シフト段１３１−２間に挿入される切替回路２３１１を例に示しているが、他の切替回路３２１２〜２３１５も同様の構成を有している。
【００５１】
切替回路２３１１は、図１３に示すように、転送ゲートＴＭ２３１−１，ＴＭ２３１−２、およびインバータＩＮＶ２３１を有している。
転送ゲートＴＭＧ２３１−１は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ２３１−１とｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ２３１−１のソース・ドレイン同士を接続して第１端子Ｔ１および第２端子Ｔ２が構成されている。
ＮＭＯＳトランジスタＮＴ２３１−１のゲートが切替信号ＲＧＴの供給ラインに接続され、ＰＭＯＳトランジスタＰＴ２３１−１のゲートが切替信号ＲＧＴをレベル反転させた信号ＲＧＴＸを出力するインバータＩＮＶ２３１の出力端子に接続されている。そして、第１端子Ｔ１が第１シフト段（左側シフト段）２３１−１の出力端子Ｏ１に接続され、第２端子Ｔ２が第２シフト段（右側シフト段）２３１−２の入力端子Ｉ１に接続されている。
【００５２】
転送ゲートＴＭＧ２３１−２は、ＰＭＯＳトランジスタＰＴ２３１−２とＮＭＯＳトランジスタＮＴ２３１−２のソース・ドレイン同士を接続して第１端子Ｔ１および第２端子Ｔ２が構成されている。
ＰＭＯＳトランジスタＰＴ２３１−２のゲートが切替信号ＲＧＴの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ２３１−２のゲートが切替信号ＲＧＴをレベル反転させた信号ＲＧＴＸを出力するインバータＩＮＶ２３１の出力端子に接続されている。そして、第１端子Ｔ１が第１シフト段（左側シフト段）２３１−１の入力端子Ｉ１に接続され、第２端子Ｔ２が第２シフト段（右側シフト段）２３１−２の出力端子Ｏ１に接続されている。
【００５３】
このような構成を有する切替回路２３１１において、たとえば切替信号ＲＧＴがハイレベルで供給されると、インバータＩＮＶ２３１の出力信号ＲＧＴＸがローレベルとなり、転送ゲートＴＭＧ２３１−１のＰＭＯＳトランジスタＰＴ２３１−１およびＮＭＯＳトランジスタＮＴ２３１−１が導通する。
一方、転送ゲートＴＭＧ２３１−２のＰＭＯＳトランジスタＰＴ２３１−２およびＮＭＯＳトランジスタＮＴ２３１−２が非導通状態に保持される。
したがって、第１シフト段２３１−１の出力端子Ｏ１から出力された信号（水平スタートパルスＨＳＴ）が転送ゲートＴＭＧ２３１−１を通して第２シフト段２３１−２の入力端子Ｉ１に伝搬される。すなわち、通常シフト動作が行われる。
【００５４】
これに対して、切替信号ＲＧＴがローレベルで供給されると、インバータＩＮＶ２３１の出力信号ＲＧＴＸがハイレベルとなり、転送ゲートＴＭＧ２３１−１のＰＭＯＳトランジスタＰＴ２３１−１およびＮＭＯＳトランジスタＮＴ２３１−１が非導通状態に保持される。
一方、転送ゲートＴＭＧ２３１−２のＰＭＯＳトランジスタＰＴ２３１−２およびＮＭＯＳトランジスタＮＴ２３１−２が導通する。
したがって、第２シフト段２３１−２の出力端子Ｏ１から出力された信号（水平スタートパルスＨＳＴ）が転送ゲートＴＭＧ２３１−２を通して第１シフト段２３１−１の入力端子Ｉ１に伝搬される。すなわち、逆シフト動作が行われる。
【００５５】
なお、図３の構成では、各切替回路にインバータＩＮＶ２３１を設けるように構成したが、切替信号ＲＧＴの入力段にインバータを設けて、その反転出力信号ＲＧＴＸを切替信号ＲＧＴとともに各切替回路に供給するように構成することも可能である。
【００５６】
クロック抜き取りスイッチ群２３２は、画素部２１の画素列に対応した４個のスイッチ２３２−１〜２３２−４を有し、これらスイッチ２３２−１〜２３２−４の各一端が、クロック生成回路２６による第２のクロックＤＣＫと第２の反転クロックＤＣＫＸを伝送するクロックラインＤＫＬ１，ＤＫＸＬ１に交互に接続されている。
すなわち、画素部２１の画素列の奇数列に対応したスイッチ２３２−１，２３２−３の各一端がクロックラインＤＫＸＬ２１に、画素部２１の画素列の偶数列に対応したスイッチ２３２−２，２３２−４の各一端がクロックラインＤＫＬ２１にそれぞれ接続されている。
クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４には、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４から順次出力されるシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられる。
クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４は、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられると、これらシフトパルスＳＦＴ２３Ｐ１〜ＳＦＴＰ２３４に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取る。
【００５７】
位相調整回路群２３３は、画素部２１の画素列に対応した４個の位相調整回路２３３−１〜２３３−４を有し、各位相調整回路２３３−１〜２３３−４でクロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４でそれぞれ抜き取られたクロックＤＣＫＸ，ＤＣＫの位相調整した後、対応するサンプリングスイッチ群２３４のサンプリングスイッチに供給する。
【００５８】
サンプリングスイッチ群２３４は、画素部２１の画素列に対応した４個のサンプリングスイッチ２３４−１〜２３４−４を有し、これらのサンプリングスイッチ２３４−１〜２３４−４の各一端が映像信号ＶＤＯを入力するビデオラインＶＤＬ２１に接続されている。
各サンプリングスイッチ２３４−１〜２３４−４には、クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４によって抜き取られ、位相調整回路群２３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として与えられる。
サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−１〜２３４−４は、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４が与えられると、これらサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４に応答して順にオン状態となることにより、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯを順次サンプリングし、画素部２１の信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に供給する。
【００５９】
第１モニタ回路２４は、水平スキャナ２３の画素部２１の第４画素列に対応する、すなわち、水平スタートパルスＨＳＴが最初に入力されて第２シフト動作（逆シフト動作）を開始する第４シフト段２３１−４、抜き取りスイッチ２３２−４、位相調整回路２３３−４、およびサンプリングスイッチ２３４−４を含む第４段スキャナ部の図１１中右側に隣接して配置されている。
第１モニタ回路２４は、水平スキャナ２３の各段の出力パルスの遅延量を揃えるために、水平スキャナ２３の各段スキャナ部の構成と同様に構成されている。
【００６０】
具体的には、第１モニタ回路２４は、水平スタートパルスＨＳＴが入力されず、水平スキャナ２３のシフトレジスタ２３１の第４シフト段２３１−４と接続され、通常シフト動作時に、この第４シフト段２３１−４からシフトインされたシフトパルスＳＦＴＰ２３４を受けて、水平クロックＨＣＫ，ＨＣＫＸに同期してシフトパルスＳＦＴＰ２４１を出力するシフト段（Ｓ／Ｒ段）２４１と、クロックＤＣＫＸをシフト段２４１によるシフトパルスＳＦＴＰ２４１で抜き取るスイッチ（第３のスイッチ）２４２と、スイッチ２４２で抜き取られたクロックＤＣＫＸの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ２４１を生成する位相調整回路２４３と、位相調整回路２４３によるサンプルホールドパルスＳＨＰ２４１により第１端子Ｔ１と第２端子Ｔ２間の導通制御されるサンプリングスイッチ（第４のスイッチ）２４４を有している。
【００６１】
第１モニタ回路２４のサンプリングスイッチ２４４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース・ドレイン同士を接続したアナログスイッチからなり、第１端子Ｔ１が接地され、他端がモニタラインＭＮＴＬ２１の一端に接続されている。モニタラインＭＮＴＬ２１は、アルミニウム（Ａｌ）等の低抵抗の配線にて生成されている。
モニタラインＭＮＴＬ２１は、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされており、他端側がバッファＢＦ２１を介してフィードバック制御回路２７の入力端子に接続されている。
【００６２】
第２モニタ回路２５は、水平スキャナ２３の画素部２１の第１画素列（初段画素列）に対応する、すなわち、水平スタートパルスＨＳＴが最初に入力されて第１シフト動作（通常シフト動作）を開始する第１シフト段２３１−１、抜き取りスイッチ２３２−１、位相調整回路２３３−１、およびサンプリングスイッチ２３４−１を含む第４段スキャナ部の図１１中左側に隣接して配置されている。
第２モニタ回路２５は、水平スキャナ２３の各段の出力パルスの遅延量を揃えるために、水平スキャナ２３の各段スキャナ部の構成と同様に構成されている。
【００６３】
具体的には、第２モニタ回路２５は、水平スタートパルスＨＳＴが入力されず、水平スキャナ２３のシフトレジスタ２３１の第１シフト段２３１−１と接続され、逆シフト動作時に、この第１シフト段２３１−１からシフトインされたシフトパルスＳＦＴＰ２３１を受けて、水平クロックＨＣＫ，ＨＣＫＸに同期してＯシフトパルスＳＦＴＰ２５１を出力するシフト段（Ｓ／Ｒ段）２５１と、クロックＤＣＫをシフト段２５１によるシフトパルスＳＦＴＰ２５１で抜き取るスイッチ（第５のスイッチ）２５２と、スイッチ２５２で抜き取られたクロックＤＣＫの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ２５１を生成する位相調整回路２５３と、位相調整回路２４３によるサンプルホールドパルスＳＨＰ２５１により第１端子Ｔ１と第２端子Ｔ２間の導通制御されるサンプリングスイッチ（第６のスイッチ）２５４を有している。
【００６４】
第２モニタ回路２５のサンプリングスイッチ２５４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース・ドレイン同士を接続したアナログスイッチからなり、第１端子Ｔ１が接地され、他端が第１モニタ回路２４と共通のモニタラインＭＮＴＬ２１の一端に接続されている。
【００６５】
以上のように、本実施形態においては、第１モニタ回路２４と第２モニタ回路２５では、抜き取りスイッチ２４２、２５２で抜き取るクロックを各々異なるクロックにしている。ここでは、第１モニタ回路２４ではクロックＤＣＫＸを抜き取り、第２モニタ回路２５ではクロックＤＣＫを抜き取っている。
【００６６】
また、第１モニタ回路２４と第２モニタ回路２５には、水平スタートパルスＨＳＴを入力しないため、スキャン端のモニタ回路からのみ、外部出力パルスが得られる。
つまり、通常スキャン動作（左から右方向へのスキャン）では右端の第１モニタ回路２４から出力パルスが得られ、逆スキャン動作（右から左方向へのスキャン）では左端の第２モニタ回路２５から、出力パルスが得られる。
【００６７】
クロック生成回路２６は、フィードバック制御回路２７で生成された水平クロック（第１のクロック）ＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相の第２のクロックＤＣＫ，ＤＣＫＸを生成し、クロックラインＤＫＬ１，ＤＫＸＬ１を通して第１モニタ回路２４、水平スキャナ２３、および第２モニタ回路２５に供給する。ここで、デューティ比とは、パルス波形において、パルス幅ｔとパルス繰り返し周期Ｔとの比である。
たとえば、図３（Ａ）〜（Ｄ）に示すように、水平クロックＨＣＫ，ＨＣＫＸのデューティ比（ｔ１／Ｔ１）が５０％であり、これよりもクロックＤＣＫ，ＤＣＫＸのデューティ比（ｔ２／Ｔ２）が小さく、即ちクロックＤＣＫ，ＤＣＫＸのパルス幅ｔ２が水平クロックＨＣＫ，ＨＣＫＸのパルス幅ｔ１よりも狭く設定さる。
【００６８】
フィードバック制御回路２７は、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸを生成し、垂直スタートパルスＶＳＴ、および垂直クロックＶＣＫ，ＶＣＫＸを垂直スキャナ２２に供給し、水平クロックＨＣＫ，ＨＣＫＸを水平スキャナ２３、第１モニタ回路２４、第２モニタ回路２５、およびクロック生成回路２６に供給する。
また、フィードバック制御回路２７は、水平スタートパルスＨＳＴを生成し、水平スキャナ２３のシフトレジスタ２３１の第１シフト段２３１−１および第２シフト段２３１−２のみに供給し、第１モニタ回路２４のシフト段２４１、および第２モニタ回路２５のシフト段２５１には供給しない。
さらに、フィードバック制御回路２７は、通常スキャン動作時の第１モニタ回路２４のサンプリングスイッチ２４４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化、または、逆スキャン動作時の第２モニタ回路２５のサンプリングスイッチ２５４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化をモニタし、位相の変化分をパネル入力の水平クロックＨＣＫ，反転水平クロックＨＣＫＸのへとフィードバックし、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生を防止する制御を行う。
【００６９】
次に、上記構成による通常スキャン動作および逆スキャン動作について、図１４（Ａ）〜（Ｍ）および図１５（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００７０】
まず、通常スキャン動作を図１４（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００７１】
この場合、スキャン方向切替信号ＲＧＴがハイレベルに設定されて水平スキャナ２３のシフトレジスタ２３１に供給される。これにより、シフト段間に挿入された切替回路２３１１〜２３１４が左から右に信号を伝搬する経路が形成される。すなわち、第１シフト段２３１−１から第２シフト段２３１−２、第２シフト段２３１−２から第３シフト段２３１−３、第３シフト段２３１−３から第４シフト段２３１−４、さらに第１モニタ回路２４のシフト段２４１に、水平スタートパルスＨＳＴが順にシフトされる信号伝搬経路が形成される。
【００７２】
この状態において、フィードバック制御回路２７において、図１４（Ａ）に示すような、水平スタートパルスＨＳＴが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１に供給される。この水平スタートパルスＨＳＴは第１モニタ回路２４のシフト段２４１には供給されない。
また、フィードバック制御回路２７においては、図１４（Ｂ），（Ｃ）に示すように、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１〜第４シフト段２３１−４、第１モニタ回路２４のシフト段２４１、並びにクロック生成回路２６に供給される。
クロック生成回路２６においては、図１４（Ｄ），（Ｅ）に示すように、フィードバック制御回路２７で生成された水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相のクロックＤＣＫ，ＤＣＫＸが生成され、クロックラインＤＫＬ１，ＤＫＸＬ１を通して第１モニタ回路２４、水平スキャナ２３、（および第２モニタ回路２５）に供給される。
【００７３】
フィードバック制御回路２７においては、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴが生成され、垂直スキャナ２２に供給される。
【００７４】
そして、水平スキャナ２３のシフトレジスタ２３１において、外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが供給された第１シフト段２３１−１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｆ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１が抜き取りスイッチ２３２−１に出力される。また、第１シフト段２３１−１から第２シフト段２３１−２にシフトパルスＳＦＴＰ２３１がシフトインされる。
第１シフト段２３１−１に対応した抜き取りスイッチ２３２−１では、シフトパルスＳＦＴＰ２３１に応答してオン状態となり、図１４（Ｅ），（Ｊ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−１で位相調整された後、サンプルホールドパルスＳＨＰ２３１としてサンプリングスイッチ２３４−１に供給される。
これにより、サンプリングスイッチ２３４−１は、サンプルホールドパルスＳＨＰ２３１に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２１に供給される。
【００７５】
次に、第１シフト段２３１−１からシフトパルスＳＦＴＰ２３１がシフトインされた第２シフト段２３１−２では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｇ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３２が抜き取りスイッチ２３２−２に出力される。また、第２シフト段２３１−２から第３シフト段２３１−３にシフトパルスＳＦＴＰ２３２がシフトインされる。
第２シフト段２３１−２に対応した抜き取りスイッチ２３２−２では、シフトパルスＳＦＴＰ２３２に応答してオン状態となり、図１４（Ｄ），（Ｋ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−２で位相調整された後、サンプルホールドパルスＳＨＰ２３２としてサンプリングスイッチ２３４−２に供給される。
これにより、サンプリングスイッチ２３４−２は、サンプルホールドパルスＳＨＰ２３２に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２２に供給される。
【００７６】
次に、第２シフト段２３１−２からシフトパルスＳＦＴＰ２３２がシフトインされた第３シフト段２３１−３では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３３が抜き取りスイッチ２３２−３に出力される。また、第３シフト段２３１−３から第４シフト段２３１−４にシフトパルスＳＦＴＰ２３３がシフトインされる。
第３シフト段２３１−３に対応した抜き取りスイッチ２３２−３では、シフトパルスＳＦＴＰ２３３に応答してオン状態となり、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−３で位相調整された後、サンプルホールドパルスＳＨＰ２３３としてサンプリングスイッチ２３４−３に供給される。
これにより、サンプリングスイッチ２３４−３は、サンプルホールドパルスＳＨＰ２３３に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２３に供給される。
【００７７】
次に、第３シフト段２３１−３からシフトパルスＳＦＴＰ２３３がシフトインされた第４シフト段２３１−４では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３４が抜き取りスイッチ２３２−４に出力される。また、第４シフト段２３１−４から第１モニタ回路２４のシフト段２４１にシフトパルスＳＦＴＰ２３４がシフトインされる。
第４シフト段２３１−４に対応した抜き取りスイッチ２３２−４では、シフトパルスＳＦＴＰ２３４に応答してオン状態となり、図１４（Ｄ），（Ｌ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−４で位相調整された後、サンプルホールドパルスＳＨＰ２３４としてサンプリングスイッチ２３４−４に供給される。
これにより、サンプリングスイッチ２３４−４は、サンプルホールドパルスＳＨＰ２３４に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２４に供給される。
【００７８】
次に、第４シフト段２３１−４からシフトパルスＳＦＴＰ２３４がシフトインされた第１モニタ回路２４のシフト段２４１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｉ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２４１が抜き取りスイッチ２４２に出力される。
シフト段２４１に対応した抜き取りスイッチ２４２では、シフトパルスＳＦＴＰ２４１に応答してオン状態となり、図１４（Ｅ），（Ｍ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２４３で位相調整された後、サンプルホールドパルスＳＨＰ２４１としてサンプリングスイッチ２４４に供給される。
これにより、サンプリングスイッチ２４４は、サンプルホールドパルスＳＨＰ２４１に応答してオン状態となり、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされていたモニタラインＭＮＴＬ２１が接地レベルに引き込まれ、そのレベル変化情報がバッファＢＦ２１を介してフィードバック制御回路２７の入力される。
【００７９】
フィードバック制御回路２７では、通常スキャン動作時の第１モニタ回路２４のサンプリングスイッチ２４４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化がモニタされる。
フィードバック制御回路２７では、モニタした位相の変化分がパネル入力のクロックＨＣＫ，ＨＣＫＸ等へとフィードバックされて適切なタイミングが設定される。これにより、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生が防止される。
【００８０】
以上のように、通常スキャン動作時には、水平スキャナ２３において、クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４で、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられると、これらシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、位相調整回路群２３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として与えられる。
そして、サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−１〜２３４−４では、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４が与えられると、これらサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４に応答して順にオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯが順次サンプリングされ、画素部２１の信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に供給される。
そして、最終段に位置する第１モニタ回路２４で連続する動作として第４シフト段と異なるクロックＤＣＫＸが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２４１としてサンプリングスイッチ２４４に供給されて、サンプリングスイッチ２４４がオン状態となる。
すなわち、水平スキャナ２３の第４シフト段のサンプルホールドパルスＳＨＰ２３４と第１モニタ回路２４のサンプルホールドパルスＳＨＰ２４１が他のサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３３間の関係と略同一タイミングで生成され、問題なく画像表示が行われる。
【００８１】
次に、逆スキャン動作を図１５（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００８２】
この場合、スキャン方向切替信号ＲＧＴがローレベルに設定されて水平スキャナ２３のシフトレジスタ２３１に供給される。これにより、シフト段間に挿入された切替回路２３１１〜２３１３，２３１５が左から右に信号を伝搬する経路が形成される。すなわち、第４シフト段２３１−４から第３シフト段２３１−３、第３シフト段２３１−３から第２シフト段２３１−２、第２シフト段２３１−２から第１シフト段２３１−１、さらに第２モニタ回路２５のシフト段２５１に、水平スタートパルスＨＳＴが順にシフトされる信号伝搬経路が形成される。
【００８３】
この状態において、フィードバック制御回路２７において、図１５（Ａ）に示すような、水平スタートパルスＨＳＴが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第４シフト段２３１−４に供給される。この水平スタートパルスＨＳＴは第２モニタ回路２５のシフト段２５１には供給されない。
また、フィードバック制御回路２７においては、図１５（Ｂ），（Ｃ）に示すように、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１〜第４シフト段２３１−４、第２モニタ回路２５のシフト段２５１、並びにクロック生成回路２６に供給される。
クロック生成回路２６においては、図１５（Ｄ），（Ｅ）に示すように、フィードバック制御回路２７で生成された水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相のクロックＤＣＫ，ＤＣＫＸが生成され、クロックラインＤＫＬ１，ＤＫＸＬ１を通して（第１モニタ回路２４）、水平スキャナ２３、および第２モニタ回路２５に供給される。
【００８４】
フィードバック制御回路２７においては、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴが生成され、垂直スキャナ２２に供給される。
【００８５】
そして、水平スキャナ２３のシフトレジスタ２３１において、外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが供給された第４シフト段２３１−４では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｆ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３４が抜き取りスイッチ２３２−４に出力される。また、第４シフト段２３１−４から第３シフト段２３１−３にシフトパルスＳＦＴＰ２３４がシフトインされる。
第４シフト段２３１−４に対応した抜き取りスイッチ２３２−４では、シフトパルスＳＦＴＰ２３４に応答してオン状態となり、図１５（Ｄ），（Ｊ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−４で位相調整された後、サンプルホールドパルスＳＨＰ２３４としてサンプリングスイッチ２３４−４に供給される。
これにより、サンプリングスイッチ２３４−４は、サンプルホールドパルスＳＨＰ２３４に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２４に供給される。
【００８６】
次に、第４シフト段２３１−４からシフトパルスＳＦＴＰ２３４がシフトインされた第３シフト段２３１−３では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３３が抜き取りスイッチ２３２−３に出力される。また、第４シフト段２３１−３から第２シフト段２３１−２にシフトパルスＳＦＴＰ２３３がシフトインされる。
第３シフト段２３１−３に対応した抜き取りスイッチ２３２−３では、シフトパルスＳＦＴＰ２３３に応答してオン状態となり、図１５（Ｅ），（Ｋ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−３で位相調整された後、サンプルホールドパルスＳＨＰ２３３としてサンプリングスイッチ２３４−３に供給される。
これにより、サンプリングスイッチ２３４−３は、サンプルホールドパルスＳＨＰ２３３に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２３に供給される。
【００８７】
次に、第３シフト段２３１−３からシフトパルスＳＦＴＰ２３３がシフトインされた第２シフト段２３１−２では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３２が抜き取りスイッチ２３２−２に出力される。また、第２シフト段２３１−２から第１シフト段２３１−１にシフトパルスＳＦＴＰ２３２がシフトインされる。
第２シフト段２３１−２に対応した抜き取りスイッチ２３２−２では、シフトパルスＳＦＴＰ２３２に応答してオン状態となり、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−２で位相調整された後、サンプルホールドパルスＳＨＰ２３２としてサンプリングスイッチ２３４−２に供給される。
これにより、サンプリングスイッチ２３４−２は、サンプルホールドパルスＳＨＰ２３２に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２２に供給される。
【００８８】
次に、第２シフト段２３１−２からシフトパルスＳＦＴＰ２３２がシフトインされた第１シフト段２３１−１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１が抜き取りスイッチ２３２−１に出力される。また、第１シフト段２３１−１から第２モニタ回路２５のシフト段２５１にシフトパルスＳＦＴＰ２３１がシフトインされる。
第１シフト段２３１−１に対応した抜き取りスイッチ２３２−１では、シフトパルスＳＦＴＰ２３１に応答してオン状態となり、図１４（Ｅ），（Ｌ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−１で位相調整された後、サンプルホールドパルスＳＨＰ２３１としてサンプリングスイッチ２３４−１に供給される。
これにより、サンプリングスイッチ２３４−１は、サンプルホールドパルスＳＨＰ２３１に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２１に供給される。
【００８９】
次に、第１シフト段２３１−１からシフトパルスＳＦＴＰ２３１がシフトインされた第２モニタ回路２５のシフト段２５１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｉ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２５１が抜き取りスイッチ２５２に出力される。
シフト段２５１に対応した抜き取りスイッチ２５２では、シフトパルスＳＦＴＰ２５１に応答してオン状態となり、図１５（Ｄ），（Ｍ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２５１としてサンプリングスイッチ２５４に供給される。
これにより、サンプリングスイッチ２５４では、サンプルホールドパルスＳＨＰ２５１に応答してオン状態となり、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされていたモニタラインＭＮＴＬ２１が接地レベルに引き込まれ、そのレベル変化情報がバッファＢＦ２１を介してフィードバック制御回路２７の入力される。
【００９０】
フィードバック制御回路２７では、逆スキャン動作時の第２モニタ回路２５のサンプリングスイッチ２５４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化がモニタされる。
フィードバック制御回路２７では、モニタした位相の変化分がパネル入力のクロックＨＣＫ，ＨＣＫＸ等へとフィードバックされて適切なタイミングが設定される。これにより、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生が防止される。
【００９１】
以上のように、通常スキャン動作時には、水平スキャナ２３において、クロック抜き取りスイッチ群２３２の各スイッチ２３２−４〜２３２−１で、シフトレジスタ２３１の各シフト段２３１−４〜２３１−１からシフトパルスＳＦＴＰ２３４〜ＳＦＴＰ２３１が与えられると、これらシフトパルスＳＦＴＰ２３４〜ＳＦＴＰ２３１に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫ，ＤＣＫＸを交互に抜き取り、位相調整回路群２３３で位相調整されたクロックＤＣＫ，ＤＣＫＸがサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１として与えられる。
そして、サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−４〜２３４−１では、サンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１が与えられると、これらサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１に応答して順にオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯが順次サンプリングされ、画素部２１の信号ラインＳＧＮＬ２４〜ＳＧＮＬ２１に供給される。
そして、最終段に位置する第２モニタ回路２５で連続する動作として第１シフト段と異なるクロックＤＣＫが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２５１としてサンプリングスイッチ２４４に供給されて、サンプリングスイッチ２５４がオン状態となる。
すなわち、水平スキャナ２３の第１シフト段のサンプルホールドパルスＳＨＰ２３１と第２モニタ回路２５のサンプルホールドパルスＳＨＰ２５１が他のサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３２間の関係と略同一タイミングで生成され、問題なく画像表示が行われる。
すなわち、スキャン動作の左右反転時にクロックの位相が変化しても、出力の位相のそろったパルスを得ることができる。
【００９２】
以上説明したように、本第１の実施形態によれば、水平スキャナ２３の両側部に第１モニタ回路２４と第２モニタ回路２５とを近接配置し、第１スキャン動作（通常スキャン動作）時には、水平スタートパルスＨＳＴを水平スキャナの初段のシフト段２３１−１に供給して、初段から最終段に向かうスキャン動作を行って、水平スキャナの最終シフト段２３１−４による信号をシフトインすると、第１モニタ回路２４において水平クロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸに同期してシフトパルスＳＦＴＰ２４１を出力し、スイッチ２４２でシフトパルスに応答してクロック信号ＤＣＫおよび反転クロック信号ＤＣＫＸのうち、最終シフト段２３１−４が抜き取った信号ＤＣＫと異なる信号ＤＣＫＸを抜き取り、サンプルホールドパルスＳＨＰ２４１として出力し、サンプリングスイッチ２４４でサンプルホールドパルスに応答してプルアップされているモニタラインＭＮＴＬ２１の電位を接地電位に設定し、第２スキャン動作（逆スキャン動作）時には、水平スタートパルスＨＳＴを水平スキャナの初段のシフト段２３１−１に供給して、最終段から初段に向かうスキャン動作を行って、水平スキャナの初段シフト段２３１−１による信号をシフトインすると、第２モニタ回路２５において水平クロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸに同期してシフトパルスＳＦＴＰ２５１を出力し、スイッチ２５２でシフトパルスに応答してクロック信号ＤＣＫおよび反転クロック信号ＤＣＫＸのうち、初段シフト段２３１−１が抜き取った信号ＤＣＫＸと異なる信号ＤＣＫを抜き取り、サンプルホールドパルスＳＨＰ２５１として出力し、サンプリングスイッチ２５４でサンプルホールドパルスに応答してプルアップされているモニタラインＭＮＴＬ２１の電位を接地電位に設定することから、以下の効果を得ることができる。
すなわち、スキャン方向反転においてクロックの位相が反転する水平スキャナ（シフト段の個数が偶数）においても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができ、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる。
【００９３】
また、水平スキャナ２３では、シフトレジスタ２３１から順次出力されるシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４をサンプルホールドパルスとして用いるのではなく、シフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４に同期して、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、これらクロックＤＣＫＸ，ＤＣＫを位相調整回路を介してサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として用いるようにしている。これにより、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４のばらつきを抑えることができる。その結果、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４のばらつきに起因するゴーストを除去できる。
【００９４】
しかも、水平スキャナ２３においては、シフトレジスタ２３１のシフト動作の基準となる水平クロックＨＣＫＸ，ＨＣＫを抜き取ってサンプルホールドパルスとして用いるのではなく、水平クロックＨＣＫＸ，ＨＣＫに対して同じ周期でかつデューティ比の小さいクロックＤＣＫＸ，ＤＣＫを別途生成し、これらクロックＤＣＫＸ，ＤＣＫを抜き取ってサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として用いるようにしているので、水平駆動の際に、サンプリングパルス相互間での完全ノンオーバーラップサンプリングを実現できることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができる。
【００９５】
なお、本実施形態では、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、ディジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するディジタルインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
また、本実施形態においては、各画素の表示エレメント（電気光学素子）として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス（ＥＬ：ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型ＥＬ表示装置など、水平駆動回路にクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置全般に適用可能である。
【００９６】
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
【００９７】
第２実施形態
図１６は、本発明の第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【００９８】
本第２の実施形態が上述した第１の実施形態と異なる点は、第１モニタ回路２４および第２モニタ回路２５の出力パルスをフィードバック制御回路２７に伝達するモニタラインを共通化せずに、個別の第１モニタラインＭＮＴＬ２１と第２モニタラインＭＮＴＬ２２を配線したことにある。
【００９９】
この場合、第１モニタ回路２４の出力が第１モニタラインＭＮＴＬ２１に接続され、第２モニタ回路２５の出力が第２モニタラインＭＮＴＬ２２に接続されている。
そして、第１モニタラインＭＮＴＬ２１はプルアップ抵抗Ｒ２１によりプルアップされており、他端側がバッファＢＦ２１を介してフィードバック制御回路２７の第１入力端子に接続されている。
同様に、第２モニタラインＭＮＴＬ２２はプルアップ抵抗Ｒ２２によりプルアップされており、他端側がバッファＢＦ２２を介してフィードバック制御回路２７の第２入力端子に接続されている。
【０１００】
本第２の実施形態によれば、上述した第１の実施形態の効果に加えて、第１モニタラインＭＮＴＬ２１と第２モニタラインＭＮＴＬ２２とを略同一長に配線として形成することが可能で、伝搬遅延差等によるモニタ誤差等を防止でき、より高精度なモニタリングを実現できる利点がある。
【０１０１】
第３実施形態
本第３の実施形態では、図１１または図１６の点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置（液晶プロジェクタ）の構成例について説明する。
【０１０２】
以上の第１および第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、投写型液晶表示装置（液晶プロジェクタ）の表示パネル、即ちＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）パネルとして用いることが可能である。
【０１０３】
図１７は、本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【０１０４】
本例に係る投写型液晶表示装置４０は、映像信号源（ＶＳＲＣ）４１、システムボード（ＳＹＳＢＲＤ）４２およびＬＣＤパネル（ＰＮＬ）４３を有する。
このシステム構成において、システムボード４２では、映像信号源４１から出力される映像信号に対して先述したサンプルホールドポジションの調整などの信号処理が行われる。システムボード４２には、図１１のタイミングジェネレータを含むフィードバック制御回路２７も搭載される。
そして、ＬＣＤパネル４３として、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置が用いられる。また、カラーの場合には、ＬＣＤパネル４３がＲ（赤），Ｇ（緑），Ｂ（青）にそれぞれ対応して設けられる。
【０１０５】
図１８は、投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
図１８の投写型カラー液晶表示装置の光学系４００において、光源４０１から発せられる白色光は、第１のビームスプリッタ４０２で特定の色成分、たとえば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ４０２を透過したＢの光成分は、ミラー４０３で光路が変更され、レンズ４０４を通してＢのＬＣＤパネル４０５Ｂに照射される。
第１のビームスプリッタ４０２で反射された光成分については、第２のビームスプリッタ４０６でたとえばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ４０６で反射されたＧの光成分は、レンズ４０７を通してＧのＬＣＤパネル４０５Ｇに照射される。
第２のビームスプリッタ４０６を透過したＲの光成分は、ミラー４０８，４０９で光路が変更され、レンズ４１０を通してＲのＬＣＤパネル４０５Ｒに照射される。
ＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂは各々、複数の画素がマトリクス状に配置されてなる第１の基板と、この第１の基板に対して所定の間隔をもって対向配置された第２の基板と、これら基板間に保持された液晶層と、各色に対応したフィルタ層とを有する。
これらＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム４１１で光合成される。そして、このクロスプリズム４１１から出射される合成光は、投射プリズム４１２によってスクリーン４１３に投射される。
【０１０６】
上記構成の投写型液晶表示装置において、ＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂとして、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を用い、たとえばＬＣＤパネル４０５Ｒ，４０５Ｂが第１スキャン動作（通常スキャン動作）を、ＬＣＤパネル４０５Ｇが第２スキャン動作（逆スキャン動作）を行うようにスキャン方向切替信号ＲＧＴがハイレベルでＬＣＤパネル４０５Ｒ，４０５Ｂに供給され、ローレベルでＬＣＤパネル４０５Ｇに供給される。
これにより、スキャン動作の左右反転時にクロックの位相が変化しても、いずれのＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂの第１モニタ回路２４または第２モニタ回路２５から出力の位相のそろったパルスを得ることができる。
すなわち、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができ、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる。
また、本実施形態に係る液晶表示装置では水平駆動系において完全ノンオーバーラップサンプリングを実現していることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができるとともに、ゴーストマージンを上げることができるため、より高画質の画像表示を実現できる。
【０１０７】
なお、投写型液晶表示装置にはリアタイプとフロントタイプとがあり、一般的に、リアタイプの投写型液晶表示装置は動画用のプロジェクションＴＶとして、フロントタイプの投写型液晶表示装置はデータプロジェクタとして用いられているが、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置はいずれのタイプにも適用可能である。また、ここでは、カラーの投写型液晶表示装置に適用した場合を例に採って説明したが、モノクロの投写型液晶表示装置にも同様に適用可能である。
【０１０８】
【発明の効果】
以上説明したように、本発明によれば、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができる。したがって、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる利点がある。
【図面の簡単な説明】
【図１】一般的な点順次駆動方式を採用したアクティブマトリクス型液晶表示装置の構成を示す回路図である。
【図２】アクティブマトリクス型液晶表示装置の表示パネルの構成例を示すブロック図である。
【図３】水平クロックＨＣＫ，ＨＣＫＸとクロックＤＣＫ，ＤＣＫＸとのタイミング関係を示すタイミングチャートである。
【図４】図１の水平スキャナを中心とした動作を説明するための図である。
【図５】図１の水平スキャナを中心とした動作を説明するための波形図である。
【図６】図１の水平スキャナの課題を説明するための図である。
【図７】モニタ回路を設けた従来の液晶表示装置の構成例を示すブロック図である。
【図８】図７のモニタ回路と周辺の水平スキャナの一部の具体的な構成例を示す回路図である。
【図９】図８の回路の通常方向（図８中の左から右方向）にスキャンする場合の動作を説明するためのタイミングチャートである。
【図１０】図８の回路の逆方向（図８中の右から左方向）にスキャンする場合の動作、および課題を説明するためのタイミングチャートである。
【図１１】本発明の第１の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図１２】図１１のアクティブマトリクス型液晶表示装置の表示パネルの構成例を示すブロック図である。
【図１３】シフトレジスタのシフト段間に挿入される切替回路の構成例を示す回路図である。
【図１４】図１１の回路の通常スキャン動作を説明するためのタイミングチャートである。
【図１５】図１１の回路の逆スキャン動作を説明するためのタイミングチャートである。
【図１６】本発明の第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図１７】本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【図１８】本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
【符号の説明】
２０，２０Ａ…液晶表示装置、２１…有効画素部（ＰＸＬＰ）、２２…垂直スキャナ（ＶＳＣＮ）、２３…水平スキャナ（ＨＳＣＮ）、２４…第１モニタ回路（ＭＮＴ１）、２５…第２モニタ回路（ＭＮＴ２）、２６…クロック生成回路（ＧＥＮ）、２７…フィードバック制御回路（ＦＤＢＣＩＣ）、２８…プリチャージ回路（ＰＲＣＧ）、３０…表示パネル、４０…投写型液晶表示装置、４１…映像信号源（ＶＳＲＣ）、４２…システムボード（ＳＹＳＢＲＤ）、４３…ＬＣＤパネル（ＰＮＬ）４３、４００…光学系、４０１…光源、４０２…第１のビームスプリッタ、４０３，４０８，４０９…ミラー、４０４，４０７，４１０…レンズ、４０５Ｒ，４０５Ｇ，４０５Ｂ…ＬＣＤＦパネル、４０６…第２のビームスプリッタ、４１１…クロスプリズム、４１２…投射プリズム、４１３…スクリーン。
【発明の属する技術分野】
本発明は、表示装置およびその駆動方法に係り、特に水平駆動回路（水平スキャナ）にいわゆるクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置および投射型表示装置に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）に用いたアクティブマトリクス型液晶表示装置において、水平駆動回路（水平スキャナ部）に、点順次駆動方式が採用されている。
【０００３】
図１は、一般的な点順次駆動方式を採用したアクティブマトリクス型液晶表示装置の構成を示す回路図である（たとえば、特許文献１参照）。
【０００４】
この液晶表示装置（ＬＣＤパネル）１０は、図１に示すように、有効画素部（ＰＸＬＰ）１１、垂直スキャナ（ＶＳＣＮ）１２、水平スキャナ（ＨＳＣＮ）１３、第１のクロック生成回路（ＧＥＮ１：タイミングジェネレータ）１４、および第２のクロック生成回路（ＧＥＮ２）１５を主構成要素として有している。
なお、図２に示すように、垂直スキャナに関しては、画素部１１の一側部のみでなく、両側部に配置されることもあり、また、信号線のプリチャージ回路（ＰＲＣＧ）１６が設けられる。
【０００５】
画素部１１は、複数の画素ＰＸＬがｎ行ｍ列のマトリクス状に配列されている。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。
マトリクス状に配置された画素ＰＸＬの各々は、画素トランジスタである薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）１１と、このＴＦＴ１１のドレイン電極に画素電極が接続された液晶セルＬＣと、ＴＦＴ１１のドレイン電極に一方の電極が接続された保持容量Ｃｓ とから構成されている。
これら画素ＰＸＬの各々に対して、信号ラインＳＧＮＬ１〜ＳＧＮＬ４が各列ごとにその画素配列方向に沿って配線され、ゲートラインＧＴＬ１〜ＧＴＬ４が各行ごとにその画素配列方向に沿って配線されている。
画素ＰＸＬの各々において、ＴＦＴ１１のソース電極（または、ドレイン電極）が、対応する信号ラインＳＧＮＬ１〜ＳＧＮＬ４に各々接続されている。ＴＦＴ１１のゲート電極が、ゲートラインＧＴＬ１〜ＧＴＬ４にそれぞれ接続されている。液晶セルＬＣの対向電極および保持容量Ｃｓ の他方の電極は、各画素間で共通にＣｓ ラインＣｓＬ１に接続されている。このＣｓ ラインＣｓ Ｌ１には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
この画素部１１において、ゲートラインＧＴＬ１〜ＧＴＬ４の各一端は、画素部１１のたとえば図中、左側に配置された垂直スキャナ１２の各行の出力端に接続されている。
【０００６】
垂直スキャナ１２は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートラインＧＴＬ１〜ＧＴＬ４に接続された各画素ＰＸＬを行単位で順次選択する処理を行う。
すなわち、垂直スキャナ１２からゲートラインＧＴＬ１に対して走査パルスＳＰ１が与えられたときには１行目の各列の画素が選択され、ゲートラインＧＴＬ２に対して走査パルスＳＰ２が与えられたときには２行目の各列の画素が選択される。以下同様にして、ゲートラインＧＴＬ３，ＧＴＬ４に対して走査パルスＳＰ３，ＳＰ４が順に与えられる。
【０００７】
画素部１１のたとえば図中の上側には、水平スキャナ１３が配置されている。
水平スキャナ１３は、入力される映像信号ＶＤＯを１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直スキャナ１２によって行単位で選択される各画素ＰＸＬに対して書き込む処理を行う。
水平スキャナ１３は、図１に示すように、クロックドライブ方式を採用しており、シフトレジスタ１３１、クロック抜き取りスイッチ群１３２、位相調整回路（ＰＡＣ；Ｐｈａｓｅ Ａｄｊｕｓｔ Ｃｉｒｓｕｉｔ）群１３３、およびサンプリングスイッチ群１３４を有している。
【０００８】
シフトレジスタ１３１は、画素部１１の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）１３１−１〜１３１−４を有し、第１のクロック生成回路１４により水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が順次出力される。
【０００９】
クロック抜き取りスイッチ群１３２は、画素部１１の画素列に対応した４個のスイッチ１３２−１〜１３２−４を有し、これらスイッチ１３２−１〜１３２−４の各一端が、第１のクロック生成回路１５によるクロックＤＣＫＸ，ＤＣＫを伝送するクロックラインＤＫＬ１，ＤＫＸＬ１に交互に接続されている。
すなわち、スイッチ１３２−１，１３２−３の各一端がクロックラインＤＫＸＬ１に、スイッチ１３２−２，１３２−４の各一端がクロックラインＤＫＬ１にそれぞれ接続されている。
クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４には、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４から順次出力されるシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が与えられる。クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４は、シフトレジスタ１３１の各シフト段１３１−１〜１３１−４からシフトパルスＳＦＴＰ１〜ＳＦＴＰ４が与えられると、これらシフトパルスＳＦＴＰ１〜ＳＦＴＰ４に応答して順にオン状態となることにより、互いに逆相の第２のクロックＤＣＫＸ，ＤＣＫを交互に抜き取る。
【００１０】
位相調整回路群１３３は、画素部１１の画素列に対応した４個の位相調整回路１３３−１〜１３３−４を有し、各位相調整回路１３３−１〜１３３−４でクロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４でそれぞれ抜き取られた第２のクロックＤＣＫＸ，ＤＣＫの位相調整した後、対応するサンプリングスイッチ群１３４のサンプリングスイッチに供給する。
【００１１】
サンプリングスイッチ群１３４は、画素部１１の画素列に対応した４個のサンプリングスイッチ１３４−１〜１３４−４を有し、これらのサンプリングスイッチ１３４−１〜１３４−４の各一端が映像信号ＶＤＯを入力するビデオラインＶＤＬ１に接続されている。各サンプリングスイッチ１３４−１〜１３４−４には、クロック抜き取りスイッチ群１３２の各スイッチ１３２−１〜１３２−４によって抜き取られ、位相調整回路群１３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ１〜ＳＨＰ４として与えられる。
サンプリングスイッチ群１３４の各サンプリングスイッチ１３４−１〜１３４−４は、サンプルホールドパルスＳＨＰ１〜ＳＨＰ４が与えられると、これらサンプルホールドパルスＳＨＰ１〜ＳＨＰ４に応答して順にオン状態となることにより、ビデオラインＶＤＬ１を通して入力される映像信号ＶＤＯを順次サンプリングし、画素部１１の信号ラインＳＧＮＬ１〜ＳＧＮＬ４に供給する。
【００１２】
また、第１のクロック生成回路１８は、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸを生成し、垂直スタートパルスＶＳＴ、および垂直クロックＶＣＫ，ＶＣＫＸを垂直スキャナ１２に供給し、水平クロックＨＣＫ，ＨＣＫＸを水平スキャナ１３および第２のクロック生成回路１５に供給する。
【００１３】
第２のクロック生成回路１５は、第１のクロック生成回路１４で生成された水平クロック（第１のクロック）ＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相の第２のクロックＤＣＫ，ＤＣＫＸを生成し、水平スキャナ１３に供給する。ここで、デューティ比とは、パルス波形において、パルス幅ｔとパルス繰り返し周期Ｔとの比である。
たとえば、図３（Ａ）〜（Ｄ）に示すように、水平クロックＨＣＫ，ＨＣＫＸのデューティ比（ｔ１／Ｔ１）が５０％であり、これよりもクロックＤＣＫ，ＤＣＫＸのデューティ比（ｔ２／Ｔ２）が小さく、即ちクロックＤＣＫ，ＤＣＫＸのパルス幅ｔ２が水平クロックＨＣＫ，ＨＣＫＸのパルス幅ｔ１よりも狭く設定さる。
【００１４】
上述した水平スキャナ１３では、シフトレジスタ１３１から順次出力されるシフトパルスＳＦＴＰ１〜ＳＦＴＰ４をサンプルホールドパルスとして用いるのではなく、シフトパルスＳＦＴＰ１〜ＳＦＴＰ４に同期して、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、これらクロックＤＣＫＸ，ＤＣＫを位相調整回路を介してサンプルホールドパルスＳＨＰ１〜ＳＨＰとして用いるようにしている。これにより、サンプルホールドパルスＳＨＰ１〜ＳＨＰのばらつきを抑えることができる。その結果、サンプルホールドパルスＳＨＰ１〜ＳＨＰのばらつきに起因するゴーストを除去できる。
【００１５】
しかも、水平スキャナ１３においては、シフトレジスタ１３１のシフト動作の基準となる水平クロックＨＣＫＸ，ＨＣＫを抜き取ってサンプルホールドパルスとして用いるのではなく、水平クロックＨＣＫＸ，ＨＣＫに対して同じ周期でかつデューティ比の小さいクロックＤＣＫＸ，ＤＣＫを別途生成し、これらクロックＤＣＫＸ，ＤＣＫを抜き取ってサンプルホールドパルスＳＨＰ１〜ＳＨＰとして用いるようにしているので、水平駆動の際に、サンプリングパルス相互間での完全ノンオーバーラップサンプリングを実現できることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができる。
【００１６】
ここでたとえば、図４に示すように、隣接するＮ段目とＮ＋１段目でビデオ信号ＶＤＯの対応画素への書き込みを行う場合の動作について、図５（Ａ）〜（Ｄ）に関連付けて説明する。
この場合、たとえば、ビデオ信号ＶＤＯ、Ｎ段目の信号線ＳＧＮＬ−Ｎのドライブ信号ＤＲＶＰ−Ｎ、およびＮ＋１段目の信号線ＳＧＮＬ−Ｎ＋１のドライブパルスＤＲＶＰ−Ｎ＋１が、図５（Ａ）〜（Ｃ）に示すようなタイミング関係を有する場合、理想的には、Ｎ段目には白信号が、Ｎ＋１段目には黒信号が書き込まれ、図５（Ｄ）に示すような、ゴーストのない画像が得られる。
【００１７】
ところが、ＴＦＴを用いているＬＣＤにおいては、一般的にパネルエージングによるトランジスタの特性変化が生じる。この特性変化により、各トランジスタにてパルスの遅延が起こり、最終的にはサンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまう。
このドリフトにより、ゴーストに対する最適なサンプルホールドポジションがずれてしまい、初期出荷時のサンプルホールドポジション設定値のままでは隣接段の映像信号をサンプルホールドしてしまい、ゴーストが発生してしまう。
具体的には、図６（Ａ）〜（Ｃ）に示すように、Ｎ段目の信号線ＳＧＮＬ−Ｎのドライブ信号ＤＲＶＰ−Ｎ、およびＮ＋１段目の信号線ＳＧＮＬ−Ｎ＋１のドライブパルスＤＲＶＰ−Ｎ＋１が、破線で示す初期状態からエージング後に、実線で示すように遅延してしまう。その結果として、図６（Ｄ）に示すように、Ｎ段目には黒信号が書き込まれてしまい、ゴーストＧＳＴが発生する。
【００１８】
このドリフトによるゴーストの発生を防止するために、モニタ回路（ダミースキャナ）を配置し、そのサンプリングスイッチの出力をパネル外部に出力し、その出力の初期状態からの位相の変化を外部ＩＣにてモニタし、位相の変化分をパネル入力のクロックへとフィードバックする対策が一般的になっている（たとえば、特許文献２、あるいは特許文献３参照）。
【００１９】
図７は、モニタ回路１７を設けた従来の液晶表示装置の構成例を示すブロック図である。図８は、図７のモニタ回路１７と周辺の水平スキャナ１３の一部の具体的な構成例を示す回路図である。
【００２０】
図８のモニタ回路１７は、水平スキャナ１３の第１段目、すなわち、水平スタートパルスＨＳＴが最初に入力されてシフト動作を開始する段に隣接して、配置されている。
モニタ回路１７は、水平スキャナ１３の各段の出力パルスの遅延量を揃えるために、水平スキャナ１３の各段の構成と同様に構成することが理想である。
図８のモニタ回路１７は、水平スタートパルスＨＳＴが入力され、シフトパルスＳＦＴＰ１７を出力するシフト段（Ｓ／Ｒ段）１７１と、第２のクロックＤＣＫＸをシフト段１７１によるシフトパルスＳＦＴＰ１７で抜き取るスイッチ１７２と、スイッチ１７１で抜き取られたクロックＤＣＬＸの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ１７を生成する位相調整回路１７３と、位相調整回路１７３によるサンプルホールドパルスＳＨＰ１７により第１端子と第２端子間の導通制御されるサンプリングスイッチ１７４を有している。
【００２１】
モニタ回路１７のサンプリングスイッチ１７４は、第１端子が接地され、他端がモニタラインＭＮＴＬ１の一端に接続されている。モニタラインＭＮＴＬ１の他端がＬＣＤパネル外部のフィードバックＩＣ１８に接続されている。
モニタラインＭＮＴＬ１は、パネル外部にてプルアップされており、外部のフィードバックＩＣ１８は、サンプリングスイッチ１７３が導通してモニタラインＭＮＴＬ１が接地レベルに遷移したタイミングから初期状態からの位相の変化をモニタし、位相の変化分をパネル入力のクロックへとフィードバックする。
なお、図８の例では、水平クロックＨＣＫＸ，ＨＣＫ等は、外部のフィードバックＩＣ１８で生成するように構成されている。
【００２２】
【特許文献１】
特願２００１−１０９４６０号
【特許文献２】
特開平１１−１１９７４６号公報
【特許文献３】
特開２０００−２９８４５９号公報
【００２３】
【発明が解決しようとする課題】
ところで、上述した点順次駆動方式を採用したアクティブマトリクス型液晶表示装置は、たとえば投射型液晶表示装置（液晶プロジェクタ）の表示パネル、すなわちＬＣＤパネルとして用いられる。そして、カラーの場合、色の３原色Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれに対応して３つのＬＣＤパネルが配置される。
この場合、光学系や光路等の関係から、一つのＬＣＤパネルでは、他のＬＣＤパネルと反転し、水平スキャナにおいて逆スキャンを行う必要がある。
そのため、ＬＣＤパネルは、適用に応じて、たとえば図１の図中左側からスキャンする機能に加えて、図中の右側からスキャン、すなわち逆スキャンする機能を併せ持つように構成される。
【００２４】
しかしながら、従来のモニタ回路（ダミースキャナ）を一つ配置する回路では、左右反転にてクロックの位相が反転する水平スキャナにおいて、一般的には水平スキャナ１３に設けられるシフトレジスタの個数が偶数であることから、以下の不利益がある。
【００２５】
図９（Ａ）〜（Ｋ）に示すように、左から右にスキャンするときは、たとえば図９（Ｂ）に示すように、水平クロックＨＣＫのパルス▲１▼、▲２▼、▲３▼の符号を付した場合に、水平クロックＨＣＫの第２番目のタイミング▲２▼で、かつ第２のクロックＤＣＫＸのタイミングで水平スキャナ１３の第１段目のサンプルホールドパルスＳＨＰ１とモニタ回路１７のサンプルホールドパルスＳＨＰ１７が略同一タイミングで生成され、問題なく画像表示が行われる。
【００２６】
これに対して、図１０（Ａ）〜（Ｋ）に示すように、右から左にスキャンするときは、たとえば図１０（Ｂ）に示すように、水平クロックＨＣＫのパルス▲１▼、▲２▼、▲３▼の符号を付した場合に、水平クロックＨＣＫの第１番目のタイミング▲１▼で、かつ第２のクロックＤＣＫＸのタイミングでモニタ回路１７のサンプルホールドパルスＳＨＰ１７が生成される。ＳＨＰ１はタイミング▲２▼で、かつ第１のクロックＤＣＫのタイミングで生成される。
すなわち、この場合、フィードバック用のサンプルホールドパルスＳＨＰ１７の位相が左右反転にて１パルス分変化してしまい、正確なフィードバックを行うことができなかった。このような場合、画が半分ずれてしまい、精度の高い画像表を行うことができない。
【００２７】
本発明の目的は、スキャン方向を反転でき、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても精度の高い画像表示を実現できる表示装置および投射型表示装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、第１電位に保持されたモニタラインと、少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、水平スキャナと、第１モニタ回路と、第２モニタ回路と、を有し、上記水平スキャナは、複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、上記第１モニタ回路は、上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、映像信号を上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、上記第２モニタ回路は、上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、映像信号を上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む。
【００２９】
本発明の第２の観点に係る投射型表示装置は、第１電位に保持されたモニタラインと、少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、水平スキャナと、第１モニタ回路と、第２モニタ回路とを含む表示パネルと、上記表示パネルに光を照射する照射手段と、上記表示パネルを経た光をスクリーン上に投影する投影手段と、を有し、上記表示パネルの水平スキャナは、複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、上記表示パネルの第１モニタ回路は、上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、映像信号を上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、上記上記表示パネルの第２モニタ回路は、上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、映像信号を上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む。
【００３０】
好適には、上記第１スキャン動作および上記第２スキャン動作は、水平スタートパルスを受けて開始され、当該水平スタートパルスは、上記第１スキャン動作時には上記シフトレジスタの初段シフト段に供給され、上記第２スキャン動作時には上記シフトレジスタの最終シフト段に供給され、上記第１モニタ回路および上記第２モニタ回路には供給されない。
【００３１】
好適には、上記第１モニタ回路は、上記水平スキャナの最終シフト段の配置位置の近傍に配置され、上記第２モニタ回路は、上記水平スキャナの初段シフト段の配置位置の近傍に配置されている。
【００３２】
上記モニタラインは、上記第１モニタ回路と上記第２モニタ回路とで共用している。
好適には、上記モニタラインは、上記第１モニタ回路に接続された第１モニタラインと上記第２モニタ回路に接続された第２モニタラインとに個別に形成されている。
【００３３】
また、上記水平スキャナのシフトレジスタにおけるシフト段の数は偶数である。
【００３４】
好適には、上記制御回路で生成されたクロック信号および反転クロック信号に基づいて、当該クロック信号および反転クロック信号に対して周期が同じでかつデューティ比が小さい第２のクロック信号および第２の反転クロック信号を生成し、上記水平スキャナ、第１モニタ回路、および第２モニタ回路に供給するクロック生成手段を有し、上記水平スキャナの第１スイッチ群の各スイッチ、上記第１モニタ回路の第３スイッチ、上記第２モニタ回路の第５スイッチは、上記クロック生成手段による２のクロック信号またたび第２の反転クロック信号を抜き取る。
【００３５】
また、上記画素の表示エレメントが液晶セルである。
【００３６】
本発明によれば、たとえば制御回路において、水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成が生成され、水平スキャナ、第１モニタ回路（および／または第２モニタ回路）に供給される。
また、たとえば切替信号により第１スキャン動作またはこの第１スキャン動作とは逆方向にスキャンする第２スキャン動作が指定される。
第１スキャン動作が指定されると、たとえば水平スタートパルスが水平スキャナのシフトレジスタにおける初段シフト段に供給される。
そして、水平スキャナにおいては、クロック信号および反転クロック信号に同期して各シフト段からシフトパルスが第１のスイッチ群の対応する各スイッチに順次出力される。
第１のスイッチ群においては、対応するシフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号が交互に順次抜き取られる。そして、抜き取られた信号がサンプルホールドパルスとして第２のスイッチ群の対応する各スイッチに出力される。
第２のスイッチ群においては、入力された映像信号が第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングされて、画素部の対応する各信号ラインに供給される。
以上の水平スキャナにおける第１スキャン動作が最終シフト段まで行われると、第１モニタ回路のシフト段に水平スキャナの最終シフト段による信号がシフトインされる。これにより、第１モニタ回路のシフト段でクロック信号および反転クロック信号に同期してシフトパルスが第３のスイッチに出力される。
第３のスイッチにおいては、シフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号のうち、水平スキャナの最終シフト段が抜き取った信号と異なる信号が抜き取られ、サンプルホールドパルスとして第４のスイッチに出力される。
第１モニタ回路の第４のスイッチにおいては、第３のスイッチによるサンプルホールドパルスに応答してモニタラインの電位が第１電位から第２電位（たとえば接地電位）に設定される。
そして、制御回路において、モニタラインの電位変化がモニタされる。具体的には、制御回路では、第１モニタ回路の出力の初期状態からの位相の変化がモニタされ、位相に変化分を相殺するように、クロック信号および反転クロック信号の生成タイミングが補正される。
これにより、パネルエージング等でのトランジスタの特性変化による、サンプルホールドパルスのドリフトが補正される。
【００３７】
第２スキャン動作が指定されると、たとえば水平スタートパルスが水平スキャナのシフトレジスタにおける最終シフト段に供給される。
そして、水平スキャナにおいては、クロック信号および反転クロック信号に同期して各シフト段からシフトパルスが第１のスイッチ群の対応する各スイッチに順次出力される。
第１のスイッチ群においては、対応するシフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号が交互に順次抜き取られる。そして、抜き取られた信号がサンプルホールドパルスとして第２のスイッチ群の対応する各スイッチに出力される。
第２のスイッチ群においては、入力された映像信号が第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングされて、画素部の対応する各信号ラインに供給される。
以上の水平スキャナにおける第１スキャン動作が初段シフト段まで行われると、第２モニタ回路のシフト段に水平スキャナの初段シフト段による信号がシフトインされる。これにより、第２モニタ回路のシフト段でクロック信号および反転クロック信号に同期してシフトパルスが第５のスイッチに出力される。
第５のスイッチにおいては、シフト段から出力されるシフトパルスに応答してクロック信号および反転クロック信号のうち、水平スキャナの初段シフト段が抜き取った信号と異なる信号が抜き取られ、サンプルホールドパルスとして第６のスイッチに出力される。
第２モニタ回路の第６のスイッチにおいては、第５のスイッチによるサンプルホールドパルスに応答してモニタラインの電位が第１電位から第２電位（たとえば接地電位）に設定される。
そして、制御回路において、モニタラインの電位変化がモニタされる。具体的には、制御回路では、第１モニタ回路の出力の初期状態からの位相の変化がモニタされ、位相に変化分を相殺するように、クロック信号および反転クロック信号の生成タイミングが補正される。
これにより、パネルエージング等でのトランジスタの特性変化による、サンプルホールドパルスのドリフトが補正される。
このように、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても精度の高い画像表示が実現される。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
第１実施形態
図１１は、たとえば液晶セルを画素の表示エレメント（電気光学素子）として用いた本発明の第１の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【００４０】
この液晶表示装置２０は、図１１に示すように、有効画素部（ＰＸＬＰ）２１、垂直スキャナ（ＶＳＣＮ）２２、水平スキャナ（ＨＳＣＮ）２３、第１モニタ回路（ＭＮＴ１）２４、第２モニタ回路（ＭＮＴ２）２５、クロック生成回路（ＧＥＮ）２６、およびタイミングジェネレータを含むフィードバック制御回路（ＦＤＢＣＩＣ）２７を主構成要素として有している。
なお、図１２に示すように、垂直スキャナに関しては、画素部２１の一側部（図中、左側部）のみでなく、両側部（図中、左側部および右側部）に配置されることもあり、また、信号線のプリチャージ回路（ＰＲＣＧ）２８が設けられる。
そして、有効画素部（ＰＸＬＰ）２１、垂直スキャナ（ＶＳＣＮ）２２（２２−１，２２−２）、水平スキャナ（ＨＳＣＮ）２３、第１モニタ回路２４、第２モニタ回路２５、クロック生成回路（ＧＥＮ）２６（およびプリチャージ回路２７）が表示パネル（ＬＣＤパネル）３０に実装される。
【００４１】
画素部２１は、複数の画素ＰＸＬがｎ行ｍ列のマトリクス状に配列されている。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。
マトリクス状に配置された画素ＰＸＬの各々は、画素トランジスタである薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セルＬＣ２１と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量Ｃｓ ２１とから構成されている。
これら画素ＰＸＬの各々に対して、信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４が各列ごとにその画素配列方向に沿って配線され、ゲートラインＧＴＬ２１〜ＧＴＬ２４が各行ごとにその画素配列方向に沿って配線されている。
画素ＰＸＬの各々において、ＴＦＴ２１のソース電極（または、ドレイン電極）が、対応する信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に各々接続されている。ＴＦＴ２１のゲート電極が、ゲートラインＧＴＬ２１〜ＧＴＬ２４にそれぞれ接続されている。液晶セルＬＣ２１の対向電極および保持容量Ｃｓ ２１の他方の電極は、各画素間で共通にＣｓ ラインＣｓＬ２１に接続されている。このＣｓ ラインＣｓ Ｌ２１には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
この画素部２１において、ゲートラインＧＴＬ２１〜ＧＴＬ２４の各一端は、画素部２１のたとえば図中、左側に配置された垂直スキャナ２２の各行の出力端に接続されている。
【００４２】
垂直スキャナ２２は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートラインＧＴＬ２１〜ＧＴＬ２４に接続された各画素ＰＸＬを行単位で順次選択する処理を行う。
すなわち、垂直スキャナ２２からゲートラインＧＴＬ２１に対して走査パルスＳＰ２１が与えられたときには１行目の各列の画素ＰＸＬが選択され、ゲートラインＧＴＬ２２に対して走査パルスＳＰ２２が与えられたときには２行目の各列の画素ＰＸＬが選択される。以下同様にして、ゲートラインＧＴＬ２３，ＧＴＬ２４に対して走査パルスＳＰ２３，ＳＰ２４が順に与えられる。
【００４３】
画素部２１のたとえば図中の上側には、水平スキャナ２３、第１モニタ回路（第１ダミースキャナ）２４、および第２モニタ回路（第２ダミースキャナ）２５が配置されている。
【００４４】
水平スキャナ２３は、入力される映像信号ＶＤＯを１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直スキャナ２２によって行単位で選択される各画素ＰＸＬに対して書き込む処理を行う。
水平スキャナ２３は、図１１に示すように、クロックドライブ方式を採用しており、シフトレジスタ２３１、クロック抜き取りスイッチ群２３２、位相調整回路（ＰＡＣ；Ｐｈａｓｅ Ａｄｊｕｓｔ Ｃｉｒｓｕｉｔ）群２３３、およびサンプリングスイッチ群２３４を有している。
【００４５】
シフトレジスタ２３１は、画素部２１の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）２３１−１〜２３１−４を有し、たとえば外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが第１（初段）シフト段２３１−１または第４（最終）シフト段２３１−４に与えられると、互いに逆相の水平クロックＨＣＫおよび反転水平クロックＨＣＫＸ（以下、両者共、水平クロックという）に同期して第１シフト動作（通常シフト動作）または第２シフト動作（逆シフト動作）を行う。
これにより、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が順次出力される。
【００４６】
ここで、通常シフト動作とは、図１１中の左から右方向、すなわち、初段の第１シフト段２３１−１、第２シフト段２３１−２、第３シフト段２３１−３、第４シフト段２３１−４、さらには第２モニタ回路２５の順にスキャンしていくことをいう。
一方、逆シフト動作とは、図１１中の右から左方向、すなわち、第４シフト段２３１−４、第３シフト段２３１−３、第２シフト段２３１−２、第１シフト段２３１−１、さらには第１モニタ回路２４の順にスキャンしていくことをいう。
【００４７】
通常シフト動作と逆シフト動作は、外部から与えられるシフト方向切替信号ＲＧＴにより決定される。
たとえば、水平スキャナ２３のシフトレジスタ２３１は、シフト方向切替信号ＲＧＴをハイレベルで受けると通常シフト動作を行い、ローレベルで受けると逆シフト動作を行う。
【００４８】
シフトレジスタ２３１は、水平スタートパルスＨＳＴを受けてシフトパルスＳＦＴＰを第１シフト段２３１−１から第４シフト段２３１−４、第２モニタ回路２５に向かう通常方向に伝搬させるか、第４シフト段２３１−４から第１シフト段２３１−１、第１モニタ回路２４に向かう逆方向に伝搬させるかを切り替える切替回路２３１１，２３１２，２３１３が、各シフト段間に挿入されている。
具体的には、第１シフト段２３１−１と第２シフト段２３１−２間に切替回路２３１１が挿入され、第２シフト段２３１−２と第３シフト段２３１−３間に切替回路２３１２が挿入され、第３シフト段２３１−３と第４シフト段２３１−４間に切替回路２３１３が挿入されている。
また、シフトレジスタ２３１は、第４シフト段２３１−４と第２モニタ回路２５の後述するシフト段２５１とが続続され、その接続経路に切替回路２３１４が挿入されている。同様に、第１シフト段２３１−１と第１モニタ回路２４の後述するシフト段２４１とが接続され、その接続経路に切替回路２３１５が挿入されている。
各切替回路２３１１〜２３１５は、シフト方向切替信号ＲＧＴを受けて信号伝搬方向を通常方向または逆方向に切え替る。
【００４９】
ただし、第４シフト段２３１−４と第２モニタ回路２５の後述するシフト段２５１間の切替回路２３１４、および第１シフト段２３１−１と第１モニタ回路２４の後述するシフト段２４１間の切替回路２３１５は必ずしも設ける必要はない。
【００５０】
図１３は、シフトレジスタのシフト段間に挿入される切替回路２３１１（〜２３１５）の構成例を示す回路図である。なお、図３では、第１シフト段２３１−１と第２シフト段１３１−２間に挿入される切替回路２３１１を例に示しているが、他の切替回路３２１２〜２３１５も同様の構成を有している。
【００５１】
切替回路２３１１は、図１３に示すように、転送ゲートＴＭ２３１−１，ＴＭ２３１−２、およびインバータＩＮＶ２３１を有している。
転送ゲートＴＭＧ２３１−１は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ２３１−１とｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ２３１−１のソース・ドレイン同士を接続して第１端子Ｔ１および第２端子Ｔ２が構成されている。
ＮＭＯＳトランジスタＮＴ２３１−１のゲートが切替信号ＲＧＴの供給ラインに接続され、ＰＭＯＳトランジスタＰＴ２３１−１のゲートが切替信号ＲＧＴをレベル反転させた信号ＲＧＴＸを出力するインバータＩＮＶ２３１の出力端子に接続されている。そして、第１端子Ｔ１が第１シフト段（左側シフト段）２３１−１の出力端子Ｏ１に接続され、第２端子Ｔ２が第２シフト段（右側シフト段）２３１−２の入力端子Ｉ１に接続されている。
【００５２】
転送ゲートＴＭＧ２３１−２は、ＰＭＯＳトランジスタＰＴ２３１−２とＮＭＯＳトランジスタＮＴ２３１−２のソース・ドレイン同士を接続して第１端子Ｔ１および第２端子Ｔ２が構成されている。
ＰＭＯＳトランジスタＰＴ２３１−２のゲートが切替信号ＲＧＴの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ２３１−２のゲートが切替信号ＲＧＴをレベル反転させた信号ＲＧＴＸを出力するインバータＩＮＶ２３１の出力端子に接続されている。そして、第１端子Ｔ１が第１シフト段（左側シフト段）２３１−１の入力端子Ｉ１に接続され、第２端子Ｔ２が第２シフト段（右側シフト段）２３１−２の出力端子Ｏ１に接続されている。
【００５３】
このような構成を有する切替回路２３１１において、たとえば切替信号ＲＧＴがハイレベルで供給されると、インバータＩＮＶ２３１の出力信号ＲＧＴＸがローレベルとなり、転送ゲートＴＭＧ２３１−１のＰＭＯＳトランジスタＰＴ２３１−１およびＮＭＯＳトランジスタＮＴ２３１−１が導通する。
一方、転送ゲートＴＭＧ２３１−２のＰＭＯＳトランジスタＰＴ２３１−２およびＮＭＯＳトランジスタＮＴ２３１−２が非導通状態に保持される。
したがって、第１シフト段２３１−１の出力端子Ｏ１から出力された信号（水平スタートパルスＨＳＴ）が転送ゲートＴＭＧ２３１−１を通して第２シフト段２３１−２の入力端子Ｉ１に伝搬される。すなわち、通常シフト動作が行われる。
【００５４】
これに対して、切替信号ＲＧＴがローレベルで供給されると、インバータＩＮＶ２３１の出力信号ＲＧＴＸがハイレベルとなり、転送ゲートＴＭＧ２３１−１のＰＭＯＳトランジスタＰＴ２３１−１およびＮＭＯＳトランジスタＮＴ２３１−１が非導通状態に保持される。
一方、転送ゲートＴＭＧ２３１−２のＰＭＯＳトランジスタＰＴ２３１−２およびＮＭＯＳトランジスタＮＴ２３１−２が導通する。
したがって、第２シフト段２３１−２の出力端子Ｏ１から出力された信号（水平スタートパルスＨＳＴ）が転送ゲートＴＭＧ２３１−２を通して第１シフト段２３１−１の入力端子Ｉ１に伝搬される。すなわち、逆シフト動作が行われる。
【００５５】
なお、図３の構成では、各切替回路にインバータＩＮＶ２３１を設けるように構成したが、切替信号ＲＧＴの入力段にインバータを設けて、その反転出力信号ＲＧＴＸを切替信号ＲＧＴとともに各切替回路に供給するように構成することも可能である。
【００５６】
クロック抜き取りスイッチ群２３２は、画素部２１の画素列に対応した４個のスイッチ２３２−１〜２３２−４を有し、これらスイッチ２３２−１〜２３２−４の各一端が、クロック生成回路２６による第２のクロックＤＣＫと第２の反転クロックＤＣＫＸを伝送するクロックラインＤＫＬ１，ＤＫＸＬ１に交互に接続されている。
すなわち、画素部２１の画素列の奇数列に対応したスイッチ２３２−１，２３２−３の各一端がクロックラインＤＫＸＬ２１に、画素部２１の画素列の偶数列に対応したスイッチ２３２−２，２３２−４の各一端がクロックラインＤＫＬ２１にそれぞれ接続されている。
クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４には、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４から順次出力されるシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられる。
クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４は、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられると、これらシフトパルスＳＦＴ２３Ｐ１〜ＳＦＴＰ２３４に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取る。
【００５７】
位相調整回路群２３３は、画素部２１の画素列に対応した４個の位相調整回路２３３−１〜２３３−４を有し、各位相調整回路２３３−１〜２３３−４でクロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４でそれぞれ抜き取られたクロックＤＣＫＸ，ＤＣＫの位相調整した後、対応するサンプリングスイッチ群２３４のサンプリングスイッチに供給する。
【００５８】
サンプリングスイッチ群２３４は、画素部２１の画素列に対応した４個のサンプリングスイッチ２３４−１〜２３４−４を有し、これらのサンプリングスイッチ２３４−１〜２３４−４の各一端が映像信号ＶＤＯを入力するビデオラインＶＤＬ２１に接続されている。
各サンプリングスイッチ２３４−１〜２３４−４には、クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４によって抜き取られ、位相調整回路群２３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として与えられる。
サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−１〜２３４−４は、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４が与えられると、これらサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４に応答して順にオン状態となることにより、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯを順次サンプリングし、画素部２１の信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に供給する。
【００５９】
第１モニタ回路２４は、水平スキャナ２３の画素部２１の第４画素列に対応する、すなわち、水平スタートパルスＨＳＴが最初に入力されて第２シフト動作（逆シフト動作）を開始する第４シフト段２３１−４、抜き取りスイッチ２３２−４、位相調整回路２３３−４、およびサンプリングスイッチ２３４−４を含む第４段スキャナ部の図１１中右側に隣接して配置されている。
第１モニタ回路２４は、水平スキャナ２３の各段の出力パルスの遅延量を揃えるために、水平スキャナ２３の各段スキャナ部の構成と同様に構成されている。
【００６０】
具体的には、第１モニタ回路２４は、水平スタートパルスＨＳＴが入力されず、水平スキャナ２３のシフトレジスタ２３１の第４シフト段２３１−４と接続され、通常シフト動作時に、この第４シフト段２３１−４からシフトインされたシフトパルスＳＦＴＰ２３４を受けて、水平クロックＨＣＫ，ＨＣＫＸに同期してシフトパルスＳＦＴＰ２４１を出力するシフト段（Ｓ／Ｒ段）２４１と、クロックＤＣＫＸをシフト段２４１によるシフトパルスＳＦＴＰ２４１で抜き取るスイッチ（第３のスイッチ）２４２と、スイッチ２４２で抜き取られたクロックＤＣＫＸの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ２４１を生成する位相調整回路２４３と、位相調整回路２４３によるサンプルホールドパルスＳＨＰ２４１により第１端子Ｔ１と第２端子Ｔ２間の導通制御されるサンプリングスイッチ（第４のスイッチ）２４４を有している。
【００６１】
第１モニタ回路２４のサンプリングスイッチ２４４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース・ドレイン同士を接続したアナログスイッチからなり、第１端子Ｔ１が接地され、他端がモニタラインＭＮＴＬ２１の一端に接続されている。モニタラインＭＮＴＬ２１は、アルミニウム（Ａｌ）等の低抵抗の配線にて生成されている。
モニタラインＭＮＴＬ２１は、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされており、他端側がバッファＢＦ２１を介してフィードバック制御回路２７の入力端子に接続されている。
【００６２】
第２モニタ回路２５は、水平スキャナ２３の画素部２１の第１画素列（初段画素列）に対応する、すなわち、水平スタートパルスＨＳＴが最初に入力されて第１シフト動作（通常シフト動作）を開始する第１シフト段２３１−１、抜き取りスイッチ２３２−１、位相調整回路２３３−１、およびサンプリングスイッチ２３４−１を含む第４段スキャナ部の図１１中左側に隣接して配置されている。
第２モニタ回路２５は、水平スキャナ２３の各段の出力パルスの遅延量を揃えるために、水平スキャナ２３の各段スキャナ部の構成と同様に構成されている。
【００６３】
具体的には、第２モニタ回路２５は、水平スタートパルスＨＳＴが入力されず、水平スキャナ２３のシフトレジスタ２３１の第１シフト段２３１−１と接続され、逆シフト動作時に、この第１シフト段２３１−１からシフトインされたシフトパルスＳＦＴＰ２３１を受けて、水平クロックＨＣＫ，ＨＣＫＸに同期してＯシフトパルスＳＦＴＰ２５１を出力するシフト段（Ｓ／Ｒ段）２５１と、クロックＤＣＫをシフト段２５１によるシフトパルスＳＦＴＰ２５１で抜き取るスイッチ（第５のスイッチ）２５２と、スイッチ２５２で抜き取られたクロックＤＣＫの位相を調整して相補的レベルをとる２信号からなるサンプルホールドパルスＳＨＰ２５１を生成する位相調整回路２５３と、位相調整回路２４３によるサンプルホールドパルスＳＨＰ２５１により第１端子Ｔ１と第２端子Ｔ２間の導通制御されるサンプリングスイッチ（第６のスイッチ）２５４を有している。
【００６４】
第２モニタ回路２５のサンプリングスイッチ２５４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース・ドレイン同士を接続したアナログスイッチからなり、第１端子Ｔ１が接地され、他端が第１モニタ回路２４と共通のモニタラインＭＮＴＬ２１の一端に接続されている。
【００６５】
以上のように、本実施形態においては、第１モニタ回路２４と第２モニタ回路２５では、抜き取りスイッチ２４２、２５２で抜き取るクロックを各々異なるクロックにしている。ここでは、第１モニタ回路２４ではクロックＤＣＫＸを抜き取り、第２モニタ回路２５ではクロックＤＣＫを抜き取っている。
【００６６】
また、第１モニタ回路２４と第２モニタ回路２５には、水平スタートパルスＨＳＴを入力しないため、スキャン端のモニタ回路からのみ、外部出力パルスが得られる。
つまり、通常スキャン動作（左から右方向へのスキャン）では右端の第１モニタ回路２４から出力パルスが得られ、逆スキャン動作（右から左方向へのスキャン）では左端の第２モニタ回路２５から、出力パルスが得られる。
【００６７】
クロック生成回路２６は、フィードバック制御回路２７で生成された水平クロック（第１のクロック）ＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相の第２のクロックＤＣＫ，ＤＣＫＸを生成し、クロックラインＤＫＬ１，ＤＫＸＬ１を通して第１モニタ回路２４、水平スキャナ２３、および第２モニタ回路２５に供給する。ここで、デューティ比とは、パルス波形において、パルス幅ｔとパルス繰り返し周期Ｔとの比である。
たとえば、図３（Ａ）〜（Ｄ）に示すように、水平クロックＨＣＫ，ＨＣＫＸのデューティ比（ｔ１／Ｔ１）が５０％であり、これよりもクロックＤＣＫ，ＤＣＫＸのデューティ比（ｔ２／Ｔ２）が小さく、即ちクロックＤＣＫ，ＤＣＫＸのパルス幅ｔ２が水平クロックＨＣＫ，ＨＣＫＸのパルス幅ｔ１よりも狭く設定さる。
【００６８】
フィードバック制御回路２７は、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸを生成し、垂直スタートパルスＶＳＴ、および垂直クロックＶＣＫ，ＶＣＫＸを垂直スキャナ２２に供給し、水平クロックＨＣＫ，ＨＣＫＸを水平スキャナ２３、第１モニタ回路２４、第２モニタ回路２５、およびクロック生成回路２６に供給する。
また、フィードバック制御回路２７は、水平スタートパルスＨＳＴを生成し、水平スキャナ２３のシフトレジスタ２３１の第１シフト段２３１−１および第２シフト段２３１−２のみに供給し、第１モニタ回路２４のシフト段２４１、および第２モニタ回路２５のシフト段２５１には供給しない。
さらに、フィードバック制御回路２７は、通常スキャン動作時の第１モニタ回路２４のサンプリングスイッチ２４４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化、または、逆スキャン動作時の第２モニタ回路２５のサンプリングスイッチ２５４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化をモニタし、位相の変化分をパネル入力の水平クロックＨＣＫ，反転水平クロックＨＣＫＸのへとフィードバックし、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生を防止する制御を行う。
【００６９】
次に、上記構成による通常スキャン動作および逆スキャン動作について、図１４（Ａ）〜（Ｍ）および図１５（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００７０】
まず、通常スキャン動作を図１４（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００７１】
この場合、スキャン方向切替信号ＲＧＴがハイレベルに設定されて水平スキャナ２３のシフトレジスタ２３１に供給される。これにより、シフト段間に挿入された切替回路２３１１〜２３１４が左から右に信号を伝搬する経路が形成される。すなわち、第１シフト段２３１−１から第２シフト段２３１−２、第２シフト段２３１−２から第３シフト段２３１−３、第３シフト段２３１−３から第４シフト段２３１−４、さらに第１モニタ回路２４のシフト段２４１に、水平スタートパルスＨＳＴが順にシフトされる信号伝搬経路が形成される。
【００７２】
この状態において、フィードバック制御回路２７において、図１４（Ａ）に示すような、水平スタートパルスＨＳＴが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１に供給される。この水平スタートパルスＨＳＴは第１モニタ回路２４のシフト段２４１には供給されない。
また、フィードバック制御回路２７においては、図１４（Ｂ），（Ｃ）に示すように、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１〜第４シフト段２３１−４、第１モニタ回路２４のシフト段２４１、並びにクロック生成回路２６に供給される。
クロック生成回路２６においては、図１４（Ｄ），（Ｅ）に示すように、フィードバック制御回路２７で生成された水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相のクロックＤＣＫ，ＤＣＫＸが生成され、クロックラインＤＫＬ１，ＤＫＸＬ１を通して第１モニタ回路２４、水平スキャナ２３、（および第２モニタ回路２５）に供給される。
【００７３】
フィードバック制御回路２７においては、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴが生成され、垂直スキャナ２２に供給される。
【００７４】
そして、水平スキャナ２３のシフトレジスタ２３１において、外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが供給された第１シフト段２３１−１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｆ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１が抜き取りスイッチ２３２−１に出力される。また、第１シフト段２３１−１から第２シフト段２３１−２にシフトパルスＳＦＴＰ２３１がシフトインされる。
第１シフト段２３１−１に対応した抜き取りスイッチ２３２−１では、シフトパルスＳＦＴＰ２３１に応答してオン状態となり、図１４（Ｅ），（Ｊ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−１で位相調整された後、サンプルホールドパルスＳＨＰ２３１としてサンプリングスイッチ２３４−１に供給される。
これにより、サンプリングスイッチ２３４−１は、サンプルホールドパルスＳＨＰ２３１に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２１に供給される。
【００７５】
次に、第１シフト段２３１−１からシフトパルスＳＦＴＰ２３１がシフトインされた第２シフト段２３１−２では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｇ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３２が抜き取りスイッチ２３２−２に出力される。また、第２シフト段２３１−２から第３シフト段２３１−３にシフトパルスＳＦＴＰ２３２がシフトインされる。
第２シフト段２３１−２に対応した抜き取りスイッチ２３２−２では、シフトパルスＳＦＴＰ２３２に応答してオン状態となり、図１４（Ｄ），（Ｋ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−２で位相調整された後、サンプルホールドパルスＳＨＰ２３２としてサンプリングスイッチ２３４−２に供給される。
これにより、サンプリングスイッチ２３４−２は、サンプルホールドパルスＳＨＰ２３２に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２２に供給される。
【００７６】
次に、第２シフト段２３１−２からシフトパルスＳＦＴＰ２３２がシフトインされた第３シフト段２３１−３では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３３が抜き取りスイッチ２３２−３に出力される。また、第３シフト段２３１−３から第４シフト段２３１−４にシフトパルスＳＦＴＰ２３３がシフトインされる。
第３シフト段２３１−３に対応した抜き取りスイッチ２３２−３では、シフトパルスＳＦＴＰ２３３に応答してオン状態となり、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−３で位相調整された後、サンプルホールドパルスＳＨＰ２３３としてサンプリングスイッチ２３４−３に供給される。
これにより、サンプリングスイッチ２３４−３は、サンプルホールドパルスＳＨＰ２３３に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２３に供給される。
【００７７】
次に、第３シフト段２３１−３からシフトパルスＳＦＴＰ２３３がシフトインされた第４シフト段２３１−４では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３４が抜き取りスイッチ２３２−４に出力される。また、第４シフト段２３１−４から第１モニタ回路２４のシフト段２４１にシフトパルスＳＦＴＰ２３４がシフトインされる。
第４シフト段２３１−４に対応した抜き取りスイッチ２３２−４では、シフトパルスＳＦＴＰ２３４に応答してオン状態となり、図１４（Ｄ），（Ｌ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−４で位相調整された後、サンプルホールドパルスＳＨＰ２３４としてサンプリングスイッチ２３４−４に供給される。
これにより、サンプリングスイッチ２３４−４は、サンプルホールドパルスＳＨＰ２３４に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２４に供給される。
【００７８】
次に、第４シフト段２３１−４からシフトパルスＳＦＴＰ２３４がシフトインされた第１モニタ回路２４のシフト段２４１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１４（Ｉ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２４１が抜き取りスイッチ２４２に出力される。
シフト段２４１に対応した抜き取りスイッチ２４２では、シフトパルスＳＦＴＰ２４１に応答してオン状態となり、図１４（Ｅ），（Ｍ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２４３で位相調整された後、サンプルホールドパルスＳＨＰ２４１としてサンプリングスイッチ２４４に供給される。
これにより、サンプリングスイッチ２４４は、サンプルホールドパルスＳＨＰ２４１に応答してオン状態となり、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされていたモニタラインＭＮＴＬ２１が接地レベルに引き込まれ、そのレベル変化情報がバッファＢＦ２１を介してフィードバック制御回路２７の入力される。
【００７９】
フィードバック制御回路２７では、通常スキャン動作時の第１モニタ回路２４のサンプリングスイッチ２４４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化がモニタされる。
フィードバック制御回路２７では、モニタした位相の変化分がパネル入力のクロックＨＣＫ，ＨＣＫＸ等へとフィードバックされて適切なタイミングが設定される。これにより、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生が防止される。
【００８０】
以上のように、通常スキャン動作時には、水平スキャナ２３において、クロック抜き取りスイッチ群２３２の各スイッチ２３２−１〜２３２−４で、シフトレジスタ２３１の各シフト段２３１−１〜２３１−４からシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４が与えられると、これらシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、位相調整回路群２３３で位相調整されたクロックＤＣＫＸ，ＤＣＫがサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として与えられる。
そして、サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−１〜２３４−４では、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４が与えられると、これらサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４に応答して順にオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯが順次サンプリングされ、画素部２１の信号ラインＳＧＮＬ２１〜ＳＧＮＬ２４に供給される。
そして、最終段に位置する第１モニタ回路２４で連続する動作として第４シフト段と異なるクロックＤＣＫＸが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２４１としてサンプリングスイッチ２４４に供給されて、サンプリングスイッチ２４４がオン状態となる。
すなわち、水平スキャナ２３の第４シフト段のサンプルホールドパルスＳＨＰ２３４と第１モニタ回路２４のサンプルホールドパルスＳＨＰ２４１が他のサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３３間の関係と略同一タイミングで生成され、問題なく画像表示が行われる。
【００８１】
次に、逆スキャン動作を図１５（Ａ）〜（Ｍ）のタイミングチャートに関連付けて説明する。
【００８２】
この場合、スキャン方向切替信号ＲＧＴがローレベルに設定されて水平スキャナ２３のシフトレジスタ２３１に供給される。これにより、シフト段間に挿入された切替回路２３１１〜２３１３，２３１５が左から右に信号を伝搬する経路が形成される。すなわち、第４シフト段２３１−４から第３シフト段２３１−３、第３シフト段２３１−３から第２シフト段２３１−２、第２シフト段２３１−２から第１シフト段２３１−１、さらに第２モニタ回路２５のシフト段２５１に、水平スタートパルスＨＳＴが順にシフトされる信号伝搬経路が形成される。
【００８３】
この状態において、フィードバック制御回路２７において、図１５（Ａ）に示すような、水平スタートパルスＨＳＴが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第４シフト段２３１−４に供給される。この水平スタートパルスＨＳＴは第２モニタ回路２５のシフト段２５１には供給されない。
また、フィードバック制御回路２７においては、図１５（Ｂ），（Ｃ）に示すように、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成されて、水平スキャナ２３におけるシフトレジスタ２３１の第１シフト段２３１−１〜第４シフト段２３１−４、第２モニタ回路２５のシフト段２５１、並びにクロック生成回路２６に供給される。
クロック生成回路２６においては、図１５（Ｄ），（Ｅ）に示すように、フィードバック制御回路２７で生成された水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）でかつデューティ比が小さい互いに逆相のクロックＤＣＫ，ＤＣＫＸが生成され、クロックラインＤＫＬ１，ＤＫＸＬ１を通して（第１モニタ回路２４）、水平スキャナ２３、および第２モニタ回路２５に供給される。
【００８４】
フィードバック制御回路２７においては、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する垂直スタートパルスＶＳＴが生成され、垂直スキャナ２２に供給される。
【００８５】
そして、水平スキャナ２３のシフトレジスタ２３１において、外部のフィードバック制御回路２７により水平スタートパルスＨＳＴが供給された第４シフト段２３１−４では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｆ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３４が抜き取りスイッチ２３２−４に出力される。また、第４シフト段２３１−４から第３シフト段２３１−３にシフトパルスＳＦＴＰ２３４がシフトインされる。
第４シフト段２３１−４に対応した抜き取りスイッチ２３２−４では、シフトパルスＳＦＴＰ２３４に応答してオン状態となり、図１５（Ｄ），（Ｊ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−４で位相調整された後、サンプルホールドパルスＳＨＰ２３４としてサンプリングスイッチ２３４−４に供給される。
これにより、サンプリングスイッチ２３４−４は、サンプルホールドパルスＳＨＰ２３４に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２４に供給される。
【００８６】
次に、第４シフト段２３１−４からシフトパルスＳＦＴＰ２３４がシフトインされた第３シフト段２３１−３では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３３が抜き取りスイッチ２３２−３に出力される。また、第４シフト段２３１−３から第２シフト段２３１−２にシフトパルスＳＦＴＰ２３３がシフトインされる。
第３シフト段２３１−３に対応した抜き取りスイッチ２３２−３では、シフトパルスＳＦＴＰ２３３に応答してオン状態となり、図１５（Ｅ），（Ｋ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−３で位相調整された後、サンプルホールドパルスＳＨＰ２３３としてサンプリングスイッチ２３４−３に供給される。
これにより、サンプリングスイッチ２３４−３は、サンプルホールドパルスＳＨＰ２３３に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２３に供給される。
【００８７】
次に、第３シフト段２３１−３からシフトパルスＳＦＴＰ２３３がシフトインされた第２シフト段２３１−２では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３２が抜き取りスイッチ２３２−２に出力される。また、第２シフト段２３１−２から第１シフト段２３１−１にシフトパルスＳＦＴＰ２３２がシフトインされる。
第２シフト段２３１−２に対応した抜き取りスイッチ２３２−２では、シフトパルスＳＦＴＰ２３２に応答してオン状態となり、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２３３−２で位相調整された後、サンプルホールドパルスＳＨＰ２３２としてサンプリングスイッチ２３４−２に供給される。
これにより、サンプリングスイッチ２３４−２は、サンプルホールドパルスＳＨＰ２３２に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２２に供給される。
【００８８】
次に、第２シフト段２３１−２からシフトパルスＳＦＴＰ２３２がシフトインされた第１シフト段２３１−１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｈ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２３１が抜き取りスイッチ２３２−１に出力される。また、第１シフト段２３１−１から第２モニタ回路２５のシフト段２５１にシフトパルスＳＦＴＰ２３１がシフトインされる。
第１シフト段２３１−１に対応した抜き取りスイッチ２３２−１では、シフトパルスＳＦＴＰ２３１に応答してオン状態となり、図１４（Ｅ），（Ｌ）に示すように、クロックラインＤＫＸＬ１に出力されたクロックＤＣＫＸが抜き取られ、位相調整回路２３３−１で位相調整された後、サンプルホールドパルスＳＨＰ２３１としてサンプリングスイッチ２３４−１に供給される。
これにより、サンプリングスイッチ２３４−１は、サンプルホールドパルスＳＨＰ２３１に応答してオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯがサンプリングされ、画素部２１の信号ラインＳＧＮＬ２１に供給される。
【００８９】
次に、第１シフト段２３１−１からシフトパルスＳＦＴＰ２３１がシフトインされた第２モニタ回路２５のシフト段２５１では、逆相の水平クロックＨＣＫ，ＨＣＫＸに同期して、図１５（Ｉ）に示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＳＦＴＰ２５１が抜き取りスイッチ２５２に出力される。
シフト段２５１に対応した抜き取りスイッチ２５２では、シフトパルスＳＦＴＰ２５１に応答してオン状態となり、図１５（Ｄ），（Ｍ）に示すように、クロックラインＤＫＬ１に出力されたクロックＤＣＫが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２５１としてサンプリングスイッチ２５４に供給される。
これにより、サンプリングスイッチ２５４では、サンプルホールドパルスＳＨＰ２５１に応答してオン状態となり、ＬＣＤパネル外部でプルアップ抵抗Ｒ２１によりプルアップされていたモニタラインＭＮＴＬ２１が接地レベルに引き込まれ、そのレベル変化情報がバッファＢＦ２１を介してフィードバック制御回路２７の入力される。
【００９０】
フィードバック制御回路２７では、逆スキャン動作時の第２モニタ回路２５のサンプリングスイッチ２５４が導通してモニタラインＭＮＴＬ２１が接地レベルに遷移したタイミングから初期状態からの位相の変化がモニタされる。
フィードバック制御回路２７では、モニタした位相の変化分がパネル入力のクロックＨＣＫ，ＨＣＫＸ等へとフィードバックされて適切なタイミングが設定される。これにより、サンプルホールドパルスＳＨＰがその初期状態に対してドリフトしてしまうことによるゴーストの発生が防止される。
【００９１】
以上のように、通常スキャン動作時には、水平スキャナ２３において、クロック抜き取りスイッチ群２３２の各スイッチ２３２−４〜２３２−１で、シフトレジスタ２３１の各シフト段２３１−４〜２３１−１からシフトパルスＳＦＴＰ２３４〜ＳＦＴＰ２３１が与えられると、これらシフトパルスＳＦＴＰ２３４〜ＳＦＴＰ２３１に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫ，ＤＣＫＸを交互に抜き取り、位相調整回路群２３３で位相調整されたクロックＤＣＫ，ＤＣＫＸがサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１として与えられる。
そして、サンプリングスイッチ群２３４の各サンプリングスイッチ２３４−４〜２３４−１では、サンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１が与えられると、これらサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３１に応答して順にオン状態となり、ビデオラインＶＤＬ２１を通して入力される映像信号ＶＤＯが順次サンプリングされ、画素部２１の信号ラインＳＧＮＬ２４〜ＳＧＮＬ２１に供給される。
そして、最終段に位置する第２モニタ回路２５で連続する動作として第１シフト段と異なるクロックＤＣＫが抜き取られ、位相調整回路２５３で位相調整された後、サンプルホールドパルスＳＨＰ２５１としてサンプリングスイッチ２４４に供給されて、サンプリングスイッチ２５４がオン状態となる。
すなわち、水平スキャナ２３の第１シフト段のサンプルホールドパルスＳＨＰ２３１と第２モニタ回路２５のサンプルホールドパルスＳＨＰ２５１が他のサンプルホールドパルスＳＨＰ２３４〜ＳＨＰ２３２間の関係と略同一タイミングで生成され、問題なく画像表示が行われる。
すなわち、スキャン動作の左右反転時にクロックの位相が変化しても、出力の位相のそろったパルスを得ることができる。
【００９２】
以上説明したように、本第１の実施形態によれば、水平スキャナ２３の両側部に第１モニタ回路２４と第２モニタ回路２５とを近接配置し、第１スキャン動作（通常スキャン動作）時には、水平スタートパルスＨＳＴを水平スキャナの初段のシフト段２３１−１に供給して、初段から最終段に向かうスキャン動作を行って、水平スキャナの最終シフト段２３１−４による信号をシフトインすると、第１モニタ回路２４において水平クロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸに同期してシフトパルスＳＦＴＰ２４１を出力し、スイッチ２４２でシフトパルスに応答してクロック信号ＤＣＫおよび反転クロック信号ＤＣＫＸのうち、最終シフト段２３１−４が抜き取った信号ＤＣＫと異なる信号ＤＣＫＸを抜き取り、サンプルホールドパルスＳＨＰ２４１として出力し、サンプリングスイッチ２４４でサンプルホールドパルスに応答してプルアップされているモニタラインＭＮＴＬ２１の電位を接地電位に設定し、第２スキャン動作（逆スキャン動作）時には、水平スタートパルスＨＳＴを水平スキャナの初段のシフト段２３１−１に供給して、最終段から初段に向かうスキャン動作を行って、水平スキャナの初段シフト段２３１−１による信号をシフトインすると、第２モニタ回路２５において水平クロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸに同期してシフトパルスＳＦＴＰ２５１を出力し、スイッチ２５２でシフトパルスに応答してクロック信号ＤＣＫおよび反転クロック信号ＤＣＫＸのうち、初段シフト段２３１−１が抜き取った信号ＤＣＫＸと異なる信号ＤＣＫを抜き取り、サンプルホールドパルスＳＨＰ２５１として出力し、サンプリングスイッチ２５４でサンプルホールドパルスに応答してプルアップされているモニタラインＭＮＴＬ２１の電位を接地電位に設定することから、以下の効果を得ることができる。
すなわち、スキャン方向反転においてクロックの位相が反転する水平スキャナ（シフト段の個数が偶数）においても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができ、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる。
【００９３】
また、水平スキャナ２３では、シフトレジスタ２３１から順次出力されるシフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４をサンプルホールドパルスとして用いるのではなく、シフトパルスＳＦＴＰ２３１〜ＳＦＴＰ２３４に同期して、互いに逆相のクロックＤＣＫＸ，ＤＣＫを交互に抜き取り、これらクロックＤＣＫＸ，ＤＣＫを位相調整回路を介してサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として用いるようにしている。これにより、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４のばらつきを抑えることができる。その結果、サンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４のばらつきに起因するゴーストを除去できる。
【００９４】
しかも、水平スキャナ２３においては、シフトレジスタ２３１のシフト動作の基準となる水平クロックＨＣＫＸ，ＨＣＫを抜き取ってサンプルホールドパルスとして用いるのではなく、水平クロックＨＣＫＸ，ＨＣＫに対して同じ周期でかつデューティ比の小さいクロックＤＣＫＸ，ＤＣＫを別途生成し、これらクロックＤＣＫＸ，ＤＣＫを抜き取ってサンプルホールドパルスＳＨＰ２３１〜ＳＨＰ２３４として用いるようにしているので、水平駆動の際に、サンプリングパルス相互間での完全ノンオーバーラップサンプリングを実現できることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができる。
【００９５】
なお、本実施形態では、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、ディジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するディジタルインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
また、本実施形態においては、各画素の表示エレメント（電気光学素子）として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス（ＥＬ：ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型ＥＬ表示装置など、水平駆動回路にクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置全般に適用可能である。
【００９６】
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
【００９７】
第２実施形態
図１６は、本発明の第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【００９８】
本第２の実施形態が上述した第１の実施形態と異なる点は、第１モニタ回路２４および第２モニタ回路２５の出力パルスをフィードバック制御回路２７に伝達するモニタラインを共通化せずに、個別の第１モニタラインＭＮＴＬ２１と第２モニタラインＭＮＴＬ２２を配線したことにある。
【００９９】
この場合、第１モニタ回路２４の出力が第１モニタラインＭＮＴＬ２１に接続され、第２モニタ回路２５の出力が第２モニタラインＭＮＴＬ２２に接続されている。
そして、第１モニタラインＭＮＴＬ２１はプルアップ抵抗Ｒ２１によりプルアップされており、他端側がバッファＢＦ２１を介してフィードバック制御回路２７の第１入力端子に接続されている。
同様に、第２モニタラインＭＮＴＬ２２はプルアップ抵抗Ｒ２２によりプルアップされており、他端側がバッファＢＦ２２を介してフィードバック制御回路２７の第２入力端子に接続されている。
【０１００】
本第２の実施形態によれば、上述した第１の実施形態の効果に加えて、第１モニタラインＭＮＴＬ２１と第２モニタラインＭＮＴＬ２２とを略同一長に配線として形成することが可能で、伝搬遅延差等によるモニタ誤差等を防止でき、より高精度なモニタリングを実現できる利点がある。
【０１０１】
第３実施形態
本第３の実施形態では、図１１または図１６の点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置（液晶プロジェクタ）の構成例について説明する。
【０１０２】
以上の第１および第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、投写型液晶表示装置（液晶プロジェクタ）の表示パネル、即ちＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）パネルとして用いることが可能である。
【０１０３】
図１７は、本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【０１０４】
本例に係る投写型液晶表示装置４０は、映像信号源（ＶＳＲＣ）４１、システムボード（ＳＹＳＢＲＤ）４２およびＬＣＤパネル（ＰＮＬ）４３を有する。
このシステム構成において、システムボード４２では、映像信号源４１から出力される映像信号に対して先述したサンプルホールドポジションの調整などの信号処理が行われる。システムボード４２には、図１１のタイミングジェネレータを含むフィードバック制御回路２７も搭載される。
そして、ＬＣＤパネル４３として、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置が用いられる。また、カラーの場合には、ＬＣＤパネル４３がＲ（赤），Ｇ（緑），Ｂ（青）にそれぞれ対応して設けられる。
【０１０５】
図１８は、投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
図１８の投写型カラー液晶表示装置の光学系４００において、光源４０１から発せられる白色光は、第１のビームスプリッタ４０２で特定の色成分、たとえば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ４０２を透過したＢの光成分は、ミラー４０３で光路が変更され、レンズ４０４を通してＢのＬＣＤパネル４０５Ｂに照射される。
第１のビームスプリッタ４０２で反射された光成分については、第２のビームスプリッタ４０６でたとえばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ４０６で反射されたＧの光成分は、レンズ４０７を通してＧのＬＣＤパネル４０５Ｇに照射される。
第２のビームスプリッタ４０６を透過したＲの光成分は、ミラー４０８，４０９で光路が変更され、レンズ４１０を通してＲのＬＣＤパネル４０５Ｒに照射される。
ＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂは各々、複数の画素がマトリクス状に配置されてなる第１の基板と、この第１の基板に対して所定の間隔をもって対向配置された第２の基板と、これら基板間に保持された液晶層と、各色に対応したフィルタ層とを有する。
これらＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム４１１で光合成される。そして、このクロスプリズム４１１から出射される合成光は、投射プリズム４１２によってスクリーン４１３に投射される。
【０１０６】
上記構成の投写型液晶表示装置において、ＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂとして、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を用い、たとえばＬＣＤパネル４０５Ｒ，４０５Ｂが第１スキャン動作（通常スキャン動作）を、ＬＣＤパネル４０５Ｇが第２スキャン動作（逆スキャン動作）を行うようにスキャン方向切替信号ＲＧＴがハイレベルでＬＣＤパネル４０５Ｒ，４０５Ｂに供給され、ローレベルでＬＣＤパネル４０５Ｇに供給される。
これにより、スキャン動作の左右反転時にクロックの位相が変化しても、いずれのＬＣＤパネル４０５Ｒ，４０５Ｇ，４０５Ｂの第１モニタ回路２４または第２モニタ回路２５から出力の位相のそろったパルスを得ることができる。
すなわち、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができ、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる。
また、本実施形態に係る液晶表示装置では水平駆動系において完全ノンオーバーラップサンプリングを実現していることから、オーバーラップサンプリングに起因する縦スジの発生を抑えることができるとともに、ゴーストマージンを上げることができるため、より高画質の画像表示を実現できる。
【０１０７】
なお、投写型液晶表示装置にはリアタイプとフロントタイプとがあり、一般的に、リアタイプの投写型液晶表示装置は動画用のプロジェクションＴＶとして、フロントタイプの投写型液晶表示装置はデータプロジェクタとして用いられているが、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置はいずれのタイプにも適用可能である。また、ここでは、カラーの投写型液晶表示装置に適用した場合を例に採って説明したが、モノクロの投写型液晶表示装置にも同様に適用可能である。
【０１０８】
【発明の効果】
以上説明したように、本発明によれば、スキャン方向反転においてクロックの位相が反転する水平スキャナにおいても、出力電位変化の位相が変化することがなく、いずれのスキャン方向で動作しても高い精度でモニタすることができる。したがって、画が半分ずれてしまうようなことがなく、精度の高い画像表示を実現できる利点がある。
【図面の簡単な説明】
【図１】一般的な点順次駆動方式を採用したアクティブマトリクス型液晶表示装置の構成を示す回路図である。
【図２】アクティブマトリクス型液晶表示装置の表示パネルの構成例を示すブロック図である。
【図３】水平クロックＨＣＫ，ＨＣＫＸとクロックＤＣＫ，ＤＣＫＸとのタイミング関係を示すタイミングチャートである。
【図４】図１の水平スキャナを中心とした動作を説明するための図である。
【図５】図１の水平スキャナを中心とした動作を説明するための波形図である。
【図６】図１の水平スキャナの課題を説明するための図である。
【図７】モニタ回路を設けた従来の液晶表示装置の構成例を示すブロック図である。
【図８】図７のモニタ回路と周辺の水平スキャナの一部の具体的な構成例を示す回路図である。
【図９】図８の回路の通常方向（図８中の左から右方向）にスキャンする場合の動作を説明するためのタイミングチャートである。
【図１０】図８の回路の逆方向（図８中の右から左方向）にスキャンする場合の動作、および課題を説明するためのタイミングチャートである。
【図１１】本発明の第１の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図１２】図１１のアクティブマトリクス型液晶表示装置の表示パネルの構成例を示すブロック図である。
【図１３】シフトレジスタのシフト段間に挿入される切替回路の構成例を示す回路図である。
【図１４】図１１の回路の通常スキャン動作を説明するためのタイミングチャートである。
【図１５】図１１の回路の逆スキャン動作を説明するためのタイミングチャートである。
【図１６】本発明の第２の実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図１７】本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【図１８】本発明に係る点順次駆動方式のアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
【符号の説明】
２０，２０Ａ…液晶表示装置、２１…有効画素部（ＰＸＬＰ）、２２…垂直スキャナ（ＶＳＣＮ）、２３…水平スキャナ（ＨＳＣＮ）、２４…第１モニタ回路（ＭＮＴ１）、２５…第２モニタ回路（ＭＮＴ２）、２６…クロック生成回路（ＧＥＮ）、２７…フィードバック制御回路（ＦＤＢＣＩＣ）、２８…プリチャージ回路（ＰＲＣＧ）、３０…表示パネル、４０…投写型液晶表示装置、４１…映像信号源（ＶＳＲＣ）、４２…システムボード（ＳＹＳＢＲＤ）、４３…ＬＣＤパネル（ＰＮＬ）４３、４００…光学系、４０１…光源、４０２…第１のビームスプリッタ、４０３，４０８，４０９…ミラー、４０４，４０７，４１０…レンズ、４０５Ｒ，４０５Ｇ，４０５Ｂ…ＬＣＤＦパネル、４０６…第２のビームスプリッタ、４１１…クロスプリズム、４１２…投射プリズム、４１３…スクリーン。
Claims (16)
- 複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、
第１電位に保持されたモニタラインと、
少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、
水平スキャナと、
第１モニタ回路と、
第２モニタ回路と、を有し、
上記水平スキャナは、
複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、
上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、
映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、
上記第１モニタ回路は、
上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、
上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、
上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、
上記第２モニタ回路は、
上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、
上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、
上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む
表示装置。 - 上記第１スキャン動作および上記第２スキャン動作は、水平スタートパルスを受けて開始され、当該水平スタートパルスは、上記第１スキャン動作時には上記シフトレジスタの初段シフト段に供給され、上記第２スキャン動作時には上記シフトレジスタの最終シフト段に供給され、上記第１モニタ回路および上記第２モニタ回路には供給されない
請求項１記載の表示装置。 - 上記第１モニタ回路は、上記水平スキャナの最終シフト段の配置位置の近傍に配置され、
上記第２モニタ回路は、上記水平スキャナの初段シフト段の配置位置の近傍に配置されている
請求項１記載の表示装置。 - 上記モニタラインは、上記第１モニタ回路と上記第２モニタ回路とで共用している
請求項１記載の表示装置。 - 上記モニタラインは、上記第１モニタ回路に接続された第１モニタラインと上記第２モニタ回路に接続された第２モニタラインとに個別に形成されている
請求項１記載の表示装置。 - 上記水平スキャナのシフトレジスタにおけるシフト段の数は偶数である
請求項１記載の表示装置。 - 上記制御回路で生成されたクロック信号および反転クロック信号に基づいて、当該クロック信号および反転クロック信号に対して周期が同じでかつデューティ比が小さい第２のクロック信号および第２の反転クロック信号を生成し、上記水平スキャナ、第１モニタ回路、および第２モニタ回路に供給するクロック生成手段を有し、
上記水平スキャナの第１スイッチ群の各スイッチ、上記第１モニタ回路の第３スイッチ、上記第２モニタ回路の第５スイッチは、上記クロック生成手段による２のクロック信号またたび第２の反転クロック信号を抜き取る
請求項１記載の表示装置。 - 上記画素の表示エレメントが液晶セルである
請求項１記載の表示装置。 - 第１電位に保持されたモニタラインと、
少なくとも水平走査の基準となる互いに逆相のクロック信号および反転クロック信号を生成し、かつ、上記モニタラインの電位変化をモニタし、当該電位変化のタイミングの変化に基づいて少なくとも上記クロック信号および反転クロック信号の生成タイミングを補正する制御回路と、
複数の画素が行列状に配置され、各画素列ごとに信号ラインが配線された画素部と、水平スキャナと、第１モニタ回路と、第２モニタ回路とを含む表示パネルと、
上記表示パネルに光を照射する照射手段と、
上記表示パネルを経た光をスクリーン上に投影する投影手段と、を有し、
上記表示パネルの水平スキャナは、
複数のシフト段が縦続接続され、切替信号に応じて初段から最終段に順にシフトする第１スキャン動作と最終段から初段に順にシフトする第２スキャン動作を切り替え可能で、上記第１スキャン動作時または第２スキャン動作時に、上記クロック信号および反転クロック信号に同期して各シフト段からシフトパルスを順次出力するシフトレジスタと、
上記シフトレジスタの対応するシフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号を交互に順次抜き取り、サンプルホールドパルスとして出力する第１のスイッチ群と、
映像信号を上記第１のスイッチ群の各スイッチによるサンプルホールドパルスに応答して順次サンプリングして上記画素部の対応する各信号ラインに供給する第２のスイッチ群と、を含み、
上記表示パネルの第１モニタ回路は、
上記第１スキャン動作時に、上記水平スキャナにおけるシフトレジスタの最終シフト段に接続され、当該最終シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、
上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記最終シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第３のスイッチと、
上記第３のスイッチによるサンプルホールドパルスに応答して上記モニタラインの電位を第２電位に設定する第４のスイッチと、を含み、
上記上記表示パネルの第２モニタ回路は、
上記第２スキャン動作時に、上記水平スキャナにおけるシフトレジスタの初段シフト段に接続され、当該初段シフト段による信号をシフトインすると、上記クロック信号および反転クロック信号に同期してシフトパルスを出力するシフト段と、
上記シフト段から出力される上記シフトパルスに応答して上記クロック信号および反転クロック信号のうち、上記初段シフト段が抜き取った信号と異なる信号を抜き取り、サンプルホールドパルスとして出力する第５のスイッチと、
上記第５のスイッチによるサンプルホールドパルスに応答して上記モニタラインのを第２電位に設定する第６のスイッチと、を含む
投射型表示装置。 - 上記第１スキャン動作および上記第２スキャン動作は、水平スタートパルスを受けて開始され、当該水平スタートパルスは、上記第１スキャン動作時には上記シフトレジスタの初段シフト段に供給され、上記第２スキャン動作時には上記シフトレジスタの最終シフト段に供給され、上記第１モニタ回路および上記第２モニタ回路には供給されない
請求項９記載の投射型表示装置。 - 上記第１モニタ回路は、上記水平スキャナの最終シフト段の配置位置の近傍に配置され、
上記第２モニタ回路は、上記水平スキャナの初段シフト段の配置位置の近傍に配置されている
請求項９記載の投射型表示装置。 - 上記モニタラインは、上記第１モニタ回路と上記第２モニタ回路とで共用している
請求項９記載の投射型表示装置。 - 上記モニタラインは、上記第１モニタ回路に接続された第１モニタラインと上記第２モニタ回路に接続された第２モニタラインとに個別に形成されている
請求項９記載の投射型表示装置。 - 上記水平スキャナのシフトレジスタにおけるシフト段の数は偶数である
請求項９記載の投射型表示装置。 - 上記制御回路で生成されたクロック信号および反転クロック信号に基づいて、当該クロック信号および反転クロック信号に対して周期が同じでかつデューティ比が小さい第２のクロック信号および第２の反転クロック信号を生成し、上記水平スキャナ、第１モニタ回路、および第２モニタ回路に供給するクロック生成手段を有し、
上記水平スキャナの第１スイッチ群の各スイッチ、上記第１モニタ回路の第３スイッチ、上記第２モニタ回路の第５スイッチは、上記クロック生成手段による２のクロック信号またたび第２の反転クロック信号を抜き取る
請求項９記載の投射型表示装置。 - 上記画素部の各画素の表示エレメントが液晶セルである
請求項９記載の投射型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054632A JP3852418B2 (ja) | 2003-02-28 | 2003-02-28 | 表示装置および投射型表示装置 |
| US10/781,782 US7151538B2 (en) | 2003-02-28 | 2004-02-20 | Display device and projection type display device |
| TW093104943A TWI252459B (en) | 2003-02-28 | 2004-02-26 | Display device and projection type display device |
| CNB2004100326271A CN100365694C (zh) | 2003-02-28 | 2004-02-27 | 显示器件和投影型显示器件 |
| KR1020040013430A KR101019591B1 (ko) | 2003-02-28 | 2004-02-27 | 표시장치 및 투사형 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054632A JP3852418B2 (ja) | 2003-02-28 | 2003-02-28 | 表示装置および投射型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004264579A true JP2004264579A (ja) | 2004-09-24 |
| JP3852418B2 JP3852418B2 (ja) | 2006-11-29 |
Family
ID=33118916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003054632A Expired - Fee Related JP3852418B2 (ja) | 2003-02-28 | 2003-02-28 | 表示装置および投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852418B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114625A (ja) * | 2005-10-21 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
-
2003
- 2003-02-28 JP JP2003054632A patent/JP3852418B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114625A (ja) * | 2005-10-21 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3852418B2 (ja) | 2006-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492342B2 (en) | Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus | |
| JP4152627B2 (ja) | ドット反転方式の液晶パネルの駆動方法及びその装置 | |
| KR101019591B1 (ko) | 표시장치 및 투사형 표시장치 | |
| JP2010181506A (ja) | 集積回路装置、電気光学装置及び電子機器 | |
| JP4055536B2 (ja) | 表示装置およびその制御方法、並びに投写型表示装置 | |
| KR20080088426A (ko) | 전기 광학 장치, 그 구동 방법 및 전자 기기 | |
| JP7114875B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
| US20020149558A1 (en) | Display device and its driving method, and projection-type display device | |
| US20050162368A1 (en) | Display and projection type display | |
| WO2005013252A1 (ja) | 表示装置およびその駆動方法 | |
| JP3852418B2 (ja) | 表示装置および投射型表示装置 | |
| JP3788435B2 (ja) | 表示装置および投射型表示装置 | |
| JP3852417B2 (ja) | 表示装置および投射型表示装置 | |
| JP5035165B2 (ja) | 表示駆動装置及び表示装置 | |
| JPH07294882A (ja) | アクティブマトリクス表示装置 | |
| JP2002072987A (ja) | 表示装置およびその駆動方法、ならびに投写型表示装置 | |
| JP4552595B2 (ja) | 電気光学装置、その画像信号処理方法および電子機器 | |
| JP6357789B2 (ja) | 電気光学装置および電気光学装置の駆動方法 | |
| JP2006084681A (ja) | 表示装置 | |
| JP2006227468A (ja) | 電気光学装置および電子機器 | |
| JP2006195387A (ja) | 電気光学装置および電子機器 | |
| JP4784620B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| JP2003058118A (ja) | 液晶パネルのプリチャージ駆動方法、および電子機器 | |
| TW200415398A (en) | Timing adjustment circuit, drive circuit, electro-optic device and electronic equipment | |
| JPH08227065A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |