JP2004247917A - 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 - Google Patents
同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 Download PDFInfo
- Publication number
- JP2004247917A JP2004247917A JP2003034991A JP2003034991A JP2004247917A JP 2004247917 A JP2004247917 A JP 2004247917A JP 2003034991 A JP2003034991 A JP 2003034991A JP 2003034991 A JP2003034991 A JP 2003034991A JP 2004247917 A JP2004247917 A JP 2004247917A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- station
- circuit
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】同時双方向伝送回路は、外部入力される遅延設定値により設定された遅延量だけ自局の送信信号を遅延させて出力する遅延回路100と、遅延回路100から出力された自局の送信信号を用いて、自局の同時双方向伝送回路と伝送路との接続点での自局の送信信号を擬似的に生成して出力する擬似送信回路102と、擬似送信回路102から出力された自局の送信信号と対向局からの受信信号の位相を比較し、該位相比較結果を出力する位相比較回路102と、位相調整時に、遅延回路100に出力する遅延設定値を変化させ、変化させた遅延設定値と位相比較回路102から出力された位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように遅延調整値を調整する遅延調整回路103とを有している。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法に関する。
【0002】
【従来の技術】
同時双方向伝送システムは、同一の伝送路の両端に接続された同時双方向伝送回路間で、該伝送路を介して自局の送信信号および対向局からの受信信号を同時に送受信するシステムである(例えば、特許文献1参照)。
【0003】
この種の同時双方向伝送システムは、複数の信号を送受信する半導体集積回路(以下、LSIと称する)間の信号伝送に必要とされる伝送路の数を削減することができるため、LSIに特に有効に適用される。
【0004】
【特許文献1】
特開2002−314515号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来の同時双方向伝送システムにおいては、対向局から伝送路を介して自局に送信されてくる受信信号の波形は、伝送路の損失によって波形鈍りが生じる。この対向局からの受信信号の波形と自局の送信信号の波形の遷移タイミング(信号が“0”から“1”に遷移するタイミング、または“1”から“0”に遷移するタイミング)が重なると、遷移時間の違いにより、データパターンによって対向局からの受信信号の波形にノイズ状の電圧変動が現れる。
【0006】
そのため、LSIとしての同時双方向伝送回路や伝送路の特性ばらつきやノイズにより、受信信号の遷移タイミングに時間的変動が生じ、動作速度の上限が低くなったり、データ化けの原因となったりすることがあった。
【0007】
そこで、本発明の目的は、高速伝送を行う場合でも安定した伝送を行うことができる同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために本発明の同時双方向伝送システムは、
同一の伝送路の両端に配置された同時双方向伝送回路の各々が前記伝送路に接続された送信回路および受信回路を有し、前記同時双方向伝送回路間で前記送信回路および前記受信回路により前記伝送路を介して送信信号および受信信号を同時に送受信する同時双方向伝送システムにおいて、
前記同時双方向伝送回路の少なくとも一方は、
前記送信回路の前段に配置され、外部入力される遅延設定値により設定された遅延量だけ自局の送信信号を遅延させて出力する遅延回路と、
前記遅延回路から出力された自局の送信信号に対して前記送信回路と同一の処理を施すことにより、自局と前記伝送路との接続点での自局の送信信号を擬似的に生成して出力する擬似送信回路と、
前記擬似送信回路から出力された自局の送信信号と前記受信回路から出力された対向局からの受信信号の位相を比較し、該位相比較結果を出力する位相比較回路と、
位相調整時に、前記遅延回路に出力する前記遅延設定値を変化させ、変化させた前記遅延設定値と前記位相比較回路から出力された前記位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように前記遅延調整値を調整する遅延調整回路とを有することを特徴とするものである。
【0009】
この構成によれば、自局の送信信号に遅延を与えることとし、その遅延量を自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように調整しているため、送受信波形の遷移タイミングが重なることを回避することが可能となる。
【0010】
また、前記位相比較回路は、前記擬似送信回路から出力された自局の送信信号のエッジを用いて前記受信回路から出力された対向局からの受信信号をラッチしたものを前記位相比較結果として出力するか、または前記受信回路から出力された対向局からの受信信号のエッジを用いて前記擬似送信回路から出力された自局の送信信号をラッチしたものを前記位相比較結果として出力することとしても良い。
【0011】
また、前記遅延調整回路は、位相調整時に、前記遅延回路に出力する前記遅延設定値を“0”から徐々に大きくし、前記位相比較回路から出力された前記位相比較結果が変化を開始した時点の前記遅延設定値と当該変化状態が元の状態に戻った時点の前記遅延設定値との中間値に前記遅延設定値を調整することとしても良い。
【0012】
上記目的を達成するために本発明の同時双方向伝送システムにおける送受信波形の位相差調整方法は、
同一の伝送路の両端に接続された同時双方向伝送回路間で前記伝送路を介して送信信号および受信信号を同時に送受信する同時双方向伝送システムにおける送受信波形の位相差調整方法において、
前記同時双方向伝送回路の一方にて、
自局と前記伝送路との接続点に自局の送信信号が達する前段で、該自局の送信信号を遅延設定値により設定された遅延量だけ遅延させる第1のステップと、
前記第1のステップにて遅延した自局の送信信号を用いて、自局と前記伝送路との接続点での自局の送信信号を擬似的に生成する第2のステップと、
前記第2のステップにて擬似的に生成された自局の送信信号と対向局からの受信信号の位相を比較する第3のステップと、
前記遅延設定値を変化させ、変化させた前記遅延設定値と前記第3のステップにおける位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように前記遅延調整値を調整する第4のステップとを実行することを特徴とするものである。
【0013】
また、前記第3のステップでは、前記第2のステップにて擬似的に生成された自局の送信信号のエッジを用いて対向局からの受信信号をラッチしたものを前記位相比較結果とするか、または対向局からの受信信号のエッジを用いて前記第2のステップにて擬似的に生成された自局の送信信号をラッチしたものを前記位相比較結果とすることとしても良い。
【0014】
また、前記第4のステップでは、前記遅延設定値を“0”から徐々に大きくし、前記位相比較結果が変化を開始した時点の前記遅延設定値と当該変化状態が元の状態に戻った時点の前記遅延設定値との中間値に前記遅延設定値を調整することとしても良い。
【0015】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【0016】
図1は、本発明の一実施形態の同時双方向伝送システムを示すブロック図である。
【0017】
図1を参照すると、本発明の一実施形態の同時双方向伝送システムは、n本のデータ信号線3および2本のストローブ信号線4の両端に接続された同時双方向伝送回路1,2を有しており、同時双方向伝送回路1,2間では、nビット幅のデータ信号をn本のデータ信号線3を介して同時に送受信するとともに、正補2種のストローブ信号を2本のストローブ信号線4を介して同時に送受信する。なお、n本のデータ信号線3と2本のストローブ信号線4は等長配線とする。
【0018】
同時双方向伝送回路1,2は、データ信号についての内部構成要素として、自局のデータ信号をデータ信号線3を介して対向局に送信する送信回路10,20と、自局のデータ信号と対向局からデータ信号線3を介して送信されてきたデータ信号とが合成された合成信号を受信し、受信した合成信号のうち対向局からのデータ信号のみを抽出して出力する受信回路11,21と、自局のデータ信号と対向局からのデータ信号との位相差調整を行う出力遅延調整回路15,25と、をそれぞれn個づつ有している。
【0019】
さらに、同時双方向伝送回路1,2は、ストローブ信号についての内部構成要素として、自局のストローブ信号をストローブ信号線4を介して対向局に送信する送信回路12,22と、自局のストローブ信号と対向局からストローブ信号線4を介して送信されてきたストローブ信号とが合成された合成信号を受信し、受信した合成信号のうち対向局からのストローブ信号のみを抽出して出力する受信回路13,23と、自局のストローブ信号と対向局からのストローブ信号との位相差調整を行う出力遅延調整回路16,26と、をそれぞれ2個づつ有している。
【0020】
その他、同時双方向伝送回路1,2は、データ信号についてのFF(Flip Flop)17,27をn個づつ有し、ストローブ信号についてのFF18,28を2個づつ有し、ストローブ信号を書込みクロックとしてデータ信号を書込むFIFO(First−In First−Out)14,24をn個づつ有している。
【0021】
図2は、図1に示した出力遅延調整回路15,16,25,26の一構成例を示すブロック図である。
【0022】
図2を参照すると、出力遅延調整回路15,16,25,26は、遅延回路100と、擬似送信回路101と、位相比較回路(FF)102と、遅延調整回路103とを有している。
【0023】
遅延回路100は、外部入力される遅延量設定値により遅延量が可変し、遅延量設定値により設定された遅延量だけ自局の送信信号を遅延させて出力する。なお、遅延回路100は、その遅延量の最大値を、対向局からの受信信号の遷移部分を必ず含むように伝送クロックの1周期分よりも大きくすることができる。
【0024】
擬似送信回路101は、送信回路10,12,20,22の代わりに設けられたものであり、遅延回路100から出力された自局の送信信号に対し、送信回路10,12,20,22と同様の処理を施すことにより自局の同時双方向伝送回路1,2と伝送路(データ信号線3、ストローブ信号線4)との接続点(D1点、S1点、D2点、S2点)での自局の送信信号を擬似的に生成して出力する。
【0025】
本来、同時双方向伝送回路1,2では、自局の送信信号と対向局からの受信信号の位相差調整を行う場合、自局の同時双方向伝送回路1,2と伝送路との接続点での位相差について調整を行うべきである。しかしながら、この接続点に出力遅延調整回路15,16,25,26を組み込むことは、信号電圧レベルが内部論理回路と異なる等の理由により一般にできない。
【0026】
そのため、本発明では、自局の同時双方向伝送回路1,2と伝送路との接続点での位相差について調整を行う代わりに、出力遅延調整回路15,16,25,26内の擬似送信回路101にて擬似的に生成された自局の送信信号と受信回路11,13,21,23から出力された対向局からの受信信号との位相差について調整を行うこととしている。
【0027】
位相比較回路102は、FFで構成され、擬似送信回路101から出力された自局の送信信号と受信回路11,13,21,23から出力された対向局からの受信信号の位相を比較し、その位相比較結果を出力する。なお、位相比較回路102は、擬似送信回路101から出力された自局の送信信号のエッジを用いて対向局からの受信信号をラッチしたものを位相比較結果として出力するか、あるいは対向局からの受信信号のエッジを用いて擬似送信回路101から出力された自局の送信信号をラッチしたものを位相比較結果として出力する。
【0028】
遅延調整回路103は、位相調整時に、遅延回路100に出力する遅延設定値を変化させ、変化させた遅延設定値と位相比較回路102から出力された位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように遅延調整値を調整する。
【0029】
以下、図1および図2に示した同時双方向伝送システムにおける送受信波形の位相差調整方法について説明する。ここでは、同時双方向伝送回路1側でデータ信号の送受信波形の位相差を調整する場合の位相差調整方法について説明する。
【0030】
図3は、図1および図2に示した同時双方向伝送システムにおける送受信波形の位相差調整方法を説明するタイムチャートであり、(a)は同時双方向伝送回路1側でのデータ信号の位相差調整中に送受信波形の遷移タイミングが重なった場合の波形のタイムチャート、(b)は同時双方向伝送回路1側でのデータ信号の位相差調整後の波形のタイムチャートである。
【0031】
位相差調整時には、同時双方向伝送回路1,2の送信回路10,20では、“0”と“1”のデータ信号を繰返し同時に送信する。
【0032】
このとき、対向局となる同時双方向伝送回路2の送信回路20から出力された受信信号は、同時双方向伝送回路2とデータ信号線3との接続点D2では損失も遅延も殆ど無い状態であるが、データ信号線3を経て同時双方向伝送回路1とデータ信号線3との接続点D1に到達した時点ではデータ信号線3の損失のために波形鈍りや伝播遅延を伴った状態になっている。
【0033】
一方、自局となる同時双方向伝送回路1の送信回路10から出力された送信信号は、同時双方向伝送回路1とデータ信号線3との接続点D1では損失も遅延も殆ど無い状態になっている。
【0034】
同時双方向伝送回路1とデータ信号線3との接続点D1では、送信回路10の出力である自局の送信信号と同時双方向伝送回路2の送信回路20の出力である対向局からの受信信号とが合成され、その合成信号が同時双方向伝送回路1の受信回路11にて受信され、受信回路11では、接続点D1での合成信号のうち対向局からの受信信号のみを抽出して出力遅延調整回路15に出力する。
【0035】
例えば、図3(a)に示すように、接続点D1において、送信回路10の出力である自局の送信信号と、送信回路20の出力である対向局からの受信信号の波形の遷移タイミングが重なった場合、FIFO14に入力される受信データの波形は、LSI(同時双方向伝送回路1,2)やデータ信号線3の特性ばらつきやノイズによる影響が非常に大きくなる。
【0036】
ここで、遅延調整回路103は、遅延回路100に出力する遅延設定値を初期値“0”から徐々に大きくしていく。すると、図4に示すように、位相比較回路102から出力された位相比較結果には、“0”から変化を開始する点と、当該変化状態から元の状態“0”に戻る点の2つの変化点が現れる。2つの変化点における遅延設定値をそれぞれA,Bとすると、遅延量設定値がAからBの間にある時は、接続点D1において自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重なる時であると考えられる。
【0037】
そのため、遅延調整回路103は、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように、遅延設定値を遅延設定値A,Bの中間値に調整する。例えば、遅延設定値A=0.4T、遅延設定値B=1.4Tである場合、遅延設定値A,Bの中間値は、(0.4T+1.4T)/2=0.9Tとなる。
【0038】
その後、遅延調整回路103は、上記で調整した遅延設定値を遅延回路100に出力し、データ信号の送受信波形の位相差調整が完了する。
【0039】
以降、図3(b)に示すように、同時双方向伝送回路1では、自局の送信信号を上記で調整した遅延量だけ遅延させることで、同時双方向伝送回路1とデータ信号線3との接続点D1において送受信波形の遷移タイミングが重なることを回避することができる。それにより、FIFO14に入力される受信データの波形は、LSI(同時双方向伝送回路1,2)やデータ信号線3の特性ばらつきやノイズによる影響が小さくなる。
【0040】
なお、本実施形態においては、同時双方向伝送回路2側で上記と同様にデータ信号の位相差調整を行っても同様の効果が得られるが、同時双方向伝送回路1,2のいずれか一方でデータ信号の位相差調整を行うことのみで、同時双方向伝送回路1,2の双方でデータ信号の送受信波形の遷移タイミングが重なることを回避できる。すなわち、同時双方向伝送回路1,2のいずれか一方にのみデータ信号の出力遅延回路を設けて位相差調整を行っても、同時双方向伝送回路1,2の双方でデータ信号の送受信波形の遷移タイミングが重なることを回避できる。
【0041】
また、本実施形態においては、データ信号の送受信波形の位相差調整方法について説明したが、ストローブ信号の送受信波形の位相差を調整する場合も、同時双方向伝送回路1,2のいずれか一方で上記と同様にストローブ信号の位相差調整を行うことのみで、同時双方向伝送回路1,2の双方でストローブ信号の送受信波形の遷移タイミングが重なることを回避できる。すなわち、同時双方向伝送回路1,2のいずれか一方にのみストローブ信号の出力遅延回路を設けて位相差調整を行っても、同時双方向伝送回路1,2の双方でストローブ信号の送受信波形の遷移タイミングが重なることを回避できる。
【0042】
また、本実施形態においては、出力遅延回路15,16,25,26の構成は図2の構成に限定されず、図5のような構成にすることが可能である。
【0043】
図5に示した出力遅延調整回路15,16,25,26は、図2の構成に対して、遅延調整回路103を取り除き、遅延量設定値入力と位相比較結果出力を外部に引き出した点が異なる。
【0044】
この場合、出力遅延調整回路15,16,25,26の外部で位相差調整機能を実現しなければならないが、本発明に含まれない他の機能、例えば、遅延回路100の遅延量を手動で設定する機能、ビット間スキューを調整する機能などを自由に拡張することができるという利点がある。
【0045】
【発明の効果】
以上説明したように本発明においては、自局の送信信号に遅延を与えることとし、その遅延量を自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように調整しているため、送受信波形の遷移タイミングが重なることを回避することができる。
【0046】
したがって、LSIとしての同時双方向伝送回路や伝送路の特性ばらつきやノイズによる受信信号の時間的変動を抑えることができ、それにより、高速伝送でも安定した伝送を行うことができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態の同時双方向伝送システムを示すブロック図である。
【図2】図1に示した出力遅延調整回路の一構成例を示すブロック図である。
【図3】図1および図2に示した同時双方向伝送システムにおける送受信波形の位相差調整方法を説明するタイムチャートであり、(a)は同時双方向伝送回路1側でのデータ信号の位相差調整中に送受信波形の遷移タイミングが重なった場合の波形のタイムチャート、(b)は同時双方向伝送回路1側でのデータ信号の位相差調整後の波形のタイムチャートである。
【図4】図2に示した遅延調整回路における遅延量設定値の調整方法を説明する図である。
【図5】
図1に示した出力遅延調整回路の他の構成例を示すブロック図である。
【符号の説明】
1,2 同時双方向伝送回路
3 データ信号線
4 ストローブ信号線
10,12,20,22 送信回路
11,13,21,23 受信回路
14,24 FIFO
15,16,25,26 出力遅延調整回路
17,18,27,28 FF
100 遅延回路
101 擬似送信回路
102 位相比較回路(FF)
103 遅延調整回路
Claims (6)
- 同一の伝送路の両端に配置された同時双方向伝送回路の各々が前記伝送路に接続された送信回路および受信回路を有し、前記同時双方向伝送回路間で前記送信回路および前記受信回路により前記伝送路を介して送信信号および受信信号を同時に送受信する同時双方向伝送システムにおいて、
前記同時双方向伝送回路の少なくとも一方は、
前記送信回路の前段に配置され、外部入力される遅延設定値により設定された遅延量だけ自局の送信信号を遅延させて出力する遅延回路と、
前記遅延回路から出力された自局の送信信号に対して前記送信回路と同一の処理を施すことにより、自局と前記伝送路との接続点での自局の送信信号を擬似的に生成して出力する擬似送信回路と、
前記擬似送信回路から出力された自局の送信信号と前記受信回路から出力された対向局からの受信信号の位相を比較し、該位相比較結果を出力する位相比較回路と、
位相調整時に、前記遅延回路に出力する前記遅延設定値を変化させ、変化させた前記遅延設定値と前記位相比較回路から出力された前記位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように前記遅延調整値を調整する遅延調整回路とを有することを特徴とする同時双方向伝送システム。 - 前記位相比較回路は、前記擬似送信回路から出力された自局の送信信号のエッジを用いて前記受信回路から出力された対向局からの受信信号をラッチしたものを前記位相比較結果として出力するか、または前記受信回路から出力された対向局からの受信信号のエッジを用いて前記擬似送信回路から出力された自局の送信信号をラッチしたものを前記位相比較結果として出力することを特徴とする、請求項1に記載の同時双方向伝送システム。
- 前記遅延調整回路は、位相調整時に、前記遅延回路に出力する前記遅延設定値を“0”から徐々に大きくし、前記位相比較回路から出力された前記位相比較結果が変化を開始した時点の前記遅延設定値と当該変化状態が元の状態に戻った時点の前記遅延設定値との中間値に前記遅延設定値を調整することを特徴とする、請求項2に記載の同時双方向伝送システム。
- 同一の伝送路の両端に接続された同時双方向伝送回路間で前記伝送路を介して送信信号および受信信号を同時に送受信する同時双方向伝送システムにおける送受信波形の位相差調整方法において、
前記同時双方向伝送回路の一方にて、
自局と前記伝送路との接続点に自局の送信信号が達する前段で、該自局の送信信号を遅延設定値により設定された遅延量だけ遅延させる第1のステップと、
前記第1のステップにて遅延した自局の送信信号を用いて、自局と前記伝送路との接続点での自局の送信信号を擬似的に生成する第2のステップと、
前記第2のステップにて擬似的に生成された自局の送信信号と対向局からの受信信号の位相を比較する第3のステップと、
前記遅延設定値を変化させ、変化させた前記遅延設定値と前記第3のステップにおける位相比較結果との関係に基づいて、自局の送信信号の波形と対向局からの受信信号の波形の遷移タイミングが重ならないように前記遅延調整値を調整する第4のステップとを実行することを特徴とする同時双方向伝送システムにおける送受信波形の位相差調整方法。 - 前記第3のステップでは、前記第2のステップにて擬似的に生成された自局の送信信号のエッジを用いて対向局からの受信信号をラッチしたものを前記位相比較結果とするか、または対向局からの受信信号のエッジを用いて前記第2のステップにて擬似的に生成された自局の送信信号をラッチしたものを前記位相比較結果とすることを特徴とする、請求項4に記載の同時双方向伝送システムにおける送受信波形の位相差調整方法。
- 前記第4のステップでは、前記遅延設定値を“0”から徐々に大きくし、前記位相比較結果が変化を開始した時点の前記遅延設定値と当該変化状態が元の状態に戻った時点の前記遅延設定値との中間値に前記遅延設定値を調整することを特徴とする、請求項5に記載の同時双方向伝送システムにおける送受信波形の位相差調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034991A JP3601601B2 (ja) | 2003-02-13 | 2003-02-13 | 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034991A JP3601601B2 (ja) | 2003-02-13 | 2003-02-13 | 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247917A true JP2004247917A (ja) | 2004-09-02 |
JP3601601B2 JP3601601B2 (ja) | 2004-12-15 |
Family
ID=33020534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003034991A Expired - Lifetime JP3601601B2 (ja) | 2003-02-13 | 2003-02-13 | 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3601601B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340037A (ja) * | 2005-06-02 | 2006-12-14 | Alaxala Networks Corp | 信号伝送回路およびその調整方法 |
-
2003
- 2003-02-13 JP JP2003034991A patent/JP3601601B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340037A (ja) * | 2005-06-02 | 2006-12-14 | Alaxala Networks Corp | 信号伝送回路およびその調整方法 |
JP4648095B2 (ja) * | 2005-06-02 | 2011-03-09 | アラクサラネットワークス株式会社 | 信号伝送回路およびその調整方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3601601B2 (ja) | 2004-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7249290B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
US8686773B1 (en) | In-system margin measurement circuit | |
JP4040953B2 (ja) | 同期式半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
US6334163B1 (en) | Elastic interface apparatus and method therefor | |
CA2365288C (en) | Dynamic wave-pipelined interface apparatus and methods therefor | |
JP4998699B2 (ja) | 半導体装置、及び通信制御方法 | |
JP4930593B2 (ja) | データ転送装置およびデータ転送方法 | |
US6504790B1 (en) | Configurable DDR write-channel phase advance and delay capability | |
US7720107B2 (en) | Aligning data in a wide, high-speed, source synchronous parallel link | |
US7894537B2 (en) | Adaptive data alignment | |
US7242737B2 (en) | System and method for data phase realignment | |
US7793021B2 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
JP3601601B2 (ja) | 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 | |
JP2005294947A (ja) | 出力バッファ回路および半導体集積回路 | |
KR20030073870A (ko) | 반도체 메모리에 사용되는 데이터 출력 구동 장치 | |
Sawyer | Source-synchronous serialization and deserialization (up to 1050 Mb/s) | |
US6747490B1 (en) | Sampling pulse generation | |
US7249273B2 (en) | Synchronized serial interface | |
JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
JP3868776B2 (ja) | 双方向データ送受信方法及びシステム | |
US10090995B2 (en) | Method and device for improving synchronization in a communications link | |
JP5315882B2 (ja) | 半導体装置及び通信方法 | |
KR101550801B1 (ko) | 데이터 신호 수신기, 이를 포함하는 송/수신 시스템 및 데이터 신호 수신 방법 | |
KR20070042699A (ko) | 클럭 발생 장치 | |
JP2001339377A (ja) | 位相調整回路および位相調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091001 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111001 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121001 |