JP2004247669A - Semiconductor device mounting structure - Google Patents
Semiconductor device mounting structure Download PDFInfo
- Publication number
- JP2004247669A JP2004247669A JP2003038229A JP2003038229A JP2004247669A JP 2004247669 A JP2004247669 A JP 2004247669A JP 2003038229 A JP2003038229 A JP 2003038229A JP 2003038229 A JP2003038229 A JP 2003038229A JP 2004247669 A JP2004247669 A JP 2004247669A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor device
- heat
- semiconductor chip
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ヒートシンクの一面に搭載された半導体チップをリードと電気的に接続したものを樹脂でモールドしてなる半導体装置を備え、リードが基板に接続された状態で半導体装置が基板に搭載されており、さらに、半導体装置および基板がケースに収納されている実装構造に関する。
【0002】
【従来の技術】
近年、電子装置の小型化・高集積化に伴い、1デバイス当たりの発熱量が増大し、熱設計が問題となっている。そこで、半導体チップの熱をヒートシンクで放熱させる半導体装置が提案されている(例えば、特許文献1参照)。
【0003】
このような半導体装置の基板およびケースへの実装構造について一般的な断面構成を図6に示す。
【0004】
半導体装置900においては、ヒートシンク10の一面11に半導体チップ20が搭載されており、半導体チップ20とリード30とがワイヤ40を介して電気的に接続されている。そして、ヒートシンク10、半導体チップ20およびリード30がモールド樹脂50によって包み込まれるように封止されている。
【0005】
ここで、ヒートシンク10における一面11(すなわち、チップ搭載面)とは反対側の他面12が、モールド樹脂50から露出した形となっており、半導体チップ20の熱はヒートシンク10の他面12から外部へ放熱可能となっている。
【0006】
なお、このヒートシンク10の他面12は完全にモールド樹脂50から露出していなくても良く、当該他面12を覆うモールド樹脂50の厚さが薄くなっている構成でも良い。この場合も、ヒートシンク10の他面12から放熱可能となる。
【0007】
そして、このような半導体装置900は、図6に示すように、モールド樹脂50から露出するリード30をプリント基板100にはんだ60を介して接続した状態で、プリント基板100に搭載されるとともに、ケース200に収納される。
【0008】
これにより、半導体チップ20からの熱はヒートシンク10の他面12から外部へ放熱される。このとき、はんだ等を介してヒートシンク10の他面12を、プリント基板100に接続させ、ヒートシンク10からプリント基板100へ放熱させることもできる。
【0009】
【特許文献1】
特開平5−82672号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体装置の実装構造では、半導体チップ20の放熱経路はヒートシンク10の片面側のみであるため、放熱性に限界がある。
【0011】
この問題に対しては、図7に示すように、ヒートシンク10に搭載された半導体チップ20の上面に第2のヒートシンク10’を搭載し、ヒートシンク10、10’によって半導体チップ20を挟んだ構成の半導体装置910が考えられる。
【0012】
これによれば、半導体チップ20からの熱は下側のヒートシンク10の他面12からはんだ60を介してプリント基板100に放熱されるとともに、上側のヒートシンク10’がケース200にゲルやはんだ等の接続部材70で接続されているため、半導体チップ20の熱は上側のヒートシンク10’を介してケース200へ放熱される。
【0013】
しかし、このようなヒートシンク10、10’によって半導体チップ20の両面を挟んだ構成では、半導体チップ20の上面においてヒートシンク10’に挟まれた部分では、ワイヤ等によるリードとの電気的な接続が必要な場合には、その接続を行うことができない。
【0014】
また、上側のヒートシンク10’によって半導体チップ20が押さえつけられた形となっているため、半導体チップ20に応力が加わり、電気特性の異常が発生したり、半導体チップ20にクラックが発生したりするという恐れがある。
【0015】
そこで、本発明は上記問題に鑑み、ヒートシンクに半導体チップを搭載し樹脂でモールドしてなる半導体装置を基板に搭載し、これら半導体装置および基板をケースに収納してなる実装構造において、半導体チップの電気的な接続に対する制約や半導体チップに余分な応力を印加させることなく、放熱性を向上できるようにすることを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、ヒートシンク(10、80)と、ヒートシンクの一面(11、81)に搭載された半導体チップ(20)と、半導体チップと電気的に接続されたリード(30)と、ヒートシンク、半導体チップおよびリードを包み込むように封止するモールド樹脂(50)とを有し、ヒートシンクにおける一面とは反対側の他面(12、82)から放熱可能となっている半導体装置(S1、S2、S3)を備えており、リードが基板(100)に接続された状態で半導体装置が基板に搭載されており、さらに、半導体装置および基板がケース(200)に収納されている半導体装置の実装構造において、半導体装置におけるモールド樹脂のうちヒートシンクの一面側に位置する端面(51)は、基板およびケースのどちらか一方に接触していることを特徴とする。
【0017】
それによれば、半導体チップにおいてヒートシンクに接する面とは反対側の面は、ヒートシンクで押さえられず解放された形となる。つまり、半導体チップの片面は解放されているので、その片面において自由に電気的な接続を行うことができ、また、余分な応力もかからない。
【0018】
そして、本発明では、モールド樹脂から露出するヒートシンクの他面から放熱が可能である。さらに、モールド樹脂においてヒートシンクの他面側とは反対側に位置する端面を基板かケースのどちらかに接触させているため、半導体チップの熱は、直接もしくはヒートシンクを介してモールド樹脂へ伝わり、基板もしくはケースへ放熱される。
【0019】
このように、本発明の実装構造によれば、従来の片面でのヒートシンク放熱に対して、半導体チップをヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。よって、半導体チップの電気的な接続に対する制約や半導体チップに余分な応力を印加させることなく、放熱性を向上させることができる。
【0020】
ここで、請求項2に記載の発明のように、ヒートシンク(10、80)の他面(12、82)が、基板(100)に対面している場合には、半導体装置(S1、S2)におけるモールド樹脂(50)のうちヒートシンクの一面側に位置する端面(51)はケース(200)に接触しているものにできる。
【0021】
また、これとは逆に、請求項3に記載の発明のように、ヒートシンク(10)の他面(12)が、ケース(200)に対面している場合には、半導体装置(S3)におけるモールド樹脂(50)のうちヒートシンクの一面側に位置する端面(51)は基板(100)に接触しているものにできる。
【0022】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0023】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一の部分には、図中、同一符号を付してある。
【0024】
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の実装構造の概略断面構成を示す図である。まず、半導体装置S1について述べる。
【0025】
ヒートシンク10は、Cu、Al、Fe等の熱伝導性の良い金属材料をプレスや切削加工によって板形状としたものである。ヒートシンク10の一面11は、チップ搭載面として構成されており、その一面11の中央部には、シリコン等の半導体に種々の電気素子を形成してなる半導体チップ20が搭載されている。
【0026】
この半導体チップ20の周囲には、複数本のリード30が配設されている。これらリード30はCuや42アロイ等からなるものである。これら半導体チップ20と各リード30とはAuやAl等からなるワイヤ40によって結線され、電気的に接続されている。このワイヤ40はワイヤボンディングによって形成することができる。
【0027】
そして、これらヒートシンク10、半導体チップ20、リード30の一部およびワイヤ40は、図1に示すように、モールド樹脂50によって包み込まれるように封止されている。このモールド樹脂50はエポキシ樹脂等からなる。
【0028】
ここで、ヒートシンク10における一面11とは反対側の他面12が、モールド樹脂50から露出しており、ヒートシンク10の他面12から外部への放熱が可能となっている。
【0029】
なお、このヒートシンク10の他面12は完全にモールド樹脂50から露出していなくても良く、当該他面12を覆うモールド樹脂50の厚さが薄くなっている構成でも良い。この場合も、ヒートシンク10の他面12から放熱可能となる。
【0030】
このような半導体装置S1は、ヒートシンク10の一面11に半導体チップ20を搭載し、リード30と半導体チップ20とをワイヤボンディングを行ってワイヤ40にて接続した後、樹脂成形することでモールド樹脂50による封止を行うことにより製造可能である。
【0031】
そして、この半導体装置S1は、図1に示すような形でプリント基板100に実装される。すなわち、プリント基板100上に半導体装置S1を搭載し、モールド樹脂50から露出するリード30をプリント基板100にはんだ60を介して接続する。
【0032】
さらに、このプリント基板100は、AlやFe等の金属からなるケース200に固定され収納される。ここで、ケース200の蓋部210をかぶせるときに、半導体装置S1におけるモールド樹脂50のうちヒートシンク10の一面11側に位置する端面51を、シリコンゲル等のゲルや接着剤等の接続部材70によって蓋部210に接続する。
【0033】
こうして、本実装構造では、ヒートシンク10の他面12がプリント基板100に対面しており、半導体装置S1におけるモールド樹脂50のうちヒートシンク10の一面11側に位置する端面51が、接続部材70を介してケース200(ケースの蓋部210)に接触した構成となる。
【0034】
なお、半導体装置S1の上下の固定が強固でありすぎると強度的に問題がある場合には、ケース200側の接続部材70としてゲルを用い、多少変位可能な接続状態とすることが好ましい。しかし、そのような問題がなければ、もちろん、接着剤等を用いても良い。
【0035】
このように本実施形態の実装構造によれば、半導体チップ20においてヒートシンク10に接する面とは反対側の面は、ヒートシンク10で押さえられず解放された形となる。つまり、半導体チップ20の片面は解放されているので、その片面において自由に電気的な接続を行うことができ、また、余分な応力もかからない。
【0036】
そして、本実施形態では、ヒートシンク10の他面12から放熱が可能であり、さらに、ヒートシンク10の他面12側とは反対側に位置するモールド樹脂50の端面51をケース200に接続部材70を介して接触させている。
【0037】
そのため、本実施形態の放熱経路は、2つ確保される。つまり、電気回路が動作することにより半導体チップ20から発せられた熱は、チップ内部からヒートシンク10へ伝わる。その後の放熱経路は、1つはヒートシンク10の他面12から外部へ放熱される。
【0038】
もう1つの放熱経路は、次の通りである。半導体チップ20の熱は、チップ付近ではモールド樹脂50へ直接伝えられ、一方チップから離れた部分ではヒートシンク10を介してモールド樹脂50へ伝えられ、モールド樹脂50の端面51から接続部材70を介してケース200へ放熱される。
【0039】
このように、本実施形態の実装構造によれば、従来の片面でのヒートシンク放熱に対して、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。よって、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0040】
また、本実施形態では、半導体装置S1におけるヒートシンク10の他面12とプリント基板100とをはんだ等で接続しなくても、高い放熱性を確保できるため、半導体装置S1のプリント基板100への実装面積(接合面積)を小さくすることができる。
【0041】
もちろん、図2に示すように、ヒートシンク10の他面12とプリント基板100とをはんだ60等によって接続した構成を採用しても良い。それによれば、より高い放熱性を実現することが可能となる。
【0042】
また、この図2に示すように、ヒートシンク10の他面12とプリント基板100とをはんだ60等によって接続した場合、図3に示すように、ヒートシンク10とは反対側のプリント基板100の面を、ケース200に対して接続しても良い。
【0043】
ここでは、ケース200の底部からプリント基板100に向かう突起部220を設け、その突起部220の先端とプリント基板100とをはんだ60等にて接続している。この図3に示す実装構造によれば、上記図2の構造以上の放熱性が得られる。
【0044】
(第2実施形態)
図4は、本発明の第2実施形態に係る半導体装置S2の実装構造の概略断面構成を示す図である。以下、第1実施形態との相違点について述べる。
【0045】
本実施形態では、ヒートシンクとしてモールド樹脂50を成型する際に用いるヒートスプレッダ80を採用したものである。このヒートスプレッダ80は上記比10と同様に放熱性に優れた金属からなる。
【0046】
ヒートスプレッダ80の一面81の上には、リードフレームのアイランド部90が搭載され、このアイランド部90の上に半導体チップ20がダイボンドされている。また、ヒートスプレッダ80の他面82は、モールド樹脂50で被覆されているが、その厚さは小さく、ヒートスプレッダ80の他面82から外部へ放熱可能となっている。
【0047】
本実施形態における半導体チップ20の放熱経路としては、半導体チップ20→ヒートシンクとしてのヒートスプレッダ80の他面82→外部という経路と、半導体チップ20→モールド樹脂50(もしくはヒートスプレッダ80→モールド樹脂50)→モールド樹脂50の端面51→ケース200という経路が確保される。
【0048】
このように、本実施形態の実装構造によっても、上記第1実施形態と同様に、従来の片面でのヒートシンク放熱に対して、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0049】
(第3実施形態)
図5は、本発明の第3実施形態に係る半導体装置S3の実装構造の概略断面構成を示す図である。
【0050】
本実施形態では、モールド樹脂50から露出するリード30の部分すなわちアウターリードの折り曲げ方向を上記第1実施形態とは反対にしている。それにより、本半導体装置S3は、上記第1実施形態とは上下が逆の状態でプリント基板100に搭載されている。
【0051】
この場合、ヒートシンク10の他面12はケース200の蓋部210に対してはんだ60により接続され、ヒートシンク10の他面12とは反対側のモールド樹脂50の端面51は、プリント基板100に対して接続部材70により接続されている。なお、ヒートシンク10とケース200との接続は、ゲルや接着剤等の接続部材70にて行っても良い。
【0052】
こうして、本実装構造では、ヒートシンク10の他面12がケース200に対面しており、半導体装置S3におけるモールド樹脂50のうちヒートシンク10の一面11側に位置する端面51が、接続部材70を介してプリント基板100に接触した構成となる。
【0053】
本実施形態における半導体チップ20の放熱経路としては、半導体チップ20→ヒートシンク10の他面12→ケース200という経路と、半導体チップ20→モールド樹脂50(もしくはヒートシンク10→モールド樹脂50)→モールド樹脂50の端面51→プリント基板100という経路が確保される。
【0054】
このように、本実施形態の実装構造によっても、上記第1実施形態と同様に、従来の片面でのヒートシンク放熱に対して、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0055】
なお、本発明に用いる基板としては上記のプリント基板以外にも、セラミック基板等であっても良い。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の実装構造を示す概略断面図である。
【図2】上記第1実施形態の他の例としての半導体装置の実装構造を示す概略断面図である。
【図3】上記第1実施形態のもうひとつの他の例としての半導体装置の実装構造を示す概略断面図である。
【図4】本発明の第2実施形態に係る半導体装置の実装構造を示す概略断面図である。
【図5】本発明の第3実施形態に係る半導体装置の実装構造を示す概略断面図である。
【図6】従来の半導体装置の実装構造の一般的な断面構成図である。
【図7】半導体チップの両面をヒートシンクで挟んだ半導体装置の実装構造の断面構成図である。
【符号の説明】
10…ヒートシンク、11…ヒートシンクの一面、
12…ヒートシンクの他面、20…半導体チップ、30…リード、
50…モールド樹脂、
51…モールド樹脂のうちヒートシンクの一面側に位置する端面、
80…ヒートシンクとしてのヒートスプレッダ、
81…ヒートスプレッダの一面、82…ヒートスプレッダの他面、
100…プリント基板、200…ケース。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention includes a semiconductor device in which a semiconductor chip mounted on one surface of a heat sink is electrically connected to leads and molded with resin, and the semiconductor device is mounted on the substrate with the leads connected to the substrate. And a mounting structure in which the semiconductor device and the substrate are housed in a case.
[0002]
[Prior art]
In recent years, as electronic devices have become smaller and more highly integrated, the amount of heat generated per device has increased, and thermal design has become a problem. Therefore, a semiconductor device in which heat of a semiconductor chip is radiated by a heat sink has been proposed (for example, see Patent Document 1).
[0003]
FIG. 6 shows a general sectional configuration of a mounting structure of such a semiconductor device on a substrate and a case.
[0004]
In the
[0005]
Here, the
[0006]
The
[0007]
Then, as shown in FIG. 6, such a
[0008]
Thereby, heat from the
[0009]
[Patent Document 1]
JP-A-5-82672
[Problems to be solved by the invention]
However, in the above-described conventional mounting structure of a semiconductor device, the heat dissipation path of the
[0011]
To solve this problem, as shown in FIG. 7, a second heat sink 10 'is mounted on the upper surface of the
[0012]
According to this, the heat from the
[0013]
However, in such a configuration in which both sides of the
[0014]
Further, since the
[0015]
In view of the above problems, the present invention provides a mounting structure in which a semiconductor device mounted on a heat sink and molded with resin is mounted on a substrate, and the semiconductor device and the substrate are housed in a case. It is an object of the present invention to improve heat dissipation without restricting electrical connection or applying extra stress to a semiconductor chip.
[0016]
[Means for Solving the Problems]
To achieve the above object, according to the first aspect of the present invention, a heat sink (10, 80), a semiconductor chip (20) mounted on one surface (11, 81) of the heat sink, and an electrical connection with the semiconductor chip. And a mold resin (50) for sealing so as to enclose the heat sink, the semiconductor chip, and the lead, and can radiate heat from the other surface (12, 82) opposite to the one surface of the heat sink. Semiconductor device (S1, S2, S3), the semiconductor device is mounted on the substrate with the leads connected to the substrate (100), and the semiconductor device and the substrate are mounted on the case (200). In the mounting structure of the semiconductor device housed in the semiconductor device, the end surface (51) of the molding resin in the semiconductor device, which is located on one surface side of the heat sink, is connected to the substrate and It characterized in that in contact with either the fine cases.
[0017]
According to this, the surface of the semiconductor chip on the side opposite to the surface in contact with the heat sink is released without being pressed by the heat sink. That is, since one surface of the semiconductor chip is open, electrical connection can be freely performed on one surface, and no extra stress is applied.
[0018]
In the present invention, heat can be radiated from the other surface of the heat sink exposed from the mold resin. Furthermore, since the end surface of the mold resin opposite to the other surface of the heat sink is in contact with either the substrate or the case, the heat of the semiconductor chip is transmitted to the mold resin directly or through the heat sink, and Alternatively, heat is radiated to the case.
[0019]
As described above, according to the mounting structure of the present invention, two heat radiation paths can be ensured without adopting a configuration in which the semiconductor chip is sandwiched between the heat sinks in the conventional heat sink on one side. Therefore, the heat dissipation can be improved without restricting the electrical connection of the semiconductor chip or applying extra stress to the semiconductor chip.
[0020]
Here, when the other surface (12, 82) of the heat sink (10, 80) faces the substrate (100) as in the second aspect of the invention, the semiconductor device (S1, S2). In the mold resin (50), the end face (51) located on one side of the heat sink can be in contact with the case (200).
[0021]
Conversely, when the other surface (12) of the heat sink (10) faces the case (200) as in the invention of
[0022]
It should be noted that reference numerals in parentheses of the above-described units are examples showing the correspondence with specific units described in the embodiments described later.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described. In the following embodiments, the same portions are denoted by the same reference numerals in the drawings.
[0024]
(1st Embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a mounting structure of a semiconductor device S1 according to the first embodiment of the present invention. First, the semiconductor device S1 will be described.
[0025]
The
[0026]
A plurality of
[0027]
As shown in FIG. 1, the
[0028]
Here, the
[0029]
The
[0030]
In such a semiconductor device S1, the
[0031]
The semiconductor device S1 is mounted on the printed
[0032]
Further, the printed
[0033]
In this way, in the present mounting structure, the
[0034]
If there is a problem in strength if the upper and lower fixing of the semiconductor device S1 is too strong, it is preferable to use a gel as the connecting
[0035]
As described above, according to the mounting structure of the present embodiment, the surface of the
[0036]
In the present embodiment, heat can be radiated from the
[0037]
Therefore, two heat radiation paths of the present embodiment are secured. That is, the heat generated from the
[0038]
Another heat dissipation path is as follows. The heat of the
[0039]
As described above, according to the mounting structure of the present embodiment, two heat dissipation paths can be secured for the conventional heat sink on one side without employing a configuration in which the
[0040]
Further, in the present embodiment, high heat dissipation can be secured without connecting the
[0041]
Of course, as shown in FIG. 2, a configuration in which the
[0042]
As shown in FIG. 2, when the
[0043]
Here, a
[0044]
(2nd Embodiment)
FIG. 4 is a diagram showing a schematic sectional configuration of a mounting structure of a semiconductor device S2 according to a second embodiment of the present invention. Hereinafter, differences from the first embodiment will be described.
[0045]
In the present embodiment, a
[0046]
An
[0047]
The heat radiation path of the
[0048]
As described above, according to the mounting structure of the present embodiment, as in the first embodiment, two heat sinks can be provided without the
[0049]
(Third embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of a mounting structure of a semiconductor device S3 according to the third embodiment of the present invention.
[0050]
In the present embodiment, the bending direction of the portion of the
[0051]
In this case, the
[0052]
Thus, in this mounting structure, the
[0053]
The heat radiation path of the
[0054]
As described above, according to the mounting structure of the present embodiment, as in the first embodiment, two heat sinks can be used for the conventional single-sided heat sink without using the configuration in which the
[0055]
The substrate used in the present invention may be a ceramic substrate or the like in addition to the above-mentioned printed circuit board.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a mounting structure of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a schematic sectional view showing a mounting structure of a semiconductor device as another example of the first embodiment.
FIG. 3 is a schematic sectional view showing a mounting structure of a semiconductor device as another example of the first embodiment.
FIG. 4 is a schematic sectional view showing a mounting structure of a semiconductor device according to a second embodiment of the present invention.
FIG. 5 is a schematic sectional view showing a mounting structure of a semiconductor device according to a third embodiment of the present invention.
FIG. 6 is a general sectional configuration diagram of a conventional semiconductor device mounting structure.
FIG. 7 is a cross-sectional configuration diagram of a mounting structure of a semiconductor device in which both surfaces of a semiconductor chip are sandwiched between heat sinks.
[Explanation of symbols]
10: heat sink, 11: one side of heat sink,
12: The other side of the heat sink, 20: Semiconductor chip, 30: Lead,
50 ... mold resin,
51: an end face of the mold resin located on one side of the heat sink;
80: Heat spreader as heat sink,
81: One side of the heat spreader, 82: The other side of the heat spreader,
100: printed circuit board, 200: case.
Claims (3)
前記リードが基板(100)に接続された状態で前記半導体装置が前記基板に搭載されており、
さらに、前記半導体装置および前記基板がケース(200)に収納されている半導体装置の実装構造において、
前記半導体装置における前記モールド樹脂のうち前記ヒートシンクの一面側に位置する端面(51)は、前記基板および前記ケースのどちらか一方に接触していることを特徴とする半導体装置の実装構造。A heat sink (10, 80), a semiconductor chip (20) mounted on one surface (11, 81) of the heat sink, a lead (30) electrically connected to the semiconductor chip, the heat sink, and the semiconductor chip And a mold resin (50) for sealing so as to enclose the leads, and the semiconductor device (S1, S2) capable of radiating heat from the other surface (12, 82) of the heat sink opposite to the one surface. , S3),
The semiconductor device is mounted on the substrate with the leads connected to the substrate (100);
Further, in the mounting structure of the semiconductor device in which the semiconductor device and the substrate are housed in a case (200),
The mounting structure of a semiconductor device, wherein an end face (51) located on one surface side of the heat sink in the mold resin in the semiconductor device is in contact with one of the substrate and the case.
前記半導体装置(S1、S2)における前記モールド樹脂(50)のうち前記ヒートシンクの一面側に位置する端面(51)は前記ケース(200)に接触していることを特徴とする請求項1に記載の半導体装置の実装構造。The other surface (12, 82) of the heat sink (10, 80) faces the substrate (100),
The end surface (51) located on one surface side of the heat sink in the mold resin (50) in the semiconductor device (S1, S2) is in contact with the case (200). Semiconductor device mounting structure.
前記半導体装置(S3)における前記モールド樹脂(50)のうち前記ヒートシンクの一面側に位置する端面(51)は前記基板(100)に接触していることを特徴とする請求項1に記載の半導体装置の実装構造。The other surface (12) of the heat sink (10) faces the case (200),
2. The semiconductor according to claim 1, wherein an end face (51) of the mold resin (50) in the semiconductor device (S <b> 3) located on one surface side of the heat sink is in contact with the substrate (100). 3. Device mounting structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038229A JP4013780B2 (en) | 2003-02-17 | 2003-02-17 | Mounting structure of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038229A JP4013780B2 (en) | 2003-02-17 | 2003-02-17 | Mounting structure of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247669A true JP2004247669A (en) | 2004-09-02 |
JP4013780B2 JP4013780B2 (en) | 2007-11-28 |
Family
ID=33022808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003038229A Expired - Fee Related JP4013780B2 (en) | 2003-02-17 | 2003-02-17 | Mounting structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4013780B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203998A (en) * | 2013-04-05 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | In-vehicle electronic controller |
JP2017168486A (en) * | 2016-03-14 | 2017-09-21 | 日本電気株式会社 | Electronic apparatus and manufacturing method for the same |
US11497120B2 (en) | 2019-09-04 | 2022-11-08 | Fujitsu Limited | Electronic card, method of manufacturing electronic card, and electronic apparatus |
-
2003
- 2003-02-17 JP JP2003038229A patent/JP4013780B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203998A (en) * | 2013-04-05 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | In-vehicle electronic controller |
JP2017168486A (en) * | 2016-03-14 | 2017-09-21 | 日本電気株式会社 | Electronic apparatus and manufacturing method for the same |
US11497120B2 (en) | 2019-09-04 | 2022-11-08 | Fujitsu Limited | Electronic card, method of manufacturing electronic card, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4013780B2 (en) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
JP5038623B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JPH0964099A (en) | Semiconductor device and its mounting structure | |
JP2009188376A (en) | Semiconductor device and method of manufacturing the same | |
JP2003115681A (en) | Mounting structure for electronic component | |
JP2008085002A (en) | Semiconductor device and its manufacturing method | |
JP2004247669A (en) | Semiconductor device mounting structure | |
JP2004335493A (en) | Packaging structure of semiconductor device | |
JP2006294729A (en) | Semiconductor device | |
JP2736161B2 (en) | Semiconductor device | |
JPH03238852A (en) | Mold type semiconductor integrated circuit | |
JP3894749B2 (en) | Semiconductor device | |
JP2000124578A (en) | Hybrid module and manufacture thereof | |
US20230018603A1 (en) | Package structure and package system | |
JP4225243B2 (en) | Semiconductor device and substrate connection structure | |
JP2007201251A (en) | Semiconductor package, and manufacturing method thereof | |
JP4003656B2 (en) | Semiconductor device | |
JP2954206B1 (en) | Flip chip mounting board for semiconductor device | |
JP2002124623A (en) | Semiconductor device | |
JPH0279451A (en) | Semiconductor device, its cooling and manufacturing methods | |
JP3918748B2 (en) | Semiconductor device | |
JP4371946B2 (en) | Semiconductor device and substrate connection structure thereof | |
TWI248181B (en) | Package with an enhancement heat spreader and its sturcture | |
JP2004247396A (en) | Semiconductor device mounting structure | |
JPH04320052A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4013780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |