【０００１】
【発明の属する技術分野】
この発明は、層間絶縁膜、特に低誘電率絶縁膜のドライエッチング方法における半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の微細化、高集積化が著しく進んでいる。しかし、微細化を進めていくにしたがい、トランジスタの遅延時間は短縮できるが、配線抵抗と寄生容量が増加することによって、配線遅延時間の短縮が困難になる。その対策として、配線抵抗を低減させるために従来のアルミニウムに代わってより抵抗率の低い銅が、また、寄生容量を低減するために低誘電率絶縁膜が採用されつつある。最小加工寸法が０．１０μｍ以細の半導体集積回路では、炭素含有シリコン酸化膜（以下、ＳｉＯＣ膜と記す）などが用いられている（例えば特許文献１参照）。
【０００３】
以下に、低誘電率絶縁膜としてＳｉＯＣ膜を用いた場合の孔（以下、ホールと記す）の形成工程について、本発明の実施の形態で示した図１を用いて説明する。
【０００４】
まず、図１（ａ）に示す工程において半導体基板１上に、膜厚２００ｎｍのシリコン酸化膜２と膜厚２５０ｎｍのＳｉＯＣ膜３を順次堆積させる。その後、ＳｉＯＣ膜３上にＡｒＦレジストを塗布し、ＡｒＦエキシマレーザーによるリソグラフィー技術を用いてレジストパターン４を形成する。ここで、微細なパターンを形成するために、波長の短いＡｒＦエキシマレーザに対してＫｒＦレジスト材料より解像度の良いＡｒＦレジストを用いる。ＡｒＦレジストとは芳香環を実質的に含まない樹脂を主成分とする化学増幅型レジストである。次に、図１（ｂ）に示す工程でレジストパターン４をエッチングマスクとして、Ｃ４Ｆ８、Ｏ２、Ａｒの混合ガスを用いてＳｉＯＣ膜３のエッチングを行う。次に、図１（ｃ）に示す工程で、Ｃ４Ｆ６、Ｏ２、Ａｒの混合ガスを用いてシリコン酸化膜２をエッチングし、ホール５を形成する。最後に、図１（ｄ）に示す工程でＯ２などのガスを用いてアッシングによりレジストを除去する。
【０００５】
【特許文献１】
特開２００１−３５８３２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、最小加工寸法が０．１０μｍ以細対応のリソグラフィー技術であるＡｒＦリソグラフィーを用いてパターニングを行ったウエハのドライエッチングを上記の従来技術を用いて行った場合、ＡｒＦレジスト材料の耐ドライエッチング性は従来のＫｒＦレジスト材料に比べて著しく劣り、レジストの表面荒れ、突き抜け等の問題があった。また、一般にホールのドライエッチングではホール直径の１０％程度の寸法シフト（ドライエッチング後のホール直径とリソグラフィー後のホール直径との差）が許容されている。最小加工寸法が０．１０μｍの半導体集積回路では、一般に直径０．２０μｍホールが用いられ、その許容され得る寸法シフト量は２０ｎｍ程度となるが、従来の技術では寸法シフト３０ｎｍが限界であり、それを達成することができていない。これはレジストの表面荒れや耐レジスト選択比が低いため、ホール肩部のレジスト残膜が足りなくなりトップ径が広がることによるものであると考えられる。
【０００７】
そこで、近年では耐レジスト選択比を向上させるために、Ｏ２の代わりにＮ２を添加する方法も提案されているが、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求される寸法シフトやホールテーパー角はそれぞれ２０ｎｍ、８８度であるが、それが実現できていないなど、形状制御に多くの問題があった。
【０００８】
したがって、この発明の目的は、上記従来の課題を解決するもので、ホール形状（トップ、ボトム）の変形およびホールのトップの広がりを抑制することができ、所望のホール形状が得られる半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、この発明の請求項１記載の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記層間絶縁膜をドライエッチングする工程とを含み、前記ドライエッチングに用いるガスとして少なくともＣＦ４ガス、ＣＨＦ３ガス、Ｎ２ガス、不活性ガスを含む混合ガスを用い、かつ、ガスの総流量に対する炭素とフッ素を含むガス流量の合計の比が２％以上１２％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上２０％以下である。
【００１０】
このように、ドライエッチングに用いるガスとして少なくともＣＦ４ガス、ＣＨＦ３ガス、Ｎ２ガス、不活性ガスを含む混合ガスを用い、かつ、ガスの総流量に対する炭素とフッ素を含むガス流量の合計の比が２％以上１２％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上２０％以下であるので、ホール形状の変形、およびホールのトップ径の広がりを抑制することができる。すなわち、ＣＦ４、ＣＨＦ３、Ｎ２、Ａｒの混合ガス系を用いたＳｉＯＣ膜のドライエッチングにおいて、ガスの総流量に対するＣＦ４、ＣＨＦ３、Ｎ２の流量比を上記のように特定範囲内で用いることにより、エッチング中に形成されるＣｘＨｙＦｚ系のポリマーを制御し、ホールの抜け性を確保することでトップ及びボトムの形状とも角張りの無い所望のホール形状を得ることができる。
【００１１】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、層間絶縁膜がメチル基を有する炭素含有シリコン酸化膜である。このように、層間絶縁膜がメチル基を有する炭素含有シリコン酸化膜であるので、メチル基を含むＳｉＯＣ膜のドライエッチングにおいて、トップ及びボトムの形状とも丸い所望のホール形状を得ることができる。また、メチル基は、分極量を低減できるため、メチル基を導入することで層間絶縁膜の誘電率を下げることができる。
【００１２】
請求項３記載の半導体装置の製造方法は、請求項１または２記載の半導体装置の製造方法において、炭素とフッ素を含むガス流量は、ＣＦ４ガスとＣＨＦ３ガス以外に少なくとも１種類のガスを含むフルオロカーボンガスもしくはハイドロカーボンガスの総流量とした。このように、炭素とフッ素を含むガス流量は、ＣＦ４ガスとＣＨＦ３ガス以外に少なくとも１種類のガスを含むフルオロカーボンガスもしくはハイドロカーボンガスの総流量としても、請求項１と同様の作用効果が得られる。
【００１３】
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法において、ドライエッチングに用いるガスの総流量に対するＣＦ４ガス流量の比が３％以下である。このように、ドライエッチングに用いるガスの総流量に対するＣＦ４ガス流量の比が３％以下であるので、ＣＦ４ガスを減少することによってレジストへのダメージを低減することができ、レジスト残膜の増加およびレジストの後退を抑制することができる。したがって、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求される寸法シフト２０μｍ以下を実現することができる。
【００１４】
請求項５記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、ドライエッチングに用いるガスの総流量に対するＣＦ４ガスとＣＨＦ３ガスの合計流量の比が６％以下であり、ガスの総流量に対するＣＦ４ガス流量の比が３％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上である。このように、ドライエッチングに用いるガスの総流量に対するＣＦ４ガスとＣＨＦ３ガスの合計流量の比が６％以下であり、ガスの総流量に対するＣＦ４ガス流量の比が３％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上であるので、エッチング中に形成されるＣｘＨｙＦｚ系のポリマーやレジスト残膜を制御し、ホールの抜け性を向上させることで最小加工寸法が０．１０μｍ以細の半導体集積回路で要求されるホールテーパー角８８度以上を実現することができる。
【００１５】
【発明の実施の形態】
この発明の第１の実施の形態を図１〜図３に基づいて説明する。図１はこの発明の第１の実施形態におけるホール形成工程を示す断面図である。
【００１６】
まず、図１（ａ）に示す工程においてチャンバ内で半導体基板１上に、例えば、膜厚２００ｎｍのシリコン酸化膜２と膜厚２５０ｎｍの膜中にメチル基を含むＳｉＯＣ膜（層間絶縁膜）３を順次堆積させる。その後、ＳｉＯＣ膜３上にＡｒＦ用レジストを塗布して膜厚４００ｎｍのレジスト膜を形成し、ＡｒＦエキシマレーザーによるリソグラフィー技術を用いてホール直径０．１４μｍのレジストパターン４を形成する。なお、本実施の形態では、メチルアダマンチルメタクリレートとメチルラクチルメタクリレートの共重合体からなる樹脂と酸発生剤を含むレジストを用いた。
【００１７】
次に、図１（ｂ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてＳｉＯＣ膜３をエッチングする。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、反応ガスの種類がＣＦ４、ＣＨＦ３、Ｎ２、Ａｒ、ガス圧力が６．７Ｐａ、上部ＲＦ電力が１２００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００１８】
次に、図１（ｃ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてシリコン酸化膜２をエッチングし、ホール５を形成する。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、例えば、反応ガスの種類と流量とがＣ４Ｆ６／Ｏ２／Ａｒ＝１６／２２／８００ｓｃｃｍ、ガス圧力が５．３Ｐａ、上部ＲＦ電力が１４００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００１９】
次に、図１（ｄ）に示す工程でＯ２などのガスを用いてアッシングによりレジスト４を除去する。
【００２０】
図２は図１（ｄ）に示すアッシング後のホール形状をトップの形状、ボトムの形状によって分類した説明図を示す。（Ａ）はトップの形状は丸く、所望のホール形状となっているが、ボトムの形状は多角形に角張っている場合、（Ｂ）はトップ及びボトムの形状とも丸くなり所望の形状が得られている場合、（Ｃ）はボトムの形状は丸く、所望のホール形状がとなっているが、トップの形状は多角形に角張っている場合である。
【００２１】
ここで、本実施形態に係るドライエッチング方法の特徴は、図１（ｂ）に示す工程でガスの総流量（ＣＦ４＋ＣＨＦ３＋Ｎ２＋Ａｒ）に対するＣＦ４流量とＣＨＦ３流量の合計（以下、（ＣＦ４流量＋ＣＨＦ３流量）と記する）の比、およびＮ２流量比を制御することで、図２（Ａ）、（Ｃ）に示すような角張りなしに、トップ、ボトムの形状が共に丸い所望のホール形状を形成することである。
【００２２】
そのため、ホール形状のガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比の依存性、およびガスの総流量に対するＮ２の流量比依存性を調べた。
【００２３】
図３は、（ａ）ガスの総流量に対するＮ２流量比、（ｂ）ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比がエッチング形状にどのような影響を及ぼすかを調べ、その境界領域を示した説明図である。
【００２４】
図３（ａ）に示すように、ガスの総流量に対するＮ２流量の比については５から２０％の領域において、かつ図３（ｂ）に示すように、ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比については２から１２％の領域においてトップ、ボトムともに角張らない所望のホール形状を得ることができる。ここで、ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比が２％以下、ガスの総流量に対するＮ２流量の比が５％以下でホール底形状が多角形に角張る要因として、エッチング中に形成されたＣｘＨｙＦｚ系のポリマーがホール側壁に付着し、ドライエッチングのマスクとして作用すること、及びホールの抜け性が低下したことが考えられる。また、ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比が１２％以上、ガスの総流量に対するＮ２流量の比が２０％以上でホール上部形状が多角形に角張る要因として、レジスト上へのＣｘＨｙＦｚ系のポリマーの生成に比べて、レジストエッチング速度が速いことによる、レジスト残膜の減少およびレジストの後退が考えられる。
【００２５】
上述のように、本実施形態によればＳｉＯＣ膜のドライエッチングにおいて、エッチング条件として、２≦（ＣＦ４流量＋ＣＨＦ３流量）／ガスの総流量≦１２％、５≦Ｎ２流量／ガスの総流量≦２０％の領域を用いることにより、トップ及びボトムの形状とも丸くなり所望の形状を得ることができる。
【００２６】
なお、実施形態１において、ＳｉＯＣ膜のエッチングガスとして、ＣＦ４、ＣＨＦ３、Ｎ２、Ａｒを用いたが、ＣＦ４とＣＨＦ３以外にも、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ等の少なくとも一種類のガスを含み、上記フルオロカーボンガス、もしくはハイドロカーボンガスのガスの総流量に対する割合が、２から１２％の範囲にあれば同様の効果が得られる。
【００２７】
この発明の第２の実施の形態を図４および図５に基づいて説明する。なお、第２の実施形態におけるホール形成工程の断面図は図１と同様である。
【００２８】
まず、図１（ａ）に示す工程においてチャンバ内で半導体基板１上に、例えば、膜厚２００ｎｍのシリコン酸化膜２と膜厚２５０ｎｍの膜中にメチル基を含むＳｉＯＣ膜３を順次堆積させる。その後、ＳｉＯＣ膜３上にＡｒＦ用レジストを塗布して膜厚４００ｎｍのレジスト膜を形成し、ＡｒＦエキシマレーザーによるリソグラフィー技術を用いてホール直径０．１４μｍのレジストパターン４を形成する。なお、本実施形態では、メチルアダマンチルメタクリレートとメチルラクチルメタクリレートの共重合体からなる樹脂と酸発生剤を含むレジストを用いた。
【００２９】
次に、図１（ｂ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてＳｉＯＣ膜３をエッチングする。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、反応ガスの種類がＣＦ４、ＣＨＦ３、Ｎ２、Ａｒ、ガス圧力が６．７Ｐａ、上部ＲＦ電力が１２００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００３０】
次に、図１（ｃ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてシリコン酸化膜２をエッチングし、ホール５を形成する。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、例えば、反応ガスの種類と流量とがＣ４Ｆ６／Ｏ２／Ａｒ＝１６／２２／８００ｓｃｃｍ、ガス圧力が５．３Ｐａ、上部ＲＦ電力が１４００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００３１】
次に、図１（ｄ）に示す工程でＯ２などのガスを用いてアッシングによりレジスト４を除去する。
【００３２】
ここで、本実施形態に係るドライエッチング方法の特徴は、図１（ａ）から（ｄ）に示す工程で寸法制御性の良いホールエッチングを実現することである。
【００３３】
そのため、図４（ａ）に示すようにホールパターンのリソグラフィー後のボトム寸法Ｘと、図４（ｂ）に示すようにアッシング後のトップ寸法Ｙの差を寸法シフトＹ−Ｘとして、寸法シフトのガスの総流量に対するＣＦ４の流量比依存性を調べた。
【００３４】
図５は、寸法シフトのガスの総流量に対するＣＦ４の流量比依存性を示す図である。図５において、横軸はガスの総流量に対するＣＦ４流量の比［％］を表し、縦軸は寸法シフト［ｎｍ］を表している。図５に示すように、ガスの総流量に対するＣＦ４流量の比が減少するにしたがって、寸法シフトが減少する。この要因として、ＣＦ４ガスを増加することによってレジストへのダメージが大きくなり、レジスト残膜の減少およびレジストの後退が考えられる。したがって、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求される寸法シフト２０ｎｍ以下を実現するには、ガスの総流量に対するＣＦ４の流量比を３％以下にすることによって実現することができる。
【００３５】
上述のように、本実施形態によれば、ＣＦ４流量／ガスの総流量≦３％の領域を用いることにより、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求される寸法シフト２０ｎｍ以下を実現することができる。
【００３６】
この発明の第３の実施の形態を図６〜図９に基づいて説明する。なお、第３の実施形態におけるホール形成工程の断面図は図１と同様である。
【００３７】
まず、図１（ａ）に示す工程においてチャンバ内で半導体基板１上に、例えば、膜厚２００ｎｍのシリコン酸化膜２と膜厚２５０ｎｍの膜中にメチル基を含むＳｉＯＣ膜３を順次堆積させる。その後、その後、ＳｉＯＣ膜３上にＡｒＦ用レジストを塗布して膜厚４００ｎｍのレジスト膜を形成し、ＡｒＦエキシマレーザーによるリソグラフィー技術を用いてホール直径０．１４μｍのレジストパターン４を形成する。なお、本実施形態では、メチルアダマンチルメタクリレートとメチルラクチルメタクリレートの共重合体からなる樹脂と酸発生剤を含むレジストを用いた。
【００３８】
次に、図１（ｂ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてＳｉＯＣ膜３をエッチングする。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、反応ガスの種類がＣＦ４、ＣＨＦ３、Ｎ２、Ａｒ、ガス圧力が６．７Ｐａ、上部ＲＦ電力が１２００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００３９】
次に、図１（ｃ）に示す工程でレジストパターン４をエッチングマスクとして用い、エッチングガスを用いてシリコン酸化膜２をエッチングし、ホール５を形成する。この場合には、一般的な二周波励起型の容量結合型プラズマエッチング装置を用いて、例えば、反応ガスの種類と流量とがＣ４Ｆ６／Ｏ２／Ａｒ＝１６／２２／８００ｓｃｃｍ、ガス圧力が５．３Ｐａ、上部ＲＦ電力が１４００Ｗ、下部ＲＦ電力が１７００Ｗという条件のもとでエッチングを行う。
【００４０】
次に、図１（ｄ）に示す工程でＯ２などのガスを用いてアッシングによりレジスト４を除去する。
【００４１】
ここで、本実施形態に係るドライエッチング方法の特徴は、図１（ａ）から（ｄ）に示す工程でテーパー角制御性の良いホールエッチングを実現することである。テーパー角θとは図６に示すように、ホール側壁５ａと下地基板１のなす角である。
【００４２】
そのため、ホールテーパー角θのガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比依存性、ガスの総流量に対するＣＦ４の流量比依存性、およびガスの総流量に対するＮ２の流量比依存性を調べた。
【００４３】
図７は、ホールテーパー角θのガスの総流量に対するＣＦ４とＣＨＦ３の流量比依存性を示す図である。図７において、横軸はガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比［％］を表し、縦軸はホールテーパー角θ［度］を表している。図７に示すように、ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比が減少するにしたがって、ホールテーパー角θが増加する。
【００４４】
図８は、ホールテーパー角θのガスの総流量に対するＣＦ４の流量比依存性を示す図である。図８において、横軸はガスの総流量に対するＣＦ４の流量比［％］を表し、縦軸はホールテーパー角θ［度］を表している。図８に示すように、ガスの総流量に対するＣＦ４の流量比が減少するにしたがって、ホールテーパー角θが増加する。
【００４５】
図９は、ホールテーパー角θのガスの総流量に対するＮ２の流量比依存性を示す図である。図９において、横軸はガスの総流量に対するＮ２の流量比［％］を表し、縦軸はホールテーパー角θ［度］を表している。図９に示すように、ガスの総流量に対するＮ２の流量比が増加するにしたがって、ホールテーパー角θが増加する。
【００４６】
したがって、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求されるホールテーパー角８８度以上を実現するには、ガスの総流量に対する（ＣＦ４流量＋ＣＨＦ３流量）の比を６％以下、ガスの総流量に対するＣＦ４の流量比を３％以下、ガスの総流量に対するＮ２の流量比を５％以上にすることによって実現することができる。
【００４７】
上述のように、本実施形態によれば、（ＣＦ４流量＋ＣＨＦ３流量）／ガスの総流量≦６％、ＣＦ４流量／ガスの総流量≦３％、Ｎ２流量／ガスの総流量≧５％の領域を用いることにより、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求されるホールテーパー角８８度以上を実現することができる。
【００４８】
なお、本実施形態１から３ではポリメタクリル酸誘導体を主鎖に有するレジストを用いたが、ポリアクリル酸誘導体、α−位をフッ素、塩素、トリフルオロメチル基等で置換されたポリアクリル酸誘導体、ポリビニルアルコール誘導体、主鎖の水素をフッ素で置換されたポリアクリル酸誘導体、主鎖の水素をフッ素で置換されたポリビニルアルコール誘導体、ポリノルボルネン誘導体やポリテトラシクロドデセン誘導体等の主鎖にシクロオレフィンを有するポリマー、無水マレイン酸と主鎖にシクロオレフィンを有するポリマーとの共重合体、あるいはこれらの共重合体を用いて同様の効果が得られる。
【００４９】
また、本実施形態１から３では、混合ガスの中で不活性ガスとしてＡｒガスを用いたが、Ｋｒ等の他の不活性ガスを用いてもよい。
【００５０】
【発明の効果】
この発明の請求項１記載の半導体装置の製造方法によれば、ドライエッチングに用いるガスとして少なくともＣＦ４ガス、ＣＨＦ３ガス、Ｎ２ガス、不活性ガスを含む混合ガスを用い、かつ、ガスの総流量に対する炭素とフッ素を含むガス流量の合計の比が２％以上１２％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上２０％以下であるので、ホール形状の変形、およびホールのトップ径の広がりを抑制することができる。すなわち、ＣＦ４、ＣＨＦ３、Ｎ２、Ａｒの混合ガス系を用いたＳｉＯＣ膜のドライエッチングにおいて、ガスの総流量に対するＣＦ４、ＣＨＦ３、Ｎ２の流量比を上記のように特定範囲内で用いることにより、エッチング中に形成されるＣｘＨｙＦｚ系のポリマーを制御し、ホールの抜けを確保することでトップ及びボトムの形状とも角張りの無い所望のホール形状を得ることができる。
【００５１】
請求項２では、層間絶縁膜がメチル基を有する炭素含有シリコン酸化膜であるので、メチル基を含むＳｉＯＣ膜のドライエッチングにおいて、トップ及びボトムの形状とも丸い所望のホール形状を得ることができる。また、メチル基は、分極量を低減できるため、メチル基を導入することで層間絶縁膜の誘電率を下げることができる。
【００５２】
請求項３では、炭素とフッ素を含むガス流量は、ＣＦ４ガスとＣＨＦ３ガス以外に少なくとも１種類のガスを含むフルオロカーボンガスもしくはハイドロカーボンガスの総流量としても、請求項１と同様の作用効果が得られる。
【００５３】
請求項４では、ドライエッチングに用いるガスの総流量に対するＣＦ４ガス流量の比が３％以下であるので、ＣＦ４ガスを減少することによってレジストへのダメージを低減することができ、レジスト残膜の増加およびレジストの後退を抑制することができる。したがって、最小加工寸法が０．１０μｍ以細の半導体集積回路で要求される寸法シフト２０μｍ以下を実現することができる。
【００５４】
請求項５では、ドライエッチングに用いるガスの総流量に対するＣＦ４ガスとＣＨＦ３ガスの合計流量の比が６％以下であり、ガスの総流量に対するＣＦ４ガス流量の比が３％以下であり、ガスの総流量に対するＮ２ガス流量の比が５％以上であるので、エッチング中に形成されるＣｘＨｙＦｚ系のポリマーやレジスト残膜を制御し、ホールの抜け性を確保することで最小加工寸法が０．１０μｍ以細の半導体集積回路で要求されるホールテーパー角８８度以上を実現することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態におけるホール形成工程を示す断面図である。
【図２】ドライエッチング後のホール形状をトップの形状、ボトムの形状によって３種類に分類した説明図である。
【図３】（ａ）はＳｉＯＣ膜、絶縁膜のエッチングを行った際のホール形状のガスの総流量に対する炭素とフッ素を含むガスの総流量（ＣＦ４とＣＨＦ３流量の合計）の比依存性、（ｂ）はそのガスの総流量に対するＮ２の流量比依存性を示す説明図である。
【図４】寸法シフト（Ｙ−Ｘ）の定義を示す説明図である。
【図５】寸法シフトのガスの総流量に対するＣＦ４の流量比依存性を示すグラフである。
【図６】ホールテーパー角θの定義を示す説明図である。
【図７】ホールテーパー角のガスの総流量に対する炭素とフッ素を含むガスの総流量（ＣＦ４とＣＨＦ３流量の合計）の比依存性を示すグラフである。
【図８】ホールテーパー角のガスの総流量に対するＣＦ４の流量比依存性を示すグラフである。
【図９】ホールテーパー角のガスの総流量に対するＮ２の流量比依存性を示すグラフである。
【符号の説明】
１ 半導体基板
２ シリコン酸化膜
３ 炭素含有シリコン酸化膜
４ ＡｒＦ用レジスト
５ ホール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in a dry etching method for an interlayer insulating film, particularly, a low dielectric constant insulating film.
[0002]
[Prior art]
In recent years, miniaturization and high integration of semiconductor integrated circuits have been significantly advanced. However, as the miniaturization progresses, the delay time of the transistor can be shortened, but it becomes difficult to reduce the wiring delay time due to an increase in wiring resistance and parasitic capacitance. As a countermeasure, copper having lower resistivity is being used instead of conventional aluminum to reduce wiring resistance, and a low dielectric constant insulating film is being adopted to reduce parasitic capacitance. In a semiconductor integrated circuit having a minimum processing dimension of 0.10 μm or less, a carbon-containing silicon oxide film (hereinafter, referred to as an SiOC film) or the like is used (for example, see Patent Document 1).
[0003]
Hereinafter, a process of forming a hole (hereinafter, referred to as a hole) when an SiOC film is used as a low dielectric constant insulating film will be described with reference to FIGS.
[0004]
First, in the step shown in FIG. 1A, a 200 nm-thick silicon oxide film 2 and a 250 nm-thick SiOC film 3 are sequentially deposited on a semiconductor substrate 1. Thereafter, an ArF resist is applied on the SiOC film 3, and a resist pattern 4 is formed by using a lithography technique using an ArF excimer laser. Here, in order to form a fine pattern, an ArF resist having better resolution than a KrF resist material is used for an ArF excimer laser having a short wavelength. The ArF resist is a chemically amplified resist mainly containing a resin substantially not containing an aromatic ring. Next, in the step shown in FIG. 1B, the SiOC film 3 is etched using a mixed gas of C 4 F 8 , O 2 , and Ar using the resist pattern 4 as an etching mask. Next, in the step shown in FIG. 1C, the hole 5 is formed by etching the silicon oxide film 2 using a mixed gas of C 4 F 6 , O 2 , and Ar. Finally, in the step shown in FIG. 1D, the resist is removed by ashing using a gas such as O 2 .
[0005]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-35832
[Problems to be solved by the invention]
However, when the dry etching of a wafer patterned by using ArF lithography, which is a lithography technology corresponding to a minimum processing dimension of 0.10 μm or less, is performed by using the above-described conventional technology, the dry etching resistance of the ArF resist material is reduced. Was significantly inferior to the conventional KrF resist material, and had problems such as surface roughness and penetration of the resist. In general, in dry etching of holes, a dimensional shift of about 10% of the hole diameter (difference between the hole diameter after dry etching and the hole diameter after lithography) is allowed. In a semiconductor integrated circuit having a minimum processing dimension of 0.10 μm, a hole having a diameter of 0.20 μm is generally used, and the allowable dimensional shift amount is about 20 nm. However, in the conventional technology, a dimensional shift of 30 nm is a limit. Have not been able to achieve. This is considered to be due to the fact that the resist surface roughness and the resist selectivity are low, so that the remaining resist film at the shoulder portion of the hole is insufficient and the top diameter increases.
[0007]
Therefore, in recent years, a method of adding N 2 instead of O 2 has been proposed in order to improve the resist selectivity. However, the size required for a semiconductor integrated circuit having a minimum processing size of 0.10 μm or less has been proposed. The shift and the hole taper angle are 20 nm and 88 degrees, respectively, but there have been many problems in shape control such as not being able to realize them.
[0008]
Therefore, an object of the present invention is to solve the above-mentioned conventional problems, and it is possible to suppress the deformation of the hole shape (top and bottom) and the spread of the hole top, and to provide a semiconductor device having a desired hole shape. It is to provide a manufacturing method.
[0009]
[Means for Solving the Problems]
In order to solve the above problem, a method of manufacturing a semiconductor device according to claim 1 of the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a resist pattern on the interlayer insulating film, Dry etching the interlayer insulating film using the resist pattern as a mask, using a mixed gas containing at least CF 4 gas, CHF 3 gas, N 2 gas, and inert gas as a gas used for the dry etching; and , The ratio of the total gas flow containing carbon and fluorine to the total gas flow is 2% or more and 12% or less, and the ratio of the N 2 gas flow to the total gas flow is 5% or more and 20% or less.
[0010]
As described above, a mixed gas containing at least CF 4 gas, CHF 3 gas, N 2 gas, and inert gas is used as a gas used for dry etching, and the sum of the gas flow rates containing carbon and fluorine with respect to the total gas flow rate is used. Since the ratio is 2% or more and 12% or less and the ratio of the N 2 gas flow rate to the total gas flow rate is 5% or more and 20% or less, it is possible to suppress deformation of the hole shape and expansion of the top diameter of the hole. it can. That is, in the dry etching of the SiOC film using the mixed gas system of CF 4 , CHF 3 , N 2 , and Ar, the flow ratio of CF 4 , CHF 3 , and N 2 to the total flow amount of the gas is within the specific range as described above. in the use, to control the C x H y F z type polymer formed during the etching of the desired hole shape not both top and bottom shapes of polygonization by ensuring the filling property of holes Can be.
[0011]
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the interlayer insulating film is a carbon-containing silicon oxide film having a methyl group. As described above, since the interlayer insulating film is a carbon-containing silicon oxide film having a methyl group, in the dry etching of the SiOC film containing a methyl group, a desired hole shape having a round top and bottom can be obtained. In addition, since the amount of polarization of the methyl group can be reduced, the dielectric constant of the interlayer insulating film can be reduced by introducing the methyl group.
[0012]
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the flow rate of the gas containing carbon and fluorine is at least one type of gas other than the CF 4 gas and the CHF 3 gas. The total flow rate of the contained fluorocarbon gas or hydrocarbon gas was used. As described above, even when the flow rate of the gas containing carbon and fluorine is the total flow rate of a fluorocarbon gas or a hydrocarbon gas containing at least one kind of gas in addition to the CF 4 gas and the CHF 3 gas, the same operation and effect as in claim 1 can be obtained. can get.
[0013]
According to a fourth aspect of the present invention, in the method of the third aspect, a ratio of a CF 4 gas flow rate to a total flow rate of gas used for dry etching is 3% or less. As described above, since the ratio of the CF 4 gas flow rate to the total flow rate of the gas used for dry etching is 3% or less, damage to the resist can be reduced by reducing the CF 4 gas, and the remaining resist film can be reduced. The increase and the retreat of the resist can be suppressed. Therefore, a size shift of 20 μm or less required for a semiconductor integrated circuit having a minimum processing size of 0.10 μm or less can be realized.
[0014]
According to a fifth aspect of the present invention, in the method of the first aspect, the ratio of the total flow rate of the CF 4 gas and the CHF 3 gas to the total flow rate of the gas used for the dry etching is 6% or less. The ratio of the CF 4 gas flow rate to the total gas flow rate is 3% or less, and the ratio of the N 2 gas flow rate to the total gas flow rate is 5% or more. Thus, the ratio of the total flow rate of the CF 4 gas and the CHF 3 gas to the total flow rate of the gas used for dry etching is 6% or less, the ratio of the CF 4 gas flow rate to the total flow rate of the gas is 3% or less, since the ratio of the N 2 gas flow rate to the total flow rate of the gas is 5% or more, by controlling the C x H y F z type of polymer and residual resist film formed during etching, to improve the release properties of the hole Thus, a hole taper angle of 88 degrees or more required for a semiconductor integrated circuit having a minimum processing dimension of 0.10 μm or less can be realized.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view showing a hole forming step according to the first embodiment of the present invention.
[0016]
First, in the process shown in FIG. 1A, for example, a silicon oxide film 2 having a thickness of 200 nm and a SiOC film (interlayer insulating film) 3 containing a methyl group in a film having a thickness of 250 nm are formed on the semiconductor substrate 1 in the chamber. Are sequentially deposited. Thereafter, a resist for ArF is applied on the SiOC film 3 to form a resist film having a thickness of 400 nm, and a resist pattern 4 having a hole diameter of 0.14 μm is formed by lithography using an ArF excimer laser. In this embodiment, a resist containing a resin made of a copolymer of methyl adamantyl methacrylate and methyl lactyl methacrylate and an acid generator was used.
[0017]
Next, in the step shown in FIG. 1B, the SiOC film 3 is etched using an etching gas using the resist pattern 4 as an etching mask. In this case, the type of reaction gas is CF 4 , CHF 3 , N 2 , Ar, the gas pressure is 6.7 Pa, and the upper RF power is set using a general dual-frequency excitation type capacitively coupled plasma etching apparatus. Etching is performed under the conditions of 1200 W and lower RF power of 1700 W.
[0018]
Next, in the step shown in FIG. 1C, using the resist pattern 4 as an etching mask, the silicon oxide film 2 is etched using an etching gas to form holes 5. In this case, using a general dual-frequency excitation type capacitively coupled plasma etching apparatus, for example, the type and flow rate of the reaction gas are C 4 F 6 / O 2 / Ar = 16/22/800 sccm and the gas is Etching is performed under the conditions of a pressure of 5.3 Pa, an upper RF power of 1400 W, and a lower RF power of 1700 W.
[0019]
Next, in the step shown in FIG. 1D, the resist 4 is removed by ashing using a gas such as O 2 .
[0020]
FIG. 2 is an explanatory diagram in which the hole shapes after ashing shown in FIG. 1D are classified according to the top shape and the bottom shape. (A) has a round top shape and a desired hole shape, while a bottom shape is angular and polygonal, and (B) has a rounded top and bottom shape to obtain a desired shape. (C) is a case where the shape of the bottom is round and a desired hole shape is obtained, but the shape of the top is square in a polygon.
[0021]
Here, a feature of the dry etching method according to the present embodiment is that, in the step shown in FIG. 1B, the sum of the CF 4 flow rate and the CHF 3 flow rate with respect to the total gas flow rate (CF 4 + CHF 3 + N 2 + Ar) (hereinafter, referred to as “ Four flow rate”) By controlling the ratio of (CF 4 flow rate + CHF 3 flow rate)) and the N 2 flow rate ratio, the top and bottom shapes can be changed without squaring as shown in FIGS. Both are to form a desired round hole shape.
[0022]
Therefore, the dependency of the ratio of (CF 4 flow rate + CHF 3 flow rate) on the total flow rate of the hole-shaped gas and the dependency of the N 2 flow rate ratio on the total gas flow rate were examined.
[0023]
FIG. 3 shows how the ratio of (a) the N 2 flow rate to the total gas flow rate and (b) the ratio of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate affect the etching shape. FIG. 4 is an explanatory diagram showing a boundary area.
[0024]
As shown in FIG. 3 (a), in the region from 5 to 20% for the ratio of the N 2 flow rate to the total flow rate of the gas, and as shown in FIG. 3 (b), (CF 4 flow rate to the total flow rate of the gas With respect to the ratio of (+ CHF 3 flow rate), a desired hole shape in which both the top and bottom are not angular can be obtained in the range of 2 to 12%. Here, the ratio of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate is 2% or less, and the ratio of the N 2 flow rate to the total gas flow rate is 5% or less. C x H y F z type of polymer formed during the etching adhere to the hole sidewalls, acting as a mask for dry etching, and omission of the hole it is considered that the decrease. When the ratio of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate is 12% or more, and the ratio of N 2 flow rate to the total gas flow rate is 20% or more, the shape of the upper portion of the hole becomes polygonal. compared to the generation of the C x H y F z type of the polymer to above due to the resist etching speed is high, reduction and resist retraction of the residual resist film is considered.
[0025]
As described above, according to the present embodiment, in the dry etching of the SiOC film, as the etching conditions, 2 ≦ (CF 4 flow rate + CHF 3 flow rate) / total flow rate of gas ≦ 12%, 5 ≦ N 2 flow rate / total of gas By using the region where the flow rate is ≤20%, the top and bottom shapes are both rounded and a desired shape can be obtained.
[0026]
In the first embodiment, CF 4 , CHF 3 , N 2 , and Ar are used as the etching gas for the SiOC film. However, in addition to CF 4 and CHF 3 , C 4 F 8 , C 4 F 6 , and C 5 are used. The same effect is obtained when at least one kind of gas such as F 8 , CH 2 F 2 , and CH 3 F is contained, and the ratio of the fluorocarbon gas or the hydrocarbon gas to the total gas flow is in the range of 2 to 12%. Is obtained.
[0027]
A second embodiment of the present invention will be described with reference to FIGS. The cross-sectional view of the hole forming step in the second embodiment is the same as FIG.
[0028]
First, in the process shown in FIG. 1A, for example, a silicon oxide film 2 having a thickness of 200 nm and a SiOC film 3 containing a methyl group in a film having a thickness of 250 nm are sequentially deposited on the semiconductor substrate 1 in the chamber. Thereafter, a resist for ArF is applied on the SiOC film 3 to form a resist film having a thickness of 400 nm, and a resist pattern 4 having a hole diameter of 0.14 μm is formed by lithography using an ArF excimer laser. In this embodiment, a resist containing an acid generator and a resin made of a copolymer of methyl adamantyl methacrylate and methyl lactyl methacrylate was used.
[0029]
Next, in the step shown in FIG. 1B, the SiOC film 3 is etched using an etching gas using the resist pattern 4 as an etching mask. In this case, the type of reaction gas is CF 4 , CHF 3 , N 2 , Ar, the gas pressure is 6.7 Pa, and the upper RF power is set using a general dual-frequency excitation type capacitively coupled plasma etching apparatus. Etching is performed under the conditions of 1200 W and lower RF power of 1700 W.
[0030]
Next, in the step shown in FIG. 1C, using the resist pattern 4 as an etching mask, the silicon oxide film 2 is etched using an etching gas to form holes 5. In this case, using a general dual-frequency excitation type capacitively coupled plasma etching apparatus, for example, the type and flow rate of the reaction gas are C 4 F 6 / O 2 / Ar = 16/22/800 sccm and the gas is Etching is performed under the conditions of a pressure of 5.3 Pa, an upper RF power of 1400 W, and a lower RF power of 1700 W.
[0031]
Next, in the step shown in FIG. 1D, the resist 4 is removed by ashing using a gas such as O 2 .
[0032]
Here, a feature of the dry etching method according to the present embodiment is to realize hole etching with good dimensional control in the steps shown in FIGS.
[0033]
Therefore, the difference between the bottom dimension X of the hole pattern after lithography as shown in FIG. 4A and the top dimension Y after ashing as shown in FIG. The dependence of the CF 4 flow rate ratio on the total gas flow was investigated.
[0034]
FIG. 5 is a diagram showing the flow rate ratio dependence of CF 4 with respect to the total gas flow rate of the dimension shift. In FIG. 5, the horizontal axis represents the ratio [%] of the CF 4 flow rate to the total gas flow rate, and the vertical axis represents the dimensional shift [nm]. As shown in FIG. 5, as the ratio of CF 4 flow rate to total gas flow rate decreases, the dimensional shift decreases. As a cause of this, it is considered that the damage to the resist is increased by increasing the CF 4 gas, and the remaining resist film is reduced and the resist is receded. Therefore, in order to achieve a size shift of 20 nm or less required for a semiconductor integrated circuit having a minimum processing size of 0.10 μm or less, it is necessary to set the flow ratio of CF 4 to the total gas flow to 3% or less. Can be.
[0035]
As described above, according to the present embodiment, by using the area of CF 4 flow rate / total flow rate of gas ≦ 3%, the dimension shift of 20 nm required for the semiconductor integrated circuit having the minimum processing dimension of 0.10 μm or less is used. The following can be achieved.
[0036]
A third embodiment of the present invention will be described with reference to FIGS. The sectional view of the hole forming step in the third embodiment is the same as FIG.
[0037]
First, in the process shown in FIG. 1A, for example, a silicon oxide film 2 having a thickness of 200 nm and a SiOC film 3 containing a methyl group in a film having a thickness of 250 nm are sequentially deposited on the semiconductor substrate 1 in the chamber. Thereafter, a resist for ArF is applied on the SiOC film 3 to form a resist film having a thickness of 400 nm, and a resist pattern 4 having a hole diameter of 0.14 μm is formed by lithography using an ArF excimer laser. In this embodiment, a resist containing an acid generator and a resin made of a copolymer of methyl adamantyl methacrylate and methyl lactyl methacrylate was used.
[0038]
Next, in the step shown in FIG. 1B, the SiOC film 3 is etched using an etching gas using the resist pattern 4 as an etching mask. In this case, the type of reaction gas is CF 4 , CHF 3 , N 2 , Ar, the gas pressure is 6.7 Pa, and the upper RF power is set using a general dual-frequency excitation type capacitively coupled plasma etching apparatus. Etching is performed under the conditions of 1200 W and lower RF power of 1700 W.
[0039]
Next, in the step shown in FIG. 1C, using the resist pattern 4 as an etching mask, the silicon oxide film 2 is etched using an etching gas to form holes 5. In this case, using a general dual-frequency excitation type capacitively coupled plasma etching apparatus, for example, the type and flow rate of the reaction gas are C 4 F 6 / O 2 / Ar = 16/22/800 sccm and the gas is Etching is performed under the conditions of a pressure of 5.3 Pa, an upper RF power of 1400 W, and a lower RF power of 1700 W.
[0040]
Next, in the step shown in FIG. 1D, the resist 4 is removed by ashing using a gas such as O 2 .
[0041]
Here, a feature of the dry etching method according to the present embodiment is that hole etching with good controllability of the taper angle is realized in the steps shown in FIGS. The taper angle θ is an angle formed between the hole side wall 5a and the base substrate 1, as shown in FIG.
[0042]
Therefore, the ratio dependence of the (CF 4 flow rate + CHF 3 flow rate) on the total gas flow rate, the dependence of the CF 4 flow rate ratio on the total gas flow rate, and the dependence of the N 2 flow rate on the total gas flow rate for the hole taper angle θ. The sex was examined.
[0043]
FIG. 7 is a diagram showing the flow rate ratio dependence of CF 4 and CHF 3 with respect to the total gas flow rate at the hole taper angle θ. 7, the horizontal axis represents the ratio [%] of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate, and the vertical axis represents the hole taper angle θ [degree]. As shown in FIG. 7, as the ratio of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate decreases, the hole taper angle θ increases.
[0044]
FIG. 8 is a graph showing the dependence of the flow rate ratio of CF 4 on the total gas flow rate at the hole taper angle θ. In FIG. 8, the horizontal axis represents the flow rate ratio [%] of CF 4 to the total gas flow rate, and the vertical axis represents the hole taper angle θ [degree]. As shown in FIG. 8, as the ratio of the flow rate of CF 4 to the total gas flow rate decreases, the hole taper angle θ increases.
[0045]
FIG. 9 is a diagram showing the dependence of the flow rate ratio of N 2 on the total gas flow rate at the hole taper angle θ. In FIG. 9, the horizontal axis represents the flow rate ratio of N 2 [%] to the total gas flow rate, and the vertical axis represents the hole taper angle θ [degree]. As shown in FIG. 9, the hole taper angle θ increases as the flow rate ratio of N 2 to the total gas flow increases.
[0046]
Therefore, in order to realize a hole taper angle of 88 degrees or more required for a semiconductor integrated circuit having a minimum processing dimension of 0.10 μm or less, the ratio of (CF 4 flow rate + CHF 3 flow rate) to the total gas flow rate is 6% or less. , Can be realized by setting the flow ratio of CF 4 to the total flow of gas to 3% or less, and the flow ratio of N 2 to the total flow of gas to 5% or more.
[0047]
As described above, according to the present embodiment, (CF 4 flow rate + CHF 3 flow rate) / total flow rate of gas ≦ 6%, CF 4 flow rate / total flow rate of gas ≦ 3%, N 2 flow rate / total flow rate of gas ≧ By using the 5% region, a hole taper angle of 88 degrees or more required for a semiconductor integrated circuit having a minimum processing size of 0.10 μm or less can be realized.
[0048]
In the first to third embodiments, a resist having a polymethacrylic acid derivative in the main chain was used. However, a polyacrylic acid derivative, a polyacrylic acid derivative having the α-position substituted with fluorine, chlorine, a trifluoromethyl group, or the like. , A polyvinyl alcohol derivative, a polyacrylic acid derivative in which hydrogen in the main chain is substituted with fluorine, a polyvinyl alcohol derivative in which hydrogen in the main chain is substituted with fluorine, a polynorbornene derivative, a polytetracyclododecene derivative, etc. Similar effects can be obtained by using a polymer having an olefin, a copolymer of maleic anhydride and a polymer having a cycloolefin in the main chain, or a copolymer of these.
[0049]
In the first to third embodiments, the Ar gas is used as the inert gas in the mixed gas, but another inert gas such as Kr may be used.
[0050]
【The invention's effect】
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, a mixed gas containing at least CF 4 gas, CHF 3 gas, N 2 gas, and inert gas is used as a gas used for dry etching. Since the ratio of the total flow rate of the gas containing carbon and fluorine to the total flow rate is 2% to 12%, and the ratio of the N 2 gas flow rate to the total flow rate of the gas is 5% to 20%, the hole shape is deformed. , And expansion of the top diameter of the hole can be suppressed. That is, in the dry etching of the SiOC film using the mixed gas system of CF 4 , CHF 3 , N 2 , and Ar, the flow ratio of CF 4 , CHF 3 , and N 2 to the total flow amount of the gas is within the specific range as described above. the use in, that controls the C x H y F z type polymer formed during the etching of the desired hole shape not both top and bottom shapes of polygonization by ensuring the escape of the hole it can.
[0051]
In the second aspect, since the interlayer insulating film is a carbon-containing silicon oxide film having a methyl group, a desired hole shape having a round top and bottom can be obtained in dry etching of a SiOC film containing a methyl group. In addition, since the amount of polarization of the methyl group can be reduced, the dielectric constant of the interlayer insulating film can be reduced by introducing the methyl group.
[0052]
According to the third aspect, the gas flow rate containing carbon and fluorine may be the total flow rate of a fluorocarbon gas or a hydrocarbon gas containing at least one kind of gas in addition to the CF 4 gas and the CHF 3 gas. Is obtained.
[0053]
Since the ratio of the CF 4 gas flow rate to the total flow rate of the gas used for dry etching is 3% or less, damage to the resist can be reduced by reducing the CF 4 gas, and the resist remaining film can be reduced. And resist receding can be suppressed. Therefore, a size shift of 20 μm or less required for a semiconductor integrated circuit having a minimum processing size of 0.10 μm or less can be realized.
[0054]
According to claim 5, the ratio of the total flow rate of the CF 4 gas and the CHF 3 gas to the total flow rate of the gas used for dry etching is 6% or less, and the ratio of the CF 4 gas flow rate to the total flow rate of the gas is 3% or less. Since the ratio of the flow rate of the N 2 gas to the total flow rate of the gas is 5% or more, the C x H y F z -based polymer or the resist remaining film formed during the etching is controlled to secure the hole removability. As a result, a hole taper angle of 88 degrees or more required for a semiconductor integrated circuit having a minimum processing dimension of 0.10 μm or less can be realized.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a hole forming step according to a first embodiment of the present invention.
FIG. 2 is an explanatory diagram in which hole shapes after dry etching are classified into three types according to a top shape and a bottom shape.
FIG. 3 (a) shows a ratio dependency of a total flow rate of a gas containing carbon and fluorine (a sum of flow rates of CF 4 and CHF 3 ) to a total flow rate of a hole-shaped gas when an SiOC film and an insulating film are etched. (B) is an explanatory diagram showing the dependency of the flow rate of N 2 on the total flow rate of the gas.
FIG. 4 is an explanatory diagram showing a definition of a dimension shift (YX).
FIG. 5 is a graph showing the dependence of the flow rate ratio of CF 4 on the total gas flow rate of the dimension shift.
FIG. 6 is an explanatory diagram showing a definition of a hole taper angle θ.
FIG. 7 is a graph showing a ratio dependency of a total flow rate of a gas containing carbon and fluorine (a sum of CF 4 and CHF 3 flow rates) to a total flow rate of a gas having a hole taper angle.
FIG. 8 is a graph showing the flow rate dependence of CF 4 with respect to the total flow rate of gas having a hole taper angle.
FIG. 9 is a graph showing the dependency of the flow rate of N 2 on the total flow rate of gas having a hole taper angle.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 semiconductor substrate 2 silicon oxide film 3 carbon-containing silicon oxide film 4 resist for ArF 5 hole
