JP2004245878A

JP2004245878A - プラズマ・ディスプレイ・パネルの駆動方法

Info

Publication number: JP2004245878A
Application number: JP2003032601A
Authority: JP
Inventors: Hideyuki Asai; 秀之浅井
Original assignee: Noritake Co Ltd
Current assignee: Noritake Co Ltd
Priority date: 2003-02-10
Filing date: 2003-02-10
Publication date: 2004-09-02

Abstract

【課題】書込電極の絶縁破壊を好適に抑制し得る駆動方法を提供する。
【解決手段】書込パルスＰｗｄ、Ｐｗｓが印加される際における書込電極２８の電位が、正パルスＰｗａを印加されることによって表示電極５２ａおよび走査電極５２ｂの中間の電位であってそれらとの間で実質的に放電が発生しない７０（Ｖ）程度の電位に保持されることから、リセット期間における書込電極２８の絶縁破壊延いてはドライバＩＣの破壊等が好適に抑制される。すなわち、書込電極２８の耐電圧を前述した電位差に応じて例えば２００（Ｖ）程度と低くすることができる。
【選択図】図５

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマ・ディスプレイ・パネル（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ：ＰＤＰ）、特に放電空間内に壁電荷を蓄積して交流放電を所定時間だけ維持する形式のＡＣ型ＰＤＰの駆動方法に関する。
【０００２】
【従来の技術】
例えば、一対の平行平板間に設けられた放電空間が複数の発光区画に区分されると共に、その放電空間内に複数対の互いに平行な表示電極および走査電極と、それら表示電極および走査電極と直交する方向に沿って伸びる複数本のアドレス電極（すなわち書込電極）とを備える形式の所謂３電極構造のＡＣ型ＰＤＰが知られている。このようなＡＣ型ＰＤＰは、薄型且つ大表示面とすることが容易であると共に、ブラウン管並の広い視野角および速い応答速度が得られるため、ブラウン管に代わる大型画像表示装置として考えられている。
【０００３】
図１は、上記のＡＣ型ＰＤＰの駆動波形の一例を示したものである。図において、先ず、リセット期間（すなわち初期化期間）では、全面で共通の表示電極に書込パルスを印加して全ての走査電極との間の電位差を放電開始電圧よりも大きくすることにより全ての発光区画内に壁電荷を蓄積すると共に、続いて全ての走査電極に電荷形成パルスを印加して表示電極との間で放電を発生させることにより維持パルスが印加された場合に放電が発生する壁電荷量に調節する。すなわち、全ての発光区画の壁電荷量がそのような値に均一化される。次いで、アドレス期間（すなわち書込期間）では、全ての走査電極に順次に走査パルスを印加すると共に、その走査に同期して所望のアドレス電極に電圧を印加してそれらの間で放電を発生させることにより、発光させない発光区画の壁電荷を選択的に消去する。そして、サステイン期間（すなわち表示期間）において、表示電極および全ての走査電極に維持パルスを１／２周期だけ異なる位相で印加すると、壁電荷の残存する発光区画内で放電が発生し且つ所定時間だけ維持されることによりその発光区画から発光させられる。
【０００４】
なお、上記の駆動方法はアドレス期間において非発光区画の壁電荷を消去する消去アドレス法と称されるものである。この駆動方法とは反対に、リセット期間において全発光区画の壁電荷量を維持パルスを印加しても表示放電が発生しない値に調節し、或いは壁電荷を消滅させ、アドレス期間において発光させる発光区画で放電を発生させることにより、その壁電荷量を維持パルス印加で表示放電が発生する値に調節する書込アドレス法と称される駆動方法も知られている。また、図に示される駆動方法では、書込パルスが表示電極に印加されているが、全ての走査電極に書込パルスを印加する駆動方法等も可能である。何れにしても、リセット期間、アドレス期間、サステイン期間が順次に繰り返されることにより所望の画像が連続的に表示される点で共通し、このような駆動方法は、アドレス−表示分離駆動（ＡＤＳ）と称される（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開平１０−１４３１０７号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記のＡＤＳ駆動方法において、リセット期間における書込パルスは、前回の表示サイクルで発光させられなかった壁電荷の蓄積されていない発光区画でも放電を発生させる目的で放電開始電圧よりも十分に高い電圧に設定されており、パネル構造によって定められるが、その大きさは、例えば３００〜４５０（Ｖ）程度の高電圧になる。このとき、書込パルスの印加時には表示電極或いは走査電極とアドレス電極との電位差も極めて大きくなるため、それらの間でも放電が発生し得る。３電極構造のＡＣ型ＰＤＰでは一般にアドレス電極も誘電体層で覆われているが、その厚さ寸法は、アドレス放電を可及的に低電圧で発生させる目的で比較的薄くされているために表示電極および走査電極間に比較して耐電圧が低い傾向にある。そのため、表示電極或いは走査電極上の誘電体層にピンホール等の欠陥が存在する等の理由によって耐電圧が低下すると容易に絶縁破壊が生じ、延いてはアドレス電極の駆動ドライバＩＣが破壊され得る問題があった。
【０００７】
本発明は、以上の事情を背景として為されたものであって、その目的は、書込電極の絶縁破壊を好適に抑制し得る駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
斯かる目的を達成するため、本発明の要旨とするところは、一対の平行平板間に設けられた放電空間が複数の発光区画に区分され且つその放電空間内に複数対の表示電極および走査電極と複数本の書込電極とを備え、全ての表示電極および走査電極間に初期化電圧を印加することにより全ての発光区画の壁電荷を均一化する初期化期間と、それら走査電極と書込電極との間で放電を発生させることにより発光させる発光区画に選択的に壁電荷を蓄積する書込期間と、全ての表示電極および走査電極間に極性が交互に反転する維持パルスを印加してその選択された発光区画内で放電を発生させ且つ所定時間だけ維持させることによりその発光区画から発光させる表示期間とを、順次に実施するプラズマ・ディスプレイ・パネルの駆動方法であって、（ａ）前記表示電極および前記走査電極間に前記初期化電圧が印加される際に、前記書込電極の電位をそれら表示電極および走査電極との間で放電が発生しないそれらの中間の所定電位に保持することにある。
【０００９】
【発明の効果】
このようにすれば、初期化電圧が印加される際における書込電極の電位が、表示電極および走査電極の中間の所定電位であってそれらとの間で放電が発生しない値に保持されることから、初期化期間における書込電極の絶縁破壊延いてはドライバＩＣの破壊等が好適に抑制される。なお、本願において、「放電が発生しない」とは、全く放電が発生しない場合だけでなく、絶縁破壊が生じ得ないような微弱な放電が生じる場合も含むものである。
【００１０】
【発明の他の態様】
ここで、好適には、前記所定電位は、前記表示電極および前記走査電極の各々との電位差を前記初期化電圧の３０乃至７０（％）の大きさとする値である。このようにすれば、表示電極および走査電極との間の電位差が、それらとの間で放電し得る電位差に比較して十分に小さい値に保たれるので、書込電極の絶縁破壊が一層抑制される。
【００１１】
また、好適には、前記所定電位は、前記表示電極および前記走査電極の各々との電位差を１２５乃至２００（Ｖ）の範囲内の大きさとする値である。表示電極および走査電極と書込電極との間の放電開始電圧は、ＡＣ型ＰＤＰの一般的な構造では２００〜３００（Ｖ）の範囲内の値となる。上記のように書込電極の電位を設定すれば、表示電極および走査電極何れとの間の電位差が、放電開始電圧よりも十分に低い値か、放電が生じても微弱なものに留まるような値に保たれるので、書込放電の絶縁破壊が一層抑制される。
【００１２】
また、好適には、本発明の駆動方法は、格子状を成す誘電体層に複数本の帯状導体が積層されて成るシート部材が前記一対の平行平板間に備えられ、前記表示電極および前記走査電極はそれら複数本の帯状導体で構成されたＰＤＰに適用される。このような構造では、一対の平行平板の一方の内面に書込電極を設けると共に、他方の内面に表示電極および走査電極を設けて、その他方の平板側から発光を観察する形式のＰＤＰに比較して、表示電極および走査電極による遮光が少ない利点があるが、その反面で、表示電極および走査電極と書込電極との距離が小さくなることから、書込電極との間の無用な放電が一層発生し易く、絶縁破壊が一層生じ易い傾向にある。したがって、書込電極の電位を表示電極および走査電極の中間の電位に保持する効果が一層顕著に得られる。
【００１３】
因みに、従来のＡＤＳ駆動方法は、例えば前記特許文献１の図１に示されるような表示電極および走査電極と書込電極との距離が比較的遠くされた従来の電極構成のＰＤＰを駆動するためのものである。このようなＰＤＰでは、ピンホール等の不良が存在しなければ表示電極および走査電極と書込電極との間の絶縁破壊が構造的に生じ難いことから、絶縁破壊を抑制する目的で書込電極の電位を初期化電圧との関係で調節することは全く考慮されていなかった。却って、上記特許文献１の図３によれば、初期化電圧の印加時に走査電極との電位差を拡大することにより、書込電極との間でプライミングとなる放電を発生させることが行われたのである。換言すれば、従来の駆動方法では、電極を覆う誘電体層に僅かなピンホールも許されない程度の高品質が要求されると共に、表示電極および走査電極と書込電極との距離が短くなるような従来とは異なる電極構成のＰＤＰには適用困難なものであった。
【００１４】
また、好適には、前記初期化期間において、前記走査電極および前記書込電極の電位は、前記書込期間におけるそれぞれの電位に保持される。すなわち、前記所定電位は、その書込期間における電位に一致させられる。このようにすれば、初期化期間における無用な放電を抑制する目的で各電極の電位を増加させる必要が無いので、従来と同じ駆動ドライバを用い得る利点がある。
【００１５】
【発明の実施の形態】
以下、本発明の一実施例を図面を参照して詳細に説明する。
【００１６】
図２は、本発明の駆動方法が適用されるＰＤＰ１０の構成を説明するための図である。図において、ＰＤＰ１０は、例えば対角２０インチ（４００×３００（ｍｍ））程度の表示領域寸法を備え、複数枚が縦横に密接して並べられることにより大画面を構成する所謂タイル型表示装置の素子として用いられるものである。このＰＤＰ１０には、それぞれの略平坦な一面１２，１４が対向するように僅かな間隔を隔てて互いに平行に配置された前面板（第１平板）１６および背面板（第２平板）１８が備えられている。それら前面板１６および背面板１８は、格子状のシート部材２０（厚膜シート電極）を介してその周縁部において気密に封着されており、これによりＰＤＰ１０の内部に気密空間が形成されている。これら前面板１６および背面板１８は、何れも４５０×３５０（ｍｍ）程度の大きさと１．１〜３（ｍｍ）程度の均一な厚さ寸法とを備えると共に透光性を有し且つ軟化点が７００（℃）程度のソーダライム・ガラス等から成るものである。本実施例においては、上記の前面板１６が第１平板に、背面板１８が第２平板にそれぞれ相当する。
【００１７】
上記の背面板１８上には、一方向に沿って伸び且つ互いに平行な複数本の長手状の隔壁２２が０．２〜３（ｍｍ）の範囲内、例えば１．０（ｍｍ）程度の一定の中心間隔で備えられており、前面板１６および背面板１８間の気密空間が複数本の放電空間２４に区分されている。この隔壁２２は、例えば、ＰｂＯ−Ｂ_２Ｏ_３−ＳｉＯ_２−Ａｌ_２Ｏ_３−ＺｎＯ−ＴｉＯ_２系或いはこれらを組み合わせた系等の低軟化点ガラスを主成分とする厚膜材料から成り、幅寸法が６０（μｍ）〜１．０（ｍｍ）程度の範囲内、例えば２００（μｍ）程度、高さ寸法が５〜３００（μｍ）程度の範囲内、例えば５０（μｍ）程度の大きさを備えたものである。また、隔壁２２には、例えばアルミナ等の無機充填材（フィラー）やその他の無機顔料等が適宜添加されることにより、膜の緻密度や強度、保形性等が調節されている。前記のシート部材２０は、その一方向に沿って伸びる部分がこの隔壁２２の頂部上に重なる位置関係にある。
【００１８】
また、背面板１８上には、その内面１４の略全面を覆う低アルカリ・ガラス或いは無アルカリ・ガラス等から成るアンダ・コート２６が設けられ、その上に厚膜銀等から成る複数本の書込電極２８が前記複数の隔壁２２の長手方向に沿ってそれらの間の位置に、低軟化点ガラスおよび白色の酸化チタン等の無機フィラー等から成るオーバ・コート３０に覆われて設けられている。これらアンダ・コート２６およびオーバ・コート３０の厚さ寸法は、例えば１０〜２０（μｍ）程度である。上記の隔壁２２は、このオーバ・コート３０上に突設されている。
【００１９】
また、オーバ・コート３０の表面および隔壁２２の側面には、放電空間２４毎に塗り分けられた蛍光体層３２が例えば１０〜２０（μｍ）程度の範囲で色毎に定められた厚みで設けられている。蛍光体層３２は、例えば紫外線励起により発光させられるＲ（赤），Ｇ（緑），Ｂ（青）等の発光色に対応する３色の蛍光体の何れかから成るものであり、隣接する放電空間２４相互に異なる発光色となるように設けられている。なお、前記のアンダ・コート２６およびオーバ・コート３０は、厚膜銀から成る書込電極２８と背面板１８との反応および上記の蛍光体層３２の汚染を防止する目的で設けられたものである。
【００２０】
一方、前記の前面板１６の内面１２には、前記隔壁２２に対向する位置に隔壁３４がストライプ状に設けられている。この隔壁３４は、例えば隔壁２２と同じ材料から成り、例えば５〜３００（μｍ）程度の範囲内、例えば５０（μｍ）程度の高さ寸法（厚さ寸法）で設けられたものである。前面板内面１２のこの隔壁３４相互間には、蛍光体層３６が例えば３〜５０（μｍ）程度の範囲内例えば５（μｍ）程度の厚さ寸法でストライプ状に設けられている。この蛍光体層３６は、放電空間２４毎に単一の発光色が得られるように、背面板１８上に設けられた蛍光体層３２と同じ発光色のものが設けられている。上記隔壁３４の高さ寸法は、シート部材２０が蛍光体層３６に接することを防止するために、その表面が蛍光体層３６の表面よりも高くなるように定められている。
【００２１】
図３は、ＰＤＰ１０の隔壁２２に沿った方向における断面構造の要部を説明する図であり、図４は、前記のシート部材２０の構成の要部を、その一部を切り欠いて示す図である。シート部材２０は、例えば全体で５０〜５００（μｍ）の範囲内、例えば１５０（μｍ）程度の厚さ寸法を備えたものであって、格子状を成し、厚さ方向の中間部において層状に導体層４４を備えている。その導体層４４の上下（すなわちその表面および裏面）には上側誘電体層３８および下側誘電体層４０が積層され、且つ、それら積層体全体が誘電体皮膜４８およびシート部材２０の表層部を構成する保護膜５０で覆われている。この導体層４４がＰＤＰ１０の表示電極および走査電極を構成するものであり、本実施例においては、前面板１６および背面板１８の中間の何れの内面からも離隔した位置に表示放電を発生させ且つ維持させるための電極が備えられている。
【００２２】
上記の上側誘電体層３８および下側誘電体層４０は、何れも例えば１０〜２００（μｍ）の範囲内、例えば５０（μｍ）程度の厚さ寸法を備えたものであって、それらの平面形状は全て同様であって格子状を成す。これら誘電体層３８，４０は、例えばＰｂＯ−Ｂ_２Ｏ_３−ＳｉＯ_２−Ａｌ_２Ｏ_３−ＺｎＯ−ＴｉＯ_２系或いはこれらを組み合わせた系、例えばＡｌ_２Ｏ_３−ＳｉＯ_２−ＰｂＯ等の低軟化点ガラスおよびアルミナ等のセラミック・フィラー等の厚膜誘電体材料で構成されている。本実施例においては、これら誘電体層３８等が格子状誘電体層に相当する。また、これらの格子を構成する縦横に沿ってそれぞれ伸びる部分は、隔壁２２に沿った方向においては、その隔壁２２の幅寸法と同程度かアライメント・マージンを考慮してそれよりも若干広く、例えば７０（μｍ）〜１．１（ｍｍ）の範囲内、例えば３００（μｍ）程度の幅寸法を備え、隔壁２２と同じ１．０（ｍｍ）程度の中心間隔で設けられている。また、隔壁２２に直交する方向においては、それよりも十分に小さい例えば６０（μｍ）〜１．０（ｍｍ）の範囲内、例えば１５０（μｍ）程度の幅寸法を備え、２００（μｍ）〜１．０（ｍｍ）の範囲内、例えば５００（μｍ）程度の中心間隔で設けられている。このため、格子の開口部の大きさは、例えば７００×３５０（μｍ）程度である。
【００２３】
また、上記の導体層４４は、例えばアルミニウム（Ａｌ）等を導電成分として含む例えば３０（％）程度の気孔率を有する比較的多孔質な厚膜導体であって、例えば１０〜５０（μｍ）の範囲内、例えば３０（μｍ）程度の厚さ寸法を有するものである。この導体層４４は、誘電体層３８，４０の格子の一方向に沿って伸びる複数本の帯状厚膜導体５２で構成されている。帯状厚膜導体５２は、例えば誘電体層３８等と同程度かそれよりも僅かに幅方向における両側にはみ出す程度の幅寸法を備えて格子の中心間隔に等しい例えば５００（μｍ）程度の中心間隔を以て、前記の隔壁２２の長手方向に垂直な方向すなわち書込電極２８の長手方向と垂直を成す向きに沿って伸びるものである。なお、帯状厚膜導体５２は、前記隔壁２２の長手方向において、共通の配線に接続されたもの（５２ａ）と、各々独立の配線に接続されたもの（５２ｂ）とが交互に設けられており、前者が表示電極に、後者が走査電極にそれぞれ相当する。
【００２４】
そのため、図３において、対向して設けられた表示電極５２ａと走査電極５２ｂとの相互間隔は例えば３５０（μｍ）程度であり、走査電極５２ｂの下端位置から書込電極２８表面までの距離は例えば１１０（μｍ）程度である。また、放電空間２４の背面板１８から前面板１６に向かう方向における高さ寸法は、例えば２３０（μｍ）程度になる。
【００２５】
また、図４において左端部に示すように、上記複数本の帯状厚膜導体５２の各々には、その長手方向における複数箇所においてその幅方向に交互に突き出す複数個の突出部５４が備えられている。これら複数個の突出部５４は何れも格子の開口部の角部に位置するため、帯状厚膜導体５２はその角部においては開口部の内周側に向かって突き出しているが、その突出し位置はその開口部を挟んで隣接する他の帯状厚膜導体５２に備えられた突出部５４に対向する位置である。なお、一つの開口内には、このような対向させられた突出部５４，５４が一組ずつ存在する。また、帯状厚膜導体５２の幅方向において相互に隣接する開口部では、帯状厚膜導体５２の長手方向において相互に反対側に位置する角部に突出し部５４，５４が備えられている。帯状厚膜導体５２の幅方向における突出部５４の突出し長さ寸法は、例えば５０〜３００（μｍ）の範囲内、例えば１００（μｍ）程度であり、その幅寸法は、例えば５０〜５００（μｍ）の範囲内、例えば２００（μｍ）程度である。
【００２６】
また、誘電体層３８等も上記の突出部５４が備えられた位置において格子の開口角部が内側に拡大された形状で設けられており、突出部５４は、その一部がその拡大部分上に位置し、残部が帯状厚膜導体５２の長手方向に垂直な格子の構成部分上に位置させられている。この結果、格子の開口部の各々は、シート部材２０の厚さ方向において一様な形状を成している。
【００２７】
また、前記の誘電体皮膜４８は、例えば１０〜３０（μｍ）程度の範囲内、例えば２０（μｍ）程度の厚さ寸法を備え、例えばＰｂＯ−Ｂ_２Ｏ_３−ＳｉＯ_２−Ａｌ_２Ｏ_３−ＺｎＯ−ＴｉＯ_２系或いはこれらを組み合わせた系等の低軟化点ガラス等から成る厚膜である。この誘電体皮膜４８は、表面に電荷を蓄えることにより後述するように交流放電をさせるために設けられたものであるが、同時に、厚膜材料で構成される導体層４４を露出させないことによって、これらからのアウト・ガスによる放電空間２４内の雰囲気変化を抑制する役割も有する。
【００２８】
また、前記の保護膜５０は、例えば０．５（μｍ）程度の厚さ寸法を備え、ＭｇＯ等を主成分とする薄膜或いは厚膜である。保護膜５０は、放電ガス・イオンによる誘電体皮膜４８のスパッタリングを防止するものであるが、二次電子放出係数の高い誘電体で構成されていることから、実質的に放電電極として機能する。
【００２９】
以上のように構成されたＰＤＰ１０は、例えば、発光させる区画を選択するアドレス期間と、その選択された発光区画において予め定められた時間だけ持続的に放電を発生させるサステイン期間とを分離したＡＤＳ駆動方法によって駆動される。すなわち、アドレス期間では、各々が独立させられることにより走査電極として機能する帯状厚膜導体５２ｂに所定の交流パルスを印加して順次走査すると共に、その走査のタイミングに同期して書込電極２８のうちのデータに対応する所定のものに所定の交流パルスを印加することにより、前記の図３に矢印Ａで示すようにそれらの間で放電を発生させ、保護膜５０上に選択的に電荷が蓄積された状態とする。
【００３０】
一方、サステイン期間では、全ての走査電極５２ｂを走査して１回のフレームで発光させる全ての区画を選択した後、共通の配線に接続されることにより表示電極として機能する帯状厚膜導体５２ａと、上記走査電極５２ｂとの間に所定の交流パルスを印加すると、電荷が蓄積された発光区画では印加電圧にその蓄積電荷による電位が重畳されて放電開始電圧を越えるため、図３に他の矢印で示すように放電面５６，５６間で放電が発生させられ、且つ改めて保護膜５０上に発生させられた壁電荷等により予め定められた所定時間だけ維持される。これにより、ガス放電で発生した紫外線で選択された区画内の蛍光体層３２、３６が励起発光させられ、その光が前面板１６を通して射出されることにより、一画像が表示される。なお、帯状厚膜導体５２には突出部５４が備えられていることから、上記維持放電は、対向する突起部５４，５４間で先ず発生し、次いで、放電面５６の全面に広がることとなる。そして、走査電極５２ｂの走査の１周期毎に、交流パルスを印加する書込電極２８がデータに応じて変更されることにより、所望の画像が連続的に表示される。
【００３１】
なお、ＲＧＢ３色で構成される画素（ピクセル）は、各々が正方形を成すように構成されている。前述したように隔壁２２の中心間隔は１．０（ｍｍ）程度であるため、その隔壁２２の長手方向に垂直な方向における画素ピッチは３．０（ｍｍ）程度になる。一方、隔壁２２の長手方向に沿った方向においては、シート部材２０の格子構成部分の中心間隔、すなわち帯状厚膜導体５２の配設ピッチが例えば５００（μｍ）程度になるため、この方向においてはシート部材２０の６つの開口部毎に発光区画を構成すると画素ピッチが３．０（ｍｍ）になる。前記の図４に示されるように、帯状厚膜導体５２すなわち表示電極５２ａおよび走査電極５２ｂは隔壁２２に垂直な全ての格子構成部分に交互に並ぶように備えられており、この実施例においては、１画素の各発光色毎に６箇所で表示放電が発生する。
【００３２】
図５は、上記のＡＤＳ駆動方法を実施するための駆動波形の一例を示したものである。図において、この駆動波形には、アドレス期間およびサステイン期間に加えて、全ての発光区画の壁電荷の蓄積状態を均一にするためのリセット期間（すなわち初期化期間）が設けられている。このリセット期間は、例えば、前回の表示フレームにおいて発光させた発光区画と発光させられなかった発光区画とでは壁電荷の蓄積状態が異なるので、その相違を解消する目的で設けられている。
【００３３】
上記リセット期間においては、先ず、表示電極５２ａに書込パルスＰｗｄを例えば１００（μｓ）程度の時間だけ印加することにより、走査電極５２ｂとの間で書込放電を発生させる。このとき、表示電極５２ａに印加される書込パルスＰｗｄは例えば２７０（Ｖ）程度の電位に設定されるが、同時に走査電極５２ｂには例えば−８０（Ｖ）程度の負の書込パルスＰｗｓが印加される。そのため、それら２電極間の電位差は３５０（Ｖ）程度の高い値すなわち放電開始電圧よりも十分に高い電位差になるので、各発光区画毎の壁電荷の蓄積状態の如何に拘わらず、全ての発光区画で放電が発生する。すなわち、書込パルスＰｗｄは、走査電極５２ｂに負の書込パルスＰｗｓが印加されることから、全面書込電圧を３５０（Ｖ）として、これから８０（Ｖ）だけ減じた電位に設定されているのである。本実施例においては、上記の書込パルスＰｗｄ、Ｐｗｓの電位差が初期化電圧に相当する。
【００３４】
一方、書込電極２８には、上記書込パルスＰｗｓの印加タイミングに合わせて例えば７０（Ｖ）程度の正パルスＰｗａが印加される。すなわち、書込電極２８は、表示電極５２ａおよび走査電極５２ｂの中間の電位に保持される。そのため、表示電極５２ａおよび走査電極５２ｂとの電位差は、それぞれ２００（Ｖ）、１５０（Ｖ）程度、すなわち表示電極５２ａおよび走査電極５２ｂ間の電位差（すなわち全面書込電圧）の５７（％）或いは４３（％）程度の低い値になることから、放電開始電圧よりも十分に低いため、書込電極２８とこれら表示電極５２ａおよび走査電極５２ｂとの間では放電は発生しない。或いは、放電が発生しても極めて微弱なものに留まることになる。前述したように表示電極５２ａと走査電極５２ｂとの相互間隔は３５０（μｍ）程度である一方、それらと書込電極２８との相互間隔は１１０（μｍ）程度の相対的に十分に小さい値であるため、表示電極５２ａは、電位差が同様であれば走査電極５２ｂよりも書込電極２８との間で放電し易い条件にある。しかしながら、本実施例においては、上記のように電位差が調節されていることから書込電極２８との間の無用な放電は発生せず、その放電でオーバ・コート３０すなわち誘電体層が絶縁破壊させられることもない。
【００３５】
上記のように全ての発光区画に壁電荷を略一様に形成した後、リセット期間の後期では、書込電極２８および表示電極５２ａがバイアス電位に戻されると共に、走査電極５２ｂには例えば１８０（Ｖ）程度の電荷形成パルスＰｃｓが印加される。これにより、その印加電圧に表示電極５２ａおよび走査電極５２ｂ上に蓄積された壁電荷による電位差が重畳されるのでそれらの間で放電が発生し、後のサステイン期間において、放電維持パルスＰｓｄの印加により放電が発生する程度の壁電荷が表示電極５２ａ上に形成される。また、この電荷形成パルスＰｃｓで書込電極２８と走査電極５２ｂとの間で放電が発生させられ、書込電極２８上に正、走査電極５２ｂ上に負の壁電荷がそれぞれ蓄積されるので、続くアドレス期間（すなわち書込期間）におけるアドレス電圧（すなわち後述する走査パルスＰａｓとデータ・パルスＰａａとの電位差）が低減させられる。なお、このときの電位差は書込パルスＰｗｄ印加時のものよりも十分に低いので、オーバ・コート３０の絶縁破壊の虞は無い。
【００３６】
前記のアドレス期間は、このようにして全ての表示電極５２ａ上に壁電荷を蓄積した状態で実施される。すなわち、走査電極５２ｂに例えば−８０（Ｖ）程度の負の走査パルスＰａｓ（すなわち負の書込パルスＰｗｓと同電位のパルス）を順次に印加して走査すると共に、その走査のタイミングに同期して例えばその表示フレームにおいて発光させない区画に対応する書込電極２８に例えば７０（Ｖ）程度の正のデータ・パルスＰａａ（すなわち正パルスＰｗａと同電位のパルス）を印加する。走査パルスＰａｓおよびデータ・パルスＰａａが共に印加された発光区画では、走査電極５２ｂおよび書込電極２８間で放電が発生させられ、表示電極５２ａ上に蓄積された壁電荷がその放電で発生した荷電粒子によって中和される。これにより、その壁電荷が消滅させられ或いは著しく減少させられるので、全面の走査後には、この放電が発生させられない発光区画のみに壁電荷が蓄積された状態になる。すなわち、図５は消去アドレス法の場合の駆動波形の一例である。
【００３７】
したがって、続くサステイン期間において、表示電極５２ａおよび走査電極５２ｂに例えば１８０（Ｖ）程度の放電維持パルスＰｓｄ、Ｐｓｓ（すなわち電荷形成パルスＰｃｓと同電位のパルス）を交互に印加すると、所望の発光区画のみで選択的に放電が発生させられるのである。なお、サステイン期間においては、選択されていない発光区画における誤放電を防止する目的で、書込電極２８に例えば７０（Ｖ）程度の正パルスＰｓａ（すなわち正パルスＰｗａおよびデータ・パルスＰａａと同電位のパルス）が定常的に印加される。また、図においては放電維持パルスが５周期のみ描かれているが、実際には、アドレス期間の長さや表示の１サイクルの長さ等に応じて定められる期間内において極めて多くの放電維持パルスが印加される。
【００３８】
ここで、本実施例によれば、書込パルスＰｗｄ、Ｐｗｓが印加される際における書込電極２８の電位が、正パルスＰｗａを印加されることによって表示電極５２ａおよび走査電極５２ｂの中間の電位であってそれらとの間で実質的に放電が発生しない７０（Ｖ）程度の電位に保持されることから、リセット期間における書込電極２８の絶縁破壊延いてはドライバＩＣの破壊等が好適に抑制される。すなわち、書込電極２８の耐電圧を前述した電位差に応じて例えば２００（Ｖ）程度と低くすることができる。
【００３９】
しかも、リセット期間において書込電極２８上に無用な壁電荷が生成されることもないので、その壁電荷に起因する誤放電も好適に抑制される利点もある。
【００４０】
これに対して、図１に示される従来の駆動波形では、表示電極５２ａと書込電極２８との電位差が全面書込電圧に一致させられるので、それらの間で無用な放電が発生し易く、書込電極２８にその全面書込電圧に等しい耐電圧が要求されることとなっていた。
【００４１】
また、本実施例においては、正パルスＰｗａが印加されることにより、書込電極２８と表示電極５２ａおよび走査電極５２ｂの各々との電位差が全面書込電圧の４３〜５７（％）程度の大きさ、すなわち表示電極５２ａおよび走査電極５２ｂとの間で放電し得る電位差に比較して十分に小さい値に保たれるので、書込電極２８の絶縁破壊が一層抑制される。
【００４２】
また、本実施例においては、表示電極５２ａおよび走査電極５２ｂは、格子状を成す誘電体層３８，４０に複数本の帯状厚膜導体５２から成る導体層４４が積層されて成るシート部材２０が、前面板１６および背面板１８間に固定されることによってそれら複数本の帯状厚膜導体５２で構成されるため、前面板１６における表示電極による遮光が無いＰＤＰ１０において、表示電極５２ａおよび走査電極５２ｂと書込電極２８との距離が小さくなることに起因する絶縁破壊が好適に抑制される利点がある。
【００４３】
また、本実施例においては、リセット期間において書込電極２８に印加される正パルスＰｗａはアドレス期間およびサステイン期間においてそれぞれ印加されるデータ・パルスＰａａ、正パルスＰｓａと同電位であり、走査電極５２ａに印加される書込パルスＰｗｓはアドレス期間において印加される走査パルスＰａｓと同電位であるため、リセット期間における書込電極２８との間の誤放電を防止できるようにそれらの電位を設定することに伴う電位数の増加が無く、従来と同一の駆動ドライバを用い得る利点もある。
【００４４】
図６は、前記の図５に示される駆動波形に代えて用いられ得る他の駆動波形を示す図である。この駆動波形においては、リセット期間において書込パルスＰｗｄが表示電極５２ａに印加される際に、走査電極５２ａはバイアス電位に保たれており、その書込パルスＰｗｄが全面書込電圧に等しい３５０（Ｖ）程度の電位、すなわち、図１に示される従来の駆動波形と同電位に設定される。しかしながら、本実施例においては、書込電極２８に、書込パルスＰｗｄと同期して例えば１７０（Ｖ）程度の正パルスＰｗａが印加されるため、表示電極５２ａおよび走査電極５２ｂとの電位差はそれぞれ１８０（Ｖ）、１７０（Ｖ）程度に過ぎない。すなわち、全面書込電圧の５１（％）、４９（％）に留められる。
【００４５】
したがって、本実施例においては、前記の図５に示される駆動波形に比較して、表示電極５２ａとの電位差が一層縮小されるので、無用な放電延いては絶縁破壊が一層抑制される利点がある。
【００４６】
以上、本発明を図面を参照して詳細に説明したが、本発明は更に別の態様でも実施できる。
【００４７】
例えば、実施例においては、タイル型表示装置を構成するためのＡＣ型ＰＤＰ１０の駆動方法に本発明が適用された場合について説明したが、本発明は、単独で一つの表示装置を構成するＰＤＰの駆動方法にも同様に適用される。
【００４８】
また、実施例においては、ＰＤＰ１０の表示電極５２ａおよび走査電極５２ｂがシート部材２０に備えられた帯状厚膜導体５２で構成されていたが、前面板１６の内面に表示電極および走査電極が設けられ且つそれらの間で面放電させられる従来のＰＤＰの駆動方法にも本発明は適用され得る。
【００４９】
また、実施例においては、書込パルスＰｗｄ、Ｐｗｓ、正パルスＰｗａの電位の組合せを２例だけ示したが、本発明は、書込電極２８の電位を表示電極５２ａおよび走査電極５２ｂの中間電位に保持することによって無用な放電を防止するものであるので、他の種々の電位の組合せにおいても同様な効果を奏し得る。例えば、Ｐｗｄ＝３５０（Ｖ）、Ｐｗｓ＝０（Ｖ）、Ｐｗａ＝７０（Ｖ）に設定すれば、表示電極５２ａと書込電極２８との電位差が２８０（Ｖ）に減じられる。また、書込電極２８のバイアス電圧を１７０（Ｖ）に設定すれば、Ｐｗｓ、Ｐｗａが共に印加されない態様としても、表示電極５２ａと書込電極２８との電位差は１８０（Ｖ）に減じられるので同様な効果がある。
【００５０】
なお、サステイン期間の終了時においては、表示電極５２ａ上に維持放電が生じ得るだけの壁電荷が蓄積された状態にある。そのため、リセット期間において書込電極２８に印加する正パルスＰｗａの電位は、この壁電荷量も考慮して、書込電極２８の印加電圧に壁電荷による電圧を重畳した電圧が放電開始電圧を越えることの内容に定める必要がある。
【００５１】
また、実施例においては、書込電極２８と表示電極５２ａおよび走査電極５２ｂとの電位差が全面書込電圧の４３〜５７（％）程度となるように各パルスの電位が設定されていたが、その電位差は、アドレス電極２８の耐電圧に応じて、無用な放電を確実に防止できる範囲で適宜定められるのであり、上記範囲内の割合に限られない。例えば、全面書込電圧の３０〜７０（％）程度の範囲内の電位差としても、本発明の効果を享受し得る。
【００５２】
また、実施例においては、消去アドレス法で駆動する場合の駆動波形の一例を説明したが、書込アドレス法で駆動する場合にも、本発明は同様に適用される。
【００５３】
また、実施例においては、書込パルスが矩形波とされていたが、全面書込放電が生じる限りにおいて波形は適宜変更される。例えば、放電が可及的に均一になるようにパルスの立ち上がりをなだらかにした波形等で駆動する場合にも、本発明は適用され得る。
【００５４】
その他、一々例示はしないが、本発明は、その主旨を逸脱しない範囲で種々変更を加え得るものである。
【図面の簡単な説明】
【図１】従来の駆動波形の一例である。
【図２】本発明の一実施例の駆動波形が適用される３電極構造ＡＣ型ＰＤＰの構成を説明するための一部を切り欠いて示す斜視図である。
【図３】図２のＰＤＰの断面構造の要部を説明する図である。
【図４】図２のＰＤＰに備えられているシート部材の構成を説明するための一部を切り欠いて示す斜視図である。
【図５】図２のＰＤＰの駆動波形の一例を示す図である。
【図６】図２のＰＤＰの駆動波形の他の例を示す図である。
【符号の説明】
１０：ＰＤＰ
１６：前面板
１８：背面板
２８：書込電極
５２ａ：表示電極
５２ｂ：走査電極

Claims

一対の平行平板間に設けられた放電空間が複数の発光区画に区分され且つその放電空間内に複数対の表示電極および走査電極と複数本の書込電極とを備え、全ての表示電極および走査電極間に初期化電圧を印加することにより全ての発光区画の壁電荷を均一化する初期化期間と、それら走査電極と書込電極との間で放電を発生させることにより発光させる発光区画に選択的に壁電荷を蓄積する書込期間と、全ての表示電極および走査電極間に極性が交互に反転する維持パルスを印加してその選択された発光区画内で放電を発生させ且つ所定時間だけ維持させることによりその発光区画から発光させる表示期間とを、順次に実施するプラズマ・ディスプレイ・パネルの駆動方法であって、
前記表示電極および前記走査電極間に前記初期化電圧が印加される際に、前記書込電極の電位をそれら表示電極および走査電極との間で放電が発生しないそれらの中間の所定電位に保持することを特徴とするプラズマ・ディスプレイ・パネルの駆動方法。
前記所定電位は、前記表示電極および前記走査電極の各々との電位差を前記初期化電圧の３０乃至７０（％）の大きさとする値である請求項１のプラズマ・ディスプレイ・パネルの駆動方法。
前記所定電位は、前記表示電極および前記走査電極の各々との電位差を１２５乃至２００（Ｖ）の範囲内の大きさとする値である請求項１のプラズマ・ディスプレイ・パネルの駆動方法。
格子状を成す誘電体層に複数本の帯状導体が積層されて成るシート部材が前記一対の平行平板間に備えられ、前記表示電極および前記走査電極はそれら複数本の帯状導体で構成されたものである請求項１乃至請求項３の何れかのプラズマ・ディスプレイ・パネルの駆動方法。