JP2004241987A - Flicker controller and controlling method - Google Patents

Flicker controller and controlling method Download PDF

Info

Publication number
JP2004241987A
JP2004241987A JP2003028289A JP2003028289A JP2004241987A JP 2004241987 A JP2004241987 A JP 2004241987A JP 2003028289 A JP2003028289 A JP 2003028289A JP 2003028289 A JP2003028289 A JP 2003028289A JP 2004241987 A JP2004241987 A JP 2004241987A
Authority
JP
Japan
Prior art keywords
flicker
pixel data
line
adjacent
display line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003028289A
Other languages
Japanese (ja)
Inventor
Takeshi Hayakawa
健 早川
Satoshi Yamada
聡 山田
Takayuki Iyama
隆行 猪山
Yukako Odanaga
由香子 小田長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003028289A priority Critical patent/JP2004241987A/en
Publication of JP2004241987A publication Critical patent/JP2004241987A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To control blur of an image by controlling flicker while judging a flickering region automatically. <P>SOLUTION: The flicker controller comprises means 3 and 4 for acquiring the pixel data LN[y] of an arbitrary display line belonging to one of first and second fields constituting the frame of an interlace display image and the pixel data LN[y+1], LN[y-1] of two lines adjacent to the display line belonging to the other field in the vertical direction, a means 7 for detecting a parameter FL proportional to the intensity of flicker from the pixel data thus acquired, a means 8 for selecting filter coefficients [Cu, C0, Cd] depending on the detected parameter, and a means 2 performing filter operation using the selected filter coefficient and each pixel data of three lines. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、奇数フィールド（第１フィールド）と偶数フィールド（第２フィールド）とにより１画面（フレーム）が構成されるインターレースビデオ表示するフリッカー抑制装置と、フリッカー抑制方法とに関する。
【０００２】
【従来の技術】
文字や図形などは自然画に対して垂直方向に高い周波数成分を持っているため、このような画像をインターレースビデオ表示する際、飛び越し走査の弊害としてフレーム周波数（３０Ｈｚ）相当のフリッカーが発生してしまうことがある。
【０００３】
例えば、飛び越し走査を行うテレビの映像方式の１つであるＮＴＳＣ方式では、奇数フィールド分のラインを１／６０秒で走査し、残りの偶数フィールド分のラインを次の１／６０秒で走査し、１フレームの画面を完成させる。このため、文字や図形のエッジ部分など明度差が大きな部分で、明度が異なる奇数フィールドに属するラインと偶数フィールドに属するラインが１／３０秒の周期で点滅したようなフリッカーが生じ、見づらい画面となる。
【０００４】
このフリッカーを低減するには、垂直方向のＬＰＦ（ローパスフィルタ）によって画像が持つ垂直方向の高域の周波数成分を減らしてやれば良い。
【０００５】
図６に、従来のフリッカー抑制装置のブロック図を示す。
図６に示すフリッカー抑制装置１００は、例えば３タップのＬＰＦ２、入力を１フィールド（１Ｆ）相当期間だけ遅延させた出力を得る１Ｆ遅延手段３、入力を１水平同期期間（１Ｈ）相当期間だけ遅延させた出力を得る１Ｈ遅延手段４を有する。３タップのＬＰＦ２は、３入力チャネルを有する。
フリッカー抑制装置１００の入力と、ＬＰＦ２の第３入力との間に１Ｆ遅延手段３と１Ｈ遅延手段４とが直列に接続されている。１Ｆ遅延手段３の入力がＬＰＦ２の第２入力に接続され、１Ｆ遅延手段３と１Ｈ遅延手段４との接続中点がＬＰＦ２の第１入力に接続されている。
【０００６】
フリッカー抑制は、画像表示装置、受像機などで画面として表示される以前の内部信号処理段階で施される。フリッカー抑制装置１００に、表示装置の１ドットあるいは１画素に相当する１発光点でのデータが時系列に入力される。したがって、ＣＲＴなどで走査される順番に、データ列がフリッカー抑制装置１００を通り、その間に１発光点データごとに順次フリッカー抑制処理が施される。
【０００７】
ここで、便宜上、発光点データの集合を、仮想的な画面（以下、表示画面という）に表示するとしたときのラインを単位として呼称し、また表記する。現時点でフリッカー抑制対象の発光点データが属する１ライン分のデータ群を表示ラインと称し、ＬＮ［ｙ］と表記する。
表示画面上で表示ラインに対し垂直方向（ｙ方向）の下方に隣接するラインに属する発光点データ群を“下部ライン”と称する。下部ラインは、表示ラインと異なるフィールドに属し、その結果、表示画面上で、表示ラインＬＮ［ｙ］より位相が１ライン分進んだ位置、即ち下側に表示されることから、ＬＮ［ｙ＋１］で表記する。
表示画面上で表示ラインに対しｙ方向の上方に隣接するラインに属する発光点データ群を“上部ライン”と称する。上部ラインは、同じフィールドに属する下部ラインより位相が１ライン分遅れ、その結果、表示画面上で表示ラインＬＮ［ｙ］より位相が１ライン分遅れた位置、即ち上側に表示されることから、ＬＮ［ｙ−１］で表記する。
このように、表示ラインＬＮ［ｙ］が奇数フィールドに属する場合、下部ライン［ｙ＋１］および上部ライン［ｙ−１］が偶数フィールドに属する。逆に、表示ラインＬＮ［ｙ］が偶数フィールドに属する場合、下部ライン［ｙ＋１］および上部ライン［ｙ−１］が奇数フィールドに属する。
【０００８】
表示ラインＬＮ［ｙ］が入力されたときに、表示ラインと異なるフィールドに属する下部ライン［ｙ＋１］が１Ｆ遅延手段３から得られる。また、１Ｈ遅延手段４からは、下部ライン［ｙ＋１］より１水平同期期間（１Ｈ）だけ位相が遅れた上部ライン［ｙ−１］が得られる。これらの下部ライン［ｙ＋１］、表示ラインＬＮ［ｙ］および上部ライン［ｙ−１］は、ＬＰＦ２の第１〜第３入力に互いに同期して入力される。
【０００９】
ＬＰＦ２に入力された表示ラインＬＮ［ｙ］は乗算器５Ｂによりフィルタ係数Ｃ０と掛け合わされる。同様に、下部ライン［ｙ＋１］が乗算器５Ａによりフィルタ係数Ｃｕと掛け合わされ、上部ライン［ｙ−１］が乗算器５Ｃによりフィルタ係数Ｃｄと掛け合わされる。
これら３つの乗算結果が加算器６により加算され、その加算結果が、新たな表示ラインＬＮｎｅｗ［ｙ］として当該フリッカー抑制装置から出力される。
【００１０】
【発明が解決しようとする課題】
従来のフリッカー抑制処理では、フリッカーが生じやすい箇所でフィルタリングによりフリッカーが抑制されるが、同じフィルタリングが１画面に施されるため、本来フリッカーを生じていない部分で本来の画像がぼけるという課題がある。
【００１１】
本発明の目的は、フリッカーが発生している領域を自動判別してフリッカー抑制を行なうフリッカー抑制装置と、フリッカー抑制方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係るフリッカー抑制装置は、インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得する手段と、取得した上記画素データからフリッカー強度に比例するパラメータを検出する検出手段と、検出した上記パラメータに応じてフィルタ係数を選択する選択手段と、選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行する演算手段と、を有する。
【００１３】
好適に、上記選択手段は、上記表示ラインの画素およびフレーム内で当該画素に垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組を、上記パラメータの大きさに応じて選択する。
この場合、更に好適に、上記検出手段は、フィルタ係数を選択する基準となる上記フリッカー強度に関するパラメータのランクを、予め決められた閾値との大小関係で判断し、上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える。
【００１４】
好適に、上記検出手段は、上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、上記選択手段は、上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する。
【００１５】
本発明に係るフリッカー抑制方法は、インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得するステップと、取得した上記画素データからフリッカー強度に比例するパラメータを検出するステップと、検出した上記パラメータに応じてフィルタ係数を選択するステップと、選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行するステップと、を含む。
【００１６】
本発明によれば、インターレース（飛び越し走査）の表示画像形式の入力が与えられたとき、第１または第２フィールドに属する表示ラインの画素データと、表示ラインを基準としてフレーム内で隣接する２本の隣接ラインの画素データとが、取得される。検出手段は、この取得した画素データから、フリッカー強度に比例するパラメータを検出する。選択手段は、この検出されたフリッカー強度に応じて、必要なフィルタ係数を選択する。１つの望ましい選択方法では、上記表示ラインの画素およびフレーム内で当該画素に垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組が、求めたパラメータの大きさに応じて選択される。さらに望ましい方法では、パラメータのランクが、予め決められた閾値との大小関係で判断される。この場合、選択手段により、このランクに応じて、選択すべきフィルタ係数の組が切り替えてフィルタ演算手段に出力される。
このようなパラメータの検出とフィルタ係数の選択が、望ましくは、インターレース表示信号を構成する輝度信号と色差信号とに対し実行される。フィルタ演算手段により、フリッカー強度や信号の種類に応じて適切なフィルタ係数を用いてフィルタ演算が実行される。フィルタ演算では、画面内の画像部分に対してフリッカーが生じるおそれが高い順に、強いフィルタリングがかけられ、フリッカーが生じるおそれ低い部分にはフィルタリングがかけられない、あるいは弱いフィルタリングがかけられる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施の形態のフリッカー抑制装置のブロック図である。
図１に示すフリッカー抑制装置１は、図６に示す装置１００と同様に、例えば３タップのＬＰＦ２、１Ｆ遅延手段３、１Ｈ遅延手段４を有する。３タップのＬＰＦ２は、３入力チャネルを有する。また、本例のフリッカー装置１は、フィルタ係数についても３入力チャネルを有する。
図６に示す装置１００と同様の関係で、フリッカー抑制装置の入力とＬＰＦ２とに対し１Ｆ遅延手段３と１Ｈ遅延手段４とが接続されている。このうち遅延手段３は、実際に、入力されたラインを１Ｆだけ遅延させて出力する。また、遅延手段４は、実際に、入力された１Ｆ遅延後のラインを１Ｈだけ遅延させて出力する。
【００１８】
ＬＰＦ２は、３つの乗算器５Ａ，５Ｂ，５Ｃと、これらの乗算結果を加算する加算器６と、を有する。
【００１９】
このフリッカー抑制装置は、ＣＲＴ、ＬＣＤ、有機ＥＬディスプレイなどの画像表示装置の信号処理ＩＣの一部の機能として内蔵される態様、専用部品としての態様があるが、何れであってもよい。
実使用時に、フリッカー抑制装置１に、表示装置の１ドットあるいは１画素に相当する１発光点でのデータが時系列に入力される。したがって、ＣＲＴなどで走査される、あるいはＬＣＤや有機ＥＬディスプレイなどの固定画素表示装置で画素が駆動される順番に、データ列がフリッカー抑制装置１を通り、その間に必要に応じて遅延手段３（および４）によりラインごとに遅延され、ＬＰＦ２により１発光点データごとに順次フリッカー抑制処理が施される。
【００２０】
前述したと同様、便宜上、発光点データの集合を、仮想的な画面（以下、表示画面という）に表示されるとしたときのラインを単位として呼称し、また表記する。現時点でフリッカー抑制対象の発光点データが属する１ライン分のデータ群を表示ラインと称し、ＬＮ［ｙ］と表記する。また、表示ラインＬＮ［ｙ］に対し表示画面上で垂直方向（ｙ方向）の上方に隣接するラインに属する発光点データ群を上部ラインと称し、表示ラインより位相が１ライン分遅れていることからＬＮ［ｙ−１］と表記する。更に、表示ラインＬＮ［ｙ］に対し表示画面上でｙ方向の下方に隣接するラインに属する発光点データ群を下部ラインと称し、表示ラインより位相が１ライン分進んでいることからＬＮ［ｙ＋１］と表記する。
表示ラインＬＮ［ｙ］が奇数フィールドに属する場合、上部ライン［ｙ−１］および下部ライン［ｙ＋１］が偶数フィールドに属する。逆に、表示ラインＬＮ［ｙ］が偶数フィールドに属する場合、上部ライン［ｙ−１］および下部ライン［ｙ＋１］が奇数フィールドに属する。
【００２１】
本実施の形態では、フリッカー抑制装置１が、下部ライン［ｙ＋１］、表示ラインＬＮ［ｙ］、上部ライン［ｙ−１］を入力し、それらの画素データからフリッカー強度に比例するパラメータとしてフリッカーレベルＦＬを検出する検出回路（ＤＥＴ）７を有する。フリッカー除去装置１は、更に、選択回路（ＳＥＬ）８を有する。
選択回路（ＳＥＬ）８は、検出回路（ＤＥＴ）７の結果を入力し、その結果に基づいてフィルタ演算の係数の組（フィルタ係数セット）として［Ｃｕ，Ｃ０，Ｃｄ］を選択し、ＬＦＰ２に出力する。選択回路（ＳＥＬ）８は、フィルタ係数セットの選択の判断基準として閾値レベルＬｔｈを用いる。選択回路（ＳＥＬ）８は、これらの閾値レベルＬｔｈ、および、フィルタ係数セットを選択する母集団となる多数のフィルタ係数Ｃを当該装置１の外部から入力する構成となっている。
なお、図示しない内部メモリに、これらの閾値レベルＬｔｈおよびフィルタ係数群を保持していてもよし、これらを内部で生成する構成でもよい。
【００２２】
図２は、検出回路（ＤＥＴ）７の一構成例を示すブロックである。
検出回路（ＤＥＴ）７は、図２示すように、画素データの差の絶対値を演算する第１の絶対値演算器（｜Ｌｕ−Ｌ０｜）１０Ａと、他の画素の組み合わせで、その差の絶対値を演算する第２の絶対値演算器（｜Ｌ０−Ｌｄ｜）１０Ｂと、第１および第２の絶対値演算器１０Ａ，１０Ｂの出力ＡＢＳ１，ＡＢＳ２を比較し、その比較結果をフリッカーレベルＦＬとして出力する比較器１１と、を有する。
【００２３】
以下、上記構成の装置を用いたフリッカーの抑制方法について、図１〜図３を参照して説明する。
ここで、図３は、フリッカーの抑制の画素データの流れおよび処理手順の概要を示す説明図である。
【００２４】
図１に示すフリッカー装置１に、表示ラインＬＮ［ｙ］が入力される。表示ラインＬＮ［ｙ］は、画面に表示したときに水平方向（ｘ方向）に走査の基点から終点に向かう順に画素データＬ０＝…，Ｌ０［ｘ＋１］，Ｌ０［ｘ］，Ｌ０［ｘ−１］，Ｌ０［ｘ−２］，…が並ぶ時系列信号である。表示ラインが第１フィールド（奇数フィールド）に属するとしたとき、１Ｆ遅延手段３からは、表示ラインＬＮ［ｙ］を１Ｆだけ遅延させることにより得られ、第２フィールド（偶数フィールド）に属し、表示画面内で表示ラインの下側に隣接する下部ラインＬＮ［ｙ＋１］が出力される。また、１Ｈ遅延手段４からは、上部ラインＬＮ［ｙ＋１］を１Ｈだけ遅延させることにより得られ、第２フィールドに属し、表示画面内で表示ラインの上側に隣接する上部ラインＬＮ［ｙ−１］が出力される。
図３に示すように、上部ラインＬＮ［ｙ−１］は、画素データＬｕ＝…，Ｌｕ［ｘ＋１］，Ｌｕ［ｘ］，Ｌｕ［ｘ−１］，Ｌｕ［ｘ−２］，…が並ぶ時系列信号であり、下部ラインＬＮ［ｙ＋１］は、画素データＬｄ＝…，Ｌｄ［ｘ＋１］，Ｌｄ［ｘ］，Ｌｄ［ｘ−１］，Ｌｄ［ｘ−２］，…が並ぶ時系列信号である。なお、表示ラインが第２フィールド（偶数フィールド）に属する場合、下部ラインおよび上部ラインが第１フィールドに属するが、時系列信号そのものは上記と同様である。
【００２５】
これらの３つのライン（画素データ列）ＬＮ［ｙ＋１］，ＬＮ［ｙ］，ＬＮ［ｙ−１］は、同期が取られて、図２に示す検出回路（ＤＥＴ）７に入力される。
【００２６】
検出回路（ＤＥＴ）７において、画素データＬ０［ｘ］，Ｌｕ［ｘ］，Ｌｄ［ｘ］から、画素データレベル差の最大絶対値を検出する。
第１の絶対値演算器（｜Ｌｕ−Ｌ０｜）１０Ａが、表示画素データＬ０［ｘ］と上部画素データＬｕ［ｘ］と入力し、次式（１−１）による演算を行って得られた第１の絶対値ＡＢＳ１を、比較器１１に出力する。また、第２の絶対値演算器１０Ｂが、表示画素データＬ０［ｘ］と下部画素データＬｄ［ｘ］と入力し、次式（１−２）による演算を行って得られた第２の絶対値ＡＢＳ２を、比較器１１に出力する。
【数１】
ＡＢＳ１＝｜Ｌｕ［ｘ］−Ｌ０［ｘ］｜…（１−１）
ＡＢＳ２＝｜Ｌ０［ｘ］−Ｌｄ［ｘ］｜…（１−２）
【００２７】
比較器１１は、入力した２つの絶対値ＡＢＳ１，ＡＢＳ２を比較して、大きい値をフリッカーレベルＦＬ［ｘ］として出力する。フリッカーレベルＦＬ［ｘ］は、フリッカー強度に比例したパラメータであるため、次のフィルタ係数の選択において、その選択基準として用いられる。
上記式（１−１）および（１−２）による演算、上記絶対値の比較が、入力される画素データごとに順次実行される。
【００２８】
選択回路（ＳＥＬ）８は、入力されるフリッカーレベルＦＬと所定の閾値レベルＬｔｈとを比較し、その比較結果に応じてフィルタ係数群Ｃから、所望のフィルタ係数セットを選ぶ。図３に対応したフィルタ係数セットとしては、［Ｃｕ１（＋１），Ｃ０１（＋１），Ｃｄ１（＋１）］、［Ｃｕ１（０），Ｃ０１（０），Ｃｄ１（０）］、［Ｃｕ１（−１），Ｃ０１（−１），Ｃｄ１（−１）］、［Ｃｕ１（−２），Ｃ０１（−２），Ｃｄ１（−２）］が存在する。また、閾値レベルＬｔｈは望ましくは複数、例えば本例では４レベル（Ｌｔｈ１，Ｌｔｈ２，Ｌｔｈ３，Ｌｔｈ４）が存在する。
閾値レベル間のピッチは任意であるが、本例では、Ｌｔｈ２＝（３／４）×Ｌｔｈ１、Ｌｔｈ３＝（１／２）×Ｌｔｈ１、Ｌｔｈ４＝（１／４）×Ｌｔｈ１であるとする。
【００２９】
図４は、閾値レベルの大きさに応じて選択されるフィルタ係数セットを示す図表である。この図表では、１つのフィルタ係数セット［Ｃｕ［ｘ］，Ｃ０［ｘ］，Ｃｄ［ｘ］］の選択パターンを示す。この対応は、外部から必要なときに同期して与えられてもよいし、内部ＲＯＭ等にルックアップテーブルとして保持していてもよい。
図５は、図４に示すフィルタ係数セットの具体的数値例を示す図表である。
このようなフィルタ係数セットが、画素列ごとに選択され、順次、ＬＰＦ２に入力される。
【００３０】
一方、ＬＰＦ２の３チャネルのデータ入力端子に、表示ラインＬＮ［ｙ］、下部ライン［ｙ＋１］および上部ライン［ｙ−１］を構成する画素データが、画素列ごとに同期した状態で入力される。
ＬＰＦ２内において、乗算器５Ａが上部ラインＮＬ［ｙ＋１］の画素データＬｕとフィルタ係数Ｃｕを入力して両者を掛け合わせ、その乗算値を加算器６に出力する。同様に、乗算器５Ｂが表示ラインＮＬ［ｙ］の画素データＬ０とフィルタ係数Ｃ０を乗算し、その値を加算器６に出力し、乗算器５Ｃが下部ラインＮＬ［ｙ−１］の画素データＬｄとフィルタ係数Ｃｄを乗算し、その値を加算器６に出力する。
図３に示すように、加算器６が、３つの画素データレベルを、フィルタ係数で決まる割合で混合し、その結果として、新たな画素データＬ０ｎｅｗが生成される。以上の処理を数式で表すと、次式（２）のようになる。
【数２】
Ｌ０ｎｅｗ［ｘ］＝ Ｃｕ［ｘ］×Ｌｕ［ｘ］
＋Ｃ０［ｘ］×Ｌ０［ｘ］
＋Ｃｄ［ｘ］×Ｌｄ［ｘ］…（２）
なお、この式の右辺を３つのフィルタ係数の和で除してもよいが、通常は、Ｓ／Ｎを良くするため、このまま出力される。
【００３１】
以上の処理を、ラインをずらしながら第１フィールドの全ラインに施し、次の第２フィールドについても同様な処理を施す。これにより、１フレームに対するフリッカー抑制処理が終了する。
【００３２】
以上の説明で、画素データとして、輝度信号データレベルＬ（Ｙ）、色差信号データレベルＬ（Ｃｒ）、Ｌ（Ｃｂ）の何れでもよい。さらには、他の色差信号であるＱＩ信号レベルＬ（Ｑ），Ｌ（Ｉ）、また、原色信号（Ｒ信号，Ｇ信号，Ｂ信号）の何れであってもよい。
【００３３】
１つの共通なフリッカー除去装置１を用いる場合は、選択回路（ＳＥＬ）８に、どの信号が入力されているかの情報が与えられ、あるいはクロック信号による所定の周期で切り替えが行われる。この場合、選択手段８が、表示ラインの画素のフィルタ係数に対する２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるように、フィルタ係数の組を選択することが望ましい。
【００３４】
本実施の形態は、以下の効果を有する。
第１に、検出回路（ＤＥＴ）７が隣接画素間で輝度等の最大絶対値差を求め、これにより選択回路（ＳＥＬ）８が、フィルタ係数を適切に選択し供給するため、フリッカーが発生している領域を自動判別してフィルタ処理を行なうことができる。閾値レベルのとり方にもよるが、通常の画面の多くは、図４において閾値レベルＬｔｈ４未満となってフィルタリング処理されないが、明度（見た目の明るさ：輝度に比例）の差が大きく、フリッカーの発生する可能性が高い部分だけにフィルタリング処理ができる。あるいは、フリッカーの発生する可能性が高い部分に、他のフリッカーの発生する可能性が低い部分より強いフィルタリング処理を施すことができる。
【００３５】
第２に、フリッカーが発生しない領域の画像ぼけを抑制することが出来る。
【００３６】
第３に、フリッカー強度に比例するフリッカーレベルに応じて、係数選択の判断基準となる閾値レベルを細かく制御することにより、適正なフィルタリングが可能となる。
【００３７】
第４に、輝度信号のみならず、色差信号にもフリッカー防止ができる。
【００３８】
【発明の効果】
本発明に係るフリッカー抑制装置およびその方法によれば、フィルタ係数を適切に、即ちフリッカー強度に比例したパラメータに基づいて選択しフィルタ演算手段に供給するため、フリッカー発生の可能が高い画面内の領域を自動判別して、その部分にのみフィルタ処理を行なうことができる。したがって、その他の部分での画像ぼけを防止できるという効果がある。
また、通常、輝度信号と色差信号から原色信号が生成され、これにより画像が生成されるので、輝度信号と色差信号のそれぞれにフィルタリングすることにより、フリッカー抑制精度が向上する。フリッカー抑制精度が向上すると、不必要な画像部分にフィルタがかけられないので、画像ぼけが、さらに抑制され、その分、見やすい自然な画像を得やすいという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のフリッカー抑制装置のブロック図である。
【図２】検出回路の一構成例を示すブロックである。
【図３】フリッカーの抑制の画素データの流れおよび処理手順の概要を示す説明図である。
【図４】閾値レベルの大きさに応じて選択されるフィルタ係数セットを示す図表である。
【図５】図４に示すフィルタ係数セットの具体的数値例を示す図表である。
【図６】従来のフリッカー抑制装置のブロック図を示す。
【符号の説明】
１…フリッカー抑制装置、２…フィルタ演算手段、３…１Ｆ遅延手段、４…１Ｈ遅延手段、７…検出手段、８…選択手段。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flicker suppressing device for displaying interlaced video, in which one screen (frame) is composed of an odd field (first field) and an even field (second field), and a flicker suppressing method.
[0002]
[Prior art]
Since characters and figures have a high frequency component in the vertical direction with respect to a natural image, when displaying such an image in interlaced video, flicker equivalent to the frame frequency (30 Hz) occurs as an adverse effect of interlaced scanning. Sometimes.
[0003]
For example, in the NTSC system, which is one of the television video systems that perform interlaced scanning, lines for odd fields are scanned in 1/60 seconds, and lines for even fields are scanned in the next 1/60 seconds. Complete the screen of one frame. For this reason, in a portion where the brightness difference is large such as an edge portion of a character or a figure, a flicker occurs such that a line belonging to an odd field having a different brightness and a line belonging to an even field flicker at a cycle of 1/30 second. Become.
[0004]
In order to reduce the flicker, it is sufficient to reduce the high frequency components in the vertical direction of the image by using a vertical LPF (low pass filter).
[0005]
FIG. 6 shows a block diagram of a conventional flicker suppressing device.
The flicker suppression device 100 shown in FIG. 6 includes, for example, an LPF 2 of three taps, a 1F delay unit 3 that obtains an output in which the input is delayed by a period corresponding to one field (1F), and an input that is delayed by a period corresponding to one horizontal synchronization period (1H). 1H delay means 4 for obtaining the output. The 3-tap LPF 2 has three input channels.
The 1F delay unit 3 and the 1H delay unit 4 are connected in series between the input of the flicker suppression device 100 and the third input of the LPF 2. An input of the 1F delay means 3 is connected to a second input of the LPF 2, and a connection point between the 1F delay means 3 and the 1H delay means 4 is connected to a first input of the LPF 2.
[0006]
Flicker suppression is performed in an internal signal processing stage before being displayed as a screen on an image display device, a receiver, or the like. Data at one light emitting point corresponding to one dot or one pixel of the display device is input to the flicker suppression device 100 in a time series. Therefore, the data sequence passes through the flicker suppressing device 100 in the order of scanning by a CRT or the like, and the flicker suppressing process is sequentially performed for each light emitting point data during that time.
[0007]
Here, for the sake of convenience, a set of light emitting point data is referred to and described in terms of a line when it is displayed on a virtual screen (hereinafter, referred to as a display screen). A data group for one line to which the flicker suppression target light emitting point data belongs at this time is referred to as a display line, and is expressed as LN [y].
A group of light emitting point data belonging to a line adjacent to a display line below the display line in the vertical direction (y direction) is referred to as a “lower line”. The lower line belongs to a different field from the display line. As a result, the lower line is displayed on the display screen at a position where the phase is advanced by one line from the display line LN [y], that is, on the lower side, so that LN [y + 1] Notation.
A group of light emitting point data belonging to a line adjacent to a display line above the display line in the y direction on the display screen is referred to as an “upper line”. The upper line is displayed at a position where the phase is delayed by one line from the lower line belonging to the same field by one line and, as a result, the phase is delayed by one line from the display line LN [y] on the display screen, that is, at the upper side. Expressed as LN [y-1].
As described above, when the display line LN [y] belongs to the odd field, the lower line [y + 1] and the upper line [y-1] belong to the even field. Conversely, when the display line LN [y] belongs to the even field, the lower line [y + 1] and the upper line [y-1] belong to the odd field.
[0008]
When the display line LN [y] is input, the lower line [y + 1] belonging to a different field from the display line is obtained from the 1F delay unit 3. Also, the 1H delay means 4 provides an upper line [y-1] having a phase delayed by one horizontal synchronization period (1H) from the lower line [y + 1]. The lower line [y + 1], the display line LN [y], and the upper line [y-1] are input to the first to third inputs of the LPF 2 in synchronization with each other.
[0009]
The display line LN [y] input to the LPF 2 is multiplied by the filter coefficient C0 by the multiplier 5B. Similarly, the lower line [y + 1] is multiplied by the filter coefficient Cu by the multiplier 5A, and the upper line [y-1] is multiplied by the filter coefficient Cd by the multiplier 5C.
These three multiplication results are added by the adder 6, and the addition result is output from the flicker suppressing device as a new display line LNnew [y].
[0010]
[Problems to be solved by the invention]
In the conventional flicker suppression processing, flicker is suppressed by filtering in a portion where flicker is likely to occur, but since the same filtering is performed on one screen, there is a problem that an original image is blurred in a portion where flicker is not originally generated. .
[0011]
An object of the present invention is to provide a flicker suppressing device and a flicker suppressing method for automatically discriminating a region where flicker has occurred and suppressing flicker.
[0012]
[Means for Solving the Problems]
The flicker suppressing device according to the present invention is a pixel data of an arbitrary display line belonging to one of a first field and a second field constituting a frame of an interlaced display image, and belonging to the other field. Means for acquiring pixel data of two adjacent lines vertically adjacent to the display line, detecting means for detecting a parameter proportional to flicker intensity from the obtained pixel data, and filtering according to the detected parameter A selecting unit for selecting a coefficient; and a calculating unit for performing a filter calculation using the selected filter coefficient and each pixel data of the display line and the two adjacent lines.
[0013]
Preferably, the selection means selects a set of filter coefficients for weighting each of the pixels of the display line and two adjacent pixels vertically adjacent to the pixel in the frame in accordance with the magnitude of the parameter.
In this case, more preferably, the detecting means determines a rank of the parameter relating to the flicker intensity, which is a reference for selecting a filter coefficient, based on a magnitude relationship with a predetermined threshold value. Correspondingly, the set of the selected filter coefficients is switched.
[0014]
Preferably, the detection means performs the detection of the parameter for each of a luminance signal and a chrominance signal constituting the input interlaced video signal, and the selection means performs the two detections on the filter coefficients of the pixels of the display line. A set of filter coefficients in which the ratio of filter coefficients of adjacent pixels is smaller in the color difference signal than in the luminance signal is selected for each of the luminance signal and the color difference signal.
[0015]
The flicker suppressing method according to the present invention includes a pixel data of an arbitrary display line belonging to one of a first field and a second field constituting a frame of an interlaced display image, and a pixel belonging to the other field. Obtaining pixel data of two adjacent lines vertically adjacent to the display line; detecting a parameter proportional to flicker intensity from the obtained pixel data; and a filter coefficient corresponding to the detected parameter. And executing a filter operation using the selected filter coefficient and each pixel data of the display line and the two adjacent lines.
[0016]
According to the present invention, when an input of an interlaced (interlaced scan) display image format is given, pixel data of a display line belonging to the first or second field and two adjacent lines in the frame with respect to the display line are used. And the pixel data of the adjacent line of are obtained. The detecting means detects a parameter proportional to the flicker intensity from the obtained pixel data. The selecting means selects a necessary filter coefficient according to the detected flicker intensity. In one desirable selection method, a set of filter coefficients for weighting each of the pixels on the display line and two adjacent pixels vertically adjacent to the pixel in the frame is selected according to the magnitude of the determined parameter. . In a more desirable method, the rank of the parameter is determined based on a magnitude relationship with a predetermined threshold. In this case, the selection means switches the set of filter coefficients to be selected according to the rank and outputs the set to the filter calculation means.
Such parameter detection and filter coefficient selection are desirably performed on the luminance signal and the color difference signal that constitute the interlaced display signal. The filter operation is performed by the filter operation unit using an appropriate filter coefficient according to the flicker intensity and the type of signal. In the filter operation, strong filtering is applied to the image portion in the screen in the descending order of the possibility that flicker is likely to occur, and filtering is not applied or weak filtering is applied to the portion where the flicker is unlikely to occur.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a block diagram of a flicker suppressing device according to an embodiment of the present invention.
The flicker suppressing device 1 shown in FIG. 1 includes, for example, a 3-tap LPF 2, a 1F delay unit 3, and a 1H delay unit 4, similarly to the device 100 shown in FIG. The 3-tap LPF 2 has three input channels. Further, the flicker device 1 of the present example also has three input channels for the filter coefficients.
The 1F delay unit 3 and the 1H delay unit 4 are connected to the input of the flicker suppression device and the LPF 2 in the same relationship as the device 100 shown in FIG. Of these, the delay means 3 actually delays the input line by 1F and outputs it. The delay unit 4 actually delays the input line after 1F delay by 1H and outputs the delayed line.
[0018]
The LPF 2 includes three multipliers 5A, 5B, and 5C, and an adder 6 that adds a result of the multiplication.
[0019]
The flicker suppressing device includes a mode built in as a part of the function of a signal processing IC of an image display device such as a CRT, an LCD, and an organic EL display, and a mode as a dedicated component.
At the time of actual use, data at one light emitting point corresponding to one dot or one pixel of the display device is input to the flicker suppressing device 1 in time series. Therefore, the data string passes through the flicker suppressing device 1 in the order in which the pixels are driven by the scanning with a CRT or the like or the pixels are driven by a fixed pixel display device such as an LCD or an organic EL display. And 4), the flicker is suppressed for each line, and the LPF 2 sequentially performs flicker suppression processing for each light emitting point data.
[0020]
As described above, for convenience, a set of light emitting point data is referred to and described in terms of a line when it is assumed to be displayed on a virtual screen (hereinafter, referred to as a display screen). A data group for one line to which the flicker suppression target light emitting point data belongs at this time is referred to as a display line, and is expressed as LN [y]. Further, a group of light emitting point data belonging to a line adjacent above the display line LN [y] in the vertical direction (y direction) on the display screen is referred to as an upper line, and the phase is delayed by one line from the display line. To LN [y-1]. Further, a light emitting point data group belonging to a line adjacent to the display line LN [y] below the display screen in the y direction is referred to as a lower line, and since the phase is ahead of the display line by one line, LN [y + 1] ].
When the display line LN [y] belongs to the odd field, the upper line [y-1] and the lower line [y + 1] belong to the even field. Conversely, when the display line LN [y] belongs to the even field, the upper line [y-1] and the lower line [y + 1] belong to the odd field.
[0021]
In the present embodiment, the flicker suppressing device 1 inputs the lower line [y + 1], the display line LN [y], and the upper line [y-1], and obtains a flicker level as a parameter proportional to the flicker intensity from those pixel data. It has a detection circuit (DET) 7 for detecting FL. The flicker removing device 1 further includes a selection circuit (SEL) 8.
The selection circuit (SEL) 8 receives the result of the detection circuit (DET) 7, selects [Cu, C0, Cd] as a set of filter operation coefficients (filter coefficient set) based on the result, and sends the result to the LFP2. Output. The selection circuit (SEL) 8 uses the threshold level Lth as a criterion for selecting a filter coefficient set. The selection circuit (SEL) 8 is configured to input the threshold level Lth and a large number of filter coefficients C serving as a population for selecting a filter coefficient set from outside the device 1.
The threshold level Lth and the filter coefficient group may be held in an internal memory (not shown), or may be generated internally.
[0022]
FIG. 2 is a block diagram illustrating a configuration example of the detection circuit (DET) 7.
As shown in FIG. 2, the detection circuit (DET) 7 is a combination of a first absolute value calculator (| Lu-L0 |) 10A that calculates the absolute value of the difference between pixel data and another pixel, and A second absolute value calculator (| L0-Ld |) 10B for calculating the absolute value of the absolute value is compared with the outputs ABS1 and ABS2 of the first and second absolute value calculators 10A and 10B, and the comparison result is flickered. And a comparator 11 that outputs the level FL.
[0023]
Hereinafter, a method of suppressing flicker using the apparatus having the above configuration will be described with reference to FIGS.
Here, FIG. 3 is an explanatory diagram showing an overview of the flow of flicker suppression pixel data and the processing procedure.
[0024]
The display line LN [y] is input to the flicker device 1 shown in FIG. The display line LN [y] has pixel data L0 =..., L0 [x + 1], L0 [x], L0 [x−1) in the horizontal direction (x direction) from the scanning base point to the end point when displayed on the screen. , L0 [x−2],... Are time-series signals. Assuming that the display line belongs to the first field (odd field), it is obtained from the 1F delay means 3 by delaying the display line LN [y] by 1F and belongs to the second field (even field). The lower line LN [y + 1] adjacent to the lower side of the display line in the screen is output. Also, the upper line LN [y-1] is obtained from the 1H delay means 4 by delaying the upper line LN [y + 1] by 1H, belongs to the second field, and is adjacent to the upper side of the display line in the display screen. Is output.
As shown in FIG. 3, the upper line LN [y-1] has pixel data Lu =..., Lu [x + 1], Lu [x], Lu [x-1], Lu [x-2],. A lower line LN [y + 1] is a time-series signal in which pixel data Ld =..., Ld [x + 1], Ld [x], Ld [x−1], Ld [x−2],. It is. When the display line belongs to the second field (even field), the lower line and the upper line belong to the first field, but the time-series signal itself is the same as above.
[0025]
These three lines (pixel data strings) LN [y + 1], LN [y], LN [y-1] are synchronized and input to the detection circuit (DET) 7 shown in FIG.
[0026]
The detection circuit (DET) 7 detects the maximum absolute value of the pixel data level difference from the pixel data L0 [x], Lu [x], Ld [x].
The first absolute value calculator (| Lu-L0 |) 10A receives the display pixel data L0 [x] and the upper pixel data Lu [x], and obtains the result by performing the calculation according to the following equation (1-1). The first absolute value ABS1 is output to the comparator 11. Further, the second absolute value calculator 10B receives the display pixel data L0 [x] and the lower pixel data Ld [x], and performs a second absolute value calculation by the following equation (1-2). The value ABS2 is output to the comparator 11.
(Equation 1)
ABS1 = | Lu [x] -L0 [x] | (1-1)
ABS2 = | L0 [x] -Ld [x] | ... (1-2)
[0027]
The comparator 11 compares the two input absolute values ABS1 and ABS2 and outputs a larger value as the flicker level FL [x]. Since the flicker level FL [x] is a parameter proportional to the flicker intensity, it is used as a criterion for selecting the next filter coefficient.
The calculations by the above equations (1-1) and (1-2) and the comparison of the absolute values are sequentially executed for each input pixel data.
[0028]
The selection circuit (SEL) 8 compares the input flicker level FL with a predetermined threshold level Lth, and selects a desired filter coefficient set from the filter coefficient group C according to the comparison result. As filter coefficient sets corresponding to FIG. 3, [Cu1 (+1), C01 (+1), Cd1 (+1)], [Cu1 (0), C01 (0), Cd1 (0)], [Cu1 (−1) ), C01 (-1), Cd1 (-1)] and [Cu1 (-2), C01 (-2), Cd1 (-2)]. The threshold level Lth is desirably plural, for example, in this example, there are four levels (Lth1, Lth2, Lth3, Lth4).
The pitch between the threshold levels is arbitrary, but in this example, it is assumed that Lth2 = (3/4) × Lth1, Lth3 = (１ ／) × Lth1, and Lth4 = (１ ／) × Lth1.
[0029]
FIG. 4 is a chart showing a filter coefficient set selected according to the magnitude of the threshold level. This chart shows a selection pattern of one filter coefficient set [Cu [x], C0 [x], Cd [x]]. This correspondence may be given from the outside synchronously when necessary, or may be held as a look-up table in an internal ROM or the like.
FIG. 5 is a table showing specific numerical examples of the filter coefficient set shown in FIG.
Such a filter coefficient set is selected for each pixel column, and is sequentially input to the LPF 2.
[0030]
On the other hand, pixel data forming the display line LN [y], the lower line [y + 1], and the upper line [y-1] are input to the data input terminals of the three channels of the LPF 2 in a synchronized state for each pixel column. .
In the LPF 2, the multiplier 5 </ b> A inputs the pixel data Lu of the upper line NL [y + 1] and the filter coefficient Cu, multiplies them, and outputs the multiplied value to the adder 6. Similarly, the multiplier 5B multiplies the pixel data L0 of the display line NL [y] by the filter coefficient C0 and outputs the value to the adder 6, and the multiplier 5C outputs the pixel data of the lower line NL [y-1]. Ld is multiplied by the filter coefficient Cd, and the value is output to the adder 6.
As shown in FIG. 3, the adder 6 mixes the three pixel data levels at a ratio determined by the filter coefficient, and as a result, new pixel data L0new is generated. The above processing is expressed by the following equation (2).
(Equation 2)
L0new [x] = Cu [x] × Lu [x]
+ C0 [x] × L0 [x]
+ Cd [x] × Ld [x] (2)
Note that the right side of this equation may be divided by the sum of the three filter coefficients, but is normally output as it is in order to improve the S / N.
[0031]
The above processing is performed on all the lines of the first field while shifting the lines, and the same processing is performed on the next second field. Thus, the flicker suppression processing for one frame ends.
[0032]
In the above description, the pixel data may be any of the luminance signal data level L (Y), the color difference signal data levels L (Cr), and L (Cb). Further, any of the QI signal levels L (Q) and L (I), which are other color difference signals, and the primary color signals (R signal, G signal, B signal) may be used.
[0033]
When one common flicker removing device 1 is used, information as to which signal is input is given to the selection circuit (SEL) 8 or switching is performed at a predetermined cycle by a clock signal. In this case, it is desirable that the selection means 8 selects a set of filter coefficients such that the ratio of the filter coefficient of two adjacent pixels to the filter coefficient of the pixel on the display line is smaller in the color difference signal than in the luminance signal.
[0034]
This embodiment has the following effects.
First, the detection circuit (DET) 7 finds the maximum absolute value difference such as luminance between adjacent pixels, and the selection circuit (SEL) 8 appropriately selects and supplies a filter coefficient. The filter processing can be performed by automatically discriminating the area in which the image is displayed. Although it depends on how to set the threshold level, most of the normal screens are less than the threshold level Lth4 in FIG. 4 and are not subjected to the filtering process, but the difference in brightness (appearance brightness: proportional to the brightness) is large, and flicker occurs. Filtering processing can be performed only on a portion that is highly likely to be performed. Alternatively, it is possible to perform a stronger filtering process on a portion where flicker is likely to occur than on a portion where other flicker is unlikely to occur.
[0035]
Secondly, it is possible to suppress image blur in an area where flicker does not occur.
[0036]
Third, appropriate filtering can be performed by finely controlling a threshold level, which is a criterion for coefficient selection, according to a flicker level proportional to the flicker intensity.
[0037]
Fourth, flicker can be prevented not only for the luminance signal but also for the color difference signal.
[0038]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the flicker suppression apparatus and its method concerning this invention, since a filter coefficient is selected appropriately, that is, based on the parameter proportional to flicker intensity and supplied to a filter calculation means, the area in the screen where the possibility of flicker occurrence is high is provided. Can be automatically determined, and filter processing can be performed only on that part. Therefore, there is an effect that image blur in other portions can be prevented.
In addition, normally, a primary color signal is generated from a luminance signal and a color difference signal, and an image is thereby generated. Therefore, by filtering each of the luminance signal and the color difference signal, flicker suppression accuracy is improved. When the flicker suppression accuracy is improved, unnecessary image portions are not filtered, so that image blur is further suppressed, and accordingly, there is an effect that an easy-to-view natural image is easily obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram of a flicker suppressing device according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration example of a detection circuit.
FIG. 3 is an explanatory diagram showing a flow of flicker suppression pixel data and an outline of a processing procedure;
FIG. 4 is a chart showing a filter coefficient set selected according to the magnitude of a threshold level.
FIG. 5 is a table showing specific numerical examples of the filter coefficient set shown in FIG. 4;
FIG. 6 shows a block diagram of a conventional flicker suppression device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Flicker suppression device, 2 ... Filter operation means, 3 ... 1F delay means, 4 ... 1H delay means, 7 ... Detection means, 8 ... Selection means.

Claims (9)

インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得する手段と、
取得した上記画素データからフリッカー強度に比例するパラメータを検出する検出手段と、
検出した上記パラメータに応じてフィルタ係数を選択する選択手段と、
選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行する演算手段と、
を有するフリッカー抑制装置。Pixel data of an arbitrary display line belonging to one of the first field and the second field constituting the frame of the interlaced display image, and belonging to the other field and vertically adjacent to the display line in the frame. Means for obtaining pixel data of two adjacent lines;
Detecting means for detecting a parameter proportional to flicker intensity from the obtained pixel data,
Selecting means for selecting a filter coefficient according to the detected parameter,
Calculating means for performing a filter calculation using the selected filter coefficient and each pixel data of the display line and the two adjacent lines;
A flicker suppressing device having: 前記画素データを取得する手段は、
入力している上記表示ラインより１フィールドだけ位相が遅れた第１の隣接ラインの画素データを取得するフィールド遅延データ取得手段と、
上記第１の隣接ラインより１ライン分だけ位相が遅れた第２の隣接ラインの画素データを取得するライン遅延データ取得手段と、
を具備し、
前記検出手段は、上記第１の隣接ラインの画素データと、当該画素データとフレーム内で垂直方向に隣接する上記表示ラインの画素データとの差の絶対値、上記第２の隣接ラインの画素データと、当該画素データとフレーム内で垂直方向に隣接する上記表示ラインの画素データとの差の絶対値をそれぞれ算出し、算出した２つの絶対値の大きい方を上記フリッカー強度に比例するパラメータとして検出する
請求項１に記載のフリッカー抑制装置。The means for acquiring the pixel data,
A field delay data acquisition unit for acquiring pixel data of a first adjacent line having a phase delayed by one field from the input display line;
Line delay data acquisition means for acquiring pixel data of a second adjacent line having a phase delayed by one line from the first adjacent line;
With
The detecting means includes an absolute value of a difference between the pixel data of the first adjacent line and the pixel data of the display line vertically adjacent in the frame, and the pixel data of the second adjacent line. And the absolute value of the difference between the pixel data and the pixel data of the display line vertically adjacent in the frame is calculated, and the larger of the two calculated absolute values is detected as a parameter proportional to the flicker intensity. The flicker suppressing device according to claim 1. 上記選択手段は、上記表示ラインの画素および当該画素とフレーム内で垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組を、上記パラメータの大きさに応じて選択する
請求項１に記載のフリッカー抑制装置。2. The method according to claim 1, wherein the selection unit selects a set of filter coefficients for weighting each of the pixels of the display line and two adjacent pixels vertically adjacent to the pixel in the frame in accordance with the magnitude of the parameter. The flicker suppressing device as described in the above. 上記検出手段は、フィルタ係数を選択する基準となる上記フリッカー強度に関するパラメータのランクを、予め決められた閾値との大小関係で判断し、
上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える
請求項３に記載のフリッカー抑制装置。The detection means determines a rank of a parameter relating to the flicker intensity, which is a reference for selecting a filter coefficient, based on a magnitude relationship with a predetermined threshold,
The flicker suppressing device according to claim 3, wherein the selection unit switches a set of the filter coefficients to be selected according to the rank. 上記検出手段は、上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、
上記選択手段は、上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する
請求項１に記載のフリッカー抑制装置。The detection means performs the detection of the parameters for each of the luminance signal and the color difference signal constituting the input interlaced video signal,
The selecting means selects, for each of the luminance signal and the color difference signal, a set of filter coefficients in which the ratio of the filter coefficient of the two adjacent pixels to the filter coefficient of the pixel of the display line is smaller in the color difference signal than in the luminance signal. The flicker suppressing device according to claim 1. インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得するステップと、
取得した上記画素データからフリッカー強度に比例するパラメータを検出するステップと、
検出した上記パラメータに応じてフィルタ係数を選択するステップと、
選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行するステップと、
を含むフリッカー抑制方法。Pixel data of an arbitrary display line belonging to one of the first field and the second field constituting the frame of the interlaced display image, and belonging to the other field and vertically adjacent to the display line in the frame. Obtaining pixel data of two adjacent lines;
Detecting a parameter proportional to flicker intensity from the obtained pixel data;
Selecting a filter coefficient according to the detected parameter;
Performing a filter operation using the selected filter coefficient and each pixel data of the display line and the two adjacent lines;
Flicker suppression method including: 上記フィルタ係数を選択するステップでは、上記表示ラインの画素および当該画素にフレーム内で垂直方向に隣接する２つの隣接画素のフィルタ係数の組を、上記パラメータの大きさに応じて選択する
請求項６に記載のフリッカー抑制方法。7. The method according to claim 6, wherein in the step of selecting the filter coefficient, a set of filter coefficients of a pixel of the display line and two adjacent pixels vertically adjacent to the pixel in a frame is selected according to the magnitude of the parameter. 3. The method for suppressing flicker according to item 1. 上記フリッカー強度に比例するパラメータを検出するステップでは、フィルタ係数を選択する基準となる上記パラメータのランクを、予め決められた閾値との大小関係で判断し、
上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える
請求項７に記載のフリッカー抑制方法。In the step of detecting a parameter proportional to the flicker intensity, a rank of the parameter as a reference for selecting a filter coefficient is determined based on a magnitude relationship with a predetermined threshold,
The flicker suppressing method according to claim 7, wherein the selection unit switches a set of the filter coefficients to be selected according to the rank. 上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、
上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する
請求項６に記載のフリッカー抑制方法。The above parameters are detected for each of the luminance signal and the color difference signal that constitute the input interlaced video signal,
7. A set of filter coefficients for which a ratio of a filter coefficient of the two adjacent pixels to a filter coefficient of a pixel of the display line is smaller in a chrominance signal than in a luminance signal is selected for each of the luminance signal and the chrominance signal. Flicker suppression method.
JP2003028289A 2003-02-05 2003-02-05 Flicker controller and controlling method Abandoned JP2004241987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003028289A JP2004241987A (en) 2003-02-05 2003-02-05 Flicker controller and controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003028289A JP2004241987A (en) 2003-02-05 2003-02-05 Flicker controller and controlling method

Publications (1)

Publication Number Publication Date
JP2004241987A true JP2004241987A (en) 2004-08-26

Family

ID=32955793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003028289A Abandoned JP2004241987A (en) 2003-02-05 2003-02-05 Flicker controller and controlling method

Country Status (1)

Country Link
JP (1) JP2004241987A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679655B2 (en) 2006-09-07 2010-03-16 Sony Corporation Image-data processing apparatus, image-data processing method, and imaging system for flicker correction
WO2010084380A1 (en) * 2009-01-21 2010-07-29 Freescale Semiconductor, Inc. Integrated circuit comprising deflicker unit for filtering image data, and a method therefor
DE112011103424B4 (en) 2010-11-26 2019-07-04 International Business Machines Corporation System and method for selecting routes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679655B2 (en) 2006-09-07 2010-03-16 Sony Corporation Image-data processing apparatus, image-data processing method, and imaging system for flicker correction
WO2010084380A1 (en) * 2009-01-21 2010-07-29 Freescale Semiconductor, Inc. Integrated circuit comprising deflicker unit for filtering image data, and a method therefor
US8345155B2 (en) 2009-01-21 2013-01-01 Freescale Semiconductor, Inc. Integrated circuit comprising deflicker unit for filtering image data, and a method therefor
DE112011103424B4 (en) 2010-11-26 2019-07-04 International Business Machines Corporation System and method for selecting routes

Similar Documents

Publication Publication Date Title
RU2413384C2 (en) Device of image processing and method of image processing
US6788353B2 (en) System and method for scaling images
KR101295649B1 (en) Image processing apparatus, image processing method and storage medium
EP2315199B1 (en) Image processing apparatus and method of controlling the same
US20100310191A1 (en) Image processing apparatus and image processing method
US8279346B2 (en) Frame rate converting apparatus and method thereof
US8274605B2 (en) System and method for adjacent field comparison in video processing
US8588473B2 (en) Image processing apparatus, control method thereof, and program
US6346970B1 (en) Two-dimensional adjustable flicker filter
JP2007249436A (en) Image signal processor and processing method
JP2007316293A (en) Image display device and image display method
JP2003069859A (en) Moving image processing adapting to motion
JP2004241987A (en) Flicker controller and controlling method
US8705882B2 (en) Image processing apparatus selectively outputting first and second subframes at a predetermined timing and method of controlling the same
CN113038093B (en) System, method, apparatus and storage medium for video image flicker suppression processing
JP2006287636A (en) Image quality adjustment apparatus, image quality adjustment method, and display apparatus
US20100104212A1 (en) Contour correcting device, contour correcting method and video display device
JP2007110303A (en) Contour correction circuit
TWI390958B (en) Video filter and video processor and processing method using thereof
JP2010130155A (en) Video signal processing apparatus and method, and video display apparatus
JP2003022068A (en) Device and method for image processing
JP2010124257A (en) Video processing apparatus, video display device, and frame-rate conversion method
JPS59153379A (en) Digital profile compensating circuit
WO2010119667A1 (en) Display apparatus and display method
JP3675704B2 (en) Contour correction device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080307