JP2004241428A - Substrate treatment device and method therefor - Google Patents

Substrate treatment device and method therefor Download PDF

Info

Publication number
JP2004241428A
JP2004241428A JP2003026295A JP2003026295A JP2004241428A JP 2004241428 A JP2004241428 A JP 2004241428A JP 2003026295 A JP2003026295 A JP 2003026295A JP 2003026295 A JP2003026295 A JP 2003026295A JP 2004241428 A JP2004241428 A JP 2004241428A
Authority
JP
Japan
Prior art keywords
substrate
processing
semiconductor wafer
chamber
predetermined position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003026295A
Other languages
Japanese (ja)
Inventor
Hiroshi Nakamura
博 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003026295A priority Critical patent/JP2004241428A/en
Publication of JP2004241428A publication Critical patent/JP2004241428A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate treatment device and a method therefor which are capable of detecting whether a substrate gets out of a position or not in both a substrate treatment process and a substrate transfer process, and preventing undesired treatment from being continuously carried out so as to improve a manufacturing yield. <P>SOLUTION: A semiconductor wafer is transferred by a transfer mechanism 102 from a cassette in a cassette chamber 105 to an aligning mechanism 103 (arrow A). After the semiconductor wafer is aligned by the aligning mechanism 103, the semiconductor wafer is loaded into a treatment chamber 104 (arrow B). After treatment is finished, the semiconductor wafer is reloaded into the aligning mechanism 103 from the treatment chamber 104 (arrow C). When the misalignment volume of the semiconductor wafer is equal to or smaller than a reference value, the semiconductor wafer is loaded into the cassette chamber 105 (arrow D). When the misalignment volume is larger than the reference value, the semiconductor wafer is subjected to interlocking. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハ等の基板に所定の処理を施す基板処理装置及び基板処理方法に関する。
【0002】
【従来の技術】
従来から、例えば、半導体装置の製造工程等においては、基板、例えば略円形に形成された半導体ウエハ等に、成膜処理やエッチング処理等の所定の処理を施す基板処理装置が多用されている。
【0003】
図6は、このような基板処理装置の一例の構成を示すもので、同図において601は基板搬送室を示している。この基板搬送室601内には、搬送機構602と、位置合わせ機構603が設けられている。
【0004】
また、基板搬送室601の周囲には、複数(図6では4つ)の処理室(処理機構)604と、複数(図6では2つ)のカセット室605が設けられており、これらの基板搬送室601、処理室604、カセット室605は、内部を真空雰囲気に設定可能とされている。
【0005】
そして、図中に矢印で示すように、カセット室605内に設けられた図示しないカセットから、搬送機構602によって半導体ウエハを取り出してまず位置合わせ機構603に搬送し(矢印A)、半導体ウエハを位置合わせした後処理室604に搬送して所定の処理を施し(矢印B)、この後、カセット室605内のカセットに処理済みの半導体ウエハを戻す(矢印C)、という一連の動作を繰り返して実行し、カセット室605内のカセットに収納された複数の半導体ウエハの処理を連続して行うよう構成されている。
【0006】
なお、処理工程によっては、1つの処理室604で半導体ウエハの処理を行った後、この処理済みの半導体ウエハを他の処理室604に搬送して、連続的に異なった処理を施す場合や、複数の処理室604で並行して同一の処理を行い、スループットを向上させるよう処理を実行する場合もある。
【0007】
なお、位置合わせ機構603は、半導体ウエハを回転させながら、その周縁部の位置を検出し、オリエンテーションフラットやノッチの位置(回転方向位置)を検出するとともに、半導体ウエハ中心の回転中心からのずれ(偏心)を検出するよう構成されている。そして、位置合わせ機構603で半導体ウエハの回転方向位置を一定方向に合わせるとともに、搬送機構602によって半導体ウエハ中心の回転中心からのずれ(偏心)を補正するように位置合わせ機構603から半導体ウエハを受け取り、この位置合わせした状態で、半導体ウエハを処理室604へ搬送するよう構成されている。
【0008】
上記のような基板処理装置では、処理室604内における半導体ウエハの一連の処理中に半導体ウエハが位置ずれを起こす場合がある。例えば、処理室604内に設けられたウエハ載置台に静電チャックにより半導体ウエハを吸着する場合、静電チャックから半導体ウエハを離脱させる際に位置ずれを起こす可能性があることが知られており、かかる位置ずれを環状のカバー等の物理的な構造物で半導体ウエハをガイドすることにより防止する方法も知られている(例えば、特許文献1参照。)。
【0009】
【特許文献1】
特開2001−44265号公報(第3−4頁、第1−3図)
【0010】
【発明が解決しようとする課題】
しかしながら、上述した物理的な構造物を処理室内に設ける方法では、かかる構造物がプラズマ等に影響を与え、処理状態に不所望な影響を与える可能性がある。
【0011】
また、半導体ウエハの位置ずれは、静電チャックから離脱させる際のみならず、他の過程で生じる場合がある。例えば、半導体ウエハの受け渡しのために載置台上に半導体ウエハをピンで持ち上げたり下降させたりする過程や、このピンと搬送機構602との間で半導体ウエハを受け渡す際、或いは、搬送機構602による搬送中等にも生じる可能性がある。さらに、半導体ウエハの裏面側に冷却のために供給するヘリウム等の冷却ガスの圧力が高すぎると、このガス圧のために処理中に半導体ウエハが位置ずれを起こす可能性もある。
【0012】
そして上記のような位置ずれが起きた状態で半導体ウエハの処理が行われると、不所望の処理状態となる可能性が高いが、例えば、搬送機構602によって搬送不能となるような位置ずれが生じない限りオペレータはこのような位置ずれが生じていることを知ることができないため、不所望な処理が多数の半導体ウエハに対して施されてしまう可能性がある。
【0013】
本発明は、かかる従来の事情に対処してなされたもので、基板の処理過程における位置ずれ及び基板の搬送過程における位置ずれを検出することができ、不所望な処理が継続的に行われることを防止して歩留まりの向上を図ることのできる基板処理装置及び基板処理方法を提供しようとするものである。
【0014】
【課題を解決するための手段】
請求項1の発明は、基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、前記基板に所定の処理を施すための処理機構と、前記基板を搬送する搬送機構とを具備し、前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置であって、前記処理機構によって処理を行った処理済みの前記基板を、前記検出機構に搬送し、処理済みの前記基板の所定位置からのずれ量を検出可能とされたことを特徴とする。
【0015】
請求項2の発明は、請求項1記載の基板処理装置であって、検出された処理済みの前記基板の所定位置からのずれ量と、予め設定された基準値とを比較し、前記ずれ量が前記基準値を超える場合は、インターロック処理を行うことを特徴とする。
【0016】
請求項3の発明は、請求項1又は2記載の基板処理装置であって、複数の前記基板を連続的に処理する際に、前記検出機構による処理済みの前記基板の所定位置からのずれ量の検出を、所望のタイミングで行うよう設定可能とされたことを特徴とする。
【0017】
請求項4の発明は、基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、前記基板に所定の処理を施すための処理機構と、前記基板を搬送する搬送機構とを具備し、前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置であって、一旦前記検出機構に搬送され位置決めされた前記基板を、再度前記検出機構に搬送し、当該基板の所定位置からのずれ量を検出可能とされたことを特徴とする。
【0018】
請求項5の発明は、基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、前記基板に所定の処理を施すための処理機構と、前記基板を搬送する搬送機構とを具備し、前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置による基板処理方法であって、前記処理機構によって処理を行った処理済みの前記基板を、前記検出機構に搬送し、処理済みの前記基板の所定位置からのずれ量を検出することを特徴とする。
【0019】
請求項6の発明は、請求項5記載の基板処理方法であって、検出された処理済みの前記基板の所定位置からのずれ量と、予め設定された基準値とを比較し、前記ずれ量が前記基準値を超える場合は、処理を中止することを特徴とする。
【0020】
請求項7の発明は、請求項5又は6記載の基板処理方法であって、複数の前記基板を連続的に処理する際に、前記検出機構による処理済みの前記基板の所定位置からのずれ量の検出を、所定のタイミングで行うことを特徴とする。
【0021】
請求項8の発明は、基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、前記基板に所定の処理を施すための処理機構と、前記基板を搬送する搬送機構とを具備し、前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置による基板処理方法であって、一旦前記検出機構に搬送され位置決めされた前記基板を、前記搬送機構によって前記処理機構に搬送した後、前記搬送機構によって再度前記検出機構に搬送し、当該基板の所定位置からのずれ量を検出することを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明の詳細を、図面を参照して実施の形態について説明する。
【0023】
図1は、本発明の一実施形態に係わる基板処理装置の概略構成を模式的に示すもので、同図において101は基板搬送室を示している。この基板搬送室101内には、搬送機構102と、位置合わせ機構103が設けられている。
【0024】
また、基板搬送室1の周囲には、複数(図1では4つ)の処理室(処理機構)104と、複数(図1では2つ)のカセット室105が設けられており、これらの基板搬送室101、処理室104、カセット室105は、内部を真空雰囲気に設定可能とされている。
【0025】
図2は、上記処理室(処理機構)104の一例としてのエッチング装置の概略構成を模式的に示すものである。同図において、符号1は、材質が例えばアルミニウム等からなり、内部を気密に閉塞可能に構成され、プラズマ処理室を構成する円筒状の真空チャンバを示している。
【0026】
上記真空チャンバ1は、小径の上部1aと大径の下部1bからなる段付きの円筒形状とされており、接地電位に接続されている。また、真空チャンバ1の内部には、被処理基板としての半導体ウエハWを、被処理面を上側に向けて略水平に支持する支持テーブル(サセプタ)2が設けられている。
【0027】
この支持テーブル2は、例えばアルミニウム等の材質で構成されており、セラミックなどの絶縁板3を介して導体の支持台4に支持されている。また支持テーブル2の上方の外周には導電性材料または絶縁性材料で形成されたフォーカスリング5が設けられている。
【0028】
また、支持テーブル2の半導体ウエハWの載置面には、半導体ウエハWを静電吸着するための静電チャック6が設けられている。この静電チャック6は、絶縁体6bの間に電極6aを配置して構成されており、電極6aには直流電源13が接続されている。そして電極6aに電源13から電圧が印加されることにより、例えばクーロン力等によって半導体ウエハWが吸着されるようになっている。
【0029】
さらに、支持テーブル2には、冷媒を循環するための冷媒流路(図示せず)と、冷媒からの冷熱を効率よく半導体ウエハWに伝達するために半導体ウエハWの裏面にHeガスを供給するガス導入機構(図示せず)とが設けられ、半導体ウエハWを所望の温度に温度制御できるようになっている。
【0030】
上記支持テーブル2と支持台4は、ボールねじ7を含むボールねじ機構により昇降可能となっており、支持台4の下方の駆動部分は、ステンレス鋼(SUS)製のベローズ8で覆われ、ベローズ8の外側にはベローズカバー9が設けられている。
【0031】
また、支持テーブル2のほぼ中央には、高周波電力を供給するための給電線12が接続されている。この給電線12にはマッチングボックス11及び高周波電源10が接続されている。高周波電源10からは、所定周波数、例えば13.56〜150MHzの範囲の高周波電力が、支持テーブル2に供給されるようになっている。
【0032】
さらに、フォーカスリング5の外側には排気リング14が設けられている。排気リング14は、支持台4、ベローズ8を介して真空チャンバ1と電気的に導通している。
【0033】
一方、支持テーブル2の上方の真空チャンバ1の天壁部分には、シャワーヘッド16が、支持テーブル2と平行に対向する如く設けられており、このシャワーヘッド16は接地されている。したがって、これらの支持テーブル2およびシャワーヘッド16は、一対の電極として機能するようになっている。
【0034】
上記シャワーヘッド16は、その下面に多数のガス吐出孔18が設けられており、且つその上部にガス導入部16aを有している。そして、その内部にはガス拡散用空隙17が形成されている。ガス導入部16aにはガス供給配管15aが接続されており、このガス供給配管15aの他端には、エッチング用の処理ガスを供給する処理ガス供給系15が接続されている。そして、処理ガスが、処理ガス供給系15からガス供給配管15a、ガス導入部16aを介してシャワーヘッド16のガス拡散用空隙17に至り、ガス吐出孔18から吐出され、半導体ウエハWに形成された膜のエッチングに供されるようになっている。
【0035】
また、真空チャンバ1の下部1bの側壁には、排気ポート19が形成されており、この排気ポート19には排気系20が接続されている。そして排気系20に設けられた真空ポンプを作動させることにより真空チャンバ1内を所定の真空度まで減圧することができるようになっている。さらに、真空チャンバ1の下部1bの側壁上側には、半導体ウエハWの搬入出口を開閉するゲートバルブ24が設けられている。この搬入出口は、図1に示した基板搬送室101に接続されている。
【0036】
一方、真空チャンバ1の上部1aの外側周囲には、真空チャンバ1と同心状に、環状の磁場形成機構(リング磁石)21が配置されており、支持テーブル2とシャワーヘッド16との間の処理空間に磁場を形成するようになっている。この磁場形成機構21は、回転機構25によって、その全体が、真空チャンバ1の回りを所定の回転速度で回転可能とされている。
【0037】
なお、磁場形成機構21としては、必要に応じて、ダイポール磁場を形成するタイプのもの、或いは、マルチポール磁場を形成するタイプのものを使用することができる。
【0038】
図3は、基板搬送室101内に設けられた位置合わせ機構103、所謂オリエンタの概略構成を模式的に示すものである。
【0039】
同図に示すように、位置合わせ機構103は、略円板状に形成され半導体ウエハWを載置するための基板載置台30を具備しており、この基板載置台30の中央下側には、回転駆動機構31のシャフト32が接続されている。
【0040】
また、基板載置台30の側方には、基板載置台30上に載置された半導体ウエハWの周縁部の位置を検出する検出機構33が設けられている。この検出機構33は、例えば、CCDセンサ等からなる受光部とLED等からなる発光部とから構成されている。これらの受光部と発光部は、上下に対向するように配置されており、発光部からの光のうちの一部は半導体ウエハWの周縁部で遮られ、残りの光が受光部に入射するように構成されている。
【0041】
上記検出機構33による検出信号は、CPU等から構成された制御部34に入力されるようになっている。そして、この制御部34は、回転駆動機構31によって半導体ウエハWを略一周回転させ、この時に検出機構33の受光部に入射する光量の変化から、半導体ウエハWの周縁部に形成された特定形状部(オリエンテーションフラットやノッチ)を検出するとともに、基板載置台30の回転中心からの半導体ウエハWの中心のずれ(偏心)を検出するように構成されている。そして上記の検出結果に基づいて、半導体ウエハWのノッチ部分等が所定方向に向くように、半導体ウエハWを回転させてθ方向の位置合わせを行い、偏心については、基板載置台30上に載置された半導体ウエハWを搬送機構102で受け取る際に、この偏心を補正するように受け取ることによって、半導体ウエハWの位置合わせを行うように構成されている。
【0042】
そして、上記構成の本実施形態の基板処理装置では、図4のフローチャート及び図1に矢印で示すように、まず、カセット室105内に設けられた図示しないカセットから、搬送機構102によって半導体ウエハを搬出し(51)、この半導体ウエハを位置合わせ機構103に搬入する(52)(図1の矢印A)。
【0043】
次に、位置合わせ機構103で半導体ウエハの位置合わせを行った後、半導体ウエハを位置合わせ機構103から搬出し(53)、いずれかの処理室104に搬入する(54)(図1の矢印B)。
【0044】
そして、処理室104内で半導体ウエハに所定の処理、例えばエッチング処理を施す。
【0045】
この処理室104(図2に示した真空チャンバ1)における処理では、まず、図2に示したゲートバルブ24を開放し、搬送機構102により半導体ウエハを真空チャンバ1内に搬入し、予め所定の位置に下降されている支持テーブル2上に載置する。そして、直流電源13から静電チャック6の電極6aに所定の電圧を印加し、半導体ウエハをクーロン力により吸着する。この後、搬送機構102を真空チャンバ1外へ退避させてゲートバルブ24を閉じ、支持テーブル2を図2に示される位置まで上昇させると共に、排気系20の真空ポンプにより真空チャンバ1内を排気しつつ、処理ガス供給系15から、処理ガスが所定流量で導入され、真空チャンバ1内が所定の圧力、例えば1.33〜133Pa(10〜1000mTorr)に保持される。そして、この状態で高周波電源10から、支持テーブル2に、所定周波数の高周波電力を供給する。この場合に、下部電極である支持テーブル2に高周波電力が印加されることにより、上部電極であるシャワーヘッド16と下部電極である支持テーブル2との間の処理空間には高周波電界が形成されるとともに、磁場形成機構21による磁場が形成され、この状態でプラズマによるエッチングが行われる。
【0046】
そして、上記処理室104内での処理が終了した後、半導体ウエハを処理室104から搬出し(55)、位置合わせ機構103に再搬入する(56)(図1の矢印C)。
【0047】
この位置合わせ機構103において、前述したようにして半導体ウエハを回転させ、前述した制御装置34によって、半導体ウエハのずれ量を検出(算出)し(57)、このずれ量が基準値より大きいか否かを判定する(58)。
【0048】
そして、ずれ量が基準値以内の場合は、ずれ量の値を処理の履歴を記録するログに移し(59)、半導体ウエハを位置合わせ機構103から搬出して(60)、半導体ウエハをカセット室105内のカセットへ搬入する(61)(図1の矢印D)。
【0049】
一方、ずれ量が基準値より大きい場合は、インターロックの処理、例えば、警報を発して装置を停止させるよう処理を行う(62)。
【0050】
以上のように、本実施形態では、一旦位置合わせ機構103で位置合わせを行い、この後、搬送機構102による搬送、及び処理室104内における処理を行った半導体ウエハを再度位置合わせ機構103に搬送して半導体ウエハのずれ量を検出するので、例えば、搬送過程や処理過程において、何らかの原因により半導体ウエハの位置ずれが生じている場合は、このような半導体ウエハの位置ずれを検出することができる。
【0051】
上記のような搬送過程や処理過程における半導体ウエハの位置ずれが、処理前或いは処理中に生じている場合は、半導体ウエハが位置ずれを起こした状態で処理が行われ、不所望な処理が行われる可能性がある。また、一枚の半導体ウエハを、複数の処理室104に順次搬送して一枚の半導体ウエハに連続して異なった処理を施す場合は、最初の処理室104内で処理後に位置ずれが生じた場合でも、次の処理室104では、半導体ウエハが位置ずれを生じた状態で処理が行われ、不所望な処理が行われる可能性がある。
【0052】
そして、上記のような半導体ウエハの位置ずれを検知することができないと、多数の半導体ウエハが位置ずれを起こした状態で処理が行われ、多数の半導体ウエハ(例えば1ロット分の半導体ウエハ等)に不所望な状態の処理が行われてしまうような事態が発生する可能性があるが、本実施形態では、かかる半導体ウエハの位置ずれを速やかに検出することができるので、このような事態が発生することを防止することができる。
【0053】
なお、上記のような処理済みの半導体ウエハの位置ずれ量の算出は、全ての半導体ウエハについて行っても良いが、スループットを高く保つためには、例えば、所定枚数毎に行ったり、新しいロットの処理を開始する際に最初の一枚目の半導体ウエハに対して行ったり、本処理を開始する前にダミーウエハについてのみ行ったり、一日の処理を開始する際に最初の一枚目の半導体ウエハに対して行う等、所定のタイミングで行うこともできる。
【0054】
ところで、上記のような半導体ウエハの位置ずれは、例えば、搬送機構102の不具合に起因するもの、処理室104(真空チャンバ1)に設けられた半導体ウエハを上下動させる機構の不具合に起因するもの、静電チャック6からの離脱時や残留電荷に起因するもの、半導体ウエハの裏面に供給される冷却用ガス(Heガス等)の圧力に起因するもの等がある。
【0055】
このため、半導体ウエハの位置ずれの原因を知るためには、例えば、一旦位置合わせ機構103で位置合わせを行い、この後、搬送機構102による搬送のみを行って、処理室104内での処理を行わずに再度位置合わせ機構103による位置ずれ量の検出を行う。これで位置ずれが生じていない場合は、次に、一旦位置合わせ機構103で位置合わせを行い、この後、搬送機構102による搬送及び処理室104への受け渡しのみを行い、処理室104内での処理を行わずに再度位置合わせ機構103による位置ずれ量の検出を行う。という段階的な位置ずれ量の検出を行うことにより、半導体ウエハの位置ずれの原因を解明することができる。
【0056】
上記の実施形態は、本発明を真空雰囲気下で半導体ウエハを搬送する装置に適用した場合について説明したが、半導体ウエハを常圧雰囲気下で搬送する装置にも同様にして適用することができる。図5は、このような装置に適用した実施形態の概略構成を示すものである。
【0057】
図5に示す基板処理装置は、半導体ウエハWに所定の処理を施す処理機構を構成する複数(図5の装置では2つ)のプロセスシップPS1、PS2と、これらに半導体ウエハWを搬送する搬送機構を構成するローダモジュールLMとを組合わせて構成されている。
【0058】
ローダモジュールLMは、半導体ウエハWを収容する複数(図5の装置では3つ)のロードポートLP1〜LP3と、半導体ウエハWを搬送する搬送室TRと、半導体ウエハWの位置決めを行う前述した位置決め機構(オリエンタ)ORとから構成されている。
【0059】
搬送室TRには、オリエンタORが連結されるとともに、ロードロックドアLG1、LG2を介してプロセスシップPS1、PS2が連結され、さらに、ロードポートドアCG1〜CG3を介してロードポートLP1〜LP3が連結されている。このロードポートLP1〜LP3には、未処理の半導体ウエハWおよび処理済みの半導体ウエハWを収容するカセット又はフープ(FOUP)CS1〜CS3(以下ではカセットの場合について説明する。)が設置される。
【0060】
搬送室TRには、2段構成のローダアームLA1、LA2が設けられ、このローダアームLA1、LA2は、ロードポートLP1〜LP3とプロセスシップPS1、PS2(ロードロック室LL1、LL2)との間や、オリエンタORとの間での半導体ウエハWの搬送を行う(図5の▲1▼▲2▼▲6▼▲7▼の搬送)。
【0061】
プロセスシップPS1、PS2には、ロードロック室LL1、LL2およびプロセス室PM1、PM2が設けられ、ロードロック室LL1、LL2とプロセス室PM1、PM2とは、プロセスゲートPG1、PG2を介して互いに連結されている。
【0062】
ロードロック室LL1、LL2には、ウエハ載置台B11、B12、B21、B22およびロードロックアームLR1、LR2がそれぞれ設けられ、ウエハ載置台B11、B21には、ローダモジュールLMから搬入された半導体ウエハWが載置されるとともに、ロードロック室LL1、LL2から搬出される半導体ウエハWが載置される。
【0063】
また、ウエハ載置台B12、B22には、プロセス室PM1、PM2に搬入される半導体ウエハWが載置される。また、ロードロックアームLR1、LR2は、ロードロック室LL1、LL2とプロセス室PM1、PM2との間での半導体ウエハWの搬送を行う(図5の▲3▼▲4▼▲5▼の搬送)。
【0064】
ここで、搬送の効率化を図るため、搬送室TRは大気開放されるとともに、ロードポートドアCG1〜CG3は、開放された状態に維持される。また、コンタミネーションを防止するため、プロセス室PM1、PM2は所定の真空度に維持される。このため、ロードロック室LL1、LL2では、搬送室TRとの間での搬送、またはプロセス室PM1、PM2との間での搬送に応じ、それぞれの真空度に対応させるための給排気が行われる。
【0065】
以下、ロードポートLP1とプロセスシップPS1との間での搬送を行う場合を例に取って、基板処理装置の動作について説明する。
【0066】
まず、ローダアームLA1、LA2は、ロードポートLP1に載置されているカセットCS1から半導体ウエハWを取り出し、オリエンタORに搬入する(▲1▼)。
【0067】
オリエンタORは、半導体ウエハWが搬入されると、前述したようにして、半導体ウエハWを回転させて位置ずれ量を検出し、半導体ウエハWの位置決めを行う。
【0068】
上記のようなオリエンタORにおける半導体ウエハWの位置決め等の工程が終わると、ローダアームLA1、LA2は、半導体ウエハWをオリエンタORから取り出す。この時、前述したとおり、ローダアームLA1、LA2は、オリエンタORによって検出された偏心量及び偏心方向に基づいて、半導体ウエハWの偏心を補正して、ローダアームLA1、LA2の中心と半導体ウエハの中心とが一致するように支持する。
【0069】
そして、内部を大気圧とした状態で、ロードロック室LL1のロードロックドアLG1が開かれ、ローダアームLA1、LA2は、その半導体ウエハWをロードロック室LL1内に搬入し、ウエハ載置台B11上に載置する(▲2▼)。
【0070】
ウエハ載置台B11上に半導体ウエハWが載置されると、ロードロックドアLG1が閉じられ、ロードロック室LL1内の排気が行われるとともに、ロードロックアームLR1が、ウエハ載置台B11上の半導体ウエハWをウエハ載置台B12に搬送する(▲3▼)。
【0071】
半導体ウエハWがウエハ載置台B12に搬送され、プロセス室PM1へ半導体ウエハWを搬入可能な状態になると、プロセス室PM1のプロセスゲートPG1が開かれ、ロードロックアームLR1は、ウエハ載置台B12上の半導体ウエハWをプロセス室PM1内に搬入する(▲4▼)。
【0072】
半導体ウエハWがプロセス室PM1内に搬入されると、プロセスゲートPG1が閉じれられ、半導体ウエハWにプロセス室PM1内で所定の処理が施される。この所定の処理は、例えば、エッチング、成膜等の処理である。
【0073】
プロセス室PM1内での半導体ウエハWの処理が終了し、ロードロック室LL1へ半導体ウエハWを搬出可能な状態になると、プロセスゲートPG1が開かれ、ロードロックアームLR1は、プロセス室PM1内の半導体ウエハWをウエハ載置台B11に搬送する(▲5▼)。
【0074】
そして、プロセスゲートPG1が閉じられ、ロードロック室LL1内の大気開放が行われる。ロードロック室LL1内の大気開放が終了すると、次の半導体ウエハWの搬入タイミングに従って、ロードロックドアLG1が開かれ、一方のローダアームLA1、LA2が、ウエハ載置台B11上の半導体ウエハWを搬出してオリエンタORに搬入するとともに(▲6▼)、他方のローダアームLA1、LA2が、オリエンタORで位置決めされた次の半導体ウエハWをロードロック室LL1内に搬入する(▲2▼)。
【0075】
そして、オリエンタORで搬入された処理済みの半導体ウエハWの位置ずれ量を検出し、この位置ずれ量が基準値以下であれば、半導体ウエハWをロードポートLP1に搬入する(▲7▼)、一方、この位置ずれ量が基準値を超えている場合は、前述したと同様にインターロック処理を行う。なお、上記のような処理済みの半導体ウエハWの位置ずれ量の検出は、全ての半導体ウエハWについて行っても良く、前述した実施形態と同様に所定のタイミングで行うようにしても良い。
【0076】
上記のように、ローダモジュールLMが常圧雰囲気に置かれた基板処理装置であっても、前述した実施形態の場合と同様な作用、効果を得ることができる。
【0077】
【発明の効果】
以上詳細に説明したように、本発明によれば、基板の処理過程における位置ずれ及び基板の搬送過程における位置ずれを検出することができ、不所望な処理が継続的に行われることを防止して歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の基板処理装置の概略構成を模式的に示す図。
【図2】図1の基板処理装置の要部構成を模式的に示す図。
【図3】図1の基板処理装置の要部構成を模式的に示す図。
【図4】図1の基板処理装置の動作を説明するためのフローチャート。
【図5】本発明の他の実施形態の基板処理装置の概略構成を模式的に示す図。
【図6】従来の基板処理装置の概略構成を模式的に示す図。
【符号の説明】
101……基板搬送室、102……搬送機構、103……位置合わせ機構、104……処理室(処理機構)、105……カセット室。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate processing apparatus and a substrate processing method for performing a predetermined process on a substrate such as a semiconductor wafer.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, for example, in a process of manufacturing a semiconductor device, a substrate processing apparatus that performs a predetermined process such as a film forming process or an etching process on a substrate, for example, a semiconductor wafer formed in a substantially circular shape, is frequently used.
[0003]
FIG. 6 shows an example of the configuration of such a substrate processing apparatus. In FIG. 6, reference numeral 601 denotes a substrate transfer chamber. A transfer mechanism 602 and a positioning mechanism 603 are provided in the substrate transfer chamber 601.
[0004]
A plurality (four in FIG. 6) of processing chambers (processing mechanisms) 604 and a plurality of (two in FIG. 6) cassette chambers 605 are provided around the substrate transfer chamber 601. The inside of the transfer chamber 601, the processing chamber 604, and the cassette chamber 605 can be set to a vacuum atmosphere.
[0005]
Then, as shown by an arrow in the drawing, the semiconductor wafer is taken out from a cassette (not shown) provided in the cassette chamber 605 by the transfer mechanism 602 and is first transferred to the alignment mechanism 603 (arrow A), and the semiconductor wafer is positioned. After the alignment, the semiconductor wafer is transferred to the processing chamber 604 and subjected to a predetermined process (arrow B), and thereafter, a series of operations of returning the processed semiconductor wafer to the cassette in the cassette chamber 605 (arrow C) are repeatedly executed. In addition, the apparatus is configured to continuously process a plurality of semiconductor wafers stored in a cassette in the cassette chamber 605.
[0006]
Depending on the processing step, after processing a semiconductor wafer in one processing chamber 604, the processed semiconductor wafer is transferred to another processing chamber 604 and subjected to different processing continuously. In some cases, the same processing is performed in parallel in a plurality of processing chambers 604, and processing is performed to improve throughput.
[0007]
The alignment mechanism 603 detects the position of the peripheral edge of the semiconductor wafer while rotating the semiconductor wafer, detects the position of the orientation flat and the notch (position in the rotation direction), and also detects the deviation of the center of the semiconductor wafer from the rotation center. Eccentricity). Then, the semiconductor wafer is received from the alignment mechanism 603 so as to correct the shift (eccentricity) of the center of the semiconductor wafer from the rotation center by the transport mechanism 602 while adjusting the position of the semiconductor wafer in the rotation direction in a fixed direction by the alignment mechanism 603. The semiconductor wafer is transported to the processing chamber 604 in this aligned state.
[0008]
In the substrate processing apparatus as described above, the semiconductor wafer may be displaced during a series of processing of the semiconductor wafer in the processing chamber 604. For example, it is known that when a semiconductor wafer is attracted to a wafer mounting table provided in the processing chamber 604 by an electrostatic chuck, there is a possibility that a positional shift may occur when the semiconductor wafer is separated from the electrostatic chuck. There is also known a method of preventing such a displacement by guiding the semiconductor wafer with a physical structure such as an annular cover (for example, see Patent Document 1).
[0009]
[Patent Document 1]
JP 2001-44265 A (page 3-4, FIG. 1-3)
[0010]
[Problems to be solved by the invention]
However, in the above-described method in which a physical structure is provided in the processing chamber, such a structure may affect plasma or the like, and may have an undesirable effect on a processing state.
[0011]
In addition, the displacement of the semiconductor wafer may occur not only when the semiconductor wafer is separated from the electrostatic chuck but also in another process. For example, a process of lifting and lowering a semiconductor wafer with a pin on a mounting table for delivery of a semiconductor wafer, a process of transferring a semiconductor wafer between the pin and the transfer mechanism 602, or a transfer by the transfer mechanism 602 It can also occur in secondary. Further, if the pressure of the cooling gas such as helium supplied to the back side of the semiconductor wafer for cooling is too high, the semiconductor wafer may be displaced during processing due to the gas pressure.
[0012]
If the processing of the semiconductor wafer is performed in a state where the above-described positional shift has occurred, it is highly possible that the semiconductor wafer will be in an undesired processing state. However, for example, a positional shift that makes the transfer impossible by the transfer mechanism 602 occurs. Unless the operator cannot know that such a displacement has occurred, there is a possibility that undesired processing may be performed on a large number of semiconductor wafers.
[0013]
The present invention has been made in view of such a conventional situation, and can detect a position shift in a substrate processing process and a position shift in a substrate transfer process, so that undesired processing is continuously performed. It is an object of the present invention to provide a substrate processing apparatus and a substrate processing method capable of preventing the occurrence of a problem and improving the yield.
[0014]
[Means for Solving the Problems]
According to the first aspect of the present invention, a detection mechanism for detecting a shift amount of a substrate from a predetermined position and positioning the substrate, a processing mechanism for performing a predetermined process on the substrate, and transporting the substrate A transport mechanism for transporting the substrate to the detection mechanism by the transport mechanism, and transporting the substrate to the processing mechanism in a positioned state for processing. The processed substrate is transported to the detection mechanism, and a deviation amount of the processed substrate from a predetermined position can be detected.
[0015]
The invention according to claim 2 is the substrate processing apparatus according to claim 1, wherein the detected shift amount of the processed substrate from a predetermined position is compared with a preset reference value, and the shift amount is determined. Is greater than the reference value, an interlock process is performed.
[0016]
According to a third aspect of the present invention, in the substrate processing apparatus according to the first or second aspect, when continuously processing a plurality of the substrates, an amount of deviation of the processed substrate from the predetermined position by the detection mechanism. Can be set to be detected at a desired timing.
[0017]
According to a fourth aspect of the present invention, there is provided a detecting mechanism for detecting an amount of deviation of a substrate from a predetermined position and positioning the substrate, a processing mechanism for performing a predetermined process on the substrate, and transporting the substrate. A transport mechanism that transports the substrate to the detection mechanism by the transport mechanism, and transports the substrate to the processing mechanism in a positioned state to perform processing. The substrate transported and positioned by the mechanism is transported again to the detection mechanism, and the amount of deviation of the substrate from a predetermined position can be detected.
[0018]
According to a fifth aspect of the present invention, there is provided a detecting mechanism for detecting an amount of deviation of a substrate from a predetermined position and positioning the substrate, a processing mechanism for performing a predetermined process on the substrate, and transporting the substrate. And a transport mechanism that transports the substrate to the detection mechanism by the transport mechanism, and transports the substrate to the processing mechanism in a positioned state to perform processing. Transporting the processed substrate processed by the processing mechanism to the detection mechanism, and detecting a deviation amount of the processed substrate from a predetermined position.
[0019]
According to a sixth aspect of the present invention, in the substrate processing method according to the fifth aspect, the detected shift amount of the processed substrate from a predetermined position is compared with a preset reference value to determine the shift amount. When the value exceeds the reference value, the process is stopped.
[0020]
According to a seventh aspect of the present invention, in the substrate processing method according to the fifth or sixth aspect, when continuously processing a plurality of the substrates, an amount of deviation of the processed substrate from the predetermined position by the detection mechanism Is detected at a predetermined timing.
[0021]
The invention according to claim 8 is a detection mechanism for detecting the amount of displacement of the substrate from a predetermined position and positioning the substrate, a processing mechanism for performing a predetermined process on the substrate, and transporting the substrate. And a transport mechanism that transports the substrate to the detection mechanism by the transport mechanism, and transports the substrate to the processing mechanism in a positioned state to perform processing. After the substrate once conveyed and positioned by the detection mechanism is conveyed to the processing mechanism by the conveyance mechanism, the substrate is again conveyed to the detection mechanism by the conveyance mechanism, and a shift amount of the substrate from a predetermined position is detected. It is characterized by doing.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0023]
FIG. 1 schematically shows a schematic configuration of a substrate processing apparatus according to an embodiment of the present invention. In FIG. 1, reference numeral 101 denotes a substrate transfer chamber. In the substrate transfer chamber 101, a transfer mechanism 102 and a positioning mechanism 103 are provided.
[0024]
Around the substrate transfer chamber 1, a plurality (four in FIG. 1) of processing chambers (processing mechanisms) 104 and a plurality of (two in FIG. 1) cassette chambers 105 are provided. The inside of the transfer chamber 101, the processing chamber 104, and the cassette chamber 105 can be set to a vacuum atmosphere.
[0025]
FIG. 2 schematically shows a schematic configuration of an etching apparatus as an example of the processing chamber (processing mechanism) 104. In FIG. 1, reference numeral 1 denotes a cylindrical vacuum chamber which is made of, for example, aluminum or the like and has a structure capable of hermetically closing the inside thereof and constituting a plasma processing chamber.
[0026]
The vacuum chamber 1 has a stepped cylindrical shape including a small-diameter upper portion 1a and a large-diameter lower portion 1b, and is connected to a ground potential. In addition, a support table (susceptor) 2 that supports a semiconductor wafer W as a substrate to be processed substantially horizontally with a surface to be processed facing upward is provided inside the vacuum chamber 1.
[0027]
The support table 2 is made of, for example, a material such as aluminum and is supported on a conductor support 4 via an insulating plate 3 made of ceramic or the like. A focus ring 5 made of a conductive material or an insulating material is provided on an outer periphery above the support table 2.
[0028]
Further, an electrostatic chuck 6 for electrostatically adsorbing the semiconductor wafer W is provided on a surface of the support table 2 on which the semiconductor wafer W is placed. The electrostatic chuck 6 includes an electrode 6a disposed between insulators 6b, and a DC power supply 13 is connected to the electrode 6a. When a voltage is applied to the electrode 6a from the power supply 13, the semiconductor wafer W is attracted by, for example, Coulomb force.
[0029]
Further, the support table 2 supplies a coolant flow path (not shown) for circulating the coolant and a He gas to the back surface of the semiconductor wafer W in order to efficiently transmit cold heat from the coolant to the semiconductor wafer W. A gas introduction mechanism (not shown) is provided to control the temperature of the semiconductor wafer W to a desired temperature.
[0030]
The support table 2 and the support table 4 can be moved up and down by a ball screw mechanism including a ball screw 7, and a drive portion below the support table 4 is covered with a bellows 8 made of stainless steel (SUS). A bellows cover 9 is provided on the outside of 8.
[0031]
A power supply line 12 for supplying high-frequency power is connected to a substantially center of the support table 2. The matching box 11 and the high frequency power supply 10 are connected to the power supply line 12. The high frequency power supply 10 supplies a predetermined frequency, for example, high frequency power in the range of 13.56 to 150 MHz to the support table 2.
[0032]
Further, an exhaust ring 14 is provided outside the focus ring 5. The exhaust ring 14 is electrically connected to the vacuum chamber 1 via the support 4 and the bellows 8.
[0033]
On the other hand, a shower head 16 is provided on a ceiling wall portion of the vacuum chamber 1 above the support table 2 so as to face the support table 2 in parallel and the shower head 16 is grounded. Therefore, the support table 2 and the shower head 16 function as a pair of electrodes.
[0034]
The shower head 16 is provided with a large number of gas discharge holes 18 on its lower surface, and has a gas inlet 16a on its upper part. A gas diffusion space 17 is formed therein. A gas supply pipe 15a is connected to the gas introduction section 16a, and the other end of the gas supply pipe 15a is connected to a processing gas supply system 15 for supplying a processing gas for etching. Then, the processing gas reaches the gas diffusion space 17 of the shower head 16 from the processing gas supply system 15 via the gas supply pipe 15a and the gas introduction part 16a, and is discharged from the gas discharge hole 18 to be formed on the semiconductor wafer W. Is used for etching the film.
[0035]
An exhaust port 19 is formed on a side wall of the lower portion 1b of the vacuum chamber 1, and an exhaust system 20 is connected to the exhaust port 19. By operating a vacuum pump provided in the exhaust system 20, the pressure inside the vacuum chamber 1 can be reduced to a predetermined degree of vacuum. Further, a gate valve 24 for opening and closing the loading / unloading port of the semiconductor wafer W is provided on the upper side wall of the lower portion 1b of the vacuum chamber 1. This loading / unloading port is connected to the substrate transfer chamber 101 shown in FIG.
[0036]
On the other hand, an annular magnetic field forming mechanism (ring magnet) 21 is disposed concentrically with the vacuum chamber 1 around the outer side of the upper portion 1 a of the vacuum chamber 1, and performs processing between the support table 2 and the shower head 16. It forms a magnetic field in space. The entire magnetic field forming mechanism 21 is rotatable around the vacuum chamber 1 at a predetermined rotation speed by a rotation mechanism 25.
[0037]
As the magnetic field forming mechanism 21, a type that forms a dipole magnetic field or a type that forms a multipole magnetic field can be used as necessary.
[0038]
FIG. 3 schematically shows a schematic configuration of an alignment mechanism 103 provided in the substrate transfer chamber 101, a so-called orienter.
[0039]
As shown in the figure, the alignment mechanism 103 includes a substrate mounting table 30 formed in a substantially disk shape and on which the semiconductor wafer W is mounted. , The shaft 32 of the rotation drive mechanism 31 is connected.
[0040]
On the side of the substrate mounting table 30, a detection mechanism 33 for detecting the position of the peripheral portion of the semiconductor wafer W mounted on the substrate mounting table 30 is provided. The detection mechanism 33 includes, for example, a light receiving unit including a CCD sensor or the like and a light emitting unit including an LED or the like. The light receiving section and the light emitting section are arranged so as to face up and down, a part of the light from the light emitting section is blocked by the peripheral portion of the semiconductor wafer W, and the remaining light is incident on the light receiving section. It is configured as follows.
[0041]
A detection signal from the detection mechanism 33 is input to a control unit 34 including a CPU and the like. Then, the control unit 34 rotates the semiconductor wafer W substantially one round by the rotation driving mechanism 31, and at this time, a change in the amount of light incident on the light receiving unit of the detection mechanism 33 causes the specific shape formed on the peripheral edge of the semiconductor wafer W to be changed. In addition to detecting a portion (orientation flat or notch), a deviation (eccentricity) of the center of the semiconductor wafer W from the center of rotation of the substrate mounting table 30 is detected. Then, based on the above detection result, the semiconductor wafer W is rotated so that the notch portion or the like of the semiconductor wafer W is oriented in a predetermined direction, and the semiconductor wafer W is aligned in the θ direction. When the loaded semiconductor wafer W is received by the transfer mechanism 102, the semiconductor wafer W is received so as to correct the eccentricity so that the semiconductor wafer W is aligned.
[0042]
Then, in the substrate processing apparatus of the present embodiment having the above configuration, as shown by the arrows in the flowchart of FIG. 4 and FIG. 1, first, the semiconductor wafer is transferred from the cassette (not shown) provided in the cassette chamber 105 by the transfer mechanism 102. The semiconductor wafer is unloaded (51) and loaded into the alignment mechanism 103 (52) (arrow A in FIG. 1).
[0043]
Next, after aligning the semiconductor wafer with the alignment mechanism 103, the semiconductor wafer is unloaded from the alignment mechanism 103 (53) and is loaded into one of the processing chambers 104 (54) (arrow B in FIG. 1). ).
[0044]
Then, a predetermined process, for example, an etching process is performed on the semiconductor wafer in the processing chamber 104.
[0045]
In the processing in the processing chamber 104 (the vacuum chamber 1 shown in FIG. 2), first, the gate valve 24 shown in FIG. 2 is opened, the semiconductor wafer is loaded into the vacuum chamber 1 by the transfer mechanism 102, and the predetermined It is placed on the support table 2 which has been lowered to the position. Then, a predetermined voltage is applied from the DC power supply 13 to the electrode 6a of the electrostatic chuck 6, and the semiconductor wafer is attracted by Coulomb force. Thereafter, the transfer mechanism 102 is retracted out of the vacuum chamber 1, the gate valve 24 is closed, the support table 2 is raised to the position shown in FIG. 2, and the inside of the vacuum chamber 1 is evacuated by the vacuum pump of the exhaust system 20. At the same time, a processing gas is introduced at a predetermined flow rate from the processing gas supply system 15, and the inside of the vacuum chamber 1 is maintained at a predetermined pressure, for example, 1.33 to 133 Pa (10 to 1000 mTorr). Then, in this state, high frequency power of a predetermined frequency is supplied from the high frequency power supply 10 to the support table 2. In this case, a high-frequency electric power is applied to the support table 2 as the lower electrode, so that a high-frequency electric field is formed in the processing space between the shower head 16 as the upper electrode and the support table 2 as the lower electrode. At the same time, a magnetic field is formed by the magnetic field forming mechanism 21, and etching by plasma is performed in this state.
[0046]
Then, after the processing in the processing chamber 104 is completed, the semiconductor wafer is unloaded from the processing chamber 104 (55) and re-loaded into the alignment mechanism 103 (56) (arrow C in FIG. 1).
[0047]
In the positioning mechanism 103, the semiconductor wafer is rotated as described above, and the control device 34 detects (calculates) the deviation amount of the semiconductor wafer (57), and determines whether the deviation amount is larger than the reference value. Is determined (58).
[0048]
If the displacement is within the reference value, the value of the displacement is transferred to a log for recording the processing history (59), the semiconductor wafer is unloaded from the positioning mechanism 103 (60), and the semiconductor wafer is transferred to the cassette chamber. It is carried into the cassette in 105 (61) (arrow D in FIG. 1).
[0049]
On the other hand, if the deviation amount is larger than the reference value, an interlock process, for example, a process of issuing an alarm and stopping the apparatus is performed (62).
[0050]
As described above, in the present embodiment, the alignment is once performed by the alignment mechanism 103, and thereafter, the semiconductor wafer that has been transported by the transport mechanism 102 and the processing performed in the processing chamber 104 is transported to the alignment mechanism 103 again. Then, when the displacement amount of the semiconductor wafer is detected, for example, when the displacement of the semiconductor wafer occurs for some reason in the transporting process or the processing process, such a displacement of the semiconductor wafer can be detected. .
[0051]
If the semiconductor wafer is displaced before or during the transfer process or during the process as described above, the process is performed in a state where the semiconductor wafer is displaced, and undesired processing is performed. May be affected. In addition, when one semiconductor wafer is sequentially transferred to a plurality of processing chambers 104 and subjected to different processing continuously on one semiconductor wafer, misalignment occurs after processing in the first processing chamber 104. Even in this case, in the next processing chamber 104, the processing is performed in a state where the semiconductor wafer is displaced, and there is a possibility that an undesired processing is performed.
[0052]
If the above-described misalignment of the semiconductor wafers cannot be detected, the processing is performed in a state where a large number of semiconductor wafers are misaligned, and a large number of semiconductor wafers (for example, one lot of semiconductor wafers or the like) are processed. However, in the present embodiment, such a misalignment of the semiconductor wafer can be promptly detected. This can be prevented from occurring.
[0053]
The calculation of the positional deviation amount of the processed semiconductor wafers as described above may be performed for all the semiconductor wafers. However, in order to keep the throughput high, for example, the calculation is performed for each predetermined number of wafers or a new lot is processed. Perform the process on the first semiconductor wafer when starting the process, perform only on the dummy wafer before starting the process, or use the first semiconductor wafer when starting the process for the day. , Etc., at a predetermined timing.
[0054]
Incidentally, the above-described misalignment of the semiconductor wafer is caused, for example, by a malfunction of the transfer mechanism 102 or by a malfunction of a mechanism for vertically moving the semiconductor wafer provided in the processing chamber 104 (vacuum chamber 1). And those caused by the residual charge at the time of separation from the electrostatic chuck 6 and those caused by the pressure of a cooling gas (such as He gas) supplied to the back surface of the semiconductor wafer.
[0055]
Therefore, in order to know the cause of the misalignment of the semiconductor wafer, for example, alignment is once performed by the alignment mechanism 103, and then only the transfer is performed by the transfer mechanism 102, and the processing in the processing chamber 104 is performed. Without performing the detection, the position shift amount is again detected by the positioning mechanism 103. If no misalignment has occurred, the alignment is performed once by the alignment mechanism 103, and then only the transport by the transport mechanism 102 and the delivery to the processing chamber 104 are performed. The position shift amount is detected again by the positioning mechanism 103 without performing the processing. By detecting the stepwise displacement amount, the cause of the displacement of the semiconductor wafer can be clarified.
[0056]
Although the above embodiment has been described with reference to the case where the present invention is applied to an apparatus for transporting a semiconductor wafer under a vacuum atmosphere, the present invention can be similarly applied to an apparatus for transporting a semiconductor wafer under an atmospheric pressure. FIG. 5 shows a schematic configuration of an embodiment applied to such an apparatus.
[0057]
The substrate processing apparatus shown in FIG. 5 includes a plurality of (two in the apparatus of FIG. 5) process ships PS1 and PS2 constituting a processing mechanism for performing a predetermined process on a semiconductor wafer W, and a transport for transporting the semiconductor wafer W to these. It is configured by combining with a loader module LM constituting a mechanism.
[0058]
The loader module LM includes a plurality of (three in the apparatus of FIG. 5) load ports LP1 to LP3 for accommodating the semiconductor wafer W, a transfer chamber TR for transferring the semiconductor wafer W, and the above-described positioning for positioning the semiconductor wafer W. And (orienter) OR.
[0059]
An orienter OR is connected to the transfer chamber TR, process ships PS1 and PS2 are connected via load lock doors LG1 and LG2, and load ports LP1 to LP3 are connected via load port doors CG1 to CG3. Have been. In the load ports LP1 to LP3, cassettes or FOUPs CS1 to CS3 (hereinafter, the case of cassettes) for storing unprocessed semiconductor wafers W and processed semiconductor wafers W are installed.
[0060]
The transfer chamber TR is provided with two-stage loader arms LA1, LA2. The loader arms LA1, LA2 are connected between the load ports LP1 to LP3 and the process ships PS1, PS2 (load lock chambers LL1, LL2). The semiconductor wafer W is transferred to and from the orienter OR (the transfer of (1), (2), (6), and (7) in FIG. 5).
[0061]
The process ships PS1 and PS2 are provided with load lock chambers LL1 and LL2 and process chambers PM1 and PM2. The load lock chambers LL1 and LL2 and the process chambers PM1 and PM2 are connected to each other via process gates PG1 and PG2. ing.
[0062]
The load lock chambers LL1 and LL2 are provided with wafer mounting tables B11, B12, B21 and B22 and load lock arms LR1 and LR2, respectively. The semiconductor wafer W loaded from the loader module LM is loaded into the wafer mounting tables B11 and B21. Is placed, and the semiconductor wafer W carried out from the load lock chambers LL1 and LL2 is placed.
[0063]
Further, the semiconductor wafer W carried into the process chambers PM1 and PM2 is mounted on the wafer mounting tables B12 and B22. The load lock arms LR1 and LR2 transfer the semiconductor wafer W between the load lock chambers LL1 and LL2 and the process chambers PM1 and PM2 (transfer of (3), (4) and (5) in FIG. 5). .
[0064]
Here, in order to improve the efficiency of transfer, the transfer chamber TR is opened to the atmosphere, and the load port doors CG1 to CG3 are kept open. In order to prevent contamination, the process chambers PM1 and PM2 are maintained at a predetermined degree of vacuum. For this reason, in the load lock chambers LL1 and LL2, supply and exhaust are performed to correspond to the respective degrees of vacuum according to the transfer between the transfer chamber TR and the transfer between the process chambers PM1 and PM2. .
[0065]
Hereinafter, the operation of the substrate processing apparatus will be described by taking, as an example, a case where the transfer is performed between the load port LP1 and the process ship PS1.
[0066]
First, the loader arms LA1 and LA2 take out the semiconductor wafer W from the cassette CS1 placed on the load port LP1 and carry it into the orienter OR ((1)).
[0067]
When the semiconductor wafer W is carried in, the orienter OR rotates the semiconductor wafer W to detect the amount of displacement and positions the semiconductor wafer W as described above.
[0068]
When the steps such as the positioning of the semiconductor wafer W in the orienter OR as described above are completed, the loader arms LA1 and LA2 take out the semiconductor wafer W from the orienter OR. At this time, as described above, the loader arms LA1 and LA2 correct the eccentricity of the semiconductor wafer W based on the amount of eccentricity and the eccentricity direction detected by the orienter OR, and the center of the loader arms LA1 and LA2 and the semiconductor wafer W Support so that it matches the center.
[0069]
Then, with the inside at atmospheric pressure, the load lock door LG1 of the load lock chamber LL1 is opened, and the loader arms LA1 and LA2 carry the semiconductor wafer W into the load lock chamber LL1 and place the semiconductor wafer W on the wafer mounting table B11. (2).
[0070]
When the semiconductor wafer W is mounted on the wafer mounting table B11, the load lock door LG1 is closed, the load lock chamber LL1 is evacuated, and the load lock arm LR1 is connected to the semiconductor wafer W on the wafer mounting table B11. W is transferred to the wafer mounting table B12 ((3)).
[0071]
When the semiconductor wafer W is transferred to the wafer mounting table B12 and the semiconductor wafer W can be carried into the process chamber PM1, the process gate PG1 of the process chamber PM1 is opened, and the load lock arm LR1 is moved to the position above the wafer mounting table B12. The semiconductor wafer W is carried into the process chamber PM1 ([4]).
[0072]
When the semiconductor wafer W is carried into the process chamber PM1, the process gate PG1 is closed, and a predetermined process is performed on the semiconductor wafer W in the process chamber PM1. The predetermined processing is, for example, processing such as etching and film formation.
[0073]
When the processing of the semiconductor wafer W in the process chamber PM1 is completed and the semiconductor wafer W can be carried out to the load lock chamber LL1, the process gate PG1 is opened, and the load lock arm LR1 moves the semiconductor lock in the process chamber PM1. The wafer W is transferred to the wafer mounting table B11 ([5]).
[0074]
Then, the process gate PG1 is closed, and the atmosphere in the load lock chamber LL1 is opened. When the opening of the load lock chamber LL1 to the atmosphere is completed, the load lock door LG1 is opened according to the next loading timing of the semiconductor wafer W, and one of the loader arms LA1 and LA2 unloads the semiconductor wafer W on the wafer mounting table B11. Then, the loader arms LA1 and LA2 carry the next semiconductor wafer W positioned by the orienter OR into the load lock chamber LL1 ((2)).
[0075]
Then, the displacement amount of the processed semiconductor wafer W carried in by the orienter OR is detected, and if the displacement amount is equal to or smaller than the reference value, the semiconductor wafer W is carried into the load port LP1 ([7]). On the other hand, if the positional deviation exceeds the reference value, the interlock processing is performed in the same manner as described above. The detection of the positional deviation amount of the processed semiconductor wafer W as described above may be performed for all the semiconductor wafers W, or may be performed at a predetermined timing as in the above-described embodiment.
[0076]
As described above, even in the substrate processing apparatus in which the loader module LM is placed in a normal-pressure atmosphere, the same operation and effect as in the above-described embodiment can be obtained.
[0077]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to detect a positional shift in a process of processing a substrate and a positional shift in a process of transporting a substrate, thereby preventing undesired processing from being performed continuously. Thus, the yield can be improved.
[Brief description of the drawings]
FIG. 1 is a view schematically showing a schematic configuration of a substrate processing apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram schematically illustrating a main configuration of the substrate processing apparatus of FIG. 1;
FIG. 3 is a diagram schematically illustrating a main configuration of the substrate processing apparatus of FIG. 1;
FIG. 4 is a flowchart for explaining the operation of the substrate processing apparatus of FIG. 1;
FIG. 5 is a diagram schematically illustrating a schematic configuration of a substrate processing apparatus according to another embodiment of the present invention.
FIG. 6 is a diagram schematically showing a schematic configuration of a conventional substrate processing apparatus.
[Explanation of symbols]
101: substrate transfer chamber, 102: transfer mechanism, 103: alignment mechanism, 104: processing chamber (processing mechanism), 105: cassette chamber.

Claims (8)

基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、
前記基板に所定の処理を施すための処理機構と、
前記基板を搬送する搬送機構とを具備し、
前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置であって、
前記処理機構によって処理を行った処理済みの前記基板を、前記検出機構に搬送し、処理済みの前記基板の所定位置からのずれ量を検出可能とされたことを特徴とする基板処理装置。
A detection mechanism for detecting a displacement amount of the substrate from a predetermined position and performing positioning of the substrate;
A processing mechanism for performing a predetermined processing on the substrate,
And a transport mechanism for transporting the substrate,
A substrate processing apparatus that transports the substrate to the detection mechanism by the transport mechanism and transports the substrate to the processing mechanism in a positioned state to perform processing.
A substrate processing apparatus, wherein the processed substrate processed by the processing mechanism is transported to the detection mechanism, and a deviation amount of the processed substrate from a predetermined position can be detected.
請求項1記載の基板処理装置であって、
検出された処理済みの前記基板の所定位置からのずれ量と、予め設定された基準値とを比較し、前記ずれ量が前記基準値を超える場合は、インターロック処理を行うことを特徴とする基板処理装置。
The substrate processing apparatus according to claim 1,
The detected deviation amount of the processed substrate from a predetermined position is compared with a preset reference value, and if the deviation amount exceeds the reference value, an interlock process is performed. Substrate processing equipment.
請求項1又は2記載の基板処理装置であって、
複数の前記基板を連続的に処理する際に、前記検出機構による処理済みの前記基板の所定位置からのずれ量の検出を、所望のタイミングで行うよう設定可能とされたことを特徴とする基板処理装置。
The substrate processing apparatus according to claim 1 or 2,
A substrate, wherein when detecting a plurality of substrates continuously, the detection mechanism detects the amount of deviation of the processed substrate from a predetermined position at a desired timing. Processing equipment.
基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、
前記基板に所定の処理を施すための処理機構と、
前記基板を搬送する搬送機構とを具備し、
前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置であって、
一旦前記検出機構に搬送され位置決めされた前記基板を、再度前記検出機構に搬送し、当該基板の所定位置からのずれ量を検出可能とされたことを特徴とする基板処理装置。
A detection mechanism for detecting a displacement amount of the substrate from a predetermined position and performing positioning of the substrate;
A processing mechanism for performing a predetermined processing on the substrate,
And a transport mechanism for transporting the substrate,
A substrate processing apparatus that transports the substrate to the detection mechanism by the transport mechanism and transports the substrate to the processing mechanism in a positioned state to perform processing.
The substrate processing apparatus, wherein the substrate once conveyed and positioned by the detection mechanism is again conveyed to the detection mechanism, and a shift amount of the substrate from a predetermined position can be detected.
基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、
前記基板に所定の処理を施すための処理機構と、
前記基板を搬送する搬送機構とを具備し、
前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置による基板処理方法であって、
前記処理機構によって処理を行った処理済みの前記基板を、前記検出機構に搬送し、処理済みの前記基板の所定位置からのずれ量を検出することを特徴とする基板処理方法。
A detection mechanism for detecting a displacement amount of the substrate from a predetermined position and performing positioning of the substrate;
A processing mechanism for performing a predetermined processing on the substrate,
And a transport mechanism for transporting the substrate,
A substrate processing method by a substrate processing apparatus that transports the substrate to the detection mechanism by the transport mechanism and transports the substrate to the processing mechanism in a positioned state to perform processing.
A substrate processing method, wherein the processed substrate processed by the processing mechanism is transported to the detection mechanism, and a deviation amount of the processed substrate from a predetermined position is detected.
請求項5記載の基板処理方法であって、
検出された処理済みの前記基板の所定位置からのずれ量と、予め設定された基準値とを比較し、前記ずれ量が前記基準値を超える場合は、処理を中止することを特徴とする基板処理方法。
The substrate processing method according to claim 5, wherein
Comparing the detected deviation amount of the processed substrate from a predetermined position with a preset reference value, and stopping the processing if the deviation amount exceeds the reference value; Processing method.
請求項5又は6記載の基板処理方法であって、
複数の前記基板を連続的に処理する際に、前記検出機構による処理済みの前記基板の所定位置からのずれ量の検出を、所定のタイミングで行うことを特徴とする基板処理方法。
The substrate processing method according to claim 5, wherein
A substrate processing method, wherein when detecting a plurality of substrates continuously, a detection of a deviation amount of the processed substrate from a predetermined position by the detection mechanism is performed at a predetermined timing.
基板の所定位置からのずれ量を検出して、当該基板の位置決めを行うための検出機構と、
前記基板に所定の処理を施すための処理機構と、
前記基板を搬送する搬送機構とを具備し、
前記搬送機構により前記基板を前記検出機構に搬送し、位置決めされた状態で当該基板を前記処理機構に搬送して処理を行う基板処理装置による基板処理方法であって、
一旦前記検出機構に搬送され位置決めされた前記基板を、前記搬送機構によって前記処理機構に搬送した後、前記搬送機構によって再度前記検出機構に搬送し、当該基板の所定位置からのずれ量を検出することを特徴とする基板処理方法。
A detection mechanism for detecting a displacement amount of the substrate from a predetermined position and performing positioning of the substrate;
A processing mechanism for performing a predetermined processing on the substrate,
And a transport mechanism for transporting the substrate,
A substrate processing method by a substrate processing apparatus that transports the substrate to the detection mechanism by the transport mechanism and transports the substrate to the processing mechanism in a positioned state to perform processing.
The substrate once conveyed and positioned by the detection mechanism is conveyed to the processing mechanism by the conveyance mechanism, and then conveyed again to the detection mechanism by the conveyance mechanism, and detects a shift amount of the substrate from a predetermined position. A substrate processing method characterized by the above-mentioned.
JP2003026295A 2003-02-03 2003-02-03 Substrate treatment device and method therefor Pending JP2004241428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003026295A JP2004241428A (en) 2003-02-03 2003-02-03 Substrate treatment device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003026295A JP2004241428A (en) 2003-02-03 2003-02-03 Substrate treatment device and method therefor

Publications (1)

Publication Number Publication Date
JP2004241428A true JP2004241428A (en) 2004-08-26

Family

ID=32954349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003026295A Pending JP2004241428A (en) 2003-02-03 2003-02-03 Substrate treatment device and method therefor

Country Status (1)

Country Link
JP (1) JP2004241428A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108349A1 (en) * 2006-03-20 2007-09-27 Tokyo Electron Limited Transfer/alignment method in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
JP2008521261A (en) * 2004-11-22 2008-06-19 アプライド マテリアルズ インコーポレイテッド Substrate processing apparatus using batch processing chamber
JP2008147616A (en) * 2006-12-12 2008-06-26 Semes Co Ltd Apparatus for manufacturing semiconductor device
WO2012140837A1 (en) * 2011-04-13 2012-10-18 パナソニック株式会社 Plasma processing device and plasma processing method
KR20160078901A (en) * 2014-12-25 2016-07-05 도쿄엘렉트론가부시키가이샤 Substrate treating device, substrate treating method, and recording medium having substrate treating program recorded therein
CN113192859A (en) * 2020-01-14 2021-07-30 长鑫存储技术有限公司 Wafer processing system and wafer processing method
KR102463121B1 (en) * 2021-09-30 2022-11-04 한국야스카와전기(주) Equipment and method for aligning wafer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124885A (en) * 1992-10-13 1994-05-06 Tokyo Electron Ltd Rotating processor
JPH06140492A (en) * 1992-10-28 1994-05-20 Fujitsu Ltd Cluster device
JPH10107125A (en) * 1996-08-08 1998-04-24 Tokyo Electron Ltd Interlock mechanism for transfer device
JPH11145248A (en) * 1997-11-12 1999-05-28 Canon Inc Wafer transfer device and aligner
JP2000232147A (en) * 1999-02-09 2000-08-22 Anelva Corp Substrate positioning device for inside process chamber and device for monitoring arm position of transporting mechanism
JP2001110873A (en) * 1999-10-06 2001-04-20 Tokyo Electron Ltd Treatment device
JP2002043394A (en) * 2000-07-19 2002-02-08 Tokyo Electron Ltd Positional deviation detecting device and processing system
JP2002246447A (en) * 2001-02-20 2002-08-30 Tokyo Electron Ltd Dislocation detecting device for object to be processed, processing system and dislocation detecting method
JP2002261154A (en) * 2001-03-02 2002-09-13 Anelva Corp Alignment method of substrate in substrate treating device and the substrate treating device
JP2002324829A (en) * 2001-07-13 2002-11-08 Tokyo Electron Ltd Treating system
JP2003031643A (en) * 2001-07-19 2003-01-31 Hitachi Kokusai Electric Inc Substrate processor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124885A (en) * 1992-10-13 1994-05-06 Tokyo Electron Ltd Rotating processor
JPH06140492A (en) * 1992-10-28 1994-05-20 Fujitsu Ltd Cluster device
JPH10107125A (en) * 1996-08-08 1998-04-24 Tokyo Electron Ltd Interlock mechanism for transfer device
JPH11145248A (en) * 1997-11-12 1999-05-28 Canon Inc Wafer transfer device and aligner
JP2000232147A (en) * 1999-02-09 2000-08-22 Anelva Corp Substrate positioning device for inside process chamber and device for monitoring arm position of transporting mechanism
JP2001110873A (en) * 1999-10-06 2001-04-20 Tokyo Electron Ltd Treatment device
JP2002043394A (en) * 2000-07-19 2002-02-08 Tokyo Electron Ltd Positional deviation detecting device and processing system
JP2002246447A (en) * 2001-02-20 2002-08-30 Tokyo Electron Ltd Dislocation detecting device for object to be processed, processing system and dislocation detecting method
JP2002261154A (en) * 2001-03-02 2002-09-13 Anelva Corp Alignment method of substrate in substrate treating device and the substrate treating device
JP2002324829A (en) * 2001-07-13 2002-11-08 Tokyo Electron Ltd Treating system
JP2003031643A (en) * 2001-07-19 2003-01-31 Hitachi Kokusai Electric Inc Substrate processor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521261A (en) * 2004-11-22 2008-06-19 アプライド マテリアルズ インコーポレイテッド Substrate processing apparatus using batch processing chamber
WO2007108349A1 (en) * 2006-03-20 2007-09-27 Tokyo Electron Limited Transfer/alignment method in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
JP2007251090A (en) * 2006-03-20 2007-09-27 Tokyo Electron Ltd Carrying position adjustment method of vacuum processor, vacuum processor and computer storage medium
KR100962754B1 (en) 2006-03-20 2010-06-09 도쿄엘렉트론가부시키가이샤 Transfer/alignment method in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
US7942622B2 (en) 2006-03-20 2011-05-17 Tokyo Electron Limited Transfer/alignment method in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
US8740535B2 (en) 2006-03-20 2014-06-03 Tokyo Electron Limited Delivery position aligning method for use in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
JP2008147616A (en) * 2006-12-12 2008-06-26 Semes Co Ltd Apparatus for manufacturing semiconductor device
CN103140922A (en) * 2011-04-13 2013-06-05 松下电器产业株式会社 Plasma processing apparatus and plasma processing method
JP2012222288A (en) * 2011-04-13 2012-11-12 Panasonic Corp Plasma processing apparatus and plasma processing method
WO2012140837A1 (en) * 2011-04-13 2012-10-18 パナソニック株式会社 Plasma processing device and plasma processing method
US8945411B2 (en) 2011-04-13 2015-02-03 Panasonic Corporation Plasma processing apparatus and plasma processing method
KR20160078901A (en) * 2014-12-25 2016-07-05 도쿄엘렉트론가부시키가이샤 Substrate treating device, substrate treating method, and recording medium having substrate treating program recorded therein
JP2016122775A (en) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 Substrate processing apparatus, substrate processing method, and recording medium recording substrate processing program
TWI679721B (en) * 2014-12-25 2019-12-11 日商東京威力科創股份有限公司 Substrate processing device, substrate processing method and recording medium recorded with substrate processing program
KR102423378B1 (en) * 2014-12-25 2022-07-22 도쿄엘렉트론가부시키가이샤 Substrate treating device, substrate treating method, and recording medium having substrate treating program recorded therein
CN113192859A (en) * 2020-01-14 2021-07-30 长鑫存储技术有限公司 Wafer processing system and wafer processing method
CN113192859B (en) * 2020-01-14 2022-10-21 长鑫存储技术有限公司 Wafer processing system and wafer processing method
KR102463121B1 (en) * 2021-09-30 2022-11-04 한국야스카와전기(주) Equipment and method for aligning wafer

Similar Documents

Publication Publication Date Title
JP4833512B2 (en) To-be-processed object processing apparatus, to-be-processed object processing method, and to-be-processed object conveyance method
JP4912253B2 (en) Substrate transport apparatus, substrate processing apparatus, and substrate transport method
JP4916140B2 (en) Vacuum processing system
US20080171435A1 (en) Vacuum Processing Apparatus, Method for Manufacturing Semiconductor Device, and System For Manufacturing Semiconductor Device
US9028191B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US10748796B2 (en) Substrate processing apparatus
JP2000195925A (en) Substrate-treating device
US9929030B2 (en) Substrate processing device and substrate transfer method
JPH08111449A (en) Processing system
JP2002141293A (en) Manufacturing method of semiconductor
JP2001250855A (en) Wafer handling system and wafer carrying method for it
TW202114015A (en) Multisubstrate processing system
JP2001250856A (en) Wafer treating device and method for accessing it
JP2003179120A (en) Processing apparatus
JP2004241428A (en) Substrate treatment device and method therefor
JP2004200219A (en) Treatment equipment and treatment method
US20200168442A1 (en) Focus ring height adjusting device and wafer etching apparatus including the same
US11542592B2 (en) Film forming system and method for forming film on substrate
TWI723162B (en) Manufacturing method of magnetoresistive element and manufacturing system of magnetoresistive element
JP3429786B2 (en) Semiconductor manufacturing equipment
US11183411B2 (en) Method of pre aligning carrier, wafer and carrier-wafer combination for throughput efficiency
JPH0653304A (en) Low-pressure processing device
KR100916141B1 (en) Aligner chamber and substrate processing equipment of multi chamber type having the same
JP2000323551A (en) Substrate processing apparatus
JP4722416B2 (en) Semiconductor manufacturing apparatus, substrate transfer method, and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602