【０００１】
【発明の属する技術分野】
本発明は、ＩＣに無線通信用アンテナコイルを一体成形したアンテナコイル搭載型ＩＣチップ（コイルオンチップ）にＩＣの周波数特性調整用にチップコンデンサが搭載された半導体モジュールに係り、特に、電気的、機械的に好適なバンプ接続によりチップコンデンサが搭載された半導体モジュールとその製造方法に関する。
【０００２】
【従来の技術】
従来のアンテナコイル搭載型ＩＣは、図５に示すように、ＩＣチップ２１に光学的手段等をもってアンテナコイル２２が形成されているが、その製造効率を高めるために、製造された個々のＩＣチップ２１の周波数特性を測定することなく、使用するＩＣチップ群の平均的な周波数特性（定各値）を基にして、ＩＣをケーシング後に所定の通信特性を発揮するアンテナコイル２２を設計し、この設計値に基づいて製造された同一仕様のアンテナコイル２２を、前記定格のＩＣチップ２１の入出力端子に接続し、アンテナコイル２２搭載後の検査で良否を判定して不良品を除いているため、製造歩留まりの点で問題があった（例えば特許文献１参照）。
【０００３】
また、図６に示すように、アンテナコイル搭載型ＩＣ２３に外部コイルを用いて通信性能を高める際には、チップコンデンサ２４をアンテナコイル搭載型ＩＣに適切に搭載する手段が無いことから、チップコンデンサ２４をリード部や接続部を介してアンテナコイル搭載型ＩＣチップ２３接続させていた（例えば、特許文献２参照）。この為、半導体モジュールのコンパクト性を損なう結果となっていた。
【０００４】
【特許文献１】
特開２００１−３２５５７１号公報
【特許文献２】
特開２００２−１８３６９０号公報
【０００５】
【発明が解決しようとする課題】
本発明は、前記事情に鑑みてなされたもので、アンテナコイル搭載型ＩＣチップにチップコンデンサを搭載してＩＣの周波数特性を調整可能ならしめる為に、チップコンデンサの搭載方法、特に、機械的、電気的に信頼性のある接続方法を達成することによって、周波数特性調整可能なアンテナコイル搭載型ＩＣチップを用いた半導体モジュールを提供することを課題とする。
【０００６】
【課題を解決するための手段】
かかる課題を解決するために、
請求項１にかかる発明は、ＩＣに無線通信用アンテナコイルを一体成形したアンテナコイル搭載型ＩＣチップ（コイルオンチップ）であって、該アンテナコイル搭載型ＩＣチップ上に周波数特性調整用チップコンデンサをバンプ接続したことを特徴とする半導体モジュールである。
【０００７】
請求項２にかかる発明は、前記バンプが樹脂製突部に被覆された導電層を覆うように形成され、該バンプがこの導電層を介してアンテナコイル搭載型ＩＣチップと電気導通可能に接続されていることを特徴とする請求項１記載の半導体モジュールである。
【０００８】
請求項３にかかる発明は、アンテナコイル搭載型ＩＣチップ上に設けられた接続部上を含んで覆う樹脂層を形成し、該樹脂層の前記接続部上に位置する部分の一部を除去してリング状開口部を形成することで、前記接続部上に突出する形状の樹脂製突部と、前記樹脂層の開口部の周囲にてアンテナコイル搭載型ＩＣチップ上を覆う絶縁層とを形成した後、前記樹脂製突部を覆う導電層を前記接続部に電気導通可能に接続して、この導電層を覆うようにバンプを形成することを特徴とする半導体モジュールの製造方法である。
【０００９】
【発明の実施の形態】
以下、本発明の実施例にかかる半導体モジュールについて添付図面を参照して具体的に説明する。なお、本発明は、下記実施の形態に限定されず、各種変更が可能である。
図１は、本発明の実施例にかかる半導体モジュールの断面図である。図２〜４は図１の半導体モジュールの製造方法を示す工程図である。
【００１０】
図１において、ＩＣチップ１の中央部上面には、絶縁層４を介してアンテナコイル２が電気導通可能に搭載されており、ＩＣチップ１上の周辺部には絶縁層４の開口部に接続パッド３が配設されている。これらアンテナコイル２、接続パッド３、絶縁層４を覆うように、接続パッド３の中央部上面に開口部を有する樹脂層５が被覆されており、該樹脂層５の開口部の接続パッド中央上面には、樹脂製突部６が形成され、該樹脂製突部６の底部周囲には接続パッド３が露出している。そして、この樹脂製突部６を覆うように導電層７が被覆され、更にこの導電層７と樹脂層５の開口部内、および開口部底面の露出している接続パッド３の一部上面を覆うようにバンプ８が形成され、該バンプ８により、例えば積層セラミック製のチップコンデンサ９が電気導通可能に接続されている。接続パッド３としては、各種導電性材料が採用可能であるが、ここではアルミニウム製パッドが採用されている。
【００１１】
樹脂製突部６は、接続パッド３上に隆起した突起状であり、断面が台形状あるいは頂部に平坦部を有する半円形状をしている。樹脂製突部６は、例えば、ポリイミド、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは、例えば２５〜１００μｍであり、回転塗布法（スピンコート）、印刷法、ラミネート法等により形成することができる。
【００１２】
前記樹脂製突部６に被覆された膜状の導電層７は、図示されていないシード層を介して、前記樹脂製突部６の周囲に延出する接続パッド３上にも被覆形成されて、前記接続パッド３に対して電気導通可能に接続されている。
【００１３】
導電層７としては、ＣｕやＮｉなどの金属あるいは合金めっきしためっき層が採用される。但し、この導電層７としては、１層の金属層（合金層を含む。以下同じ）のみからなる構成に限定されず、例えば、複数の金属層が積層された構成も採用可能である。ここでは、一例として、シード層上に被覆された厚さ３〜２０μｍ程度の銅めっき層と、この銅めっき層上に被覆された厚さ１〜１０μｍ程度のＮｉめっき層と、このＮｉめっき層上に被覆された厚さ０．１〜１．０μｍ程度のＡｕめっき層からなる３層構造を採用している。
【００１４】
前記半導体モジュールによれば、バンプ８は樹脂製突部６を覆って形成されているため、ＩＣ１とチップコンデンサ９との間の熱膨張差に起因する応力を樹脂製突部６の変形によって吸収することができる。これにより、バンプ８とチップコンデンサ９との接続状態を安定に維持できるとともに、接続部の剥離等の不都合を確実に防止できる。また、バンプ８は、樹脂製突部６との接触面積が十分確保されるとともに、ＩＣ１側に対する固着力を向上でき、応力の作用による剥離等を確実に防止できる。
【００１５】
次に、本願発明の半導体モジュールの製造方法の一例を説明する。
まず、上面にアンテナコイル２、接続パッド３が設けられているＩＣ１を用意し、このＩＣ１上に樹脂層５を形成する。樹脂層５は、感光性ポリイミド等の液状の感光性樹脂をスピンコートすることによって、アンテナコイル２や接続パッド３上を覆うように塗布して、厚さ５〜１０μｍ程度に形成する。
【００１６】
次いで、樹脂層５の前記接続パッド３上に位置する部分を、図２に示すように、フォトリソグラフィー技術により平面視リング状に除去して接続パッド３上にリング状の開口部を形成する。これにより接続パッド３上に開口部を有する樹脂層５と、該開口部内に樹脂製突部６が形成される。なお、接続パッド３の最周辺部上には樹脂層５を残し、樹脂製突部６の周辺部は接続パッド３が露出するように樹脂層５を除去する。
【００１７】
前記樹脂製突部６は、リング状の開口部の内側に樹脂層５を残した部分である。この手法では、樹脂層５と樹脂製突部６とを同時に形成することができ、形成時間の短縮や工程数の削減を実現できる。また、この工程では、後の工程で形成するバンプ８の形状に対応して、樹脂製突部６を所望の形状、寸法に形成する。
【００１８】
樹脂層６は、感光性ポリイミド等の感光性樹脂から形成されたシートあるいはフィルムの貼り付けによっても形成可能である。この場合も、フォトリソグラフィー技術により樹脂層６の前記接続パッド３上に位置する部分の一部をリング状に除去して開口部を形成することで、樹脂層５と樹脂製突部６とを同時に短時間で形成することができる。
【００１９】
樹脂層５および樹脂製突部６の形成後、シード層（図示せず）を形成する。
ここでは、具体的には、前記樹脂層５の開口部内にて、樹脂製突部６の周辺部を露出させている接続パッド３上や樹脂製突部６表面にスパッタ法によって厚さ４０ｎｍ程度のＣｒ層を形成した後、このＣｒ層上を覆う厚さ１００〜５００ｎｍ程度のＣｕ層をスパッタ法により形成する。このシード層は樹脂層５上、樹脂製突部６上および樹脂層５開口部の内部を含んで、ＩＣチップ１の上面全体にわたって形成する。
【００２０】
前記Ｃｒ層は、接続パッド３、樹脂製突部６および樹脂層５に対する密着性に優れている。前記Ｃｕ層は、後述する導電層７のめっき工程の給電層としての機能を果たすとともに、導電層７との密着性にも優れているため、このシード層と導電層７との間を密着させる機能を果たす。
なお、シード層を構成する各金属層（後述のＣｒ層やＣｕ層）は、スパッタ法の外、蒸着法等によっても形成できる。また、無電解めっき法によって樹脂製突部６に直接金属層（ここではＣｒ層）を被覆させることも可能である。
【００２１】
シード層の形成後、めっき法によりシード層を覆うように導電層７を形成する。この導電層７のめっき工程は、図３に示すように、樹脂層５および樹脂製突部６が形成されたＩＣチップ１上に、先ず、導電層７を形成する領域（ここでは開口部とその内側の樹脂製突部６とを含む領域）に対応する部分に開口を有するレジスト１０を形成して導電層７を形成しない領域を覆い、導電層７を形成する領域のみが露出されるようにする。レジスト１０は、例えば、レジスト用の液状の感光性樹脂をスピンコートして、樹脂層５や樹脂製突部６が形成されたＩＣチップ１上に樹脂層５を形成し、導電層７を形成する領域に対応する部分の樹脂層５をリソグラフィ−技術によって除去する。
【００２２】
レジスト１０を形成した後、図３に示すように、レジスト１０の開口部に、導電層７をめっきにより形成する。具体的には、シード層を覆う厚さ３〜２０μｍ程度の銅めっきを形成した後、この銅めっき層を覆う厚さ１〜１０μｍ程度のＮｉめっき層を被覆形成し、さらに、このＮｉめっき層を覆う厚さ０．１〜１．０μｍ程度のＡｕめっき層を被覆形成して、３層構造の導電層７を形成する。
【００２３】
なお、導電層７の形成領域に対応する開口部を有するレジスト１０の形成は、感光性樹脂層をフォトリソグラフィー技術によって加工することに限定されず、例えば、ドライフィルム状のレジストを感圧チップ上にラミネートし、このレジスト１０の前記導電層７の形成領域に対応する部分を、レーザ加工、プラズマエッチング、ウットエッチング等により除去して、導電層７のめっき用の開口部を形成する手法等も採用可能である。
【００２４】
導電層７の形成が完了したら、図４に示すように、前記レジスト１０開口部の内側の領域にて、バンプ８を、前記導電層７を下地としてめっきにより形成する。めっきによるバンプ８の形成は、めっき時間の調整等により、目標厚さ、目標形状となるまで行う。このバンプ８によって、樹脂層５の開口部は封止される。バンプ８の形成が完了したら、レジスト１０を剥離し、不要なシード層（樹脂層５上のシード層等）をエッチング等により除去する。
【００２５】
次ぎに、前記バンプ８に対応する位置に接続部を有するチップコンデンサ９を用意する。前記バンプ８とチップコンデンサ９の接続部が一致するように合せた後、それらを所定温度に設定されたリフロー炉に挿入し、バンプ８を溶融させてアンテナコイル搭載ＩＣチップ１とチップコンデンサ９を電気導通可能に接続させる。リフロー炉から取り出した後、チップコンデンサ付きアンテナコイル搭載ＩＣチップ１が十分冷却してから、ＩＣ１の周波数特性を測定し、必要に応じてチップコンデンサ９を調整する。
これにより、ＩＣ１の周波数特性を調整可能ならしめた半導体モジュールが形成される。
【００２６】
【発明の効果】
以上説明したように、本発明の半導体モジュールは、一体化されたチップコンデンサによってＩＣの周波数を調整できることから、アンテナコイルとの周波数不適合による不良が無くなる。しかも、チップコンデンサが接続されるバンプが、樹脂製突部を覆うように形成されたものであるため、アンテナコイル搭載型ＩＣチップとチップコンデンサとの間の熱膨張差に起因して発生する応力がバンプに集中しても、樹脂製突部の変形（圧縮、曲げ、剪断力等による変形）によって分散、吸収することができ、チップコンデンサに対するバンプの接続状態を安定に維持できるとともに、接続状態の変化による抵抗値の増大、電極剥離、バンプの極端な変形等の不都合を確実に防止できる。
【００２７】
請求項３記載の半導体モジュールの製造方法では、ＩＣチップ上に形成した樹脂層に開口部を形成することで、樹脂製突部とその周囲の絶縁樹脂層とを同時に形成できるから、これら樹脂製突部および絶縁樹脂層を形成するための工程の削減による形成時間の短縮、低コスト化を実現でき、半導体モジュールの製造能率の向上、低コスト化に有利である。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体体モジュールを示す断面図である。
【図２】図１の半導体モジュールの製造方法の工程図であって、樹脂層に
開口部を設けた状態を示す断面図である。
【図３】図１の半導体圧力センサの製造方法の工程図であって、導電層を
形成した状態を示す断面図である。
【図４】図１の半導体圧力センサの製造方法の工程図であって、バンプを
形成した状態を示す断面図である。
【図５】従来のアンテナコイル搭載型ＩＣチップを示す斜視図である。
【図６】従来のアンテナコイル搭載型ＩＣチップとチップコンデンサを接
続したＩＣタグを示す断面図である。
【符号の説明】
１・・・ＩＣチップ、２・・・アンテナコイル、３・・・接続部パッド、４・・・絶縁層、
５・・・樹脂層、６・・・樹脂製突部、７・・・導電層、８・・・バンプ、
９・・・チップコンデンサ、１０・・・レジスト、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor module in which a chip capacitor is mounted on an IC chip (coil-on-chip) mounted with an antenna coil in which an antenna coil for wireless communication is integrally formed with an IC to adjust a frequency characteristic of the IC. The present invention relates to a semiconductor module having a chip capacitor mounted thereon by mechanically suitable bump connection and a method of manufacturing the same.
[0002]
[Prior art]
As shown in FIG. 5, a conventional antenna coil mounted type IC has an antenna coil 22 formed on an IC chip 21 by optical means or the like. Without measuring the frequency characteristics of the IC 21, an antenna coil 22 that exhibits predetermined communication characteristics after the casing of the IC is designed based on the average frequency characteristics (constant values) of the IC chip group to be used. Because the antenna coil 22 of the same specification manufactured based on the design value is connected to the input / output terminal of the IC chip 21 of the above-mentioned rating, and the inspection after the mounting of the antenna coil 22 determines the acceptability to remove defective products. However, there is a problem in the production yield (for example, see Patent Document 1).
[0003]
As shown in FIG. 6, when the communication performance is improved by using an external coil for the antenna coil mounted IC 23, there is no means for properly mounting the chip capacitor 24 on the antenna coil mounted IC. 24 is connected to the antenna coil mounted type IC chip 23 via a lead portion or a connection portion (for example, see Patent Document 2). For this reason, the compactness of the semiconductor module has been impaired.
[0004]
[Patent Document 1]
JP 2001-325571 A [Patent Document 2]
JP-A-2002-183690
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances, and in order to make it possible to adjust the frequency characteristics of an IC by mounting a chip capacitor on an antenna coil-mounted IC chip, a method of mounting a chip capacitor, An object of the present invention is to provide a semiconductor module using an antenna chip mounted with an antenna coil capable of adjusting frequency characteristics by achieving an electrically reliable connection method.
[0006]
[Means for Solving the Problems]
To solve this problem,
The invention according to claim 1 is an antenna coil-mounted IC chip (coil-on-chip) in which an antenna coil for wireless communication is integrally formed with an IC, and a chip capacitor for frequency characteristic adjustment is mounted on the antenna coil-mounted IC chip. This is a semiconductor module characterized by being bump-connected.
[0007]
According to a second aspect of the present invention, the bump is formed so as to cover a conductive layer covered with the resin protrusion, and the bump is electrically connected to the antenna coil-mounted IC chip via the conductive layer. 2. The semiconductor module according to claim 1, wherein:
[0008]
According to a third aspect of the present invention, a resin layer is formed so as to cover a connection portion provided on an antenna coil-mounted IC chip, and a part of the resin layer located on the connection portion is removed. Forming a ring-shaped opening to form a resin protrusion having a shape protruding above the connection portion and an insulating layer covering the antenna coil mounting type IC chip around the opening of the resin layer. After that, a conductive layer covering the resin protrusion is electrically connected to the connection portion so as to be electrically conductive, and a bump is formed so as to cover the conductive layer.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a semiconductor module according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. It should be noted that the present invention is not limited to the following embodiments, and various modifications are possible.
FIG. 1 is a sectional view of a semiconductor module according to an embodiment of the present invention. 2 to 4 are process diagrams showing a method for manufacturing the semiconductor module of FIG.
[0010]
In FIG. 1, an antenna coil 2 is mounted on an upper surface of a central portion of an IC chip 1 through an insulating layer 4 so as to be electrically conductive, and a peripheral portion on the IC chip 1 is connected to an opening of the insulating layer 4. Pads 3 are provided. A resin layer 5 having an opening in the center upper surface of the connection pad 3 is covered so as to cover the antenna coil 2, the connection pad 3, and the insulating layer 4. , A resin protrusion 6 is formed, and the connection pad 3 is exposed around the bottom of the resin protrusion 6. The conductive layer 7 is coated so as to cover the resin protrusion 6, and further covers the inside of the opening of the conductive layer 7 and the resin layer 5 and a part of the upper surface of the connection pad 3 exposed at the bottom of the opening. The bumps 8 are formed as described above, and the chip capacitors 9 made of, for example, a multilayer ceramic are electrically connected by the bumps 8. Various conductive materials can be used as the connection pads 3, but here, aluminum pads are used.
[0011]
The resin protrusion 6 is a protrusion protruding above the connection pad 3, and has a trapezoidal cross section or a semicircular shape having a flat portion at the top. The resin protrusion 6 is made of, for example, polyimide, epoxy resin, silicone resin, or the like, has a thickness of, for example, 25 to 100 μm, and is formed by spin coating, printing, laminating, or the like. Can be.
[0012]
The film-like conductive layer 7 covered by the resin protrusion 6 is also formed on the connection pad 3 extending around the resin protrusion 6 via a seed layer (not shown). , Are electrically connected to the connection pads 3.
[0013]
As the conductive layer 7, a plating layer plated with a metal such as Cu or Ni or an alloy is employed. However, the conductive layer 7 is not limited to a configuration including only one metal layer (including an alloy layer; the same applies hereinafter). For example, a configuration in which a plurality of metal layers are stacked can be adopted. Here, as an example, a copper plating layer having a thickness of about 3 to 20 μm coated on the seed layer, a Ni plating layer having a thickness of about 1 to 10 μm coated on the copper plating layer, and a Ni plating layer A three-layer structure composed of an Au plating layer having a thickness of about 0.1 to 1.0 μm coated thereon is employed.
[0014]
According to the semiconductor module, since the bumps 8 are formed so as to cover the resin protrusions 6, the stress caused by the difference in thermal expansion between the IC 1 and the chip capacitor 9 is absorbed by the deformation of the resin protrusions 6. can do. Thereby, the connection state between the bump 8 and the chip capacitor 9 can be stably maintained, and inconvenience such as separation of the connection portion can be reliably prevented. In addition, the bump 8 can secure a sufficient contact area with the resin protrusion 6, can improve a fixing force to the IC 1 side, and can surely prevent separation or the like due to the action of stress.
[0015]
Next, an example of a method for manufacturing a semiconductor module according to the present invention will be described.
First, an IC 1 having an antenna coil 2 and a connection pad 3 provided on an upper surface is prepared, and a resin layer 5 is formed on the IC 1. The resin layer 5 is formed by applying a liquid photosensitive resin such as a photosensitive polyimide by spin coating so as to cover the antenna coil 2 and the connection pads 3 to have a thickness of about 5 to 10 μm.
[0016]
Next, the portion of the resin layer 5 located on the connection pad 3 is removed in a ring shape in plan view by photolithography as shown in FIG. 2 to form a ring-shaped opening on the connection pad 3. As a result, a resin layer 5 having an opening on the connection pad 3 and a resin protrusion 6 are formed in the opening. The resin layer 5 is left on the outermost periphery of the connection pad 3, and the resin layer 5 is removed from the periphery of the resin protrusion 6 so that the connection pad 3 is exposed.
[0017]
The resin protrusion 6 is a portion where the resin layer 5 is left inside the ring-shaped opening. According to this method, the resin layer 5 and the resin protrusion 6 can be formed at the same time, so that the formation time and the number of steps can be reduced. In this step, the resin protrusion 6 is formed in a desired shape and size corresponding to the shape of the bump 8 to be formed in a later step.
[0018]
The resin layer 6 can also be formed by attaching a sheet or a film made of a photosensitive resin such as photosensitive polyimide. Also in this case, a part of the portion of the resin layer 6 located on the connection pad 3 is removed in a ring shape by photolithography to form an opening, so that the resin layer 5 and the resin protrusion 6 are separated from each other. At the same time, it can be formed in a short time.
[0019]
After the formation of the resin layer 5 and the resin protrusion 6, a seed layer (not shown) is formed.
Here, specifically, in the opening of the resin layer 5, a thickness of about 40 nm is formed on the connection pad 3 exposing the peripheral portion of the resin protrusion 6 or the surface of the resin protrusion 6 by sputtering. Is formed, a Cu layer having a thickness of about 100 to 500 nm covering the Cr layer is formed by a sputtering method. The seed layer is formed over the entire upper surface of the IC chip 1 including the resin layer 5, the resin protrusion 6, and the inside of the resin layer 5 opening.
[0020]
The Cr layer has excellent adhesion to the connection pad 3, the resin protrusion 6, and the resin layer 5. The Cu layer functions as a power supply layer in a plating step of the conductive layer 7 described later, and also has excellent adhesion to the conductive layer 7, so that the seed layer and the conductive layer 7 are brought into close contact with each other. Perform the function.
In addition, each metal layer (Cr layer or Cu layer described later) constituting the seed layer can be formed not only by a sputtering method but also by an evaporation method or the like. Further, it is also possible to directly cover the resin protrusion 6 with a metal layer (here, a Cr layer) by an electroless plating method.
[0021]
After the formation of the seed layer, the conductive layer 7 is formed by a plating method so as to cover the seed layer. As shown in FIG. 3, the plating step of the conductive layer 7 is performed, first, on the IC chip 1 on which the resin layer 5 and the resin protrusion 6 are formed, first, a region where the conductive layer 7 is formed (here, the opening and the opening). A resist 10 having an opening is formed at a portion corresponding to the inner portion including the resin protrusion 6) to cover a region where the conductive layer 7 is not formed, so that only a region where the conductive layer 7 is formed is exposed. To The resist 10 is formed, for example, by spin-coating a liquid photosensitive resin for the resist, forming the resin layer 5 on the IC chip 1 on which the resin layer 5 and the resin protrusion 6 are formed, and forming the conductive layer 7. The portion of the resin layer 5 corresponding to the region to be removed is removed by lithography.
[0022]
After the formation of the resist 10, as shown in FIG. 3, a conductive layer 7 is formed in the opening of the resist 10 by plating. Specifically, after forming a copper plating having a thickness of about 3 to 20 μm covering the seed layer, a Ni plating layer having a thickness of about 1 to 10 μm covering the copper plating layer is formed. Is formed by coating an Au plating layer having a thickness of about 0.1 to 1.0 μm to cover the conductive layer 7.
[0023]
Note that the formation of the resist 10 having an opening corresponding to the formation region of the conductive layer 7 is not limited to processing the photosensitive resin layer by photolithography technology. A method of forming an opening for plating the conductive layer 7 by removing a portion of the resist 10 corresponding to the formation region of the conductive layer 7 by laser processing, plasma etching, wet etching, or the like is also used. Can be adopted.
[0024]
When the formation of the conductive layer 7 is completed, a bump 8 is formed by plating using the conductive layer 7 as a base in a region inside the opening of the resist 10 as shown in FIG. The formation of the bumps 8 by plating is performed until the target thickness and the target shape are achieved by adjusting the plating time or the like. The opening of the resin layer 5 is sealed by the bump 8. When the formation of the bumps 8 is completed, the resist 10 is removed, and unnecessary seed layers (such as a seed layer on the resin layer 5) are removed by etching or the like.
[0025]
Next, a chip capacitor 9 having a connection portion at a position corresponding to the bump 8 is prepared. After matching the connection portions of the bumps 8 and the chip capacitors 9 so as to match each other, they are inserted into a reflow furnace set at a predetermined temperature, and the bumps 8 are melted to remove the antenna coil mounted IC chip 1 and the chip capacitors 9. It is connected so that electrical conduction is possible. After taking out from the reflow furnace, the IC chip 1 with the antenna coil with the chip capacitor is sufficiently cooled, and then the frequency characteristics of the IC 1 are measured, and the chip capacitor 9 is adjusted as necessary.
Thereby, a semiconductor module in which the frequency characteristics of the IC 1 can be adjusted is formed.
[0026]
【The invention's effect】
As described above, in the semiconductor module of the present invention, since the frequency of the IC can be adjusted by the integrated chip capacitor, defects due to frequency mismatch with the antenna coil are eliminated. In addition, since the bump to which the chip capacitor is connected is formed so as to cover the resin protrusion, the stress generated due to the difference in thermal expansion between the antenna coil mounted type IC chip and the chip capacitor. Can be dispersed and absorbed by the deformation (deformation due to compression, bending, shearing force, etc.) of the resin protrusions even when the bumps are concentrated on the bumps. Inconveniences such as an increase in resistance value, peeling of electrodes, and extreme deformation of bumps due to a change in the voltage can be reliably prevented.
[0027]
In the method of manufacturing a semiconductor module according to the third aspect, by forming an opening in the resin layer formed on the IC chip, the resin protrusion and the insulating resin layer around the protrusion can be formed at the same time. It is possible to shorten the forming time and reduce the cost by reducing the number of steps for forming the protrusion and the insulating resin layer, which is advantageous for improving the manufacturing efficiency of the semiconductor module and reducing the cost.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a semiconductor module according to an embodiment of the present invention.
FIG. 2 is a process drawing of the method for manufacturing the semiconductor module of FIG. 1, which is a cross-sectional view showing a state in which an opening is provided in a resin layer.
FIG. 3 is a process diagram of a method of manufacturing the semiconductor pressure sensor of FIG. 1, which is a cross-sectional view showing a state where a conductive layer is formed.
FIG. 4 is a process drawing of the method for manufacturing the semiconductor pressure sensor of FIG. 1, which is a cross-sectional view showing a state where bumps are formed.
FIG. 5 is a perspective view showing a conventional IC chip mounted with an antenna coil.
FIG. 6 is a cross-sectional view showing a conventional IC tag in which an antenna coil-mounted IC chip and a chip capacitor are connected.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... IC chip, 2 ... Antenna coil, 3 ... Connection part pad, 4 ... Insulating layer,
5 ... resin layer, 6 ... resin protrusion, 7 ... conductive layer, 8 ... bump,
9: chip capacitor, 10: resist,
