JP2004236496A - Sine-wave inverter permitting parallel operation and its parallel operation control method - Google Patents
Sine-wave inverter permitting parallel operation and its parallel operation control method Download PDFInfo
- Publication number
- JP2004236496A JP2004236496A JP2004020740A JP2004020740A JP2004236496A JP 2004236496 A JP2004236496 A JP 2004236496A JP 2004020740 A JP2004020740 A JP 2004020740A JP 2004020740 A JP2004020740 A JP 2004020740A JP 2004236496 A JP2004236496 A JP 2004236496A
- Authority
- JP
- Japan
- Prior art keywords
- parallel operation
- parallel
- sine wave
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000001360 synchronised effect Effects 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims description 16
- 238000011017 operating method Methods 0.000 abstract 1
- 101100043731 Caenorhabditis elegans syx-3 gene Proteins 0.000 description 11
- 101100535673 Drosophila melanogaster Syn gene Proteins 0.000 description 11
- 101100368134 Mus musculus Syn1 gene Proteins 0.000 description 11
- 238000005070 sampling Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 101150081243 STA1 gene Proteins 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 1
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
Description
本発明は並列運転可能な正弦波（ＰＷＭ）インバータ及びその並列運転制御方法に関するものである。 The present invention relates to a sine wave (PWM) inverter capable of parallel operation and a parallel operation control method thereof.
ＰＷＭインバータを用いた無停電電源装置が従来から知られている。（例えば特許文献１参照）
ＰＷＭインバータを用いた従来の無停電電源装置を図１を用いて説明する。
図１の無停電電源装置では、通常時はＡＣ電源（商用交流電源）を切換スイッチをバイパス回路側に接続して負荷３に交流電源を供給している。
この状態では、交流電源を整流器１で整流して蓄電池５に充電しておく。
交流電源の停止時には、切換えスイッチ４を逆変換回路（インバータ）側に接続して、
蓄電池５からの直流電圧をＰＷＭインバータ２で逆変換して交流電圧を負荷３に供給する。
An uninterruptible power supply device using a PWM inverter is conventionally known. (For example, see Patent Document 1)
A conventional uninterruptible power supply using a PWM inverter will be described with reference to FIG.
In the uninterruptible power supply device of FIG. 1, an AC power supply (commercial AC power supply) is connected to the bypass circuit side and an AC power supply is supplied to the load 3 in a normal state.
In this state, AC power is rectified by the rectifier 1 and the storage battery 5 is charged.
When the AC power supply is stopped, connect the changeover switch 4 to the reverse conversion circuit (inverter) side,
A DC voltage from the storage battery 5 is reversely converted by the PWM inverter 2 and an AC voltage is supplied to the load 3.
図１において、ＰＷＭインバータ２は、直流を交流に変換するパワーユニット部２−１とそれ以外の制御部（ユニット）で構成されている。
制御部は、ＡＣ電圧検出及び整形回路２−２，基準正弦波信号発生器２−３、出力電圧検出回路２−４、電圧比較器２−５及びインバータ制御回路２−６を含んでいる。
In FIG. 1, the PWM inverter 2 includes a power unit 2-1 that converts direct current into alternating current and a control unit (unit) other than that.
The control unit includes an AC voltage detection and shaping circuit 2-2, a reference sine wave signal generator 2-3, an output voltage detection circuit 2-4, a voltage comparator 2-5, and an inverter control circuit 2-6.
図１では、ＡＣ電圧検出及び整形回路２−２の出力ｓｙｍを基準正弦波信号発生器２−３に与えて得た基準正弦波信号ｖｒと出力電圧検出回路２−４で検出したｖｆとを電圧比較器２−５で比較して得た制御出力ｖｘをインバータ制御回路２−６に与えてパワーユニットを定電圧制御している。
このような無停電電源装置としては（例えば特許文献１参照）
In FIG. 1, the reference sine wave signal vr obtained by applying the output sym of the AC voltage detection and shaping circuit 2-2 to the reference sine wave signal generator 2-3 and the vf detected by the output voltage detection circuit 2-4. The control output vx obtained by comparison with the voltage comparator 2-5 is given to the inverter control circuit 2-6 to control the power unit at a constant voltage.
As such an uninterruptible power supply (see, for example, Patent Document 1)
次に、従来のＰＷＭインバータの並列運転時の電流分担制御について図２を用いて説明する。
図２では、ディジタルＰＬＬ回路２−７で調整された基準正弦波信号発生器の出力ｖｒをフィードフォワード制御器２−９で電流信号に変換したｉｃ＊と、自己のインバータ出力電流ｉｆ１と他のインバータ出力電流ｉｆ２との位相差に基づく横流ｉｍｘとを演算して電流信号ｉｓｕｍ得る。
この電流信号ｉｓｕｍとＰＩ制御器２−８を介して得た電流信号ｉｒとを電流制御器２−１０に与えて制御信号ｖｘを得てインバータ制御回路２−６に与えてパワーユニットを制御している。
この場合には、ＰＷＭインバータは電流分担制御と定電圧制御とが同時に実行することができる。
In FIG. 2, ic * obtained by converting the output vr of the reference sine wave signal generator adjusted by the digital PLL circuit 2-7 into a current signal by the feedforward controller 2-9, its own inverter output current if1, and other The cross current imx based on the phase difference from the inverter output current if2 is calculated to obtain a current signal isum.
The current signal isum and the current signal ir obtained via the PI controller 2-8 are given to the current controller 2-10 to obtain the control signal vx and given to the inverter control circuit 2-6 to control the power unit. Yes.
In this case, the PWM inverter can simultaneously execute current sharing control and constant voltage control.
図１のＰＷＭインバータでは、該ＰＷＭインバータを複数並列に接続した並列運転時に電流分担制御と定電圧制御とが同時に実行することが可能ではあるが、図２の電流分担制御器をそれぞれ設ける必要があって、装置が大型化すると共に、並列運転中のＰＷＭインバータを停止中のＰＷＭインバータと交換することができないという問題があった。 In the PWM inverter of FIG. 1, it is possible to simultaneously execute the current sharing control and the constant voltage control during parallel operation in which a plurality of PWM inverters are connected in parallel, but it is necessary to provide the current sharing controller of FIG. As a result, the apparatus becomes larger, and there is a problem that the PWM inverter that is operating in parallel cannot be replaced with the PWM inverter that is stopped.
本発明の課題（目的）は、簡単な構造及び低価格で、且つ、並列運転中のＰＷＭインバータを交換（ホットスワップという）を行うことができるＰＷＭインバータの並列運転方法及び並列運転可能なＰＷＭインバータを提供することにある。 An object (object) of the present invention is a PWM inverter parallel operation method and a PWM inverter capable of parallel operation, which are simple in structure, low in price, and capable of exchanging (referred to as hot swapping) PWM inverters in parallel operation. Is to provide.
前記課題を解決するために、基準正弦波発生器の出力と、出力電圧の検出回路とを比較する電圧比較器の出力によってパワーユニットを制御するインバータ制御回路を含む制御ユニットを備えた並列運転可能な正弦波インバータであって、
前記制御ユニットには、並列接続された他の正弦波インバータに接続される同期共通ラインと、電流分担共通ラインとを含み、前記電流分担共通ラインに接続された横流検出器の検出出力を前記電圧比較器に加える電流分担回路を備え、並列接続された複数の正弦波インバータの電流分担を制御して、該並列接続された複数のインバータ間に流れる横流を無すことを特徴とする。（請求項１）
In order to solve the above-mentioned problem, parallel operation is possible with a control unit including an inverter control circuit for controlling a power unit by an output of a voltage comparator that compares an output of a reference sine wave generator and an output voltage detection circuit. A sine wave inverter,
The control unit includes a synchronous common line connected to another sine wave inverter connected in parallel, and a current sharing common line, and the detection output of the cross current detector connected to the current sharing common line is the voltage. A current sharing circuit to be added to the comparator is provided, and the current sharing of the plurality of sine wave inverters connected in parallel is controlled to eliminate the cross current flowing between the plurality of inverters connected in parallel. (Claim 1)
また、前記同期共通ラインに接続された同期制御回路は、マイコンと、該マイコンの入力及び出力の信号を絶縁する複数のホトカプラとで構成されることを特徴とする。（請求項２）
また、前記電流分担回路は、電流検出回路と、減算器と、差動増幅器と、重み付けネットワークと、前記電流分担共通ラインとの接続を選択的にオン・オフできるスイッチを含むことを特徴とする。（請求項３）
また、前記パワーユニットは、ＰＷＭインバータであることを特徴とする。（請求項４）
The synchronization control circuit connected to the synchronization common line includes a microcomputer and a plurality of photocouplers that insulate input and output signals of the microcomputer. (Claim 2)
Further, the current sharing circuit includes a switch that can selectively turn on / off a connection between a current detection circuit, a subtractor, a differential amplifier, a weighting network, and the current sharing common line. . (Claim 3)
The power unit is a PWM inverter. (Claim 4)
前記請求項１〜４のいずれか１項に記載の並列運転可能な正弦波インバータの出力ポートであるＯＵＴ端子及びＰＡＲＡ端子を並列制御バス及びＡＣ出力バスにそれぞれ接続して、共通の負荷にＡＣ電圧を供給する正弦波インバータの並列運転制御方法であって、並列接続された複数の正弦波インバータの電流分担を制御して、該並列接続された複数のインバータ間に流れる横流を無すことを特徴とする正弦波インバータの並列運転制御方法。（請求項６）
また、並列運転中の正弦波インバータを停止中の正弦波インバータと交換するホットスワップが可能な正弦波インバータの並列運転制御方法。（請求項６）
The OUT terminal and the PARA terminal, which are output ports of the sine wave inverter capable of parallel operation according to any one of claims 1 to 4, are connected to the parallel control bus and the AC output bus, respectively, and AC is connected to a common load. A parallel operation control method for a sine wave inverter for supplying a voltage, wherein current sharing of a plurality of sine wave inverters connected in parallel is controlled to eliminate cross current flowing between the plurality of inverters connected in parallel. A parallel operation control method of a sine wave inverter characterized by the above. (Claim 6)
Also, a parallel operation control method for a sine wave inverter capable of hot-swap that replaces a sine wave inverter that is operating in parallel with a sine wave inverter that is stopped. (Claim 6)
本発明によれば、簡単な構成で高い経済性及び回路構成の並列運転が可能なＰＷＭインバータが実現できる。
また、本発明を使用しているＰＷＭインバータはN＋X並列冗長システムを容易に構成できる。
また、本発明のＰＷＭインバータモジュールは、並列システムを構成する時制御回路が関与する限りにおいて絶縁されているので、ノイズに対して高い信頼性を有している。
更に、本発明のＰＷＭインバータの並列運転システムにおいては、瞬時の電流分担が得られるので、過渡電流分担特性が優れている。
According to the present invention, it is possible to realize a PWM inverter capable of parallel operation with high economy and circuit configuration with a simple configuration.
Also, the PWM inverter using the present invention can easily configure an N + X parallel redundant system.
Moreover, since the PWM inverter module of the present invention is insulated as long as the control circuit is involved when configuring the parallel system, it has high reliability against noise.
Furthermore, in the parallel operation system of the PWM inverter of the present invention, since instantaneous current sharing is obtained, the transient current sharing characteristics are excellent.
本発明のＰＷＭインバータは、図１の従来のＰＷＭインバータと同様に、パワーユニットとインバータの制御ユニットで構成されている。
インバータの制御ユニットは、主に、ＡＣ入力電圧のサンプリングと整形回路、出力電圧のサンプリング回路、基準正弦波発生器、電圧制御回路およびその他の制御回路から成り立っている点で図１のものと同様であるが、以下の点で相違している。
The PWM inverter of the present invention is composed of a power unit and an inverter control unit, similarly to the conventional PWM inverter of FIG.
The inverter control unit is similar to that of FIG. 1 in that it mainly comprises an AC input voltage sampling and shaping circuit, an output voltage sampling circuit, a reference sine wave generator, a voltage control circuit, and other control circuits. However, there are differences in the following points.
本発明のＰＷＭインバータのインバータ制御回路は、サンプリング＆整形回路と基準正弦波発生器に接続された同期制御回路、全てのインバータに並列に接続された同期共通ライン、横流センサーと加算機と全てのインバータに並列に接続された電流分担共通ラインを含む点に特徴がある。 The inverter control circuit of the PWM inverter of the present invention includes a synchronous control circuit connected to a sampling & shaping circuit and a reference sine wave generator, a synchronous common line connected in parallel to all inverters, a cross current sensor, an adder, and all It is characterized in that it includes a current sharing common line connected in parallel to the inverter.
同期制御回路は、基準電圧vrの間の位相差によって発生する横流を無くすために使用され、電流分担制御と電圧調整によるインバータ制御に使用される。
前記同期制御回路は主に、マイコン（MCU）および、他のインバータモジュールの同期制御回路からMCUの入出力信号を絶縁するためのいくつかのホトカプラから構成されている。
The synchronous control circuit is used to eliminate the cross current generated by the phase difference between the reference voltages v r , and is used for current sharing control and inverter control by voltage adjustment.
The synchronous control circuit is mainly composed of a microcomputer (MCU) and several photocouplers for insulating the input / output signals of the MCU from the synchronous control circuits of other inverter modules.
前記の横流センサーは、電流サンプリング回路、減算器、作動増幅器または絶縁アンプ、重み付けネットワーク、抵抗、スイッチを含んでいる。
電流サンプリング回路の出力は減算器の1つの入力端子に接続されると同時に抵抗に接続されている。その抵抗のもう一方の端子はスイッチを介して電流分担共通ラインに接続されると同時に減算器の他の入力端子に接続されている。
減算器の出力は作動増幅器または絶縁アンプの入力に接続されている。
作動増幅器または絶縁アンプの出力は重み付けネットワークを介して加算機に接続されている。
The cross current sensor includes a current sampling circuit, a subtractor, an operational amplifier or an isolation amplifier, a weighting network, a resistor, and a switch.
The output of the current sampling circuit is connected to one input terminal of the subtractor and simultaneously to the resistor. The other terminal of the resistor is connected to the current sharing common line via a switch and simultaneously connected to the other input terminal of the subtractor.
The output of the subtractor is connected to the input of an operational amplifier or an isolation amplifier.
The output of the operational amplifier or isolation amplifier is connected to the adder via a weighting network.
次に、図３を用いて本発明のＰＷＭインバータの並列運転時の接続構成について説明する。
図３では３台のＰＷＭインバータ２を並列接続して負荷に交流出力を供給している。
本発明のＰＷＭインバータ２には、それぞれ出力ポートとしてＯＵＴ及びＰＡＲＡが設けらており、全てのＯＵＴポート（端子）及びＰＡＲＡポート（端子）は並列制御バス３１とＡＣ出力バス３２に接続されている。
本発明のＰＷＭインバータの並列運転においては、図３の如く複数台のＰＷＭインバータモジュールは他のいかなる制御装置も必要とせず、並列システムとして動作することができる。
Next, a connection configuration during parallel operation of the PWM inverter of the present invention will be described with reference to FIG.
In FIG. 3, three PWM inverters 2 are connected in parallel to supply an AC output to the load.
The PWM inverter 2 of the present invention is provided with OUT and PARA as output ports, respectively, and all OUT ports (terminals) and PARA ports (terminals) are connected to a parallel control bus 31 and an AC output bus 32. .
In the parallel operation of the PWM inverter of the present invention, as shown in FIG. 3, the plurality of PWM inverter modules do not require any other control device and can operate as a parallel system.
並列運転における動作原理において、図３のものは図１の従来方式と同じであって、並列運転制御は、図１に示す制御信号ｖｘを変化させて並列運転制御を実現している。
本発明では図１における、信号ｓｙｎ と信号ｖｘの間の波線で囲われた制御要素Iの部分を改良したもので、信号ｖｘの発生方法とその回路が図１の従来のものとは異なっている。
The operation principle in the parallel operation is the same as that of the conventional method of FIG. 1 in the parallel operation, and the parallel operation control is realized by changing the control signal vx shown in FIG.
In the present invention, the part of the control element I surrounded by the broken line between the signal syn and the signal vx in FIG. 1 is improved, and the generation method and circuit of the signal vx are different from the conventional one in FIG. Yes.
次に、本発明のＰＷＭインバータの並列運転制御原理（逆変換制御と電流分担制御）を図４を用いて説明する。
図４では、図１の従来のものとで示した構成と比較すると２つの要素が追加されている。
追加された、第1の要素は、基準正弦波発生器とＡＣ入力電圧のサンプリングと整形回路の間に同期制御回路が挿入されていることである。
この同期制御回路は、基準電圧ｖｒの位相差に基く横流を除去するために、ｓｙｎの代わりに、新しいＡＣ入力電圧の基準位相信号ｓｙｎ１*を作成する。
第２の要素は、横流検出器と加算器から構成される制御要素IIが追加されていることで
ある。
横流検出器の出力信号ｄｖｉｆは、並列運転しているＰＷＭインバータの間の横流を意味している。
Next, the parallel operation control principle (inverse conversion control and current sharing control) of the PWM inverter of the present invention will be described with reference to FIG.
In FIG. 4, two elements are added as compared with the configuration shown in FIG.
The first element added is that a synchronous control circuit is inserted between the reference sine wave generator and the AC input voltage sampling and shaping circuit.
This synchronous control circuit creates a new AC input voltage reference phase signal syn1 * instead of syn in order to remove cross current based on the phase difference of the reference voltage vr.
The second element is that a control element II composed of a cross current detector and an adder is added.
The output signal dvif of the cross current detector means a cross current between PWM inverters operating in parallel.
本発明では、図１に示した出力電圧のサンプリング信号ｖｆは、ｄｖｉｆと出力電圧のサンプリング信号ｖｆに同期したｖｆ* によって置き換えられる。
ｖｆ*は電圧比較器に伝達され、ＰＷＭインバータによる逆変換と電流分担制御を実現する。
図４の同期共通ラインと電流分担共通ラインは図３に示した提案するＰＷＭインバータの並列バスＰＡＲＡを構成する。
複数台のＰＷＭインバータモジュールが並列運転システムを構成する時、各ＰＷＭインバータからの同種の信号はそれぞれ並列制御バス３１を通じて互いに接続されるべきである。
In the present invention, the output voltage sampling signal vf shown in FIG. 1 is replaced by dvif and vf * synchronized with the output voltage sampling signal vf.
vf * is transmitted to the voltage comparator to realize reverse conversion and current sharing control by the PWM inverter.
The synchronous common line and current sharing common line of FIG. 4 constitute the parallel bus PARA of the proposed PWM inverter shown in FIG.
When a plurality of PWM inverter modules form a parallel operation system, the same type of signal from each PWM inverter should be connected to each other through the parallel control bus 31.
本発明の同期制御回路の詳細を図５を用いて説明する。
図５の同期制御回路は、主に１つのマイコン（ＭＣＵ）と５つの絶縁用ホトカプラから構成されている。
同期共通ラインは、同期位相共通ライン５１と同期ステータス共通ライン５２を含んでいる。
マイコンの出力信号ｓｙｎ１は、絶縁用ホトカプラ３を介して同期位相共通ライン５１に伝達される。
そして、他のインバータモジュールからの同種の信号とワイアードアンド（またはワイアードオワ）され、信号ｓｙｎ* を生成する。
さらに、ｓｙｎ* は絶縁用ホトカプラ４を介してマイコンに伝達される。
絶縁用ホトカプラ１、２は、絶縁用ホトカプラ３、４とそれぞれ同じ機能を有している。
絶縁用ホトカプラ５からの出力信号Ｃｔｒは、後述の図６に示したＳをスイッチするための制御信号である。
Details of the synchronization control circuit of the present invention will be described with reference to FIG.
The synchronization control circuit in FIG. 5 is mainly composed of one microcomputer (MCU) and five insulating photocouplers.
The synchronization common line includes a synchronization phase common line 51 and a synchronization status common line 52.
The microcomputer output signal syn <b> 1 is transmitted to the synchronous phase common line 51 through the insulating photocoupler 3.
Then, it is wired and (or wired-off) with the same type of signal from another inverter module, and generates a signal syn * .
Furthermore, syn * is transmitted to the microcomputer via an insulating photocoupler 4.
The insulating photocouplers 1 and 2 have the same functions as the insulating photocouplers 3 and 4, respectively.
An output signal Ctr from the insulating photocoupler 5 is a control signal for switching S shown in FIG.
サンプリング信号ｓｙｎが正常時、マイコンはｓｙｎに追従する。
このことはｓｙｎ１はｓｙｎと同じ周波数と位相でマイコンに生成されることを意味する。
ｓｙｎが異常な時はｓｙｎはマイコンによって無視され、マイコンは標準の周波数(５０Hz または６０Hz)にて直接方形波ｙｎ１ を生成する。
そして、最終的に、ｓｙｎ１をｓｙｎ１* に同期させる為に、ｓｙｎ１ の周波数と位相を全ての期間でｓｙｎ１* に従って制御する。
When the sampling signal syn is normal, the microcomputer follows the syn.
This means that syn1 is generated in the microcomputer at the same frequency and phase as syn.
When syn is abnormal, syn is ignored by the microcomputer, and the microcomputer directly generates a square wave yn1 at a standard frequency (50 Hz or 60 Hz).
Finally, in order to synchronize syn1 with syn1 * , the frequency and phase of syn1 are controlled according to syn1 * in all periods.
ステータス信号ｓｔａ１は、そのＰＷＭインバータのｓｙｎ が正常か異常かの判断を表す。
並列運転する全ＰＷＭインバータによって共有される信号ｓｔａ*は、各ＰＷＭインバータの同種の信号ｓｔａ１ の状態から決定される。
The status signal sta1 represents a determination of whether the syn of the PWM inverter is normal or abnormal.
The signal sta * shared by all PWM inverters operating in parallel is determined from the state of the same type of signal sta1 of each PWM inverter.
実際、マイコンはｓｔａ１*によって、ｓｙｎ１ をｓｙｎに従って生成するか否か決定する。その結果、たとえｓｙｎ が正常異常の境目の状態の時でも各ＰＷＭインバータは同じ状態で動作することができる。
ＰＷＭインバータへの入力電力が存在しない時も同様に動作する（例えば航空機用の電源）。
これはｓｙｎ が異常状態の時と同じである。
In fact, the microcomputer is syn1 by sta1 * Is determined according to syn. As a result, even when syn is in a normal / abnormal boundary, each PWM inverter can operate in the same state.
The same operation is performed when there is no input power to the PWM inverter (for example, an aircraft power supply).
This is the same as when syn is in an abnormal state.
したがって、たとえＡＣ電源がどのような状態であっても、同期制御回路によって、基準正弦波信号はそれぞれのＰＷＭインバータモジュールにおいて共通信号ｓｙｎ*と同じ周波数と位相にて生成される。
以上の動作は並列運転システムにおいてＰＷＭインバータが負荷を均等に分担することができるための前提条件である。
Therefore, even if the AC power source is in any state, the reference sine wave signal is generated by the synchronous control circuit at the same frequency and phase as the common signal syn * in each PWM inverter module.
The above operation is a precondition for the PWM inverter to be able to share the load evenly in the parallel operation system.
さらに、並列運転しているＰＷＭインバータのうちの1台が故障した時、ｓｙｎ*は自動的に他の健全なＰＷＭインバータのｓｙｎ１にて生成され、若干の変動を生じる。それは、各ＰＷＭインバータモジュールのｓｙｎ１は互いに同期状態を保つからである。 Furthermore, when one of the PWM inverters operating in parallel fails, syn * is automatically generated by syn1 of another healthy PWM inverter, causing a slight fluctuation. This is because syn1 of each PWM inverter module keeps a synchronized state with each other.
一方、1台のＰＷＭインバータが並列運転システムに投入された時、マイコンはそのＰＷＭインバータの ｓｙｎ１がｓｙｎ*に同期するまで、そのＰＷＭインバータのｓｙｎ１を阻止する。
故にｓｙｎ*は新たなＰＷＭインバータの投入の影響を受けない。
故に、ＰＷＭインバータモジュールは、同期制御部が接続されている限りにおいてホットスワップが可能である。
On the other hand, when one PWM inverter is put into the parallel operation system, the microcomputer blocks the syn inverter of the PWM inverter until syn1 of the PWM inverter is synchronized with syn * .
Therefore, syn * is not affected by the introduction of a new PWM inverter.
Therefore, the PWM inverter module can be hot swapped as long as the synchronous control unit is connected.
図６は、制御要素IIの回路構成である。
制御要素IIには、電流サンプリング回路、減算器、差動増幅器または絶縁増幅器、重み
付けネットワーク、抵抗R、スイッチS、および加算器が含まれる。
図示しない変流器（またはホールセンサー）は電流ｉ０を検出するために使用される。
ｉ０は、ＰＷＭインバータの出力電流またはＰＷＭインバータの出力フィルタのリアクトルの電流である。
FIG. 6 shows a circuit configuration of the control element II.
Control element II includes a current sampling circuit, a subtractor, a differential or isolation amplifier, a weighting network, a resistor R, a switch S, and an adder.
A current transformer (or Hall sensor) not shown is used to detect the current i0.
i0 is the output current of the PWM inverter or the reactor current of the output filter of the PWM inverter.
並列運転している各ＰＷＭインバータモジュールは、電流分担共通ラインにて互いに接続されている。
各ＰＷＭインバータモジュールの電流分担信号ｖｉｆは、抵抗RとスイッチSを介して電流分担共通ラインに伝達される。
The PWM inverter modules operating in parallel are connected to each other through a current sharing common line.
The current sharing signal vif of each PWM inverter module is transmitted to the current sharing common line via the resistor R and the switch S.
動作しているＰＷＭインバータのスイッチSはＯＮし、故障しているＰＷＭインバータのスイッチSはOFFしている。
故に、ｖｉｆ*は、ＰＷＭインバータの並列運転システムにおいて動作しているＰＷＭインバータモジュールの平均電流信号であり、各ＰＷＭインバータモジュールの理想的な負荷電流を表している。
この信号は並列運転しているＰＷＭインバータモジュールの台数にかかわりなく電流分担共通ラインに自動的に生成される。
ｖｉｆ１と ｖｉｆ*の差、即ちｄｖｉｆ*は横流を表しており、減算器で生成される。
The switch S of the operating PWM inverter is ON, and the switch S of the malfunctioning PWM inverter is OFF.
Therefore, vif * is an average current signal of the PWM inverter module operating in the PWM inverter parallel operation system, and represents an ideal load current of each PWM inverter module.
This signal is automatically generated on the current sharing common line regardless of the number of PWM inverter modules operating in parallel.
A difference between vif1 and vif * , that is, dvif * represents a cross current and is generated by a subtracter.
ＰＷＭインバータの並列運転システムの各ＰＷＭインバータモジュールの横流電流信号ｄｖｉｆ*は、共通のグランドＧＮＤ１を持っている。
ｄｖｉｆ*は、差動増幅器または絶縁増幅器にて、グランドとしてＧＮＤ２を持っている信号ｄｖｉｆに変換される。
ＧＮＤ２は、横流検出部以外の部分のＰＷＭインバータの共通グランドである。
横流検出部は、ローパスフィルタでノイズ除去されており、かつグランドからのノイズに影響を受けにくい回路である。
言い換えれば、差動増幅器または絶縁増幅器は並列運転しているＰＷＭインバータと互いに絶縁している、と言える。
また、横流検出部以外は共通グランドを持っていない、とも言える。
このことはＰＷＭインバータの並列運転システムのノイズ耐量を向上させる。
The cross current signal dvif * of each PWM inverter module of the PWM inverter parallel operation system has a common ground GND1.
dvif * is converted into a signal dvif having GND2 as ground by a differential amplifier or an isolation amplifier.
GND2 is a common ground for PWM inverters other than the cross current detector.
The cross current detector is a circuit that is noise-removed by a low-pass filter and is not easily affected by noise from the ground.
In other words, it can be said that the differential amplifier or the isolation amplifier is insulated from the PWM inverter operating in parallel.
In addition, it can be said that there is no common ground except for the cross current detection unit.
This improves the noise immunity of the PWM inverter parallel operation system.
重み付けネットワークで調整された横流電流信号ｄｖｉｆは、加算器にて出力電圧検出信号ｖｆに加算されてｖｆ*を生成する。
ｖｆ*は、図１の定電圧制御回路のｖｆの代わりの信号として用いられる。
この定電圧制御回路は、電流分担制御回路としても動作する。そのための他の電流制御回路は不要である。
The cross current signal dvif adjusted by the weighting network is added to the output voltage detection signal vf by an adder to generate vf * .
vf * is used as a signal instead of vf in the constant voltage control circuit of FIG.
This constant voltage control circuit also operates as a current sharing control circuit. Therefore, another current control circuit is unnecessary.
出力信号ｖｘ は横流とエラー電圧（ｖｆ−ｖｒ）の双方の情報を有している。
出力電圧が基準正弦波信号から差が生じた時、または横流電流信号が増加した時、定電圧制御回路は素早く応答し、主回路や他の制御回路と共に出力電圧を調整する。
電流分担制御もまた出力電圧を調整することによって得られる。
重み付けネットワークは抵抗、または抵抗とコンデンサのネットワークであり、電流分担制御ループのゲインに相関関係がある。
The output signal vx has information on both the cross current and the error voltage (vf−vr).
When the output voltage differs from the reference sine wave signal or when the cross current signal increases, the constant voltage control circuit responds quickly and adjusts the output voltage with the main circuit and other control circuits.
Current sharing control is also obtained by adjusting the output voltage.
The weighting network is a resistor or a network of resistors and capacitors, and is correlated with the gain of the current sharing control loop.
図６のスイッチＳは、そのＰＷＭインバータが他のＰＷＭインバータと並列運転している時のみONする。（例えば、ＰＷＭインバータがスタート途中の時（単独で運転時）はOFFしている）。
スイッチＳは、リレーとアナログスイッチの直列回路でも良い。（リレーは横流検出部が通電された時またはインバータが並列動作した時にのみONする）。
または横流検出部の後で電源が切られるという条件の下に1つのアナログスイッチのみ使用しても良い。
The switch S in FIG. 6 is turned on only when the PWM inverter is operating in parallel with other PWM inverters. (For example, it is OFF when the PWM inverter is in the middle of starting (during independent operation)).
The switch S may be a series circuit of a relay and an analog switch. (The relay turns ON only when the cross current detector is energized or when the inverter operates in parallel).
Alternatively, only one analog switch may be used under the condition that the power is turned off after the cross current detector.
スイッチＳの機能は、共有されている電流信号ｖｉｆ*が電力の無い（運転していない）ＰＷＭインバータの横流検出部の影響を受けないことを保証することである。
スイッチＳの制御信号は、図５のＭＣＵから与えられ、ＰＷＭインバータ出力のスイッチ（トライアックが良く使用される）と共にＯＮ／ＯＦＦされる。
よって、本発明のＰＷＭインバータの並列運転システムのＰＷＭインバータモジュールは電流分担制御部が機能する限りにおいてホットスワップが可能である。
即ち、前記の電流分担制御部と同期制御部の動作により、ＰＷＭインバータモジュールはホットスワップが可能である。
The function of the switch S is to ensure that the shared current signal vif * is not affected by the cross current detector of the PWM inverter without power (not operating).
The control signal of the switch S is given from the MCU of FIG. 5 and is turned ON / OFF together with the switch of the PWM inverter output (triac is often used).
Therefore, the PWM inverter module of the PWM inverter parallel operation system of the present invention can be hot swapped as long as the current sharing control unit functions.
That is, the PWM inverter module can be hot swapped by the operations of the current sharing control unit and the synchronization control unit.
本発明の一つの実用化例は並列冗長運転の可能な１kVAのＰＷＭインバータである（定格出力電圧は100V50Hzである）。
このＰＷＭインバータの逆変換と並列運転の制御回路を図７及び図８を用いて説明する。
One practical example of the present invention is a 1 kVA PWM inverter capable of parallel redundant operation (rated output voltage is 100V50Hz).
A control circuit for reverse conversion and parallel operation of the PWM inverter will be described with reference to FIGS.
図７は、本発明の同期制御回路の１例を示すブロック図である。
図７において、ＩＮＴ０及びＩＮＴ１は、共に外部からの入力信号端子である。
Ｐ１．０，Ｐ１．１及びＰ１．３はマイコンの出力信号端子であり、Ｐ１．２及びＰ１．４は入力信号端子である。
図７のホトカプラ１〜５は、図５のホトカプラ１〜５に対応している。
ＰＷＭインバータの並列運転システムの各ホトカプラ１のコレクタ端子を全て接続することにより、絶縁とＡＮＤ論理構成が実現されている。
FIG. 7 is a block diagram showing an example of the synchronization control circuit of the present invention.
In FIG. 7, INT0 and INT1 are both external input signal terminals.
P1.0, P1.1 and P1.3 are microcomputer output signal terminals, and P1.2 and P1.4 are input signal terminals.
Photocouplers 1 to 5 in FIG. 7 correspond to the photocouplers 1 to 5 in FIG.
By connecting all the collector terminals of the photocouplers 1 of the PWM inverter parallel operation system, insulation and an AND logic configuration are realized.
ＰＷＭインバータの並列運転システムの１つのＰＷＭインバータモジュールのホトカプラ１がＯＮしている限り、そのＰＷＭインバータモジュールにてｓｙｎ信号は異常であると判断され、共通信号ｓｔａ* はＬレベルとなり、全てのＰＷＭインバータのｓｔａ１*信号はＬレベルとなる。
その結果、ＰＷＭインバータの並列運転システムの出力電圧はＡＣ入力位相信号ｓｙｎに追従しなくなる。
As long as the photocoupler 1 of one PWM inverter module of the PWM inverter parallel operation system is ON, it is determined that the syn signal is abnormal in the PWM inverter module, and the common signal sta * becomes L level, and all PWMs The sta1 * signal of the inverter becomes L level.
As a result, the output voltage of the PWM inverter parallel operation system does not follow the AC input phase signal syn.
ホトカプラ１がＯＮしなければ、共通信号ｓｔａ*はそのＰＷＭインバータが他のＰＷＭインバータとの並列運転を開始しない限り、そのＰＷＭインバータに影響されない。
ホトカプラ１は、他のＰＷＭインバータと並列運転を開始して初めてONする。
よって、並列運転をしてないＰＷＭインバータは共通信号ｓｔａ*の状態に影響を与えない。
ホトカプラ３，４の接続方法はホトカプラ１，２と同じである。
If the photocoupler 1 is not turned on, the common signal sta * is not affected by the PWM inverter unless the PWM inverter starts parallel operation with other PWM inverters.
The photocoupler 1 is turned on only after starting parallel operation with other PWM inverters.
Therefore, PWM inverter which is not a parallel operation does not affect the common signal sta * state.
The connection method of the photocouplers 3 and 4 is the same as that of the photocouplers 1 and 2.
共通位相信号ｓｙｎ* はＰＷＭインバータの並列運転システムの全てのＰＷＭインバータモジュールの位相信号ｓｙｎ１のＡＮＤ論理で作られる。
ホトカプラ３がＯＮしないので、共通信号ｓｙｎ*は、そのＰＷＭインバータが他のＰＷＭインバータとの並列運転を開始しない限り、そのインバータに影響されない。
The common phase signal syn * is generated by AND logic of the phase signals syn1 of all the PWM inverter modules of the PWM inverter parallel operation system.
Since the photocoupler 3 is not turned ON, the common signal syn * is not affected by the inverter unless the PWM inverter starts parallel operation with another PWM inverter.
図７において、ＭＣＵはＰＷＭインバータの電力出力とｃｔｒ信号を制御する信号ＩＮＶ＿Ｓ を実時間で読み込む。
なお、ｃｔｒは図６のスイッチＳを制御するための信号であり、スイッチＳはＰＷＭインバータの出力スイッチと共にＯＮ／ＯＦＦされる。
In FIG. 7, the MCU reads in real time the signal INV_S for controlling the power output of the PWM inverter and the ctr signal.
Note that ctr is a signal for controlling the switch S of FIG. 6, and the switch S is turned ON / OFF together with the output switch of the PWM inverter.
図８は、本発明の電流分担制御回路の構成を示すブロック図である。
図８において、変流器ＣＴと検出抵抗Ｒｓは、ＰＷＭインバータの出力電流ｉ０の電流検出回路を構成している。
アナログスイッチＳの制御信号は図７に示したマイコンから与えられる。
FIG. 8 is a block diagram showing the configuration of the current sharing control circuit of the present invention.
In FIG. 8, the current transformer CT and the detection resistor Rs constitute a current detection circuit for the output current i0 of the PWM inverter.
The control signal for the analog switch S is given from the microcomputer shown in FIG.
ＰＷＭインバータが並列運転を開始すると、スイッチＳがＯＮして、電流検出信号ｖｉｆは、抵抗Ｒを介して電流分担共通ラインに接続される。
その結果、ＰＷＭインバータの並列運転システムの他のＰＷＭインバータの同種の信号と共に平均電流信号ｖｉｆ＊を生成する。
When the PWM inverter starts parallel operation, the switch S is turned ON, and the current detection signal vif is connected to the current sharing common line via the resistor R.
As a result, an average current signal vif * is generated together with the same kind of signal of other PWM inverters in the parallel operation system of the PWM inverter.
ｖｉｆとｖｉｆ*の差、即ち、横流電流は差動増幅器１から与えられる。
アース電位としてＧＮＤ１を持っている信号ｄｖｉｆ*は、アース電位としてＧＮＤ２を持っている信号ｄｖｉｆに変換される。
抵抗ＲａとコンデンサＣａから構成されている重み付けネットワークの出力は加算器の一方の入力に接続される。
図４に示した定電圧制御回路の出力ｖｆ*は、重み付けされた信号ｄｖｉｆと出力電圧検出信号ｖｆの和である。
A difference between vif and vif * , that is, a cross current is given from the differential amplifier 1.
The signal dvif * having the ground potential GND1 is converted into a signal dvif having the ground potential GND2.
The output of the weighting network composed of the resistor Ra and the capacitor Ca is connected to one input of the adder.
The output vf * of the constant voltage control circuit shown in FIG. 4 is the sum of the weighted signal dvif and the output voltage detection signal vf.
本発明のＰＷＭインバータの並列運転システムの実験波形を図９に示す。
図９において、ＣＨ１，ＣＨ３及びＣＨ４は、出力電流波形である。（１Ａを１００mVで表している）
ＣＨ２は並列運転システムの出力電圧である。
この実験波形から、本発明を用いた並列運転システムは良い電流分担特性を有していることが分かる。
FIG. 9 shows an experimental waveform of the PWM inverter parallel operation system of the present invention.
In FIG. 9, CH1, CH3, and CH4 are output current waveforms. (1A is expressed in 100mV)
CH2 is the output voltage of the parallel operation system.
From this experimental waveform, it can be seen that the parallel operation system using the present invention has good current sharing characteristics.
請求項１〜４に記載の発明によれば、簡単な構成で高い経済性及び回路構成の並列運転が可能なＰＷＭインバータが実現できる。
また、本発明を使用しているＰＷＭインバータはN＋X並列冗長システムを容易に構成できる。
また、本発明のＰＷＭインバータモジュールは、並列システムを構成する時制御回路が関与する限りにおいて絶縁されているので、ノイズに対して高い信頼性を有している。
更に、本発明のＰＷＭインバータの並列運転方法においては、瞬時の電流分担が得られるので、過渡電流分担特性が優れているので、産業上の利用可能性は極めて大きい。
According to the first to fourth aspects of the present invention, it is possible to realize a PWM inverter capable of high cost efficiency and parallel operation with a circuit configuration with a simple configuration.
Also, the PWM inverter using the present invention can easily configure an N + X parallel redundant system.
Moreover, since the PWM inverter module of the present invention is insulated as long as the control circuit is involved when configuring a parallel system, it has high reliability against noise.
Furthermore, in the parallel operation method of the PWM inverter of the present invention, since instantaneous current sharing can be obtained, the transient current sharing characteristics are excellent, and thus the industrial applicability is very large.
２ ＰＷＭインバータ
３ 負荷
３１ 並列制御バス
３２ ＡＣ出力バス
2 PWM inverter 3 Load 31 Parallel control bus 32 AC output bus
Claims (6)
前記制御ユニットには、並列接続された他の正弦波インバータに接続される同期共通ラインと、電流分担共通ラインとを含み、
前記電流分担共通ラインに接続された横流検出器の検出出力を前記電圧比較器に加える電流分担回路を備え、
並列接続された複数の正弦波インバータの電流分担を制御して、該並列接続された複数のインバータ間に流れる横流を無すことを特徴とする並列運転可能な正弦波インバータ。 A sine wave inverter capable of parallel operation comprising a control unit including an inverter control circuit for controlling a power unit by an output of a voltage comparator that compares an output of a reference sine wave generator and an output voltage detection circuit,
The control unit includes a synchronous common line connected to another sine wave inverter connected in parallel, and a current sharing common line,
A current sharing circuit for adding a detection output of a cross current detector connected to the current sharing common line to the voltage comparator;
A sine wave inverter capable of parallel operation, wherein current sharing of a plurality of sine wave inverters connected in parallel is controlled to eliminate cross current flowing between the plurality of inverters connected in parallel.
6. The method for controlling parallel operation of sine wave inverters according to claim 5, wherein hot swap is possible in which a sine wave inverter in parallel operation is replaced with a stopped sine wave inverter.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03102062 CN1242528C (en) | 2003-01-30 | 2003-01-30 | Sine wave inverter capable of parallel operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004236496A true JP2004236496A (en) | 2004-08-19 |
| JP4220402B2 JP4220402B2 (en) | 2009-02-04 |
Family
ID=4789973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004020740A Expired - Lifetime JP4220402B2 (en) | 2003-01-30 | 2004-01-29 | Sine-wave inverter capable of parallel operation and parallel operation control method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4220402B2 (en) |
| CN (1) | CN1242528C (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020947A (en) * | 2003-06-27 | 2005-01-20 | Fuji Electric Systems Co Ltd | Pwm carrier wave synchronizing method and power conversion system |
| JP2006054953A (en) * | 2004-08-11 | 2006-02-23 | Densei Lambda Kk | Uninterruptible power supply device and system, and control method for uninterruptible power supply device |
| US7602627B2 (en) | 2005-04-28 | 2009-10-13 | Origin Electric Company, Limited. | Electrical power source, operational method of the same, inverter and operational method of the same |
| JP2010527572A (en) * | 2007-05-17 | 2010-08-12 | エンフェイズ エナジー インコーポレイテッド | Solar power AC inverter installation and interconnection |
| CN103248257A (en) * | 2013-04-16 | 2013-08-14 | 哈尔滨工程大学 | Single-module seamless thermal input and ablation control method in parallel inverter power supply |
| JP2017522843A (en) * | 2014-06-20 | 2017-08-10 | ゼネラル・エレクトリック・カンパニイ | Multi-inverter power converter control device and method |
| JP2020058161A (en) * | 2018-10-03 | 2020-04-09 | 株式会社日立パワーソリューションズ | Power demand-supply system |
| JP7200398B1 (en) * | 2021-04-16 | 2023-01-06 | 東芝三菱電機産業システム株式会社 | Uninterruptible power system |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370673C (en) * | 2003-07-30 | 2008-02-20 | 飞瑞股份有限公司 | Alternating current output parallel power supply system and its equalized current control method |
| CN1972061B (en) * | 2005-11-21 | 2010-11-17 | 中国科学院电工研究所 | Apparatus and method of recovering voltage amplitude and phase in drooping method of outer characteristic |
| CN101064438B (en) * | 2006-04-26 | 2010-12-01 | 台达电子工业股份有限公司 | Uninterruption power supply capable of providing sine wave output AC voltage |
| JP4270236B2 (en) * | 2006-07-31 | 2009-05-27 | トヨタ自動車株式会社 | Power system and AC power supply method |
| CN101154816B (en) * | 2006-09-26 | 2010-06-09 | 力博特公司 | Parallel power supply system and method for acquiring nonuniform fluid |
| CN101154818B (en) * | 2006-09-27 | 2010-09-29 | 力博特公司 | Method and system for parallel connection of UPS derated models with different capacitance grade |
| CN100461607C (en) * | 2007-04-05 | 2009-02-11 | 南京航空航天大学 | Parallel-working sine ware inverter |
| CN101917010A (en) * | 2010-07-27 | 2010-12-15 | 荣信电力电子股份有限公司 | Compound control structure for balanced output of multiple sets of automatically controlled power equipment |
| CN102496969A (en) * | 2011-11-11 | 2012-06-13 | 江苏正佰电气有限公司 | Charging device for DC power cabinet |
| KR101296583B1 (en) * | 2012-04-27 | 2013-08-14 | 주식회사화인시스템 | N+1 module type ups having flexible extension board including current transformer differential loop |
| CN103138574B (en) * | 2013-03-20 | 2015-04-01 | 成都芯源系统有限公司 | Current equalizing system |
| CN104242712B (en) * | 2013-06-06 | 2016-08-10 | 阳光电源（上海）有限公司 | A kind of inverter parallel system and control method thereof |
| CN103580266A (en) * | 2013-11-04 | 2014-02-12 | 广东易事特电源股份有限公司 | UPS parallel operation system and parallel operation method |
| CN105763033B (en) * | 2014-12-18 | 2019-03-15 | 台达电子工业股份有限公司 | Power-supply system and its control method |
| CN104820383B (en) * | 2015-04-15 | 2017-08-29 | 北京空间机电研究所 | A kind of spaceborne pair of refrigeration machine is avoided the peak hour controller |
| CN107453406B (en) * | 2017-08-28 | 2020-03-24 | 南京航空航天大学 | Inverter parallel hot plug buffer control method |
| CN113054758B (en) * | 2021-03-16 | 2023-03-14 | 中国人民解放军海军工程大学 | Multi-channel wireless power transmission system for realizing power self-balancing |
-
2003
- 2003-01-30 CN CN 03102062 patent/CN1242528C/en not_active Expired - Fee Related
-
2004
- 2004-01-29 JP JP2004020740A patent/JP4220402B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020947A (en) * | 2003-06-27 | 2005-01-20 | Fuji Electric Systems Co Ltd | Pwm carrier wave synchronizing method and power conversion system |
| JP2006054953A (en) * | 2004-08-11 | 2006-02-23 | Densei Lambda Kk | Uninterruptible power supply device and system, and control method for uninterruptible power supply device |
| US7602627B2 (en) | 2005-04-28 | 2009-10-13 | Origin Electric Company, Limited. | Electrical power source, operational method of the same, inverter and operational method of the same |
| US7889527B2 (en) | 2005-04-28 | 2011-02-15 | Origin Electric Company, Limited | Electrical power source, operational method of the same, inverter and operational method of the same |
| JP2010527572A (en) * | 2007-05-17 | 2010-08-12 | エンフェイズ エナジー インコーポレイテッド | Solar power AC inverter installation and interconnection |
| CN103248257A (en) * | 2013-04-16 | 2013-08-14 | 哈尔滨工程大学 | Single-module seamless thermal input and ablation control method in parallel inverter power supply |
| JP2017522843A (en) * | 2014-06-20 | 2017-08-10 | ゼネラル・エレクトリック・カンパニイ | Multi-inverter power converter control device and method |
| US10263536B2 (en) | 2014-06-20 | 2019-04-16 | Ge Global Sourcing Llc | Apparatus and method for control of multi-inverter power converter |
| JP2020058161A (en) * | 2018-10-03 | 2020-04-09 | 株式会社日立パワーソリューションズ | Power demand-supply system |
| JP7200398B1 (en) * | 2021-04-16 | 2023-01-06 | 東芝三菱電機産業システム株式会社 | Uninterruptible power system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1430322A (en) | 2003-07-16 |
| JP4220402B2 (en) | 2009-02-04 |
| CN1242528C (en) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220402B2 (en) | Sine-wave inverter capable of parallel operation and parallel operation control method thereof | |
| KR101706381B1 (en) | Power converter start-up circuit | |
| US8203235B2 (en) | AC and DC uninterruptible online power supplies | |
| US9407165B2 (en) | Cascade bridge-type DC-AC power conversion method and converter device thereof | |
| EP1443634A2 (en) | Inverter drive system having changeable configurations | |
| CN104272573A (en) | A modular three-phase online UPS | |
| WO2011084227A2 (en) | Control of four-leg transformerless uninterruptible power supply | |
| JP6532018B2 (en) | Power storage system, power storage device, and method of operating power storage device | |
| JP2004215439A (en) | System cooperation inverter arrangement | |
| JP2005033923A (en) | Parallel operation control system for uninterruptible power supply unit | |
| JP2006238621A (en) | Uninterruptible power supply | |
| KR101198638B1 (en) | Parallel Operation Apparatus using Magnetic Load Sharing Transformer | |
| JP2001047894A (en) | Alternate current feeding device and control method for the same | |
| US11070079B2 (en) | Integrated power supply system for auxiliary services for power converters | |
| KR101624016B1 (en) | System for Controlling Multi Level Inverter | |
| EP4113812A1 (en) | Power conversion systems and methods | |
| JP2005269706A (en) | Uninterruptible power supply system | |
| JP5931183B2 (en) | Grid-connected inverter device | |
| JP7373194B2 (en) | power supply system | |
| Biel et al. | Control strategy for parallel-connected three-phase inverters | |
| Saeed et al. | Energization and start-up of modular three-stage solid state transformers | |
| JP2005168197A (en) | Control unit for ac-ac direct conversion device | |
| JP2019106825A (en) | Power conversion device | |
| JPH0487572A (en) | Power unit | |
| JP7184708B2 (en) | AC power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4220402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |