JP2004236302A - 電子回路、表示装置及び電子機器 - Google Patents
電子回路、表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2004236302A JP2004236302A JP2004001491A JP2004001491A JP2004236302A JP 2004236302 A JP2004236302 A JP 2004236302A JP 2004001491 A JP2004001491 A JP 2004001491A JP 2004001491 A JP2004001491 A JP 2004001491A JP 2004236302 A JP2004236302 A JP 2004236302A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- switch
- current data
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000009467 reduction Effects 0.000 abstract description 104
- 239000000758 substrate Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、該複数のトランジスタに直列接続状態と並列接続状態とをとらせる手段を有し、入力された電流を縮減して出力することを特徴とする。あるいは本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする。
【選択図】図2
Description
この複数のトランジスタの各ゲートは互いに接続されており、この複数のトランジスタの各々は、ソースまたはドレインのうち少なくとも一方が、この複数のトランジスタの他の一つのソースまたはドレインに接続されており、
スイッチの切換えにより、この複数のトランジスタが直列接続状態、並列接続状態のいずれにもなることを特徴とする。
これらn個のトランジスタのゲートは、それぞれ電気的に接続されており、これらn個のトランジスタのソースおよびドレインの一方は、それぞれ第1のスイッチに電気的に接続されており、同様にソースおよびドレインの他方は、それぞれ第2のスイッチに電気的に接続されており、
電子回路に電流が入力される時には、第2のスイッチに接続されている側からこれらn個のトランジスタを通って、第1のスイッチに接続されている側へ電流が流れ、
電子回路から電流を出力する時には、これらn個のトランジスタのうちの第k(k=2乃至(n−1))のトランジスタにおいて、第(k−1)のトランジスタから第kのトランジスタを通り第(k+1)のトランジスタへ電流が流れることを特徴とする電子回路である。
本発明の電流データ縮減回路の概略について図1、図2を用いて説明する。
まず図1について説明する。図1(A)は本発明の電流データ縮減回路の一例を示したものである。図1(B)は、図1(A)の駆動用素子を3つのトランジスタで表記し直したものである。
次に図2について説明する。図2(A)〜(D)は、本発明の電流データ縮減回路の他の4例を示したものである。もっとも本発明の電流データ縮減回路は多くの変形があって全てを掲載することはできず、図2も代表的な例にすぎない。
実施の形態3では図7〜図9を用いて、本発明の電流データ縮減回路をAM型OLED表示装置のデータ線駆動回路に適用した一例について説明する。この例のデータ線駆動回路は、アナログ電流値のビデオ信号を読込み、一定倍率だけ縮減するものの電流値形式のままで、ビデオ信号をデータ線へ書出すタイプの回路である。
実施の形態4では、図4、図6を用いて、本発明の効果について説明する。まず図4のトランジスタの特性曲線を用いて、本発明の電流データ縮減回路の動作と効果について説明する。効果を端的に捉えられるように、図4(A)ではキャリヤ移動度のバラつきが大きい例を挙げ、図4(B)ではしきい電圧値のバラつきが大きい例を挙げている。
実施の形態5では、本発明の電流データ縮減回路を利用した電子機器等を、いくつか例示する。
Claims (9)
- 複数のトランジスタを備えた駆動用素子を有する電子回路であって、
該複数のトランジスタに、直列接続状態と、並列接続状態とをとらせる手段を有し、
入力された電流を縮減して出力することを特徴とする電子回路。 - 複数のトランジスタを備えた駆動用素子を有する電子回路であって、
電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする電子回路。 - 入力された電流を縮減して出力する電子回路であって、
複数のトランジスタを備えた駆動用素子と、スイッチとを有し、
該複数のトランジスタの各ゲートは、互いに接続されており、
該複数のトランジスタの各々は、ソースまたはドレインのうち少なくとも一方が、該複数のトランジスタの他の一つのソースまたはドレインに接続されており、
前記スイッチの切換えにより、該複数のトランジスタが直列接続状態、並列接続状態のいずれにもなることを特徴とする電子回路。 - 第kのトランジスタ(k=2乃至(n-1))でなるn個のトランジスタと、第1および第2のスイッチとを有し、
前記第kのトランジスタのゲートは、それぞれ、電気的に接続されており、
前記第kのトランジスタのソースおよびドレインの一方は、それぞれ前記第1のスイッチに電気的に接続されており、
前記第kのトランジスタのソースおよびドレインの他方は、それぞれ前記第2のスイッチに電気的に接続されており、
前記電子回路に電流が入力される時には、前記第kのトランジスタにおいて、前記第2のスイッチに接続されている側から前記第1のスイッチに接続されている側へ電流が流れ、
前記電子回路に電流が出力する時には、前記第kのトランジスタにおいて、前記第(k−1)のトランジスタから前記第kのトランジスタを通り前記第(k+1)のトランジスタへ電流が流れることを特徴とする電子回路。 - 前記複数のトランジスタの、チャネル型、チャネル長、チャネル幅、絶縁層膜厚が全て等しいことを特徴とする請求項1乃至4のいずれか一項に記載の電子回路。
- 前記複数のトランジスタは、ポリシリコンTFTであることを特徴とする請求項1乃至4のいずれか一項に記載の電子回路。
- 請求項1乃至6のいずれか一項に記載の前記電子回路を使用していることを特徴とする集積回路またはシステム回路。
- 請求項1乃至6のいずれか一項に記載の前記電子回路を備えた駆動回路を使用していることを特徴とする表示装置。
- 請求項1乃至6のいずれか一項に記載の前記電子回路、または請求項6に記載の前記集積回路若しくは前記システム回路
を使用していることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001491A JP4358644B2 (ja) | 2003-01-06 | 2004-01-06 | 電子回路、表示装置及び電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000669 | 2003-01-06 | ||
JP2004001491A JP4358644B2 (ja) | 2003-01-06 | 2004-01-06 | 電子回路、表示装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004236302A true JP2004236302A (ja) | 2004-08-19 |
JP2004236302A5 JP2004236302A5 (ja) | 2007-02-15 |
JP4358644B2 JP4358644B2 (ja) | 2009-11-04 |
Family
ID=32964569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004001491A Expired - Fee Related JP4358644B2 (ja) | 2003-01-06 | 2004-01-06 | 電子回路、表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4358644B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008513960A (ja) * | 2004-09-20 | 2008-05-01 | イーストマン コダック カンパニー | Oledデバイスのための電流駆動型配置の提供 |
-
2004
- 2004-01-06 JP JP2004001491A patent/JP4358644B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008513960A (ja) * | 2004-09-20 | 2008-05-01 | イーストマン コダック カンパニー | Oledデバイスのための電流駆動型配置の提供 |
Also Published As
Publication number | Publication date |
---|---|
JP4358644B2 (ja) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602215B2 (en) | Shift register and semiconductor display device | |
US8836420B2 (en) | Analog circuit and display device and electronic device | |
JP4927036B2 (ja) | 半導体装置 | |
US8264254B2 (en) | Clocked inverter, NAND, NOR and shift register | |
US8866714B2 (en) | Semiconductor device and display device utilizing the same | |
JP2004296741A (ja) | ソースフォロワ回路又はブートストラップ回路、当該回路を有する駆動回路、及び当該駆動回路を有する液晶表示装置 | |
US20070126685A1 (en) | Display device and electronic device using the same | |
JP4350370B2 (ja) | 電子回路及び電子機器 | |
US7728831B2 (en) | Semiconductor device, electro-optical device, and electronic instrument | |
JP4358644B2 (ja) | 電子回路、表示装置及び電子機器 | |
US7333099B2 (en) | Electronic circuit, display device, and electronic apparatus | |
JP4053433B2 (ja) | 電流出力daコンバータ回路、表示装置及び電子機器 | |
JP4316859B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP2004198683A (ja) | 表示装置 | |
JP4260589B2 (ja) | クロックドインバータ、nand、nor、シフトレジスタ及び表示装置 | |
JP4141851B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP4339132B2 (ja) | 回路、表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |