JP2004235478A - Stacked soi substrate and its manufacturing method - Google Patents

Stacked soi substrate and its manufacturing method Download PDF

Info

Publication number
JP2004235478A
JP2004235478A JP2003022784A JP2003022784A JP2004235478A JP 2004235478 A JP2004235478 A JP 2004235478A JP 2003022784 A JP2003022784 A JP 2003022784A JP 2003022784 A JP2003022784 A JP 2003022784A JP 2004235478 A JP2004235478 A JP 2004235478A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
active layer
thickness
soi substrate
wafer
surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003022784A
Other languages
Japanese (ja)
Inventor
Takaaki Kasamatsu
Hiroyuki Oi
浩之 大井
隆亮 笠松
Original Assignee
Sumitomo Mitsubishi Silicon Corp
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a stacked SOI (silicon on insulator) substrate which is provided with an active layer made from a thick film having high uniformity in the thickness and to provide a method of manufacturing the stacked SOI substrate.
SOLUTION: The method comprises steps of polishing the surface of the active layer 10A to determine thickness throughout the entire active layer 10A and then to feed back the thickness data to a partial etching rate of the active layer 10A, and subjecting the active layer 10A to plasma etching. Thus, flatness is enhanced on the surface of the active layer 10A to an extent, for example, that thickness tolerance is rendered to be ±0.3μm or below with the active layer 10A having a thickness of 1μm or more. As a result, there is produced the stacked SOI substrate having the active layer 10A of a thick film with high uniformity in thickness.
COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
この発明は貼り合わせSOI基板およびその製造方法、特に厚膜の活性層を有する貼り合わせSOI基板およびその製造方法に関する。 The present invention SOI substrate and a manufacturing method thereof bonded to a bonded SOI substrate and a manufacturing method thereof, especially having an active layer of a thick film.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
シリコン基板上に構成されるLSIの高集積化、多機能化の要請がきびしくなるにつれ、配線での信号遅延が重要な課題となっている。 High integration of LSI configured on a silicon substrate, as the demand for multiple functions becomes severe, the signal delay in the wiring has become an important issue. 従前のLSIは、厚さ500〜800μmのシリコンウェーハの表層(表面から十数μmの部分)に、電気回路素子が集積されている。 Previous LSI is a silicon wafer having a thickness of 500~800μm surface (ten μm portions from the surface), the electrical circuit elements are integrated.
このような配線での信号遅延の問題を解決するため、SOI(SiliconOn Insulator)基板が知られている。 To solve the problem of signal delay in such wiring is known SOI (Silicon On Insulator) substrate. SOI基板は、デバイスが形成される活性層と、これを支持する支持基板との間に、厚さ数十nm〜数μmの埋め込みシリコン酸化膜が介在された構成を有している。 SOI substrate includes an active layer devices are formed, between the supporting substrate for supporting this, a structure in which a thickness of several tens nm~ number μm of the buried silicon oxide film is interposed.
このSOI基板にあっては、埋め込みシリコン酸化膜によって各デバイス間が完全に分離されている。 In the this SOI substrate, between devices by the buried silicon oxide film is completely separated. そのため、3次元構造による多機能化を含むデバイスの高集積化が容易となり、高速動作が可能となり、ソフトエラーの低減および高信頼性が図れて、消費電力も抑えることができる。 Therefore, it is easy to highly integrated devices, including multiple functions by 3-dimensional structure enables high-speed operation, Hakare reduction and high reliability of the soft error, the power consumption can be suppressed.
【0003】 [0003]
SOI基板は、通常、数十A(オングストローム)〜1μm程度の薄い活性層を有するものを薄膜SOI基板、1μm以上の厚い活性層を有するものを厚膜SOI基板とする。 SOI substrate is typically a few tens of A (angstrom) a thin film SOI substrate having a ~1μm about thin active layer, one having a 1μm or more thick active layer and the thick film SOI substrate. 特に、薄膜SOI基板を作製する方法の一つとして、スマートカット法(特許文献1,特許文献2)が知られている。 In particular, as a method of producing a thin film SOI substrate, Smart Cut method (Patent Document 1, Patent Document 2) are known. これは、活性層用ウェーハに水素などの軽元素をイオン注入し、その注入部分から活性層用ウェーハの不要部分を割って剥離するものである。 This is a light element such as hydrogen in the active layer wafer and ion implantation delamination by dividing the unnecessary portion of the active layer wafer from the injection portion. より具体的には、シリコン酸化膜の一部分を埋め込みシリコン酸化膜として、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、続く熱処理時に、活性層をその水素イオンの注入部分から分割して剥離することで、薄膜の活性層を有するSOI基板が作製される。 More specifically, as the silicon oxide film embedded a portion of the silicon oxide film, laminating the wafer for the active layer and the support substrate wafer, at the time of subsequent heat treatment, by dividing the active layer from the injection portion of the hydrogen ion delamination doing, the SOI substrate having an active layer of a thin film is produced.
【特許文献1】米国特許第5374564号明細書【特許文献2】米国特許第6020252号明細書その他、厚膜SOI基板を作製するために好適な貼り合わせ法が知られている。 [Patent Document 1] U.S. Pat. No. 5,374,564 [Patent Document 2] U.S. Patent No. 6,020,252 Pat other suitable bonding method for making a thick-film SOI substrates are known. これは、活性層用ウェーハと支持基板用ウェーハとを、その間に埋め込みシリコン酸化膜を介して貼り合わせ、続く貼り合わせ熱処理後、活性層用ウェーハを貼り合わせ面とは反対側の面から研削、研磨することで、厚膜の活性層を有する貼り合わせSOI基板が得られる。 This the wafer for the active layer and the support substrate wafer, bonded through a silicon oxide film embedded in the meantime, continues after bonding heat treatment, grinding the surface opposite to the bonding surface of the wafer for the active layer, by polishing, SOI substrate is obtained bonding having an active layer of a thick film.
【0004】 [0004]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、このような従来のSOI基板の製造方法によれば、以下の欠点があった。 However, according to the manufacturing method of the conventional SOI substrate, it has the following drawbacks.
すなわち、スマートカット法では、活性層の厚さの公差が±0.1μm程度と高い平坦度が得られるものの、活性層の厚さは最大で1.5μm程度であった。 That is, in the smart cut method, although the tolerance of the thickness of the active layer is as high flatness about ± 0.1 [mu] m is obtained, the thickness of the active layer was 1.5μm about a maximum. そのため、膜厚均一性は高いが厚膜SOI基板を作製することができなかった。 Therefore, the film thickness uniformity is high but was not able to produce a thick-film SOI substrate. 一方、貼り合わせ法によれば、厚さ2μm以上(例えば100μm)の活性層が得られるものの、活性層の厚さの公差は±0.5μm程度と大きかった。 On the other hand, according to the bonding method, although the active layer thickness of at least 2 [mu] m (e.g., 100 [mu] m) is obtained, the tolerance of the thickness of the active layer was as large as about ± 0.5 [mu] m. そのため、膜厚均一性が劣った厚膜SOI基板の作製にとどまり、高い膜厚均一性を有する厚膜SOI基板を作製することはできなかった。 Therefore, remain in the production of thick-film SOI substrate film thickness uniformity is poor, it was not possible to produce a thick-film SOI substrate having a high film thickness uniformity.
【0005】 [0005]
そこで、発明者は、鋭意研究の結果、貼り合わせSOI基板に対して、活性層の全域の厚さを測定し、その厚さデータに基づき、活性層をプラズマエッチングすれば、活性層が厚膜であるにも拘らず、その膜厚の均一性が高い貼り合わせSOI基板を作製可能なことを知見し、この発明を完成させた。 Therefore, the inventors, as a result of intense research, the bonded SOI substrate, and measuring the thickness of the entire region of the active layer, based on the thickness data, if plasma etching the active layer, the active layer is thick despite that the also was found that can prepare a bonded SOI substrate is highly uniform film thickness, and completed the present invention.
【0006】 [0006]
【発明の目的】 SUMMARY OF THE INVENTION
この発明は、膜厚均一性が高い厚膜の活性層が得られる貼り合わせSOI基板およびその製造方法を提供することを、その目的としている。 The present invention is to provide a bonded SOI substrate and a manufacturing method thereof active layer of high thickness uniformity thick film is obtained, and its purpose.
【0007】 [0007]
【課題を解決するための手段】 In order to solve the problems]
請求項1に記載の発明は、活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせSOI基板において、表面が研磨された活性層の全域の厚さを測定し、得られた厚さデータに基づき、上記活性層をプラズマエッチングした貼り合わせSOI基板である。 The invention according to claim 1, the active layer and the support substrate wafer, the bonded SOI substrate obtained by bonding through a buried silicon oxide film, and measure the thickness of the entire region of the active layer surface is polished , based on the thickness data obtained, a bonded SOI substrate obtained by plasma etching the active layer.
【0008】 [0008]
活性層用ウェーハおよび支持基板用ウェーハとしては、例えば単結晶シリコンウェーハなどを採用することができる。 The active layer wafer and the supporting substrate wafer, it is possible for example to adopt such as a single crystal silicon wafer.
活性層の厚さは、例えば1〜100μmである。 The thickness of the active layer is, for example, 1 to 100 [mu] m. 特に、この発明は厚さ1μm以上の厚膜の活性層を有する貼り合わせSOI基板において、大きな効果を発揮する。 In particular, the present invention is in the bonded SOI substrate having an active layer with a thickness of 1μm or more thick film, very effective. また、埋め込みシリコン酸化膜の厚さは、例えば数十nm〜数μmである。 The thickness of the buried silicon oxide film, for example, several tens nm~ number [mu] m.
プラスマエッチング後の活性層は、2μm未満の薄膜でもよいし、2μmを超える厚膜でもよい。 Active layer after the plasmapheresis etch may be a thin film of less than 2 [mu] m, it may be a thick film of greater than 2 [mu] m.
【0009】 [0009]
請求項2に記載の発明は、上記プラズマエッチングによるエッチング量は0.01〜2μmである請求項1に記載の貼り合わせSOI基板である。 According to a second aspect of the invention, the etching amount by the plasma etching is a bonded SOI substrate according to claim 1 is 0.01 to 2 [mu] m. このとき、プラズマエッチング後の活性層の厚さは、1μm以上または1μm未満であって、その厚さ公差は±0.3μm以下である。 The thickness of the active layer after the plasma etching is less than 1 [mu] m or more or 1 [mu] m, the thickness tolerance is less than ± 0.3 [mu] m.
【0010】 [0010]
請求項3に記載の発明は、活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせSOI基板の製造方法において、上記活性層の表面を研磨する研磨工程と、上記活性層の全域の厚さを測定するウェーハ厚さ測定工程と、得られた厚さデータに基づき、上記活性層をプラズマエッチングするプラズマエッチング工程とを備えた貼り合わせSOI基板の製造方法である。 According to a third aspect of the invention, the active layer and the support substrate wafer, in a manufacturing method of a bonded SOI substrate was bonded via the buried silicon oxide film, a polishing step of polishing a surface of the active layer, and the wafer thickness measuring step of measuring the thickness of the entire region of the active layer, based on the obtained thickness data is the method of manufacturing a bonded SOI substrate and a plasma etching step of plasma etching the active layer .
活性層用ウェーハと支持基板用ウェーハとの貼り合わせは、例えば常温により両ウェーハを貼り合わせて貼り合わせウェーハを作製し、その後、貼り合わせウェーハを熱酸化炉に挿入して貼り合わせ熱処理を施し、貼り合わせ強度を増強する。 Bonding of the active layer wafer and the support substrate wafer, for example to prepare a bonded wafer by bonding two wafers by normal temperature, then the combined heat treatment bonding the bonded wafer is inserted into a thermal oxidation furnace, to enhance the bonding strength. 貼り合わせ熱処理の加熱温度は800℃以上、例えば1100℃である。 Bonding the heating temperature of the heat treatment is 800 ° C. or higher, such as 1100 ° C.. 貼り合わせ熱処理時間は、例えば2時間である。 Bonding heat treatment time is, for example, 2 hours. 熱酸化炉内の雰囲気ガスには酸素などを用いる。 The atmospheric gas in the thermal oxidation furnace or the like is used oxygen.
【0011】 [0011]
貼り合わせ熱処理後、活性層用ウェーハを減厚する。 After the bonding heat treatment, the thickness reduction of the wafer for active layer. 例えば、貼り合わせウェーハの活性層用ウェーハ側に研削と研磨とを順次施し、活性層用ウェーハを所定厚さまで減厚する。 For example, sequentially subjected to thickness reduction of the wafer for active layer to a predetermined thickness and grinding and polishing the active layer wafer side of the bonded wafer. 研削には、例えば研削砥石を用いる。 The grinding, for example, a grinding wheel. 研削の条件は公知の条件でよい。 Grinding of the conditions may be a well-known conditions. 例えば、#360〜#2000のレジノイド研削砥石により、活性層残厚が目標活性層厚±5μm以上になるまで研削する。 For example, the resinoid grinding wheel of # 360 to # 2000 is ground to the active layer remaining thickness is equal to or higher than the target thickness of the active layer ± 5 [mu] m.
研磨工程では、研削により減厚された活性層の表面を研磨する。 The polishing step, polishing the surface of the reduced thickness has been active layer by grinding. 研磨装置は限定されない。 The polishing apparatus is not limited. 枚葉式でも、バッチ式でもよい。 Even in single-wafer, it may be in a batch. また、半導体ウェーハの片面だけを研磨する片面研磨装置でも、半導体ウェーハの表裏両面を同時に研磨する両面研磨装置でもよい。 Furthermore, even in single-side polishing apparatus for polishing only one side of a semiconductor wafer, or a double-side polishing apparatus for polishing both the front and back surfaces of the semiconductor wafer simultaneously.
さらに、研磨定盤と、これに対向配置される研磨ヘッドとを備え、この研磨ヘッドの研磨定盤との対向面に、バックパッドを介して、半導体ウェーハを水張りするワックスレスタイプの片面研磨装置でもよい。 Further, the polishing table, and a polishing head that is this opposed, on the opposite surface of the polishing platen of the polishing head through the back pad, wax-less single-sided polishing apparatus for water filling the semiconductor wafer But good.
研磨布としては、例えばポリエステルフェルトにポリウレタンを含浸させた多孔性の不織布タイプの研磨布、または発泡したウレタンブロックをスライスした発泡性ウレタンタイプなどを採用することができる。 The polishing cloth may be employed for example polishing cloth nonwoven type of porous impregnated with polyurethane polyester felt or foamed like sliced ​​foamable urethane type urethane block.
研磨剤としては、例えばコロイダルシリカ(シリカゾル)やヒュームドシリカなどの遊離砥粒を含むスラリーを採用することができる。 As the polishing agent, it is possible to employ a slurry containing for example a free abrasive grains such as colloidal silica (silica sol) and fumed silica. また、酸化セリウムを使用したセリア系スラリーも採用することができる。 Further, it is possible to employ ceria-based slurry using a cerium oxide also.
【0012】 [0012]
活性層の厚さの測定は、例えばウェーハごとに行われる。 Measurement of the thickness of the active layer is carried out for example for each wafer. 活性層の厚さを測定する装置としては、例えば活性層の表面に偏光を入射させ、反射光の偏光状態の変化を測定することで、活性層の厚さを測定する分光エリプソメータを採用することができる。 The apparatus for measuring the thickness of the active layer, for example on the surface of the active layer is incident polarization, by measuring the change in polarization state of the reflected light, employing a spectroscopic ellipsometer for measuring the thickness of the active layer can. その他、光源として赤外線を使用するフーリエ変換赤外分光(FTIR:Fourier Transform Infrared)法を利用したフーリエ変換赤外分光装置などを採用することができる。 Other, Fourier transform infrared spectroscopy using infrared as a light source (FTIR: Fourier Transform Infrared) method can be employed as a Fourier transform infrared spectrometer using.
プラズマエッチングのエッチングレートは、0.01〜1.0μm/分程度である。 The etching rate of the plasma etching is about 0.01 to 1.0 [mu] m / min. プラズマエッチング後の半導体ウェーハの活性層公差は、±0.3μm以下の高平坦度となる。 Active layer tolerance of the semiconductor wafer after the plasma etching, the following high flatness ± 0.3 [mu] m.
エッチングガスは、半導体ウェーハがシリコンウェーハの場合、ハロゲンを含むガスが用いられる。 Etching gas, when the semiconductor wafer is a silicon wafer, a gas containing halogen is used. 例えばCF とO との混合ガスの他、SF 、SiF 、SiCl 、SiBr などを採用することができる。 For example other mixed gas of CF 4 and O 2, can be employed as SF 6, SiF 4, SiCl 4 , SiBr 4.
【0013】 [0013]
プラズマエッチング装置は限定されない。 The plasma etching apparatus is not limited. 例えば、エッチング反応炉内にエッチングガスを流しながら、この反応炉内に配置されたプラズマ発生電極と、半導体ウェーハの真空チャックを兼用するチャック兼用電極との間に、高周波電源から高周波電圧を連続的に印加してプラズマ発生電極内でプラズマを発生させる。 For example, while flowing an etching gas into the etching reactor, and the reaction furnace arranged plasma generating electrode, between the chuck shared electrodes which also serves as a vacuum chuck of the semiconductor wafer, a continuous high-frequency voltage from the high frequency power source It is applied to generate a plasma in the plasma generating electrode. 次に、このプラズマ発生電極を、あらかじめ活性層の厚さ測定装置により得られた活性層の全域の厚さデータに基づいて高周波の大きさまたは移動速度を制御しながら移動し、プラズマにより励起されたラジカル種を、供給管からウェーハ所定位置へと順次供給してエッチングするプラズマエッチング装置などを採用することができる。 Next, the plasma generating electrode, and moves while controlling the frequency of the size or moving speed based on the thickness data of the entire area of ​​the obtained by the thickness measuring device of the previously active layer active layer is excited by plasma and the radical species can be sequentially supplied from the supply pipe to the wafer position to adopt a plasma etching apparatus for etching. すなわち、このプラズマエッチング装置は、エッチング前のウェーハ形状情報を部分的なエッチング量にフィードバックする装置である。 That is, the plasma etching apparatus is an apparatus for feeding back wafer shape information before etching the partial etching amount. 具体的には、スピードファム社製のプラズマエッチング装置、商品名「DCP−200X」などを採用することができる。 Specifically, SpeedFam of the plasma etching apparatus, or the like can be adopted trade name "DCP-200X".
エッチング後、活性層の表面を仕上げ研磨してもよい。 After etching, it may be finished by grinding the surface of the active layer. 仕上げ研磨として、化学的作用と機械的作用を同時に利用する化学的機械的研磨(CMP:Chemical Mechanical Polishing)を採用することができる。 As a finishing polishing, chemical mechanical polishing which simultaneously use a chemical action and mechanical action (CMP: Chemical Mechanical Polishing) can be employed. CMP用の研磨装置は限定されない。 Polishing apparatus for CMP is not restricted.
【0014】 [0014]
請求項4に記載の発明は、上記プラズマエッチングによるエッチング量は0.01〜2μmである請求項3に記載の貼り合わせSOI基板の製造方法である。 According to a fourth aspect of the invention, the etching amount by the plasma etching is a method for manufacturing the bonded SOI substrate according to claim 3 is 0.01 to 2 [mu] m. また、プラズマエッチング後の活性層は、厚さが1μm以上または1μm未満で、厚さ公差が±0.3μm以下である。 The active layer after the plasma etching, in less than or more or 1 [mu] m 1 [mu] m thick, the thickness tolerance is less than ± 0.3 [mu] m.
【0015】 [0015]
【作用】 [Action]
この発明の貼り合わせSOI基板およびその製造方法によれば、活性層の表面を研磨した後、活性層の全域の厚さを測定し、得られた厚さデータを活性層の部分的なエッチング量にフィードバックして、活性層をプラズマエッチングする。 According to the bonded SOI substrate and a manufacturing method thereof of the present invention, after polishing the surface of the active layer to measure the thickness of the entire region of the active layer, partially etching amount of the active layer resulting thickness data It is fed back to, plasma etching active layer. すなわち、半導体ウェーハの表面形状に合わせて部分的にプラズマエッチングによるエッチング量を変更し、ウェーハ表面を加工する。 In other words, partially changed the etching amount by plasma etching in accordance with the surface shape of the semiconductor wafer to process the wafer surface. 加工量は例えば0.01〜2μmである。 Processing amount is 0.01~2μm example. これにより、活性層の表面の平坦度が高まり、例えば20μm以上の厚膜の活性層であっても厚さ公差は±0.3μm以下となる。 This increases the flatness of the surface of the active layer, a thickness of tolerance even active layer of 20μm or more thick film is as follows ± 0.3 [mu] m. その結果、膜厚均一性が高い厚膜の活性層を有する貼り合わせSOI基板が得られる。 As a result, SOI substrate is obtained bonding having an active layer of high thickness uniformity thick film.
【0016】 [0016]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、この発明の実施例に係る貼り合わせSOI基板の製造方法を説明する。 Hereinafter, a manufacturing method of a bonded SOI substrate according to an embodiment of the present invention. 図1のフローシートに示すように、まずCZ法などにより単結晶シリコンインゴット引き上げ、その後、この得られた単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施すことで、鏡面仕上げの活性層用ウェーハ10を用意する。 As shown in the flow sheet of FIG. 1, first, a single crystal silicon ingot pulled by such a CZ method, then, to the obtained single crystal silicon ingot, by performing block cutting, slicing, beveling and mirror polishing, mirror finish to prepare the active layer wafer 10. 一方、この活性層用ウェーハ10と同じ製法により、同一口径の鏡面仕上げの支持基板用ウェーハ20を用意する(図1(a))。 On the other hand, by the same procedure as the active layer wafer 10, providing a mirror finish of the supporting substrate wafer 20 of the same diameter (Figure 1 (a)). このうち、活性層用ウェーハ10もしくは支持基板用ウェーハ20は、熱酸化炉に挿入して熱酸化処理し、その露出面の全体が絶縁性のシリコン酸化膜10aにより覆われる(図1(b))。 Of these, the active layer wafer 10 or the supporting substrate wafer 20 is inserted into a thermal oxidation furnace to thermal oxidation treatment, the whole of the exposed surface is covered with an insulating silicon oxide film 10a (FIG. 1 (b) ).
【0017】 [0017]
次いで、両ウェーハ10,20を洗浄後、鏡面同士をクリーンルームの室温下で重ね合わせる(図1(c))。 Then, after washing the two wafers 10 and 20, superposing mirror each other at room temperature in a clean room (Fig. 1 (c)). これにより、貼り合わせウェーハ30が形成される。 Thus, the wafer 30 bonded is formed. この貼り合わせにより、活性層用ウェーハ10と支持基板用ウェーハ20との間に介在されたシリコン酸化膜10aの部分が埋め込みシリコン酸化膜10bとなる。 This bonding, intervening portions of the silicon oxide film 10a between the active layer wafer 10 and the support substrate wafer 20 is buried silicon oxide film 10b.
その後、貼り合わせウェーハ30を、貼り合わせ用の熱酸化炉に挿入し、酸化雰囲気で貼り合わせ熱処理する。 Thereafter, the bonded wafer 30 is inserted into a thermal oxidation furnace for bonding, to the bonding heat treatment in an oxidizing atmosphere. その結果、貼り合わせウェーハ30の露出面全体がシリコン酸化膜30aにより覆われる。 As a result, the entire exposed surface of the bonded wafer 30 is covered with the silicon oxide film 30a. よって、活性層用ウェーハ10の酸化膜厚は厚くなる。 Therefore, oxide film thickness of the active layer wafer 10 is increased. このときの貼り合わせ温度は1100℃程度、熱処理時間は2時間程度である(同じく図1(c))。 Bonding temperature is about 1100 ° C. In this case, the heat treatment time is about 2 hours (also FIG. 1 (c)).
【0018】 [0018]
次いで、超音波照射によるボイド検査を行う。 Then, perform the void inspection by ultrasonic irradiation. それから、良品の貼り合わせウェーハ30については、活性層用ウェーハ10がそのデバイス形成面側から#360〜#1500のレジノイド研削砥石により500〜650μmだけ表面研削される(図1(d))。 Then, for the bonded wafer 30 of non-defective, the active layer wafer 10 is 500~650μm is surface ground by the resinoid grinding wheel of # 360 to # 1500 from the device formation surface side (FIG. 1 (d)). 加工後、活性層用ウェーハ10の残厚は数μm〜数百μm程度となる。 After processing, the remaining thickness of the active layer wafer 10 is several μm~ several hundred μm or so. 表面研削後、この活性層用ウェーハ10の研削面を鏡面研磨して活性層10Aを作製する(同じく図1(d))。 After surface grinding, to produce the active layer 10A of the grinding surface of the active layer wafer 10 with mirror-polished (also FIG. 1 (d)).
【0019】 [0019]
具体的には、図示しない枚葉式またはバッチ式の研磨装置に装着されたキャリアプレートに、表面研削された貼り合わせウェーハ30を装着し、コロイダルシリカを含むスラリーを供給しながら、この活性層用ウェーハ10の研削面を研磨定盤上に貼着された発泡性ウレタン製の研磨布に押しつけ、鏡面研磨する。 Specifically, the carrier plate mounted on the polishing apparatus not shown single wafer or batch, the bonded wafer 30 is surface ground mounted, while supplying a slurry containing colloidal silica, for the active layer pressing the foamable urethane polishing cloth grinding surface is adhered to the polishing platen of the wafer 10, mirror polished.
次に、活性層の全域にわたって厚さを測定する(図1(e))。 Next, to measure the thickness over the entire area of ​​the active layer (FIG. 1 (e)). 具体的には、分光方式の薄膜測定装置を用いる。 Specifically, a thin film measuring apparatus of the spectroscopic method. これは、数種類のフィルタを透過した光をウェーハ全面に照射し、その反射光を解析し、活性層の厚さを測定する。 This is irradiated with light transmitted through several filters to the entire wafer surface, it analyzes the reflected light, measures the thickness of the active layer.
【0020】 [0020]
その後、得られた活性層の厚さデータに基づき、活性層の表面付近(表層部分)をプラズマエッチングする(図1(f))。 Then, based on the thickness data of the obtained active layer, the near-surface (surface layer portion) of the active layer to plasma etching (FIG. 1 (f)). 具体的には、図2の模式図に示すスピードファム社製のプラズマエッチング装置50、商品名「DCP−200X」を使用してプラズマアシスト化学エッチングされる。 Specifically, schematically in Speedfam Co. plasma etching apparatus 50 shown in FIG. 2, it is plasma-assisted chemical etching using trade name "DCP-200X".
すなわち、このプラズマエッチング装置50は、マイクロ波発生機51を用いて、エッチングガスCF とO との混合ガスを10〜500cc/分で放電室に流しながら、周波数2.45GHz、電力100〜1000ワットのマイクロ波を連続的に印加する。 That is, the plasma etching apparatus 50, by using a microwave generator 51, while flowing a mixed gas of an etching gas CF 4 and O 3 into the discharge chamber 10~500Cc / min, frequency 2.45 GHz, power 100 Microwave 1000 watt continuously applied. これにより、プラズマを発生させ、そのプラズマを活性層10Aの表面上に照射し、部分的に活性層10Aをエッチングする。 Thereby, plasma is generated by irradiating the plasma on the surface of the active layer 10A, etching the partially active layer 10A.
【0021】 [0021]
その後、このプラズマ発生電極52を、活性層10Aの表面に沿って、この活性層10Aの表面のうねり部の厚さに合わせて移動速度を変更しながら動かす。 Thereafter, the plasma generating electrode 52, along the surface of the active layer 10A, moves while changing the moving speed together to the thickness of the waviness of the surface of the active layer 10A. これにより、プラズマ54により励起されたラジカル種55が、供給管56からこの活性層10Aの所定位置へと順次供給される。 Thus, radical species 55 that is excited by plasma 54 is sequentially supplied from the supply pipe 56 to a predetermined position of the active layer 10A. その結果、プラズマ領域下のシリコンが、0.01nm〜2μm/分のエッチングレート、エッチング量0.01〜2μmで、うねり部の厚さ(例えば0.1μm)に合わせてエッチングされる。 As a result, the silicon under plasma region, 0.01Nm~2myuemu / min etch rate, an etch amount 0.01 to 2 [mu] m, in accordance with the thickness of the undulation portion (e.g. 0.1 [mu] m) is etched. これにより、研磨直後は厚さ30μm以下、厚さ公差±0.5μmの活性層10A(図3(a))が、プラズマエッチング後は活性層10Aの表面の平坦度が高まり、厚さ公差が±0.3μm以下まで小さくなる(図3(b))。 Thus, the polishing after the thickness 30μm or less, the active layer 10A having a thickness of tolerance ± 0.5 [mu] m (FIG. 3 (a)), after the plasma etching is increased flatness of the surface of the active layer 10A, the thickness tolerance ± reduced to 0.3μm or less (Figure 3 (b)). その結果、厚膜であるにも拘らず、膜厚の均一性が高い活性層10Aを有する貼り合わせSOI基板の作製が可能になる。 As a result, despite a thick film, it is possible to produce a bonded SOI substrate film thickness uniformity has a higher active layer 10A.
【0022】 [0022]
次に、この活性層10Aの表面に仕上げ研磨を施す(図1(g))。 Then, the polished on the surface of the active layer 10A subjected (Figure 1 (g)). 使用する研磨布は、仕上げ研磨用の不織布の基布の上にウレタン樹脂を発泡させたスェードタイプである。 Polishing cloth used is suede type foamed urethane resin on a base fabric of the nonwoven fabric for final polishing. 研磨量は0.5μm以下である。 Polishing amount is 0.5μm or less.
その後、貼り合わせウェーハ30の仕上げ洗浄を行う(図1(h))。 Thereafter, the finishing cleaning of the bonded wafer 30 (FIG. 1 (h)). この洗浄は、SC−1とSC−2の2種類の洗浄液をベースとしたRCA洗浄などである。 This cleaning is the RCA cleaning which is based on two types of the cleaning liquid SC-1 and SC-2.
こうして、膜厚均一性が高い厚膜の活性層10Aを有する貼り合わせSOI基板が作製される。 Thus, SOI substrate bonding having an active layer 10A of the film thickness uniformity is high thickness film is manufactured.
【0023】 [0023]
ここで、図4を参照して、実際に本発明の貼り合わせSOI基板および従来の貼り合わせSOI基板について、活性層の厚さ公差とその収率の関係を比較調査した結果を報告する。 Referring now to FIG. 4, actually the bonded SOI substrate and the conventional bonded SOI substrate of the present invention, reports a thickness tolerance of the active layer and the results of the comparative study of the relationship between the yield.
図4(a)に示すように、本発明の貼り合わせSOI基板では、10枚の貼り合わせSOI基板について活性層の厚さを9点測定し、その最大値と最小値との差を調査した。 As shown in FIG. 4 (a), in the bonded SOI substrate of the present invention, the ten bonded SOI substrate the thickness of the active layer were measured nine points was investigated the difference between the maximum value and the minimum value . その差は0.3μm以下(厚さ公差±0.15μm以下に該当)の収率が100%と良好な結果が得られた。 The difference is the yield of 0.3μm or less (corresponding to less than the thickness tolerance ± 0.15 [mu] m) was obtained 100% and good results.
これに対して、図4(b)に示す従来の貼り合わせSOI基板では、その差が0.6μm以下(厚さ公差±0.3μm以下に該当)の収率が80%と低下した。 In contrast, in the bonded SOI substrate of the prior art shown in FIG. 4 (b), the yield of the difference (corresponding to less than the thickness tolerance ± 0.3 [mu] m) 0.6 .mu.m or less was reduced 80%. これは、同様に10枚の貼り合わせSOI基板に対して測定した結果である。 This is a result of measurement with respect to 10 sheets of bonded SOI substrate as well.
【0024】 [0024]
【発明の効果】 【Effect of the invention】
この発明によれば、活性層の表面を研磨後、活性層の全域の厚さを測定し、得られた厚さデータに基づき、部分的にプラズマエッチングによるエッチング量を変更して活性層をプラズマエッチングするので、膜厚均一性が高い厚膜の活性層を有した貼り合わせSOI基板を作製することができる。 According to the present invention, after polishing the surface of the active layer to measure the thickness of the entire region of the active layer, based on the obtained thickness data partially plasma active layer by changing the etching amount by plasma etching since etching, bonding had an active layer of high thickness uniformity thick film can be manufactured SOI substrate.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】この発明の一実施例に係る貼り合わせSOI基板の製造方法を示すフローチャートである。 1 is a flowchart showing a manufacturing method of a bonded SOI substrate according to an embodiment of the present invention.
【図2】この発明の一実施例に係る貼り合わせSOI基板の製造方法に用いられるプラズマエッチング装置の模式図である。 2 is a schematic view of a plasma etching apparatus used in the method of manufacturing a bonded SOI substrate according to an embodiment of the present invention.
【図3】(a)は、研磨直後の貼り合わせSOI基板の拡大断面図である。 3 (a) is an enlarged sectional view of a bonded SOI substrate just after polishing.
(b)は、プラズマエッチング直後の貼り合わせSOI基板の拡大断面図である。 (B) is an enlarged sectional view of a bonded SOI substrate immediately after plasma etching.
【図4】(a)は、この発明に係る貼り合わせSOI基板の活性層の厚さ公差とその収率の関係を示すグラフである。 4 (a) is a graph showing the relationship between the thickness tolerances and their yields of the active layer of a bonded SOI substrate according to the present invention.
(b)は、従来手段に係る貼り合わせSOI基板の活性層の厚さ公差とその収率の関係を示すグラフである。 (B) is a graph thickness tolerance and shows the relationship between the yield of the active layer of the bonded SOI substrate according to conventional means.
【符号の説明】 DESCRIPTION OF SYMBOLS
10A 活性層、 10A active layer,
10b 埋め込みシリコン酸化膜、 10b buried silicon oxide film,
20 支持基板用ウェーハ。 Wafer for 20 supporting substrate.

Claims (4)

  1. 活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせSOI基板において、 The active layer and the support substrate wafer, the bonded SOI substrate obtained by bonding through a buried silicon oxide film,
    表面が研磨された活性層の全域の厚さを測定し、得られた厚さデータに基づき、上記活性層をプラズマエッチングした貼り合わせSOI基板。 Surface measures the thickness of the entire area of ​​the polished active layer, based on the obtained thickness data, SOI substrate bonding that plasma etching the active layer.
  2. 上記プラズマエッチングによるエッチング量は0.01〜2μmである請求項1に記載の貼り合わせSOI基板。 Bonded SOI substrate according to claim 1 etching amount by the plasma etching is 0.01 to 2 [mu] m.
  3. 活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせSOI基板の製造方法において、 The active layer and the support substrate wafer, in the method for manufacturing a bonded SOI substrate obtained by bonding through a buried silicon oxide film,
    上記活性層の表面を研磨する研磨工程と、 A polishing step of polishing a surface of the active layer,
    上記活性層の全域の厚さを測定するウェーハ厚さ測定工程と、 And the wafer thickness measuring step of measuring the thickness of the entire region of the active layer,
    得られた厚さデータに基づき、上記活性層をプラズマエッチングするプラズマエッチング工程とを備えた貼り合わせSOI基板の製造方法。 Based on the obtained thickness data, manufacturing method of a bonded SOI substrate having a plasma etching step of plasma etching the active layer.
  4. 上記プラズマエッチングによるエッチング量は0.01〜2μmである請求項3に記載の貼り合わせSOI基板の製造方法。 Manufacturing method of a bonded SOI substrate according to claim 3 etching amount by the plasma etching is 0.01 to 2 [mu] m.
JP2003022784A 2003-01-30 2003-01-30 Stacked soi substrate and its manufacturing method Pending JP2004235478A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003022784A JP2004235478A (en) 2003-01-30 2003-01-30 Stacked soi substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003022784A JP2004235478A (en) 2003-01-30 2003-01-30 Stacked soi substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004235478A true true JP2004235478A (en) 2004-08-19

Family

ID=32951772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003022784A Pending JP2004235478A (en) 2003-01-30 2003-01-30 Stacked soi substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004235478A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012897A (en) * 2005-06-30 2007-01-18 Nec Electronics Corp Semiconductor device and method of manufacturing same
JP2007142229A (en) * 2005-11-21 2007-06-07 Sumco Corp Method for manufacturing laminated substrate and laminated substrate manufactured by same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160074A (en) * 1991-05-07 1993-06-25 Hughes Aircraft Co System for removing material from wafer
JPH05190499A (en) * 1992-01-13 1993-07-30 Hitachi Ltd Etching apparatus and manufacture of semiconductor substrate
JPH0964321A (en) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Manufacture of soi substrate
JPH11354760A (en) * 1998-06-04 1999-12-24 Nagano Denshi Kogyo Kk Soi wafer and its production
JP2001044153A (en) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp Manufacture of semiconductor wafer
JP2002016049A (en) * 2000-06-29 2002-01-18 Shin Etsu Handotai Co Ltd Method of processing semiconductor wafer and plasma etching apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160074A (en) * 1991-05-07 1993-06-25 Hughes Aircraft Co System for removing material from wafer
JPH05190499A (en) * 1992-01-13 1993-07-30 Hitachi Ltd Etching apparatus and manufacture of semiconductor substrate
JPH0964321A (en) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Manufacture of soi substrate
JPH11354760A (en) * 1998-06-04 1999-12-24 Nagano Denshi Kogyo Kk Soi wafer and its production
JP2001044153A (en) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp Manufacture of semiconductor wafer
JP2002016049A (en) * 2000-06-29 2002-01-18 Shin Etsu Handotai Co Ltd Method of processing semiconductor wafer and plasma etching apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012897A (en) * 2005-06-30 2007-01-18 Nec Electronics Corp Semiconductor device and method of manufacturing same
JP2007142229A (en) * 2005-11-21 2007-06-07 Sumco Corp Method for manufacturing laminated substrate and laminated substrate manufactured by same

Similar Documents

Publication Publication Date Title
US6027988A (en) Method of separating films from bulk substrates by plasma immersion ion implantation
US5310451A (en) Method of forming an ultra-uniform silicon-on-insulator layer
US6569748B1 (en) Substrate and production method thereof
US20060118935A1 (en) Laminated semiconductor substrate process for producing the same
US6890838B2 (en) Gettering technique for wafers made using a controlled cleaving process
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
EP0961312A2 (en) SOI Substrate formed by bonding
US20070020947A1 (en) Method of reducing roughness of a thick insulating layer
US5344524A (en) SOI substrate fabrication
US6004866A (en) Method for manufacturing bonded wafer and bonded wafer manufactured thereby
US6555476B1 (en) Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric
EP0926715A2 (en) Chemical mechanical polishing for isolation dielectric planarization
US20010007367A1 (en) Semiconductor substrate, semiconductor device, and processes of production of same
US20020048844A1 (en) Semiconductor substrate, method of manufacturing the same, and bonded substrate stack surface shape measuring method
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
US20030087503A1 (en) Process for production of semiconductor substrate
US20090162991A1 (en) Process for assembling substrates with low-temperature heat treatments
US20070249139A1 (en) Semiconductor on glass insulator made using improved thinning process
US20070148914A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US6566233B2 (en) Method for manufacturing bonded wafer
US20040251539A1 (en) Thermoelectric cooler array
JP2000349266A (en) Manufacture of semiconductor member, utilization method for semiconductor basic substance, manufacture system for semiconductor member, production control method therefor and utilizing method for forming device for film depositing
EP0843346A2 (en) Method of manufacturing a semiconductor article
JPH11297583A (en) Method of reusing peeled wafer and wafer to be reused

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Effective date: 20081128

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090115

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090821

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20091120

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20100108

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100129