JP5368001B2 - Manufacturing method of SOI substrate - Google Patents

Manufacturing method of SOI substrate Download PDF

Info

Publication number
JP5368001B2
JP5368001B2 JP2008094542A JP2008094542A JP5368001B2 JP 5368001 B2 JP5368001 B2 JP 5368001B2 JP 2008094542 A JP2008094542 A JP 2008094542A JP 2008094542 A JP2008094542 A JP 2008094542A JP 5368001 B2 JP5368001 B2 JP 5368001B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
transparent insulating
insulating substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008094542A
Other languages
Japanese (ja)
Other versions
JP2009246321A (en
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008094542A priority Critical patent/JP5368001B2/en
Publication of JP2009246321A publication Critical patent/JP2009246321A/en
Application granted granted Critical
Publication of JP5368001B2 publication Critical patent/JP5368001B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transparent SOI substrate which is easily recognized by a substrate recognition device controlling a generation of an impurity of metal and particle by a simple method. <P>SOLUTION: The method manufactures a SOI substrate where a silicon film is formed on a first surface of one main surface of the transparent insulating substrate and the unevenness is formed on a second surface of a main surface opposite to the first main surface of the transparent insulating substrate. The SOI substrate method for manufacturing includes processes of: preparing the transparent insulating substrate; finishing at least the first surface of the transparent insulating substrate like a mirror-surface; and forming a silicon film on the first surface of the transparent insulating substrate. The SOI substrate method for manufacturing has a process for forming an unevenness pattern on the second main surface of the transparent insulating substrate using a lithography method. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、SOI基板の製造方法に関し、特には、透明絶縁性基板の一方の主表面上にシリコン薄膜が形成されたSOI基板の製造方法に関するものである。   The present invention relates to an SOI substrate manufacturing method, and more particularly to an SOI substrate manufacturing method in which a silicon thin film is formed on one main surface of a transparent insulating substrate.

半導体デバイスの更なる高性能化を図るために、SOI(Silicon on insulator、絶縁体上のシリコン)基板が近年注目を浴びている。また、SOI基板の一種であり、支持基板(ハンドルウエーハ)がシリコンではない、Silicon on quartz(SOQ)基板や、Silicon on glass(SOG)基板なども、それぞれTFT−LCDや高周波(RF)デバイス、その他MEMS製品などへの応用が期待されている(特許文献1参照)。   In order to further improve the performance of semiconductor devices, SOI (silicon on insulator, silicon on insulator) substrates have recently attracted attention. In addition, a silicon on quartz (SOQ) substrate and a silicon on glass (SOG) substrate, which are a kind of SOI substrate and whose support substrate (handle wafer) is not silicon, are TFT-LCDs and radio frequency (RF) devices, respectively. Other applications to MEMS products are expected (see Patent Document 1).

上記SOQ基板などは、例えば、シリコン基板をドナーウエーハとし、石英基板をハンドルウエーハとして、これらの異種基板を貼り合わせて製造する方法が提案されている。このようにして作製された貼り合わせ基板において、石英基板は透明なため、シリコン基板同士を貼り合わせて製造される、通常のSOI基板とは異なるプロセス・評価上の問題が生じる場合がある。
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題が予想される。
As the SOQ substrate, for example, a method has been proposed in which a silicon substrate is used as a donor wafer and a quartz substrate is used as a handle wafer to bond these different substrates together. In the bonded substrate manufactured in this manner, the quartz substrate is transparent, and thus there may be a problem in process / evaluation different from a normal SOI substrate manufactured by bonding silicon substrates together.
As one of such problems, when transporting an SOI substrate in which a silicon thin film is formed on a transparent insulating substrate such as an SOQ substrate (hereinafter, sometimes referred to as a transparent SOI substrate) on the apparatus, Problems such as difficulty in recognition by optical sensors that recognize

特開2006−324530JP 2006-324530 A

本発明は、このような問題点に鑑みてなされたものであり、金属不純物やパーティクルの発生を簡便な方法により抑制しながら、基板認識装置により認識容易な透明SOI基板を提供することを目的とする。   The present invention has been made in view of such problems, and an object thereof is to provide a transparent SOI substrate that can be easily recognized by a substrate recognition apparatus while suppressing the generation of metal impurities and particles by a simple method. To do.

本発明は、透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程とを含むSOI基板の製造方法において、前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有するSOI基板の製造方法を提供する In the present invention, a silicon thin film is formed on a first main surface which is one main surface of a transparent insulating substrate, and the second main surface is a main surface opposite to the first main surface of the transparent insulating substrate. A method of manufacturing an SOI substrate having irregularities formed on a main surface, at least a step of preparing a transparent insulating substrate, a step of mirror-treating at least the first main surface of the transparent insulating substrate, Forming a silicon thin film on the first main surface of the transparent insulating substrate, and forming a concavo-convex pattern on the second main surface of the transparent insulating substrate using a lithography method. The manufacturing method of the SOI substrate which has this .

このように、SOI基板の裏面に基板認識装置にとって認識容易にするための凹凸パターンの形成をリソグラフィー法を用いて行えば、金属不純物やパーティクルの発生を抑制することができる。
さらに、本発明のリソグラフィー法は従来の方法を使用できるため、新たな装置等は不要であるためコストがかからない。
そして、このようにして製造されたSOI基板であれば、光センサーを用いた認識装置からの信号を透明絶縁性基板の裏面にある凹凸パターンにより回折、散乱させることによって信号の透過率が下がり、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
As described above, when a concavo-convex pattern is formed on the back surface of the SOI substrate so as to be easily recognized by the substrate recognition apparatus using the lithography method, generation of metal impurities and particles can be suppressed.
Furthermore, since the lithography method of the present invention can use a conventional method, a new apparatus or the like is not required, so that no cost is required.
And if it is the SOI substrate manufactured in this way, the transmittance | permeability of a signal falls by diffracting and scattering the signal from the recognition apparatus using an optical sensor by the uneven | corrugated pattern in the back surface of a transparent insulating board | substrate, It is possible to prevent an adverse effect that the substrate is not recognized by the recognition device. In addition, it is possible to prevent slipping during substrate transportation.

この場合、前記リソグラフィー工程により前記第二主表面に凹凸パターンを形成することで、前記透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下となるようにすることができる
このように、透明絶縁性基板の第二主表面のリソグラフィーによる凹凸パターンの形成を、透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下となるように行えば、より確実に基板認識装置に認識させることができる。
In this case, by forming a concavo-convex pattern on the second main surface by the lithography process, the average transmittance of light in the wavelength region of 250 to 800 nm in the direction perpendicular to the main surface of the transparent insulating substrate is 10% or less. Can be .
Thus, the formation of the concave / convex pattern by lithography on the second main surface of the transparent insulating substrate is such that the average transmittance of light in the wavelength region of 250 to 800 nm in the direction perpendicular to the main surface of the transparent insulating substrate is 10% or less. If it carries out so that it may become, it can make a board | substrate recognition apparatus recognize more reliably.

また、前記リソグラフィー工程を、少なくともレジスト塗布工程と、露光工程と、現像工程と、エッチング工程とにより前記第二主表面に凹凸パターンを形成するものとすることができる
このように、本発明におけるリソグラフィー工程は、通常のSOI基板製造において利用されるリソグラフィー法を利用できるため、特別な装置や手順は不要であり、コストがかからず簡便に凹凸パターンを形成できる。
In the lithography process, a concavo-convex pattern may be formed on the second main surface by at least a resist coating process, an exposure process, a development process, and an etching process .
As described above, since the lithography process in the present invention can use a lithography method used in normal SOI substrate manufacturing, a special apparatus and procedure are not required, and a concavo-convex pattern can be easily formed without cost.

前記第二主表面に形成される凹凸パターンの周期を、0.2〜3μmとすることが好ましい
このように、凹凸パターンの周期を0.2〜3μmとすることで、光の回折や散乱によってより確実に所望の透過率まで下げることができる。
It is preferable that the period of the uneven pattern formed on the second main surface is 0.2 to 3 μm .
Thus, by setting the period of the concavo-convex pattern to 0.2 to 3 μm, the transmittance can be more reliably lowered to a desired transmittance by light diffraction and scattering.

また、本発明に係るSOI基板の製造方法では、前記リソグラフィー工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことができあるいは、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことができる
このように、本発明におけるリソグラフィー工程は、シリコン薄膜の形成後でも形成前でも行うことができ、その他の製造条件等に応じて、適宜変更することができる。
In the method for manufacturing an SOI substrate according to the present invention, the lithography step can be performed at least after the silicon thin film formation step , or after the step of preparing the transparent insulating substrate, the silicon thin film. It can be performed before the forming step .
As described above, the lithography process in the present invention can be performed after or before the formation of the silicon thin film, and can be appropriately changed according to other manufacturing conditions.

また、本発明に係るSOI基板の製造方法では、前記シリコン薄膜の形成を、少なくとも、シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことができる
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
In the method for manufacturing an SOI substrate according to the present invention, the silicon thin film is formed by implanting hydrogen ions, rare gas ions, or both from at least a silicon substrate or a silicon substrate having an oxide film formed on the surface. An ion-implanted layer is formed, and the ion-implanted surface of the silicon substrate or the silicon substrate on which the oxide film is formed and the first main surface of the transparent insulating substrate are adhered to each other, and the ion-implanted layer is bonded. As a boundary, the silicon substrate or a silicon substrate having an oxide film formed on the surface thereof is peeled off to form a thin film, and a silicon thin film is formed on the first main surface of the transparent insulating substrate .
In this way, if the silicon thin film is formed by peeling off after using the ion implanted layer as a boundary after the ion implantation, a thin silicon film with high crystallinity can be formed.

また、前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることができる
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
The transparent insulating substrate can be any of a quartz substrate, a glass substrate, and a sapphire substrate .
The transparent insulating substrate used in the method for manufacturing an SOI substrate of the present invention can be appropriately selected from these according to the purpose of the semiconductor device to be manufactured.

本発明のSOI基板の製造方法によれば、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(透明SOI基板)であり、裏面(シリコン薄膜が形成されていない方の主表面)に凹凸パターンを形成したSOI基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の凹凸パターンによって、光センサーを用いた認識装置からの信号を回折、散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
According to the SOI substrate manufacturing method of the present invention, an SOI substrate (transparent SOI substrate) in which a silicon thin film is formed on a transparent insulating substrate, and the back surface (the main surface on which the silicon thin film is not formed) is uneven. An SOI substrate on which a pattern is formed can be manufactured by suppressing generation of metal impurities and particles by a simple method.
And if it is the SOI substrate manufactured in this way, the recognition device recognizes the substrate by diffracting and scattering the signal from the recognition device using the optical sensor by the uneven pattern on the back surface of the transparent insulating substrate. Can be made. In addition, it is possible to prevent slipping during substrate transportation.

以下、本発明についてより詳細に説明する。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、図4に示す形態で基板を光センサーによって認識するため、透明絶縁性基板は透過率が高く認識されにくいなどの問題があった。
Hereinafter, the present invention will be described in more detail.
As described above, conventionally, an SOI substrate in which a silicon thin film is formed on a transparent insulating substrate such as an SOQ substrate is transported by an optical sensor in the form shown in FIG. For the recognition, the transparent insulating substrate has a problem that it has a high transmittance and is difficult to be recognized.

このような問題点に対し、本発明者らは、透明絶縁性基板上にシリコン薄膜を形成したSOI基板(透明SOI基板)の裏面、すなわち、透明絶縁性基板のシリコン薄膜が形成された主表面とは反対側の主表面を粗らすことにより、光センサーなどを用いた基板認識装置において、認識装置からの信号を散乱させることができ、基板を認識しやすくすることを見出した。
しかし、このような基板の粗れた面を例えばサンドブラスト等で形成すると砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。
本発明者らは、このような問題点に対し、透明絶縁性基板の裏面にリソグラフィー法を用いて凹凸パターンを形成する方法であれば、簡便な方法により、金属不純物やパーティクルの発生が抑制され、散乱のみならず回折によっても光の透過率を下げることができ、認識装置により認識容易な透明SOI基板を製造できることに想到し、本発明を完成させた。
In response to such problems, the present inventors have provided the back surface of an SOI substrate (transparent SOI substrate) in which a silicon thin film is formed on a transparent insulating substrate, that is, the main surface on which the silicon thin film of the transparent insulating substrate is formed. It has been found that by roughening the main surface on the opposite side of the substrate, the signal from the recognition device can be scattered in the substrate recognition device using an optical sensor or the like, and the substrate can be easily recognized.
However, when such a rough surface of the substrate is formed by, for example, sandblasting, a large amount of abrasive grains or the like enters, and there is a problem that metal impurities are generated or particles are generated.
With respect to such problems, the present inventors can suppress the generation of metal impurities and particles by a simple method as long as the uneven pattern is formed on the back surface of the transparent insulating substrate using a lithography method. The inventors have conceived that the light transmittance can be lowered not only by scattering but also by diffraction, and a transparent SOI substrate that can be easily recognized by a recognition device can be manufactured, and the present invention has been completed.

本明細書中では、透明絶縁性基板の主表面のうち、シリコン薄膜を形成する側の主表面を、便宜上、「第一主表面」とし、第一主表面と反対側の主表面を「第二主表面」と呼ぶ。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面(第一主表面)を鏡面加工する工程と、該鏡面加工した第一主表面上にシリコン薄膜を形成する工程とにより、透明SOI基板を製造する。裏面に凹凸パターンを形成された透明SOI基板を製造するには、いずれかの段階で第二主表面をリソグラフィーする必要がある。そして、本発明においては、この第二主表面側のリソグラフィー法による凹凸パターン形成は、シリコン薄膜の形成後でも形成前でも行うことができる。
In the present specification, of the main surfaces of the transparent insulating substrate, the main surface on the side where the silicon thin film is formed is referred to as a “first main surface” for convenience, and the main surface opposite to the first main surface is referred to as a “first main surface”. Called the “two main surfaces”.
The overall flow of the present invention will be described. A step of preparing a transparent insulating substrate, a step of mirror-treating one main surface (first main surface) of the transparent insulating substrate, and the mirror-finished first main surface A transparent SOI substrate is manufactured by a process of forming a silicon thin film thereon. In order to manufacture a transparent SOI substrate having a concavo-convex pattern formed on the back surface, it is necessary to perform lithography on the second main surface at any stage. In the present invention, the concavo-convex pattern can be formed by lithography on the second main surface side either after or before the formation of the silicon thin film.

以下、図面を参照して本発明の実施形態をさらに具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のSOI基板の製造方法の一例を示すフロー図である。
ここでは、第二主表面側のリソグラフィー法による凹凸パターン形成を、シリコン薄膜の形成後に行う例を説明する。
Hereinafter, embodiments of the present invention will be described more specifically with reference to the drawings. However, the present invention is not limited to these embodiments.
FIG. 1 is a flowchart showing an example of a method for manufacturing an SOI substrate according to the present invention.
Here, an example will be described in which the concavo-convex pattern is formed by lithography on the second main surface side after the formation of the silicon thin film.

まず、図1(a)に示したように、透明絶縁性基板10を準備する(工程1−a)。例えば、石英インゴットからスライスして切り出された石英基板を用いることができる。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
First, as shown in FIG. 1A, a transparent insulating substrate 10 is prepared (step 1-a). For example, a quartz substrate sliced from a quartz ingot can be used.
Note that the type of the transparent insulating substrate to which the present invention can be applied is not particularly limited. For example, the transparent insulating substrate can be any one of a quartz substrate, a glass substrate, and a sapphire substrate. It can be appropriately selected according to the purpose of the device.

次に、図1(b)に示したように、透明絶縁性基板の少なくとも一方の主表面を鏡面加工する(工程1−b)。ここで鏡面加工した主表面が、シリコン薄膜を形成しようとする側の主表面、すなわち、第一主表面11となる。この鏡面加工の方法は特に限定されず、ラッピング、エッチング、研磨等を適宜組み合わせて加工する。
もう一方の主表面、すなわち、第二主表面12には、少なくとも発塵を抑制するための処理を施すことが望ましい。具体的には、ラッピング後にエッチングを行うなどして、パーティクル等の発生を抑制することができる。また、第一主表面と同様に鏡面加工を行ってもよい。この場合、第一主表面11と第二主表面12とに対し同時に加工を行う両面研磨等の手法を用いてもよい。
Next, as shown in FIG. 1B, at least one main surface of the transparent insulating substrate is mirror-finished (step 1-b). Here, the mirror-finished main surface becomes the main surface on the side on which the silicon thin film is to be formed, that is, the first main surface 11. The method of this mirror surface processing is not specifically limited, It processes by combining lapping, an etching, grinding | polishing etc. suitably.
The other main surface, that is, the second main surface 12 is desirably subjected to at least a treatment for suppressing dust generation. Specifically, generation of particles or the like can be suppressed by performing etching after lapping. Moreover, you may perform a mirror surface process similarly to the 1st main surface. In this case, a technique such as double-side polishing that simultaneously processes the first main surface 11 and the second main surface 12 may be used.

なお、透明絶縁性基板10の第一主表面11の鏡面加工は、表面粗さがRMS値で0.7nm未満となるように行うことが望ましい。このような表面粗さとすれば、貼り合わせなどによりシリコン基板をより高い強度で貼り合わせることができ、また、シリコン薄膜を形成した場合に、未結合部であるボイド等の発生によるシリコン薄膜の結晶性の悪化を効果的に防止することができる。一方、第一主表面11の表面粗さのRMS値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には0.1nm以上程度となる。   In addition, it is desirable to perform the mirror finish of the first main surface 11 of the transparent insulating substrate 10 so that the surface roughness is less than 0.7 nm in terms of RMS value. With such a surface roughness, the silicon substrate can be bonded with higher strength by bonding or the like, and when the silicon thin film is formed, the crystal of the silicon thin film is generated due to the generation of voids that are unbonded portions. It is possible to effectively prevent the deterioration of sex. On the other hand, the lower limit value of the RMS value of the surface roughness of the first main surface 11 is not particularly limited, and the higher the flatness, the better. However, there is a problem of cost in improving the flatness, and it is practically about 0.1 nm or more.

次に、透明絶縁性基板10の第一主表面11上にシリコン薄膜を形成する。シリコン薄膜の形成方法は、特に限定されないが、例えば、以下のようにしていわゆるイオン注入剥離法等によって行うことができる。
まず、図1(c)に示したように、シリコン基板20を準備する(工程1−c)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
Next, a silicon thin film is formed on the first main surface 11 of the transparent insulating substrate 10. The method for forming the silicon thin film is not particularly limited. For example, the silicon thin film can be formed by a so-called ion implantation separation method as follows.
First, as shown in FIG.1 (c), the silicon substrate 20 is prepared (process 1-c). Further, if necessary, a silicon substrate having an oxide film formed on the surface may be used. In order to improve the state of bonding, it is necessary that the surface to be bonded (bonding surface) has a flatness of a certain level or more. Therefore, at least the surface to be bonded is mirror-polished or the like. For example, the flatness is preferably an RMS value of less than 0.7 nm.

次に、図1(d)に示したように、シリコン基板20に、表面(イオン注入面22)から水素イオンを注入してイオン注入層21を形成する(工程1−d)。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cmとすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
Next, as shown in FIG. 1D, hydrogen ions are implanted into the silicon substrate 20 from the surface (ion implantation surface 22) to form the ion implantation layer 21 (step 1-d).
The ion-implanted layer 21 may be formed by implanting not only hydrogen ions but also rare gas ions or both hydrogen ions and rare gas ions. Other ion implantation conditions such as implantation energy, implantation dose, and implantation temperature may be appropriately selected so that a thin film having a predetermined thickness can be obtained. As a specific example, the temperature of the substrate at the time of implantation is 250 to 400 ° C., the ion implantation depth is 0.5 μm, the implantation energy is 20 to 100 keV, and the implantation dose is 1 × 10 16 to 1 × 10 17 / cm. It includes be two, but not limited thereto.
Note that a single crystal silicon substrate having an oxide film formed on the surface can be used as necessary. By using such a silicon substrate having an oxide film formed on the surface and performing ion implantation through the oxide film, an effect of suppressing channeling of implanted ions can be obtained, and variations in ion implantation depth can be further suppressed. . Thereby, a thin film with higher film thickness uniformity can be formed.

次に、図1(e)に示すように、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させ、貼り合わせる(工程1−e)。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、透明絶縁性基板10の第一主表面11とシリコン基板20のイオン注入面22が、それぞれ上述したように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
Next, as shown in FIG. 1E, the first main surface 11 of the transparent insulating substrate 10 and the ion-implanted surface 22 of the silicon substrate 20 are brought into intimate contact and bonded together (step 1-e).
The transparent insulating substrate 10 and the silicon substrate 20 are bonded to each other so that the first main surface 11 of the transparent insulating substrate 10 and the ion implantation surface 22 of the silicon substrate 20 are sufficiently flat surfaces as described above. Therefore, for example, if a synthetic quartz substrate and a silicon substrate are used, they can be bonded together by simply bringing them into close contact at room temperature and applying pressure.
However, in order to bond more firmly, it is preferable to do as follows.

すなわち、予めシリコン基板20のイオン注入面22と、透明絶縁性基板10の第一主表面11に表面活性化処理を施すことが望ましい。シリコン基板20のイオン注入面22と透明絶縁性基板10の第一主表面11のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
That is, it is desirable to perform a surface activation process on the ion implantation surface 22 of the silicon substrate 20 and the first main surface 11 of the transparent insulating substrate 10 in advance. Surface activation treatment may be performed only on one of the ion implantation surface 22 of the silicon substrate 20 and the first main surface 11 of the transparent insulating substrate 10.
At this time, the surface activation treatment can be a plasma treatment. Thus, if the surface activation treatment is performed by plasma treatment, the surface of the substrate that has been subjected to the surface activation treatment is activated due to an increase in OH groups. Therefore, in this state, if the first main surface 11 of the transparent insulating substrate 10 and the ion-implanted surface 22 of the silicon substrate 20 are brought into close contact with each other, the substrates can be bonded more firmly by hydrogen bonding or the like. . In addition, the surface activation treatment can be performed by ozone treatment or the like, and a plurality of kinds of treatments may be combined.

プラズマで処理をする場合は、真空チャンバ中にRCA洗浄等の洗浄をした基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコン基板を処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコン基板を処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。その他、窒素ガス等を用いても良い。   In the case of processing with plasma, a substrate subjected to cleaning such as RCA cleaning is placed in a vacuum chamber, and after introducing a plasma gas, it is exposed to high-frequency plasma of about 100 W for about 5 to 30 seconds, and the surface is subjected to plasma processing. To do. As the plasma gas, for example, when processing a single crystal silicon substrate with an oxide film formed on the surface, oxygen gas plasma, and when processing a single crystal silicon substrate with no oxide film formed on the surface, hydrogen is used. Gas, argon gas, a mixed gas thereof, or a mixed gas of hydrogen gas and helium gas can be used. In addition, nitrogen gas or the like may be used.

オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。   When processing with ozone, a substrate subjected to cleaning such as RCA cleaning is placed in a chamber into which air is introduced, and after introducing a plasma gas such as nitrogen gas or argon gas, high frequency plasma is generated, The surface is treated with ozone by converting the oxygen in it into ozone.

このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても強固に貼り合わせることができる。   In this way, if the surfaces subjected to the surface activation treatment are used as the bonding surfaces, for example, the substrate is brought into close contact at room temperature under reduced pressure or normal pressure, the substrates can be firmly bonded without performing high temperature treatment.

なお、このシリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理する熱処理工程を行うことができる。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
In addition, after bonding this silicon substrate and a transparent insulating substrate, the heat processing process of heat-processing this bonded substrate at 100-300 degreeC can be performed.
Thus, after bonding a silicon substrate and a transparent insulating substrate, the bonded substrate is heat-treated at 100 to 300 ° C., thereby increasing the bonding strength between the silicon substrate and the transparent insulating substrate. it can. In addition, if the heat treatment is performed at such a low temperature, there is little risk of occurrence of thermal strain, cracking, peeling, or the like due to the difference in thermal expansion coefficient due to the different materials. Increasing the bonding strength can reduce the occurrence of defects in the peeling process.

次に、シリコン基板20をイオン注入層21にて離間させ、シリコン基板20を薄膜化する剥離工程を行い、図1(f)に示すように、シリコン薄膜31を形成する(工程1−f)。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。
Next, the silicon substrate 20 is separated by the ion-implanted layer 21, and a peeling step for thinning the silicon substrate 20 is performed to form a silicon thin film 31 as shown in FIG. 1 (f) (step 1-f). .
The separation (peeling, thinning) of the silicon substrate can be performed, for example, by applying a mechanical external force.

次に、図1(g)に示したように、透明絶縁性基板10の第二主表面12を、リソグラフィー法により凹凸パターンを形成する(工程1−g)。
本発明の凹凸パターン形成には、公知のリソグラフィー法を採用して行うことができる。
Next, as shown in FIG. 1G, an uneven pattern is formed on the second main surface 12 of the transparent insulating substrate 10 by a lithography method (step 1-g).
The concavo-convex pattern of the present invention can be formed by employing a known lithography method.

例えば、透明絶縁性基板10の第二主表面12上にスピンコーティング等の手法で膜厚が0.1〜2.0μmとなるようにレジスト材料を塗布し、これをホットプレート上で60〜150℃、1〜10分間、好ましくは80〜140℃、1〜5分間プリベークしてフォトレジスト膜を形成する。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、遠紫外線、エキシマレーザー、X線等の高エネルギー線又は電子線を例えば露光量1〜200mJ/cm2、好ましくは10〜100mJ/cm2となるように照射する。
次に、ホットプレート上で、60〜150℃、1〜5分間、好ましくは80〜140℃、1〜3分間ポストエクスポージャーベーク(PEB)する。更に、0.1〜5質量%、好ましくは2〜3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)等のアルカリ水溶液の現像液を用い、0.1〜3分間、好ましくは0.5〜2分間、浸漬(dip)法、パドル(puddle)法、スプレー(spray)法等の常法により現像して、透明絶縁性基板10の第二主表面12上に目的のパターンが形成される。
次に、パターンが形成されたレジスト下層膜をマスクとしてCF4/CHF3系ガス等でエッチングすることで、第二主表面12に目的の凹凸パターンが形成される。
なお、上記工程1−gのフォトリソグラフィーによる凹凸パターンの形成を、工程1−e〜1−fの前に行うことも可能である。この場合には、シリコン薄膜形成前であるためリソグラフィー工程によるシリコン薄膜への影響がない。
For example, a resist material is applied on the second main surface 12 of the transparent insulating substrate 10 by a technique such as spin coating so that the film thickness becomes 0.1 to 2.0 μm, and this is applied on a hot plate for 60 to 150. A photoresist film is formed by pre-baking at a temperature of 1 to 10 minutes, preferably 80 to 140 ° C. for 1 to 5 minutes.
Next, a mask for forming a target pattern is placed over the photoresist film, and high energy rays such as deep ultraviolet rays, excimer laser, and X-rays or electron beams are applied, for example, in an exposure amount of 1 to 200 mJ / cm 2 , preferably Is irradiated so as to be 10 to 100 mJ / cm 2 .
Next, post exposure baking (PEB) is performed on a hot plate at 60 to 150 ° C. for 1 to 5 minutes, preferably 80 to 140 ° C. for 1 to 3 minutes. Further, 0.1 to 5% by mass, preferably 2 to 3% by mass of an aqueous developer solution such as tetramethylammonium hydroxide (TMAH) is used for 0.1 to 3 minutes, preferably 0.5 to 2%. The target pattern is formed on the second main surface 12 of the transparent insulating substrate 10 by developing by a conventional method such as a dip method, a paddle method, or a spray method for a minute.
Next, a desired uneven pattern is formed on the second main surface 12 by etching with a CF 4 / CHF 3 gas or the like using the resist underlayer film on which the pattern is formed as a mask.
It is also possible to form the concavo-convex pattern by photolithography in step 1-g before steps 1-e to 1-f. In this case, since the silicon thin film is not formed, there is no influence on the silicon thin film by the lithography process.

このように、認識装置により認識容易にする方法として、従来のリソグラフィー法を利用できるため、コストがかからず、新たな手順が不要であり、またパーティクルの発生を抑制できる。
さらに、リソグラフィーにより、規則正しい凹凸パターンを形成できるので、図5に示すような透過光の散乱が起こり、さらに回折もおこり、双方の効果により効率的に透過率を下げることができる。
As described above, since a conventional lithography method can be used as a method for facilitating recognition by the recognition apparatus, it is not expensive, no new procedure is required, and generation of particles can be suppressed.
Further, since a regular uneven pattern can be formed by lithography, scattering of transmitted light as shown in FIG. 5 occurs, and further diffraction occurs, and the transmittance can be efficiently lowered by both effects.

これらによって、透明絶縁性基板10の主表面に対する垂直方向(すなわち、基板の厚さ方向)での250〜800nmの波長域の光の平均透過率(以下、垂直平均透過率と呼ぶことがある)が10%以下になるようにすることが好ましく、5%以下とすることが特に好ましい。このような垂直平均透過率とするためには、予め、どのような凹凸パターンで上記の垂直平均透過率となるかを実験的に求めておくなどして、その条件の凹凸パターンとなるようにリソグラフィー工程を行えばよい。   As a result, the average transmittance of light in the wavelength region of 250 to 800 nm in the direction perpendicular to the main surface of the transparent insulating substrate 10 (that is, the thickness direction of the substrate) (hereinafter sometimes referred to as the vertical average transmittance). Is preferably 10% or less, and particularly preferably 5% or less. In order to obtain such a vertical average transmittance, by experimentally determining in advance what kind of concave / convex pattern the above-mentioned vertical average transmittance is obtained, so that the concave / convex pattern of the condition is obtained. A lithography process may be performed.

また、凹凸パターンの周期は0.2〜3μmとすることができる。この周期は、光センサーによる透過光の周期によって、効果的に透過率を低く抑えることができる凹凸パターンの周期に適宜変更することができる。
なお、第二主表面12の凹凸パターンの形状については、図3(a)のような円状のものや、図3(b)のような線状のものが例示されるが、どちらであっても所望の透過率まで低く抑えることができる。
The period of the concavo-convex pattern can be set to 0.2 to 3 μm. This period can be appropriately changed to the period of the concavo-convex pattern that can effectively reduce the transmittance according to the period of transmitted light by the optical sensor.
The shape of the concave / convex pattern on the second main surface 12 is exemplified by a circular shape as shown in FIG. 3 (a) or a linear shape as shown in FIG. 3 (b). However, the transmittance can be kept down to the desired transmittance.

以上のような工程を経て、透明絶縁性基板10の第一主表面11上にシリコン薄膜31を有するSOI基板30を製造することができる。
なお、別個の基板に対する処理である、上記工程1−a〜1−bと、工程1−c〜1−dとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
Through the steps described above, the SOI substrate 30 having the silicon thin film 31 on the first main surface 11 of the transparent insulating substrate 10 can be manufactured.
Note that the steps 1-a to 1-b and the steps 1-c to 1-d, which are treatments for separate substrates, may of course be reversed in order or performed in parallel.

このように、工程1−a〜1−gを経ることにより、裏面に凹凸パターンのある、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板を製造する。そして、本発明では、工程1−gの透明絶縁性基板を認識装置により認識容易にする方法として、従来のリソグラフィー法によることが可能であるため新たな装置や手順は不要であり、コストを比較的低くすることができる。また、リソグラフィー法による凹凸パターン形成であるため、金属不純物やパーティクルの発生を抑制することができる。その結果、発塵等が防止され、基板認識装置にとって認識容易な透明SOI基板を製造することができる。   In this way, by performing steps 1-a to 1-g, an SOI substrate in which a silicon thin film is formed on a transparent insulating substrate having an uneven pattern on the back surface is manufactured. In the present invention, as a method for facilitating the recognition of the transparent insulating substrate in step 1-g by the recognition device, a conventional lithography method can be used, so no new device or procedure is required, and the costs are compared. Can be lowered. In addition, since the concavo-convex pattern is formed by lithography, generation of metal impurities and particles can be suppressed. As a result, it is possible to manufacture a transparent SOI substrate that prevents dust generation and the like and is easily recognized by the substrate recognition apparatus.

以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples of the present invention, but the present invention is not limited thereto.

(実施例1)
以下のように、図1に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
Example 1
In the following manner, 30 transparent SOI substrates were manufactured according to the SOI substrate manufacturing method by the bonding method as shown in FIG.

まず、合成石英インゴットから切り出したままの直径150mmの合成石英基板10を準備した(工程1−a)。
次に、合成石英基板10の両面を研磨加工した(工程1−b)。両主表面の平坦度はRMS値で0.6nmとした。
First, a synthetic quartz substrate 10 having a diameter of 150 mm that was cut out from a synthetic quartz ingot was prepared (step 1-a).
Next, both surfaces of the synthetic quartz substrate 10 were polished (step 1-b). The flatness of both main surfaces was an RMS value of 0.6 nm.

次に、シリコン基板20として、鏡面研磨された直径150mmの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した(工程1−c)。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(工程1−d)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm、注入深さは0.3μmである。
Next, a mirror-polished single crystal silicon substrate having a diameter of 150 mm was prepared as the silicon substrate 20. A silicon oxide film layer having a thickness of 100 nm was formed on the surface of the silicon substrate by thermal oxidation (step 1-c).
Next, hydrogen ions are implanted into the silicon substrate 20 through the formed silicon oxide film layer to form a microbubble layer (ion implantation layer) 21 parallel to the surface at an average ion depth (step 1-). d). The ion implantation conditions are an implantation energy of 35 keV, an implantation dose of 9 × 10 16 / cm 2 , and an implantation depth of 0.3 μm.

次に、プラズマ処理装置中にイオン注入したシリコン基板20を載置し、プラズマ用ガスとして窒素を導入した後、2Torr(270Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理をイオン注入した面に10秒行った。このようにして、シリコン基板20のイオン注入面22に表面活性化処理を施した。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
Next, after placing the silicon substrate 20 ion-implanted in the plasma processing apparatus and introducing nitrogen as a plasma gas, parallel plate electrodes having a high frequency of 13.56 MHz and a diameter of 300 mm under a reduced pressure of 2 Torr (270 Pa). A high-frequency plasma treatment was performed for 10 seconds on the ion-implanted surface by applying a high-frequency power of 50 W in between. In this way, the surface activation treatment was performed on the ion implantation surface 22 of the silicon substrate 20.
On the other hand, the synthetic quartz substrate 10 is placed in a plasma processing apparatus, nitrogen gas is introduced as a plasma gas between narrow electrodes, and then a high frequency is applied between the electrodes to generate plasma, thereby causing high frequency plasma processing. For 10 seconds. In this way, the surface activation treatment was also applied to the first main surface 11 of the synthetic quartz substrate 10.

以上のようにして表面活性化処理を行ったシリコン基板20と合成石英基板10を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した(工程1−e)。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
After the silicon substrate 20 and the synthetic quartz substrate 10 that have been subjected to the surface activation treatment as described above are brought into close contact with each other at the room temperature with the surface that has undergone the surface activation treatment as a bonding surface, the back surfaces of both substrates are disposed in the thickness direction. (Step 1-e).
Next, in order to increase the bonding strength, the substrate on which the silicon substrate 20 and the synthetic quartz substrate 10 were bonded was heat-treated at 300 ° C. for 30 minutes.

次に、シリコン基板20のイオン注入層21に外部衝撃を付与し、イオン注入層21にて順次離間させ、シリコン薄膜31を形成した(工程1−f)。   Next, an external impact was applied to the ion implantation layer 21 of the silicon substrate 20, and the silicon thin film 31 was formed by sequentially separating the ion implantation layer 21 (step 1-f).

次に、リソグラフィー法を用いて、以下のような条件で合成石英基板10の第二主表面12に凹凸パターンを形成した(工程1−g)。
まず、合成石英基板10の裏面12にスピンコーティングの手法で膜厚が1.5μmとなるようにレジスト材料を塗布し、これをホットプレート上で100℃、5分間プリベークしてフォトレジスト膜を形成した。
次に、目的のパターンを形成するためのマスクを上記のフォトレジスト膜上にかざし、X線を露光量100mJ/cm2となるように照射した。
次に、ホットプレート上で、100℃、3分間ポストエクスポージャーベーク(PEB)した。更に、3質量%のテトラメチルアンモニウムヒドロキシド(TMAH)の現像液を用い、2分間スプレー(spray)法により現像して、基板上に目的のパターンが形成された。
次に、パターンが形成されたレジスト膜をマスクとして、ドライエッチング装置を用い、CF4/CHF3系ガスでチャンバー圧力基板を40.0Pa、時間を60secでエッチングした。
このときの凹凸パターンは、周期0.8μmの線状パターンであり、この場合波長850nmの透過光の直線透過率は5%以下であった。この直線透過率の数字は、予め、シリコン薄膜を形成していない合成石英基板を両面研磨し、上記の凹凸パターンを形成したものを使用して、波長850nmの透過光の直線透過率を測定したものである(図2参照)。
Next, a concavo-convex pattern was formed on the second main surface 12 of the synthetic quartz substrate 10 using the lithography method under the following conditions (step 1-g).
First, a resist material is applied to the back surface 12 of the synthetic quartz substrate 10 by spin coating so that the film thickness becomes 1.5 μm, and this is prebaked on a hot plate at 100 ° C. for 5 minutes to form a photoresist film. did.
Next, a mask for forming a target pattern was placed over the photoresist film, and X-rays were irradiated so that the exposure amount was 100 mJ / cm 2 .
Next, post-exposure baking (PEB) was performed on a hot plate at 100 ° C. for 3 minutes. Further, using a developer of 3% by mass of tetramethylammonium hydroxide (TMAH), development was carried out by a spray method for 2 minutes to form a desired pattern on the substrate.
Next, using the resist film on which the pattern was formed as a mask, the chamber pressure substrate was etched with CF 4 / CHF 3 -based gas at 40.0 Pa for 60 seconds using a dry etching apparatus.
The uneven pattern at this time was a linear pattern with a period of 0.8 μm, and in this case, the linear transmittance of transmitted light having a wavelength of 850 nm was 5% or less. This linear transmittance figure was obtained by measuring the linear transmittance of transmitted light with a wavelength of 850 nm using a synthetic quartz substrate on which a silicon thin film was not formed in advance and both surfaces were polished and the above-described uneven pattern was formed. (See FIG. 2).

このようにして、合成石英基板10の第一主表面11上にシリコン薄膜31を有し、第二主表面12に凹凸パターンが形成された透明SOI基板30を製造した。この透明SOI基板30を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
In this way, a transparent SOI substrate 30 having the silicon thin film 31 on the first main surface 11 of the synthetic quartz substrate 10 and the uneven pattern formed on the second main surface 12 was manufactured. When the transparent SOI substrate 30 was subjected to a recognition experiment using a substrate recognition apparatus provided in the device manufacturing apparatus, all the substrates were correctly recognized.
Further, the crystallinity of the silicon thin film 31 was sufficiently good. Further, dust generation of the entire transparent SOI substrate 30 was at the same level as that of a normal silicon mirror wafer.

(実施例2)
実施例1と同様に、但し、工程1−gのリソグラフィー工程において、周期0.8μmの円状パターンを形成し、透明SOI基板を30枚製造した。
この場合でも、波長850nmの透過光の直線透過率は上記と同様の方法で測定すると、5%以下であった(図2参照)。
(Example 2)
As in Example 1, except that in the lithography process of Step 1-g, a circular pattern with a period of 0.8 μm was formed, and 30 transparent SOI substrates were manufactured.
Even in this case, the linear transmittance of transmitted light having a wavelength of 850 nm was 5% or less when measured by the same method as described above (see FIG. 2).

このようにして、合成石英基板10の第一主表面11上にシリコン薄膜31を有し、第二主表面12に凹凸パターンを形成した透明SOI基板30を製造した。この透明SOI基板30を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
In this way, a transparent SOI substrate 30 having the silicon thin film 31 on the first main surface 11 of the synthetic quartz substrate 10 and having a concavo-convex pattern formed on the second main surface 12 was manufactured. When the transparent SOI substrate 30 was subjected to a recognition experiment using a substrate recognition apparatus provided in the device manufacturing apparatus, all the substrates were correctly recognized.
Further, the crystallinity of the silicon thin film 31 was sufficiently good. Further, dust generation of the entire transparent SOI substrate 30 was at the same level as that of a normal silicon mirror wafer.

(比較例)
実施例1および実施例2の透過光の直線透過率の測定と同様に、ただし、凹凸パターンを形成していない合成石英基板を使用して、波長850nmの透過光の直線透過率を測定した場合90%以上であった(図2参照)。従って、このものは、基板認識装置を用いて認識実験を行ったところ、認識できなかった。
(Comparative example)
Similar to the measurement of the linear transmittance of the transmitted light in Example 1 and Example 2, except that the linear transmittance of the transmitted light having a wavelength of 850 nm was measured using a synthetic quartz substrate on which no concavo-convex pattern was formed. It was 90% or more (see FIG. 2). Therefore, this was not recognized when a recognition experiment was performed using the substrate recognition apparatus.

以上より、図2に示すように透過光の直線透過率を透明絶縁性基板の裏面にリソグラフィー法により凹凸パターンを形成することで、凹凸パターン形成前(90%以上)に比べ、形成後は5%以下となった。そのため、基板認識装置により認識容易な透明絶縁性基板を製造できる。   As described above, as shown in FIG. 2, by forming a concavo-convex pattern on the back surface of the transparent insulating substrate by using a lithography method, the linear transmittance of transmitted light is 5 after formation compared to before formation of the concavo-convex pattern (90% or more). % Or less. Therefore, a transparent insulating substrate that can be easily recognized by the substrate recognition device can be manufactured.

尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

本発明に係るSOI基板の製造方法の一例を示すフロー図である。It is a flowchart which shows an example of the manufacturing method of the SOI substrate which concerns on this invention. 凹凸パターン形成前の透明絶縁性基板と、円状および線状パターンを形成した後の透明絶縁性基板の直線透過率測定結果である。It is a linear transmittance | permeability measurement result of the transparent insulation board | substrate before uneven | corrugated pattern formation, and the transparent insulation board | substrate after forming a circular and linear pattern. 本発明の凹凸パターンの形状の例を表す図である。It is a figure showing the example of the shape of the uneven | corrugated pattern of this invention. 光センサーを用いた基板認識の概要図である。It is a schematic diagram of substrate recognition using an optical sensor. 凹凸パターンによる光散乱の概要図である。It is a schematic diagram of the light scattering by an uneven | corrugated pattern.

符号の説明Explanation of symbols

10…透明絶縁性基板、
11…第一主表面、 12…第二主表面、
20…シリコン基板、
21…イオン注入層、 22…イオン注入面、
30…透明SOI基板、 31…シリコン薄膜。
10 ... Transparent insulating substrate,
11 ... 1st main surface, 12 ... 2nd main surface,
20 ... silicon substrate,
21 ... Ion implantation layer, 22 ... Ion implantation surface,
30 ... Transparent SOI substrate 31 ... Silicon thin film.

Claims (5)

透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面に凹凸を形成されたSOI基板を製造する方法であって、少なくとも、
透明絶縁性基板を準備する工程と、
前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、
前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程と
を含むSOI基板の製造方法において、
前記透明絶縁性基板の第二主表面をリソグラフィー法を用いて凹凸パターンを形成する工程とを有し、
前記リソグラフィー工程を、少なくともレジスト塗布工程と、露光工程と、現像工程と、エッチング工程とにより前記第二主表面に凹凸パターンを形成するものとし、
前記リソグラフィー工程により前記第二主表面に凹凸パターンを形成することで、前記透明絶縁性基板の主表面に対する垂直方向での250〜850nmの波長域の光の平均透過率が10%以下となるようにし、
前記第二主表面に形成される凹凸パターンの周期を、0.2〜3μmとし、
前記凹凸パターンを円状又は線状のパターンとすることを特徴とするSOI基板の製造方法。
A silicon thin film is formed on the first main surface which is one main surface of the transparent insulating substrate, and irregularities are formed on the second main surface which is the main surface opposite to the first main surface of the transparent insulating substrate. A method of manufacturing an SOI substrate formed with:
Preparing a transparent insulating substrate;
Mirror-treating at least the first main surface of the transparent insulating substrate;
Forming a silicon thin film on the first main surface of the transparent insulating substrate,
Forming a concavo-convex pattern on the second main surface of the transparent insulating substrate using a lithography method,
The lithography process is to form a concavo-convex pattern on the second main surface by at least a resist coating process, an exposure process, a development process, and an etching process,
By forming a concavo-convex pattern on the second main surface by the lithography process, the average transmittance of light in the wavelength region of 250 to 850 nm in the direction perpendicular to the main surface of the transparent insulating substrate is 10% or less. to,
The period of the concavo-convex pattern formed on the second main surface is 0.2 to 3 μm,
A method for manufacturing an SOI substrate, wherein the uneven pattern is a circular or linear pattern .
前記リソグラフィー工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことを特徴とする請求項に記載のSOI基板の製造方法。 The method for manufacturing an SOI substrate according to claim 1 , wherein the lithography process is performed at least after the silicon thin film forming process. 前記リソグラフィー工程を、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことを特徴とする請求項に記載のSOI基板の製造方法。 2. The method for manufacturing an SOI substrate according to claim 1 , wherein the lithography step is performed after the step of preparing the transparent insulating substrate and before the step of forming the silicon thin film. 前記シリコン薄膜の形成を、少なくとも、
シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことを特徴とする請求項1ないし請求項のいずれか一項に記載のSOI基板の製造方法。
Forming the silicon thin film, at least,
A silicon substrate or a silicon substrate with an oxide film formed on the surface is implanted with hydrogen ions or rare gas ions or both from the surface to form an ion implantation layer.
The silicon substrate or the surface of the silicon substrate on which the oxide film is formed and the ion-implanted surface of the silicon substrate and the first main surface of the transparent insulating substrate are adhered and bonded together,
The silicon substrate or the silicon substrate having an oxide film formed on the surface thereof is peeled and thinned with the ion implantation layer as a boundary, and a silicon thin film is formed on the first main surface of the transparent insulating substrate. The method for manufacturing an SOI substrate according to any one of claims 1 to 3 .
前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項1ないし請求項のいずれか一項に記載のSOI基板の製造方法。

The transparent insulating substrate, a quartz substrate, a glass substrate, an SOI substrate manufacturing method according to any one of claims 1 to 4, characterized in that either a sapphire substrate.

JP2008094542A 2008-04-01 2008-04-01 Manufacturing method of SOI substrate Active JP5368001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094542A JP5368001B2 (en) 2008-04-01 2008-04-01 Manufacturing method of SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094542A JP5368001B2 (en) 2008-04-01 2008-04-01 Manufacturing method of SOI substrate

Publications (2)

Publication Number Publication Date
JP2009246321A JP2009246321A (en) 2009-10-22
JP5368001B2 true JP5368001B2 (en) 2013-12-18

Family

ID=41307865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094542A Active JP5368001B2 (en) 2008-04-01 2008-04-01 Manufacturing method of SOI substrate

Country Status (1)

Country Link
JP (1) JP5368001B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2916346B1 (en) 2013-07-18 2017-05-24 NGK Insulators, Ltd. Handle substrate for composite substrate for semiconductor
JP7528881B2 (en) 2021-07-08 2024-08-06 株式会社Sumco Manufacturing method of bonded wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01177015A (en) * 1987-12-29 1989-07-13 Sharp Corp Liquid crystal display device and production thereof
JPH0389323A (en) * 1989-09-01 1991-04-15 Matsushita Electron Corp Image display device
JPH1027769A (en) * 1996-07-10 1998-01-27 Toshiba Corp Semiconductor chip and manufacture thereof
JP4714423B2 (en) * 2004-01-06 2011-06-29 Okiセミコンダクタ株式会社 Semiconductor wafer and manufacturing method thereof
JP2006210898A (en) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Process for producing soi wafer, and soi wafer

Also Published As

Publication number Publication date
JP2009246321A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
EP1983575B1 (en) Method for manufacturing bonded substrate
JP5274859B2 (en) Manufacturing method of bonded substrate
US20070105025A1 (en) Mask, mask blank, and methods of producing these
JP5336101B2 (en) Manufacturing method of SOI substrate
JP5433567B2 (en) Manufacturing method of SOI substrate
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
US20120015497A1 (en) Preparing a Surface of a Sapphire Substrate for Fabricating Heterostructures
JP2008300571A (en) Manufacturing method of soi wafer
JPH10223497A (en) Manufacture of laminated substrate
JP2011103409A (en) Wafer laminating method
US9378999B2 (en) Method for manufacturing SOI wafer
JP5368001B2 (en) Manufacturing method of SOI substrate
KR102095383B1 (en) Method for manufacturing bonded wafer
JP5368002B2 (en) Manufacturing method of SOI substrate
JP2009147104A (en) Method of recycling used semiconductor or substrate
KR100738460B1 (en) Method of fabricating nano SOI wafer
JPH09293845A (en) Soi water and manufacture thereof
JP5368000B2 (en) Manufacturing method of SOI substrate
JP2004235478A (en) Stacked soi substrate and its manufacturing method
JP6136786B2 (en) Manufacturing method of bonded wafer
JP2003298030A (en) Pasted board and its manufacturing method
JP3951814B2 (en) Manufacturing method of SOI substrate
JP2004071939A (en) Semiconductor device and its manufacturing method
JP2014160701A (en) Soi substrate manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150