JP2004235251A - Laminated substrate and its manufacturing method - Google Patents

Laminated substrate and its manufacturing method Download PDF

Info

Publication number
JP2004235251A
JP2004235251A JP2003019387A JP2003019387A JP2004235251A JP 2004235251 A JP2004235251 A JP 2004235251A JP 2003019387 A JP2003019387 A JP 2003019387A JP 2003019387 A JP2003019387 A JP 2003019387A JP 2004235251 A JP2004235251 A JP 2004235251A
Authority
JP
Japan
Prior art keywords
wafer
notch
outer peripheral
active layer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003019387A
Other languages
Japanese (ja)
Other versions
JP4232148B2 (en
Inventor
Shuhei Tsuda
修平 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003019387A priority Critical patent/JP4232148B2/en
Publication of JP2004235251A publication Critical patent/JP2004235251A/en
Application granted granted Critical
Publication of JP4232148B2 publication Critical patent/JP4232148B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated substrate that can be expanded in device forming area, can be shortened in outer periphery grinding time, and can prolong the service life of an outer periphery grinding wheel, and to provide a method of manufacturing the substrate. <P>SOLUTION: An orientation flat OF is formed in a notch forming section for a notch n by grinding the outer periphery of a wafer 10 for active layer except the notch forming section. Therefore, the outer periphery of the wafer 10 can be ground by separately setting the widths of the notch forming section and the other section in a terrace section. Consequently, the device forming area of the wafer 10 is expanded and the outer periphery grinding time becomes shorter as compared with the conventional outer periphery grinding practice in which the outer periphery of the wafer 10 is ground to a broader width until the wafer 10 becomes circular form. In addition, the whole area of the outer peripheral section of the wafer 10 can be ground by using one outer periphery grinding wheel. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、貼り合わせ基板およびその製造方法、詳しくは表面シリコン層と、これを支持する支持基板用ウェーハとを貼り合わせた貼り合わせ基板におけるオリエンテーションフラット部またはノッチ部における表面シリコン層の加工技術に関する。
【0002】
【従来の技術】
2枚のシリコンウェーハを貼り合わせた貼り合わせ基板の一種として、貼り合わせSOI(Silicon on Insulator)基板が知られている。これは、表面にデバイスが形成されるSOI層(表面シリコン層)と、これを裏側から支持する支持基板用ウェーハとの間に、厚さ数μmの埋め込み酸化膜(シリコン酸化膜)が埋め込まれた貼り合わせSOI基板である。
【0003】
図4および図5を参照して従来の貼り合わせSOI基板の製造方法を説明する。図4は、従来手段に係る貼り合わせ基板の製造方法を示すフローシートである。図5(a)は、従来手段に係る貼り合わせ基板の平面図である。図5(b)は、従来手段に係る他の貼り合わせ基板の平面図である。図5(c)は、従来手段に係るさらに別の貼り合わせ基板の平面図である。
まず、CZ法により引き上げられた単結晶シリコンインゴットに、ブロック切断、ノッチ加工、スライスを施してシリコンウェーハを形成し、さらに得られたウェーハを面取りし、ラッピング、研磨して、鏡面に仕上げられた2枚のノッチn付きのシリコンウェーハ101,102を用意する(図4(a))。このうち、活性層用ウェーハ101には、熱酸化処理により、その露出面の全体に絶縁性のシリコン酸化膜101aを形成しておく。
【0004】
次いで、それぞれのノッチnを位置合わせ用のガイドにして、活性層用ウェーハ101と、支持基板用ウェーハ102とを常温で重ね合わせ、貼り合わせウェーハ103を作製する。これにより、2枚のウェーハ101,102の間に埋め込み酸化膜101bが現出される。その後、この貼り合わせウェーハ103に所定の貼り合わせ熱処理を施す(図4(b))。これにより、貼り合わせウェーハ103の露出面全体にシリコン酸化膜103aが形成される。
【0005】
次に、面取りされた両ウェーハ101,102の外周部形状に起因した貼り合わせ不良部分を除去するため、活性層用ウェーハ101の外周部が研削される(図4(c))。この外周研削は、貼り合わせ界面に達しない程度に止められる。その結果、活性層用ウェーハ101の外周部に若干量の削り残し部101cが現出する。
続いて、貼り合わせウェーハ103が、KOHなどのアルカリ性エッチング液と接触し、その削り残し部101cが溶かされる(図4(d))。この結果、支持基板用ウェーハ102の外周部上の、埋め込み酸化膜101bの外周部が露出される。この露出領域をテラス部という。
次に、活性層用ウェーハ101を表面研削し、さらに表面研磨することで、薄いSOI層101Aがその裏面側から支持基板用ウェーハ102により支持された貼り合わせSOI基板が作製される(図4(e))。
【0006】
ところで、貼り合わされる活性層用ウェーハ101の外周部と、支持基板用ウェーハ102の外周部とには、あらかじめ結晶方位の検出および位置合わせを容易にするノッチnがそれぞれ形成されている。
外周研削時には、活性層用ウェーハ101に対して、ノッチnの形成部を除去した小径な真円形状の加工が施される(図5(a))。このように真円形状に加工するのは、以下の問題を解消するためである。すなわち、(1) 仮に加工前と同じノッチ形状に外周研削すると(図5(b))、外周研削用砥石とは別個に小径なノッチ専用の研削用砥石が必要になる。(2) しかも、貼り合わせSOI基板の製造工程数が増加する。(3) さらには、小径で強度が小さいノッチ専用研削砥石を高速度で回転しなければならず、砥石が破損しやすい。これは、ノッチnの形成部の研削速度をウェーハ外周部の他の部分のそれに合わせるためである。(4) 外周研削用砥石では、通常のウェーハ外周部とノッチnの形成部との境界部分が鋭角化しやすく、そのため活性層用ウェーハ101のデバイス形成面側が欠けやすい。
【0007】
【発明が解決しようとする課題】
しかしながら、前記従来の貼り合わせSOI基板の製造方法にあっては、このように活性層用ウェーハ101と支持基板用ウェーハ102との貼り合わせが、ノッチ付ウェーハ同士の場合、外周研削時に除去されるテラス部の幅(除去幅)はd1になる(図5(a))。そのため、このテラス部の幅d1は、活性層用ウェーハ101と支持基板用ウェーハ102とを、それぞれオリフラ付ウェーハとした場合のテラス部の幅d2よりも長くなる(図5(c))。その結果、活性層用ウェーハ101のデバイス形成面積が減少していた。しかも、活性層用ウェーハ101の外周研削により除去される範囲が大きくなることから、その加工時間が長くなるとももに、外周研削用砥石の磨耗も早まるという別の問題も発生していた。
テラス部の幅とは、貼り合わせウェーハ103を平面視したとき、除去後の表面シリコン層101Aの外周面の接線と直交する線上において、除去前の活性層用ウェーハ101の外周縁から、除去後のSOI層101Aの外周縁までの長さである。
【0008】
【発明の目的】
そこで、この発明は、活性層用ウェーハのデバイス形成面積の拡大が図れ、しかも、外周研削の加工時間を短縮することができ、さらには研削用砥石の寿命も長くすることができる貼り合わせ基板およびその製造方法を提供することを、その目的としている。
【0009】
【課題を解決するための手段】
請求項1に記載の発明は、活性層用ウェーハと、外周部の一部分にノッチが形成された支持基板用ウェーハとを貼り合わせ、この貼り合わせによって得られた貼り合わせウェーハの活性層用ウェーハの外周部の貼り合わせ不良部分を除去するとともに、前記活性層用ウェーハを減厚して表面シリコン層とした貼り合わせ基板において、前記表面シリコン層の外周部のうち、前記ノッチと合致する周方向の位置に、前記ノッチの切欠角度より大きな切欠角度を有する位置合わせ用切欠部が形成された貼り合わせ基板である。
活性層用ウェーハおよび支持基板用ウェーハには、例えばシリコンウェーハを採用することができる。
貼り合わせ基板としては、例えば表面シリコン層と支持基板用ウェーハとの間に埋め込み酸化膜が形成された貼り合わせSOI基板を採用することができる。その他、表面シリコン層と支持基板用ウェーハとを、直接、貼り合わせた基板でもよい。表面シリコン層としては、例えば貼り合わせSOI基板のSOI層が挙げられる。
【0010】
表面シリコン層の厚さは限定されない。例えば厚膜の表面シリコン層では20〜50μm、好ましくは30μm以下である。また、薄膜の表面シリコン層では1〜20μmである。
位置合わせ用切欠部とは、活性層用ウェーハに対する各種の位置合わせ(例えば、貼り合わせ時の支持基板用ウェーハに対する位置合わせ)を容易にするため、活性層用ウェーハの外周部の一部に形成された位置合わせガイド用の切欠部である。その他、位置合わせ用切欠部は、結晶方位および伝導型の判別などにも使用することができる。
位置合わせ用切欠部の切欠角度は限定されない。要は、ノッチの切欠角度より大きな角度であればよい。位置合わせ用切欠部の形状としては、例えば鋭角または鈍角なV字形状が挙げられる。また、円弧形状などでもよい。ここで、V字形状を有するノッチの切欠角度とは、V字の中心角である。また、円弧形状を有するノッチの切欠角度とは、円弧の始点と中間点とを結ぶ線分と、円弧の中間点と終点とを結ぶ線分との開き角度である。ただし、その最大角度は180度が好ましい。切欠角度が180度で、位置合わせ用切欠部がオリエンテーションフラット形状となる。
位置合わせ用切欠部の形成数は限定されない。1つでも複数でもよい。
支持基板用ウェーハの外周部に形成されるノッチの大きさ、形成数なども限定されない。
【0011】
請求項2に記載の発明は、前記位置合わせ用切欠部の幅と、該位置合わせ用切欠部を除く、前記貼り合わせ不良部分の除去幅とが異なる請求項1に記載の貼り合わせ基板である。
例えば、貼り合わせ不良部分の除去幅を、位置合わせ用切欠部の幅より小さくする。これとは反対に、貼り合わせ不良部分の除去幅を、位置合わせ用切欠部の幅より長くしてもよい。
位置合わせ用切欠部の幅とは、活性層用ウェーハ側を上向きにして貼り合わせウェーハを平面視したとき、表面シリコン層の位置合わせ用切欠部の周壁と直交する線上において、切欠前の活性層用ウェーハの外周縁から、切欠後の位置合わせ用切欠部の外周縁までの長さをいう。
また、貼り合わせ不良部分の除去幅とは、活性層用ウェーハ側を上向きにして貼り合わせウェーハを平面視したとき、位置合わせ用切欠部を除く表面シリコン層の外周面の接線と直交する線上において、除去前の活性層用ウェーハの外周縁から除去後の表面シリコン層の外周縁までの長さである。
【0012】
請求項3に記載の発明は、外周部の一部分にノッチが形成された活性層用ウェーハと、外周部の一部分にノッチが形成された支持基板用ウェーハとを、それぞれのノッチのウェーハ周方向の位置を合致させて貼り合わせる貼り合わせ工程と、この貼り合わせにより作製された貼り合わせウェーハの貼り合わせ強度を増強し、該貼り合わせウェーハの露出面全域にシリコン酸化膜を形成する熱処理工程と、この貼り合わせ強度を増強した貼り合わせウェーハの活性層用ウェーハを減厚する減厚工程と、この貼り合わせ強度を増強した貼り合わせウェーハの活性層用ウェーハの外周部を除去する外周除去工程と、この外周部を除去した活性層用ウェーハのノッチ形成部に、前記活性層用ウェーハのノッチの角度より大きな角度を有する位置合わせ用切欠部を形成する切欠部形成工程とを備えた貼り合わせ基板の製造方法である。
【0013】
活性層用ウェーハおよび支持基板用ウェーハの貼り合わせは、例えば常温により両ウェーハを重ね合わせることで行われる。
熱処理工程における熱処理温度は800℃以上、例えば1100℃である。貼り合わせ熱処理の時間は、例えば2時間程度である。使用する熱酸化炉内の雰囲気ガスには酸素などが用いられる。
減厚工程の具体的な構成は限定されない。要は、活性層用ウェーハを薄膜の表面シリコン層に減厚することができればよい。例えば、エッチングにより活性層用ウェーハを減厚してもよい。または、表面研削と表面研磨とを順次施して活性層用ウェーハを減厚してもよい。さらには、研磨条件を適宜変更して表面研磨だけで減厚してもよい。
表面研削と表面研磨とによる減厚法において、活性層用ウェーハを表面研削する際には、例えば表面研削砥石による研削が行われる。表面研削の条件は、例えば、#300〜#2000のレジノイド研削砥石を使用し、ウェーハ残厚が10〜60μmになるまで表面研削する。
【0014】
また、表面研磨としては、例えば研磨装置の研磨ヘッドに表面研削された貼り合わせウェーハを装着し、研磨液中に遊離砥粒を含む研磨剤(スラリー)を供給しながら、表面シリコン層の研削面を研磨定盤上に展張された研磨布に押しつける方法が挙げられる。研磨装置は、枚葉式の研磨装置でも、バッチ式の研磨装置でもよい。さらにはワックスタイプの片面研磨装置でも、ワックスレスタイプの装置でもよい。
研磨布としては、例えばポリエステルフェルトにポリウレタンを含浸させた多孔性の不織布タイプ、発泡したウレタンのブロックをスライスした発泡性ウレタンタイプ、その他、ポリエステルフェルトにポリウレタンが含浸された基材の表面に発泡ポリウレタンを積層し、このポリウレタンの表層部分を除去して発泡層に開口部を形成したスエードタイプなどを採用することができる。
【0015】
外周除去工程の具体的な構成は限定されない。要は、活性層用ウェーハの外周部に存在する、支持基板用ウェーハとの貼り合わせ不良部分を除去することができればよい。貼り合わせ不良部分が存在すれば、その後の洗浄工程、研磨工程などにおいて、この不良部分が剥がれて飛散し、それが発塵源となり、表面シリコン層の表面(デバイス形成面)の汚染および損傷などの原因となる。
例えば、外周除去方法としては、活性層用ウェーハの外周部を表面側から研削する外周研削により活性層用ウェーハの外周部を除去することができる。さらには、エッチングにより活性層用ウェーハの外周部を除去してもよい。その他、外周研削と外周エッチングとを併用してもよい。
【0016】
このうち、外周研削と外周エッチングとを併用する外周除去工程における外周研削は、貼り合わせ界面、またはこの貼り合わせ界面付近、もしくはこの貼り合わせ界面を通過して支持基板用ウェーハに達するまで外周研削してもよい。例えば貼り合わせ界面付近までの外周研削の場合、外周研削後の活性層用ウェーハの外周部の残厚は10〜60μm程度である。
外周研削の条件は、例えば、#300〜#2000のレジノイド研削砥石を使用し、ウェーハ残厚が10〜60μmになるまで外周研削する。
また、この外周研削後に残った削り残し部分は、アルカリ性エッチング液を使用して外周エッチングすることができる。ここでいう外周エッチングとは、外周研削により発生した加工ダメージを含む活性層用ウェーハの外周部の削り残し部をアルカリ性エッチング液により除去する工程をいう。アルカリ性エッチング液としては、例えばKOH、NaOHなどを採用することができる。この外周エッチングを施すと、ウェーハ外周部の削り残し部分の領域に、貼り合わせ熱処理時に形成されたシリコン酸化膜の一部分(残存部)が断面髭形状に残る。このシリコン酸化膜の残存部は、例えばHF洗浄液によるHF洗浄などにより除去する。
減厚工程と外周除去工程との順序は、減厚工程を先に施し、その後に外周除去工程を施す場合と、その逆の順序で行う場合とがある。
【0017】
【作用】
請求項3および請求項4の貼り合わせ基板の製造方法によれば、ノッチ付きの支持基板用ウェーハに貼り合わされたノッチ付きの活性層用ウェーハを減厚するとともに、そのウェーハ外周部を外周除去する際、表面シリコン層のノッチ形成部に、ノッチに代わる位置合わせ用切欠部を形成するので、表面シリコン層は従来の略真円形状ではなく、位置合わせ用切欠部付きの形状を有するウェーハ(以下、位置合わせ切欠部付ウェーハ)となる。一方、支持基板用ウェーハの外周部には、貼り合わせ当時のノッチが形成されている。
このように、活性層用ウェーハの外周除去工程を、ノッチを位置合わせ用切欠部に変更する部分的な外周除去と、それ以外のウェーハ外周部の外周除去とに分けて施すことができるので、テラス部において、ノッチ形成部の幅と、それ以外のテラス部の除去幅とをそれぞれ個別に設定し、外周研削することができる。
【0018】
これにより、従来のようにノッチ形成部を研削領域に含めることで、ウェーハ外周部の除去幅(ウェーハ半径方向の加工長さ)が長くなる略真円形状の外周研削に比べて、活性層用ウェーハの外周除去の加工時間を短縮することができる。
このうち、請求項4の発明によれば、1種類の外周研削用砥石だけを使用して、活性層用ウェーハの外周部の全周を研削することができる。
また、請求項1の貼り合わせ基板によれば、表面シリコン層が位置合わせ用切欠部付ウェーハで、支持基板用ウェーハがノッチ付ウェーハであるため、従来の略真円形状の外周研削に比べて、活性層用ウェーハのデバイス形成面積を拡大することができる。
【0019】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。
図1は、この発明の一実施例に係る貼り合わせ基板の製造方法を示すフローシートである。図2は、この発明の一実施例に係る貼り合わせ基板の製造方法に使用される外周研削装置の縦断面図である。図3(a)は、この発明の一実施例に係る貼り合わせ基板の平面図である。図3(b)は、この発明の他の実施形態に係る貼り合わせ基板の平面図である。
図1に示すように、まずCZ法により単結晶シリコンインゴットを引き上げ、その後、この得られた単結晶シリコンインゴットに、ブロック切断、ノッチ加工、スライスを施し、さらに得られたウェーハに対して、面取り、鏡面研磨(ノッチを含む)などを施して、厚さ725μm、直径8インチの鏡面仕上げされたノッチn付きの活性層用ウェーハ10を用意する。単結晶シリコンインゴットは、FZ法により作製してもよい。ノッチ加工は、ブロック切断された短尺なインゴットの外周面の一部に、回転中のノッチ用研削砥石を押し付け、これをインゴットの長さ方向に移動させることで施される。
一方、この活性層用ウェーハ10と同じ製法により、鏡面仕上げされたノッチn付きの同じサイズの支持基板用ウェーハ20を用意する(図1(a))。このうち、活性層用ウェーハ10には、熱酸化炉を用いた熱酸化処理により、その露出面の全体に絶縁性のシリコン酸化膜10aを形成しておく。
【0020】
その後、それぞれのノッチnを位置合わせ用のガイドにして、両ウェーハ10,20の鏡面同士をクリーンルームの室温下で重ね合わせる(図1(b))。これにより、貼り合わせウェーハ30が形成される。この貼り合わせにより、活性層用ウェーハ10と支持基板用ウェーハ20との間に介在されたシリコン酸化膜10aの部分が埋め込み酸化膜10bとなる。
次に、この貼り合わせウェーハ30を、貼り合わせ用の熱酸化炉の石英反応管に挿入し、酸素ガス雰囲気で貼り合わせ熱処理する。貼り合わせ温度は1100℃,熱処理時間は2時間である(同じく図1(b))。これにより、貼り合わせウェーハ30の露出面全体がシリコン酸化膜30aにより覆われる。その結果、活性層用ウェーハ10の酸化膜は厚くなる。
【0021】
次いで、超音波照射によるボイド検査を行う。良品の貼り合わせウェーハ30については、面取りされた両ウェーハ10,20の外周部形状に起因した貼り合わせ不良部分を除去するため、活性層用ウェーハ10の外周部(ノッチnの形成部を除く)が、そのデバイス形成面側から#300〜#2000のレジノイド外周研削砥石を用いて外周研削される(図1(c))。外周研削装置としては、円錐台形状を有する外周研削用砥石40が用いられる(図2)。外周研削時、貼り合わせウェーハ30は活性層用ウェーハ10側の面を真空チャック41により真空吸着し、回転軸40aを中心にして回転している外周研削用砥石40により、活性層用ウェーハ10の外周部が切削される。
【0022】
貼り合わせ不良部分が存在すれば、その後の洗浄工程、研磨工程などにおいて、この不良部分が剥がれて飛散し、それが付着してSOI層の表面が汚染されたり、この付着した飛散物が、後工程のウェーハ加工時にSOI層の表面を傷つけるからである。この外周研削は、貼り合わせ界面に達しない深さに止められる。現出される活性層用ウェーハ10の外周部の削り残し部10cの厚さは、775μm程度である(8インチの場合)。また、削り残し部10cの幅D1は2mmである。これにより、ノッチnの形成部のうち、V字形状の外開き側の端部が除去される。レジノイド外周研削砥石の回転速度は5000〜8000rpm、活性層用ウェーハ10の回転速度は0.2〜1rpmである。
【0023】
続いて、同じ外周研削用のレジノイド外周研削砥石を利用し、この活性層用ウェーハ10のノッチnの形成部に、ノッチnを完全に除去する大きさでオリフラ(位置合わせ用切欠部)OFを形成する(図1(d),(d1))。このとき、例えばオリフラOFの最大幅D2は5mmである(図3(a))。すなわち、オリフラOFの最大幅D2は、削り残し部10cの幅D1(2mm)より3mm長い。また、オリフラOF’の形状を支持基板用ウェーハ20のノッチnの形状に似せた山形に形成してもよい(図3(b))。このオリフラ加工時におけるレジノイド外周研削砥石の回転速度は5000〜8000rpmである。
それから、この削り残し部10cが、アルカリエッチにより除去される(図1(e))。すなわち、貼り合わせウェーハ30が、KOHなどのアルカリ性エッチング液に浸漬され、その削り残し部10cが溶かされる。こうして、支持基板用ウェーハ20の外周部の領域、具体的には埋め込み酸化膜10bの外周部(テラス部)が露出される。
【0024】
次に、活性層用ウェーハ10がそのデバイス形成面側から#300〜#2000のレジノイド研削砥石を用いて表面研削し、減厚されたSOI層10Aを形成する(図1(f))。このとき、表面研削量は600〜700μm、加工により減厚されたSOI層10Aの厚さは20μm程度とする。図示しない枚葉式のポーラスセラミックスチャック上には、活性層用ウェーハ10を上方に向けた貼り合わせウェーハ30が真空保持され、この状態で回転している。一方、その上部には、平面研削用のレジノイド研削砥石が回転しており、一定速度で下降することによって、活性層用ウェーハ10を平面研削するようになっている。平面研削用のレジノイド研削砥石の回転速度は2000〜6000rpm、ポーラスセラミックスチャックの回転速度は10〜300rpmである。
【0025】
それから、このSOI層10Aの研削面に表面研磨が施される(同じく図1(f))。具体的には、図示しない枚葉式の研磨装置の研磨ヘッドの下面に表面研削された貼り合わせウェーハ30を活性層用ウェーハ10側を下方に向けて保持する。次いで、活性層用ウェーハ10の研削面を、所定流量で研磨剤(スラリー)を供給しながら、研磨定盤の上面に展張された研磨布に押し付け、表面研磨する。研磨布には、ロデール社製の軟質不織布パッド、Suba600(Asker硬度80°)が採用されている。このときの研磨量は10〜20μmである。その結果、SOI層10Aの外周部の一部分にオリフラOFが形成され、支持基板用ウェーハ20の外周部の一部分に、ノッチnが形成された貼り合わせSOI基板が作製される(図3(a))。
その後、得られた貼り合わせSOI基板は、洗浄され、ウェーハケースなどに梱包されてから、デバイスメーカに出荷される。
【0026】
このように、活性層用ウェーハ10の外周部のうち、ノッチnの形成部を除く部分に外周研削を施すとともに、ノッチnの形成部には、ノッチnを外周研削するよりも加工が容易なオリフラOFを形成するので、テラス部において、ノッチnの形成部のウェーハ半径方向の幅D2と、それ以外の幅D1とをそれぞれ別々に設定して外周研削することができる。よって、従来のようにテラス部の除去幅が長くなる略真円形状の外周研削を施したときに比べて、活性層用ウェーハ10のデバイス形成面積を拡大することができる。また、この活性層用ウェーハ10の外周研削の加工時間も短縮する。さらには、1個の外周研削用砥石だけを使用し、ノッチnの形成部を含めた活性層用ウェーハの外周部の全周を研削することができる。
【0027】
【発明の効果】
この発明の請求項1の貼り合わせ基板によれば、表面シリコン層が位置合わせ用切欠部付ウェーハで、支持基板用ウェーハがノッチ付ウェーハであるので、従来の略真円形状の外周研削に比べて、活性層用ウェーハのデバイス形成面積を拡大することができる。
【0028】
また、請求項3および請求項4の貼り合わせ基板の製造方法によれば、このように活性層用ウェーハの外周除去工程を、ノッチを位置合わせ用切欠部に変更する部分的な外周除去と、それ以外のウェーハ外周部の除去とに分けて施すことができるので、従来の略真円形状の外周研削に比べて、外周除去の加工時間を短縮することができる。
このうち、請求項4の発明によれば、1種類の外周研削用砥石だけを使用して、活性層用ウェーハの外周部の全周を研削することができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る貼り合わせ基板の製造方法を示すフローシートである。
【図2】この発明の一実施例に係る貼り合わせ基板の製造方法に使用される外周研削装置の縦断面図である。
【図3】(a)は、この発明の一実施例に係る貼り合わせ基板の平面図である。
(b)は、この発明の他の実施形態に係る貼り合わせ基板の平面図である。
【図4】従来手段に係る貼り合わせ基板の製造方法を示すフローシートである。
【図5】(a)は、従来手段に係る貼り合わせ基板の平面図である。
(b)は、従来手段に係る他の貼り合わせ基板の平面図である。
(c)は、従来手段に係るさらに別の貼り合わせ基板の平面図である。
【符号の説明】
10 活性層用ウェーハ、
10A SOI層(表面シリコン層)、
10a シリコン酸化膜、
20 支持基板用ウェーハ、
30 貼り合わせウェーハ、
n ノッチ、
OF オリエンテーションフラット(位置合わせ用切欠部)。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a bonded substrate and a method for manufacturing the same, and more particularly, to a technology for processing a surface silicon layer in an orientation flat portion or a notch portion in a bonded substrate obtained by bonding a surface silicon layer and a wafer for a supporting substrate that supports the surface silicon layer. .
[0002]
[Prior art]
2. Description of the Related Art A bonded SOI (Silicon on Insulator) substrate is known as one type of bonded substrate obtained by bonding two silicon wafers. This is because a buried oxide film (silicon oxide film) having a thickness of several μm is buried between an SOI layer (surface silicon layer) on which devices are formed on the surface and a supporting substrate wafer that supports the device from the back side. This is a bonded SOI substrate.
[0003]
A conventional method for manufacturing a bonded SOI substrate will be described with reference to FIGS. FIG. 4 is a flow sheet showing a method for manufacturing a bonded substrate according to a conventional means. FIG. 5A is a plan view of a bonded substrate according to a conventional means. FIG. 5B is a plan view of another bonded substrate according to the conventional means. FIG. 5C is a plan view of still another bonded substrate according to the conventional means.
First, a single crystal silicon ingot pulled up by the CZ method was subjected to block cutting, notch processing, and slicing to form a silicon wafer, and the obtained wafer was chamfered, wrapped, polished, and finished to a mirror surface. Two silicon wafers 101 and 102 with a notch n are prepared (FIG. 4A). The active layer wafer 101 has an insulating silicon oxide film 101a formed on the entire exposed surface thereof by thermal oxidation.
[0004]
Next, the wafer 101 for the active layer and the wafer 102 for the support substrate are overlapped with each other at room temperature using the respective notches n as guides for positioning, thereby producing a bonded wafer 103. As a result, a buried oxide film 101b appears between the two wafers 101 and 102. Thereafter, a predetermined bonding heat treatment is performed on the bonded wafer 103 (FIG. 4B). Thus, a silicon oxide film 103a is formed on the entire exposed surface of the bonded wafer 103.
[0005]
Next, the outer peripheral portion of the active layer wafer 101 is ground in order to remove a bonding failure portion due to the outer peripheral shape of the chamfered wafers 101 and 102 (FIG. 4C). This peripheral grinding is stopped to such an extent that it does not reach the bonding interface. As a result, a small amount of uncut portion 101c appears on the outer peripheral portion of the active layer wafer 101.
Subsequently, the bonded wafer 103 comes into contact with an alkaline etching solution such as KOH, and the uncut portion 101c is melted (FIG. 4D). As a result, the outer peripheral portion of the buried oxide film 101b on the outer peripheral portion of the supporting substrate wafer 102 is exposed. This exposed area is called a terrace.
Next, the surface of the active layer wafer 101 is ground and further polished to produce a bonded SOI substrate in which the thin SOI layer 101A is supported by the supporting substrate wafer 102 from the back side (FIG. 4 ( e)).
[0006]
By the way, notches n are formed on the outer peripheral portion of the wafer 101 for the active layer and the outer peripheral portion of the wafer 102 for the support substrate to facilitate the detection and alignment of the crystal orientation.
At the time of the outer peripheral grinding, the active layer wafer 101 is processed into a small-diameter perfectly circular shape in which the formation portion of the notch n is removed (FIG. 5A). The processing into the perfect circular shape is to solve the following problem. That is, (1) If the outer periphery is ground to the same notch shape as before processing (FIG. 5B), a grinding wheel dedicated to the notch having a small diameter is required separately from the outer periphery grinding wheel. (2) In addition, the number of manufacturing steps of the bonded SOI substrate increases. (3) Furthermore, the grinding wheel dedicated to the notch having a small diameter and low strength must be rotated at a high speed, and the grinding wheel is easily damaged. This is because the grinding speed of the formation portion of the notch n is adjusted to that of another portion of the outer peripheral portion of the wafer. (4) In the outer peripheral grinding wheel, the boundary portion between the normal wafer outer peripheral portion and the notch n forming portion is easily sharpened, and therefore, the device forming surface side of the active layer wafer 101 is easily chipped.
[0007]
[Problems to be solved by the invention]
However, in the conventional method for manufacturing a bonded SOI substrate, when the wafer for the active layer 101 and the wafer for the support substrate 102 are bonded to each other with the notched wafers as described above, the bonded wafer is removed during outer peripheral grinding. The width (removal width) of the terrace portion is d1 (FIG. 5A). Therefore, the width d1 of the terrace is longer than the width d2 of the terrace when the wafer 101 for the active layer and the wafer 102 for the support substrate are each a wafer with an orientation flat (FIG. 5C). As a result, the device formation area of the active layer wafer 101 was reduced. In addition, since the area to be removed by the outer peripheral grinding of the active layer wafer 101 is increased, another problem that the processing time becomes longer and the abrasion of the outer peripheral grinding wheel is accelerated also occurs.
The width of the terrace portion refers to the width of the bonded wafer 103 when viewed from above, on a line orthogonal to the tangent to the outer peripheral surface of the surface silicon layer 101A after removal, from the outer peripheral edge of the active layer wafer 101 before removal, Of the SOI layer 101A of FIG.
[0008]
[Object of the invention]
Therefore, the present invention provides a bonded substrate that can increase the device formation area of the active layer wafer, can shorten the processing time of the outer peripheral grinding, and can further increase the life of the grinding wheel. Its purpose is to provide a method for its manufacture.
[0009]
[Means for Solving the Problems]
According to the first aspect of the present invention, an active layer wafer and a support substrate wafer having a notch formed in a part of an outer peripheral portion are bonded to each other, and an active layer wafer of a bonded wafer obtained by the bonding is bonded. While removing the defective bonding portion of the outer peripheral portion, the thickness of the active layer wafer is reduced to form a surface silicon layer. In the bonded substrate, the outer peripheral portion of the surface silicon layer has a circumferential direction matching the notch. A bonded substrate in which a positioning notch having a notch angle larger than the notch angle of the notch is formed at a position.
As the wafer for the active layer and the wafer for the support substrate, for example, a silicon wafer can be adopted.
As the bonded substrate, for example, a bonded SOI substrate in which a buried oxide film is formed between a surface silicon layer and a supporting substrate wafer can be used. In addition, a substrate in which the surface silicon layer and the support substrate wafer are directly bonded to each other may be used. An example of the surface silicon layer is an SOI layer of a bonded SOI substrate.
[0010]
The thickness of the surface silicon layer is not limited. For example, in the case of a thick surface silicon layer, the thickness is 20 to 50 μm, preferably 30 μm or less. In the surface silicon layer of the thin film, the thickness is 1 to 20 μm.
The alignment notch is formed on a part of the outer peripheral portion of the active layer wafer in order to facilitate various types of alignment with the active layer wafer (for example, alignment with the support substrate wafer during bonding). This is a cutout for the alignment guide. In addition, the alignment notch can be used for determining the crystal orientation and the conduction type.
The notch angle of the alignment notch is not limited. The point is that the angle should be larger than the notch angle of the notch. The shape of the alignment notch may be, for example, an acute or obtuse V-shape. Further, the shape may be an arc shape. Here, the notch angle of the V-shaped notch is the central angle of the V-shape. The notch angle of the notch having the arc shape is an opening angle between a line segment connecting the start point and the intermediate point of the arc and a line segment connecting the intermediate point and the end point of the arc. However, the maximum angle is preferably 180 degrees. When the notch angle is 180 degrees, the alignment notch has an orientation flat shape.
The number of the alignment notches is not limited. One or more may be used.
The size and the number of notches formed on the outer peripheral portion of the supporting substrate wafer are not limited.
[0011]
The invention according to claim 2 is the bonded substrate according to claim 1, wherein a width of the positioning notch is different from a width of removing the defective bonding portion excluding the positioning notch. .
For example, the width of removing the defective bonding portion is made smaller than the width of the alignment notch. Conversely, the width of removal of the defective bonding portion may be longer than the width of the alignment notch.
The width of the alignment notch is the width of the active layer before the notch on a line orthogonal to the peripheral wall of the alignment notch of the surface silicon layer when the bonded wafer is viewed in a plan view with the active layer wafer side facing upward. From the outer peripheral edge of the wafer for use to the outer peripheral edge of the alignment notch after the notch.
Also, the width of removal of the defective bonding portion is, on a line orthogonal to the tangent to the outer peripheral surface of the surface silicon layer excluding the notch for alignment, when the bonded wafer is viewed in a plan view with the wafer side for the active layer facing upward. , The length from the outer edge of the active layer wafer before removal to the outer edge of the surface silicon layer after removal.
[0012]
According to the third aspect of the present invention, a wafer for an active layer in which a notch is formed in a part of an outer peripheral portion and a wafer for a support substrate in which a notch is formed in a part of an outer peripheral portion are formed in the wafer circumferential direction of each notch. A bonding step of aligning and bonding, and a heat treatment step of increasing the bonding strength of the bonded wafer produced by this bonding and forming a silicon oxide film on the entire exposed surface of the bonded wafer; A thickness reducing step of reducing the thickness of the active layer wafer of the bonded wafer with the increased bonding strength, and an outer peripheral removing step of removing the outer peripheral portion of the active layer wafer of the bonded wafer with the increased bonding strength; Positioning the notch forming portion of the active layer wafer from which the outer peripheral portion has been removed, having an angle larger than the notch angle of the active layer wafer. Notch is bonded substrate having a cut portion forming step of forming a.
[0013]
The bonding of the active layer wafer and the support substrate wafer is performed, for example, by laminating both wafers at room temperature.
The heat treatment temperature in the heat treatment step is 800 ° C. or higher, for example, 1100 ° C. The time of the bonding heat treatment is, for example, about 2 hours. Oxygen or the like is used as an atmospheric gas in the thermal oxidation furnace to be used.
The specific configuration of the thickness reducing step is not limited. The point is that the active layer wafer can be reduced in thickness to a thin surface silicon layer. For example, the thickness of the active layer wafer may be reduced by etching. Alternatively, the active layer wafer may be reduced in thickness by sequentially performing surface grinding and surface polishing. Further, the thickness may be reduced only by polishing the surface by appropriately changing the polishing conditions.
In the thickness reduction method by surface grinding and surface polishing, when the surface of the active layer wafer is ground, for example, grinding with a surface grinding wheel is performed. The surface grinding conditions are, for example, using a resinoid grinding wheel of # 300 to # 2000 and grinding the surface until the remaining wafer thickness becomes 10 to 60 μm.
[0014]
As the surface polishing, for example, a bonded wafer whose surface has been ground is mounted on a polishing head of a polishing apparatus, and while a polishing agent (slurry) containing free abrasive grains is supplied in a polishing liquid, the ground surface of the surface silicon layer is ground. Is pressed against a polishing cloth spread on a polishing platen. The polishing apparatus may be a single wafer type polishing apparatus or a batch type polishing apparatus. Further, a wax-type single-side polishing apparatus or a wax-less type apparatus may be used.
Examples of the polishing cloth include a porous nonwoven fabric type obtained by impregnating polyurethane into polyester felt, a foamable urethane type obtained by slicing a block of foamed urethane, and a foamed polyurethane on the surface of a base material in which polyester felt is impregnated with polyurethane. And a suede type in which an opening is formed in the foamed layer by removing the surface layer portion of the polyurethane.
[0015]
The specific configuration of the outer periphery removing step is not limited. In short, it is only necessary to remove a defective bonding portion with the support substrate wafer, which is present on the outer peripheral portion of the active layer wafer. If there is a defective bonding portion, the defective portion is peeled and scattered in a subsequent cleaning step, polishing step, and the like, which becomes a dust generation source, and contaminates and damages the surface of the surface silicon layer (device forming surface). Cause.
For example, as an outer peripheral removing method, the outer peripheral portion of the active layer wafer can be removed by outer peripheral grinding in which the outer peripheral portion of the active layer wafer is ground from the surface side. Further, the outer peripheral portion of the active layer wafer may be removed by etching. In addition, outer periphery grinding and outer periphery etching may be used in combination.
[0016]
Of these, the outer peripheral grinding in the outer peripheral removing step using both the outer peripheral grinding and the outer peripheral etching is performed at the bonding interface, at the vicinity of the bonding interface, or until the outer peripheral grinding reaches the supporting substrate wafer through the bonding interface. You may. For example, in the case of peripheral grinding to the vicinity of the bonding interface, the remaining thickness of the peripheral portion of the active layer wafer after the peripheral grinding is about 10 to 60 μm.
The conditions for the outer periphery grinding are, for example, using a resinoid grinding wheel of # 300 to # 2000 and outer periphery grinding until the remaining wafer thickness becomes 10 to 60 μm.
Further, the uncut portion left after the outer peripheral grinding can be subjected to the outer peripheral etching using an alkaline etching solution. Here, the outer peripheral etching refers to a step of removing an uncut portion of the outer peripheral portion of the active layer wafer including processing damage caused by outer peripheral grinding with an alkaline etching solution. As the alkaline etching solution, for example, KOH, NaOH or the like can be employed. When this outer periphery etching is performed, a portion (remaining portion) of the silicon oxide film formed at the time of the bonding heat treatment remains in a beard-shaped cross section in the region of the uncut portion of the outer periphery of the wafer. The remaining portion of the silicon oxide film is removed by, for example, HF cleaning with an HF cleaning solution.
The order of the thickness reducing step and the outer peripheral removing step may be such that the thickness reducing step is performed first, and then the outer peripheral removing step is performed, or the reverse order.
[0017]
[Action]
According to the method of manufacturing a bonded substrate according to claim 3 or 4, the thickness of the notched active layer wafer bonded to the notched support substrate wafer is reduced, and the outer peripheral portion of the wafer outer peripheral portion is removed. At this time, the notch forming portion of the surface silicon layer is formed with a notch for alignment in place of the notch, so that the surface silicon layer is not a conventional substantially circular shape but a wafer having a shape with a notch for alignment (hereinafter referred to as a wafer). , Wafers with alignment notches). On the other hand, a notch at the time of bonding is formed in the outer peripheral portion of the supporting substrate wafer.
In this manner, the outer periphery removal step of the active layer wafer can be performed by dividing the notch into a notch for alignment and by removing the outer periphery of the other outer periphery of the wafer. In the terrace portion, the width of the notch formation portion and the removal width of the other terrace portions can be individually set, and the outer periphery can be ground.
[0018]
Thus, by including the notch forming portion in the grinding area as in the conventional case, the removal width of the outer peripheral portion of the wafer (the processing length in the wafer radial direction) is longer than in the case of the substantially circular outer peripheral grinding in which the removal width of the wafer is increased. Processing time for removing the outer periphery of the wafer can be reduced.
Of these, according to the invention of claim 4, the entire circumference of the outer peripheral portion of the active layer wafer can be ground using only one kind of outer peripheral grinding wheel.
Further, according to the bonded substrate of claim 1, since the surface silicon layer is a wafer with a notch for alignment and the wafer for a support substrate is a wafer with a notch, compared to the conventional substantially round outer periphery grinding. In addition, the device formation area of the active layer wafer can be increased.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to one embodiment of the present invention. FIG. 2 is a longitudinal sectional view of an outer peripheral grinding device used in the method for manufacturing a bonded substrate according to one embodiment of the present invention. FIG. 3A is a plan view of a bonded substrate according to one embodiment of the present invention. FIG. 3B is a plan view of a bonded substrate according to another embodiment of the present invention.
As shown in FIG. 1, first, a single crystal silicon ingot is pulled up by the CZ method, and thereafter, the obtained single crystal silicon ingot is subjected to block cutting, notching, and slicing, and further, the obtained wafer is chamfered. Mirror polishing (including a notch) is performed to prepare an active layer wafer 10 with a notch n having a thickness of 725 μm and a diameter of 8 inches and having a mirror finish. The single crystal silicon ingot may be manufactured by the FZ method. The notch processing is performed by pressing a rotating notch grinding wheel on a part of the outer peripheral surface of the short ingot cut from the block and moving the grinding wheel in the longitudinal direction of the ingot.
On the other hand, a mirror-finished support substrate wafer 20 of the same size with a notch n is prepared by the same manufacturing method as that of the active layer wafer 10 (FIG. 1A). Of these, the insulating silicon oxide film 10a is formed on the entire exposed surface of the active layer wafer 10 by thermal oxidation using a thermal oxidation furnace.
[0020]
Thereafter, the mirror surfaces of both wafers 10 and 20 are overlapped with each other at room temperature in a clean room by using the respective notches n as guides for positioning (FIG. 1B). Thereby, a bonded wafer 30 is formed. By this bonding, the portion of the silicon oxide film 10a interposed between the active layer wafer 10 and the support substrate wafer 20 becomes the buried oxide film 10b.
Next, the bonded wafer 30 is inserted into a quartz reaction tube of a thermal oxidation furnace for bonding, and bonded and heat-treated in an oxygen gas atmosphere. The bonding temperature is 1100 ° C. and the heat treatment time is 2 hours (also FIG. 1B). As a result, the entire exposed surface of the bonded wafer 30 is covered with the silicon oxide film 30a. As a result, the oxide film of the active layer wafer 10 becomes thick.
[0021]
Next, a void inspection by ultrasonic irradiation is performed. The non-defective bonded wafer 30 has an outer peripheral portion of the active layer wafer 10 (excluding a notch n forming portion) in order to remove a defective bonding caused by the outer peripheral shape of the chamfered wafers 10 and 20. Is subjected to peripheral grinding from the device forming surface side using resinoid peripheral grinding wheels # 300 to # 2000 (FIG. 1 (c)). As the outer peripheral grinding device, an outer peripheral grinding wheel 40 having a truncated cone shape is used (FIG. 2). At the time of the outer peripheral grinding, the surface of the bonded wafer 30 on the side of the active layer wafer 10 is vacuum-sucked by the vacuum chuck 41, and the outer peripheral grinding grindstone 40 rotating about the rotation axis 40 a rotates the wafer 10 for the active layer. The outer periphery is cut.
[0022]
If there is a defective bonding portion, the defective portion is peeled and scattered in a subsequent cleaning step, polishing step, and the like, and is adhered to contaminate the surface of the SOI layer. This is because the surface of the SOI layer is damaged during wafer processing in the process. This peripheral grinding is stopped at a depth that does not reach the bonding interface. The thickness of the remaining uncut portion 10c of the outer peripheral portion of the active layer wafer 10 is about 775 μm (in the case of 8 inches). The width D1 of the uncut portion 10c is 2 mm. As a result, of the notch n formation portion, the V-shaped outwardly open end is removed. The rotation speed of the resinoid outer peripheral grinding wheel is 5000 to 8000 rpm, and the rotation speed of the active layer wafer 10 is 0.2 to 1 rpm.
[0023]
Then, using the same outer circumference grinding resinoid outer circumference grinding wheel, an orientation flat (positioning notch) OF having a size to completely remove the notch n is formed in the formation portion of the notch n of the active layer wafer 10. (FIGS. 1D and 1D). At this time, for example, the maximum width D2 of the orientation flat OF is 5 mm (FIG. 3A). That is, the maximum width D2 of the orientation flat OF is 3 mm longer than the width D1 (2 mm) of the uncut portion 10c. Alternatively, the orientation flat OF 'may be formed in a mountain shape that resembles the shape of the notch n of the supporting substrate wafer 20 (FIG. 3B). The rotation speed of the resinoid outer peripheral grinding wheel during this orientation flat processing is 5000 to 8000 rpm.
Then, the uncut portion 10c is removed by alkali etching (FIG. 1 (e)). That is, the bonded wafer 30 is immersed in an alkaline etching solution such as KOH, and the uncut portion 10c is dissolved. Thus, the outer peripheral region of the support substrate wafer 20, specifically, the outer peripheral portion (terrace portion) of the buried oxide film 10b is exposed.
[0024]
Next, the surface of the active layer wafer 10 is ground from the device forming surface side thereof using # 300 to # 2000 resinoid grinding wheels to form a thinned SOI layer 10A (FIG. 1 (f)). At this time, the surface grinding amount is 600 to 700 μm, and the thickness of the SOI layer 10A reduced by the processing is about 20 μm. A bonded wafer 30 with the active layer wafer 10 facing upward is held in vacuum on a single-wafer porous ceramic chuck (not shown), and is rotated in this state. On the other hand, a resinoid grinding wheel for surface grinding is rotating above the surface, and is lowered at a constant speed so that the active layer wafer 10 is ground. The rotational speed of the resinoid grinding wheel for surface grinding is 2000 to 6000 rpm, and the rotational speed of the porous ceramic chuck is 10 to 300 rpm.
[0025]
Then, the ground surface of the SOI layer 10A is polished (also FIG. 1 (f)). Specifically, the bonded wafer 30 whose surface has been ground on the lower surface of a polishing head of a single-wafer polishing apparatus (not shown) is held with the active layer wafer 10 side facing downward. Next, while the abrasive (slurry) is supplied at a predetermined flow rate, the ground surface of the active layer wafer 10 is pressed against a polishing cloth spread on the upper surface of a polishing platen to polish the surface. As the polishing cloth, a soft nonwoven pad manufactured by Rodale, Suba600 (Asker hardness 80 °) is employed. The polishing amount at this time is 10 to 20 μm. As a result, an orientation flat OF is formed on a part of the outer periphery of the SOI layer 10A, and a bonded SOI substrate having a notch n formed on a part of the outer periphery of the supporting substrate wafer 20 is produced (FIG. 3A). ).
Thereafter, the obtained bonded SOI substrate is washed, packed in a wafer case or the like, and then shipped to a device maker.
[0026]
As described above, the outer peripheral portion of the outer peripheral portion of the active layer wafer 10 is subjected to the outer peripheral grinding except for the portion where the notch n is formed. Since the orientation flat OF is formed, in the terrace portion, the width D2 in the wafer radial direction of the portion where the notch n is formed and the other width D1 can be separately set and the outer periphery can be ground. Therefore, the device formation area of the active layer wafer 10 can be increased as compared with the conventional case where the outer peripheral grinding of a substantially perfect circular shape in which the width of removal of the terrace portion is long is performed. Further, the processing time for the outer peripheral grinding of the wafer for active layer 10 is also reduced. Further, the entire circumference of the outer peripheral portion of the active layer wafer including the formation portion of the notch n can be ground using only one outer peripheral grinding wheel.
[0027]
【The invention's effect】
According to the bonded substrate of claim 1 of the present invention, the surface silicon layer is a wafer with a notch for positioning and the wafer for a support substrate is a wafer with a notch. Thus, the device formation area of the active layer wafer can be increased.
[0028]
According to the method for manufacturing a bonded substrate according to claims 3 and 4, the outer peripheral removal step of the active layer wafer is partially removed by changing the notch to the notch for positioning. Since removal can be performed separately from the removal of the outer peripheral portion of the wafer, the processing time for removing the outer periphery can be reduced as compared with the conventional substantially circular outer periphery grinding.
Of these, according to the invention of claim 4, the entire circumference of the outer peripheral portion of the active layer wafer can be ground using only one kind of outer peripheral grinding wheel.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to one embodiment of the present invention.
FIG. 2 is a longitudinal sectional view of an outer peripheral grinding device used in the method for manufacturing a bonded substrate according to one embodiment of the present invention.
FIG. 3A is a plan view of a bonded substrate according to one embodiment of the present invention.
(B) is a plan view of a bonded substrate according to another embodiment of the present invention.
FIG. 4 is a flow sheet showing a method for manufacturing a bonded substrate according to a conventional means.
FIG. 5A is a plan view of a bonded substrate according to a conventional means.
(B) is a plan view of another bonded substrate according to the conventional means.
(C) is a plan view of yet another bonded substrate according to the conventional means.
[Explanation of symbols]
10 wafer for active layer,
10A SOI layer (surface silicon layer),
10a silicon oxide film,
20 wafer for supporting substrate,
30 bonded wafers,
n notch,
OF orientation flat (notch for positioning).

Claims (4)

活性層用ウェーハと、外周部の一部分にノッチが形成された支持基板用ウェーハとを貼り合わせ、この貼り合わせによって得られた貼り合わせウェーハの活性層用ウェーハの外周部の貼り合わせ不良部分を除去するとともに、前記活性層用ウェーハを減厚して表面シリコン層とした貼り合わせ基板において、
前記表面シリコン層の外周部のうち、前記ノッチと合致する周方向の位置に、前記ノッチの切欠角度より大きな切欠角度を有する位置合わせ用切欠部が形成された貼り合わせ基板。
The wafer for the active layer and the wafer for the support substrate having a notch formed in a part of the outer peripheral portion are bonded to each other, and a bonded defect portion of the outer peripheral portion of the active layer wafer of the bonded wafer obtained by this bonding is removed. And a bonded substrate in which the active layer wafer is reduced in thickness to form a surface silicon layer,
A bonded substrate having a notch for positioning having a notch angle larger than a notch angle of the notch formed at a circumferential position corresponding to the notch in an outer peripheral portion of the surface silicon layer.
前記位置合わせ用切欠部の幅と、該位置合わせ用切欠部を除く、前記貼り合わせ不良部分の除去幅とが異なる請求項1に記載の貼り合わせ基板。2. The bonded substrate according to claim 1, wherein a width of the positioning notch and a width of removing the defective bonding portion excluding the positioning notch are different. 外周部の一部分にノッチが形成された活性層用ウェーハと、外周部の一部分にノッチが形成された支持基板用ウェーハとを、それぞれのノッチのウェーハ周方向の位置を合致させて貼り合わせる貼り合わせ工程と、
この貼り合わせにより作製された貼り合わせウェーハの貼り合わせ強度を増強し、該貼り合わせウェーハの露出面全域にシリコン酸化膜を形成する熱処理工程と、
この貼り合わせ強度を増強した貼り合わせウェーハの活性層用ウェーハを減厚する減厚工程と、
この貼り合わせ強度を増強した貼り合わせウェーハの活性層用ウェーハの外周部を除去する外周除去工程と、
この外周部を除去した活性層用ウェーハのノッチ形成部に、前記活性層用ウェーハのノッチの切欠角度より大きな切欠角度を有する位置合わせ用切欠部を形成する切欠部形成工程とを備えた貼り合わせ基板の製造方法。
Laminating an active layer wafer with a notch formed in a part of the outer peripheral part and a support substrate wafer with a notch formed in a part of the outer peripheral part by aligning the positions of the notches in the circumferential direction of the wafer Process and
A heat treatment step of increasing the bonding strength of the bonded wafer produced by this bonding and forming a silicon oxide film on the entire exposed surface of the bonded wafer;
A thickness reduction step of reducing the thickness of the active layer wafer of the bonded wafer with the increased bonding strength;
An outer peripheral removing step of removing the outer peripheral portion of the active layer wafer of the bonded wafer with the increased bonding strength;
A notch forming step of forming a notch for positioning having a notch angle larger than the notch angle of the notch of the active layer wafer on the notch forming portion of the active layer wafer from which the outer peripheral portion has been removed. Substrate manufacturing method.
前記外周除去工程で使用される外周研削用砥石と、前記切欠部形成工程で使用される切欠部形成用砥石が同一である請求項3に記載の貼り合わせ基板の製造方法。4. The method for manufacturing a bonded substrate according to claim 3, wherein the outer peripheral grinding wheel used in the outer peripheral removing step is the same as the notched part forming grindstone used in the notched part forming step.
JP2003019387A 2003-01-28 2003-01-28 Manufacturing method of bonded substrate Expired - Lifetime JP4232148B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003019387A JP4232148B2 (en) 2003-01-28 2003-01-28 Manufacturing method of bonded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019387A JP4232148B2 (en) 2003-01-28 2003-01-28 Manufacturing method of bonded substrate

Publications (2)

Publication Number Publication Date
JP2004235251A true JP2004235251A (en) 2004-08-19
JP4232148B2 JP4232148B2 (en) 2009-03-04

Family

ID=32949260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019387A Expired - Lifetime JP4232148B2 (en) 2003-01-28 2003-01-28 Manufacturing method of bonded substrate

Country Status (1)

Country Link
JP (1) JP4232148B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009096698A (en) * 2007-10-19 2009-05-07 Toshiba Corp Wafer and its manufacturing method
JP2011251855A (en) * 2010-05-31 2011-12-15 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2013098436A (en) * 2011-11-02 2013-05-20 Toyota Motor Corp Soi wafer
JP2013098435A (en) * 2011-11-02 2013-05-20 Toyota Motor Corp Soi wafer and soi wafer manufacturing method
US10910256B2 (en) 2012-09-04 2021-02-02 Soitec Pseudo-substrate with improved efficiency of usage of single crystal material
WO2024070309A1 (en) * 2022-09-30 2024-04-04 東京エレクトロン株式会社 Substrate processing method and substrate processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009096698A (en) * 2007-10-19 2009-05-07 Toshiba Corp Wafer and its manufacturing method
JP2011251855A (en) * 2010-05-31 2011-12-15 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2013098436A (en) * 2011-11-02 2013-05-20 Toyota Motor Corp Soi wafer
JP2013098435A (en) * 2011-11-02 2013-05-20 Toyota Motor Corp Soi wafer and soi wafer manufacturing method
US10910256B2 (en) 2012-09-04 2021-02-02 Soitec Pseudo-substrate with improved efficiency of usage of single crystal material
WO2024070309A1 (en) * 2022-09-30 2024-04-04 東京エレクトロン株式会社 Substrate processing method and substrate processing system

Also Published As

Publication number Publication date
JP4232148B2 (en) 2009-03-04

Similar Documents

Publication Publication Date Title
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
JP4281685B2 (en) Bonded substrate manufacturing method and wafer outer periphery pressurizing jig used therefor
JP3329288B2 (en) Semiconductor wafer and method of manufacturing the same
US6110391A (en) Method of manufacturing a bonding substrate
JP2006339302A (en) Manufacturing method of adhered wafer and apparatus for grinding external circumference of adhered wafer
JP2007053178A (en) Method of manufacturing silicon wafer
JP2003229392A (en) Method for manufacturing silicon wafer, silicon wafer and soi wafer
JP3664676B2 (en) Wafer polishing method and polishing pad for wafer polishing
JP2000031099A (en) Fabrication of semiconductor wafer
WO2005070619A1 (en) Method of grinding wafer and wafer
JP5588151B2 (en) Wafer processing method and wafer processing apparatus
JP2010263084A (en) Method of manufacturing soi wafer
JP5233111B2 (en) Manufacturing method of bonded SOI wafer
JP4232148B2 (en) Manufacturing method of bonded substrate
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP2010040876A (en) Method of manufacturing semiconductor wafer
JP2004022838A (en) Laminated soi substrate and method for manufacturing the same
JP5564785B2 (en) Manufacturing method of bonded substrate
JP2004072025A (en) Method and apparatus for polishing wafer
JP2010040549A (en) Semiconductor wafer and manufacturing method thereof
JP3962972B2 (en) Manufacturing method of bonded substrates
JP7417837B2 (en) Crack propagation device and crack propagation method
JP2004087522A (en) Process for producing semiconductor wafer
JP2011091143A (en) Method of manufacturing silicon epitaxial wafer
JP2002043257A (en) Method of polishing work

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4232148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term